JP5919947B2 - 半導体素子の測定方法及び半導体素子の測定装置 - Google Patents
半導体素子の測定方法及び半導体素子の測定装置 Download PDFInfo
- Publication number
- JP5919947B2 JP5919947B2 JP2012073024A JP2012073024A JP5919947B2 JP 5919947 B2 JP5919947 B2 JP 5919947B2 JP 2012073024 A JP2012073024 A JP 2012073024A JP 2012073024 A JP2012073024 A JP 2012073024A JP 5919947 B2 JP5919947 B2 JP 5919947B2
- Authority
- JP
- Japan
- Prior art keywords
- measuring
- electrode
- measured
- semiconductor element
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000000034 method Methods 0.000 title claims description 22
- 239000000523 sample Substances 0.000 claims description 12
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 42
- 230000000052 comparative effect Effects 0.000 description 20
- 101100117775 Arabidopsis thaliana DUT gene Proteins 0.000 description 10
- 101150091805 DUT1 gene Proteins 0.000 description 10
- 238000000691 measurement method Methods 0.000 description 9
- 238000007689 inspection Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 101100444142 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dut-1 gene Proteins 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
第1電極端子および第2電極端子を有する被測定半導体素子を複数個準備し、前記複数個の被測定半導体素子の前記第1電極端子を共通の電源に接続し、前記複数個の被測定半導体素子の前記第2電極端子それぞれとグランドとの間に別々の電流計を接続して、前記複数の被測定半導体素子の前記第2電極端子と前記グランドの間に流れる電流を前記複数個の被測定半導体素子ごとに個別に計測することを特徴とする。
電極を有するステージと、
前記電極に接続するステージ電源と、
互いに電気的に分離された複数の端子を有し、前記複数の端子を前記電極側に向けて前記ステージ上に配置したときに前記複数の端子が前記電極表面の複数個所にそれぞれ対向するプローブ部材と、
前記プローブ部材における前記複数の端子それぞれとグランド端子とを個別に結ぶ複数の配線と、
前記複数の配線それぞれの途中に設けられた複数の電流計と、
を備えることを特徴とする。
[実施の形態1の構成]
図1は、本発明の実施の形態1にかかる半導体素子の測定装置としての、測定装置10を示す図である。測定装置10は、プローバステージ12を備えている。プローバステージ12は、基板電極であり、半導体ウェハ14の裏面と接触すべき部位(プローバステージ電極表面30)の全面に電極が設けられている。
なお、上記のように、半導体ウェハの状態で半導体ウェハ裏面に個々の半導体デバイスの裏面電極が並べられる構造を有する半導体素子(半導体デバイス)を、「裏面共通デバイス」とも称す。
図3は、本発明の実施の形態1にかかる半導体素子の測定方法を説明するタイミングチャートである。図4は、本発明の実施の形態1にかかる半導体素子の測定方法を実現するように測定装置10の制御部22が実行するルーチンのフローチャートである。
図7は、比較例である測定装置100を示す図である。図8は、比較例としての測定装置100における、リレーRLY1〜RLYn近傍を拡大するとともに、測定装置100の電気的接続関係を模式的に示した図である。図9は、比較例にかかる測定方法を説明するタイミングチャートである。図10は、比較例にかかる測定方法を実現するように、測定装置100の制御部(図示せず)が実行するルーチンのフローチャートである。
第1の相違点は、電流計の取り付け位置および個数並びに測定する電流である。つまり、図7および図8からわかるように、実施の形態1ではn個の電流計Am1〜Amnが各配線W1〜Wnに設けられたのに対し、比較例では1つの電流計120が配線18に設けられているにすぎない。また、実施の形態1ではn個の電流計Am1〜Amnがそれぞれシンク電流Isink1〜Isinknを測定したのに対し、比較例ではソース電流Isourceを計測している。
このように、比較例は、測定対象のDUTを変更しつつ、そのDUTに応じたRLYをオンオフするとともに電源HVを制御しながら、DUT1〜DUTnまでの測定を行うものである。図8に示すように、比較例では1回目の印加、2回目の印加、・・・n回目の印加というように1つ1つ順次個別に測定を行っていくということである。
図5は、本発明の実施の形態2にかかる半導体素子の測定装置としての、測定装置50を示す図である。図6は、本発明の実施の形態2にかかる測定装置50における測定部近傍を拡大するとともに、測定装置50の電気的接続関係を模式的に示した図である。
12 プローバステージ
14 半導体ウェハ
16 プローブカード
18 配線
20 測定部
22 制御部
30 プローバステージ電極表面
50 測定装置
100 測定装置
120 電流計
Am 電流計
GND グランド
HV 電源
Ileak リーク電流
Isink シンク電流
LV 小型電源
W 配線
Claims (8)
- 第1電極端子および第2電極端子を有する被測定半導体素子を複数個準備し、前記複数個の被測定半導体素子の前記第1電極端子を共通の電源に接続し、前記複数個の被測定半導体素子の前記第2電極端子それぞれとグランドとの間に別々の電流計を接続して、前記複数の被測定半導体素子の前記第2電極端子と前記グランドの間に流れる電流を前記複数個の被測定半導体素子ごとに個別に計測することを特徴とする半導体素子の測定方法。
- 前記電流計による前記第2電極端子の電位の変動を抑制するように電圧を付与する電源を複数の前記第2電極端子と前記グランドとの間にそれぞれ設けた状態で、前記電流を計測することを特徴とする請求項1に記載の半導体素子の測定方法。
- 前記電流計それぞれと前記グランドとの間にそれぞれ直列に接続された複数のリレーをさらに備え、
前記複数のリレーは同時に又は前記複数のリレーそれぞれの接続安定期間が重複する程度の時間差でオンにされ、
前記複数のリレーをオンとした後、前記接続安定期間の経過後に、それぞれの前記第2電極端子から前記グランドに流れる電流を計測することを特徴とする請求項1または2に記載の半導体素子の測定方法。 - 前記被測定半導体素子が、ダイオードであり、
前記第1電極端子が前記ダイオードのカソードであり、
前記第2電極端子が前記ダイオードのアノードであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子の測定方法。 - 前記被測定半導体素子が、前記第1電極端子と前記第2電極端子の間の電気的接続を制御する制御端子を備えたトランジスタであり、
前記第1電極端子と前記第2電極端子とを遮断した状態で、前記電流の計測を行うことを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子の測定方法。 - 電極を有するステージと、
前記電極に接続するステージ電源と、
互いに電気的に分離された複数の端子を有し、前記複数の端子を前記電極側に向けて前記ステージ上に配置したときに前記複数の端子が前記電極表面の複数個所にそれぞれ対向するプローブ部材と、
前記プローブ部材における前記複数の端子それぞれとグランド端子とを個別に結ぶ複数の配線と、
前記複数の配線それぞれの途中に設けられた複数の電流計と、
を備えることを特徴とする半導体素子の測定装置。 - 前記複数の配線それぞれに設けられ、前記電流計と前記グランド端子の間に直列に挿入された個別電源を有することを特徴とする請求項6に記載の半導体素子の測定装置。
- 前記複数の配線それぞれの途中に設けられた複数のリレーと、
前記複数のリレーのオンオフを制御可能な制御部と、
を備え、
前記制御部は、前記ステージ電源をオンオフする電源制御部を含み、前記複数のリレーをオンとした後、前記ステージ電源をオンとしかつ前記複数の電流計から電流値を取得することを特徴とする請求項6または7に記載の半導体素子の測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073024A JP5919947B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体素子の測定方法及び半導体素子の測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012073024A JP5919947B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体素子の測定方法及び半導体素子の測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013207016A JP2013207016A (ja) | 2013-10-07 |
JP5919947B2 true JP5919947B2 (ja) | 2016-05-18 |
Family
ID=49525826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012073024A Active JP5919947B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体素子の測定方法及び半導体素子の測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5919947B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018124195A (ja) * | 2017-02-02 | 2018-08-09 | 三菱電機株式会社 | 信頼性試験装置 |
WO2021153100A1 (ja) * | 2020-01-31 | 2021-08-05 | 日本電産リード株式会社 | 半導体測定装置、半導体測定システム、及び半導体測定方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05312894A (ja) * | 1992-05-13 | 1993-11-26 | Tokyo Seimitsu Co Ltd | トランジスタ特性の測定方法及び装置 |
JPH09298222A (ja) * | 1996-05-02 | 1997-11-18 | Nkk Corp | 半導体装置の測定システム及びその測定方法 |
JP2006038791A (ja) * | 2004-07-30 | 2006-02-09 | Sanyo Electric Co Ltd | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 |
JP2008226994A (ja) * | 2007-03-09 | 2008-09-25 | Renesas Technology Corp | プロービンク方法 |
-
2012
- 2012-03-28 JP JP2012073024A patent/JP5919947B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013207016A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111337808B (zh) | 功率半导体器件导通压降的在线测量电路及系统 | |
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
TW200949268A (en) | Programmable gain trans-impedance amplifier overload recovery circuit | |
CN111919129B (zh) | 用于监测多晶片功率的装置及方法 | |
WO2011151856A1 (ja) | 測定装置および測定方法 | |
JP5919947B2 (ja) | 半導体素子の測定方法及び半導体素子の測定装置 | |
JP2012229971A (ja) | 半導体検査装置、及び半導体検査方法 | |
US20140125419A1 (en) | Method and system for testing oscillator circuit | |
EP3201639B1 (en) | In-die transistor characterization in an ic | |
KR20150003019A (ko) | 반도체 소자의 온오프 시험 장치 및 그 방법 | |
CN113539870A (zh) | 测试晶圆上一开关元器件的电气特性的方法 | |
JP2016032043A (ja) | 半導体装置、半導体ウエハ、および半導体装置の評価方法 | |
WO2022074952A1 (ja) | 半導体試験装置および半導体試験方法 | |
JP2015075432A (ja) | 半導体トランジスタのテスト方法、及び、テスト回路 | |
US9470719B2 (en) | Testing semiconductor devices | |
Malandruccolo et al. | Design and experimental characterization of a new built-in defect-based testing technique to achieve zero defects in the automotive environment | |
US10319648B2 (en) | Conditions for burn-in of high power semiconductors | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JP7020834B2 (ja) | Igbt型トランジスタを備える電気回路網における短絡の検出方法および関連する制御装置 | |
JP2006522939A (ja) | デバイスの光電子放出を用いた検査装置の校正システム及び方法 | |
Sajadi et al. | Reliability Evaluation of Isolated LDMOS Devices and Condition Monitoring Solution | |
Escalona-Cruz et al. | Automated R DSon characterization for power MOSFETS | |
KR20150073560A (ko) | 복수의 샘플들을 테스트하는 테스트 장치 및 그것의 동작 방법 | |
US12044719B2 (en) | Probe card for device under test | |
JP4744884B2 (ja) | ウエハ検査装置及びウエハ検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5919947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |