WO2021153100A1 - 半導体測定装置、半導体測定システム、及び半導体測定方法 - Google Patents

半導体測定装置、半導体測定システム、及び半導体測定方法 Download PDF

Info

Publication number
WO2021153100A1
WO2021153100A1 PCT/JP2020/047819 JP2020047819W WO2021153100A1 WO 2021153100 A1 WO2021153100 A1 WO 2021153100A1 JP 2020047819 W JP2020047819 W JP 2020047819W WO 2021153100 A1 WO2021153100 A1 WO 2021153100A1
Authority
WO
WIPO (PCT)
Prior art keywords
pair
probe
measurement
correction value
pairs
Prior art date
Application number
PCT/JP2020/047819
Other languages
English (en)
French (fr)
Inventor
俊寿 ▲ひばり▼野
Original Assignee
日本電産リード株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電産リード株式会社 filed Critical 日本電産リード株式会社
Priority to JP2021574542A priority Critical patent/JPWO2021153100A1/ja
Priority to CN202080094643.0A priority patent/CN115004349A/zh
Publication of WO2021153100A1 publication Critical patent/WO2021153100A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present invention relates to a semiconductor measuring device, a semiconductor measuring system, and a semiconductor measuring method for measuring the electrical characteristics of a semiconductor substrate.
  • Patent Document 1 a microphone formed by micromachining (MEMS) on a silicon wafer has been known (see, for example, Patent Document 1).
  • the microphone described in Patent Document 1 includes a diaphragm electrode that functions like a capacitor and a fixed sensing electrode. When the diaphragm electrode vibrates in response to the sound wave, the distance between the diaphragm electrode and the fixed sensing electrode changes, and the capacitance changes in response to the sound wave.
  • An object of the present invention is to provide a semiconductor measuring device, a semiconductor measuring system, and a semiconductor measuring method that can easily measure the electrical characteristics of a measurement target block corresponding to a functional element on a semiconductor substrate.
  • the semiconductor measuring device is a semiconductor measuring device that measures the electrical characteristics of each measurement target block in a semiconductor substrate having a plurality of measurement target blocks, and is a pair of two or more set numbers. By integrally moving the probe and the set number of probe pairs with respect to the semiconductor substrate, at least one pair selected according to the arrangement of the measurement target block among the set number of probe pairs is measured.
  • the probe control unit that comes into contact with the target block, the at least pair of probes are active pairs, and the probe pairs other than the active pair among the set number of probe pairs are inactive pairs, and the potential of the probe pairs of the inactive pair is defined as an inactive pair.
  • the semiconductor measurement method is a semiconductor measurement method for measuring the electrical characteristics of each measurement target block in a semiconductor substrate having a plurality of measurement target blocks, and is a pair of two or more set numbers.
  • the semiconductor substrate By moving the probe integrally with respect to the semiconductor substrate, at least one of the set number of probe pairs selected according to the arrangement of the measurement target block is brought into contact with the measurement target block.
  • the control step at least the pair of probes are set as active pairs, and among the set number of probe pairs, probe pairs other than the active pair are set as inactive pairs, and the potentials of the probe pairs of the inactive pair are floated and described.
  • the correction value includes a correction step of correcting based on the correction value corresponding to the above, and the correction value corresponds to the combination pattern in the set number of probe pairs and is stored in advance corresponding to each of the set number of probe pairs. ing.
  • the semiconductor measurement system measures the electrical characteristics of each measurement target block as a reference characteristic by sequentially contacting the above-mentioned semiconductor measurement device and only a pair of probes with the measurement target blocks.
  • a reference characteristic measuring unit is provided, and a correction value calculating unit that calculates the correction value based on the difference between the reference characteristic measured in the same measurement target block and the measurement characteristic.
  • the semiconductor measuring device, the semiconductor measuring system, and the semiconductor measuring method having such a configuration can easily measure the electrical characteristics of the measurement target block corresponding to the functional element on the semiconductor substrate.
  • FIG. 1 It is a block diagram which shows an example of the structure of the semiconductor inspection apparatus which concerns on one Embodiment of this invention. It is a top view of the semiconductor substrate W shown in FIG. It is explanatory drawing which conceptually explains the microphone element M shown in FIG. It is explanatory drawing for demonstrating the combination pattern of an active pair and an inactive pair. It is explanatory drawing for demonstrating the contact position of a probe pair PP0 to PP7 which contacts a unit measurement area B. It is explanatory drawing which shows an example of the pattern number assigned to each combination pattern. It is explanatory drawing which shows an example of the combination pattern of each unit measurement area B stored in the storage part 67.
  • the semiconductor inspection device 1 shown in FIG. 1 corresponds to an example of the semiconductor measuring device and the semiconductor measuring system according to the present invention.
  • the semiconductor inspection device 1 shown in FIG. 1 roughly includes a probe card 2, a switching circuit 3, a measurement circuit 4, an AC power supply 5, a table 7, and a control unit 6.
  • the probe card 2 includes a set number of pairs, for example, eight pairs of probe pairs PP0 to PP7. In the example shown in FIG. 1, the number of settings is eight. The number of settings may be two or more, and is not limited to eight.
  • the probe pair PPn (n is 0, 1, 2, ..., 7, and so on) includes probes Pn1, Pn2.
  • the probe card 2 is removable and replaceable with respect to the main body of the semiconductor inspection device 1.
  • probe pairs PP0 to PP7 are collectively referred to as probe pairs PP
  • probes Pn1 and Pn2 are collectively referred to as probe P.
  • the probe P various types of probes such as a cantilever shape, a pin shape, a bump shape, and a pad shape can be used.
  • the semiconductor substrate W to be inspected is placed on the table 7.
  • the table 7 is movable by a moving mechanism (not shown).
  • the probe P can be brought into contact with an arbitrary position on the semiconductor substrate W on the table 7.
  • the moving mechanism may move the probe card 2 as long as the probe to PP can be moved relative to the semiconductor substrate W.
  • the switching circuit 3 includes switches SWn1 and SWn2.
  • the switches SWn1 and SWn2 are turned on and off according to the control signal from the control unit 6.
  • the measuring circuit 4 includes an ammeter An.
  • the ammeter An outputs the measured current value In of the alternating current to the control unit 6.
  • the AC power supply 5 outputs an AC voltage having a preset frequency f and voltage V.
  • the probe Pn1 is connected to the positive electrode of the ammeter An via the switch SWn1.
  • the negative electrode of the ammeter An is connected to the circuit ground.
  • the probe Pn2 is connected to the positive electrode of the AC power supply 5 via the switch SWn2.
  • the negative electrode of the AC power supply 5 is connected to the circuit ground.
  • the control unit 6 is configured by using a so-called microcomputer.
  • the control unit 6 includes, for example, a CPU (Central Processing Unit) that executes a predetermined arithmetic process, a RAM (Random Access Memory) that temporarily stores data, an SSD (Solid State Drive) that stores a predetermined program or data, and the like. It includes a non-volatile storage unit 67 such as an HDD (Hard Disk Drive), peripheral circuits thereof, and the like.
  • a CPU Central Processing Unit
  • RAM Random Access Memory
  • SSD Solid State Drive
  • HDD Hard Disk Drive
  • the control unit 6 functions as a probe control unit 61, a measurement unit 62, a correction unit 63, an inspection unit 64, a reference characteristic measurement unit 65, and a correction value calculation unit 66, for example, by executing the above-mentioned program.
  • a plurality of microphone elements M and a TEG (Test Element Group) 8 for testing are formed on the upper surface of a so-called semiconductor wafer by MEMS (Micro Electro Mechanical Systems).
  • the microphone element M corresponds to an example of a block to be measured.
  • the block to be measured is not limited to the block formed by MEMS, and may not be a microphone element.
  • the microphone element M shown in FIG. 3 includes, for example, a diaphragm electrode that vibrates in response to a sound wave and a fixed sensing electrode that is arranged to face the diaphragm electrode, and is between the diaphragm electrode and the fixed sensing electrode in a silent state. Capacitance C is generated in.
  • the microphone element M includes an electrode E1 connected to a diaphragm electrode and an electrode E2 connected to a fixed sensing electrode.
  • the capacitance C can be measured by measuring the capacitance between the electrodes E1 and E2.
  • the semiconductor inspection device 1 brings the probes Pn1 and Pn2 into contact with the electrodes E1 and E2, and measures the capacitance between the electrodes E1 and E2, that is, the capacitance C by the probes Pn1 and Pn2.
  • Capacitance C corresponds to an example of electrical characteristics.
  • the electrical characteristics are not limited to capacitance.
  • the electrical characteristics may be inductance, impedance, resistance value, and the like.
  • the probe control unit 61 controls the movement mechanism (not shown) to integrally move the probe card 2 relative to the semiconductor substrate W, so that the probe control unit 61 can move the probe card 2 integrally with respect to the semiconductor substrate W according to the arrangement of the microphone element M among the probe pairs PP0 to PP7. At least a selected pair is brought into contact with the microphone element M.
  • the probe pair PP that contacts the microphone element M is referred to as an active pair
  • the probe pair PP that does not contact the microphone element M is referred to as an inactive pair.
  • the measuring unit 62 floats the potential of the probe pair PP of the inactive pair and measures the capacitance C of the microphone element M by the probe pair PP of the active pair.
  • the measuring unit 62 can float the potential of the probe pair PPn of the inactive pair by turning off the switches SWn1 and SWn2, and can perform the measurement by the probe pair PPn of the active pair by turning on the switches SWn1 and SWn2.
  • the measuring unit 62 can calculate the capacitance C using the following equation (1) based on the current value In measured by the ammeter An.
  • Capacitance C In / (V ⁇ 2 ⁇ f) ⁇ ⁇ ⁇ (1)
  • the probe card 2 includes eight pairs of probe pairs and PPs, the probe pairs and PPs can be brought into contact with eight microphone elements M at a time, and the capacitance C of the eight microphone elements M can be obtained at one time. It can be measured in parallel.
  • each unit measurement area B is indicated by X coordinate 0 to 2 and Y coordinate 0 to 19 in the XY orthogonal coordinate system.
  • the unit measurement area B of the coordinates (X, Y) is shown as the unit measurement area B (X, Y).
  • the probe pairs PP0 to PP7 contact each unit measurement area B in the order from right to left.
  • the portion where the probe vs. PP contacts the region where the microphone element M is not formed on the semiconductor substrate W and the region where the probe pair PP is located outside the semiconductor substrate W are represented by hatched shades. ..
  • the probe pair PP does not contact the microphone element M, so that the probe pair PP corresponding to this hatched region is an inactive pair.
  • the Inactive pair is represented by "1”
  • the combination pattern in the unit measurement region B (0,0) can be represented by a binary number of "11111100”.
  • the TEG8 indicated by the black square is located at the position of the probe vs. PP3. That is, at the position of the probe pair PP3 indicated by the black square, the probe pair PP does not contact the microphone element M, so that the probe pair PP corresponding to the region indicated by the black square becomes an inactive pair. Therefore, the combination pattern in the unit measurement area B (1,1) can be expressed as "00001000" in binary.
  • each combination pattern and the pattern number are associated with each other and stored in advance in the storage unit 67.
  • the storage unit 67 stores in advance the combination pattern of each unit measurement area B shown in FIG. As shown in FIG. 7, the combination patterns corresponding to the unit measurement areas B (0,0) to (2,19) are stored in the storage unit 67.
  • the combination pattern may be stored by the pattern number.
  • storing the combination pattern of each unit measurement area B obtained according to the arrangement of the microphone elements M in the storage unit 67 means that the probe pairs PP0 to PP7 are stored according to the arrangement of the microphone elements M. It corresponds to selecting the active pair corresponding to each unit measurement region B from among them.
  • the measurement unit 62 Based on the combination pattern of each unit measurement area B stored in advance in the storage unit 67, the measurement unit 62 turns off the switches SWn1 and SWn2 corresponding to the inactive pair to float the potential of the inactive pair, and activates the active pair.
  • the switches SWn1 and SWn2 corresponding to the above are turned on, and the capacitance C of each microphone element M is measured as a measurement characteristic by the active pair.
  • the capacitance C measured as a measurement characteristic by the measuring unit 62 using the probe card 2 will be referred to as a capacitance Cm.
  • the correction value K corresponding to the combination pattern of the unit measurement area B is stored in advance corresponding to each of the probe pairs PP0 to PP7.
  • the correction value K calculated by the correction value calculation unit 66 may be stored in the storage unit 67 in advance before being used by the correction unit, and the correction value K separately obtained externally is stored in advance. It may be stored in the part 67.
  • the correction unit 63 corrects each capacitance Cm measured by the measurement unit 62 based on the correction value K stored in the storage unit 67 corresponding to the combination pattern when each capacitance Cm is measured. do.
  • the inspection unit 64 determines the pass / fail of each microphone element M by comparing each capacitance Cm corrected by the correction unit 63 with a preset reference value Clef.
  • the capacitance Cm after correction by the correction unit 63 is referred to as a capacitance Cc (correction characteristic).
  • the probe card 2a includes only one probe vs. PP, for example, only probe vs. PP0. Further, when calculating the correction value K, it is preferable to use the semiconductor substrate Wr, which is known in advance to have a high non-defective rate of the microphone element M contained in one semiconductor substrate W.
  • the reference characteristic measuring unit 65 measures the capacitance C of each microphone element M as a reference characteristic by sequentially bringing only the probe pair PP0 into contact with each microphone element M by the probe card 2a.
  • the capacitance C measured as the reference characteristic by the reference characteristic measuring unit 65 using the probe card 2a is referred to as the capacitance Cr.
  • the correction value calculation unit 66 has a capacitance C (reference characteristic) measured by the reference characteristic measurement unit 65 and a capacitance C (measurement characteristic) measured by the measurement unit 62 for the same microphone element M.
  • the correction value K is calculated based on the difference D of the above, and is stored in the storage unit 67.
  • the operation of the semiconductor inspection device 1 configured as described above will be described.
  • the operation of the semiconductor inspection device 1 when generating the correction value K will be described with reference to FIG.
  • the user attaches the probe card 2a to the semiconductor inspection device 1 as shown in FIG.
  • the reference characteristic measuring unit 65 measures the capacitance Cr of each microphone element M (step S1).
  • step S2 the user replaces the probe card 2a with the probe card 2 to bring the state of the semiconductor inspection device 1 shown in FIG. 1 (step S2).
  • the measuring unit 62 measures the capacitance Cm (measurement characteristic) of each microphone element M in association with the combination pattern for each measurement value group corresponding to the probe pair PP0 to PP7 by the probe card 2 (measurement characteristic). Step S3). At the time of measurement, the measuring unit 62 floats the potential of the probe pair PP of the inactive pair and measures the capacitance Cm by the probe pair PP of the active pair.
  • the capacitance Cm of each microphone element M is indicated by the coordinates of the unit measurement area B and the probe vs. PP number.
  • the capacitance Cm corresponding to the probe pair PP0 to PP7 in each unit measurement region B corresponds to the measured value group, respectively.
  • the combination pattern represented by the pattern number is associated with the measured value group of the capacitance Cm.
  • the difference D corresponding to the probe pairs PP0 to PP7 in the measured value group that is, the difference D corresponding to each microphone element M is calculated.
  • the correction value calculation unit 66 calculates the correction value K by averaging the difference D between the ones corresponding to the same probe vs. PP for each combination pattern of the measurement value group corresponding to each unit measurement area B. (Step S5).
  • the combination pattern is "11001000" and the pattern number is 200 in the unit measurement areas B (0,7) and (0,10).
  • the correction value K of the probe vs. PP0 is 4, and the probe pair.
  • the correction value K of PP1 is 4, the correction value K of probe vs. PP2 is 5, the correction value K of probe vs. PP4 is 8, and the correction value K of probe vs. PP5 is 9.
  • the correction value K of the probe vs. PP0 corresponding to the pattern number 200 is 4, the correction value K of the probe vs. PP1 is 4, the correction value K of the probe vs. PP2 is 5, and the correction value K of the probe vs. PP4 is 4. 8.
  • the correction value K of the probe vs. PP5 is 9.
  • the correction value K corresponding to other combination patterns is also calculated in the same manner.
  • the correction value calculation unit 66 can reduce the influence of such an abnormal value by setting the average value of the difference D as the correction value K.
  • step S5 the difference D exceeding the abnormal value determination value set in advance for determining the abnormal value may be excluded and averaged. This makes it possible to further improve the accuracy of the correction value K.
  • the correction value calculation unit 66 stores the correction value K corresponding to the probe pairs PP0 to PP7, for example, the correction value K shown in FIG. 12 in the storage unit 67 for each combination pattern (step S6).
  • the semiconductor inspection device 1 to which the probe card 2 is attached it is possible to measure a plurality of capacitances C at a time by a plurality of probe pairs PP0 to PP7, and it is easy to increase the measurement speed. ..
  • a probe pair PP that does not contact the microphone element M but contacts the TEG8 or is located in a region where the microphone element M is not formed occurs. ..
  • the measuring unit 62 turns off the switches SWn1 and SWn2 corresponding to the inactive pair that does not contact the microphone element M to float the potential of the inactive pair. As a result, it is possible to reduce the possibility that an unintended current wraps around.
  • the wirings from the probe pairs PP0 to PP7 and the probe pairs PP0 to PP7 to the switching circuit 3 are arranged substantially adjacent to each other, and capacitive coupling occurs with each other.
  • the switches SWn1 and SWn2 corresponding to the inactive pair are turned off to float the potential of the inactive pair, the inventors of the present invention increase the stray capacitance of the probe pair PP of the inactive pair, and the inactive pair and the like. It has been found to affect the surrounding probe-to-PP that is capacitively coupled.
  • the inventors of the present invention have found that an error occurs in the measured value measured by the probe card 2 depending on the combination pattern which is a combination of the active pair and the inactive pair.
  • steps S1 to S5 the switches SWn1 and SWn2 corresponding to the inactive pair are turned off to float the potential of the inactive pair, the switches SWn1 and SWn2 corresponding to the active pair are turned on, and each microphone element is turned on by the active pair. It is possible to calculate the correction value K that can correct the error caused by measuring the capacitance C of M.
  • the semiconductor inspection device 1 is not limited to the example in which the reference characteristic measurement unit 65 and the correction value calculation unit 66 are provided.
  • the semiconductor inspection device 1 does not include the reference characteristic measurement unit 65, and step S1 is executed by a device provided with the probe card 2a and the reference characteristic measurement unit 65, which is different from the semiconductor inspection device 1, and the static result obtained is obtained.
  • the semiconductor inspection device 1 not provided with the reference characteristic measuring unit 65 may execute steps S3 to S6.
  • the semiconductor inspection device 1 does not include the reference characteristic measurement unit 65 and the correction value calculation unit 66, and the correction value calculation unit 66 may be configured by another information processing device such as a personal computer. Then, step S1 is executed by an apparatus provided with the probe card 2a and the reference characteristic measuring unit 65, which is different from the semiconductor inspection apparatus 1, and the semiconductor inspection apparatus 1 not provided with the reference characteristic measuring unit 65 and the correction value calculating unit 66. Step S2 may be executed, and steps S4 and S5 may be executed by the correction value calculation unit 66 of the information processing apparatus. As described above, the semiconductor inspection device 1 may be configured as a semiconductor measurement system in which a plurality of devices are combined.
  • step S6 the correction values K corresponding to the probe pairs PP0 to PP7 are fixed. May be 0. This makes it possible to simplify the calculation process of the correction value K.
  • the semiconductor substrate W to be inspected is placed on the table 7.
  • the measuring unit 62 measures the capacitance Cm of each microphone element M in association with the combination pattern for each measured value group corresponding to the probe pair PP0 to PP7 by the probe card 2 (step S11). .. Similar to step S2, the measuring unit 62 floats the potential of the probe pair PP of the inactive pair and measures the capacitance Cm by the probe pair PP of the active pair.
  • the capacitance Cm of each microphone element M is measured in association with the combination pattern.
  • the correction unit 63 corrects the capacitance Cm of each microphone element M based on the correction value K corresponding to the corresponding combination pattern to obtain the capacitance Cc (correction characteristic) (step S12).
  • the correction unit 63 corrects the capacitance Cm of the unit measurement area B (0,0)
  • the correction unit 63 acquires the correction value K corresponding to the pattern number 252 of the unit measurement area B (0,0).
  • the correction value K corresponding to the pattern number 252 is 4 for the probe vs. PP0 and 7 for the probe vs. PP1.
  • the correction unit 63 subtracts 4 and 7 from 105 and 108, which are capacitances Cm with respect to the probe pairs PP0 and PP1 in the unit measurement area B (0,0) shown in FIG. Then, 101 and 101 are obtained as the capacitance Cc for the probe pair PP0 and PP1 in the unit measurement region B (0,0) shown in FIG.
  • the corrected capacitance Cc of each microphone element M can be obtained.
  • the inventors of the present invention have found that an error occurs in the measured value measured by the probe card 2 depending on the combination pattern which is a combination of the active pair and the inactive pair. Therefore, according to steps S11 and S12, the capacitance Cm measured by the probe card 2 can be corrected in the storage unit 67 based on the correction value K stored in advance according to the combination pattern. As a result, the capacitances C of the plurality of microphone elements M are measured in parallel by the plurality of probe pairs PP0 to PP7 while reducing the possibility of unintended current wraparound due to the floating of the inactive pair. can do.
  • the inspection unit 64 determines the pass / fail of each microphone element M by comparing the capacitance Cc of each microphone element M with the reference value Clef (step S13). Specifically, for example, the capacitance Cc of each microphone element M is compared with the reference value Clef, and if the difference between the capacitance Cc and the reference value Clef is within a preset error range, the microphone is used. The element M is a good product, and if the difference between the capacitance Cc and the reference value Clef is out of the error range, it can be determined that the microphone element M is defective. This makes it possible to inspect functional elements such as the microphone element M formed on the semiconductor substrate W.
  • the capacitance Cm measured in step S11 may be used as it is as the capacitance Cc without performing the correction in step S12. This makes it possible to simplify the correction process.
  • the semiconductor inspection device 1 may be a semiconductor measuring device that does not include the inspection unit 64 and does not execute step S13.
  • the semiconductor measuring device is a semiconductor measuring device that measures the electrical characteristics of each of the measurement target blocks in a semiconductor substrate having a plurality of measurement target blocks, and has two or more sets of pairs.
  • the semiconductor substrate By integrally moving the set number of probe pairs and the set number of probe pairs with respect to the semiconductor substrate, at least one pair of the set number of probe pairs selected according to the arrangement of the measurement target block is selected.
  • the probe control unit that comes into contact with the measurement target block, the at least one pair of probes are active pairs, and the probe pairs other than the active pair among the set number of probe pairs are inactive pairs, and the probe pairs of the inactive pair are defined as inactive pairs.
  • the active pair and the inactive pair in the set number of probe pairs and the measuring unit that floats the potential of the above and measures the electrical characteristic of the measurement target block as the measurement characteristic by the probe pair of the active pair.
  • a storage unit that stores the correction value corresponding to the combination pattern in advance corresponding to each of the set number of probe pairs, and the storage of the measurement characteristic corresponding to the combination pattern when the measurement characteristic is measured.
  • a correction unit for correcting based on the correction value stored in the unit is provided.
  • the semiconductor measurement method is a semiconductor measurement method for measuring the electrical characteristics of each measurement target block in a semiconductor substrate having a plurality of measurement target blocks, and is a pair of two or more set numbers.
  • the semiconductor substrate By moving the probe integrally with respect to the semiconductor substrate, at least one of the set number of probe pairs selected according to the arrangement of the measurement target block is brought into contact with the measurement target block.
  • the control step at least the pair of probes are set as active pairs, and among the set number of probe pairs, probe pairs other than the active pair are set as inactive pairs, and the potentials of the probe pairs of the inactive pair are floated and described.
  • the correction value includes a correction step of correcting based on the correction value corresponding to the above, and the correction value corresponds to the combination pattern in the set number of probe pairs and is stored in advance corresponding to each of the set number of probe pairs. ing.
  • the electrical characteristics of the set number of blocks to be measured can be measured at one time by moving a plurality of probe pairs together. It is easy to increase the measurement speed. However, when a set number of probe pairs are moved relative to each other and brought into contact with the semiconductor substrate, some probe pairs may not come into contact with the measurement target block. If the operation of measuring the electrical characteristics with a probe pair that does not come into contact with the measurement target block is performed in this way, an unintended current wraparound may occur, which may adversely affect the semiconductor substrate and the measurement circuit. Therefore, the measuring unit can reduce the possibility of adverse effects by floating the potential of the inactive pair that does not contact the measurement target block and performing the measurement with the active pair. On the other hand, each probe pair and the wiring connected to each probe pair may cause capacitive coupling with each other.
  • the inventors of the present invention increase the stray capacitance of the probe pair of the inactive pair and affect the probe pair of the active pair that is capacitively coupled to the inactive pair. Found to give. Then, the inventors of the present invention have found that an error occurs in the measured value measured by the probe pair depending on the combination pattern which is a combination of the active pair and the inactive pair. According to these configurations, the measurement characteristic measured by the active pair is corrected based on the correction value corresponding to the combination pattern of the active pair and the inactive pair when the measurement characteristic is measured, so that the measurement characteristic is inactive.
  • the electrical characteristics of a plurality of blocks to be measured can be measured in parallel by a plurality of probe pairs at one time while reducing the possibility of unintended current wraparound by floating the pair. As a result, it becomes easy to measure the electrical characteristics of a plurality of measurement target blocks at once, and as a result, it is easy to measure the electrical characteristics of the measurement target blocks corresponding to the functional elements on the semiconductor substrate.
  • the electrical characteristic may be a capacitance
  • the correction unit does not correct the measurement characteristics when the combination pattern is that all of the probe pairs of the set number are the active pairs.
  • the above-mentioned semiconductor measuring device and only a pair of probes are sequentially brought into contact with each of the measurement target blocks, whereby the electrical characteristics of each measurement target block are referred to as reference characteristics. It is provided with a reference characteristic measuring unit for measuring as, and a correction value calculating unit for calculating the correction value based on the difference between the reference characteristic and the measurement characteristic measured in the same measurement target block.
  • the correction value corresponding to the combination pattern of the active pair and the inactive pair can be calculated.
  • the correction value calculation unit sets the measurement characteristics of the set number measured at one time by the set number of probe pairs as the measured value group, and corresponds to the set number of probe pairs for each of the plurality of the measured value groups. Then, the difference between the reference characteristic and the measurement characteristic is calculated, and the difference is averaged between those corresponding to the same probe pair for each combination pattern of each measurement value group to calculate the correction value.
  • the storage unit stores the correction value calculated by the correction value calculation unit.
  • the correction value calculation unit does not calculate the correction value when all of the probe pairs of the set number are the active pairs in the combination pattern, and the storage unit does not calculate the correction value, and the storage unit of the probe pairs of the set number. It is preferable to store 0 as the correction value for each of the set number of probe pairs corresponding to the combination pattern in which all are the active pairs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

半導体基板上で、機能素子に対応する測定対象ブロックの電気特性を測定することが容易な半導体測定装置、半導体測定システム、及び半導体測定方法を提供する。　半導体検査装置１は、プローブ対ＰＰ０～ＰＰ７と、プローブカード２を半導体基板Ｗに対して相対移動させることによって、プローブ対ＰＰ０～ＰＰ７のうち、マイク素子Ｍの配置に応じて選択された少なくとも一対の活性対をマイク素子Ｍに接触させるプローブ制御部６１と、活性対以外の不活性対のプローブ対の電位をフローティングさせ、活性対によってマイク素子Ｍの静電容量Ｃｍを測定特性として測定する測定部６２と、活性対と不活性対との組合せパターンに対応する補正値Ｋを記憶する記憶部６７と、静電容量Ｃｍを、測定されたときの組合せパターンに対応する補正値Ｋに基づいて補正する補正部６３とを備える。

Description

半導体測定装置、半導体測定システム、及び半導体測定方法
　本発明は、半導体基板の電気特性を測定する半導体測定装置、半導体測定システム、及び半導体測定方法に関する。
　従来より、シリコンウェハ上に、マイクロ機械加工（ＭＥＭＳ）によって形成されたマイクロフォンが知られている（例えば、特許文献１参照。）。特許文献１に記載のマイクロフォンは、コンデンサのように機能するダイヤフラム電極と固定感知電極とを備えている。音波に反応してダイヤフラム電極が振動することによって、ダイヤフラム電極と固定感知電極との距離が変化し、音波に対応して静電容量が変化する。
特開２０１１－２５４５１７号公報（特に段落０００２）
　上述のように、シリコンウェハのような半導体基板上に、マイクロフォンのような機能素子を形成することが知られている。このような機能素子を半導体基板から切り離すことなく、半導体基板上で、機能素子に対応する測定対象ブロックの電気特性を測定したいというニーズがある。
　本発明の目的は、半導体基板上で、機能素子に対応する測定対象ブロックの電気特性を測定することが容易な半導体測定装置、半導体測定システム、及び半導体測定方法を提供することである。
　本発明の一例に係る半導体測定装置は、複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定装置であって、二以上の設定数の、対になったプローブと、前記設定数のプローブ対を前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御部と、前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定部と、前記設定数のプローブ対における、前記活性対と前記不活性対との組合せパターンに対応する補正値を、前記設定数のプローブ対それぞれに対応して予め記憶する記憶部と、前記測定特性を、当該測定特性が測定されたときの前記組合せパターンに対応して前記記憶部に記憶された前記補正値に基づいて補正する補正部とを備える。
　また、本発明の一例に係る半導体測定方法は、複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定方法であって、二以上の設定数の、対になったプローブを前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御工程と、前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定工程と、前記測定特性を、当該測定特性が測定されたときの前記活性対と前記不活性対との組合せパターンに対応する補正値に基づいて補正する補正工程とを含み、前記補正値は、前記設定数のプローブ対における前記組合せパターンに対応すると共に、前記設定数のプローブ対それぞれに対応して予め記憶されている。
　本発明の一例に係る半導体測定システムは、上述の半導体測定装置と、一対のプローブのみを、前記各測定対象ブロックに順次接触させることによって、前記各測定対象ブロックの前記電気特性を基準特性として測定する基準特性測定部と、同一の前記測定対象ブロックで測定された前記基準特性と前記測定特性との差分に基づき前記補正値を算出する補正値算出部とを備える。
　このような構成の半導体測定装置、半導体測定システム、及び半導体測定方法は、半導体基板上で、機能素子に対応する測定対象ブロックの電気特性を測定することが容易である。
本発明の一実施形態に係る半導体検査装置の構成の一例を示すブロック図である。 図１に示す半導体基板Ｗの上面図である。 図２に示すマイク素子Ｍを概念的に説明する説明図である。 活性対と不活性対との組合せパターンについて説明するための説明図である。 単位測定領域Ｂに接触するプローブ対ＰＰ０～ＰＰ７の接触位置を説明するための説明図である。 各組合せパターンに付与されたパターン番号の一例を示す説明図である。 記憶部６７に記憶されている、各単位測定領域Ｂの組合せパターンの一例を示す説明図である。 基準特性測定部６５及び補正値算出部６６の動作を説明するための説明図である。 補正値Ｋを生成する際の半導体検査装置１の動作の一例を示すフローチャートである。 測定部６２によって測定される静電容量Ｃｍの一例を示す説明図である。 補正値算出部６６によって算出される差分Ｄの一例を示す説明図である。 補正値算出部６６によって算出される補正値Ｋの一例を示す説明図である。 検査を行う際の半導体検査装置１の動作の一例を示すフローチャートである。 補正部６３により補正された静電容量Ｃｃの一例を示す説明図である。
　以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１に示す半導体検査装置１は、本発明に係る半導体測定装置及び半導体測定システムの一例に相当する。
　図１に示す半導体検査装置１は、大略的に、プローブカード２、切替回路３、計測回路４、交流電源５、テーブル７、及び制御部６を備えている。
　プローブカード２は、設定数の対の数、例えば八対のプローブ対ＰＰ０～ＰＰ７を備えている。図１に示す例では、設定数は八である。なお、設定数は二以上であればよく、八に限らない。プローブ対ＰＰｎ（ｎは０，１，２，・・・，７、以下同様）は、プローブＰｎ１，Ｐｎ２を備えている。プローブカード２は、半導体検査装置１本体に対して脱着交換可能とされている。
　以下、プローブ対ＰＰ０～ＰＰ７を総称してプローブ対ＰＰと称し、プローブＰｎ１，Ｐｎ２を総称して、プローブＰと称する。プローブＰとしては、例えばカンチレバー状、ピン状、バンプ状、あるいはパッド状等、種々の形態のプローブを用いることができる。
　テーブル７には、検査対象となる半導体基板Ｗが載置される。テーブル７は、図略の移動機構により、移動可能とされている。これにより、テーブル７上の半導体基板Ｗにおける、任意の箇所にプローブＰを接触させることができる。なお、移動機構は、半導体基板Ｗに対してプローブ対ＰＰを相対移動させることができればよく、プローブカード２を移動させてもよい。プローブカード２又はテーブル７を移動させることによって、半導体基板Ｗに対して複数のプローブ対ＰＰを一体に相対移動させることができる。
　切替回路３は、スイッチＳＷｎ１，ＳＷｎ２を備えている。スイッチＳＷｎ１，ＳＷｎ２は、制御部６からの制御信号に応じてオン、オフする。計測回路４は、電流計Ａｎを備えている。電流計Ａｎは、測定した交流電流の電流値Ｉｎを制御部６へ出力する。交流電源５は、予め設定された周波数ｆ、電圧Ｖの交流電圧を出力する。
　プローブＰｎ１は、スイッチＳＷｎ１を介して電流計Ａｎの正極に接続されている。電流計Ａｎの負極は回路グラウンドに接続されている。プローブＰｎ２は、スイッチＳＷｎ２を介して交流電源５の正極に接続されている。交流電源５の負極は回路グラウンドに接続されている。
　制御部６は、いわゆるマイクロコンピュータを用いて構成されている。制御部６は、例えば、所定の演算処理を実行するＣＰＵ（Central Processing Unit）、データを一時的に記憶するＲＡＭ（Random Access Memory）、所定のプログラムやデータを記憶するＳＳＤ（Solid State Drive）、ＨＤＤ（Hard Disk Drive）等の不揮発性の記憶部６７、及びこれらの周辺回路等を備える。
　制御部６は、例えば上述のプログラムを実行することによって、プローブ制御部６１、測定部６２、補正部６３、検査部６４、基準特性測定部６５、及び補正値算出部６６として機能する。
　図２に示す半導体基板Ｗは、いわゆる半導体ウェハの上面に、ＭＥＭＳ（Micro Electro Mechanical Systems）によって複数のマイク素子Ｍと、テスト用のＴＥＧ（Test Element Group）８とが形成されている。マイク素子Ｍは、測定対象ブロックの一例に相当する。なお、測定対象ブロックは、ＭＥＭＳによって形成されたものに限られず、マイク素子でなくてもよい。
　図３に示すマイク素子Ｍは、例えば、音波に反応して振動するダイヤフラム電極と、ダイヤフラム電極に対して対向配置された固定感知電極とを備え、無音状態でダイヤフラム電極と固定感知電極との間に静電容量Ｃが生じている。マイク素子Ｍは、ダイヤフラム電極に接続された電極Ｅ１と、固定感知電極に接続された電極Ｅ２とを備えている。
　従って、電極Ｅ１，Ｅ２間の静電容量を測定することによって、静電容量Ｃを測定することができる。静電容量Ｃが、正常範囲外の場合、そのマイク素子Ｍは不良であると考えられる。そこで、半導体検査装置１は、電極Ｅ１，Ｅ２にプローブＰｎ１，Ｐｎ２を接触させ、プローブＰｎ１，Ｐｎ２によって電極Ｅ１，Ｅ２間の静電容量、すなわち静電容量Ｃを測定する。
　静電容量Ｃは、電気特性の一例に相当する。なお、電気特性は、静電容量に限らない。電気特性は、インダクタンス、インピーダンス、抵抗値等であってもよい。
　以下、プローブＰｎ１，Ｐｎ２をマイク素子Ｍの電極Ｅ１，Ｅ２に接触させることを、単に、プローブ対ＰＰｎをマイク素子Ｍに接触させる、と記載する。
　プローブ制御部６１は、図略の移動機構を制御して、プローブカード２を半導体基板Ｗに対して一体に相対移動させることによって、プローブ対ＰＰ０～ＰＰ７のうち、マイク素子Ｍの配置に応じて選択された少なくとも一対をマイク素子Ｍに接触させる。以下、マイク素子Ｍに接触するプローブ対ＰＰを活性対、マイク素子Ｍに接触しないプローブ対ＰＰを不活性対と称する。
　測定部６２は、不活性対のプローブ対ＰＰの電位をフローティングさせると共に、活性対のプローブ対ＰＰによってマイク素子Ｍの静電容量Ｃを測定する。測定部６２は、スイッチＳＷｎ１，ＳＷｎ２をオフさせることによって不活性対のプローブ対ＰＰｎの電位をフローティングさせ、スイッチＳＷｎ１，ＳＷｎ２をオンさせることによって活性対のプローブ対ＰＰｎによる測定を行うことができる。
　測定部６２は、スイッチＳＷｎ１，ＳＷｎ２をオンさせたとき、電流計Ａｎによって測定された電流値Ｉｎにもとづいて、下記の式（１）を用いて静電容量Ｃを算出することができる。
静電容量Ｃ＝Ｉｎ／（Ｖ×２πｆ）　・・・（１）
　プローブカード２は、八対のプローブ対ＰＰを備えているから、一度に八個のマイク素子Ｍにプローブ対ＰＰを接触させることができ、一度に八個のマイク素子Ｍの静電容量Ｃを並行して測定することができる。
　図４では、八対のプローブ対ＰＰを一度に接触させることができる八個のマイク素子Ｍの範囲を、単位測定領域Ｂとして示している。各単位測定領域Ｂの位置を、ＸＹ直交座標系でＸ座標０～２、Ｙ座標０～１９で示している。座標（Ｘ，Ｙ）の単位測定領域Ｂを、単位測定領域Ｂ（Ｘ，Ｙ）のように示す。
　図５に示すように、各単位測定領域Ｂに対して、プローブ対ＰＰ０～ＰＰ７が右から左の順に接触する。
　図４に示す単位測定領域Ｂ（１，０）では、すべてのプローブ対ＰＰ０～ＰＰ７がマイク素子Ｍに接触するから、単位測定領域Ｂ（１，０）では、プローブ対ＰＰ０～ＰＰ７がすべて活性対となる。プローブ対ＰＰの番号０～７を二進数の桁に対応させて、活性対を「０」で表すと、単位測定領域Ｂ（１，０）における活性対と不活性対との組合せパターン（以下、単に組合わせパターンと称する）は、二進数で「００００００００」と表すことができる。
　一方、単位測定領域Ｂ（０，０）には、プローブ対ＰＰがマイク素子Ｍに接触する部分と、半導体基板Ｗ上のマイク素子Ｍが形成されていない領域にプローブ対ＰＰが接触する部分と、半導体基板Ｗの外側にプローブ対ＰＰが位置する領域とが含まれる。図４では、半導体基板Ｗ上のマイク素子Ｍが形成されていない領域にプローブ対ＰＰが接触する部分と、半導体基板Ｗの外側にプローブ対ＰＰが位置する領域とを斜線のハッチングで表している。
　斜線のハッチングで表している領域では、プローブ対ＰＰはマイク素子Ｍに接触しないから、このハッチング領域に対応するプローブ対ＰＰは、不活性対となる。不活性対を「１」で表すと、単位測定領域Ｂ（０，０）における組合せパターンは、２進数で「１１１１１１００」と表すことができる。
　単位測定領域Ｂ（１，１）では、プローブ対ＰＰ３の位置に、黒四角で示すＴＥＧ８が位置している。すなわち、黒四角で示すプローブ対ＰＰ３の位置では、プローブ対ＰＰはマイク素子Ｍに接触しないから、黒四角で示す領域に対応するプローブ対ＰＰは、不活性対となる。従って、単位測定領域Ｂ（１，１）における組合せパターンは、二進数で「００００１０００」と表すことができる。
　図６に示す例では、組合せパターンを二進数で表記した場合に、その二進数を十進数で表した値がそのままパターン番号とされている。図６に示すように、各組合せパターンとパターン番号とが対応付けられて記憶部６７に予め記憶されている。
　また、記憶部６７には、図４に示す各単位測定領域Ｂの組合せパターンが予め記憶されている。図７に示すように、単位測定領域Ｂ（０，０）～（２，１９）に対応する組合せパターンが、記憶部６７に記憶されている。組合せパターンは、パターン番号によって記憶されていてもよい。
　図７に示すように、マイク素子Ｍの配置に応じて得られる各単位測定領域Ｂの組合せパターンを記憶部６７に記憶させることは、マイク素子Ｍの配置に応じて、プローブ対ＰＰ０～ＰＰ７のうちから各単位測定領域Ｂに対応する活性対を選択することに相当する。
　測定部６２は、記憶部６７に予め記憶された各単位測定領域Ｂの組合せパターンに基づいて、不活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオフさせて不活性対の電位をフローティングさせ、活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオンさせ、活性対によって各マイク素子Ｍの静電容量Ｃを測定特性として測定する。以下、測定部６２によって、プローブカード２を用いて測定特性として測定された静電容量Ｃを、静電容量Ｃｍと表記する。
　記憶部６７には、単位測定領域Ｂの組合せパターンに対応する補正値Ｋが、プローブ対ＰＰ０～ＰＰ７のそれぞれに対応して予め記憶されている。具体的には、補正値算出部６６によって算出された補正値Ｋが、補正部で用いられる前に予め記憶部６７に記憶されてもよく、外部で別途得られた補正値Ｋが、予め記憶部６７に記憶されてもよい。
　補正部６３は、測定部６２によって測定された各静電容量Ｃｍを、各静電容量Ｃｍが測定されたときの組合せパターンに対応して記憶部６７に記憶された補正値Ｋに基づいて補正する。
　検査部６４は、補正部６３によって補正された各静電容量Ｃｍを、予め設定された基準値Ｃｒｅｆと比較することによって、各マイク素子Ｍの合否を判定する。以下、補正部６３による補正後の静電容量Ｃｍを、静電容量Ｃｃ（補正特性）と表記する。
　補正値Ｋを生成する際には、図８に示すように、半導体検査装置１のプローブカード２をプローブカード２ａに交換した後、基準特性測定部６５及び補正値算出部６６を動作させる。プローブカード２ａは、プローブ対ＰＰを一つだけ、例えばプローブ対ＰＰ０のみ、備えている。また、補正値Ｋを算出する際には、一枚の半導体基板Ｗに含まれるマイク素子Ｍの良品率が高いことが予め判っている半導体基板Ｗｒを用いることが好ましい。
　基準特性測定部６５は、プローブカード２ａによって、プローブ対ＰＰ０のみを、各マイク素子Ｍに順次接触させることによって、各マイク素子Ｍの静電容量Ｃを基準特性として測定する。以下、基準特性測定部６５によって、プローブカード２ａを用いて基準特性として測定された静電容量Ｃを、静電容量Ｃｒと表記する。
　補正値算出部６６は、同一のマイク素子Ｍに対して、基準特性測定部６５によって測定された静電容量Ｃ（基準特性）と測定部６２によって測定された静電容量Ｃ（測定特性）との差分Ｄに基づき、補正値Ｋを算出し、記憶部６７に記憶させる。
　次に、上述のように構成された半導体検査装置１の動作について説明する。まず、補正値Ｋを生成する際の半導体検査装置１の動作について、図９を参照しつつ説明する。まず、例えばユーザが、図８に示すように、半導体検査装置１にプローブカード２ａを取り付ける。
　半導体検査装置１にプローブカード２ａが取り付けられた状態で、基準特性測定部６５が、各マイク素子Ｍの静電容量Ｃｒを測定する（ステップＳ１）。
　次に、例えばユーザが、プローブカード２ａをプローブカード２に交換し、図１に示す半導体検査装置１の状態にする（ステップＳ２）。
　次に、測定部６２が、プローブカード２によって、プローブ対ＰＰ０～ＰＰ７に対応する測定値群毎に、組合せパターンと対応付けて各マイク素子Ｍの静電容量Ｃｍ（測定特性）を測定する（ステップＳ３）。測定に際して、測定部６２は、不活性対のプローブ対ＰＰの電位をフローティングさせると共に、活性対のプローブ対ＰＰによって静電容量Ｃｍを測定する。
　図１０に示す例では、単位測定領域Ｂの座標と、プローブ対ＰＰの番号とによって、各マイク素子Ｍの静電容量Ｃｍが示されている。各単位測定領域Ｂにおける、プローブ対ＰＰ０～ＰＰ７に対応する静電容量Ｃｍが、それぞれ測定値群に相当する。図１０に示す例では、パターン番号によって表された組合せパターンが、静電容量Ｃｍの測定値群に対応付けられている。
　次に、補正値算出部６６は、各単位測定領域Ｂに対応する測定値群について、プローブ対ＰＰ０～ＰＰ７にそれぞれ対応して、下記の式（２）により差分Ｄを算出する（ステップＳ４）。
差分Ｄ＝Ｃｍ－Ｃｒ　・・・（２）
　これにより、図１１に示すように、測定値群におけるプローブ対ＰＰ０～ＰＰ７に対応する差分Ｄ、すなわち各マイク素子Ｍに対応する差分Ｄが算出される。
　次に、補正値算出部６６は、各単位測定領域Ｂに対応する測定値群の組合せパターン毎に、差分Ｄを、同一のプローブ対ＰＰに対応するもの同士で平均して補正値Ｋを算出する（ステップＳ５）。
　図４に示す例では、組合せパターンが「１１００１０００」でパターン番号が２００となるのは、単位測定領域Ｂ（０，７）、（０，１０）の二つである。図１１に示す単位測定領域Ｂ（０，７）、（０，１０）の差分Ｄを、同一のプローブ対ＰＰに対応するもの同士で平均すると、プローブ対ＰＰ０の補正値Ｋは４、プローブ対ＰＰ１の補正値Ｋは４、プローブ対ＰＰ２の補正値Ｋは５、プローブ対ＰＰ４の補正値Ｋは８、プローブ対ＰＰ５の補正値Ｋは９となる。
　従って、図１２では、パターン番号２００に対応するプローブ対ＰＰ０の補正値Ｋは４、プローブ対ＰＰ１の補正値Ｋは４、プローブ対ＰＰ２の補正値Ｋは５、プローブ対ＰＰ４の補正値Ｋは８、プローブ対ＰＰ５の補正値Ｋは９となっている。他の組合せパターンに対応する補正値Ｋについても、同様に算出される。
　補正値Ｋを算出する際に用いた半導体基板Ｗｒに含まれるマイク素子Ｍのいくつかが不良であった場合、同じ組合せパターンでも異なる測定結果が得られ、差分Ｄが異常値になることがある。しかしながら、補正値算出部６６は、差分Ｄの平均値を補正値Ｋとすることによって、このような異常値の影響を低減することができる。
　なお、ステップＳ５では、異常値を判定するために予め設定された異常値判定値を超える差分Ｄは除外して平均してもよい。これにより、補正値Ｋの精度をさらに向上することが可能となる。
　次に、補正値算出部６６によって、組合せパターン毎に、プローブ対ＰＰ０～ＰＰ７にそれぞれ対応する補正値Ｋ、例えば図１２に示す補正値Ｋが、記憶部６７に記憶される（ステップＳ６）。
　プローブカード２が取り付けられた半導体検査装置１によれば、複数のプローブ対ＰＰ０～ＰＰ７によって、一度に複数の静電容量Ｃを測定することができ、測定速度を高速化することが容易である。しかしながら、プローブカード２を用いると、図４に示すように、マイク素子Ｍには接触せず、ＴＥＧ８に接触したり、マイク素子Ｍが形成されていない領域に位置したりするプローブ対ＰＰが生じる。
　このように、マイク素子Ｍに接触しないプローブ対ＰＰに対して、交流電源５や回路グラウンドを接続すると、意図しない電流の回り込みを生じ、例えばＴＥＧ８や計測回路４等を劣化させるおそれがある。そこで、測定部６２は、マイク素子Ｍに接触しない不活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオフさせて不活性対の電位をフローティングさせる。これにより、意図しない電流の回り込みが生じるおそれを低減することができる。
　一方、プローブ対ＰＰ０～ＰＰ７、及びプローブ対ＰＰ０～ＰＰ７から切替回路３に至る配線は、略隣接して配置され、相互に容量結合を生じている。本発明の発明者等は、不活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオフさせて不活性対の電位をフローティングさせると、不活性対のプローブ対ＰＰの浮遊容量が増大し、不活性対と容量結合する周囲のプローブ対ＰＰに影響を与えることを見出した。
　そして、本発明の発明者等は、活性対と不活性対の組合せである組合せパターンに応じて、プローブカード２で測定された測定値に誤差が生じることを見出した。
　ステップＳ１～Ｓ５によれば、不活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオフさせて不活性対の電位をフローティングさせ、活性対に対応するスイッチＳＷｎ１，ＳＷｎ２をオンさせ、活性対によって各マイク素子Ｍの静電容量Ｃを測定することにより生じる誤差を補正することが可能な補正値Ｋを算出することができる。
　なお、半導体検査装置１が基準特性測定部６５、補正値算出部６６を備える例に限らない。例えば、半導体検査装置１は基準特性測定部６５を備えず、半導体検査装置１とは別の、プローブカード２ａと基準特性測定部６５とを備えた装置によってステップＳ１を実行し、得られた静電容量Ｃｒに基づいて、基準特性測定部６５を備えない半導体検査装置１がステップＳ３～Ｓ６を実行してもよい。
　あるいは、半導体検査装置１は基準特性測定部６５及び補正値算出部６６を備えず、パーソナルコンピュータ等の別の情報処理装置によって補正値算出部６６を構成してもよい。そして、半導体検査装置１とは別の、プローブカード２ａと基準特性測定部６５とを備えた装置によってステップＳ１を実行し、基準特性測定部６５及び補正値算出部６６を備えない半導体検査装置１によってステップＳ２を実行し、情報処理装置の補正値算出部６６でステップＳ４，Ｓ５を実行してもよい。このように、半導体検査装置１は、複数の装置が組み合わされた、半導体測定システムとして構成されていてもよい。
　また、すべてのプローブ対ＰＰが活性対である組合せパターン「００００００００」のときは、電位がフローティングするプローブ対ＰＰが生じない。そのため、フローティングしたプローブ対ＰＰによる浮遊容量の影響が生じない。そこで、すべてのプローブ対ＰＰが活性対である組合せパターンに対しては、ステップＳ１，Ｓ３，Ｓ４，Ｓ５を実行せず、ステップＳ６において、プローブ対ＰＰ０～ＰＰ７に対応する補正値Ｋを、固定的に０としてもよい。これにより、補正値Ｋの算出処理を簡素化することができる。
　次に、検査対象の半導体基板Ｗについて、検査を行う際の半導体検査装置１の動作について説明する。
　図１３を参照して、まず、検査対象の半導体基板Ｗがテーブル７に載置される。この状態で、測定部６２が、プローブカード２によって、プローブ対ＰＰ０～ＰＰ７に対応する測定値群毎に、組合せパターンと対応付けて各マイク素子Ｍの静電容量Ｃｍを測定する（ステップＳ１１）。ステップＳ２と同様、測定部６２は、不活性対のプローブ対ＰＰの電位をフローティングさせると共に、活性対のプローブ対ＰＰによって静電容量Ｃｍを測定する。
　これにより、例えば図１０と同様に、組合せパターンと対応付けて各マイク素子Ｍの静電容量Ｃｍが測定される。
　次に、補正部６３は、各マイク素子Ｍの静電容量Ｃｍを、対応する組合せパターンに応じた補正値Ｋに基づいて補正し、静電容量Ｃｃ（補正特性）とする（ステップＳ１２）。
　ステップＳ１１において例えば図１０に示す静電容量Ｃｍが測定された場合を例に、具体的に説明する。補正部６３は、単位測定領域Ｂ（０，０）の静電容量Ｃｍを補正するときは、単位測定領域Ｂ（０，０）のパターン番号２５２に対応する補正値Ｋを取得する。図１２の例では、パターン番号２５２に対応する補正値Ｋは、プローブ対ＰＰ０に対して４、プローブ対ＰＰ１に対して７である。補正部６３は、図１０に示す単位測定領域Ｂ（０，０）のプローブ対ＰＰ０，ＰＰ１に対する静電容量Ｃｍである１０５、１０８から４、７をそれぞれ減算する。そうすると、図１４に示す単位測定領域Ｂ（０，０）のプローブ対ＰＰ０，ＰＰ１に対する静電容量Ｃｃとして、１０１、１０１が得られる。
　他の単位測定領域Ｂについても、単位測定領域Ｂ（０，０）と同様の補正を繰り返すことによって、図１４に示すように、補正された各マイク素子Ｍの静電容量Ｃｃが得られる。
　上述したように、本発明の発明者等は、活性対と不活性対の組合せである組合せパターンに応じて、プローブカード２で測定された測定値に誤差が生じることを見出した。そこで、ステップＳ１１，Ｓ１２によれば、記憶部６７に、組合せパターンに応じて予め記憶された補正値Ｋに基づいて、プローブカード２で測定された静電容量Ｃｍを補正することができる。その結果、不活性対をフローティングさせることによって意図しない電流の回り込みが生じるおそれを低減しつつ、複数のプローブ対ＰＰ０～ＰＰ７によって、複数のマイク素子Ｍの静電容量Ｃを並行して一度に測定することができる。これにより、複数のマイク素子Ｍの静電容量Ｃを一度に測定することが容易になる結果、半導体基板Ｗ上で、マイク素子Ｍ等の機能素子に対応する測定対象ブロックの電気特性を測定することが容易
となる。
　次に、検査部６４は、各マイク素子Ｍの静電容量Ｃｃを、基準値Ｃｒｅｆと比較することによって、各マイク素子Ｍの合否を判定する（ステップＳ１３）。具体的には、例えば、各マイク素子Ｍの静電容量Ｃｃと基準値Ｃｒｅｆとを比較し、静電容量Ｃｃと基準値Ｃｒｅｆとの差が予め設定された誤差範囲内であれば、そのマイク素子Ｍは良品、静電容量Ｃｃと基準値Ｃｒｅｆとの差が誤差範囲外であれば、そのマイク素子Ｍは不良と判定することができる。これにより、半導体基板Ｗ上に形成された、マイク素子Ｍ等の機能素子を検査することが可能となる。
　なお、すべてのプローブ対ＰＰが活性対である組合せパターン「００００００００」のときは、上述したように、フローティングしたプローブ対ＰＰによる浮遊容量の影響が生じない。そこで、すべてのプローブ対ＰＰが活性対である組合せパターンに対しては、ステップＳ１２における補正を実行せず、ステップＳ１１で測定された静電容量Ｃｍをそのまま静電容量Ｃｃとしてもよい。これにより、補正処理を簡素化することができる。
　また、半導体検査装置１は、検査部６４を備えず、ステップＳ１３を実行しない半導体測定装置であってもよい。
　すなわち、本発明の一例に係る半導体測定装置は、複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定装置であって、二以上の設定数の、対になったプローブと、前記設定数のプローブ対を前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御部と、前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定部と、前記設定数のプローブ対における、前記活性対と前記不活性対との組合せパターンに対応する補正値を、前記設定数のプローブ対それぞれに対応して予め記憶する記憶部と、前記測定特性を、当該測定特性が測定されたときの前記組合せパターンに対応して前記記憶部に記憶された前記補正値に基づいて補正する補正部とを備える。
　また、本発明の一例に係る半導体測定方法は、複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定方法であって、二以上の設定数の、対になったプローブを前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御工程と、前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定工程と、前記測定特性を、当該測定特性が測定されたときの前記活性対と前記不活性対との組合せパターンに対応する補正値に基づいて補正する補正工程とを含み、前記補正値は、前記設定数のプローブ対における前記組合せパターンに対応すると共に、前記設定数のプローブ対それぞれに対応して予め記憶されている。
　これらの構成によれば、二以上の設定数のプローブ対を備えているので、複数のプローブ対を一体に相対移動させることによって、一度に設定数分の測定対象ブロックの電気特性を測定することができ、測定速度を高速化することが容易である。しかしながら、設定数のプローブ対を一体に相対移動させて半導体基板に接触させると、測定対象ブロックに接触しないプローブ対が生じる場合がある。このように、測定対象ブロックに接触しないプローブ対によって電気特性を測定する動作を行うと、意図しない電流の回り込みを生じ、半導体基板や測定回路に悪影響を与えるおそれがある。そこで、測定部は、測定対象ブロックに接触しない不活性対の電位をフローティングさせて活性対で測定を行うことで、悪影響が生じるおそれを低減できる。一方、各プローブ対、及び各プローブ対に連なる配線は、相互に容量結合を生じる場合がある。
　本発明の発明者等は、不活性対に対応するプローブ対の電位をフローティングさせると、不活性対のプローブ対の浮遊容量が増大し、不活性対と容量結合する活性対のプローブ対に影響を与えることを見出した。そして、本発明の発明者等は、活性対と不活性対の組合せである組合せパターンに応じて、プローブ対で測定された測定値に誤差が生じることを見出した。これらの構成によれば、活性対により測定された測定特性を、当該測定特性が測定されたときの活性対と不活性対との組合せパターンに対応する補正値に基づいて補正するので、不活性対をフローティングさせて意図しない電流の回り込みが生じるおそれを低減しつつ、複数のプローブ対によって、複数の測定対象ブロックの電気特性を並行して一度に測定することができる。これにより、複数の測定対象ブロックの電気特性を一度に測定することが容易になる結果、半導体基板上で、機能素子に対応する測定対象ブロックの電気特性を測定することが容易である。
　また、前記電気特性は、静電容量であってもよい。
　この構成によれば、測定対象ブロックの静電容量を測定することが可能となる。
　また、前記補正部は、前記組合せパターンが、前記設定数のプローブ対のすべてが前記活性対である場合、前記測定特性の補正を実行しないことが好ましい。
　設定数のプローブ対のすべてが活性対である場合、フローティングするプローブ対が存在しないので、フローティングによる測定への悪影響が生じない。そこでこの構成によれば、設定数のプローブ対のすべてが活性対である場合、測定特性の補正を実行しないことで、処理を簡素化することができる。
　また、本発明の一例に係る半導体測定システムは、上述の半導体測定装置と、一対のプローブのみを、前記各測定対象ブロックに順次接触させることによって、前記各測定対象ブロックの前記電気特性を基準特性として測定する基準特性測定部と、同一の前記測定対象ブロックで測定された前記基準特性と前記測定特性との差分に基づき前記補正値を算出する補正値算出部とを備える。
　この構成によれば、活性対と不活性対との組合せパターンに対応する補正値を算出することができる。
　また、前記補正値算出部は、前記設定数のプローブ対によって一度に測定された前記設定数の前記測定特性を測定値群とし、複数の前記測定値群について前記設定数のプローブ対にそれぞれ対応して前記基準特性と前記測定特性との差分を算出し、その差分を、前記各測定値群の前記組合せパターン毎に、同一のプローブ対に対応するもの同士で平均して前記補正値を算出し、前記記憶部は、前記補正値算出部によって算出された前記補正値を記憶することが好ましい。
　補正値を算出する際に用いた半導体基板に含まれる測定対象ブロックのいくつかが不良であった場合、同じ組合せパターンでも異なる測定結果が得られ、差分が異常値になることがある。この構成によれば、差分の平均値を補正値とすることによって、このような異常値の影響を低減することができる。
　また、前記補正値算出部は、前記組合せパターンが、前記設定数のプローブ対のすべてが前記活性対である場合、前記補正値を算出せず、前記記憶部は、前記設定数のプローブ対のすべてが前記活性対である前記組合せパターンに対応する前記設定数のプローブ対それぞれの補正値として、０を記憶することが好ましい。
　設定数のプローブ対のすべてが活性対である場合、フローティングするプローブ対が存在しないので、フローティングによる測定への悪影響が生じない。そこでこの構成によれば、設定数のプローブ対のすべてが活性対である場合、補正値を算出せず、記憶部は、設定数のプローブ対のすべてが活性対である組合せパターンに対応する設定数のプローブ対それぞれの補正値として、０を記憶する。その結果、補正値を算出する処理を簡素化することができる。
１    半導体検査装置（半導体測定装置、半導体測定システム）
２，２ａ    プローブカード
３    切替回路
４    計測回路
５    交流電源
６    制御部
７    テーブル
６１  プローブ制御部
６２  測定部
６３  補正部
６４  検査部
６５  基準特性測定部
６６  補正値算出部
６７  記憶部
Ａ１～Ａ７，Ａｎ  電流計
Ｂ    単位測定領域
Ｃ    静電容量（電気特性）
Ｃｃ  静電容量（補正特性）
Ｃｍ  静電容量（測定特性）
Ｃｒ  静電容量（基準特性）
Ｃｒｅｆ    基準値
Ｄ    差分
Ｅ１，Ｅ２  電極
Ｉ０～Ｉ７  電流値
Ｋ    補正値
Ｍ    マイク素子（測定対象ブロック）
Ｐ，Ｐ０１～Ｐ７２      プローブ
ＰＰ，ＰＰ０～ＰＰ７    プローブ対
ＳＷ０１～ＳＷ７２      スイッチ
Ｖ    電圧
Ｗ，Ｗｒ    半導体基板
ｆ    周波数

Claims (7)

  1. 　複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定装置であって、
    　二以上の設定数の、対になったプローブと、
    　前記設定数のプローブ対を前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御部と、
    　前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定部と、
    　前記設定数のプローブ対における、前記活性対と前記不活性対との組合せパターンに対応する補正値を、前記設定数のプローブ対それぞれに対応して予め記憶する記憶部と、
    　前記測定特性を、当該測定特性が測定されたときの前記組合せパターンに対応して前記記憶部に記憶された前記補正値に基づいて補正する補正部とを備える半導体測定装置。
  2. 　前記電気特性は、静電容量である請求項１に記載の半導体測定装置。
  3. 　前記補正部は、前記組合せパターンが、前記設定数のプローブ対のすべてが前記活性対である場合、前記測定特性の補正を実行しない請求項１又は２に記載の半導体測定装置。
  4. 　請求項１～３のいずれか１項に記載の半導体測定装置と、
    　一対のプローブのみを、前記各測定対象ブロックに順次接触させることによって、前記各測定対象ブロックの前記電気特性を基準特性として測定する基準特性測定部と、
    　同一の前記測定対象ブロックで測定された前記基準特性と前記測定特性との差分に基づき前記補正値を算出する補正値算出部とを備える半導体測定システム。
  5. 　前記補正値算出部は、前記設定数のプローブ対によって一度に測定された前記設定数の前記測定特性を測定値群とし、複数の前記測定値群について前記設定数のプローブ対にそれぞれ対応して前記基準特性と前記測定特性との差分を算出し、その差分を、前記各測定値群の前記組合せパターン毎に、同一のプローブ対に対応するもの同士で平均して前記補正値を算出し、
    　前記記憶部は、前記補正値算出部によって算出された前記補正値を記憶する請求項４に記載の半導体測定システム。
  6. 　前記補正値算出部は、前記組合せパターンが、前記設定数のプローブ対のすべてが前記活性対である場合、前記補正値を算出せず、
    　前記記憶部は、前記設定数のプローブ対のすべてが前記活性対である前記組合せパターンに対応する前記設定数のプローブ対それぞれの補正値として、０を記憶する請求項４又は５に記載の半導体測定システム。
  7. 　複数の測定対象ブロックを有する半導体基板における前記各測定対象ブロックの電気特性を測定する半導体測定方法であって、
    　二以上の設定数の、対になったプローブを前記半導体基板に対して一体に相対移動させることによって、前記設定数のプローブ対のうち、前記測定対象ブロックの配置に応じて選択された少なくとも一対を前記測定対象ブロックに接触させるプローブ制御工程と、
    　前記少なくとも一対のプローブをそれぞれ活性対、前記設定数のプローブ対のうち前記活性対以外のプローブ対を不活性対とし、前記不活性対のプローブ対の電位をフローティングさせると共に、前記活性対のプローブ対によって前記測定対象ブロックの前記電気特性を測定特性として測定する測定工程と、
    　前記測定特性を、当該測定特性が測定されたときの前記活性対と前記不活性対との組合せパターンに対応する補正値に基づいて補正する補正工程とを含み、
    　前記補正値は、前記設定数のプローブ対における前記組合せパターンに対応すると共に、前記設定数のプローブ対それぞれに対応して予め記憶されている半導体測定方法。
PCT/JP2020/047819 2020-01-31 2020-12-22 半導体測定装置、半導体測定システム、及び半導体測定方法 WO2021153100A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021574542A JPWO2021153100A1 (ja) 2020-01-31 2020-12-22
CN202080094643.0A CN115004349A (zh) 2020-01-31 2020-12-22 半导体测定装置、半导体测定系统、及半导体测定方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020015313 2020-01-31
JP2020-015313 2020-01-31

Publications (1)

Publication Number Publication Date
WO2021153100A1 true WO2021153100A1 (ja) 2021-08-05

Family

ID=77078103

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/047819 WO2021153100A1 (ja) 2020-01-31 2020-12-22 半導体測定装置、半導体測定システム、及び半導体測定方法

Country Status (3)

Country Link
JP (1) JPWO2021153100A1 (ja)
CN (1) CN115004349A (ja)
WO (1) WO2021153100A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243578A1 (ja) * 2022-06-14 2023-12-21 日置電機株式会社 測定装置、測定方法、及び、測定プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006038791A (ja) * 2004-07-30 2006-02-09 Sanyo Electric Co Ltd プローバ針切り換え装置、プローバ装置および半導体素子測定方法
JP2013207016A (ja) * 2012-03-28 2013-10-07 Mitsubishi Electric Corp 半導体素子の測定方法及び半導体素子の測定装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006038791A (ja) * 2004-07-30 2006-02-09 Sanyo Electric Co Ltd プローバ針切り換え装置、プローバ装置および半導体素子測定方法
JP2013207016A (ja) * 2012-03-28 2013-10-07 Mitsubishi Electric Corp 半導体素子の測定方法及び半導体素子の測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023243578A1 (ja) * 2022-06-14 2023-12-21 日置電機株式会社 測定装置、測定方法、及び、測定プログラム

Also Published As

Publication number Publication date
CN115004349A (zh) 2022-09-02
JPWO2021153100A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
US7865038B2 (en) Resolution and sensitivity balance metric
TWI629629B (zh) 檢查裝置、檢查裝置之校正方法及檢查方法
JP4889833B2 (ja) 静電容量式タッチパネルの検査装置、及び検査方法
JP6642443B2 (ja) 基板検査装置、及び基板検査方法
JP6069884B2 (ja) 絶縁検査方法及び絶縁検査装置
WO2021153100A1 (ja) 半導体測定装置、半導体測定システム、及び半導体測定方法
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
JP2017168793A (ja) プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム
JP5290697B2 (ja) 基準データ作成方法および回路基板検査装置
US9823290B2 (en) Method for testing components and measuring arrangement
JP4987862B2 (ja) フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法
JP6303753B2 (ja) タッチパネル検査装置、及びタッチパネル検査方法
JP2008122274A (ja) 絶縁検査装置及び絶縁検査方法
KR20060105603A (ko) 보정 기판, 컴퓨터 프로그램 및 컴퓨터 판독 가능 기록매체
JP7468047B2 (ja) 検査装置、及び検査方法
JP6479441B2 (ja) 基板検査装置および基板検査方法
JP6221145B2 (ja) タッチパネル検査装置
JP2001235505A (ja) 回路基板検査装置
JP4663918B2 (ja) 静電容量測定方法、回路基板検査方法および回路基板検査装置
JP5290672B2 (ja) 回路基板検査装置
JP4911598B2 (ja) 絶縁検査装置及び絶縁検査方法
JP4255775B2 (ja) 回路基板検査装置
JP2005017221A (ja) 基板検査方法及びその装置
JP4980020B2 (ja) 検査装置および検査方法
JP4723128B2 (ja) 基準データ作成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916622

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021574542

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20916622

Country of ref document: EP

Kind code of ref document: A1