CN115004349A - 半导体测定装置、半导体测定系统、及半导体测定方法 - Google Patents
半导体测定装置、半导体测定系统、及半导体测定方法 Download PDFInfo
- Publication number
- CN115004349A CN115004349A CN202080094643.0A CN202080094643A CN115004349A CN 115004349 A CN115004349 A CN 115004349A CN 202080094643 A CN202080094643 A CN 202080094643A CN 115004349 A CN115004349 A CN 115004349A
- Authority
- CN
- China
- Prior art keywords
- pair
- probe
- measurement
- pairs
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 238000000034 method Methods 0.000 title abstract description 9
- 239000000523 sample Substances 0.000 claims abstract description 244
- 238000005259 measurement Methods 0.000 claims abstract description 172
- 238000012937 correction Methods 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000691 measurement method Methods 0.000 claims description 8
- 238000003556 assay Methods 0.000 claims description 4
- 238000012935 Averaging Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 32
- 238000010586 diagram Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 231100000989 no adverse effect Toxicity 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000010255 response to auditory stimulus Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种半导体测定装置、半导体测定系统、及半导体测定方法,容易在半导体基板上对与功能元件对应的测定对象区块的电特性进行测定。半导体检查装置1包括:探针对PP0~探针对PP7;探针控制部61,通过使探针卡2相对于半导体基板W相对移动,使探针对PP0~探针对PP7中的根据麦克风元件M的配置而选择的至少一对活性对与麦克风元件M接触;测定部62,使活性对以外的惰性对的探针对的电位浮动,利用活性对将麦克风元件M的静电电容Cm作为测定特性来进行测定;存储部67,存储与活性对和惰性对的组合模式对应的修正值K;以及修正部63,基于测定时的与组合模式对应的修正值K来对静电电容Cm进行修正。
Description
技术领域
本发明涉及一种对半导体基板的电特性进行测定的半导体测定装置、半导体测定系统、及半导体测定方法。
背景技术
以往,已知有通过微型机械加工(微机电系统(Micro Electro MechanicalSystem,MEMS))而形成于硅晶片上的传声器(例如,参照专利文献1)。专利文献1中记载的传声器包括如电容器那样发挥功能的隔膜电极及固定感知电极。通过隔膜电极与声波反应而振动,隔膜电极与固定感知电极的距离发生变化,静电电容与声波对应地发生变化。
现有技术文献
专利文献
专利文献1:日本专利特开2011-254517号公报(特别是段落0002)
发明内容
发明所要解决的问题
如上所述,已知在如硅晶片那样的半导体基板上形成如传声器那样的功能元件。存在如下需求:欲在不将此种功能元件从半导体基板切离的情况下,在半导体基板上对与功能元件对应的测定对象区块的电特性进行测定。
本发明的目的在于提供一种半导体测定装置、半导体测定系统、及半导体测定方法,容易在半导体基板上对与功能元件对应的测定对象区块的电特性进行测定。
解决问题的技术手段
本发明的一例的半导体测定装置对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,所述半导体测定装置包括:二以上的设定数的成对的探针;探针控制部,通过使所述设定数的探针对相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;测定部,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;存储部,与所述设定数的探针对分别对应地预先存储有所述设定数的探针对中的、与所述活性对和所述惰性对的组合模式对应的修正值;以及修正部,基于测定出所述测定特性时的与所述组合模式对应地存储于所述存储部中的所述修正值,对所述测定特性进行修正。
另外,本发明的一例的半导体测定方法对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,所述半导体测定方法包括:探针控制工序,通过使二以上的设定数的成对的探针相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;测定工序,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;以及修正工序,基于测定出所述测定特性时的与所述活性对和所述惰性对的组合模式对应的修正值,对所述测定特性进行修正,所述修正值与所述设定数的探针对中的所述组合模式对应,并且与所述设定数的探针对分别对应地预先存储。
本发明的一例的半导体测定系统包括:上文所述的半导体测定装置;基准特性测定部,通过仅使一对探针依次与所述各测定对象区块接触,将所述各测定对象区块的所述电特性作为基准特性来进行测定;以及修正值算出部,基于由同一所述测定对象区块测定的所述基准特性与所述测定特性的差分来算出所述修正值。
发明的效果
此种结构的半导体测定装置、半导体测定系统、及半导体测定方法容易在半导体基板上对与功能元件对应的测定对象区块的电特性进行测定。
附图说明
图1是表示本发明的一实施方式的半导体检查装置的结构的一例的框图。
图2是图1所示的半导体基板W的俯视图。
图3是对图2所示的麦克风元件M进行概念性说明的说明图。
图4是用于对活性对与惰性对的组合模式进行说明的说明图。
图5是用于说明与单位测定区域B接触的探针对PP0~探针对PP7的接触位置的说明图。
图6是表示附加至各组合模式的模式编号的一例的说明图。
图7是表示存储于存储部67的各单位测定区域B的组合模式的一例的说明图。
图8是用于说明基准特性测定部65及修正值算出部66的动作的说明图。
图9是表示生成修正值K时的半导体检查装置1的动作的一例的流程图。
图10是表示由测定部62测定的静电电容Cm的一例的说明图。
图11是表示由修正值算出部66算出的差分D的一例的说明图。
图12是表示由修正值算出部66算出的修正值K的一例的说明图。
图13是表示进行检查时的半导体检查装置1的动作的一例的流程图。
图14是表示由修正部63修正的静电电容Cc的一例的说明图。
具体实施方式
以下,基于附图来对本发明的实施方式进行说明。此外,在各图中,标注了同一符号的结构表示同一结构,并省略其说明。图1所示的半导体检查装置1相当于本发明的半导体测定装置及半导体测定系统的一例。
图1所示的半导体检查装置1大致包括:探针卡2、切换电路3、测量电路4、交流电源5、工作台7、及控制部6。
探针卡2包括设定数的对的数、例如八对探针对PP0~PP7。在图1所示的例子中,设定数为八。此外,设定数只要为二以上即可,并不限于八。探针对PPn(n为0、1、2、···、7,以下同样)包括探针Pn1、探针Pn2。探针卡2能够相对于半导体检查装置1本体而装卸更换。
以下,将探针对PP0~探针对PP7统称为探针对PP,将探针Pn1、探针Pn2统称为探针P。作为探针P,例如可使用悬臂状、销状、凸块状、或者垫状等各种形态的探针。
在工作台7载置有成为检查对象的半导体基板W。工作台7能够通过图示省略的移动机构来移动。由此,可使探针P与工作台7上的半导体基板W中的任意部位接触。此外,移动机构只要可使探针对PP相对于半导体基板W相对移动即可,也可使探针卡2移动。通过使探针卡2或工作台7移动,可使多个探针对PP相对于半导体基板W一体地相对移动。
切换电路3包括开关SWn1、开关SWn2。开关SWn1、开关SWn2根据来自控制部6的控制信号进行接通、断开。测量电路4包括电流计An。电流计An将测定出的交流电流的电流值In输出至控制部6。交流电源5输出预先设定的频率f、电压V的交流电压。
探针Pn1经由开关SWn1而连接于电流计An的正极。电流计An的负极连接于电路接地。探针Pn2经由开关SWn2而连接于交流电源5的正极。交流电源5的负极连接于电路接地。
控制部6是使用所谓的微型计算机而构成。控制部6例如包括:执行规定的运算处理的中央处理器(Central Processing Unit,CPU)、暂时存储数据的随机存取存储器(Random Access Memory,RAM)、存储规定的程序或数据的固态硬盘(Solid State Drive,SSD)、硬盘驱动器(Hard Disk Drive,HDD)等非易失性的存储部67、及它们的外围电路等。
控制部6例如通过执行所述程序,而作为探针控制部61、测定部62、修正部63、检查部64、基准特性测定部65、及修正值算出部66发挥功能。
图2所示的半导体基板W在所谓的半导体晶片的上表面,通过MEMS(微机电系统)而形成多个麦克风元件M及测试用的测试元件组(Test Element Group,TEG)8。麦克风元件M相当于测定对象区块的一例。此外,测定对象区块不限于通过MEMS形成的物质,也可并非麦克风元件。
图3所示的麦克风元件M例如包括与声波反应而振动的隔膜电极及相对于隔膜电极而相向配置的固定感知电极,在静音状态下,在隔膜电极与固定感知电极之间产生静电电容C。麦克风元件M包括与隔膜电极连接的电极E1及与固定感知电极连接的电极E2。
因此,通过对电极E1、电极E2间的静电电容进行测定,可测定静电电容C。在静电电容C为正常范围外的情况下,认为所述麦克风元件M不良。因此,半导体检查装置1使探针Pn1、探针Pn2与电极E1、电极E2接触,利用探针Pn1、探针Pn2来对电极E1、电极E2间的静电电容、即静电电容C进行测定。
静电电容C相当于电特性的一例。此外,电特性不限于静电电容。电特性也可为电感、阻抗、电阻值等。
以下,将使探针Pn1、探针Pn2与麦克风元件M的电极E1、电极E2接触的情况简单记载为使探针对PPn与麦克风元件M接触。
探针控制部61对图示省略的移动机构进行控制,使探针卡2相对于半导体基板W一体地相对移动,由此使探针对PP0~探针对PP7中的根据麦克风元件M的配置而选择的至少一对与麦克风元件M接触。以下,将与麦克风元件M接触的探针对PP称为活性对,将不与麦克风元件M接触的探针对PP称为惰性对。
测定部62使作为惰性对的探针对PP的电位浮动,并且利用作为活性对的探针对PP对麦克风元件M的静电电容C进行测定。测定部62可通过使开关SWn1、开关SWn2断开而使作为惰性对的探针对PPn的电位浮动,通过使开关SWn1、开关SWn2接通而利用作为活性对的探针对PPn进行测定。
在使开关SWn1、开关SWn2接通时,测定部62可基于由电流计An测定出的电流值In,使用下述式(1)来算出静电电容C。
静电电容C=In/(V×2πf) ···(1)
由于探针卡2包括八对探针对PP,因此可一次使探针对PP与八个麦克风元件M接触,可同时一次对八个麦克风元件M的静电电容C进行测定。
在图4中,将可一次接触八对探针对PP的八个麦克风元件M的范围表示为单位测定区域B。各单位测定区域B的位置在XY直角坐标系中由X坐标0~2、Y坐标0~19表示。如单位测定区域B(X,Y)那样示出坐标(X,Y)的单位测定区域B。
如图5所示,探针对PP0~探针对PP7从右向左依次与各单位测定区域B接触。
在图4所示的单位测定区域B(1,0)中,由于全部探针对PP0~PP7均与麦克风元件M接触,因此在单位测定区域B(1,0)中,探针对PP0~探针对PP7全部成为活性对。使探针对PP的编号0~编号7与二进制数的位对应,若由“0”表示活性对,则单位测定区域B(1,0)中的活性对与惰性对的组合模式(以下,简称为组合模式)可由二进制数表示为“00000000”。
另一方面,在单位测定区域B(0,0)中,包含探针对PP与麦克风元件M接触的部分、探针对PP与半导体基板W上的未形成麦克风元件M的区域接触的部分、以及探针对PP位于半导体基板W的外侧的区域。在图4中,由斜线的影线表示探针对PP与半导体基板W上的未形成麦克风元件M的区域接触的部分、以及探针对PP位于半导体基板W的外侧的区域。
在由斜线的影线表示的区域中,由于探针对PP不与麦克风元件M接触,因此与所述影线区域对应的探针对PP成为惰性对。若由“1”表示惰性对,则单位测定区域B(0,0)中的组合模式可由二进制数表示为“11111100”。
在单位测定区域B(1,1)中,由黑四边形表示的TEG 8位于探针对PP3的位置。即,在由黑四边形表示的探针对PP3的位置,由于探针对PP不与麦克风元件M接触,因此与由黑四边形表示的区域对应的探针对PP成为惰性对。因此,单位测定区域B(1,1)中的组合模式可由二进制数表示为“00001000”。
在图6所示的例子中,在由二进制数对组合模式进行标记的情况下,将由十进制数表示所述二进制数而得的值直接作为模式编号。如图6所示,将各组合模式与模式编号相对应地预先存储于存储部67中。
另外,在存储部67中预先存储有图4所示的各单位测定区域B的组合模式。如图7所示,与单位测定区域B(0,0)~单位测定区域B(2,19)对应的组合模式被存储于存储部67中。组合模式也可通过模式编号来存储。
如图7所示,使根据麦克风元件M的配置而获得的各单位测定区域B的组合模式存储于存储部67中的情况相当于根据麦克风元件M的配置而从探针对PP0~探针对PP7中选择与各单位测定区域B对应的活性对的情况。
测定部62基于预先存储于存储部67中的各单位测定区域B的组合模式,使惰性对所对应的开关SWn1、开关SWn2断开而使惰性对的电位浮动,使活性对所对应的开关SWn1、开关SWn2接通,利用活性对将各麦克风元件M的静电电容C作为测定特性来进行测定。以下,将由测定部62并使用探针卡2作为测定特性而测定出的静电电容C标记为静电电容Cm。
在存储部67中,与探针对PP0~探针对PP7分别对应地预先存储有和单位测定区域B的组合模式对应的修正值K。具体而言,由修正值算出部66算出的修正值K可在由修正部使用之前预先存储于存储部67中,也可将在外部另外获得的修正值K预先存储于存储部67中。
修正部63基于测定出各静电电容Cm时的与组合模式对应地存储于存储部67中的修正值K,对由测定部62测定出的各静电电容Cm进行修正。
检查部64通过将由修正部63修正的各静电电容Cm与预先设定的基准值Cref进行比较,判定各麦克风元件M是否合格。以下,将由修正部63修正后的静电电容Cm标记为静电电容Cc(修正特性)。
在生成修正值K时,如图8所示,将半导体检查装置1的探针卡2更换为探针卡2a之后,使基准特性测定部65及修正值算出部66运行。探针卡2a仅包括一个探针对PP、例如仅包括探针对PP0。另外,在算出修正值K时,优选为使用预先判明一张半导体基板W中所包括的麦克风元件M的良品率高的半导体基板Wr。
基准特性测定部65利用探针卡2a,仅使探针对PP0依次与各麦克风元件M接触,由此将各麦克风元件M的静电电容C作为基准特性来进行测定。以下,将由基准特性测定部65并使用探针卡2a作为基准特性而测定出的静电电容C标记为静电电容Cr。
修正值算出部66针对同一麦克风元件M,基于由基准特性测定部65测定出的静电电容C(基准特性)与由测定部62测定出的静电电容C(测定特性)的差分D,算出修正值K,并使其存储于存储部67中。
接着,对如上所述那样构成的半导体检查装置1的动作进行说明。首先,参照图9对生成修正值K时的半导体检查装置1的动作进行说明。首先,例如,如图8所示,用户将探针卡2a安装于半导体检查装置1。
在半导体检查装置1上安装有探针卡2a的状态下,基准特性测定部65对各麦克风元件M的静电电容Cr进行测定(步骤S1)。
接着,例如,用户将探针卡2a更换为探针卡2,形成图1所示的半导体检查装置1的状态(步骤S2)。
接着,测定部62利用探针卡2,针对与探针对PP0~探针对PP7对应的每个测定值组,与组合模式相对应地对各麦克风元件M的静电电容Cm(测定特性)进行测定(步骤S3)。在测定时,测定部62使作为惰性对的探针对PP的电位浮动,并且利用作为活性对的探针对PP对静电电容Cm进行测定。
在图10所示的例子中,由单位测定区域B的坐标与探针对PP的编号示出了各麦克风元件M的静电电容Cm。各单位测定区域B中的与探针对PP0~探针对PP7对应的静电电容Cm分别相当于测定值组。在图10所示的例子中,由模式编号表示的组合模式与静电电容Cm的测定值组相对应。
接着,修正值算出部66对于与各单位测定区域B对应的测定值组,分别与探针对PP0~探针对PP7对应地利用下述式(2)来算出差分D(步骤S4)。
差分D=Cm-Cr··· (2)
由此,如图11所示,算出测定值组中的与探针对PP0~探针对PP7对应的差分D、即与各麦克风元件M对应的差分D。
接着,修正值算出部66针对与各单位测定区域B对应的测定值组的每个组合模式,在与同一探针对PP对应的组合模式彼此间对差分D进行平均而算出修正值K(步骤S5)。
在图4所示的例子中,组合模式为“11001000”且模式编号为200的是单位测定区域B(0,7)、单位测定区域B(0,10)这两个。若在与同一探针对PP对应的组合模式彼此间对图11所示的单位测定区域B(0,7)、单位测定区域B(0,10)的差分D进行平均,则探针对PP0的修正值K为4,探针对PP1的修正值K为4,探针对PP2的修正值K为5,探针对PP4的修正值K为8,探针对PP5的修正值K为9。
因此,在图12中,与模式编号200对应的探针对PP0的修正值K为4,探针对PP1的修正值K为4,探针对PP2的修正值K为5,探针对PP4的修正值K为8,探针对PP5的修正值K为9。对于与其他组合模式对应的修正值K,也同样地算出。
在算出修正值K时使用的半导体基板Wr中所包括的若干麦克风元件M不良的情况下,即便是相同的组合模式也可获得不同的测定结果,有时差分D会成为异常值。然而,修正值算出部66通过将差分D的平均值设为修正值K,可降低此种异常值的影响。
此外,在步骤S5中,也可将超过为了判定异常值而预先设定的异常值判定值的差分D除外而进行平均。由此,能够进一步提高修正值K的精度。
接着,利用修正值算出部66,针对每个组合模式,将分别与探针对PP0~探针对PP7对应的修正值K、例如图12所示的修正值K存储于存储部67中(步骤S6)。
根据安装有探针卡2的半导体检查装置1,可利用多个探针对PP0~PP7一次对多个静电电容C进行测定,从而容易使测定速度高速化。然而,若使用探针卡2,则如图4所示,产生不与麦克风元件M接触而与TEG 8接触、或者位于未形成麦克风元件M的区域的探针对PP。
如此,若将交流电源5或电路接地连接于不与麦克风元件M接触的探针对PP,则产生意想不到的电流的潜行(sneak),例如有可能使TEG 8或测量电路4等劣化。因此,测定部62使对应于不与麦克风元件M接触的惰性对的开关SWn1、开关SWn2断开而使惰性对的电位浮动。由此,可降低产生意想不到的电流的潜行的担忧。
另一方面,探针对PP0~探针对PP7、及从探针对PP0~探针对PP7至切换电路3的配线大致邻接地配置,相互产生电容耦合。本发明的发明者等发现,若使惰性对所对应的开关SWn1、开关SWn2断开而使惰性对的电位浮动,则作为惰性对的探针对PP的杂散电容增大,对与惰性对进行电容耦合的周围的探针对PP造成影响。
而且,本发明的发明者等发现,根据作为活性对与惰性对的组合的组合模式,由探针卡2测定出的测定值产生误差。
根据步骤S1~步骤S5,可使惰性对所对应的开关SWn1、开关SWn2断开而使惰性对的电位浮动,使活性对所对应的开关SWn1、开关SWn2接通,来算出修正值K,所述修正值K是能够对通过利用活性对来对各麦克风元件M的静电电容C进行测定而产生的误差进行修正的值。
此外,并不限于半导体检查装置1包括基准特性测定部65、修正值算出部66的例子。例如,半导体检查装置1也可不包括基准特性测定部65,而利用与半导体检查装置1不同的、包括探针卡2a及基准特性测定部65的装置来执行步骤S1,不包括基准特性测定部65的半导体检查装置1基于所获得的静电电容Cr来执行步骤S3~步骤S6。
或者,半导体检查装置1也可不包括基准特性测定部65及修正值算出部66,而由个人计算机等其他信息处理装置构成修正值算出部66。而且,也可利用与半导体检查装置1不同的、包括探针卡2a及基准特性测定部65的装置来执行步骤S1,利用不包括基准特性测定部65及修正值算出部66的半导体检查装置1来执行步骤S2,利用信息处理装置的修正值算出部66来执行步骤S4、步骤S5。如上所述,半导体检查装置1也可构成为组合有多个装置的半导体测定系统。
另外,在全部探针对PP是活性对的组合模式“00000000”时,不产生电位浮动的探针对PP。因此,不会产生由浮动的探针对PP引起的杂散电容的影响。因此,也可不对全部探针对PP是活性对的组合模式执行步骤S1、步骤S3、步骤S4、步骤S5,在步骤S6中,将与探针对PP0~探针对PP7对应的修正值K固定地设为0。由此,可将修正值K的算出处理简化。
接着,对于作为检查对象的半导体基板W,对进行检查时的半导体检查装置1的动作进行说明。
参照图13,首先,将作为检查对象的半导体基板W载置于工作台7。在此状态下,测定部62利用探针卡2,针对与探针对PP0~探针对PP7对应的每个测定值组,与组合模式相对应地对各麦克风元件M的静电电容Cm进行测定(步骤S11)。与步骤S2同样地,测定部62使作为惰性对的探针对PP的电位浮动,并且利用作为活性对的探针对PP对静电电容Cm进行测定。
由此,例如与图10同样地,与组合模式相对应地对各麦克风元件M的静电电容Cm进行测定。
接着,修正部63基于与对应的组合模式相应的修正值K对各麦克风元件M的静电电容Cm进行修正,并作为静电电容Cc(修正特性)(步骤S12)。
以在步骤S11中例如测定出图10所示的静电电容Cm的情况为例进行具体说明。在对单位测定区域B(0,0)的静电电容Cm进行修正时,修正部63获取与单位测定区域B(0,0)的模式编号252对应的修正值K。在图12的例子中,与模式编号252对应的修正值K相对于探针对PP0而为4,相对于探针对PP1而为7。修正部63从相对于图10所示的单位测定区域B(0,0)的探针对PP0、探针对PP1而言的静电电容Cm即105、108分别减去4、7。于是,作为相对于图14所示的单位测定区域B(0,0)的探针对PP0、探针对PP1而言的静电电容Cc,获得101、101。
对于其他单位测定区域B,通过重复与单位测定区域B(0,0)相同的修正,如图14所示,也可获得修正后的各麦克风元件M的静电电容Cc。
如上所述,本发明的发明者等发现,根据作为活性对与惰性对的组合的组合模式,由探针卡2测定出的测定值产生误差。因此,根据步骤S11、步骤S12,可基于根据组合模式而预先存储于存储部67中的修正值K,对由探针卡2测定出的静电电容Cm进行修正。其结果,可通过使惰性对浮动而降低产生意想不到的电流的潜行的担忧,并且利用多个探针对PP0~PP7,同时一次对多个麦克风元件M的静电电容C进行测定。由此,容易一次对多个麦克风元件M的静电电容C进行测定,结果,容易在半导体基板W上对与麦克风元件M等功能元件对应的测定对象区块的电特性进行测定。
接着,检查部64通过将各麦克风元件M的静电电容Cc与基准值Cref进行比较,判定各麦克风元件M是否合格(步骤S13)。具体而言,例如,将各麦克风元件M的静电电容Cc与基准值Cref进行比较,若静电电容Cc与基准值Cref的差为预先设定的误差范围内,则可判定为所述麦克风元件M为合格品,若静电电容Cc与基准值Cref的差为误差范围外,则可判定为所述麦克风元件M不良。由此,能够对形成于半导体基板W上的麦克风元件M等功能元件进行检查。
此外,在全部探针对PP是活性对的组合模式“00000000”时,如上所述,不会产生由浮动的探针对PP引起的杂散电容的影响。因此,也可不对全部探针对PP是活性对的组合模式执行步骤S12中的修正,而将步骤S11中测定出的静电电容Cm直接作为静电电容Cc。由此,可将修正处理简化。
另外,半导体检查装置1也可为不包括检查部64而不执行步骤S13的半导体测定装置。
即,本发明的一例的半导体测定装置对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,所述半导体测定装置包括:二以上的设定数的成对的探针;探针控制部,通过使所述设定数的探针对相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;测定部,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;存储部,与所述设定数的探针对分别对应地预先存储有所述设定数的探针对中的、与所述活性对和所述惰性对的组合模式对应的修正值;以及修正部,基于测定出所述测定特性时的与所述组合模式对应地存储于所述存储部中的所述修正值,对所述测定特性进行修正。
另外,本发明的一例的半导体测定方法对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,所述半导体测定方法包括:探针控制工序,通过使二以上的设定数的成对的探针相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;测定工序,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;以及修正工序,基于测定出所述测定特性时的与所述活性对和所述惰性对的组合模式对应的修正值,对所述测定特性进行修正,所述修正值与所述设定数的探针对中的所述组合模式对应,并且与所述设定数的探针对分别对应地预先存储。
根据这些结构,由于包括二以上的设定数的探针对,因此通过使多个探针对一体地相对移动,可一次对与设定数相应的测定对象区块的电特性进行测定,从而容易使测定速度高速化。然而,若使设定数的探针对一体地相对移动并与半导体基板接触,则有时产生不与测定对象区块接触的探针对。如此,若利用不与测定对象区块接触的探针对来进行测定电特性的动作,则产生意想不到的电流的潜行,有可能对半导体基板或测定电路造成不良影响。因此,测定部通过使不与测定对象区块接触的惰性对的电位浮动而利用活性对进行测定,可降低产生不良影响的担忧。另一方面,各探针对、及与各探针对相连的配线有时会相互产生电容耦合。
本发明的发明者等发现,若使惰性对所对应的探针对的电位浮动,则作为惰性对的探针对的杂散电容增大,对与惰性对进行电容耦合的活性对的探针对造成影响。而且,本发明的发明者等发现,根据作为活性对与惰性对的组合的组合模式,利用探针对测定出的测定值产生误差。根据这些结构,由于基于测定出所述测定特性时的与活性对和惰性对的组合模式对应的修正值来对由活性对测定出的测定特性进行修正,因此可使惰性对浮动而降低产生意想不到的电流的潜行的担忧,并且利用多个探针对同时一次对多个测定对象区块的电特性进行测定。由此,容易一次对多个测定对象区块的电特性进行测定,结果,容易在半导体基板上对与功能元件对应的测定对象区块的电特性进行测定。
另外,所述电特性也可为静电电容。
根据所述结构,能够对测定对象区块的静电电容进行测定。
另外,优选为在所述组合模式为所述设定数的探针对全部是所述活性对的情况下,所述修正部不执行所述测定特性的修正。
在设定数的探针对全部是活性对的情况下,不存在浮动的探针对,因此不会产生浮动对测定的不良影响。因此,根据所述结构,在设定数的探针对全部是活性对的情况下,通过不执行测定特性的修正,可将处理简化。
另外,本发明的一例的半导体测定系统包括:上文所述的半导体测定装置;基准特性测定部,通过仅使一对探针依次与所述各测定对象区块接触,将所述各测定对象区块的所述电特性作为基准特性来进行测定;以及修正值算出部,基于由同一所述测定对象区块测定的所述基准特性与所述测定特性的差分来算出所述修正值。
根据所述结构,可算出与活性对和惰性对的组合模式对应的修正值。
另外,优选为所述修正值算出部将由所述设定数的探针对一次测定出的所述设定数的所述测定特性作为测定值组,对于多个所述测定值组,分别与所述设定数的探针对相对应地算出所述基准特性与所述测定特性的差分,针对所述各测定值组的每个所述组合模式,在与同一探针对相对应的组合模式彼此间对所述差分进行平均而算出所述修正值,所述存储部存储由所述修正值算出部算出的所述修正值。
在算出修正值时使用的半导体基板中所包括的若干测定对象区块不良的情况下,即便是相同的组合模式也可获得不同的测定结果,有时差分会成为异常值。根据所述结构,通过将差分的平均值作为修正值,可降低此种异常值的影响。
另外,优选为在所述组合模式为所述设定数的探针对全部是所述活性对的情况下,所述修正值算出部不算出所述修正值,所述存储部存储0作为与所述设定数的探针对全部是所述活性对的所述组合模式对应的所述设定数的探针对各自的修正值。
在设定数的探针对全部是活性对的情况下,不存在浮动的探针对,因此不会产生浮动对测定的不良影响。因此,根据所述结构,在设定数的探针对全部是活性对的情况下,不算出修正值,存储部存储0作为与设定数的探针对全部是活性对的组合模式对应的设定数的探针对各自的修正值。其结果,可将算出修正值的处理简化。
符号的说明
1:半导体检查装置(半导体测定装置、半导体测定系统)
2、2a:探针卡
3:切换电路
4:测量电路
5:交流电源
6:控制部
7:工作台
61:探针控制部
62:测定部
63:修正部
64:检查部
65:基准特性测定部
66:修正值算出部
67:存储部
A1~A7、An:电流计
B:单位测定区域
C:静电电容(电特性)
Cc:静电电容(修正特性)
Cm:静电电容(测定特性)
Cr:静电电容(基准特性)
Cref:基准值
D:差分
E1、E2:电极
I0~I7:电流值
K:修正值
M:麦克风元件(测定对象区块)
P、P01~P72:探针
PP、PP0~PP7:探针对
SW01~SW72:开关
V:电压
W、Wr:半导体基板
f:频率
Claims (7)
1.一种半导体测定装置,对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,其特征在于,所述半导体测定装置包括:
二以上的设定数的成对的探针;
探针控制部,通过使所述设定数的探针对相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;
测定部,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;
存储部,与所述设定数的探针对分别对应地预先存储有所述设定数的探针对中的、与所述活性对和所述惰性对的组合模式对应的修正值;以及
修正部,基于测定出所述测定特性时的与所述组合模式对应地存储于所述存储部中的所述修正值,对所述测定特性进行修正。
2.根据权利要求1所述的半导体测定装置,其特征在于,所述电特性为静电电容。
3.根据权利要求1或2所述的半导体测定装置,其特征在于,在所述组合模式为所述设定数的探针对全部是所述活性对的情况下,所述修正部不执行所述测定特性的修正。
4.一种半导体测定系统,其特征在于,包括:
如权利要求1至3中任一项所述的半导体测定装置;
基准特性测定部,通过仅使一对探针依次与所述各测定对象区块接触,将所述各测定对象区块的所述电特性作为基准特性来进行测定;以及
修正值算出部,基于由同一所述测定对象区块测定的所述基准特性与所述测定特性的差分来算出所述修正值。
5.根据权利要求4所述的半导体测定系统,其特征在于,所述修正值算出部将由所述设定数的探针对一次测定出的所述设定数的所述测定特性作为测定值组,对于多个所述测定值组,分别与所述设定数的探针对相对应地算出所述基准特性与所述测定特性的差分,针对所述各测定值组的每个所述组合模式,在与同一探针对相对应的组合模式彼此间对所述差分进行平均而算出所述修正值,
所述存储部存储由所述修正值算出部算出的所述修正值。
6.根据权利要求4或5所述的半导体测定系统,其特征在于,在所述组合模式为所述设定数的探针对全部是所述活性对的情况下,所述修正值算出部不算出所述修正值,
所述存储部存储0作为与所述设定数的探针对全部是所述活性对的所述组合模式对应的所述设定数的探针对各自的修正值。
7.一种半导体测定方法,对具有多个测定对象区块的半导体基板中的所述各测定对象区块的电特性进行测定,其特征在于,所述半导体测定方法包括:
探针控制工序,通过使二以上的设定数的成对的探针相对于所述半导体基板一体地相对移动,使所述设定数的探针对中的根据所述测定对象区块的配置而选择的至少一对与所述测定对象区块接触;
测定工序,将所述至少一对探针分别设为活性对,将所述设定数的探针对中的所述活性对以外的探针对设为惰性对,使作为所述惰性对的探针对的电位浮动,并且利用作为所述活性对的探针对将所述测定对象区块的所述电特性作为测定特性来进行测定;以及
修正工序,基于测定出所述测定特性时的与所述活性对和所述惰性对的组合模式对应的修正值,对所述测定特性进行修正,
所述修正值与所述设定数的探针对中的所述组合模式对应,并且与所述设定数的探针对分别对应地预先存储。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020015313 | 2020-01-31 | ||
JP2020-015313 | 2020-01-31 | ||
PCT/JP2020/047819 WO2021153100A1 (ja) | 2020-01-31 | 2020-12-22 | 半導体測定装置、半導体測定システム、及び半導体測定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115004349A true CN115004349A (zh) | 2022-09-02 |
Family
ID=77078103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080094643.0A Pending CN115004349A (zh) | 2020-01-31 | 2020-12-22 | 半导体测定装置、半导体测定系统、及半导体测定方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPWO2021153100A1 (zh) |
CN (1) | CN115004349A (zh) |
WO (1) | WO2021153100A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023243578A1 (ja) * | 2022-06-14 | 2023-12-21 | 日置電機株式会社 | 測定装置、測定方法、及び、測定プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006038791A (ja) * | 2004-07-30 | 2006-02-09 | Sanyo Electric Co Ltd | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 |
JP5919947B2 (ja) * | 2012-03-28 | 2016-05-18 | 三菱電機株式会社 | 半導体素子の測定方法及び半導体素子の測定装置 |
-
2020
- 2020-12-22 WO PCT/JP2020/047819 patent/WO2021153100A1/ja active Application Filing
- 2020-12-22 CN CN202080094643.0A patent/CN115004349A/zh active Pending
- 2020-12-22 JP JP2021574542A patent/JPWO2021153100A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2021153100A1 (ja) | 2021-08-05 |
JPWO2021153100A1 (zh) | 2021-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6642443B2 (ja) | 基板検査装置、及び基板検査方法 | |
CN109557376B (zh) | 电阻测定装置、基板检查装置以及电阻测定方法 | |
JPWO2010047311A1 (ja) | 静電チャックの検査方法及び静電チャック装置 | |
JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
CN115004349A (zh) | 半导体测定装置、半导体测定系统、及半导体测定方法 | |
JP2013234893A (ja) | 絶縁検査方法及び絶縁検査装置 | |
JP4987862B2 (ja) | フィンガーテスターを用いて、コンポーネント化されていない大型印刷回路基板を検査する方法 | |
JP5290697B2 (ja) | 基準データ作成方法および回路基板検査装置 | |
US9823290B2 (en) | Method for testing components and measuring arrangement | |
CN111771109B (zh) | 静电电容检测装置 | |
US20180024182A1 (en) | Inspection method for touch panel control substrate, and touch panel controller | |
JP7468047B2 (ja) | 検査装置、及び検査方法 | |
JP2001235505A (ja) | 回路基板検査装置 | |
JP6221281B2 (ja) | 絶縁検査方法及び絶縁検査装置 | |
JP4885765B2 (ja) | 検査装置および検査方法 | |
JP4663918B2 (ja) | 静電容量測定方法、回路基板検査方法および回路基板検査装置 | |
JP2008076266A (ja) | 基板検査装置及び基板検査方法 | |
JP2004012330A (ja) | 微小電流測定装置 | |
JP4911598B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
CN113728240B (zh) | 测量方法以及检查装置 | |
CN110275065B (zh) | 电阻测定方法、电阻测定装置以及基板检查装置 | |
JP4980020B2 (ja) | 検査装置および検査方法 | |
JP2004286605A (ja) | インピーダンス測定装置 | |
JP4723128B2 (ja) | 基準データ作成方法 | |
JP2012237622A (ja) | 測定装置及び測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |