JP2013207016A - 半導体素子の測定方法及び半導体素子の測定装置 - Google Patents

Abstract

【課題】計測時間を短縮することが可能な半導体素子の測定方法及び測定装置を提供する。
【解決手段】ＤＵＴを複数個準備し、複数個のＤＵＴのコレクタ電極を共通の電源ＨＶに接続して、複数のＤＵＴのエミッタ電極とグランドの間に流れる電流をそれぞれ個別に計測する。測定装置１０は、プローバステージ電極表面を有するプローバステージ１２と、プローバステージ電極表面に接続するプローバステージ１２電源と、プローブカード１６と、複数の配線Ｗと、複数の配線Ｗそれぞれの途中に設けられた複数の電流計Ａｍと、を備える。プローブカード１６は、互いに電気的に分離された複数の端子を有し、複数の端子をプローバステージ電極表面側に向けてプローバステージ１２上に配置したときに複数の端子がプローバステージ電極表面表面の複数個所にそれぞれ対向する。複数の配線は、プローブカード１６における複数の端子それぞれとグランド端子とを個別に結ぶ。
【選択図】図１

Description

本発明は、半導体素子の測定方法及び半導体素子の測定装置に関する。

従来、例えば、特開平５−３１２８９４号公報に開示されているように、トランジスタ特性の測定方法に関する各種技術が知られている。トランジスタの電気特性（電流特性又は電圧特性）の測定は、測定装置により全数検査や抜き取り検査を行うことが一般的である。全数検査となればその検査対象となる半導体素子の数は一般に大量であり、検査工程の迅速化が求められる。抜き取り検査についても、その検査数は全数検査より少ないものの、検査工程の迅速化は同様に重要な事項である。この点に関し、上記公報に係る技術は、１つのトランジスタを対象として各種特性を高速に測定する技術を開示している。具体的にはベース開放状態でのコレクタ遮断電流およびコレクタエミッタ間耐電圧を自動測定する際に、ベースとエミッタの間に容量素子を設けることで、測定の高速化を図っている。

特開平５−３１２８９４号公報

上記従来の技術は、１つの半導体素子の測定を高速化することを念頭に置いたものである。多数の半導体素子を測定する場合、例えば半導体ウェハ上に多数の半導体素子が並べて形成された状態において、その多数の半導体素子をそれぞれ順次個別に測定することにより測定時間が長くなる点については、言及されていない。

本発明は、上述のような課題を解決するためになされたもので、個々の半導体素子を１つ１つ順番に計測する場合に比べて、トータルの計測時間を短縮することが可能な半導体素子の測定方法及び半導体素子の測定装置を提供することを目的とする。

第１の発明は、半導体素子の測定方法であって、
第１電極端子および第２電極端子を有する被測定半導体素子を複数個準備し、前記複数個の被測定半導体素子の前記第１電極端子を共通の電源に接続して、前記複数の被測定半導体素子の前記第２電極端子とグランドの間に流れる電流をそれぞれ個別に計測することを特徴とする。

第２の発明は、半導体素子の測定装置であって、
電極を有するステージと、
前記電極に接続するステージ電源と、
互いに電気的に分離された複数の端子を有し、前記複数の端子を前記電極側に向けて前記ステージ上に配置したときに前記複数の端子が前記電極表面の複数個所にそれぞれ対向するプローブ部材と、
前記プローブ部材における前記複数の端子それぞれとグランド端子とを個別に結ぶ複数の配線と、
前記複数の配線それぞれの途中に設けられた複数の電流計と、
を備えることを特徴とする。

本発明によれば、個々の半導体素子のリーク電流を１つ１つ順番に計測する場合に比べて、トータルの計測時間を短縮することが可能となる。

本発明の実施の形態１にかかる半導体素子の測定装置としての、測定装置１０を示す図である。 本発明の実施の形態１にかかる測定装置１０における測定部２０近傍を拡大するとともに、測定装置１０の電気的接続関係を模式的に示した図である。 本発明の実施の形態１にかかる半導体素子の測定方法を説明するタイミングチャートである。 本発明の実施の形態１にかかる半導体素子の測定方法を実現するように、測定装置１０の制御部２２が実行するルーチンのフローチャートである。 本発明の実施の形態２にかかる半導体素子の測定装置としての、測定装置５０を示す図である。 本発明の実施の形態２にかかる測定装置５０における測定部近傍を拡大するとともに、測定装置５０の電気的接続関係を模式的に示した図である。 比較例である測定装置１００を示す図である。 比較例としての測定装置１００における、リレーＲＬＹ１〜ＲＬＹｎ近傍を拡大するとともに、測定装置１００の電気的接続関係を模式的に示した図である。 比較例にかかる測定方法を説明するタイミングチャートである。 比較例にかかる測定方法を実現するように、測定装置１００の制御部（図示せず）が実行するルーチンのフローチャートである。

実施の形態１．
［実施の形態１の構成］
図１は、本発明の実施の形態１にかかる半導体素子の測定装置としての、測定装置１０を示す図である。測定装置１０は、プローバステージ１２を備えている。プローバステージ１２は、基板電極であり、半導体ウェハ１４の裏面と接触すべき部位（プローバステージ電極表面３０）の全面に電極が設けられている。

半導体ウェハ１４には、半導体ウェハの平面方向に並べられた複数のＤＵＴが形成されている。ＤＵＴとは、Device Under Testの意味であり、測定対象デバイス或いは被測定半導体素子の意味である。ＤＵＴとしては各種の半導体デバイス、例えばＩＧＢＴ、パワーＭＯＳＦＥＴ、バイポーラトランジスタ、パワーダイオード等の半導体素子（パワー半導体素子とも称される）が含まれる。一般に、これらのパワー半導体素子は、半導体チップの裏面に、ＩＧＢＴのコレクタ電極、ＭＯＳＦＥＴではドレイン電極、パワーダイオードではカソード電極がそれぞれ形成されている。これらの電極は裏面電極とも称される。本実施の形態にかかるＤＵＴは、ＩＧＢＴを備えた半導体チップ（半導体基板）の裏面にコレクタ電極が備えられたものとする。

本実施の形態では、複数のＤＵＴ（ＤＵＴ１〜ＤＵＴｎ）が形成されたダイシング前の状態の半導体ウェハ１４に対して、測定を行うものとする。つまり、半導体ウェハ１４の裏面には、ＤＵＴ１〜ＤＵＴｎの裏面電極が並んでいる。半導体ウェハ１４をプローバステージ１２上に配置することで、ＤＵＴ１〜ＤＵＴｎの裏面電極はプローバステージ１２の電極に共通に接続される。つまり、各ＤＵＴのコレクタ電極が共通の電極と接続して、共通に電源ＨＶと接続される。
なお、上記のように、半導体ウェハの状態で半導体ウェハ裏面に個々の半導体デバイスの裏面電極が並べられる構造を有する半導体素子（半導体デバイス）を、「裏面共通デバイス」とも称す。

測定装置１０は、プローブカード１６を備えている。プローブカード１６は、互いに電気的に分離されたｎ個の端子を有している。これら複数の端子を電極側に向けてプローブカード１６をプローバステージ１２上に配置したときに、これら複数の端子がプローバステージ１２のプローバステージ電極表面３０の複数個所にそれぞれ対向する。その結果、図１に示すようにｎ個のＤＵＴ（ＤＵＴ１、ＤＵＴ２、・・・ＤＵＴｎ）に対してそれぞれプローブカード１６のｎ個の端子のそれぞれが接続している。なお、以下、ｎは３以上の整数であるものとする。

測定装置１０は、電源ＨＶを備えている。電源ＨＶは、配線１８を介してプローバステージ１２に接続する。

測定装置１０は、ｎ本の配線Ｗ（Ｗ１、Ｗ２、・・・Ｗｎ）を備えている。ｎは３以上の整数である。各配線Ｗは、プローブカード１６のｎ個の各端子と、図示しないグランド端子とを個別に接続しており、このグランド端子がグランドＧＮＤに接続している。

測定装置１０は、測定部２０を備えている。測定部２０は、ｎ個のリレーＲＬＹ（つまりＲＬＹ１、ＲＬＹ２、・・・ＲＬＹｎ）と、ｎ個の電流計Ａｍ（つまりＡｍ１、Ａｍ２、・・・Ａｍｎ）と、ｎ個の小型電源ＬＶ（つまり、ＬＶ１、ＬＶ２、・・・ＬＶｎ）とを備えている。リレーＲＬＹ１、電流計Ａｍ１、および小型電源ＬＶ１は直列に接続して直列回路を形成しており、この直列回路が配線Ｗ１の途中に挿入されている。同様にｎ＝２の組であるリレーＲＬＹ２、電流計Ａｍ２、および小型電源ＬＶ２が直列回路を形成して配線Ｗ２の途中に挿入されており、同様にｎ個の直列回路がそれぞれのｎ本の配線に挿入されているものである。

図２は、本発明の実施の形態１にかかる測定装置１０における測定部２０近傍を拡大するとともに、測定装置１０の電気的接続関係を模式的に示した図である。図２では、プローバステージ１２、半導体ウェハ１４、プローブカード１６の構造の図示は省略しており、代わりにプローバステージ１２のプローバステージ電極表面３０を模式的に示している。プローバステージ電極表面３０は、プローバステージ１２上に半導体ウェハ１４が載せられることで半導体ウェハ１４の裏面に位置する各ＤＵＴのコレクタ電極が共通に電気接続されている状態を示している。図２には、ソース電流Ｉｓｏｕｒｃｅ、シンク電流Ｉｓｉｎｋ、リーク電流Ｉｌｅａｋがそれぞれ図示されている。本実施の形態では、シンク電流Ｉｓｉｎｋがリーク電流Ｉｌｅａｋと同じであるので、シンク電流Ｉｓｉｎｋの計測によりリーク電流Ｉｌｅａｋを計測する。

小型電源ＬＶは、電流計ＡｍとグランドＧＮＤの間に直列に挿入された小型の電源である。小型電源ＬＶは、電源ＨＶよりも低い電圧である。その理由は、本実施の形態では、リーク電流の測定に当たって、電源ＨＶはコレクタ側、小型電源ＬＶはエミッタ側に接続するからである。実際の電圧としては、電源ＨＶはキロボルト（ｋＶ）オーダーでの電圧印加が可能な電源であり、その一方で、小型電源は、最大でもプラスマイナス数ボルト（±数Ｖ）程度の電源でよい。

その理由は、小型電源ＬＶはエミッタ側の電位変動を吸収できれば足りるからである。すなわち、デバイス固有のリーク電流は、コレクタエミッタ間電位差（ダイオードであればカソードアノード間電位差）で決まる。小型電源ＬＶは、エミッタ（或いはアノード）への電圧を、電源ＨＶはコレクタ（或いはカソード）への電圧をそれぞれ発生させて、端子間に必要な電位差を発生させるものである。なお、図１に示すように、リレーＲＬＹ１〜ＲＬＹｎと電流計Ａｍ１〜Ａｍｎのそれぞれの中間点の電位が、電位変動が抑制されるように小型電源ＬＶ１〜ＬＶｎにそれぞれフィードバックされる。これにより電位変動が抑制され、シンク電流を正確に測定することができる。

測定部２０は、前述したように、複数の配線Ｗ１〜Ｗｎそれぞれの途中に設けられた複数のリレーＲＬＹ１〜ＲＬＹｎを備えている。測定装置１０は、このリレーＲＬＹ１〜ＲＬＹｎのオンオフを制御可能な制御部２２を備えている。制御部２２は、更に、電源ＨＶのオンオフや、小型電源ＬＶのオンオフを制御する電源制御部を含んでいる。また、制御部２２は、電流計Ａｍ１〜Ａｍｎと接続して電流値を取得することもできる。制御部２２は、リレーＲＬＹ１〜ＲＬＹｎをオンとした後、電源ＨＶをオンとし、かつ電流計Ａｍ１〜Ａｍｎから電流値を取得するという一連の処理を実行することができる。

［実施の形態１の測定方法、制御動作］
図３は、本発明の実施の形態１にかかる半導体素子の測定方法を説明するタイミングチャートである。図４は、本発明の実施の形態１にかかる半導体素子の測定方法を実現するように測定装置１０の制御部２２が実行するルーチンのフローチャートである。

本実施の形態では、ＤＵＴ１〜ＤＵＴｎを対象に、リーク電流特性を計測する場合がある。リーク電流は、トランジスタをオフとした場合や、ダイオードに逆方向電圧をかけた場合等の、本来流れるべきでない漏れ電流である。このリーク電流を計測するにあたり、本実施の形態では、上記の測定装置１０を用いて下記の測定を行う。

第１電極端子であるコレクタ電極および第２電極端子であるエミッタ電極を有する被測定半導体素子であるＩＧＢＴを複数個形成した半導体ウェハ１４を準備する。複数個のＤＵＴのコレクタ電極をプローバステージ１２を介して共通の電源ＨＶに接続する。複数のＤＵＴ１〜ＤＵＴｎのエミッタ電極とグランドＧＮＤの間に流れる電流を電流計Ａｍ１〜Ａｍｎによりそれぞれ個別に計測する。ここで、「エミッタ電極とグランドＧＮＤの間に流れる電流」は、シンク電流Ｉｓｉｎｋとも呼ばれる。つまり、本実施の形態は、シンク電流Ｉｓｉｎｋ１〜Ｉｓｉｎｋｎをそれぞれ個別に計測し、このシンク電流からリーク電流を求める技術である。

特に、本実施の形態では、複数のエミッタに個別に電流計Ａｍ１〜Ａｍｎを接続し、かつこれらの電流計によるエミッタ電極の電位変動を抑制するように電圧を付与する小型電源ＬＶ１〜ＬＶｎをそれぞれ設ける。小型電源ＬＶ１〜ＬＶｎは、複数のエミッタ電極とグランドとの間にそれぞれ設けられる。

図３に示すように、本実施の形態では、複数のリレーＲＬＹ１〜ＲＬＹｎは同時にオンとされる。但し、完全に同時でなくともよく、複数のリレーＲＬＹ１〜ＲＬＹｎそれぞれの接続安定期間が重複する程度の時間差でオンにされてもよい。接続安定期間とは、具体的には、リレーの安定接続確認のためのセトリング時間が含まれる。また、印加経路接続および切断のためのメカ時間、例えば有接点リレーの機械的開閉時間等に起因する時間も含まれうる。いずれにしろ、リレーＲＬＹをオンとしてから、電源ＨＶをオンとした時にリーク電流測定を行える程度に出力が安定するまでの期間である。

図４のフローチャートでの制御もあわせて説明すると、先ず、リレーＲＬＹ１〜ＲＬＹｎがオンとされる（図３、４のステップＳ１）。次に、所定時間経過後（具体的には、上記の接続安定時間の経過後）に、電源ＨＶおよび小型電源ＬＶ１〜ＬＶｎがオンとされる（図３、４のステップＳ２）。この状態で、ＤＵＴ１〜ｎについてのリーク電流を測定すべく、電流計Ａｍ１〜Ａｍｎの電流値がそれぞれ制御部２２で取得される。次に、電源ＨＶおよび小型電源ＬＶ１〜ＬＶｎがオフとされる（図３、４のステップＳ４）。最後に、リレーＲＬＹ１〜ＲＬＹｎがオフとされる（図３、４のステップＳ５）。これにより、Ｉｓｉｎｋ１〜Ｉｓｉｎｋｎが取得され、それぞれを各ＤＵＴ１〜ＤＵＴｎのリーク電流として用いることができる。なお、この一連の動作期間中は、ＤＵＴ１〜ＤＵＴｎはオフ状態とされている。

なお、図３の「テスト時間削減分」とあるのは、後述する比較例との対比において本発明が生成した時間削減分である。

本実施の形態では、複数のリレーＲＬＹ１〜ＲＬＹｎを一括して（同時に又は連動させて）オンとしてその後直ちにＤＵＴ１〜ＤＵＴｎの電流計測を行うという計測手順が許容される。この場合は、１つ１つ順番に計測を行なう計測手順よりも極めて短い計測時間を実現することができる。特に、本実施の形態によれば、リレー切り替えに伴う時間ロスを短縮することができる。ここでいう時間ロスとは、具体的には、リレーの安定接続確認のためのセトリング時間が含まれる。また、有接点リレーの機械的開閉時間等に起因する時間も含まれうる。

本実施の形態によれば、シンク電流をリーク電流として計測するので、ステージ電源から個々の半導体素子に共通に電圧を印加した状態で、個々の半導体素子のリーク電流をまとめて計測することができる。つまり、個々のＤＵＴを１つ１つ順番に計測しなくともよい。従って、複数の計測タイミングを重複させることが可能となり、全体としての計測時間を短縮できる。

［実施の形態１に対する比較例］
図７は、比較例である測定装置１００を示す図である。図８は、比較例としての測定装置１００における、リレーＲＬＹ１〜ＲＬＹｎ近傍を拡大するとともに、測定装置１００の電気的接続関係を模式的に示した図である。図９は、比較例にかかる測定方法を説明するタイミングチャートである。図１０は、比較例にかかる測定方法を実現するように、測定装置１００の制御部（図示せず）が実行するルーチンのフローチャートである。

比較例である測定装置１００と実施の形態１にかかる測定装置１０の間の相違点を述べる。
第１の相違点は、電流計の取り付け位置および個数並びに測定する電流である。つまり、図７および図８からわかるように、実施の形態１ではｎ個の電流計Ａｍ１〜Ａｍｎが各配線Ｗ１〜Ｗｎに設けられたのに対し、比較例では１つの電流計１２０が配線１８に設けられているにすぎない。また、実施の形態１ではｎ個の電流計Ａｍ１〜Ａｍｎがそれぞれシンク電流Ｉｓｉｎｋ１〜Ｉｓｉｎｋｎを測定したのに対し、比較例ではソース電流Ｉｓｏｕｒｃｅを計測している。

第２の相違点は、図７および図８と、図１および図２とを比較することで明らかな通り、小型電源ＬＶが設けられていない点である。

第３の相違点は、リレーのオンオフ、電源のオンオフ、そして電流計からの電流値取得に関する、制御内容である。これは、図３および図４と、図９および図１０とを比較することで明らかとなる。つまり、図９に示すように、比較例では、先ずＤＵＴ１についての測定を行うために、リレーＲＬＹ１のオン（ステップＳ１０１）の後に電源ＨＶのオン（ステップＳ１０２）、ＤＵＴ１のリーク電流として電流計１２０でソース電流を測定（ステップＳ１０３）、電源オフ（ステップＳ１０４）、そしてリレーＲＬＹ１のオフ（ステップＳ１０５）を行う。この期間は、リレーＲＬＹ２〜ＲＬＹｎは、オフのままである。次いで、ＤＵＴ２についての測定を行うために、リレーＲＬＹ２のオン（ステップＳ１０６）、電源ＨＶのオン（ステップＳ１０７）、ＤＵＴ２のリーク電流として電流計１２０でソース電流を（ステップＳ１０８）、電源ＨＶのオフ（ステップＳ１０９）、リレーＲＬＹ２のオフ（ステップＳ１１０）を行う。この期間は、リレーＲＬＹ２以外のリレーはオフのままである。その後、最後のＤＵＴｎまで繰り返される。
このように、比較例は、測定対象のＤＵＴを変更しつつ、そのＤＵＴに応じたＲＬＹをオンオフするとともに電源ＨＶを制御しながら、ＤＵＴ１〜ＤＵＴｎまでの測定を行うものである。図８に示すように、比較例では１回目の印加、２回目の印加、・・・ｎ回目の印加というように１つ１つ順次個別に測定を行っていくということである。

このような比較例と実施の形態１とを比べてみる。そうすると、比較例が１つのリレーのオン、電流計測、このリレーのオフ、次のリレーのオン、電流計測・・・という計測手順を行うのに比較して、同時に複数のリレーをオンする実施の形態１はトータルの計測時間を著しく短縮できる。

特に、本実施の形態では、複数のＤＵＴ（ＤＵＴ１〜ＤＵＴｎ）が形成されたダイシング前の状態の半導体ウェハ１４に対して、測定を行う。このＤＵＴは、前述した「裏面共通デバイス」である。仮に比較例の構成でＲＬＹ１〜ＲＬＹｎをオンとした状態で電源ＨＶをオンとしたとすると、電流計１２０が測定するソース電流Ｉｓｏｕｒｃｅは、全てのＤＵＴのリーク電流が合算された値となる。裏面共通デバイスは、ダイシング前の半導体ウェハ１４の状態では、一般にウェハ裏面全体で１つの電極として動作するからである。この点、実施の形態１によれば、各電流計がシンク電流Ｉｓｉｎｋを計測するので、比較例のように電流値が合算されることがない。

以上説明したように、実施の形態１では、プローバステージ１２の電極上に半導体ウェハ１４を載せることで複数の半導体素子（ＤＵＴ）を載せ、この複数の半導体素子のそれぞれに対してプローブカード１６が個別に端子を接触させることができる。各端子は個別に電流計Ａｍ１〜Ａｍｎに接続しており、複数の電流計Ａｍ１〜Ａｍｎによって、個別に、シンク電流Ｉｓｉｎｋを計測することができる。このシンク電流をリーク電流として計測することにより、電源ＨＶから個々の半導体素子に共通に電圧を印加した状態で、個々の半導体素子のリーク電流を一時期に計測することができる。従って、個々の半導体素子を１つ１つ順番に計測する場合に比べて、トータルの計測時間を短縮することが可能な測定装置１０が提供される。つまり、複数の半導体素子の１つ１つについて順番に回路構築および電流計測を行わなくてもよく、複数の半導体素子のリーク電流計測を時間的に重複して行うことができる。従って、複数の半導体素子を１つ１つ順番に計測する場合に比べて、トータルの計測時間を短縮することが可能な測定方法が提供される。

実施の形態２．
図５は、本発明の実施の形態２にかかる半導体素子の測定装置としての、測定装置５０を示す図である。図６は、本発明の実施の形態２にかかる測定装置５０における測定部近傍を拡大するとともに、測定装置５０の電気的接続関係を模式的に示した図である。

実施の形態２にかかる測定装置５０は、小型電源ＬＶが設けられていない点を除き、実施の形態１にかかる測定装置１０と同様の構成を備えている。同一の構成には同一の符号を付している。前述したように、小型電源ＬＶ１〜ＬＶｎは、電流計Ａｍ１〜Ａｍｎを取り付けたことによるエミッタ端子の電位変動を抑制するものである。しかしながら、小型電源は必須構成ではなく、省略しても良い。この観点から小型電源を省略して構成の簡素化を図ったのが実施の形態２にかかる測定装置５０である。

１０ 測定装置
１２ プローバステージ
１４ 半導体ウェハ
１６ プローブカード
１８ 配線
２０ 測定部
２２ 制御部
３０ プローバステージ電極表面
５０ 測定装置
１００ 測定装置
１２０ 電流計
Ａｍ 電流計
ＧＮＤ グランド
ＨＶ 電源
Ｉｌｅａｋ リーク電流
Ｉｓｉｎｋ シンク電流
ＬＶ 小型電源
Ｗ 配線

Claims (8)

1. 第１電極端子および第２電極端子を有する被測定半導体素子を複数個準備し、前記複数個の被測定半導体素子の前記第１電極端子を共通の電源に接続して、前記複数の被測定半導体素子の前記第２電極端子とグランドの間に流れる電流をそれぞれ個別に計測することを特徴とする半導体素子の測定方法。
2. 複数の前記第２電極端子に個別に電流計を接続し、かつ前記電流計による前記第２電極端子の電位の変動を抑制するように電圧を付与する電源を複数の前記第２電極端子とグランドとの間にそれぞれ設けた状態で、前記電流を計測することを特徴とする請求項１に記載の半導体素子の測定方法。
3. 前記第２電極端子のそれぞれに電流計を接続し、それぞれの前記電流計に対してそれぞれ直列に複数のリレーを接続し、前記複数のリレーそれぞれの他端をグランドに接続し、
   前記複数のリレーは同時に又は前記複数のリレーそれぞれの接続安定期間が重複する程度の時間差でオンにされ、
   前記複数のリレーをオンとした後、前記接続安定時間の経過後に、それぞれの前記第２電極端子からグランドに流れる電流を計測することを特徴とする請求項１または２に記載の半導体素子の測定方法。
4. 前記被測定半導体素子が、ダイオードであり、
   前記第１電極端子が前記ダイオードのカソードであり、
   前記第２電極端子が前記ダイオードのアノードであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の測定方法。
5. 前記被測定半導体素子が、前記第１電極端子と前記第２電極端子の間の電気的接続を制御する制御端子を備えたトランジスタであり、
   前記第１電極端子と前記第２電極端子とを遮断した状態で、前記電流の計測を行うことを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の測定方法。
6. 電極を有するステージと、
   前記電極に接続するステージ電源と、
   互いに電気的に分離された複数の端子を有し、前記複数の端子を前記電極側に向けて前記ステージ上に配置したときに前記複数の端子が前記電極表面の複数個所にそれぞれ対向するプローブ部材と、
   前記プローブ部材における前記複数の端子それぞれとグランド端子とを個別に結ぶ複数の配線と、
   前記複数の配線それぞれの途中に設けられた複数の電流計と、
   を備えることを特徴とする半導体素子の測定装置。
7. 前記複数の配線それぞれに設けられ、前記電流計と前記グランド側の間に直列に挿入された個別電源を有することを特徴とする請求項６に記載の半導体素子の測定装置。
8. 前記複数の配線それぞれの途中に設けられた複数のリレーと、
   前記複数のリレーのオンオフを制御可能な制御部と、
   を備え、
   前記制御部は、前記ステージ電源をオンオフする電源制御部を含み、前記複数のリレーをオンとした後、前記ステージ電源をオンとしかつ前記複数の電流計から電流値を取得することを特徴とする請求項６または７に記載の半導体素子の測定装置。

Images