JP2021179619A - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP2021179619A
JP2021179619A JP2021112151A JP2021112151A JP2021179619A JP 2021179619 A JP2021179619 A JP 2021179619A JP 2021112151 A JP2021112151 A JP 2021112151A JP 2021112151 A JP2021112151 A JP 2021112151A JP 2021179619 A JP2021179619 A JP 2021179619A
Authority
JP
Japan
Prior art keywords
light emitting
pixel
potential
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021112151A
Other languages
English (en)
Other versions
JP7185733B2 (ja
Inventor
直史 豊村
Tadashi Toyomura
拓磨 藤井
Takuma Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JP2021179619A publication Critical patent/JP2021179619A/ja
Application granted granted Critical
Publication of JP7185733B2 publication Critical patent/JP7185733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】表示品質をより向上させることを可能にする。【解決手段】発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路（ＰＩＸ＿Ａ，ＰＩＸ＿Ｂ，ＰＩＸ＿Ｃ）が行列状に複数並べられて構成される画素部、を備え、画素回路（ＰＩＸ＿Ａ，ＰＩＸ＿Ｂ，ＰＩＸ＿Ｃ）の駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域（２２３）が、互いに隣接する画素回路（ＰＩＸ＿Ａ，ＰＩＸ＿Ｂ，ＰＩＸ＿Ｃ）間に設けられる、表示装置を提供する。【選択図】図７

Description

本開示は、表示装置及び電子機器に関する。
いわゆるアクティブマトリックス方式によって駆動される表示装置では、表示面の横方向（以下、水平方向ともいう）に沿って延伸し、表示面の縦方向（以下、垂直方向ともいう）に複数並べられて配置される走査線と、垂直方向に沿って延伸し、水平方向に複数並べられて配置されるデータ線（信号線）との各交点に対応する位置に、発光素子及び当該発光素子を駆動させるための駆動回路からなる画素回路が設けられる構成が一般的である。１つの画素回路が、１つの画素又は副画素に対応する。走査線及び信号線の電位が適切なタイミングで変更されることにより、画素回路内の駆動回路に設けられるアクティブ素子（トランジスタ等）のオン／オフが適宜制御され、当該画素回路における発光素子の発光が制御される。アクティブマトリックス方式によって駆動される表示装置として、例えば、発光素子として有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）を用いた表示装置（以下、有機ＥＬ（electroluminescence）表示装置ともいう）が開発されている（例えば、特許文献１、２）。
国際公開第２０１４／１０３５００号 特開２０１３−１１３８６８号公報
アクティブマトリックス方式によって駆動される表示装置の表示面は、複数の画素回路が行列状に並べられて構成される。かかる構成では、ある画素回路における拡散層のアクティブ領域と、隣接する他の画素回路における拡散層のアクティブ領域との間に寄生容量が形成されてしまい、アクティブ領域間に、当該寄生容量を介したカップリングが引き起こされることが懸念される。カップリングが生じると、ある画素回路の動作が隣接する他の画素回路の動作に影響を及ぼすこととなるため、結果的に所望の発光輝度が得られなくなり、表示品質の低下につながる恐れがある。しかしながら、特許文献１、２に記載の技術では、このような隣接する画素回路間におけるカップリングの影響を抑制することについては、十分に検討されているとは言えなかった。
ここで、近年、有機ＥＬ表示装置については、ウェアラブルデバイスへの搭載が検討されている。かかる用途においては、ウェアラブルデバイスの小型化、軽量化のために、有機ＥＬ表示装置にも、小型化、軽量化が求められている。しかしながら、このように有機発光表示装置をより小型に構成しようとする場合には、隣接する画素回路間の距離をより短くすることが求められるため、上述したカップリングの影響がより顕著になってしまう。従って、特に小型の有機発光表示装置においては、隣接する画素回路間のカップリングの影響を抑制するための技術が、より強く求められていた。
そこで、本開示では、表示品質をより向上させることが可能な、新規かつ改良された表示装置及び電子機器を提案する。
本開示によれば、発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部、を備え、前記画素回路の前記駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域が、互いに隣接する前記画素回路間に設けられる、表示装置が提供される。
また、本開示によれば、映像信号に基づいて表示を行う表示装置、を備え、前記表示装置は、発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部、を有し、前記画素回路の前記駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域が、互いに隣接する前記画素回路間に設けられる、電子機器が提供される。
本開示によれば、表示装置の表示面を構成する画素部において、給電領域が、互いに隣接する画素回路間に設けられる。かかる給電領域がシールドとして機能することにより、隣接する画素回路間の干渉が抑制される。従って、各画素回路が所望の動作を行うことができ、各画素回路において所望の輝度が得られることとなる。よって、表示品質をより向上させることができる。
以上説明したように本開示によれば、表示品質をより向上させることが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。
本実施形態に係る表示装置の全体構成を示す概略図である。 図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。 図２に示す画素回路の構成を示す概略図である。 本実施形態に係る画素回路の動作について説明するための図である。 本実施形態に係る画素回路の拡散層を一般的なレイアウトで構成した場合における、当該レイアウトの一例を概略的に示す上面図である。 図５に示す一般的なレイアウトを適用した場合における、画素回路が動作する際のタイミング波形図である。 本実施形態に係る画素回路の拡散層のレイアウトの一例を概略的に示す上面図である。 図７に示す本実施形態に係るレイアウトを適用した場合における、画素回路が動作する際のタイミング波形図である。 本実施形態に係る表示装置の具体的な一構成例を示す断面図である。 本実施形態に係る表示装置が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。 本実施形態に係る表示装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。 本実施形態に係る表示装置が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。 本実施形態に係る表示装置が適用され得る電子機器の他の例である、ヘッドマウントディスプレイの外観を示す図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、各図面では、説明のため、断面図における一部の層や、レイアウトを示す上面図における一部の領域の大きさ等を誇張して表現している場合がある。各図面において図示される各層や各領域等の相対的な大きさは、必ずしも実際の層間又は領域間等における大小関係を正確に表現するものではない。
また、以下では、本開示の一例として、表示装置が有機ＥＬ表示装置である実施形態について説明する。ただし、本開示はかかる例に限定されず、本開示の対象となる表示装置は、アクティブマトリックス型の駆動方式によって駆動される表示装置であれば、各種の表示装置であってよい。
なお、説明は以下の順序で行うものとする。
１．表示装置の全体構成
２．画素回路の構成
３．画素回路の動作
４．画素回路のレイアウト
４−１．一般的なレイアウト
４−２．本実施形態に係るレイアウト
５．表示装置の具体的な構成例
６．適用例
７．補足
（１．表示装置の全体構成）
図１及び図２を参照して、本開示の一実施形態に係る表示装置の全体構成について説明する。図１は、本実施形態に係る表示装置の全体構成を示す概略図である。図２は、図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。
図１を参照すると、本実施形態に係る表示装置１は、表示パネル１０上に、画素部２０と、走査部３０と、選択部４０と、が配置されて構成される。図２に示すように、画素部２０は、複数の画素回路２１０が行列状に並べられて構成される。なお、便宜的に画素回路２１０と記載しているが、図２に示す「画素回路２１０」は、画素回路２１０の配線層を除いた部分を示しており、実際には、図２に示す「画素回路２１０」に対して各配線（後述する走査部３０や選択部４０から延伸する配線や、電源線３３２等）が接続されることにより、画素回路２１０が構成され得る。つまり、これらの配線は、複数の画素回路２１０に対して共通して設けられ得るものであるが、画素回路２１０の一部を構成し得るものでもあるため、図２では画素回路２１０の配線層を除いた部分を、便宜的に画素回路２１０として図示している。本明細書において、画素回路２１０と記載した場合には、このように、便宜的に、その配線層を除いた部分のみを指すことがある。
１つの画素回路２１０が１つの副画素に対応する。ここで、表示装置１は、カラー表示が可能な表示装置であり、カラー画像を形成する単位となる１つの画素は、複数の副画素から構成される。具体的には、１つの画素は、赤色光を発光する副画素、緑色光を発光する副画素、及び青色光を発光する副画素の３つの副画素から構成される。図２では、模擬的に、各画素回路２１０に、各副画素に対応する色（Ｒ、Ｇ、Ｂ）を記載している。各画素回路２１０（すなわち、各副画素）における発光が適宜制御されることにより、画素部２０において所望の画像が表示される。このように、画素部２０は、表示装置１における表示面に対応する。
ただし、本実施形態では、１つの画素を構成する副画素の組み合わせは、ＲＧＢの３原色の副画素の組み合わせに限定されない。例えば、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。具体的には、例えば、輝度向上のために３原色の副画素に対して白色光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために３原色の副画素に対して補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。あるいは、表示装置１は、副画素が存在せず、１つの画素回路２１０が１つの画素に対応するように構成されてもよい。更にあるいは、表示装置１はカラー表示可能なものでなくてもよく、モノクロ表示を行うものであってもよい。
走査部３０は、画素部２０の水平方向における一側に配置される。走査部３０からは、垂直方向に並べられて設けられる複数の配線が、画素部２０に向かって水平方向に延伸する。具体的には、図２に示すように、走査部３０は、書き込み走査部３０１と、第１駆動走査部３１１と、第２駆動走査部３２１と、から構成される。書き込み走査部３０１からは複数の走査線３０２がそれぞれ画素回路２１０の各行に向かって延伸し、第１駆動走査部３１１からは複数の第１駆動線３１２がそれぞれ画素回路２１０の各行に向かって延伸し、第２駆動走査部３２１からは複数の第２駆動線３２２がそれぞれ画素回路２１０の各行に向かって延伸する。これら複数の配線（走査線３０２、第１駆動線３１２及び第２駆動線３２２）は、各画素回路２１０にそれぞれ接続されている。書き込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１は、これら複数の配線の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。走査線３０２、第１駆動線３１２及び第２駆動線３２２と、画素回路２１０との接続状態の詳細、並びに書き込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１の機能については、図３を参照して後述する。
選択部４０は、画素部２０の垂直方向における一側に配置される。選択部４０からは、水平方向に並べられて設けられる複数の配線が、画素部２０に向かって垂直方向に延伸する。具体的には、図２に示すように、選択部４０は、信号出力部４０１から構成される。信号出力部４０１からは複数の信号線４０２がそれぞれ画素回路２１０の各列に向かって延伸する。これら複数の信号線４０２は、画素部２０における各画素回路２１０にそれぞれ接続されている。信号出力部４０１は、これら複数の信号線４０２の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。信号線４０２と画素回路２１０との接続状態の詳細、及び信号出力部４０１の機能については、図３を参照して後述する。
このように、走査部３０から水平方向に延伸する配線が、行列状に並べられた画素回路２１０の各行に対応して設けられ、各画素回路２１０に接続される。また、選択部４０から垂直方向に延伸する配線が、行列状に並べられた画素回路２１０の各列に対応して設けられ、各画素回路２１０に接続される。そして、走査部３０及び選択部４０によって、これら複数の配線の電位が適宜変更されることにより、画素部２０の各画素回路の動作が制御される。
（２．画素回路の構成）
図３を参照して、図２に示す画素回路２１０の構成について説明する。図３は、図２に示す画素回路２１０の構成を示す概略図である。図３では、図２に示す複数の画素回路２１０のうちの１つの画素回路２１０の回路構成を示すとともに、当該画素回路２１０に対する、走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２の接続状態を示している。
図３に示すように、画素回路２１０は、発光素子である有機発光ダイオード２１１と、当該有機発光ダイオード２１１に電流を流すことによって当該有機発光ダイオード２１１を駆動する駆動回路と、から構成される。当該駆動回路は、アクティブ素子である４つのトランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）と、容量素子（保持容量２１５、及び補助容量２１６）と、から構成される。これらの素子に対して各配線（上記の走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２、並びに後述する電源線３３２等）が接続されて、画素回路２１０が構成される。
なお、有機発光ダイオード２１１としては、一般的な構造を有する有機発光ダイオードを用いることができる。また、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７は、シリコン等の半導体上に形成されるＰチャネル型の４端子（ソース／ゲート／ドレイン／バックゲート）のトランジスタであり、その構造は、一般的なＰチャネル型の４端子のトランジスタと同様であってよい。従って、ここでは、有機発光ダイオード２１１、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７の構造については、その詳細な説明を省略する。
有機発光ダイオード２１１のカソード電極は、画素部２０の全ての画素回路２１０に対して共通に設けられる共通電源線３３１（電位：ＶＣＡＴＨ）に接続される。有機発光ダイオード２１１のアノード電極には、駆動トランジスタ２１２のドレイン電極が接続される。
駆動トランジスタ２１２のソース電極には発光制御トランジスタ２１４のドレイン電極が接続され、発光制御トランジスタ２１４のソース電極は電源線３３２（電位：Ｖｃｃ、Ｖｃｃは電源電位）に接続される。また、駆動トランジスタ２１２のゲート電極はサンプリングトランジスタ２１３のドレイン電極に接続され、サンプリングトランジスタ２１３のソース電極は信号線４０２に接続される。
従って、サンプリングトランジスタ２１３が導通状態にされることにより、駆動トランジスタ２１２のゲート電極に信号線４０２の電位に対応する電位が印加され（信号線４０２の電位が書き込まれ）、駆動トランジスタ２１２が導通状態にされる。また、このとき、発光制御トランジスタ２１４が導通状態にされることにより、駆動トランジスタ２１２のソース電極に信号電位Ｖｃｃに対応する電位が印加され、駆動トランジスタ２１２にドレイン−ソース間電流Ｉｄｓが発生し、有機発光ダイオード２１１が駆動されることとなる。このとき、ドレイン−ソース間電流Ｉｄｓの大きさは、駆動トランジスタ２１２のゲート電位Ｖｇに応じて変化するため、駆動トランジスタ２１２のゲート電位Ｖｇ、すなわちサンプリングトランジスタ２１３によって書き込まれた信号線４０２の電位に応じて、有機発光ダイオード２１１の発光輝度が制御されることとなる。
このように、駆動トランジスタ２１２は、そのドレイン−ソース間電流Ｉｄｓによって有機発光ダイオード２１１を駆動させる機能を有する。また、サンプリングトランジスタ２１３は、信号線４０２の電位に応じて駆動トランジスタ２１２のゲート電圧を制御する、すなわち駆動トランジスタ２１２のオン／オフを制御することにより、信号線４０２の電位を画素回路２１０に書き込む機能を有する（すなわち、信号線４０２の電位を書き込む画素回路２１０をサンプリングする機能を有する）。また、発光制御トランジスタ２１４は、駆動トランジスタ２１２のソース電極の電位を制御することにより、駆動トランジスタ２１２のドレイン−ソース間電流Ｉｄｓを制御し、有機発光ダイオード２１１の発光／非発光を制御する機能を有する。
保持容量２１５は、駆動トランジスタ２１２のゲート電極（すなわち、サンプリングトランジスタ２１３のドレイン電極）と、駆動トランジスタ２１２のソース電極との間に接続される。つまり、保持容量２１５は、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓを保持する。補助容量２１６は、駆動トランジスタ２１２のソース電極と、電源線３３２との聞に接続される。補助容量２１６は、信号線４０２の電位を書き込んだときに駆動トランジスタ２１２のソース電位が変動するのを抑制する作用をなす。
信号出力部４０１は、信号線４０２の電位（信号線電圧Ｄａｔｅ）を適宜制御することにより、当該信号線４０２の電位を画素回路２１０に書き込む（具体的には、上述したように、サンプリングトランジスタ２１３によって選択された画素回路２１０に対して信号線４０２の電位が書き込まれる）。本実施形態では、信号出力部４０１は、信号線４０２を介して、映像信号に対応する信号電圧Ｖｓｉｇと、第１基準電圧Ｖｒｅｆと第２基準電圧Ｖｏｆｓとを選択的に出力する。ここで、第１基準電圧Ｖｒｅｆは、有機発光ダイオード２１１を確実に消光させるための基準電圧である。また、第２基準電圧Ｖｏｆｓは、映像信号に対応する信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述するしきい値補正動作を行う際に用いられる。
サンプリングトランジスタ２１３のゲート電極には走査線３０２が接続される。書き込み走査部３０１は、走査線３０２の電位（走査線電圧ＷＳ）を変更することによりサンプリングトランジスタ２１３のオン／オフを制御し、上述した信号線４０２の電位（例えば、映像信号に対応する信号電圧Ｖｓｉｇ）を画素回路２１０に書き込む処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の走査線３０２がそれぞれ延伸されている。書き込み走査部３０１は、各画素回路２１０への信号線４０２の電位の書き込みに際して、複数の走査線３０２に対して所定の値の走査線電圧ＷＳを順次供給することにより、各画素回路２１０を行単位で順番に走査する。
なお、信号線４０２についても、実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各列に対して、複数の信号線４０２がそれぞれ延伸されている。信号出力部４０１から択一的に出力される映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓは、複数の信号線４０２を介して各画素回路２１０に対して、書き込み走査部３０１による走査によって選択された画素行の単位で書き込まれる。つまり、信号出力部４０１は、信号線４０２の電位を行単位で書き込む。
発光制御トランジスタ２１４のゲート電極には第１駆動線３１２が接続される。第１駆動走査部３１１は、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）を変更することにより発光制御トランジスタ２１４のオン／オフを制御し、上述した有機発光ダイオード２１１の発光／非発光を制御する処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第１駆動線３１２がそれぞれ延伸されている。第１駆動走査部３１１は、書き込み走査部３０１による走査に同期して、複数の第１駆動線３１２に対して所定の値の第１駆動線電圧ＤＳを順次供給することにより、各画素回路２１０の発光／非発光を適宜制御する。
ここで、更に、画素回路２１０には、有機発光ダイオード２１１のアノード電極にスイッチングトランジスタ２１７のソース電極が接続される。スイッチングトランジスタ２１７のドレイン電極はグランド線３３３（電位：Ｖｓｓ、Ｖｓｓはグランド電位）に接続される。当該スイッチングトランジスタ２１７によって形成される電流経路によって、有機発光ダイオード２１１の非発光期間に駆動トランジスタ２１２に流れる電流が、グランド線３３３に流れることとなる。
ここで、後述するように、本実施形態に係る画素回路２１０を駆動する際には、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われ、更に、当該しきい値補正動作を行う前段階として、しきい値補正準備動作が行われる。かかるしきい値補正準備動作では、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われるが、その結果、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓが、駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなる。これは、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておかなければ、しきい値補正動作を正常に行うことができないからである。
従って、上記の駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われると、有機発光ダイオード２１１の非発光期間であるにもかかわらず、有機発光ダイオード２１１のアノード電位Ｖａｎｏが当該有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えてしまう事態が生じ得る。すると、駆動トランジスタ２１２から有機発光ダイオード２１１に電流が流れ込み、非発光期間であるにもかかわらず有機発光ダイオード２１１が発光する現象が生じることになる。
そこで、本実施形態では、かかる現象を防止するために、上述したスイッチングトランジスタ２１７による電流回路を設ける。これにより、上記の駆動トランジスタ２１２からの電流が、有機発光ダイオード２１１に流れ込むことなく、かかる電流回路の方に流れ込むこととなり、意図せぬ有機発光ダイオード２１１の発光を防止することが可能となる。
スイッチングトランジスタ２１７のゲート電極には、第２駆動線３２２が接続される。第２駆動走査部３２１は、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）を変更することによりスイッチングトランジスタ２１７のオン／オフを制御する。具体的には、第２駆動走査部３２１は、第２駆動線電圧ＡＺを適宜変更することにより、被発光期間の間、より詳細には少なくともしきい値補正準備動作を行い、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなっている期間の間、スイッチングトランジスタ２１７を導通状態にし、上述した電流回路を開放する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第２駆動線３２２がそれぞれ延伸されている。第２駆動走査部３２１は、書き込み走査部３０１による走査に同期して、複数の第２駆動線３２２に対して所定の値の第２駆動線電圧ＡＺを順次供給することにより、上記の期間の間スイッチングトランジスタ２１７が導通状態となるように、当該スイッチングトランジスタ２１７の駆動を適宜制御する。
なお、書き込み走査部３０１、第１駆動走査部３１１、第２駆動走査部３２１及び信号出力部４０１は、例えばシフトレジスタ回路等、上述した機能を実現し得る各種の回路によって、公知の手法を用いて構成され得るため、ここではその詳細な回路構成についての説明は省略する。
以上、本実施形態に係る画素回路２１０の構成について説明した。
（３．画素回路の動作）
以上説明した画素回路２１０の動作について説明する。図４は、本実施形態に係る画素回路２１０の動作について説明するための図である。図４では、画素回路２１０の動作に係る各信号のタイミング波形図を示している。具体的には、図４では、１水平期間（１Ｈ期間）における、信号線４０２の電位（信号線電圧Ｄａｔｅ）、走査線３０２の電位（走査線電圧ＷＳ）、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）、駆動トランジスタ２１２のソース電位Ｖｓ、及び駆動トランジスタ２１２のゲート電位Ｖｇの変化の様子をそれぞれ示している。
なお、サンプリングトランジスタ２１３、発光制御トランジスタ２１４、及びスイッチングトランジスタ２１７はＰチャネル型であるため、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが低電位の状態で、これらのトランジスタがオン状態、すなわち導通状態となり、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが高電位の状態で、これらのトランジスタがオフ状態、すなわち非導通状態となることに留意されたい。駆動トランジスタ２１２についても同様に、ゲート電位Ｖｇが低電位の場合に当該駆動トランジスタ２１２が導通状態となり、ゲート電位Ｖｇが高電位の場合に当該駆動トランジスタ２１２が非導通状態となる。また、上述したように、信号線電圧Ｄａｔｅについては、映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓのいずれかが択一的に選択される。図４に示す波形図では、一例として、Ｖｒｅｆ＝Ｖｃｃ（電源電位）としている。
有機発光ダイオード２１１の発光期間の終了時には、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる（時刻t１）。一方、時刻t１において、信号線電圧Ｄａｔｅは第１基準電圧Ｖｒｅｆに制御されている。従って、走査線電圧ＷＳが高電位から低電位に遷移することで、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈ以下になるため、駆動トランジスタ２１２がカットオフする。駆動トランジスタ２１２がカットオフすると、有機発光ダイオード２１１への電流供給の経路が遮断されるため、有機発光ダイオード２１１のアノード電位Ｖａｎｏが徐々に低下する。やがて、当該アノード電位Ｖａｎｏが、有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌ以下になると、有機発光ダイオード２１１が完全に消光状態となる（時刻t１〜ｔ２の期間：消光期間）。
消光期間に次いで、後述するしきい値補正動作を行う前の準備動作（しきい値補正準備動作）を行う期間が設けられる（時刻t２〜ｔ３の期間：しきい値補正準備期間）。具体的には、しきい値補正準備期間が開始されるタイミングである時刻t２で、走査線電圧ＷＳが高電位から低電位に遷移することで、サンプリングトランジスタ２１３が導通状態になる。一方、時刻t２において、信号線電圧Ｄａｔｅは第２基準電圧Ｖｏｆｓに制御されている。信号線電圧Ｄａｔｅが第２基準電圧Ｖｏｆｓである状態において、サンプリングトランジスタ２１３が導通状態になることで、駆動トランジスタ２１２のゲート電位Ｖｇが当該第２基準電圧Ｖｏｆｓになる。
また、時刻ｔ２では、第１駆動線電圧ＤＳが低電位の状態にあり、発光制御トランジスタ２１４が導通状態にされている。従って、駆動トランジスタ２１２のソース電位Ｖｓは電源電圧Ｖｃｃになる。このとき、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｏｆｓ−Ｖｃｃとなる。
ここで、しきい値補正動作を行うためには、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておく必要がある。そのため、｜Ｖｇ｜＝｜Ｖｏｆｓ−Ｖｃｃ｜＞｜Ｖｔｈ｜となるように各電圧値が設定される。
このように、駆動トランジスタ２１２のゲート電位Ｖｇを第２基準電圧Ｖｏｆｓに設定し、かつ、駆動トランジスタ２１２のソース電位Ｖｓを電源電圧Ｖｃｃに設定する初期化動作が、しきい値補正準備動作である。つまり、第２基準電圧Ｖｏｆｓ及び電源電圧Ｖｃｃが、それぞれ、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓの初期化電圧である。
しきい値補正準備期間が終了すると、次に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われる（時刻t３〜ｔ４の期間：しきい値補正期間）。しきい値補正動作を行う期間では、まず、当該しきい値補正期間が開始されるタイミングである時刻ｔ３で、第１駆動線電圧ＤＳが低電位から高電位に遷移し、発光制御トランジスタ２１４が非導通状態になる。これにより、駆動トランジスタ２１２のソース電位Ｖｓがフローティング状態になる。一方、時刻ｔ３において、走査線電圧ＷＳは高電位に制御されており、サンプリングトランジスタ２１３は非導通状態になっている。従って、時刻ｔ３において、駆動トランジスタ２１２のゲート電位Ｖｇもフローティング状態となり、駆動トランジスタ２１２のソース電極とゲート電極は、互いにフローティングの状態で、保持容量２１５を介して接続された状態になる。これにより、図示するように、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に徐々に変化していく。
このように、駆動トランジスタ２１２のゲート電位Ｖｇの初期化電圧Ｖｏｆｓ及び駆動トランジスタ２１２のソース電位Ｖｓの初期化電圧Ｖｃｃを基準として、フローティング状態において駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇを変化させる動作が、しきい値補正動作である。このしきい値補正動作が進むと、やがて、駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓは、駆動トランジスタ２１２のしきい値電圧Ｖｔｈに収束する。このしきい値電圧Ｖｔｈに相当する電圧は保持容量２１５に保持される。
ここで、駆動トランジスタ２１２のしきい値電圧Ｖｔｈには当然設計値が存在するが、製造ばらつき等により、実際のしきい値電圧Ｖｔｈは、必ずしも当該設計値とは一致しない。これに対して、上記のようなしきい値補正動作を行うことにより、有機発光ダイオード２１１を発光させる前に、実際のしきい値電圧Ｖｔｈに相当する電圧を保持容量２１５に保持させることができる。これにより、後述するように、その後に有機発光ダイオード２１１を発光させるために駆動トランジスタ２１２を駆動させる際に、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきを打ち消すことができる。従って、駆動トランジスタ２１２の駆動をより精度良く制御することが可能となり、所望の輝度をより好適に得ることが可能となる。
しきい値補正期間が終了すると、次に、映像信号に対応する信号電圧Ｖｓｉｇを書き込む信号書き込み動作が行われる（時刻t４〜ｔ５の期間：信号書き込み期間）。信号書き込み期間では、当該信号書き込み期間が開始されるタイミングである時刻ｔ４において、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる。一方、時刻ｔ４において、信号線電圧Ｄａｔｅは映像信号に応じた信号電圧Ｖｓｉｇに制御されているため、保持容量２１５に当該映像信号に応じた信号電圧Ｖｓｉｇが書き込まれることとなる。この映像信号に対応する信号電圧Ｖｓｉｇの書き込みの際に、駆動トランジスタ２１２のソース電極と電源線３３２との聞に接続されている補助容量２１６は、駆動トランジスタ２１２のソース電位Ｖｓが変動するのを抑える役割を果たす。そして、映像信号に応じた信号電圧Ｖｓｉｇが書き込まれる際、すなわち映像信号に応じた信号電圧Ｖｓｉｇが駆動トランジスタ２１２のゲート電極に印加され当該駆動トランジスタ２１２が駆動される際に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈが、しきい値補正動作において保持容量２１５に保持されたしきい値電圧Ｖｔｈに相当する電圧と相殺される。つまり、上記のしきい値補正動作を行ったことにより、画素回路２１０ごとの駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきが打ち消される。
時刻ｔ５において走査線電圧ＷＳが低電位から高電位に遷移し、サンプリングトランジスタ２１３が非導通状態にされることで、信号書き込み期間が終了する。信号書き込み期間が終了すると、次に、時刻ｔ６から発光期間が開始される。発光期間が開始されるタイミングである時刻ｔ６では、第１駆動線電圧ＤＳが高電位から低電位に遷移することで、発光制御トランジスタ２１４が導通状態にされる。これにより、電源電圧Ｖｃｃを有する電源線３３２から発光制御トランジスタ２１４を介して駆動トランジスタ２１２のソース電極に電流が供給される。
このとき、サンプリングトランジスタ２１３が非導通状態にあることで、駆動トランジスタ２１２のゲート電極は信号線４０２から電気的に切り離されてフローティング状態にある。駆動トランジスタ２１２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２１２のゲート−ソース間に保持容量２１５が接続されていることにより、駆動トランジスタ２１２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量２１５に保持されているゲート−ソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタ２１２のソース電位Ｖｓは、トランジスタの飽和電流に応じた有機発光ダイオード２１１の発光電圧Ｖｏｌｅｄまで上昇する。
このように、駆動トランジスタ２１２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作のことをブートストラップ動作という。換言すれば、ブートストラップ動作は、保持容量２１５に保持されたゲート−ソース間電圧Ｖｇｓ、すなわち保持容量２１５の両端間電圧を保持したまま、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓが変動する動作である。
そして、駆動トランジスタ２１２のドレイン−ソース間電流Ｉｄｓが有機発光ダイオード２１１に流れ始めることにより、当該ドレイン−ソース間電流Ｉｄｓに応じて有機発光ダイオード２１１のアノード電位Ｖａｎｏが上昇する。やがて、有機発光ダイオード２１１のアノード電位Ｖａｎｏが有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えると、有機発光ダイオード２１１に駆動電流が流れ始め、有機発光ダイオード２１１が発光を開始する。
以上説明した動作が、１Ｈ期間内に、各画素回路２１０において実行される。なお、上述したように、スイッチングトランジスタ２１７は、非発光期間に駆動トランジスタ２１２から有機発光ダイオード２１１に向かって流れ込む電流に起因して発生する当該有機発光ダイオード２１１の意図せぬ発光を防止するためのものであるから、第２駆動線電圧ＡＺは、非発光期間においてスイッチングトランジスタ２１７が導通状態になるように適宜制御される。図示する例であれば、発光期間が終了する時刻ｔ１において第２駆動線電圧ＡＺが高電位から低電位に遷移し、次の発光期間が終開始される時刻ｔ６の直前で、第２駆動線電圧ＡＺが低電位から高電位に遷移する。
なお、以上説明した本実施形態に係る表示装置１の全体構成や、画素回路２１０の構成、画素回路２１０の動作については、下記（４−２．本実施形態に係るレイアウト）で後述する点を除いては、本願出願人による先行出願である上記特許文献１を参照することができる。換言すれば、本実施形態に係る表示装置１の全体構成、画素回路２１０の構成、及び画素回路２１０の動作は、下記（４−２．本実施形態に係るレイアウト）で後述する点を除いては、上記特許文献１に記載のものと同様であってよい。ただし、以上説明したものはあくまで一例であって、本実施形態はかかる例に限定されない。本実施形態に係る表示装置１には、下記（４−２．本実施形態に係るレイアウト）で後述する点が反映されていればよく、その他の点については、一般的な表示装置において用いられている各種の公知の構成を適用することができる。
（４．画素回路のレイアウト）
以上説明した本実施形態に係る画素回路２１０の各トランジスタが形成される層である拡散層のレイアウトについて説明する。ここでは、本実施形態に係るレイアウトによって得られる効果をより明確なものとするために、まず、一般的な既存のレイアウトについて説明する。
（４−１．一般的なレイアウト）
本実施形態に係る画素回路２１０の拡散層を一般的なレイアウトで構成した場合について検討する。図５は、本実施形態に係る画素回路２１０の拡散層を一般的なレイアウトで構成した場合における、当該レイアウトの一例を概略的に示す上面図である。実際には、表示装置１の画素部２０には、複数の副画素（すなわち、画素回路２１０）が行列状に並べられて配置されるが、図５では、説明のため、隣り合う３つの副画素（ＰＩＸ＿Ａ、ＰＩＸ＿Ｂ、ＰＩＸ＿Ｃ）に対応する画素回路２１０のレイアウトを図示している。
本実施形態に係る画素回路２１０は、シリコン基板上に画素回路２１０の各トランジスタが形成される（いわゆるシリコンバックプレーン上に画素回路２１０が形成される）。図５では、拡散層のレイアウトを簡略化して図示しており、拡散層のうち、画素回路２１０を構成する各トランジスタのソース領域及びドレイン領域に対応するアクティブ領域と、各トランジスタのゲート電極として機能するゲート領域を、それぞれ異なるハッチングで表現している。図面中、副画素内においてハッチングが付されていない領域は、例えばＳＴＩ（Shallow Trench Isolation）やＬＯＣＯＳ（Local Oxidation of Silicon）等の各種の公知の方法によって酸化物が形成されたアイソレーション領域である。
各副画素において、駆動トランジスタ２１２のドレイン領域であって、かつスイッチングトランジスタ２１７のソース領域に対応する領域２２１は、図示しているトランジスタ層よりも上層に形成される有機発光ダイオード２１１のアノード電極が接続される領域である（上述した図３も参照）。以下、当該領域２２１のことを便宜的にアノード領域２２１ともいうこととする。また、各副画素において、ＰＩＸ＿Ｂのサンプリングトランジスタ２１３のドレイン領域に対応する領域２２２は、駆動トランジスタのゲート電極が接続される領域である。（上述した図３も参照）。以下、当該領域２２２のことを便宜的にゲート領域２２２ともいうこととする。
また、３つの副画素において、ＰＩＸ＿Ｃには、ウェルに電位を供給するためのアクティブ領域である給電領域２２３が設けられる。各副画素におけるウェルの電位は同一であるため、一般的なレイアウトでは、図示するように、いくつかの副画素に１つの割合で、給電領域２２３が設けられ得る。
かかるレイアウトにおいて、ＰＩＸ＿Ａの画素回路２１０の動作が、隣接するＰＩＸ＿Ｂの画素回路２１０の動作に与える影響について考察する。図５に示すレイアウトの例であれば、ＰＩＸ＿Ａのアノード領域２２１と、ＰＩＸ＿Ｂのゲート領域２２２とが、比較的近い距離に位置している。従って、図示するように、両者の間には、寄生容量Ｃｐが存在し得る。かかる寄生容量Ｃｐが存在する場合、当該寄生容量ＣｐによりＰＩＸ＿Ｂの画素回路２１０の動作が正常に行われなくなる恐れがある。
図６は、図５に示す一般的なレイアウトを適用した場合における、画素回路２１０が動作する際のタイミング波形図である。図６では、図４を参照して説明した信号書き込み期間〜発光期間に対応するタイミング波形図を主に示している。図６では、説明のため、ＰＩＸ＿Ｂの走査線電圧ＷＳ、第１駆動線電圧ＤＳ、駆動トランジスタ２１２のゲート電位（Ｇａｔｅ）及びソース電位（Ｓｏｕｒｃｅ）、並びにアノード領域２２１の電位（Ａｎｏｄｅ）（これは、有機発光ダイオード２１１のアノード電位であって、駆動トランジスタ２１２のドレイン電位と等しい）の波形と、ＰＩＸ＿Ａの駆動トランジスタ２１２のゲート電位（Ｇａｔｅ）及びソース電位（Ｓｏｕｒｃｅ）、並びにアノード領域２２１の電位（Ａｎｏｄｅ）の波形を示している。
図６を参照すると、信号書き込み期間において映像信号に対応する信号電圧Ｖｓｉｇが書き込まれた後、第１駆動線電圧ＤＳが高電位から低電位に遷移することにより、発光期間に移行する。このとき、上述したように、ブートストラップ動作により、駆動トランジスタ２１２のゲート電位及びソース電位はともに所定の値まで上昇する。
ここで、ＰＩＸ＿Ａのアノード領域２２１とＰＩＸ＿Ｂのゲート領域２２２との間に上述した寄生容量Ｃｐが存在すると、ＰＩＸ＿Ａのアノード領域２２１の電位の変動が、当該寄生容量Ｃｐを介してＰＩＸ＿Ｂのゲート領域２２２に影響を及ぼす。具体的には、ＰＩＸ＿Ｂのゲート領域２２２の寄生容量をＣｐ＿ｂ、ＰＩＸ＿Ａのアノード領域２２１の電位の変動をΔＶａｎｏとすると、ＰＩＸ＿Ｂのゲート領域２２２の電位の変動量ΔＶＢは、下記数式（１）のように表現される。
Figure 2021179619
つまり、寄生容量Ｃｐを介したＰＩＸ＿Ａのアノード領域２２１の電位の変動の影響により、ＰＩＸ＿Ｂのゲート領域２２２の電位、すなわち駆動トランジスタ２１２のゲート電位は、本来設定されるべき値から当該ΔＶＢだけずれることとなる。図６では、ＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート電位について、所望の電位を表す曲線Ｔと、ΔＶＢだけずれてしまった電位を表す曲線Ｆを、模擬的に図示している。このようにＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート電位がΔＶＢだけずれれば、ＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓも、当該ΔＶＢだけずれることとなる。従って、駆動トランジスタ２１２のドレイン−ソース間電流Ｉｄｓも本来の設計値からずれてしまい、ＰＩＸ＿Ｂの有機発光ダイオード２１１について、所望の輝度が得られなくなってしまう。
以上説明したように、拡散層に一般的なレイアウトを適用した場合には、隣接する画素回路２１０のアクティブ領域間に、寄生容量Ｃｐが発生し得る。そして、かかる寄生容量Ｃｐを介したカップリングにより、ある画素回路２１０の動作が、隣接する他の画素回路２１０の動作に影響を及ぼす恐れがある。従って、画素として所望の輝度が得られないこととなり、表示品質が低下してしまう可能性がある。なお、ここでは一例としてＰＩＸ＿ＡとＰＩＸ＿Ｂとの間の干渉について説明しが、当然、ＰＩＸ＿ＢとＰＩＸ＿Ｃとの間、更には図示しない他の隣接する副画素間でも、同様の現象は生じ得る。
（４−２．本実施形態に係るレイアウト）
本実施形態では、以上説明した一般的なレイアウトにおいて生じ得る不都合を、レイアウトを工夫することによって解消し得る。図７を参照して、本実施形態に係る画素回路２１０の拡散層のレイアウトについて説明する。図７は、本実施形態に係る画素回路２１０の拡散層のレイアウトの一例を概略的に示す上面図である。
図７では、図５と同様に、隣り合う３つの副画素（ＰＩＸ＿Ａ、ＰＩＸ＿Ｂ、ＰＩＸ＿Ｃ）に対応する画素回路２１０のレイアウトを図示している。また、図７では、図５と同様に、拡散層のレイアウトを簡略化して図示しており、画素回路２１０を構成する各トランジスタのソース領域及びドレイン領域に対応するアクティブ領域と、各トランジスタのゲート電極として機能するゲート領域を、それぞれ異なるハッチングで表現している。図面中、副画素内においてハッチングが付されていない領域は、アイソレーション領域である。
図７を参照すると、本実施形態に係る拡散層のレイアウトにおいて、各トランジスタについてのレイアウトは、図５に示す一般的なレイアウトと同様であってよい。ただし、本実施形態では、給電領域２２３の配置が一般的なレイアウトとは異なる。
具体的には、図７に示すように、本実施形態では、各副画素に給電領域２２３が設けられる。そして、各副画素において、当該給電領域２２３は、隣接する副画素との間において、アクティブ領域が近接している部位、すなわち寄生容量Ｃｐが生じやすい部位に設けられる。図示する例であれば、一般的なレイアウトにおいて寄生容量Ｃｐが発生し得た、ある副画素のアノード領域２２１と隣接する副画素のゲート領域２２２との間（例えば、ＰＩＸ＿Ａのアノード領域２２１とＰＩＸ＿Ｂのゲート領域２２２との間等）に、給電領域２２３が設けられる。かかるレイアウトによれば、給電領域２２３がシールドの役割を果たすため、隣接する画素回路２１０のアクティブ領域間における寄生容量Ｃｐの発生を抑制し、ある画素回路２１０の動作が隣接する他の画素回路２１０の動作に及ぼす影響を緩和することが可能になる。従って、各副画素について所望の輝度が得られることとなり、表示品質を向上させることが可能になる。
なお、給電領域２２３は、ウェルに電位を供給するために元来設けられるものであるため、本実施形態では、シールドのための専用の構成を新たに設ける必要がない。従って、画素回路２１０の面積を大型化することなく、隣接する画素回路２１０間においてシールドの効果を得ることができる。また、シールドのための専用の構成を新たに設ける必要がないことにより、例えばそのためにマスクを新たに作製したり、工程を追加したりすることも不要となるため、製造コストの増加を招くこともない。このように、本実施形態によれば、画素回路２１０の面積の観点から、またコストの観点から、より効率的にシールドの効果を得ることが可能になる。また、上記のように画素回路２１０の面積を大型化することなく、表示品質を向上させることが可能であることから、表示装置１は、例えばウェアラブルデバイスに搭載される表示装置のような、小型化が求められる表示装置として、好適に適用され得る。
図８は、図７に示す本実施形態に係るレイアウトを適用した場合における、画素回路２１０が動作する際のタイミング波形図である。図８では、図６と同様に、信号書き込み期間〜発光期間におけるタイミング波形図を主に示している。図８では、図６と同様に、ＰＩＸ＿Ｂの走査線電圧ＷＳ、第１駆動線電圧ＤＳ、駆動トランジスタ２１２のゲート電位（Ｇａｔｅ）及びソース電位（Ｓｏｕｒｃｅ）、並びにアノード領域２２１の電位（Ａｎｏｄｅ）の波形と、ＰＩＸ＿Ａの駆動トランジスタ２１２のゲート電位（Ｇａｔｅ）及びソース電位（Ｓｏｕｒｃｅ）、並びにアノード領域２２１の電位（Ａｎｏｄｅ）の波形を示している。
本実施形態では、図７に示すように、ＰＩＸ＿Ａのアノード領域２２１と、ＰＩＸ＿Ｂのゲート領域２２２との間に、給電領域２２３が設けられることにより、両者の間の寄生容量Ｃｐを介した干渉が抑制される。従って、図８に示すように、信号書き込み期間から発光期間に移行し、ブートストラップ動作によって駆動トランジスタ２１２のゲート電位及びソース電位はともに所定の値まで上昇する際に、ＰＩＸ＿Ａのアノード領域２２１の電位の変化が、ＰＩＸ＿Ｂのゲート領域２２２の電位（すなわち、ＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート電位）の変化にほぼ影響を与えることなく、ＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート電位を所望の値に制御することが可能になる。従って、ＰＩＸ＿Ｂの駆動トランジスタ２１２のゲート−ソース間電圧Ｖｇｓ、及びドレイン−ソース間電流Ｉｄｓについても、所望の値により精度良く制御することができ、ＰＩＸ＿Ｂの有機発光ダイオード２１１について所望の輝度を得ることが可能となる。
ここで、図５に示す一般的なレイアウトでは、給電領域２２３を、複数の副画素に１つの割合で設けていた。かかるレイアウトでは、画素部２０、すなわち表示面内においてウェル電位に電位勾配が発生する恐れがある。このような電位勾配が生じると、副画素ごとにウェル電位に差が生じてしまうこととなるため、輝度ムラ等のユニフォミティ不良を引き起こす可能性がある。これに対して、本実施形態では、上述したように、各副画素に給電領域２２３が設けられ、副画素ごとにウェルへの給電が行われることとなる。従って、表示面内におけるウェル電位の電位勾配が発生し難くなり、各副画素において略同一のウェル電位が実現され得る。よって、上記のようなユニフォミティ不良の発生を抑制することができ、表示品質の更なる向上を図ることができる。
なお、図７に示すレイアウトはあくまで一例であり、本実施形態はかかる例に限定されない。隣接する副画素間（すなわち、画素回路２１０間）に給電領域２２３が設けられれば、そのシールド効果を発揮することができ、副画素間の干渉を抑制することが可能である。従って、本実施形態では、隣接する副画素間に給電領域２２３が設けられればよく、その数や配置、形状、面積等は適宜決定されてよい。実際には、画素回路の構成に応じて、トランジスタの数や各トランジスタの大きさも異なり、その拡散層のレイアウトも変化する。従って、給電領域２２３は、画素回路２１０の構成、及びそれに応じて決定される各トランジスタのレイアウト等に基づいて、シールドとしての効果をより効果的に発揮し、隣接する画素回路２１０間での干渉を好適に抑制し得るように、その数や配置、形状、面積等が適宜決定されればよい。シールドとしての効果を効果的に得るための給電領域２２３の適切な数や配置、形状、面積等は、例えばシミュレーションや試作を繰り返すことにより適宜決定されてよい。
例えば、図７に示す配置以外の給電領域２２３の他の配置の一例として、当該給電領域２２３は、隣接する副画素間の境界に沿って、その境界線の方向に長尺な形状を有する領域として設けられてもよい。このとき、給電領域２２３は、副画素間の境界線に沿って各副画素内に（すなわち、副画素ごとに独立して）設けられてもよいし、副画素間の境界線上に設けられてもよい。副画素間の境界線上に設けられる場合には、隣り合う副画素によって給電領域２２３が共有されることとなる。あるいは、給電領域２２３は、各副画素の一辺にだけ設けられるのではなく、各副画素の外縁部に、各副画素を囲むように設けられてもよい。この場合においても、副画素間の境界線に沿って副画素ごとに独立して給電領域２２３が設けられてもよいし、副画素間の境界線上に給電領域２２３が設けられることにより、隣り合う副画素によって当該給電領域２２３が共有されてもよい。
なお、上記のように隣接する副画素間の境界に沿って給電領域２２３を設けたり、各副画素を囲むように給電領域２２３を設けたりした場合には、当該給電領域２２３の面積が大きくなり、画素回路２１０の面積も大きくなってしまうことが懸念される。かかる事態は、例えばウェアラブルデバイスに搭載されるような、画素回路２１０の小面積化が求められる小型の表示装置１においては好ましくない。従って、大面積の給電領域２２３の配置を避けたい場合には、例えば隣接画素間において寄生容量Ｃｐが生じやすそうな部位等、隣接する副画素間での干渉を好適に抑制し得るような位置に、シールドとしての効果が得られる最小限の面積の給電領域２２３を適宜配置すればよい。
なお、隣接する副画素間での干渉を抑制するという効果を得ることだけに注目するのであれば、給電領域２２３は、必ずしも各副画素に１つずつ設けられなくてもよい。各副画素に給電領域２２３を１つずつ設けないことにより、副画素の面積をより小さくする効果が得られる。ただし、ウェルに電位を供給するという本来の役割を考慮すれば、上述したように、表示品質の向上のために、給電領域２２３は、各副画素に少なくとも１つずつ設けられることが好ましい。
あるいは、１つの副画素の中に複数の給電領域２２３が設けられてもよい。例えば、上記のように画素回路２１０の面積をより小さくすることを目的として、シールドとして機能する給電領域２２３を比較的小さい面積で形成した場合には、給電領域２２３の面積が十分大きくないことにより、ウェルへの電位の供給を安定的に行えなくなってしまう恐れがある。このような場合には、シールドとして機能する給電領域２２３とは別に、副画素内の余裕がある領域に、ウェルに電位を供給するという本来の役割を果たす給電領域２２３を更に設ければよい。このように、シールドとしての機能を果たすこと、及びウェルに安定的に電位を供給するという機能を果たすことを総合的に考慮しつつ、画素回路２１０の面積がより小さくなるように、給電領域２２３の数や配置、形状、面積等が適宜決定されることが好ましい。
（５．表示装置の具体的な構成例）
以上説明した本実施形態に係る表示装置１の、より具体的な構成例について説明する。図９は、本実施形態に係る表示装置１の具体的な一構成例を示す断面図である。図９では、表示装置１の一部断面図を示している。
図９を参照すると、本実施形態に係る表示装置１は、第１基板１１上に、白色光を発する発光素子である複数の有機発光ダイオード２１１と、当該有機発光ダイオード２１１の上層に設けられ、当該有機発光ダイオード２１１の各々に対応して各色のカラーフィルタ（ＣＦ）が形成されるＣＦ層３３と、を備える。また、ＣＦ層３３の上層には、有機発光ダイオード２１１からの光に対して透明な材料で形成される第２基板３４が配置される。また、第１基板１１には、有機発光ダイオード２１１の各々に対応して、当該有機発光ダイオード２１１を駆動するための薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１５が設けられる。ＴＦＴ１５は、上述した画素回路を構成する各トランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）に対応するものである。ＴＦＴ１５によって任意の有機発光ダイオード２１１が選択的に駆動され、駆動された当該有機発光ダイオード２１１からの光が対応するＣＦを通過してその色が適宜変換され、第２基板３４を介して上方から出射されることにより、所望の画像、文字等が表示される。
なお、以下の説明では、表示装置１における各層の積層方向を上下方向とも呼称する。その際、第１基板１１が配置される方向を下方向とし、第２基板３４が配置される方向を上方向とする。また、上下方向に垂直な面のことを水平面とも呼称する。
このように、図９に示す表示装置１は、カラー表示可能な、アクティブマトリックス方式で駆動される上面発光型の表示装置である。ただし、本実施形態はかかる例に限定されず、本実施形態に係る表示装置１は、第１基板１１を介して光が出射される下面発光型の表示装置であってもよい。
（第１基板及び第２基板）
図示する構成例では、第１基板１１はシリコン基板から構成される。また、第２基板３４は石英ガラスから構成される。ただし、本実施形態はかかる例に限定されず、第１基板１１及び第２基板３４としては、各種の公知の材料が用いられてよい。例えば、第１基板１１及び第２基板３４は、高歪点ガラス基板、ソーダガラス（Ｎａ２Ｏ、ＣａＯ及びＳｉＯ２の混合物）基板、硼珪酸ガラス（Ｎａ２Ｏ、Ｂ２Ｏ３及びＳｉＯ２の混合物）基板、フォルステライト（Ｍｇ２ＳｉＯ４）基板、鉛ガラス（Ｎａ２Ｏ、ＰｂＯ及びＳｉＯ２の混合物）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、又は有機ポリマー基板（例えば、ポリメチルメタクリレート（ポリメタクリル酸メチル：ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、若しくはポリエチレンテレフタレート（ＰＥＴ）等）によって形成され得る。第１基板１１と第２基板３４を構成する材料は、同じであってもよいし、異なっていてもよい。ただし、上述したように表示装置１は上面発光型であるから、第２基板３４は、有機発光ダイオード２１１からの光を好適に透過し得る、透過率の高い材料によって形成されることが好ましい。
（発光素子及び第２部材）
有機発光ダイオード２１１は、第１電極２１と、第１電極２１の上に設けられる有機層２３と、有機層２３上に形成される第２電極２２と、を有する。より具体的には、第１電極２１の上に、当該第１電極２１の少なくとも一部を露出するように開口部２５が設けられる第２部材５２が積層されており、有機層２３は、当該開口部２５の底部において露出した第１電極２１の上に設けられる。つまり、有機発光ダイオード２１１は、第２部材５２の開口部２５において、第１電極２１、有機層２３及び第２電極２２がこの順に積層された構成を有する。この積層構造が各画素の発光部２４として機能する。つまり、有機発光ダイオード２１１の、第２部材５２の開口部２５に当たる部分が発光面となる。また、第２部材５２は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。
有機層２３は、有機発光材料からなる発光層を備え、白色光を発光可能に構成される。有機層２３の具体的な構成は限定されず、各種の公知な構成であってよい。例えば、有機層２３は、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、又は正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。また、これらの積層構造等を「タンデムユニット」とする場合、有機層２３は、第１のタンデムユニット、接続層、及び第２のタンデムユニットが積層された２段のタンデム構造を有してもよい。あるいは、有機層２３は、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有してもよい。有機層２３が複数のタンデムユニットからなる場合には、発光層の発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する有機層２３を得ることができる。
図示する構成例では、有機層２３は、有機材料を真空蒸着することによって形成される。ただし、本実施形態はかかる例に限定されず、有機層２３は各種の公知の方法によって形成されてよい。例えば、有機層２３の形成方法としては、真空蒸着法等の物理的気相成長法（ＰＶＤ法）、スクリーン印刷法やインクジェット印刷法といった印刷法、転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザを照射することでレーザ吸収層上の有機層を分離して当該有機層を転写するレーザ転写法、又は各種の塗布法等を用いることができる。
第１電極２１は、アノードとして機能する。上述したように表示装置１は上面発光型であるから、第１電極２１は、有機層２３からの光を反射し得る材料によって形成される。図示する構成例では、第１電極２１はアルミニウムとネオジムとの合金（Ａｌ−Ｎｄ合金）によって形成される。また、第１電極２１の膜厚は、例えば０．１μｍ〜１μｍ程度である。ただし、本実施形態はかかる例に限定されず、第１電極２１は、一般的な有機ＥＬ表示装置においてアノードとして機能する光反射側の電極の材料として用いられている各種の公知の材料によって形成することができる。また、第１電極２１の膜厚も上記の例に限定されず、第１電極２１は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
例えば、第１電極２１は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、若しくはタンタル（Ｔａ）といった仕事関数の高い金属、又は合金（例えば、銀を主成分とし、０．３質量％〜１質量％のパラジウム（Ｐｄ）と、０．３質量％〜１質量％の銅とを含むＡｇ−Ｐｄ−Ｃｕ合金、又はＡｌ−Ｎｄ合金等）によって形成され得る。あるいは、第１電極２１としては、アルミニウム又はアルミニウムを含む合金等の仕事関数の値が小さく、かつ光反射率の高い導電材料を用いることができる。この場合には、第１電極２１上に適切な正孔注入層を設けるなどして正孔注入性を向上させることが好ましい。あるいは、第１電極２１は、誘電体多層膜やアルミニウムといった光反射性の高い反射膜上に、インジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。
第２電極２２は、カソードとして機能する。上述したように表示装置１は上面発光型であるから、第２電極２２は、有機層２３からの光を透過し得る材料によって形成される。図示する構成例では、第２電極２２はマグネシウムと銀との合金（Ｍｇ−Ａｇ合金）によって形成される。また、第２電極２２の膜厚は、例えば１０ｎｍ程度である。ただし、本実施形態はかかる例に限定されず、第２電極２２は、一般的な有機ＥＬ表示装置においてカソードとして機能する光透過側の電極の材料として用いられている各種の公知の材料によって形成することができる。また、第２電極２２の膜厚も上記の例に限定されず、第２電極２２は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
例えば、第２電極２２は、アルミニウム、銀、マグネシウム、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、ストロンチウム（Ｓｒ）、アルカリ金属と銀との合金、アルカリ土類金属と銀との合金（例えば、マグネシウムと銀との合金（Ｍｇ−Ａｇ合金））、マグネシウムとカルシウムとの合金（Ｍｇ−Ｃａ合金）、アルミニウムとリチウムとの合金（Ａｌ−Ｌｉ合金）等によって形成され得る。これらの材料を単層で用いる場合には、第２電極２２の膜厚は、例えば４ｎｍ〜５０ｎｍ程度である。あるいは、第２電極２２は、有機層２３側から、上述した材料層と、例えばＩＴＯやＩＺＯからなる透明電極（例えば、厚さ３０ｎｍ〜１μｍ程度）とが積層された構造とすることもできる。このような積層構造とした場合には、上述した材料層の厚さを例えば１ｎｍ〜４ｎｍ程度と薄くすることもできる。あるいは、第２電極２２は、透明電極のみで構成されてもよい。あるいは、第２電極２２に対して、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金、金、金合金等の低抵抗材料から成るバス電極（補助電極）を設け、第２電極２２全体として低抵抗化を図ってもよい。
図示する構成例では、第１電極２１及び第２電極２２は、真空蒸着法によって所定の厚さだけ材料を成膜した後に、当該膜をエッチング法によってパターニングすることにより形成される。ただし、本実施形態はかかる例に限定されず、第１電極２１及び第２電極２２は、各種の公知の方法によって形成されてよい。第１電極２１及び第２電極２２の形成方法としては、例えば、電子ビーム蒸着法、熱フィラメント蒸着法、真空蒸着法を含む蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）、有機金属化学気相蒸着法（ＭＯＣＶＤ法）、イオンプレーティング法とエッチング法との組合せ、各種の印刷法（例えば、スクリーン印刷法、インクジェット印刷法、若しくはメタルマスク印刷法等）、メッキ法（電気メッキ法、若しくは無電解メッキ法等）、リフトオフ法、レーザアブレーション法、又はゾルゲル法等を挙げることができる。
第２部材５２は、ＳｉＯ２をＣＶＤ法によって所定の膜厚だけ成膜し、その後当該ＳｉＯ２膜をフォトリソグラフィ技術及びエッチング技術を用いてパターニングすることにより形成される。ただし、第２部材５２の材料はかかる例に限定されず、第２部材５２の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、第２部材５２を構成する材料としては、ＳｉＯ２、ＭｇＦ、ＬｉＦ、ポリイミド樹脂、アクリル樹脂、フッ素樹脂、シリコーン樹脂、フッ素系ポリマー、又はシリコーン系ポリマー等を挙げることができる。ただし、後述するように、第２部材５２は、第１部材５１の材料よりも屈折率が低い材料によって形成される。
（発光素子よりも下層の構成）
第１基板１１において、有機発光ダイオード２１１を構成する第１電極２１は、ＳｉＯＮからなる層間絶縁層１６上に設けられている。そして、この層間絶縁層１６は、第１基板１１上に形成された発光素子駆動部を覆っている。
発光素子駆動部は、複数のＴＦＴ１５から構成される。つまり、発光素子駆動部は、画素回路２１０の駆動回路に対応するものである。ＴＦＴ１５は、第１基板１１上に形成されるゲート電極１２、第１基板１１及びゲート電極１２上に形成されるゲート絶縁膜１３、並びにゲート絶縁膜１３上に形成される半導体層１４から構成される。半導体層１４のうち、ゲート電極１２の直上に位置する領域がチャネル領域１４Ａとして機能し、当該チャネル領域１４Ａを挟むように位置する領域がソース／ドレイン領域１４Ｂとして機能する。なお、図示する例では、ＴＦＴ１５はボトムゲート型であるが、本実施形態はかかる例に限定されず、ＴＦＴ１５はトップゲート型であってもよい。
半導体層１４の上層に、ＣＶＤ法によって２層からなる層間絶縁層１６（下層層間絶縁層１６Ａ及び上層層間絶縁層１６Ｂ）が積層される。その際、下層層間絶縁層１６Ａが積層された後、当該下層層間絶縁層１６Ａのソース／ドレイン領域１４Ｂに当たる部分に、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該ソース／ドレイン領域１４Ｂを露出させるようにコンタクトホール１７が設けられ、当該コンタクトホール１７を埋め込むようにアルミニウムからなる配線１８が形成される。配線１８は、例えば真空蒸着法とエッチング法とを組み合わせて形成される。その後、上層層間絶縁層１６Ｂが積層される。
上層層間絶縁層１６Ｂの配線１８が設けられる部分には、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該配線１８を露出させるようにコンタクトホール１９が設けられる。そして、有機発光ダイオード２１１の第１電極２１を形成する際には、当該第１電極２１がコンタクトホール１９を介して配線１８と接触するように形成される。このように、有機発光ダイオード２１１は、その第１電極２１が、配線１８を介してＴＦＴ１５のソース／ドレイン領域１４Ｂ（図３に示す画素回路例であれば、駆動トランジスタ２１２のドレイン領域に対応する）と電気的に接続される。
なお、上記の例では層間絶縁層１６をＳｉＯＮによって構成していたが、本実施形態はかかる例に限定されない。層間絶縁層１６は、一般的な有機ＥＬ表示装置において層間絶縁層として用いられ得る各種の公知の材料によって形成されてよい。例えば、層間絶縁層１６の構成材料としては、ＳｉＯ２系材料（例えば、ＳｉＯ２、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、又はガラスペースト等）、ＳｉＮ系材料、絶縁性樹脂（例えば、ポリイミド樹脂、ノボラック系樹脂、アクリル系樹脂、ポリベンゾオキサゾール等）を、単独で、あるいは適宜組み合わせて使用することができる。また、層間絶縁層１６の形成方法も上記の例に限定されず、層間絶縁層１６の形成には、ＣＶＤ法、塗布法、スパッタリング法、又は各種印刷法等の公知の方法を用いることができる。更に、上記の例では、配線１８を、アルミニウムを真空蒸着法及びエッチング法によって成膜及びパターニングすることによって形成していたが、本実施形態はかかる例に限定されない。配線１８は、一般的な有機ＥＬ表示装置において配線として用いられる各種の材料を各種の方法によって成膜及びパターニングすることによって形成されてよい。
（発光素子よりも上層の構成）
有機発光ダイオード２１１の第２部材５２に設けられる開口部２５は、その側壁が、下方に向かうにつれて開口面積が増加するように傾斜したテーパ形状を有するように形成される。そして、当該開口部２５に第１部材５１が埋め込まれる。つまり、第１部材５１は、有機発光ダイオード２１１の発光面の直上に設けられる、発光素子からの出射光を上方に向かって伝播する層である。また、第２部材５２の開口部２５を上記のように形成することにより、第１部材５１は、その積層方向における断面形状（すなわち、図示する断面形状）が略台形を有し、上方に底面を向けた切頭錐体形状を有する。
第１部材５１は、Ｓｉ１−ｘＮｘを真空蒸着法によって開口部２５を埋め込むように成膜し、その後当該Ｓｉ１−ｘＮｘ膜の表面を化学機械研磨法（ＣＭＰ法）等によって平坦化することにより形成される。ただし、第１部材５１の材料はかかる例に限定されず、第１部材５１の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、第１部材５１を構成する材料としては、Ｓｉ１−ｘＮｘ、ＩＴＯ、ＩＺＯ、ＴｉＯ２、Ｎｂ２Ｏ５、臭素含有ポリマー、硫黄含有ポリマー、チタン含有ポリマー、又はジルコニウム含有ポリマー等を挙げることができる。第１部材５１の形成方法もかかる例に限定されず、第１部材５１の形成方法としては、各種の公知の方法が用いられてよい。
ただし、本実施形態では、第１部材５１の屈折率ｎ１と、第２部材５２の屈折率ｎ２とがｎ１＞ｎ２の関係を満たすように、第１部材５１及び第２部材５２の材料が選択される。屈折率が上記の関係を満たすように第１部材５１及び第２部材５２の材料を選択することにより、第１部材５１と対向する第２部材５２の表面において、第１部材５１を伝播した光が少なくとも一部反射されることとなる。より具体的には、第１部材５１と第２部材５２との間には、有機発光ダイオード２１１の有機層２３及び第２電極２２が形成されているので、第２部材５２と有機層２３との界面において、第１部材５１を伝播した光が少なくとも一部反射される。つまり、第１部材５１と対向する第２部材５２の表面は光反射部（リフレクタ）５３として機能する。
本実施形態では、上記のように第１部材５１は有機発光ダイオード２１１の発光面の直上に設けられる。そして、第１部材５１は上方に底面を向けた切頭錐体形状を有するため、有機発光ダイオード２１１の発光面から出射された光は、第１部材５１と第２部材５２との界面、すなわちリフレクタ５３によって、光出射方向である上方に向かって反射されることとなる。このように、本実施形態によれば、リフレクタ５３を設けることにより、有機発光ダイオード２１１からの出射光の取り出し効率を向上させることができ、表示装置１全体としての輝度を向上させることができる。
なお、本発明者らによる検討の結果、有機発光ダイオード２１１からの出射光の取り出し効率をより好適に向上させるためには、第１部材５１及び第２部材５２の屈折率は、ｎ１−ｎ２≧０．２０の関係を満たすことが好ましい。更に好ましくは、第１部材５１及び第２部材５２の屈折率は、ｎ１−ｎ２≧０．３０の関係を満たすことが望ましい。更に、有機発光ダイオード２１１からの出射光の取り出し効率をより向上させるためには、第１部材５１の形状が、０．５≦Ｒ１／Ｒ２≦０．８、かつ０．５≦Ｈ／Ｒ１≦０．８の関係を満たすことが好ましい。ここで、Ｒ１は第１部材５１の光入射面（すなわち、積層方向における下方を向いた部位であって、有機発光ダイオード２１１の発光面と対向する面）の直径、Ｒ２は第１部材５１の光出射面（すなわち、積層方向における上方を向いた面）の直径、Ｈは第１部材５１を切頭錐体とみなした場合の底面と上面との距離（積層方向における高さ）である。
平坦化された第１部材５１の上層には、保護膜３１及び平坦化膜３２がこの順に積層される。保護膜３１は、例えば、Ｓｉ１−ｙＮｙを真空蒸着法によって所定の膜厚（３．０μｍ程度）だけ積層することによって形成される。また、平坦化膜３２は、例えば、ＳｉＯ２をＣＶＤ法によって所定の膜厚（２．０μｍ程度）だけ積層し、その表面をＣＭＰ法等によって平坦化することによって形成される。
ただし、保護膜３１及び平坦化膜３２の材料及び膜厚はかかる例に限定されず、保護膜３１及び平坦化膜３２は、一般的な有機ＥＬ表示装置の保護膜及び平坦化膜として用いられている各種の公知の材料によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてよい。
ただし、本実施形態では、好適に、保護膜３１の屈折率ｎ３が、第１部材５１の屈折率ｎ１と同等又は第１部材５１の屈折率ｎ１よりも小さくなるように、保護膜３１の材料が選択される。更に、好適に、保護膜３１の屈折率ｎ３と、平坦化膜３２の屈折率ｎ４との差分の絶対値が０．３０以下、より好ましくは０．２０以下になるように、保護膜３１及び平坦化膜３２の材料が選択される。このように保護膜３１及び平坦化膜３２の材料を選択することにより、有機発光ダイオード２１１からの出射光が、第１部材５１と保護膜３１との界面、及び保護膜３１と平坦化膜３２との界面において反射または散乱されることを抑制することができ、光取り出し効率を更に向上させることができる。
平坦化膜３２の上層には、ＣＦ層３３が形成される。このように、表示装置１は、有機発光ダイオード２１１が形成される第１基板１１上にＣＦ層３３が形成される、いわゆるオンチップカラーフィルタ（ＯＣＣＦ）方式の表示装置である。ＣＦ層３３の上層に、例えばエポキシ樹脂等の封止樹脂膜３５を介して第２基板３４が貼り合わされることにより、表示装置１が作製される。なお、封止樹脂膜３５の材料はかかる例に限定されず、封止樹脂膜３５の材料は、有機発光ダイオード２１１からの出射光に対する透過性が高いこと、下層に位置するＣＦ層３３及び上層に位置する第２基板３４との接着性に優れていること、及び下層に位置するＣＦ層３３との界面及び上層に位置する第２基板３４との界面における光の反射性が低いこと等を考慮して、適宜選択されてよい。ただし、本実施形態はかかる例に限定されず、表示装置１は、第２基板３４上にＣＦ層３３が形成され、当該ＣＦ層３３が有機発光ダイオード２１１と対向するように、第１基板１１と第２基板３４とが貼り合わされて作製される、いわゆる対向ＣＦ方式の表示装置であってもよい。
ＣＦ層３３は、有機発光ダイオード２１１の各々に対して所定の面積を有する各色のＣＦが設けられるように、形成される。ＣＦ層３３は、例えばレジスト材をフォトリソグラフィ技術で所定の形状に露光、現像することにより、形成され得る。また、ＣＦ層３３の膜厚は、例えば２μｍ程度である。ただし、ＣＦ層３３の材料、形成方法及び膜厚はかかる例に限定されず、ＣＦ層３３は、一般的な有機ＥＬ表示装置のＣＦ層として用いられている各種の公知の材料、及び各種の公知の方法によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてよい。
図示する例では、ＣＦ層３３は、それぞれが所定の面積を有する赤色のＣＦ３３Ｒ、緑色のＣＦ３３Ｇ、及び青色のＣＦ３３Ｂが連続的に水平面内に分布するように構成されている。なお、以下の説明では、ＣＦ３３Ｒ、ＣＦ３３Ｇ及びＣＦ３３Ｂを特に区別する必要がない場合には、これらのうちの１つ又は複数を指して、単にＣＦ３３ａとも記載することとする。１つの有機発光ダイオード２１１と１つのＣＦ３３ａとの組み合わせにより、１つの副画素が形成される。
以上、表示装置１の具体的な構成例について説明した。なお、以上説明した表示装置１の構成、特にリフレクタ５３の構成については、例えば本出願人による先行出願である、特開２０１３−１９１５３３号公報を参照することができる。ただし、本実施形態に係る表示装置１の構成はかかる例に限定されない。上述したように、本実施形態に係る表示装置１には、上記（４−２．本実施形態に係るレイアウト）で説明した点が反映されていればよく、その他の点については、一般的な表示装置において用いられている各種の公知の構成を適用することができる。
（６．適用例）
以上説明した本実施形態に係る表示装置１の適用例について説明する。ここでは、以上説明した本実施形態に係る表示装置１が適用され得る電子機器のいくつかの例について説明する。
図１０は、本実施形態に係る表示装置１が適用され得る電子機器の一例である、スマートフォンの外観を示す図である。図１０に示すように、スマートフォン５０１は、ボタンから構成されユーザによる操作入力を受け付ける操作部５０３と、各種の情報を表示する表示部５０５と、を有する。当該表示部５０５に、表示装置１が適用され得る。
図１１及び図１２は、本実施形態に係る表示装置１が適用され得る電子機器の他の例である、デジタルカメラの外観を示す図である。図１１は、デジタルカメラ５１１を前方（被写体側）から眺めた外観を示しており、図１２は、デジタルカメラ５１１を後方から眺めた外観を示している。図１１及び図１２に示すように、デジタルカメラ５１１は、本体部（カメラボディ）５１３と、交換式のレンズユニット５１５と、撮影時にユーザによって把持されるグリップ部５１７と、各種の情報を表示するモニタ５１９と、撮影時にユーザによって観察されるスルー画を表示する電子ビューファインダ（ＥＶＦ：Electronic View Finder）５２１と、を有する。当該モニタ５１９及びＥＶＦ５２１に、表示装置１が適用され得る。
図１３は、本実施形態に係る表示装置１が適用され得る電子機器の他の例である、ヘッドマウントディスプレイ（ＨＭＤ：Head Mounted Display）の外観を示す図である。図１３に示すように、ＨＭＤ５３１は、各種の情報を表示する眼鏡形の表示部５３３と、装着時にユーザの耳に掛止される耳掛け部５３５と、を有する。当該表示部５３３に、表示装置１が適用され得る。
以上、本実施形態に係る表示装置１が適用され得る電子機器のいくつかの例について説明した。なお、表示装置１が適用され得る電子機器は上記で例示したものに限定されず、表示装置１は、例えば、テレビジョン装置、電子ブック、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistant）、ノート型ＰＣ（Personal Computer）、ビデオカメラ、又はゲーム機器等、外部から入力された画像信号又は内部で生成した画像信号に基づいて表示を行うあらゆる分野の電子機器に搭載される表示装置に適用することが可能である。
（７．補足）
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、上述した実施形態では、画素回路２１０の駆動回路を構成する各トランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）は、Ｐチャネル型であったが、本開示に係る技術はかかる例に限定されない。例えば、これらのトランジスタはＮチャネル型であってもよい。
また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部、を備え、
前記画素回路の前記駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域が、互いに隣接する前記画素回路間に設けられる、
表示装置。
（２）
前記給電領域は、互いに隣接する前記画素回路間において、少なくとも寄生容量を生じさせるアクティブ領域間に設けられる、
前記（１）に記載の表示装置。
（３）
前記給電領域は、前記各画素回路内に少なくとも１つずつ設けられる、
前記（１）又は（２）に記載の表示装置。
（４）
前記給電領域は、互いに隣接する前記画素回路間の境界に沿って設けられる、
前記（１）〜（３）のいずれか１項に記載の表示装置。
（５）
前記給電領域は、前記各画素回路を囲むように設けられる、
前記（１）〜（３）のいずれか１項に記載の表示装置。
（６）
前記給電領域は、前記各画素回路内に複数設けられる、
前記（１）〜（５）のいずれか１項に記載の表示装置。
（７）
前記発光素子は有機発光ダイオードである、
前記（１）〜（６）のいずれか１項に記載の表示装置。
（８）
映像信号に基づいて表示を行う表示装置、
を備え、
前記表示装置は、発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部、を有し、
前記画素回路の前記駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域が、互いに隣接する前記画素回路間に設けられる、
電子機器。
１ 表示装置
１０ 表示パネル
２０ 画素部
３０ 走査部
４０ 選択部
２１０ 画素回路
２１１ 有機発光ダイオード
２１２ 駆動トランジスタ
２１３ サンプリングトランジスタ
２１４ 発光制御トランジスタ
２１５ 保持容量
２１６ 補助容量
２１７ スイッチングトランジスタ
２２１ アノード領域
２２２ ゲート領域
２２３ 給電領域
３０１ 書き込み走査部
３０２ 走査線
３１１ 第１駆動走査部
３１２ 第１駆動線
３２１ 第２駆動走査部
３２２ 第２駆動線
３３１ 共通電源線
３３２ 電源線
３３３ グランド線
４０１ 信号出力部
４０２ 信号線
５０１ スマートフォン（電子機器）
５１１ デジタルカメラ（電子機器）
５３１ ＨＭＤ（電子機器）

Claims (1)

  1. 発光素子及び当該発光素子を駆動するための駆動回路から構成される画素回路が行列状に複数並べられて構成される画素部、を備え、
    前記画素回路の前記駆動回路を構成するトランジスタが形成される拡散層において、ウェルに電位を供給するためのアクティブ領域である給電領域が、互いに隣接する前記画素回路間に設けられる、
    表示装置。
JP2021112151A 2016-09-09 2021-07-06 表示装置及び電子機器 Active JP7185733B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016176165 2016-09-09
JP2016176165 2016-09-09
JP2018538281A JPWO2018047504A1 (ja) 2016-09-09 2017-07-27 表示装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018538281A Division JPWO2018047504A1 (ja) 2016-09-09 2017-07-27 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2021179619A true JP2021179619A (ja) 2021-11-18
JP7185733B2 JP7185733B2 (ja) 2022-12-07

Family

ID=61561780

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018538281A Pending JPWO2018047504A1 (ja) 2016-09-09 2017-07-27 表示装置及び電子機器
JP2021112151A Active JP7185733B2 (ja) 2016-09-09 2021-07-06 表示装置及び電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018538281A Pending JPWO2018047504A1 (ja) 2016-09-09 2017-07-27 表示装置及び電子機器

Country Status (6)

Country Link
US (4) US10510820B2 (ja)
EP (1) EP3432297B1 (ja)
JP (2) JPWO2018047504A1 (ja)
CN (3) CN116153263A (ja)
DE (1) DE112017004534T5 (ja)
WO (1) WO2018047504A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153263A (zh) * 2016-09-09 2023-05-23 索尼半导体解决方案公司 显示装置和电子装置
JP7321049B2 (ja) * 2019-10-11 2023-08-04 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置および移動体
CN112038375B (zh) * 2020-09-02 2022-11-15 昆山国显光电有限公司 显示面板和显示装置
KR20230171494A (ko) * 2022-06-13 2023-12-21 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039332A (ja) * 1996-07-19 1998-02-13 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置
JP2006128499A (ja) * 2004-10-29 2006-05-18 Fujitsu Ltd 半導体装置
US20100092889A1 (en) * 2008-01-30 2010-04-15 Arthur Alan R Mandrel
JP2011129633A (ja) * 2009-12-16 2011-06-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013037261A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2014098779A (ja) * 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器
JP2014153492A (ja) * 2013-02-07 2014-08-25 Seiko Epson Corp 発光装置及び電子機器

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049689B2 (ja) * 1995-09-14 2000-06-05 キヤノン株式会社 液晶表示装置
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP4514871B2 (ja) * 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP2001036408A (ja) * 1999-05-17 2001-02-09 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
TW521223B (en) * 1999-05-17 2003-02-21 Semiconductor Energy Lab D/A conversion circuit and semiconductor device
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2001195016A (ja) * 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
JP2005005227A (ja) * 2003-06-16 2005-01-06 Hitachi Displays Ltd 有機ｅｌ発光表示装置
JP4029802B2 (ja) 2003-08-28 2008-01-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
US7468719B2 (en) * 2004-02-09 2008-12-23 Advanced Lcd Technologies Development Center Co., Ltd. Liquid crystal pixel memory, liquid crystal display, and methods of driving the same
KR100636503B1 (ko) 2004-06-25 2006-10-18 삼성에스디아이 주식회사 발광 표시장치와 그의 제조방법
JP4517804B2 (ja) * 2004-09-29 2010-08-04 カシオ計算機株式会社 ディスプレイパネル
JP2006276108A (ja) * 2005-03-28 2006-10-12 Sanyo Epson Imaging Devices Corp 液晶装置及び電子機器
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP5107546B2 (ja) * 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5309455B2 (ja) * 2007-03-15 2013-10-09 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP4582195B2 (ja) * 2008-05-29 2010-11-17 ソニー株式会社 表示装置
JP5493669B2 (ja) * 2009-10-07 2014-05-14 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置の製造方法
JP5491160B2 (ja) 2009-12-22 2014-05-14 ラピスセミコンダクタ株式会社 微小容量素子及びこれを用いた半導体装置
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
US20130076720A1 (en) 2011-09-23 2013-03-28 Ahmad Al-Dahle Pixel guard lines and multi-gate line configuration
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
JP5998458B2 (ja) * 2011-11-15 2016-09-28 セイコーエプソン株式会社 画素回路、電気光学装置、および電子機器
JP5929121B2 (ja) * 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP6082907B2 (ja) 2012-02-17 2017-02-22 株式会社Ｊｏｌｅｄ 表示装置及び表示装置の製造方法
TWI511113B (zh) * 2012-10-19 2015-12-01 Japan Display Inc Display device
JP2014085384A (ja) * 2012-10-19 2014-05-12 Japan Display Inc 表示装置及び表示装置の駆動方法
US9449552B2 (en) * 2012-12-26 2016-09-20 Lg Display Co., Ltd. Organic light emitting display device and driving method thereof including response to panel abnormality
TW201426709A (zh) 2012-12-26 2014-07-01 Sony Corp 顯示裝置、顯示裝置之驅動方法及電子機器
US8759914B1 (en) 2013-02-08 2014-06-24 Lsi Corporation Deep sub-micron interconnection circuitry with shielded layer structure
JP2016040764A (ja) * 2014-08-11 2016-03-24 キヤノン株式会社 発光装置及び画像形成装置
JP6855004B2 (ja) 2015-12-25 2021-04-07 天馬微電子有限公司 表示装置及び表示装置の製造方法
WO2018020844A1 (ja) * 2016-07-29 2018-02-01 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
CN116153263A (zh) * 2016-09-09 2023-05-23 索尼半导体解决方案公司 显示装置和电子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1039332A (ja) * 1996-07-19 1998-02-13 Seiko Epson Corp 液晶パネルおよび液晶パネル用基板並びに投射型表示装置
JP2006128499A (ja) * 2004-10-29 2006-05-18 Fujitsu Ltd 半導体装置
US20100092889A1 (en) * 2008-01-30 2010-04-15 Arthur Alan R Mandrel
JP2011129633A (ja) * 2009-12-16 2011-06-30 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2013037261A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2014098779A (ja) * 2012-11-14 2014-05-29 Sony Corp 発光素子、表示装置及び電子機器
JP2014153492A (ja) * 2013-02-07 2014-08-25 Seiko Epson Corp 発光装置及び電子機器

Also Published As

Publication number Publication date
US11563070B2 (en) 2023-01-24
CN109074768B (zh) 2022-12-16
WO2018047504A1 (ja) 2018-03-15
US20200075705A1 (en) 2020-03-05
EP3432297A1 (en) 2019-01-23
DE112017004534T5 (de) 2019-05-23
US10510820B2 (en) 2019-12-17
JPWO2018047504A1 (ja) 2019-06-24
CN109074768A (zh) 2018-12-21
JP7185733B2 (ja) 2022-12-07
US20230180542A1 (en) 2023-06-08
EP3432297B1 (en) 2023-05-03
CN116189620A (zh) 2023-05-30
US20220005905A1 (en) 2022-01-06
EP3432297A4 (en) 2019-03-06
US10998394B2 (en) 2021-05-04
US20190131372A1 (en) 2019-05-02
CN116153263A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
US11705072B2 (en) Display device and electronic apparatus
US10748484B2 (en) Light-emitting element and display device
JP7185733B2 (ja) 表示装置及び電子機器
CN113130587A (zh) 有机发光二极管显示装置及其制造方法
WO2023095793A1 (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221125

R150 Certificate of patent or registration of utility model

Ref document number: 7185733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150