WO2023095793A1 - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
WO2023095793A1
WO2023095793A1 PCT/JP2022/043206 JP2022043206W WO2023095793A1 WO 2023095793 A1 WO2023095793 A1 WO 2023095793A1 JP 2022043206 W JP2022043206 W JP 2022043206W WO 2023095793 A1 WO2023095793 A1 WO 2023095793A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
antireflection film
semiconductor device
partition
peripheral portion
Prior art date
Application number
PCT/JP2022/043206
Other languages
English (en)
French (fr)
Inventor
宏史 藤巻
寛 西川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Publication of WO2023095793A1 publication Critical patent/WO2023095793A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

実施形態に係る半導体装置は、２次元マトリクス状に配列された複数の画素と、前記画素間に配置されて前記画素それぞれを区画する隔壁部と、を備え、前記画素それぞれは、基板上に設けられた第１電極と、前記第１電極の周辺部上の少なくとも一部に設けられた反射防止膜と、前記第１電極上に設けられた発光層と、前記発光層上に設けられた第２電極と、を備える。

Description

半導体装置及び表示装置
　本開示は、半導体装置及び表示装置に関する。
　近年、モニタ、スマートフォンなどの直視型ディスプレイのみならず、数ミクロンの画素ピッチが要求される超小型ディスプレイ（マイクロディスプレイ）にまで有機ＥＬ（Electroluminescence）（以下、ＯＬＥＤ（Organic　Light-Emitting　Diode）ともいう）デバイスが適用されつつあり、ＡＲ（Augmented　Reality）／ＶＲ（Virtual　Reality）といった用途への適用が検討されている。また、ＶＲ等の用途では、映像を楽しむために高精細、高色域化が要望されている。
特開２０１３－４５７６６号公報
　ＯＬＥＤデバイスでは、発光した光を取り出すために電極に反射板機能を持たせ、画素間分離の絶縁性隔壁が存在し、電極の上部まで覆って発光領域を規定する構造が一般的である。隔壁の材料としては、ポリイミド（ＰＩ）などの有機物や、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯｘ）などの無機物が一般的に用いられる。これらは、基本的には透過性の材料である。
　有機材料を塗分ける技術（マスク塗分け等）もあるが、その位置精度はフォトリソグラフィで隔壁を加工する精度よりも悪いため、前述のように、発光領域は画素間分離の隔壁で規定する構造が一般的である。そのため、有機材料は隔壁の上も含めて成膜されることになる。
　有機材料が隔壁も含めて成膜される場合、有機材料が電荷輸送性を持つため、隔壁部分（横方向）にまで電荷が輸送されて発光してしまい（エッジ発光）、隔壁下の電極が反射板として機能し、設計にない干渉色が発生してしまう。また、隔壁内を横伝搬した光が隣接画素の電極で反射して迷光として取出されることもある。このような設計外の光が外部に取出されると、色純度の低下に繋がり、広色域を達成するための課題となる。
　そこで本開示では、色純度の低下による色域の狭窄を抑制することが可能な半導体装置及び表示装置を提案する。
　本開示の一実施の形態における半導体装置は、２次元マトリクス状に配列された複数の画素と、前記画素間に配置されて前記画素それぞれを区画する隔壁部と、を備え、前記画素それぞれは、基板上に設けられた第１電極と、前記第１電極の周辺部上の少なくとも一部に設けられた反射防止膜と、前記第１電極上に設けられた発光層と、前記発光層上に設けられた第２電極と、を備える。
本開示の実施形態に係る表示装置の全体構成を示す概略図である。 図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。 図２に示す画素回路２１０の構成を示す概略図である。 本開示の実施形態に係る画素回路２１０の動作について説明するための図である。 本開示の実施形態に係る表示装置１における画素の断面構造例を示す垂直断面図である。 第１の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第２の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第３の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第３の実施形態の変形例に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第４の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第５の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第６の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第７の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第８の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。 第９の実施形態の第１例に係る画素の一部平面構造例を示す平面図である。 第９の実施形態の第２例に係る画素の一部平面構造例を示す平面図である。 第９の実施形態の第３例に係る画素の一部平面構造例を示す平面図である。 第９の実施形態の第４例に係る画素の一部平面構造例を示す平面図である。 第９の実施形態の第５例に係る画素の一部平面構造例を示す平面図である。 第１０の実施形態に係る表示装置が適用されたレンズ交換式ミラーレスタイプのデジタルスチルカメラの正面図である。 第１０の実施形態に係る表示装置が適用されたレンズ交換式ミラーレスタイプのデジタルスチルカメラの背面図である。 第１０の実施形態に係る表示装置が適用されたヘッドマウントディスプレイの外観図である。
　以下に、本開示の実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
　また、以下に示す項目順序に従って本開示を説明する。
　　１．表示装置の説明
　　　１．１　表示装置の全体構成例
　　　１．２　画素回路の構成例
　　　１．３　画素回路の動作例
　　　１．４　画素の断面構造例
　　２．第１の実施形態
　　３．第２の実施形態
　　４．第３の実施形態
　　　４．１　変形例
　　５．第４の実施形態
　　６．第５の実施形態
　　７．第６の実施形態
　　８．第７の実施形態
　　９．第８の実施形態
　　１０．第９の実施形態
　　　１０．１　第１例
　　　１０．２　第２例
　　　１０．３　第３例
　　　１０．４　第４例
　　　１０．５　第５例
　　１１．第１０の実施形態
　１．表示装置の説明
　本開示に係る実施形態を説明するにあたり、以下の実施形態に係る表示装置について、図面を参照して詳細に説明する。ただし、以下の実施形態に係る半導体装置は、表示装置に限定されず、照明装置など、光を発する種々の機器に適用されてよい。
　１．１　表示装置の全体構成例
　まず、図１及び図２を参照して、以下の実施形態に係る表示装置の全体構成について説明する。図１は、実施形態に係る表示装置の全体構成を示す概略図である。図２は、図１に示す画素部、走査部及び選択部の構成をより詳細に示す概略図である。
　図１を参照すると、表示装置１は、表示パネル１０上に、画素アレイ２０と、走査部３０と、選択部４０と、が配置されて構成される。図２に示すように、画素アレイ２０は、複数の画素回路２１０が行列状に並べられて構成される。なお、便宜的に画素回路２１０と記載しているが、図２に示す「画素回路２１０」は、画素回路２１０の配線層を除いた部分を示しており、実際には、図２に示す「画素回路２１０」に対して各配線（後述する走査部３０や選択部４０から延伸する配線や、電源線３３２等）が接続されることにより、画素回路２１０が構成され得る。つまり、これらの配線は、複数の画素回路２１０に対して共通して設けられ得るものであるが、画素回路２１０の一部を構成し得るものでもあるため、図２では画素回路２１０の配線層を除いた部分を、便宜的に画素回路２１０として図示している。本明細書において、画素回路２１０と記載した場合には、このように、便宜的に、その配線層を除いた部分のみを指すことがある。
　１つの画素回路２１０が１つの副画素に対応する。ここで、表示装置１は、カラー表示が可能な表示装置であり、カラー画像を形成する単位となる１つの画素は、複数の副画素から構成される。具体的には、１つの画素は、赤色光を発光する副画素、緑色光を発光する副画素、及び青色光を発光する副画素の３つの副画素から構成される。図２では、模擬的に、各画素回路２１０に、各副画素に対応する色（Ｒ、Ｇ、Ｂ）を記載している。各画素回路２１０（すなわち、各副画素）における発光が適宜制御されることにより、画素アレイ２０において所望の画像が表示される。このように、画素アレイ２０は、表示装置１における表示面に対応する。
　ただし、以下の実施形態では、１つの画素を構成する副画素の組み合わせは、ＲＧＢの３原色の副画素の組み合わせに限定されない。例えば、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。具体的には、例えば、輝度向上のために３原色の副画素に対して白色光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために３原色の副画素に対して補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。あるいは、表示装置１は、副画素が存在せず、１つの画素回路２１０が１つの画素に対応するように構成されてもよい。更にあるいは、表示装置１はカラー表示可能なものでなくてもよく、モノクロ表示を行うものであってもよい。
　走査部３０は、画素アレイ２０の水平方向における一側に配置される。走査部３０からは、垂直方向に並べられて設けられる複数の配線が、画素アレイ２０に向かって水平方向に延伸する。具体的には、図２に示すように、走査部３０は、書込み走査部３０１と、第１駆動走査部３１１と、第２駆動走査部３２１と、から構成される。書込み走査部３０１からは複数の走査線３０２がそれぞれ画素回路２１０の各行に向かって延伸し、第１駆動走査部３１１からは複数の第１駆動線３１２がそれぞれ画素回路２１０の各行に向かって延伸し、第２駆動走査部３２１からは複数の第２駆動線３２２がそれぞれ画素回路２１０の各行に向かって延伸する。これら複数の配線（走査線３０２、第１駆動線３１２及び第２駆動線３２２）は、各画素回路２１０にそれぞれ接続されている。書込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１は、これら複数の配線の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。走査線３０２、第１駆動線３１２及び第２駆動線３２２と、画素回路２１０との接続状態の詳細、並びに書込み走査部３０１、第１駆動走査部３１１及び第２駆動走査部３２１の機能については、図３を参照して後述する。
　選択部４０は、画素アレイ２０の垂直方向における一側に配置される。選択部４０からは、水平方向に並べられて設けられる複数の配線が、画素アレイ２０に向かって垂直方向に延伸する。具体的には、図２に示すように、選択部４０は、信号出力部４０１から構成される。信号出力部４０１からは複数の信号線４０２がそれぞれ画素回路２１０の各列に向かって延伸する。これら複数の信号線４０２は、画素アレイ２０における各画素回路２１０にそれぞれ接続されている。信号出力部４０１は、これら複数の信号線４０２の電位を適宜変更することにより、表示面全体として所望の画像が表示され得るように各画素回路２１０の動作を制御する。信号線４０２と画素回路２１０との接続状態の詳細、及び信号出力部４０１の機能については、図３を参照して後述する。
　このように、走査部３０から水平方向に延伸する配線が、行列状に並べられた画素回路２１０の各行に対応して設けられ、各画素回路２１０に接続される。また、選択部４０から垂直方向に延伸する配線が、行列状に並べられた画素回路２１０の各列に対応して設けられ、各画素回路２１０に接続される。そして、走査部３０及び選択部４０によって、これら複数の配線の電位が適宜変更されることにより、画素アレイ２０の各画素回路の動作が制御される。
　１．２　画素回路の構成例
　次に、図３を参照して、図２に示す画素回路２１０の構成例について説明する。図３は、図２に示す画素回路２１０の構成を示す概略図である。図３では、図２に示す複数の画素回路２１０のうちの１つの画素回路２１０の回路構成を示すとともに、当該画素回路２１０に対する、走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２の接続状態を示している。
　図３に示すように、画素回路２１０は、発光素子である有機発光ダイオード２１１と、当該有機発光ダイオード２１１に電流を流すことによって当該有機発光ダイオード２１１を駆動する駆動回路と、から構成される。当該駆動回路は、アクティブ素子である４つのトランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）と、容量素子（保持容量２１５、及び補助容量２１６）と、から構成される。これらの素子に対して各配線（上記の走査線３０２、第１駆動線３１２、第２駆動線３２２及び信号線４０２、並びに後述する電源線３３２等）が接続されて、画素回路２１０が構成される。
　なお、有機発光ダイオード２１１としては、一般的な構造を有する有機発光ダイオードを用いることができる。また、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７は、シリコン等の半導体上に形成されるＰチャネル型の４端子（ソース／ゲート／ドレイン／バックゲート）のトランジスタであり、その構造は、一般的なＰチャネル型の４端子のトランジスタと同様であってよい。従って、ここでは、有機発光ダイオード２１１、駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７の構造については、その詳細な説明を省略する。
　有機発光ダイオード２１１のカソード電極は、画素アレイ２０の全ての画素回路２１０に対して共通に設けられる共通電源線３３１（電位：ＶＣＡＴＨ）に接続される。有機発光ダイオード２１１のアノード電極には、駆動トランジスタ２１２のドレイン電極が接続される。
　駆動トランジスタ２１２のソース電極には発光制御トランジスタ２１４のドレイン電極が接続され、発光制御トランジスタ２１４のソース電極は電源線３３２（電位：Ｖｃｃ、Ｖｃｃは電源電位）に接続される。また、駆動トランジスタ２１２のゲート電極はサンプリングトランジスタ２１３のドレイン電極に接続され、サンプリングトランジスタ２１３のソース電極は信号線４０２に接続される。
　従って、サンプリングトランジスタ２１３が導通状態にされることにより、駆動トランジスタ２１２のゲート電極に信号線４０２の電位に対応する電位が印加され（信号線４０２の電位が書き込まれ）、駆動トランジスタ２１２が導通状態にされる。また、このとき、発光制御トランジスタ２１４が導通状態にされることにより、駆動トランジスタ２１２のソース電極に信号電位Ｖｃｃに対応する電位が印加され、駆動トランジスタ２１２にドレイン－ソース間電流Ｉｄｓが発生し、有機発光ダイオード２１１が駆動されることとなる。このとき、ドレイン－ソース間電流Ｉｄｓの大きさは、駆動トランジスタ２１２のゲート電位Ｖｇに応じて変化するため、駆動トランジスタ２１２のゲート電位Ｖｇ、すなわちサンプリングトランジスタ２１３によって書き込まれた信号線４０２の電位に応じて、有機発光ダイオード２１１の発光輝度が制御されることとなる。
　このように、駆動トランジスタ２１２は、そのドレイン－ソース間電流Ｉｄｓによって有機発光ダイオード２１１を駆動させる機能を有する。また、サンプリングトランジスタ２１３は、信号線４０２の電位に応じて駆動トランジスタ２１２のゲート電圧を制御する、すなわち駆動トランジスタ２１２のオン／オフを制御することにより、信号線４０２の電位を画素回路２１０に書き込む機能を有する（すなわち、信号線４０２の電位を書き込む画素回路２１０をサンプリングする機能を有する）。また、発光制御トランジスタ２１４は、駆動トランジスタ２１２のソース電極の電位を制御することにより、駆動トランジスタ２１２のドレイン－ソース間電流Ｉｄｓを制御し、有機発光ダイオード２１１の発光／非発光を制御する機能を有する。
　保持容量２１５は、駆動トランジスタ２１２のゲート電極（すなわち、サンプリングトランジスタ２１３のドレイン電極）と、駆動トランジスタ２１２のソース電極との間に接続される。つまり、保持容量２１５は、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを保持する。補助容量２１６は、駆動トランジスタ２１２のソース電極と、電源線３３２との聞に接続される。補助容量２１６は、信号線４０２の電位を書き込んだときに駆動トランジスタ２１２のソース電位が変動するのを抑制する作用をなす。
　信号出力部４０１は、信号線４０２の電位（信号線電圧Ｄａｔｅ）を適宜制御することにより、当該信号線４０２の電位を画素回路２１０に書き込む（具体的には、上述したように、サンプリングトランジスタ２１３によって選択された画素回路２１０に対して信号線４０２の電位が書き込まれる）。以下の実施形態では、信号出力部４０１は、信号線４０２を介して、映像信号に対応する信号電圧Ｖｓｉｇと、第１基準電圧Ｖｒｅｆと第２基準電圧Ｖｏｆｓとを選択的に出力する。ここで、第１基準電圧Ｖｒｅｆは、有機発光ダイオード２１１を確実に消光させるための基準電圧である。また、第２基準電圧Ｖｏｆｓは、映像信号に対応する信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述するしきい値補正動作を行う際に用いられる。
　サンプリングトランジスタ２１３のゲート電極には走査線３０２が接続される。書込み走査部３０１は、走査線３０２の電位（走査線電圧ＷＳ）を変更することによりサンプリングトランジスタ２１３のオン／オフを制御し、上述した信号線４０２の電位（例えば、映像信号に対応する信号電圧Ｖｓｉｇ）を画素回路２１０に書き込む処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の走査線３０２がそれぞれ延伸されている。書込み走査部３０１は、各画素回路２１０への信号線４０２の電位の書き込みに際して、複数の走査線３０２に対して所定の値の走査線電圧ＷＳを順次供給することにより、各画素回路２１０を行単位で順番に走査する。
　なお、信号線４０２についても、実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各列に対して、複数の信号線４０２がそれぞれ延伸されている。信号出力部４０１から択一的に出力される映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓは、複数の信号線４０２を介して各画素回路２１０に対して、書込み走査部３０１による走査によって選択された画素行の単位で書き込まれる。つまり、信号出力部４０１は、信号線４０２の電位を行単位で書き込む。
　発光制御トランジスタ２１４のゲート電極には第１駆動線３１２が接続される。第１駆動走査部３１１は、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）を変更することにより発光制御トランジスタ２１４のオン／オフを制御し、上述した有機発光ダイオード２１１の発光／非発光を制御する処理を実行する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第１駆動線３１２がそれぞれ延伸されている。第１駆動走査部３１１は、書込み走査部３０１による走査に同期して、複数の第１駆動線３１２に対して所定の値の第１駆動線電圧ＤＳを順次供給することにより、各画素回路２１０の発光／非発光を適宜制御する。
　ここで、更に、画素回路２１０には、有機発光ダイオード２１１のアノード電極にスイッチングトランジスタ２１７のソース電極が接続される。スイッチングトランジスタ２１７のドレイン電極はグランド線３３３（電位：Ｖｓｓ、Ｖｓｓはグランド電位）に接続される。当該スイッチングトランジスタ２１７によって形成される電流経路によって、有機発光ダイオード２１１の非発光期間に駆動トランジスタ２１２に流れる電流が、グランド線３３３に流れることとなる。
　ここで、以下の実施形態に係る画素回路２１０を駆動する際には、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われ、更に、当該しきい値補正動作を行う前段階として、しきい値補正準備動作が行われる。かかるしきい値補正準備動作では、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われるが、その結果、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが、駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなる。これは、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておかなければ、しきい値補正動作を正常に行うことができないからである。
　従って、上記の駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化する動作が行われると、有機発光ダイオード２１１の非発光期間であるにもかかわらず、有機発光ダイオード２１１のアノード電位Ｖａｎｏが当該有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えてしまう事態が生じ得る。すると、駆動トランジスタ２１２から有機発光ダイオード２１１に電流が流れ込み、非発光期間であるにもかかわらず有機発光ダイオード２１１が発光する現象が生じることになる。
　そこで、以下の実施形態では、かかる現象を防止するために、上述したスイッチングトランジスタ２１７による電流回路を設ける。これにより、上記の駆動トランジスタ２１２からの電流が、有機発光ダイオード２１１に流れ込むことなく、かかる電流回路の方に流れ込むこととなり、意図せぬ有機発光ダイオード２１１の発光を防止することが可能となる。
　スイッチングトランジスタ２１７のゲート電極には、第２駆動線３２２が接続される。第２駆動走査部３２１は、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）を変更することによりスイッチングトランジスタ２１７のオン／オフを制御する。具体的には、第２駆動走査部３２１は、第２駆動線電圧ＡＺを適宜変更することにより、被発光期間の間、より詳細には少なくともしきい値補正準備動作を行い、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくなっている期間の間、スイッチングトランジスタ２１７を導通状態にし、上述した電流回路を開放する。実際には、図２を参照して説明したように、行列状に並べられた複数の画素回路２１０の各行に対して、複数の第２駆動線３２２がそれぞれ延伸されている。第２駆動走査部３２１は、書込み走査部３０１による走査に同期して、複数の第２駆動線３２２に対して所定の値の第２駆動線電圧ＡＺを順次供給することにより、上記の期間、スイッチングトランジスタ２１７が導通状態となるように、当該スイッチングトランジスタ２１７の駆動を適宜制御する。
　なお、書込み走査部３０１、第１駆動走査部３１１、第２駆動走査部３２１及び信号出力部４０１は、例えばシフトレジスタ回路等、上述した機能を実現し得る各種の回路によって、公知の手法を用いて構成され得るため、ここではその詳細な回路構成についての説明は省略する。
　１．３　画素回路の動作例
　以上で説明した画素回路２１０の動作例について説明する。図４は、以下の実施形態に係る画素回路２１０の動作について説明するための図である。図４では、画素回路２１０の動作に係る各信号のタイミング波形図を示している。具体的には、図４では、１水平期間（１Ｈ期間）における、信号線４０２の電位（信号線電圧Ｄａｔｅ）、走査線３０２の電位（走査線電圧ＷＳ）、第１駆動線３１２の電位（第１駆動線電圧ＤＳ）、第２駆動線３２２の電位（第２駆動線電圧ＡＺ）、駆動トランジスタ２１２のソース電位Ｖｓ、及び駆動トランジスタ２１２のゲート電位Ｖｇの変化の様子をそれぞれ示している。
　なお、サンプリングトランジスタ２１３、発光制御トランジスタ２１４、及びスイッチングトランジスタ２１７はＰチャネル型であるため、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが低電位の状態で、これらのトランジスタがオン状態、すなわち導通状態となり、走査線電圧ＷＳ、第１駆動線電圧ＤＳ及び第２駆動線電圧ＡＺが高電位の状態で、これらのトランジスタがオフ状態、すなわち非導通状態となることに留意されたい。駆動トランジスタ２１２についても同様に、ゲート電位Ｖｇが低電位の場合に当該駆動トランジスタ２１２が導通状態となり、ゲート電位Ｖｇが高電位の場合に当該駆動トランジスタ２１２が非導通状態となる。また、上述したように、信号線電圧Ｄａｔｅについては、映像信号に対応する信号電圧Ｖｓｉｇ、第１基準電圧Ｖｒｅｆ、及び第２基準電圧Ｖｏｆｓのいずれかが択一的に選択される。図４に示す波形図では、一例として、Ｖｒｅｆ＝Ｖｃｃ（電源電位）としている。
　有機発光ダイオード２１１の発光期間の終了時には、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる（時刻t１）。一方、時刻t１において、信号線電圧Ｄａｔｅは第１基準電圧Ｖｒｅｆに制御されている。従って、走査線電圧ＷＳが高電位から低電位に遷移することで、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈ以下になるため、駆動トランジスタ２１２がカットオフする。駆動トランジスタ２１２がカットオフすると、有機発光ダイオード２１１への電流供給の経路が遮断されるため、有機発光ダイオード２１１のアノード電位Ｖａｎｏが徐々に低下する。やがて、当該アノード電位Ｖａｎｏが、有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌ以下になると、有機発光ダイオード２１１が完全に消光状態となる（時刻t１～ｔ２の期間：消光期間）。
　消光期間に次いで、後述するしきい値補正動作を行う前の準備動作（しきい値補正準備動作）を行う期間が設けられる（時刻t２～ｔ３の期間：しきい値補正準備期間）。具体的には、しきい値補正準備期間が開始されるタイミングである時刻t２で、走査線電圧ＷＳが高電位から低電位に遷移することで、サンプリングトランジスタ２１３が導通状態になる。一方、時刻t２において、信号線電圧Ｄａｔｅは第２基準電圧Ｖｏｆｓに制御されている。信号線電圧Ｄａｔｅが第２基準電圧Ｖｏｆｓである状態において、サンプリングトランジスタ２１３が導通状態になることで、駆動トランジスタ２１２のゲート電位Ｖｇが当該第２基準電圧Ｖｏｆｓになる。
　また、時刻ｔ２では、第１駆動線電圧ＤＳが低電位の状態にあり、発光制御トランジスタ２１４が導通状態にされている。従って、駆動トランジスタ２１２のソース電位Ｖｓは電源電圧Ｖｃｃになる。このとき、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｏｆｓ－Ｖｃｃとなる。
　ここで、しきい値補正動作を行うためには、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓを、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈよりも大きくしておく必要がある。そのため、｜Ｖｇ｜＝｜Ｖｏｆｓ－Ｖｃｃ｜＞｜Ｖｔｈ｜となるように各電圧値が設定される。
　このように、駆動トランジスタ２１２のゲート電位Ｖｇを第２基準電圧Ｖｏｆｓに設定し、かつ、駆動トランジスタ２１２のソース電位Ｖｓを電源電圧Ｖｃｃに設定する初期化動作が、しきい値補正準備動作である。つまり、第２基準電圧Ｖｏｆｓ及び電源電圧Ｖｃｃが、それぞれ、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓの初期化電圧である。
　しきい値補正準備期間が終了すると、次に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈを補正するしきい値補正動作が行われる（時刻t３～ｔ４の期間：しきい値補正期間）。しきい値補正動作を行う期間では、まず、当該しきい値補正期間が開始されるタイミングである時刻ｔ３で、第１駆動線電圧ＤＳが低電位から高電位に遷移し、発光制御トランジスタ２１４が非導通状態になる。これにより、駆動トランジスタ２１２のソース電位Ｖｓがフローティング状態になる。一方、時刻ｔ３において、走査線電圧ＷＳは高電位に制御されており、サンプリングトランジスタ２１３は非導通状態になっている。従って、時刻ｔ３において、駆動トランジスタ２１２のゲート電位Ｖｇもフローティング状態となり、駆動トランジスタ２１２のソース電極とゲート電極は、互いにフローティングの状態で、保持容量２１５を介して接続された状態になる。これにより、図示するように、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇが、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に徐々に変化していく。
　このように、駆動トランジスタ２１２のゲート電位Ｖｇの初期化電圧Ｖｏｆｓ及び駆動トランジスタ２１２のソース電位Ｖｓの初期化電圧Ｖｃｃを基準として、フローティング状態において駆動トランジスタ２１２のしきい値電圧Ｖｔｈに応じた所定の値に駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇを変化させる動作が、しきい値補正動作である。このしきい値補正動作が進むと、やがて、駆動トランジスタ２１２のゲート－ソース間電圧Ｖｇｓは、駆動トランジスタ２１２のしきい値電圧Ｖｔｈに収束する。このしきい値電圧Ｖｔｈに相当する電圧は保持容量２１５に保持される。
　ここで、駆動トランジスタ２１２のしきい値電圧Ｖｔｈには当然設計値が存在するが、製造ばらつき等により、実際のしきい値電圧Ｖｔｈは、必ずしも当該設計値とは一致しない。これに対して、上記のようなしきい値補正動作を行うことにより、有機発光ダイオード２１１を発光させる前に、実際のしきい値電圧Ｖｔｈに相当する電圧を保持容量２１５に保持させることができる。これにより、後述するように、その後に有機発光ダイオード２１１を発光させるために駆動トランジスタ２１２を駆動させる際に、当該駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきを打ち消すことができる。従って、駆動トランジスタ２１２の駆動をより精度良く制御することが可能となり、所望の輝度をより好適に得ることが可能となる。
　しきい値補正期間が終了すると、次に、映像信号に対応する信号電圧Ｖｓｉｇを書き込む信号書き込み動作が行われる（時刻t４～ｔ５の期間：信号書き込み期間）。信号書き込み期間では、当該信号書き込み期間が開始されるタイミングである時刻ｔ４において、走査線電圧ＷＳが高電位から低電位に遷移し、サンプリングトランジスタ２１３が導通状態にされる。一方、時刻ｔ４において、信号線電圧Ｄａｔｅは映像信号に応じた信号電圧Ｖｓｉｇに制御されているため、保持容量２１５に当該映像信号に応じた信号電圧Ｖｓｉｇが書き込まれることとなる。この映像信号に対応する信号電圧Ｖｓｉｇの書き込みの際に、駆動トランジスタ２１２のソース電極と電源線３３２との聞に接続されている補助容量２１６は、駆動トランジスタ２１２のソース電位Ｖｓが変動するのを抑える役割を果たす。そして、映像信号に応じた信号電圧Ｖｓｉｇが書き込まれる際、すなわち映像信号に応じた信号電圧Ｖｓｉｇが駆動トランジスタ２１２のゲート電極に印加され当該駆動トランジスタ２１２が駆動される際に、駆動トランジスタ２１２のしきい値電圧Ｖｔｈが、しきい値補正動作において保持容量２１５に保持されたしきい値電圧Ｖｔｈに相当する電圧と相殺される。つまり、上記のしきい値補正動作を行ったことにより、画素回路２１０ごとの駆動トランジスタ２１２のしきい値電圧Ｖｔｈのばらつきが打ち消される。
　時刻ｔ５において走査線電圧ＷＳが低電位から高電位に遷移し、サンプリングトランジスタ２１３が非導通状態にされることで、信号書き込み期間が終了する。信号書き込み期間が終了すると、次に、時刻ｔ６から発光期間が開始される。発光期間が開始されるタイミングである時刻ｔ６では、第１駆動線電圧ＤＳが高電位から低電位に遷移することで、発光制御トランジスタ２１４が導通状態にされる。これにより、電源電圧Ｖｃｃを有する電源線３３２から発光制御トランジスタ２１４を介して駆動トランジスタ２１２のソース電極に電流が供給される。
　このとき、サンプリングトランジスタ２１３が非導通状態にあることで、駆動トランジスタ２１２のゲート電極は信号線４０２から電気的に切り離されてフローティング状態にある。駆動トランジスタ２１２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２１２のゲート－ソース間に保持容量２１５が接続されていることにより、駆動トランジスタ２１２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタ２１２のソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量２１５に保持されているゲート－ソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタ２１２のソース電位Ｖｓは、トランジスタの飽和電流に応じた有機発光ダイオード２１１の発光電圧Ｖｏｌｅｄまで上昇する。
　このように、駆動トランジスタ２１２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作のことをブートストラップ動作という。換言すれば、ブートストラップ動作は、保持容量２１５に保持されたゲート－ソース間電圧Ｖｇｓ、すなわち保持容量２１５の両端間電圧を保持したまま、駆動トランジスタ２１２のゲート電位Ｖｇ及びソース電位Ｖｓが変動する動作である。
　そして、駆動トランジスタ２１２のドレイン－ソース間電流Ｉｄｓが有機発光ダイオード２１１に流れ始めることにより、当該ドレイン－ソース間電流Ｉｄｓに応じて有機発光ダイオード２１１のアノード電位Ｖａｎｏが上昇する。やがて、有機発光ダイオード２１１のアノード電位Ｖａｎｏが有機発光ダイオード２１１のしきい値電圧Ｖｔｈｅｌを超えると、有機発光ダイオード２１１に駆動電流が流れ始め、有機発光ダイオード２１１が発光を開始する。
　以上説明した動作が、１Ｈ期間内に、各画素回路２１０において実行される。なお、上述したように、スイッチングトランジスタ２１７は、非発光期間に駆動トランジスタ２１２から有機発光ダイオード２１１に向かって流れ込む電流に起因して発生する当該有機発光ダイオード２１１の意図せぬ発光を防止するためのものであるから、第２駆動線電圧ＡＺは、非発光期間においてスイッチングトランジスタ２１７が導通状態になるように適宜制御される。図示する例であれば、発光期間が終了する時刻ｔ１において第２駆動線電圧ＡＺが高電位から低電位に遷移し、次の発光期間が終開始される時刻ｔ６の直前で、第２駆動線電圧ＡＺが低電位から高電位に遷移する。
　なお、以上で説明した表示装置１の全体構成や、画素回路２１０の構成、画素回路２１０の動作はあくまで一例であって、本開示はかかる例に限定されるものではない。例えば、以下の実施形態に係る表示装置１には、一般的な表示装置において用いられている各種の公知の構成が必要に応じて適宜適用されてよい。
　１．４　画素の断面構造例
　つづいて、上述した表示装置１における画素の断面構造例について説明する。図５は、以下の実施形態に係る表示装置１における画素の断面構造例を示す垂直断面図である。なお、なお、本説明及び以下の説明において、垂直とは、画素アレイ２０（図１参照）における画素（例えば、画素回路２１０）の配列面に対して垂直であることを意味してよい。また、図５には、表示装置１における有機発光ダイオード２１１を含む画素の一部断面構造例が示されている。
　図５を参照すると、以下の実施形態に係る表示装置１における画素は、第１基板１１上に、白色光を発する発光素子である複数の有機発光ダイオード２１１と、当該有機発光ダイオード２１１の上層に設けられ、当該有機発光ダイオード２１１の各々に対応して各色のカラーフィルタ（ＣＦ）が形成されるＣＦ層３３と、を備える。また、ＣＦ層３３の上層には、有機発光ダイオード２１１からの光に対して透明な材料で形成される第２基板３４が配置される。また、第１基板１１には、有機発光ダイオード２１１の各々に対応して、当該有機発光ダイオード２１１を駆動するための薄膜トランジスタ（ＴＦＴ：Thin　Film　Transistor）１５が設けられる。ＴＦＴ１５は、上述した画素回路を構成する各トランジスタ（駆動トランジスタ２１２、サンプリングトランジスタ２１３、発光制御トランジスタ２１４及びスイッチングトランジスタ２１７）に対応するものである。ＴＦＴ１５によって任意の有機発光ダイオード２１１が選択的に駆動され、駆動された当該有機発光ダイオード２１１からの光が対応するＣＦを通過してその色が適宜変換され、第２基板３４を介して上方から出射されることにより、所望の画像、文字等が表示される。
　なお、以下の説明では、表示装置１における各層の積層方向を上下方向とも呼称する。その際、第１基板１１が配置される方向を下方向とし、第２基板３４が配置される方向を上方向とする。また、上下方向に垂直な面のことを水平面とも呼称する。
　このように、図５に示す表示装置１は、カラー表示可能な、アクティブマトリックス方式で駆動される上面発光型の表示装置である。ただし、以下の実施形態はかかる例に限定されず、以下の実施形態に係る表示装置１は、第１基板１１を介して光が出射される下面発光型の表示装置であってもよい。
　（第１基板及び第２基板）
　図示する構成例では、第１基板１１は、例えば、シリコン基板から構成される。また、第２基板３４は石英ガラスから構成される。ただし、以下の実施形態はかかる例に限定されず、第１基板１１及び第２基板３４としては、各種の公知の材料が用いられてもよい。例えば、第１基板１１及び第２基板３４は、高歪点ガラス基板、ソーダガラス（Ｎａ２Ｏ、ＣａＯ及びＳｉＯ２の混合物）基板、硼珪酸ガラス（Ｎａ２Ｏ、Ｂ２Ｏ３及びＳｉＯ２の混合物）基板、フォルステライト（Ｍｇ２ＳｉＯ４）基板、鉛ガラス（Ｎａ２Ｏ、ＰｂＯ及びＳｉＯ２の混合物）基板、表面に絶縁膜が形成された各種ガラス基板、石英基板、表面に絶縁膜が形成された石英基板、表面に絶縁膜が形成されたシリコン基板、又は有機ポリマー基板（例えば、ポリメチルメタクリレート（ポリメタクリル酸メチル：ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、若しくはポリエチレンテレフタレート（ＰＥＴ）等）によって形成され得る。第１基板１１と第２基板３４を構成する材料は、同じであってもよいし、異なっていてもよい。ただし、上述したように表示装置１は上面発光型であるから、第２基板３４は、有機発光ダイオード２１１からの光を好適に透過し得る、透過率の高い材料によって形成されることが好ましい。
　（発光素子及び隔壁部）
　有機発光ダイオード２１１は、第１電極２１と、第１電極２１の上に設けられる有機層２３と、有機層２３上に形成される第２電極２２と、を有する。より具体的には、第１電極２１の上に、当該第１電極２１の少なくとも一部を露出するように開口部２５が設けられる隔壁部５２が積層されており、有機層２３は、当該開口部２５の底部において露出した第１電極２１の上に設けられる。つまり、有機発光ダイオード２１１は、隔壁部５２の開口部２５において、第１電極２１、有機層２３及び第２電極２２がこの順に積層された構成を有する。この積層構造が各画素の発光部２４として機能する。つまり、有機発光ダイオード２１１の、隔壁部５２の開口部２５に当たる部分が発光面となる。また、隔壁部５２は、画素間に設けられて画素それぞれを区画することで画素の面積を画定する画素定義膜として機能する。
　有機層２３は、有機発光材料からなる発光層を備え、白色光を発光可能に構成される。有機層２３の具体的な構成は限定されず、各種の公知な構成であってもよい。例えば、有機層２３は、正孔輸送層と発光層と電子輸送層との積層構造、正孔輸送層と電子輸送層を兼ねた発光層との積層構造、又は正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層との積層構造等から構成することができる。また、これらの積層構造等を「タンデムユニット」とする場合、有機層２３は、第１のタンデムユニット、接続層、及び第２のタンデムユニットが積層された２段のタンデム構造を有してもよい。あるいは、有機層２３は、３つ以上のタンデムユニットが積層された３段以上のタンデム構造を有してもよい。有機層２３が複数のタンデムユニットからなる場合には、発光層の発光色を赤色、緑色、青色と各タンデムユニットで変えることで、全体として白色を発光する有機層２３を得ることができる。
　図示する構成例では、有機層２３は、有機材料を真空蒸着することによって形成される。ただし、以下の実施形態はかかる例に限定されず、有機層２３は各種の公知の方法によって形成されてもよい。例えば、有機層２３の形成方法としては、真空蒸着法等の物理的気相成長法（ＰＶＤ法）、スクリーン印刷法やインクジェット印刷法といった印刷法、転写用基板上に形成されたレーザ吸収層と有機層の積層構造に対してレーザを照射することでレーザ吸収層上の有機層を分離して当該有機層を転写するレーザ転写法、又は各種の塗布法等を用いることができる。
　第１電極２１は、アノードとして機能する。上述したように表示装置１は上面発光型であるから、第１電極２１は、有機層２３からの光を反射し得る材料によって形成される。図示する構成例では、第１電極２１はアルミニウムとネオジムとの合金（Ａｌ－Ｎｄ合金）によって形成される。また、第１電極２１の膜厚は、例えば０．１μｍ～１μｍ程度である。ただし、以下の実施形態はかかる例に限定されず、第１電極２１は、一般的な有機ＥＬ表示装置においてアノードとして機能する光反射側の電極の材料として用いられている各種の公知の材料によって形成されてもよい。また、第１電極２１の膜厚も上記の例に限定されず、第１電極２１は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
　例えば、第１電極２１は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、若しくはタンタル（Ｔａ）といった仕事関数の高い金属、又は合金（例えば、銀を主成分とし、０．３質量％～１質量％のパラジウム（Ｐｄ）と、０．３質量％～１質量％の銅とを含むＡｇ－Ｐｄ－Ｃｕ合金、又はＡｌ－Ｎｄ合金等）によって形成され得る。あるいは、第１電極２１としては、アルミニウム又はアルミニウムを含む合金等の仕事関数の値が小さく、かつ光反射率の高い導電材料を用いることができる。この場合には、第１電極２１上に適切な正孔注入層を設けるなどして正孔注入性を向上させることが好ましい。あるいは、第１電極２１は、誘電体多層膜やアルミニウムといった光反射性の高い反射膜上に、インジウムとスズの酸化物（ＩＴＯ）やインジウムと亜鉛の酸化物（ＩＺＯ）等の正孔注入特性に優れた透明導電材料を積層した構造とすることもできる。
　第２電極２２は、カソードとして機能する。上述したように表示装置１は上面発光型であるから、第２電極２２は、有機層２３からの光を透過し得る材料によって形成される。図示する構成例では、第２電極２２はマグネシウムと銀との合金（Ｍｇ－Ａｇ合金）によって形成される。また、第２電極２２の膜厚は、例えば１０ｎｍ（ナノメートル）程度である。ただし、以下の実施形態はかかる例に限定されず、第２電極２２は、一般的な有機ＥＬ表示装置においてカソードとして機能する光透過側の電極の材料として用いられている各種の公知の材料によって形成されてもよい。また、第２電極２２の膜厚も上記の例に限定されず、第２電極２２は、一般的に有機ＥＬ表示装置において採用されている膜厚の範囲で適宜形成され得る。
　例えば、第２電極２２は、アルミニウム、銀、マグネシウム、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、ストロンチウム（Ｓｒ）、アルカリ金属と銀との合金、アルカリ土類金属と銀との合金（例えば、マグネシウムと銀との合金（Ｍｇ－Ａｇ合金））、マグネシウムとカルシウムとの合金（Ｍｇ－Ｃａ合金）、アルミニウムとリチウムとの合金（Ａｌ－Ｌｉ合金）等によって形成され得る。これらの材料を単層で用いる場合には、第２電極２２の膜厚は、例えば４ｎｍ～５０ｎｍ程度である。あるいは、第２電極２２は、有機層２３側から、上述した材料層と、例えばＩＴＯやＩＺＯからなる透明電極（例えば、厚さ３０ｎｍ～１μｍ程度）とが積層された構造とすることもできる。このような積層構造とした場合には、上述した材料層の厚さを例えば１ｎｍ～４ｎｍ程度と薄くすることもできる。あるいは、第２電極２２は、透明電極のみで構成されてもよい。あるいは、第２電極２２に対して、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金、金、金合金等の低抵抗材料から成るバス電極（補助電極）を設け、第２電極２２全体として低抵抗化を図ってもよい。
　図示する構成例では、第１電極２１及び第２電極２２は、真空蒸着法によって所定の厚さだけ材料を成膜した後に、当該膜をエッチング法によってパターニングすることにより形成される。ただし、以下の実施形態はかかる例に限定されず、第１電極２１及び第２電極２２は、各種の公知の方法によって形成されてもよい。第１電極２１及び第２電極２２の形成方法としては、例えば、電子ビーム蒸着法、熱フィラメント蒸着法、真空蒸着法を含む蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）、有機金属化学気相蒸着法（ＭＯＣＶＤ法）、イオンプレーティング法とエッチング法との組合せ、各種の印刷法（例えば、スクリーン印刷法、インクジェット印刷法、若しくはメタルマスク印刷法等）、メッキ法（電気メッキ法、若しくは無電解メッキ法等）、リフトオフ法、レーザアブレーション法、又はゾルゲル法等を挙げることができる。
　隔壁部５２は、ＳｉＯ２をＣＶＤ法によって所定の膜厚だけ成膜し、その後当該ＳｉＯ２膜をフォトリソグラフィ技術及びエッチング技術を用いてパターニングすることにより形成される。ただし、隔壁部５２の材料はかかる例に限定されず、隔壁部５２の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、隔壁部５２を構成する材料としては、ＳｉＯ２、ＭｇＦ、ＬｉＦ、ポリイミド樹脂、アクリル樹脂、フッ素樹脂、シリコーン樹脂、フッ素系ポリマー、又はシリコーン系ポリマー等を挙げることができる。
　（発光素子よりも下層の構成）
　第１基板１１において、有機発光ダイオード２１１を構成する第１電極２１は、ＳｉＯＮからなる層間絶縁層１６上に設けられている。そして、この層間絶縁層１６は、第１基板１１上に形成された発光素子駆動部を覆っている。
　発光素子駆動部は、複数のＴＦＴ１５から構成される。つまり、発光素子駆動部は、画素回路２１０の駆動回路に対応するものである。ＴＦＴ１５は、第１基板１１上に形成されるゲート電極１２、第１基板１１及びゲート電極１２上に形成されるゲート絶縁膜１３、並びにゲート絶縁膜１３上に形成される半導体層１４から構成される。半導体層１４のうち、ゲート電極１２の直上に位置する領域がチャネル領域１４Ａとして機能し、当該チャネル領域１４Ａを挟むように位置する領域がソース／ドレイン領域１４Ｂとして機能する。なお、図示する例では、ＴＦＴ１５はボトムゲート型であるが、以下の実施形態はかかる例に限定されず、ＴＦＴ１５はトップゲート型であってもよい。
　半導体層１４の上層に、ＣＶＤ法によって２層からなる層間絶縁層１６（下層層間絶縁層１６Ａ及び上層層間絶縁層１６Ｂ）が積層される。その際、下層層間絶縁層１６Ａが積層された後、当該下層層間絶縁層１６Ａのソース／ドレイン領域１４Ｂに当たる部分に、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該ソース／ドレイン領域１４Ｂを露出させるようにコンタクトホール１７が設けられ、当該コンタクトホール１７を埋め込むようにアルミニウムからなる配線１８が形成される。配線１８は、例えば真空蒸着法とエッチング法とを組み合わせて形成される。その後、上層層間絶縁層１６Ｂが積層される。
　上層層間絶縁層１６Ｂの配線１８が設けられる部分には、例えばフォトリソグラフィ技術及びエッチング技術を用いて当該配線１８を露出させるようにコンタクトホール１９が設けられる。そして、有機発光ダイオード２１１の第１電極２１を形成する際には、当該第１電極２１がコンタクトホール１９を介して配線１８と接触するように形成される。このように、有機発光ダイオード２１１は、その第１電極２１が、配線１８を介してＴＦＴ１５のソース／ドレイン領域１４Ｂ（図３に示す画素回路例であれば、駆動トランジスタ２１２のドレイン領域に対応する）と電気的に接続される。
　なお、上記の例では層間絶縁層１６をＳｉＯＮによって構成していたが、以下の実施形態はかかる例に限定されない。層間絶縁層１６は、一般的な有機ＥＬ表示装置において層間絶縁層として用いられ得る各種の公知の材料によって形成されてもよい。例えば、層間絶縁層１６の構成材料としては、ＳｉＯ２系材料（例えば、ＳｉＯ２、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、又はガラスペースト等）、ＳｉＮ系材料、絶縁性樹脂（例えば、ポリイミド樹脂、ノボラック系樹脂、アクリル系樹脂、ポリベンゾオキサゾール等）を、単独で、あるいは適宜組み合わせて使用することができる。また、層間絶縁層１６の形成方法も上記の例に限定されず、層間絶縁層１６の形成には、ＣＶＤ法、塗布法、スパッタリング法、又は各種印刷法等の公知の方法が用いられてもよい。更に、上記の例では、配線１８を、アルミニウムを真空蒸着法及びエッチング法によって成膜及びパターニングすることによって形成していたが、以下の実施形態はかかる例に限定されない。配線１８は、一般的な有機ＥＬ表示装置において配線として用いられる各種の材料を各種の方法によって成膜及びパターニングすることによって形成されてよい。
　（発光素子よりも上層の構成）
　有機発光ダイオード２１１の隔壁部５２に設けられる開口部２５は、その側壁が、下方に向かうにつれて開口面積が増加するように傾斜したテーパ形状を有するように形成される。そして、当該開口部２５に保護膜３１が埋め込まれる。つまり、保護膜３１は、有機発光ダイオード２１１の発光面の直上に設けられる、発光素子からの出射光を上方に向かって伝播する層である。また、隔壁部５２の開口部２５を上記のように形成することにより、開口部２５内の保護膜３１は、その積層方向における断面形状（すなわち、図示する断面形状）が略台形を有し、上方に底面を向けた切頭錐体形状を有する。
　保護膜３１は、Ｓｉ１－ｘＮｘを真空蒸着法によって開口部２５を埋め込むように成膜し、その後当該Ｓｉ１－ｘＮｘ膜の上面を化学機械研磨法（ＣＭＰ法）等によって平坦化することにより形成される。ただし、保護膜３１の材料はかかる例に限定されず、保護膜３１の材料としては、絶縁性を有する各種の材料を用いることができる。例えば、保護膜３１を構成する材料としては、Ｓｉ１－ｘＮｘ、ＩＴＯ、ＩＺＯ、ＴｉＯ２、Ｎｂ２Ｏ５、臭素含有ポリマー、硫黄含有ポリマー、チタン含有ポリマー、又はジルコニウム含有ポリマー等を挙げることができる。保護膜３１の形成方法もかかる例に限定されず、保護膜３１の形成方法としては、各種の公知の方法が用いられてもよい。
　隔壁部５２の上方に位置する保護膜３１の膜厚は、例えば、３．０μｍ程度であってもよい。ただし、これに限定されず、種々変形されてよい。平坦化された保護膜３１の上層には、平坦化膜３２が積層される。平坦化膜３２は、例えば、ＳｉＯ２をＣＶＤ法によって所定の膜厚（２．０μｍ程度）だけ積層し、その表面をＣＭＰ法等によって平坦化することによって形成される。
　ただし、保護膜３１及び平坦化膜３２の材料及び膜厚はかかる例に限定されず、保護膜３１及び平坦化膜３２は、一般的な有機ＥＬ表示装置の保護膜及び平坦化膜として用いられている各種の公知の材料によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてもよい。
　平坦化膜３２の上層には、ＣＦ層３３が形成される。このように、表示装置１は、有機発光ダイオード２１１が形成される第１基板１１上にＣＦ層３３が形成される、いわゆるオンチップカラーフィルタ（ＯＣＣＦ）方式の表示装置である。ＣＦ層３３の上層に、例えばエポキシ樹脂等の封止樹脂膜３５を介して第２基板３４が貼り合わされることにより、表示装置１が作製される。なお、封止樹脂膜３５の材料はかかる例に限定されず、封止樹脂膜３５の材料は、有機発光ダイオード２１１からの出射光に対する透過性が高いこと、下層に位置するＣＦ層３３及び上層に位置する第２基板３４との接着性に優れていること、及び下層に位置するＣＦ層３３との界面及び上層に位置する第２基板３４との界面における光の反射性が低いこと等を考慮して、適宜選択されてよい。ただし、以下の実施形態はかかる例に限定されず、表示装置１は、第２基板３４上にＣＦ層３３が形成され、当該ＣＦ層３３が有機発光ダイオード２１１と対向するように、第１基板１１と第２基板３４とが貼り合わされて作製される、いわゆる対向ＣＦ方式の表示装置であってもよい。
　ＣＦ層３３は、有機発光ダイオード２１１の各々に対して所定の面積を有する各色のＣＦが設けられるように、形成される。ＣＦ層３３は、例えばレジスト材をフォトリソグラフィ技術で所定の形状に露光、現像することにより、形成され得る。また、ＣＦ層３３の膜厚は、例えば２μｍ程度である。ただし、ＣＦ層３３の材料、形成方法及び膜厚はかかる例に限定されず、ＣＦ層３３は、一般的な有機ＥＬ表示装置のＣＦ層として用いられている各種の公知の材料、及び各種の公知の方法によって、一般的に有機ＥＬ表示装置において採用されている膜厚を有するように適宜形成されてもよい。
　図示する例では、ＣＦ層３３は、それぞれが所定の面積を有する赤色のＣＦ３３Ｒ、緑色のＣＦ３３Ｇ、及び青色のＣＦ３３Ｂが連続的に水平面内に分布するように構成されている。なお、以下の説明では、ＣＦ３３Ｒ、ＣＦ３３Ｇ及びＣＦ３３Ｂを特に区別する必要がない場合には、これらのうちの１つ又は複数を指して、単にＣＦ３３ａとも記載することとする。１つの有機発光ダイオード２１１と１つのＣＦ３３ａとの組み合わせにより、１つの副画素が形成される。
　つづいて、本開示の実施形態について、以下に説明する。なお、以下の実施形態では、上述した共通の構成から変更された構成に着目して説明する。また、以下の実施形態では、説明の簡略化のため、図５に例示した一部断面構造が簡略化されて示されている。例えば、保護膜３１より上の層が省略されるとともに、層間絶縁層１６より下の層構造、すなわち、層間絶縁層１６、半導体層１４、第１基板１１、ＴＦＴ１５、配線１８、コンタクトホール１７及び１９を含む構造が、上面が平坦な支持基板１０１に簡略化されて示されている。さらに、以下の説明では、見やすさのため、図示される各層のハッチングが図５における各層のハッチングから変更されている。
　２．第１の実施形態
　図６は、第１の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図６に示すように、本実施形態では、第１電極２１の周辺部における少なくとも一部が、第１電極２１の側面から上面にかけて設けられた反射防止膜１１０で覆われている。そして、この反射防止膜１１０は、画素間に設けられた隔壁部５２によって埋没するように覆われている。言い換えれば、反射防止膜１１０の側面と上面とは、隔壁部５２によって覆われている。
　反射防止膜１１０の材料には、例えば、モリブデン（Ｍｏ）や窒化チタン（ＴｉＮ）やＡＲＣ（Anti-Reflective　Coat）などの低反射材料が使用されてよい。ただし、これに限定されず、反射防止膜１１０で反射、散乱又は透過する光の強度を低減させることが可能な材料であれば、絶縁体又は導電体の種々の材料が使用されてよい。
　また、少なくとも第１電極２１の周辺部上に設けられた反射防止膜１１０の膜厚は、光透過性を低減させるために、例えば、２０ｎｍ以上、より好ましくは５０ｎｍ以上であってよい。ただし、第１電極２１の周辺部上が隆起することによって有機層２３より上層の成膜精度が低下することを抑制するために、反射防止膜１１０の膜厚は、１μｍ（マイクロメートル）以下であってもよい。
　このように、第１電極２１の周辺部における少なくとも一部を反射防止膜１１０で覆うことで、有機層２３を隔壁部５２の上部にまで延在させた場合でも、隔壁部５２下に位置する第１電極２１の周辺部が反射板として機能してしまうことによる意図しない発光や、隔壁部５２内を伝搬した光が隣接画素の電極で反射して迷光として取出されてしまうことを抑制することが可能となるため、各画素から取り出される光の色純度の低下を抑制することが可能となる。それにより、各画素の色純度の低下による色域の狭窄を抑制することが可能となる。
　３．第２の実施形態
　図７は、第２の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図７に示すように、本実施形態では、第１の実施形態において図６を用いて説明した断面構造と同様の構造において、第１電極２１が第１電極２２１に置き換えられている。
　第１電極２２１は、例えば、支持基板１０１（具体的には層間絶縁層１６）上に設けられた下層電極２１ａと、下層電極２１ａの側面及び上面の少なくとも一部を覆う上層電極２１ｂとから構成されている。
　下層電極２１ａには、例えば、上述した第１電極２１と同様の材料が用いられてよい。一方、下層電極２１ａを覆う上層電極２１ｂには、例えば、各画素がターゲットとする波長を透過することが可能な透明電極材料が用いられてよい。この透明電極材料の例としては、例えば、酸化インジウムスズ、酸化亜鉛、酸化スズ、酸化チタン、グラフェンなどを挙げることができる。
　このように、第１電極２２１を２層以上の積層構造とし、少なくともその最上層を透明電極で構成した場合でも、第１電極２２１の周辺部における少なくとも一部を反射防止膜１１０で覆うことで、第１電極２２１の周辺部での意図しない発光や隣接画素への迷光を抑制することが可能となるため、各画素から取り出される光の色純度の低下を抑制して、色域の狭窄を抑制することが可能となる。
　なお、図７では、第１電極２２１が２層である場合を例示したが、これに限定されず、３層以上であってもよい。
　４．第３の実施形態
　図８は、第３の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図８に示すように、本実施形態では、第１の実施形態において図６を用いて説明した断面構造と同様の構造において、反射防止膜１１０が反射防止膜３１０に置き換えられている。
　反射防止膜３１０は、反射防止膜１１０と同様に、第１電極２１の側面から上面にかけて設けられている。ただし、本実施形態では、反射防止膜３１０における第１電極２１の上面上の部分が、隔壁部５２の側面部分から第１電極２１の中心側に突出している。言い換えれば、反射防止膜３１０における第１電極２１の周辺部上の側面は、第１電極２１の周辺部上に位置する隔壁部５２の側面よりも第１電極２１の中心側に突出している。
　このように、第１電極２１の上面において反射防止膜３１０が隔壁部５２から突出している場合、各画素の領域は、反射防止膜３１０によって画定される。すなわち、本実施形態では、反射防止膜３１０が、第１電極２１の周辺部での意図しない発光や隣接画素への迷光を抑制する膜として機能するとともに、画素定義膜の一部としても機能する。すなわち、本実施形態では、隔壁部５２及び反射防止膜３１０が画素定義膜として機能する。
　なお、本実施形態では、反射防止膜３１０が絶縁体である隔壁部５２から突出しているため、反射防止膜３１０の材料には絶縁体が用いられてよい。
　また、図８では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　４．１　変形例
　図９は、図８に示した第３の実施形態に係る表示装置１における画素の一部断面構造の変形例を示す垂直断面図である。図９に示す例では、図８に示す例において、第１電極２１の周辺部に設けられた反射防止膜３１０上から隣接画素間の領域を介して隣接画素の第１電極２１の周辺部に設けられた反射防止膜３１０上まで設けられていた隔壁部５２が、隣接画素の反射防止膜３１０で挟まれた隣接画素間の領域にのみ設けられた隔壁部３５２に置き換えられている。
　このような構造においても、第１電極２１の側面から上面にかけて設けられた反射防止膜３１０が画素定義膜の一部として機能するため、第１電極２１の周辺部での意図しない発光や隣接画素への迷光を抑制することが可能となる。それにより、各画素から取り出される光の色純度の低下を抑制して、色域の狭窄を抑制することが可能となる。
　なお、本変形例では、反射防止膜３１０を隔壁部としても機能させるために、反射防止膜３１０の材料には絶縁体が用いられてよい。
　また、図９では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　５．第４の実施形態
　図１０は、第４の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図１０に示すように、本実施形態では、第３の実施形態の変形例において図９を用いて説明した断面構造と同様の構造において、反射防止膜３１０及び隔壁部３５２が反射防止膜４１０に置き換えられている。すなわち、本実施形態では、隔壁部３５２が省略され、その代わりに反射防止膜４１０が隣接画素間の領域を覆うように延在している。言い換えれば、本実施形態では、隔壁部３５２と反射防止膜３１０とが同一の膜（反射防止膜４１０）で形成されている。
　このような構造では、反射防止膜４１０が、第１電極２１の周辺部での意図しない発光や隣接画素への迷光を抑制する膜として機能するとともに、画素定義膜としても機能する。すなわち、本実施形態では、隔壁部５２及び反射防止膜３１０が画素定義膜として機能する。
　なお、本実施形態では、反射防止膜３１０を隔壁部としても機能させるために、反射防止膜３１０の材料には絶縁体が用いられてよい。
　また、図１０では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　６．第５の実施形態
　図１１は、第５の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図１１に示すように、本実施形態では、第１の実施形態において図６を用いて説明した断面構造と同様の構造において、隔壁部５２及び反射防止膜１１０が隔壁部５５２及び反射防止膜５１０に置き換えられている。
　隔壁部５５２は、第１電極２１の周辺部での隆起がなく、上面が略平坦な形状を有する。反射防止膜５１０は、隔壁部５５２の上面上であって、第１電極２１の周辺部上の少なくとも一部を覆う領域に設けられる。
　このように、第１電極２１の周辺部を隔壁部５５２で覆い、その上に反射防止膜５１０を設けた場合でも、第１電極２２１の周辺部での意図しない発光や隣接画素への迷光を抑制することが可能となるため、各画素から取り出される光の色純度の低下を抑制して、色域の狭窄を抑制することが可能となる。
　なお、本実施形態では、反射防止膜５１０が第１電極２１と接しない構造であるため、反射防止膜５１０の材料には絶縁体と導電体とのいずれが用いられてもよい。
　また、図１１では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　７．第６の実施形態
　図１２は、第６の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図１２に示すように、本実施形態では、第５の実施形態において図１１を用いて説明した断面構造と同様の構造において、反射防止膜５１０が第１電極２１上の隔壁部５５２の端から画素の中心側にせり出すことで、反射防止膜５１０と第１電極２１との間にエアギャップ６０１が形成された構造を備える。
　このように、反射防止膜５１０が隔壁部５５２の端からせり出してその下にエアギャップ６０１が形成された構造でも、第１電極２２１の周辺部での意図しない発光や隣接画素への迷光を抑制することが可能となるため、各画素から取り出される光の色純度の低下を抑制して、色域の狭窄を抑制することが可能となる。
　なお、本実施形態では、第５の実施形態と同様に、反射防止膜５１０が第１電極２１と接しない構造であるため、反射防止膜５１０の材料には絶縁体と導電体とのいずれが用いられてもよい。
　また、図１２では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　８．第７の実施形態
　図１３は、第７の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図１３に示すように、本実施形態では、第１の実施形態において図６を用いて説明した断面構造と同様の構造において、反射防止膜１１０が２層以上で構成された反射防止膜７１０に置き換えられている。
　図１３に示す例では、反射防止膜７１０は、第１電極２１の側面から上面にかけて設けられた下層反射防止膜７１１と、下層反射防止膜７１１の側面及び上面を覆うように設けられた上層反射防止膜７１２との２層構造を有する。
　下層反射防止膜７１１と上層反射防止膜７１２とは、同一の材料で構成されていてもよいし、異なる材料で構成されていてもよい。ただし、これに限定されず、反射防止膜７１０は、３層以上の積層構造を有してもよく、それぞれの材料が同一であっても異なっていてもよい。
　このように、反射防止膜７１０を積層構造とすることで、反射防止膜７１０を光の干渉を利用して反射光や透過光の強度を低減させる光学干渉膜として機能させることが可能となるため、反射防止膜７１０の反射率や透過率をより低減することが可能となるため、第１電極２２１の周辺部での意図しない発光や隣接画素への迷光をより抑制することが可能となる。それにより、各画素から取り出される光の色純度の低下をより抑制して、色域の狭窄をより抑制することが可能となる。
　また、図１２では、第１電極２１が単層である場合を例示したが、これに限定されず、第２の実施形態のように、３層以上であってもよい。
　９．第８の実施形態
　図１４は、第８の実施形態に係る表示装置１における画素の一部断面構造例を示す垂直断面図である。図１４に示すように、本実施形態では、第２の実施形態において図７を用いて説明した断面構造と、第３の実施形態において図８を用いて説明した断面構造とが組み合わされた構造を有する。
　第２の実施形態を他の実施形態と組み合わせる場合であって、第１電極２２１の上層電極２１ｂにＩＴＯなどの透明電極を用いる場合、反射防止膜３１０には、上層電極２１ｂよりも電荷注入性が低い材料が用いられてよい。例えば、第１電極２２１が有機発光ダイオード２１１のアノードとして機能する場合では、反射防止膜３１０の材料には、仕事関数が高い材料が用いられてよい。一方、第１電極２２１が有機発光ダイオード２１１のカソードとして機能する場合では、反射防止膜３１０の材料には、仕事関数が低い材料が用いられてよい。
　このように、反射防止膜３１０に上層電極２１ｂよりも電荷注入性が低い材料を用いることで、反射防止膜３１０で画素の発光領域を規定することが可能となるため、隔壁部５２の側端を反射防止膜３１０の側端よりも画素の外側に後退させることが可能となる。
　なお、上述した実施形態は、適宜組み合わせることが可能である。例えば、図１４では、第２の実施形態と第３の実施形態とを組み合わせた場合を例示したが、これに限定されず、第２の実施形態と第５の実施形態と第７の実施形態とを組み合わせるなど、種々変形されてよい。
　１０．第９の実施形態
　第９の実施形態では、上述した実施形態に係る隔壁部、反射防止膜及び第１電極の平面構造について、いくつか例を挙げて説明する。なお、以下の第１例から第４例では第１の実施形態に係る表示装置１における画素の一部平面構造例を示し、第５例では第５の実施形態に係る表示装置１における画素の一部平面構造例を示すが、これに限定されず、他の実施形態に対しても適宜適用することが可能である。
　１０．１　第１例
　図１５は、第１例に係る画素の一部平面構造例を示す平面図である。図１５に示すように、隔壁部５２Ａの開口部２５Ａの形状、第１電極２１Ａの平面形状、反射防止膜１１０Ａの外周形状、及び、反射防止膜１１０Ａの開口部１１５Ａの形状は、例えば、正方形や長方形などの矩形であってもよい。
　また、開口部２５Ａの形状、第１電極２１Ａの平面形状、反射防止膜１１０Ａの外周形状、及び、反射防止膜１１０Ａの開口部１１５Ａの形状は、それぞれの中心軸が一致するように、均一に配置されていてもよい。ただし、これに限定されず、それぞれの中心軸が行方向及び／又は列方向にズレるように、不均一に配置されていてもよい。
　１０．２　第２例
　図１６は、第２例に係る画素の一部平面構造例を示す平面図である。図１６に示すように、隔壁部５２Ｂの開口部２５Ｂの形状、第１電極２１Ｂの平面形状、反射防止膜１１０Ｂの外周形状、及び、反射防止膜１１０Ｂの開口部１１５Ｂの形状は、例えば、行方向又は列方向に細長いストライプ形状であってもよい。
　また、開口部２５Ｂの形状、第１電極２１Ｂの平面形状、反射防止膜１１０Ｂの外周形状、及び、反射防止膜１１０Ｂの開口部１１５Ｂの形状は、それぞれの中心軸が行方向及び／又は列方向にズレるように、不均一に配置されていてもよい。ただし、これに限定されず、それぞれの中心軸が一致するように、均一に配置されていてもよい。
　１０．３　第３例
　図１７は、第３例に係る画素の一部平面構造例を示す平面図である。図１７に示すように、隔壁部５２Ｃの開口部２５Ｃの形状、第１電極２１Ｃの平面形状、反射防止膜１１０Ｃの外周形状、及び、反射防止膜１１０Ｃの開口部１１５Ｃの形状は、例えば、正方形や長方形以外の多角形であってもよい。
　また、開口部２５Ｃの形状、第１電極２１Ｃの平面形状、反射防止膜１１０Ｃの外周形状、及び、反射防止膜１１０Ｃの開口部１１５Ｃの形状は、それぞれの中心軸が一致するように、均一に配置されていてもよい。ただし、これに限定されず、それぞれの中心軸が行方向及び／又は列方向にズレるように、不均一に配置されていてもよい。
　１０．４　第４例
　図１８は、第４例に係る画素の一部平面構造例を示す平面図である。図１８に示すように、隔壁部５２Ｄの開口部２５Ｄの形状、第１電極２１Ｄの平面形状、反射防止膜１１０Ｄの外周形状、及び、反射防止膜１１０Ｄの開口部１１５Ｄの形状は、例えば、矩形やストライプ形状や多角形や円形や楕円形など、それぞれ異なる形状であってもよい。ただし、その場合でも、第１電極２１Ｄの平面形状と反射防止膜１１０Ｄの外周形状とは相似の関係であってもよい。
　また、開口部２５Ｄの形状、第１電極２１Ｄの平面形状、反射防止膜１１０Ｄの外周形状、及び、反射防止膜１１０Ｄの開口部１１５Ｄの形状は、それぞれの中心軸が行方向及び／又は列方向にズレるように、不均一に配置されていてもよい。ただし、これに限定されず、それぞれの中心軸が一致するように、均一に配置されていてもよい。
　１０．５　第５例
　図１９は、第５例に係る画素の一部平面構造例を示す平面図である。図１９に示すように、隔壁部５２が省略された構造では、反射防止膜１１０Ｅの開口部１１５Ｅが画素の開口部２５として機能する。その場合、第１電極２１Ｅの平面形状、反射防止膜１１０Ｅの外周形状、及び、反射防止膜１１０Ｅの開口部１１５Ｅの形状は、上述した第１例～第４例のいずれであってもよい。なお、図１９では、第１電極２１Ｅの平面形状、反射防止膜１１０Ｅの外周形状、及び、反射防止膜１１０Ｅの開口部１１５Ｅの形状が第１例と同様である場合が示されている。
　１１．第１０の実施形態
　第１０の実施形態では、上述した実施形態に係る表示装置の応用例について説明する。
　上述した第３の実施形態に係る表示装置は、例えば、レンズ交換式ミラーレスタイプのデジタルスチルカメラに適用することができる。デジタルスチルカメラの正面図を図２０に示し、背面図を図２１に示す。このレンズ交換式ミラーレスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）４０１１の正面右側に交換式の撮影レンズユニット（交換レンズ）４０１２を有し、正面左側に撮影者が把持するためのグリップ部４０１３を有している。そして、カメラ本体部４０１１の背面略中央にはモニタ装置４０１４が設けられている。モニタ装置４０１４の上部には、電子ビューファインダ（接眼窓）４０１５が設けられている。撮影者は、電子ビューファインダ４０１５を覗くことによって、撮影レンズユニット４０１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。このような構成のレンズ交換式ミラーレスタイプのデジタルスチルカメラにおいて、電子ビューファインダ４０１５として、上述した第３の実施形態に係る表示装置を用いることができる。
　あるいは又、上述した第３の実施形態に係る表示装置は、例えば、ヘッドマウントディスプレイに適用することができる。図２２に外観図を示すように、ヘッドマウントディスプレイ４１００は、本体部４１０１、アーム部４１０２及び鏡筒４１０３を有する透過式ヘッドマウントディスプレイから構成されている。本体部４１０１は、アーム部４１０２及び眼鏡４１１０と接続されている。具体的には、本体部４１０１の長辺方向の端部はアーム部４１０２に取り付けられている。また、本体部４１０１の側面の一方の側は、接続部材（図示せず）を介して眼鏡４１１０に連結されている。尚、本体部４１０１は、直接的に人体の頭部に装着されてもよい。本体部４１０１は、ヘッドマウントディスプレイ４１００の動作を制御するための制御基板や表示部を内蔵している。アーム部４１０２は、本体部４１０１と鏡筒４１０３とを連結させることで、本体部４１０１に対して鏡筒４１０３を支える。具体的には、アーム部４１０２は、本体部４１０１の端部及び鏡筒４１０３の端部と結合されることで、本体部４１０１に対して鏡筒４１０３を固定する。また、アーム部４１０２は、本体部４１０１から鏡筒４１０３に提供される画像に係るデータを通信するための信号線を内蔵している。鏡筒４１０３は、本体部４１０１からアーム部４１０２を経由して提供される画像光を、眼鏡４１１０のレンズ４１１１を透して、ヘッドマウントディスプレイ４１００を装着するユーザの目に向かって投射する。上記の構成のヘッドマウントディスプレイ４１００において、本体部４１０１に内蔵される表示部として、上述した第３の実施形態に係る表示装置を用いることができる。
　以上、本開示の実施形態について説明したが、本開示の技術的範囲は、上述の実施形態そのままに限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。また、異なる実施形態及び変形例にわたる構成要素を適宜組み合わせてもよい。
　また、本明細書に記載された各実施形態における効果はあくまで例示であって限定されるものでは無く、他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　２次元マトリクス状に配列された複数の画素と、
　前記画素間に配置されて前記画素それぞれを区画する隔壁部と、
　を備え、
　前記画素それぞれは、
　　基板上に設けられた第１電極と、
　　前記第１電極の周辺部上の少なくとも一部に設けられた反射防止膜と、
　　前記第１電極上に設けられた発光層と、
　　前記発光層上に設けられた第２電極と、
　を備える半導体装置。
（２）
　前記反射防止膜は、モリブデン及び窒化チタンのうちの少なくとも１つを含む
　前記（１）に記載の半導体装置。
（３）
　前記第１電極の周辺部上に位置する前記反射防止膜の膜厚は、２０ｎｍ（ナノメートル）以上１μｍ（マイクロメートル）以下である
　前記（１）又は（２）に記載の半導体装置。
（４）
　前記反射防止膜は、前記第１電極の側面から前記周辺部上の少なくとも一部に設けられている
　前記（１）～（３）の何れか１つに記載の半導体装置。
（５）
　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
　前記反射防止膜の上面及び側面は、前記第１電極の前記周辺部上まで延在する前記隔壁部によって覆われている
　前記（１）～（４）の何れか１つに記載の半導体装置。
（６）
　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
　前記反射防止膜の上面の一部は、前記第１電極の前記周辺部上まで延在する前記隔壁部によって覆われ、
　前記反射防止膜における前記第１電極の前記周辺部上の側面は、前記第１電極の前記周辺部上に位置する前記隔壁部の側面よりも前記第１電極の中心側に突出している
　前記（１）～（４）の何れか１つに記載の半導体装置。
（７）
　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
　前記反射防止膜は、前記第１電極の前記周辺部上に設けられた前記隔壁部上の少なくとも一部に設けられている
　前記（１）～（４）の何れか１つに記載の半導体装置。
（８）
　前記反射防止膜における前記第１電極の前記周辺部上の部分は、前記第１電極の前記周辺部上に設けられた前記隔壁部よりも前記第１電極の中心側にせり出し、
　前記第１電極の前記周辺部上に設けられた前記隔壁部よりもせり出した前記反射防止膜の下には、エアギャップが設けられている
　前記（７）に記載の半導体装置。
（９）
　前記反射防止膜は、前記第１電極の側面から前記周辺部上の少なくとも一部に設けられ、
　前記隔壁部は、隣接画素における前記反射防止膜間に設けられている
　前記（１）～（３）の何れか１つに記載の半導体装置。
（１０）
　前記隔壁部は、前記反射防止膜と同一の膜である
　前記（１）～（４）の何れか１つに記載の半導体装置。
（１１）
　前記反射防止膜は、積層構造を有する
　前記（１）～（１０）の何れか１つに記載の半導体装置。
（１２）
　前記反射防止膜は、光学干渉膜である
　前記（１１）に記載の半導体装置。
（１３）
　前記第１電極は、積層構造を有する
　前記（１）～（１２）の何れか１つに記載の半導体装置。
（１４）
　前記第１電極は、積層構造を有し、
　前記第１電極の最上層は、透明電極であり、
　前記反射防止膜は、前記透明電極よりも電荷注入性が低い材料で構成されている
　前記（１３）に記載の半導体装置。
（１５）
　前記反射防止膜の開口形状は、前記隔壁部の開口形状と相似の関係にある
　前記（１）～（１４）の何れか１つに記載の半導体装置。
（１６）
　前記隔壁部の開口形状と前記反射防止膜の開口形状とは、互いに異なる形状である
　前記（１）～（１４）の何れか１つに記載の半導体装置。
（１７）
　前記反射防止膜の開口部の中心軸は、前記隔壁部の開口部の中心軸と一致している
　前記（１）～（１６）の何れか１つに記載の半導体装置。
（１８）
　前記反射防止膜の開口部の中心軸は、前記隔壁部の開口部の中心軸とズレている
　前記（１）～（１６）の何れか１つに記載の半導体装置。
（１９）
　前記反射防止膜の開口形状は、矩形、ストライプ形状、多角形、円形又は楕円形である
　前記（１）～（１８）の何れか１つに記載の半導体装置。
（２０）
　前記（１）～（１９）の何れか１つに記載の半導体装置と、
　前記半導体装置を駆動する駆動部と、
　を備える表示装置。
　１　表示装置
　１０　表示パネル
　１１　第１基板
　１２　ゲート電極
　１３　ゲート絶縁膜
　１４　半導体層
　１４Ａ　チャネル領域
　１４Ｂ　ソース／ドレイン領域
　１５　ＴＦＴ
　１６　層間絶縁層
　１６Ａ　下層層間絶縁層
　１６Ｂ　上層層間絶縁層
　１７、１９　コンタクトホール
　１８　配線
　２０　画素アレイ
　２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅ、２２１　第１電極
　２１ａ　下層電極
　２１ｂ　上層電極
　２２　第２電極
　２３　有機層
　２４　発光部
　２５、２５Ａ、２５Ｂ、２５Ｃ、２５Ｄ　開口部
　３０　走査部
　３１　保護膜
　３２　平坦化膜
　３３　ＣＦ層
　３３Ｒ、３３Ｇ、３３Ｂ　ＣＦ
　３４　第２基板
　３５　封止樹脂膜
　４０　選択部
　５２、５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、３５２、５５２　隔壁部
　１０１　支持基板
　１１０、１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄ、１１０Ｅ、３１０、４１０、５１０、７１０　反射防止膜
　１１５Ａ、１１５Ｂ、１１５Ｃ、１１５Ｄ、１１５Ｅ　開口部
　２１０　画素回路
　２１１　有機発光ダイオード
　２１２　駆動トランジスタ
　２１３　サンプリングトランジスタ
　２１４　発光制御トランジスタ
　２１５　保持容量
　２１６　補助容量
　２１７　スイッチングトランジスタ
　３０１　書込み走査部
　３０２　走査線
　３１２　第１駆動線
　３１１　第１駆動走査部
　３２２　第２駆動線
　３２１　第２駆動走査部
　４０１　信号出力部
　４０２　信号線
　６０１　エアギャップ
　７１１　下層反射防止膜
　７１２　上層反射防止膜

Claims (20)

  1. 　２次元マトリクス状に配列された複数の画素と、
    　前記画素間に配置されて前記画素それぞれを区画する隔壁部と、
    　を備え、
    　前記画素それぞれは、
    　　基板上に設けられた第１電極と、
    　　前記第１電極の周辺部上の少なくとも一部に設けられた反射防止膜と、
    　　前記第１電極上に設けられた発光層と、
    　　前記発光層上に設けられた第２電極と、
    　を備える半導体装置。
  2. 　前記反射防止膜は、モリブデン及び窒化チタンのうちの少なくとも１つを含む
    　請求項１に記載の半導体装置。
  3. 　前記第１電極の周辺部上に位置する前記反射防止膜の膜厚は、２０ｎｍ（ナノメートル）以上１μｍ（マイクロメートル）以下である
    　請求項１に記載の半導体装置。
  4. 　前記反射防止膜は、前記第１電極の側面から前記周辺部上の少なくとも一部に設けられている
    　請求項１に記載の半導体装置。
  5. 　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
    　前記反射防止膜の上面及び側面は、前記第１電極の前記周辺部上まで延在する前記隔壁部によって覆われている
    　請求項１に記載の半導体装置。
  6. 　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
    　前記反射防止膜の上面の一部は、前記第１電極の前記周辺部上まで延在する前記隔壁部によって覆われ、
    　前記反射防止膜における前記第１電極の前記周辺部上の側面は、前記第１電極の前記周辺部上に位置する前記隔壁部の側面よりも前記第１電極の中心側に突出している
    　請求項１に記載の半導体装置。
  7. 　前記隔壁部は、前記第１電極の前記周辺部上まで延在し、
    　前記反射防止膜は、前記第１電極の前記周辺部上に設けられた前記隔壁部上の少なくとも一部に設けられている
    　請求項１に記載の半導体装置。
  8. 　前記反射防止膜における前記第１電極の前記周辺部上の部分は、前記第１電極の前記周辺部上に設けられた前記隔壁部よりも前記第１電極の中心側にせり出し、
    　前記第１電極の前記周辺部上に設けられた前記隔壁部よりもせり出した前記反射防止膜の下には、エアギャップが設けられている
    　請求項７に記載の半導体装置。
  9. 　前記反射防止膜は、前記第１電極の側面から前記周辺部上の少なくとも一部に設けられ、
    　前記隔壁部は、隣接画素における前記反射防止膜間に設けられている
    　請求項１に記載の半導体装置。
  10. 　前記隔壁部は、前記反射防止膜と同一の膜である
    　請求項１に記載の半導体装置。
  11. 　前記反射防止膜は、積層構造を有する
    　請求項１に記載の半導体装置。
  12. 　前記反射防止膜は、光学干渉膜である
    　請求項１１に記載の半導体装置。
  13. 　前記第１電極は、積層構造を有する
    　請求項１に記載の半導体装置。
  14. 　前記第１電極は、積層構造を有し、
    　前記第１電極の最上層は、透明電極であり、
    　前記反射防止膜は、前記透明電極よりも電荷注入性が低い材料で構成されている
    　請求項１３に記載の半導体装置。
  15. 　前記反射防止膜の開口形状は、前記隔壁部の開口形状と相似の関係にある
    　請求項１に記載の半導体装置。
  16. 　前記隔壁部の開口形状と前記反射防止膜の開口形状とは、互いに異なる形状である
    　請求項１に記載の半導体装置。
  17. 　前記反射防止膜の開口部の中心軸は、前記隔壁部の開口部の中心軸と一致している
    　請求項１に記載の半導体装置。
  18. 　前記反射防止膜の開口部の中心軸は、前記隔壁部の開口部の中心軸とズレている
    　請求項１に記載の半導体装置。
  19. 　前記反射防止膜の開口形状は、矩形、ストライプ形状、多角形、円形又は楕円形である
    　請求項１に記載の半導体装置。
  20. 　請求項１に記載の半導体装置と、
    　前記半導体装置を駆動する駆動部と、
    　を備える表示装置。
PCT/JP2022/043206 2021-11-29 2022-11-22 半導体装置及び表示装置 WO2023095793A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021193295 2021-11-29
JP2021-193295 2021-11-29

Publications (1)

Publication Number Publication Date
WO2023095793A1 true WO2023095793A1 (ja) 2023-06-01

Family

ID=86539447

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/043206 WO2023095793A1 (ja) 2021-11-29 2022-11-22 半導体装置及び表示装置

Country Status (2)

Country Link
TW (1) TW202327140A (ja)
WO (1) WO2023095793A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063461A (ja) * 2002-06-07 2004-02-26 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
WO2013047621A1 (ja) * 2011-09-30 2013-04-04 シャープ株式会社 表示装置及び表示装置の製造方法
JP2015015194A (ja) * 2013-07-05 2015-01-22 ソニー株式会社 表示装置
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
JP2017084607A (ja) * 2015-10-28 2017-05-18 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
US20180122875A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20190064051A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 유기발광 표시장치
CN111354775A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063461A (ja) * 2002-06-07 2004-02-26 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
WO2013047621A1 (ja) * 2011-09-30 2013-04-04 シャープ株式会社 表示装置及び表示装置の製造方法
JP2015015194A (ja) * 2013-07-05 2015-01-22 ソニー株式会社 表示装置
JP2015128003A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 表示装置および電子機器
JP2017084607A (ja) * 2015-10-28 2017-05-18 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
US20180122875A1 (en) * 2016-10-31 2018-05-03 Lg Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
KR20190064051A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 유기발광 표시장치
CN111354775A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Also Published As

Publication number Publication date
TW202327140A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
JP7168749B2 (ja) 表示装置
US10115778B2 (en) Electro-optical apparatus, manufacturing method for electro-optical apparatus, and electronic device
US10748484B2 (en) Light-emitting element and display device
JP7014186B2 (ja) 表示装置、電子機器、及び表示装置の製造方法
US11380741B2 (en) Double-sided display panel and manufacturing method, driving circuit and driving method
JP7185733B2 (ja) 表示装置及び電子機器
US11690262B2 (en) Display apparatus
WO2023095793A1 (ja) 半導体装置及び表示装置
US20210057498A1 (en) Display device and method of manufacturing the same
KR20230109808A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230131327A (ko) 트랜지스터 및 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22898576

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023563700

Country of ref document: JP

Kind code of ref document: A