JP2021165810A - 表示装置 - Google Patents

Abstract

【課題】表示品位の低下を抑制する。【解決手段】表示装置１０は、容量配線２０と、容量配線２０に隣り合うよう配される第１画素電極１９αと、第１画素電極１９αとの間に容量配線２０を挟むよう配される第２画素電極１９βと、第１画素電極１９αに接続されていて容量配線２０に対して絶縁膜２４を介して重畳するよう配される第１容量形成電極２１αと、第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう配されて少なくとも一部が第１容量形成電極２１αに対して絶縁膜２７を介して重畳するよう配されるシールド電極３５と、を備える。【選択図】図１３

Description

本明細書が開示する技術は、表示装置に関する。

従来、液晶表示装置に用いられるアクティブマトリクス基板の一例として下記特許文献１に記載されたものが知られている。特許文献１には、２本の走査信号線を同時走査する液晶表示装置に用いられるアクティブマトリクス基板において、走査方向を列方向としたとき、２つの画素電極を含む画素領域が行および列方向に並べられるとともに、１つの画素領域行に対応して１本の走査信号線が設けられ、一方が任意の画素領域に含まれる画素電極で、他方が上記任意の画素領域の走査方向下流側に隣接する画素領域に含まれる画素電極である２つの隣り合う画素電極の間隙と重なるようにシールド用の導電体が配されている。

国際公開第２０１０／１３７２３０号公報

上記した特許文献１に記載のアクティブマトリクス基板によれば、２本の走査信号線を同時選択する液晶表示装置の表示品位を高めることができる。しかしながら、シールド用の導電体は、２つの隣り合う画素電極のそれぞれに接続された２つの容量電極の間隙とも重なるように配されている。このような配置では、保持容量配線に対してシールド用の導電体が重なり合う分だけ保持容量配線と容量電極とが重なり合う面積が小さくなっており、保持容量を十分に確保できなくなる可能性がある。しかも、上記した配置では、２つの隣り合う画素電極のうちの一方の画素電極と、他方の画素電極に接続された容量電極と、の間に生じ得る電界をシールド用の導電体により遮蔽する効果が十分に得られない可能性がある。これらに起因して、画素電極の電位が変動し易くなってしまい、表示品位が低下するおそれがあった。特に、画素電極の充電時間が短くなる場合に表示品位が著しく低下するおそれがある。

本願明細書に記載の技術は、上記のような事情に基づいて完成されたものであって、表示品位の低下を抑制することを目的とする。

（１）本願明細書に記載の技術に関わる表示装置は、容量配線と、前記容量配線に隣り合うよう配される第１画素電極と、前記第１画素電極との間に前記容量配線を挟むよう配される第２画素電極と、前記第１画素電極に接続されていて前記容量配線に対して絶縁膜を介して重畳するよう配される第１容量形成電極と、前記第１画素電極と前記第２画素電極との間に挟まれるよう配されて少なくとも一部が前記第１容量形成電極に対して絶縁膜を介して重畳するよう配されるシールド電極と、を備える。

（２）また、上記表示装置は、上記（１）に加え、前記第２画素電極に接続されていて前記容量配線に対して絶縁膜を介して重畳するよう配される第２容量形成電極を備えており、前記第１容量形成電極及び前記第２容量形成電極は、接続対象となる前記第１画素電極及び前記第２画素電極の間に挟まれる共通の前記容量配線に対して絶縁膜を介して重畳するよう配されてもよい。

（３）また、上記表示装置は、上記（２）に加え、前記シールド電極は、前記容量配線を挟むよう配される前記第１画素電極及び前記第２画素電極のそれぞれに接続される前記第１容量形成電極及び前記第２容量形成電極の双方に対して絶縁膜を介して重畳するよう配されてもよい。

（４）また、上記表示装置は、上記（３）に加え、前記シールド電極は、前記第１画素電極及び前記第２画素電極と、前記第１容量形成電極及び前記第２容量形成電極と、に対してそれぞれ絶縁膜を介して間に介在する層に配されてもよい。

（５）また、上記表示装置は、上記（４）に加え、前記シールド電極は、前記第２画素電極側の端部が、前記第１容量形成電極における前記第２画素電極側の端部よりも前記第２画素電極側に延伸されてもよい。

（６）また、上記表示装置は、上記（４）または上記（５）のいずれかに加え、前記シールド電極は、前記第１画素電極側の端部が、前記第２容量形成電極における前記第１画素電極側の端部よりも前記第１画素電極側に延伸されてもよい。

（７）また、上記表示装置は、上記（１）から上記（６）のいずれかに加え、前記シールド電極は、前記第２画素電極と前記第１容量形成電極とに対してそれぞれ絶縁膜を介して間に介在する層に配されており、前記第２画素電極と同じ導電膜により構成されるとともに前記シールド電極に対して絶縁膜を介して重畳するよう配される第２のシールド電極であって、前記シールド電極との間に介在する絶縁膜に開口形成されたコンタクトホールを通して前記シールド電極に接続される第２のシールド電極を備えてもよい。

（８）また、上記表示装置は、上記（７）に加え、前記第２のシールド電極は、前記容量配線との間に介在する絶縁膜に開口形成されたコンタクトホールを通して前記容量配線に接続されてもよい。

（９）また、上記表示装置は、上記（１）から上記（８）のいずれかに加え、前記シールド電極は、前記容量配線に対して絶縁膜を介して重畳するよう配されるとともに前記容量配線との間に介在する絶縁膜に開口形成されたコンタクトホールを通して接続されてもよい。

（１０）また、上記表示装置は、上記（１）から上記（９）のいずれかに加え、前記第１画素電極及び前記第２画素電極のそれぞれに画像信号を供給する複数の画像配線を備えており、前記画像配線は、第１画像配線構成部と、前記第１画像配線構成部に対して絶縁膜を介して重畳するよう配されていて前記絶縁膜に開口形成されたコンタクトホールを通して前記第１画像配線構成部に対して接続される第２画像配線構成部と、を有しており、前記第１容量形成電極は、前記第１画像配線構成部及び前記第２画像配線構成部のうちの一方と同じ導電膜からなるのに対し、前記シールド電極は、前記第１画像配線構成部及び前記第２画像配線構成部のうちの他方と同じ導電膜からなってもよい。

（１１）また、上記表示装置は、上記（１）から上記（１０）のいずれかに加え、前記容量配線、前記第１画素電極及び前記第２画素電極は、複数の組が繰り返し並ぶよう配されており、複数の前記第１画素電極のそれぞれに接続される複数の第１スイッチング素子と、複数の前記第１スイッチング素子に接続されていて第１画像信号を伝送する第１画像配線と、複数の前記第２画素電極のそれぞれに接続される複数の第２スイッチング素子と、複数の前記第２スイッチング素子に接続されていて第２画像信号を伝送する第２画像配線と、前記第１画像配線及び前記第２画像配線と交差するよう延在していて走査信号を伝送する走査配線と、を備えており、前記走査配線は、異なる組に属していて互いに隣り合う前記第１画素電極と前記第２画素電極との間に挟まれるよう複数が配されていてそれらの前記第１画素電極及び前記第２画素電極のそれぞれに接続される前記第１スイッチング素子及び前記第２スイッチング素子の双方に接続されてもよい。

（１２）また、上記表示装置は、上記（１）から上記（１１）のいずれかに加え、前記第１画素電極に対して前記容量配線側とは反対側に隣り合うよう配されていて走査信号を伝送する走査配線と、前記走査配線と交差するよう延在していて第１画像信号を伝送する第１画像配線と、前記走査配線と前記第１画像配線との交差位置に配されていて前記第１画素電極、前記走査配線及び前記第１画像配線にそれぞれ接続される第１スイッチング素子と、前記第１スイッチング素子は、前記走査配線に接続される第１電極と、前記第１画像配線に接続される第２電極と、一端側が前記第２電極に接続されていて前記第１電極に対して絶縁膜を介して重畳するよう配されるチャネル部と、前記チャネル部の他端側に接続される第３電極と、を有しており、前記第３電極に接続されていて前記第１画像配線に沿って前記容量配線側に向けて延在し、前記容量配線と重畳する位置にて前記第１容量形成電極及び前記第１画素電極に対してそれぞれ接続される第１接続配線を備えてもよい。

（１３）また、上記表示装置は、上記（１）から上記（１１）のいずれかに加え、前記第１画素電極に対して前記容量配線側とは反対側に隣り合うよう配されていて走査信号を伝送する走査配線と、前記走査配線と交差するよう延在していて第１画像信号を伝送する第１画像配線と、前記走査配線と前記第１画像配線との交差位置に配されていて前記第１画素電極、前記走査配線及び前記第１画像配線にそれぞれ接続される第１スイッチング素子と、前記第１スイッチング素子は、前記走査配線に接続される第１電極と、前記第１画像配線に接続される第２電極と、一端側が前記第２電極に接続されていて前記第１電極に対して絶縁膜を介して重畳するよう配されるチャネル部と、一端側が前記チャネル部の他端側に接続されるとともに他端側が前記第１画素電極に接続される第３電極と、を有しており、前記第１容量形成電極は、前記第１画素電極に対して接続されてもよい。

（１４）また、上記表示装置は、上記（１）から上記（１３）のいずれかに加え、前記第１画素電極及び前記第２画素電極は、前記容量配線に沿う第１辺部と、前記第１辺部と交差していて前記第１辺部の長さと同じかそれよりも大きい長さを有する第２辺部と、をそれぞれ有してもよい。

（１５）また、上記表示装置は、上記（１）から上記（１４）のいずれかに加え、前記容量配線、前記第１画素電極、前記第２画素電極、前記第１容量形成電極及び前記シールド電極を少なくとも有する表示パネルと、前記表示パネルに表示のための光を供給するものであって、赤色光を発する赤色光源、緑色光を発する緑色光源及び青色光を発する青色光源を有する照明装置と、１フレーム期間中に、複数のデータ書き込み期間として、前記第１画素電極及び前記第２画素電極を赤色表示階調に充電する赤色データ書き込み期間と、前記第１画素電極及び前記第２画素電極を緑色表示階調に充電する緑色データ書き込み期間と、前記第１画素電極及び前記第２画素電極を青色表示階調に充電する青色データ書き込み期間と、が少なくとも含まれるよう前記表示パネルを制御するパネル制御部と、前記赤色データ書き込み期間と複数の前記データ書き込み期間のうちの前記赤色データ書き込み期間以外の前記データ書き込み期間との間の期間である赤色表示期間では前記赤色光源を点灯させて前記緑色光源及び前記青色光源を消灯し、前記緑色データ書き込み期間と複数の前記データ書き込み期間のうちの前記緑色データ書き込み期間以外の前記データ書き込み期間との間の期間である緑色表示期間では前記緑色光源を点灯させて前記赤色光源及び前記青色光源を消灯し、前記青色データ書き込み期間と複数の前記データ書き込み期間のうちの前記青色データ書き込み期間以外の前記データ書き込み期間との間の期間である青色表示期間では前記青色光源を点灯させて前記赤色光源及び前記緑色光源を消灯するよう前記照明装置を制御する照明制御部と、を備えてもよい。

本願明細書に記載の技術によれば、表示品位の低下を抑制することができる。

実施形態１に係る液晶表示装置及び物体を示す側面図 液晶表示装置に備わる液晶パネル及びバックライト装置の制御に関するブロック図 液晶パネル及びバックライト装置の制御に関するタイミングを説明するための図 液晶パネル及びバックライト装置の制御に関するタイミングを説明するための図 液晶パネルにおける画素の配列を示す回路図 液晶パネルにおける画素の配列を示す平面図 図６の一部を拡大した平面図 液晶パネルにおけるＴＦＴ付近を拡大した平面図 液晶パネルにおける図８のＡ−Ａ線断面図 液晶パネルにおける容量配線付近を拡大した平面図 液晶パネルにおける図１０のＢ−Ｂ線断面図 液晶パネルにおける容量配線付近の構成について第３金属膜のパターンを主として示す平面図 液晶パネルにおける図１０のＣ−Ｃ線断面図 液晶パネルにおける図１０のＤ−Ｄ線断面図 液晶パネルにおける図１０のＥ−Ｅ線断面図 実施形態２に係る液晶パネルにおける容量配線付近の構成について透明電極膜のパターンを主として示す平面図 液晶パネルにおける容量配線付近の構成について第３金属膜のパターンを主として示す平面図 液晶パネルにおける図１６のＥ−Ｅ線断面図 液晶パネルにおける図１６のＦ−Ｆ線断面図 実施形態３に係る液晶パネルにおける画素の配列を拡大して示す平面図 アレイ基板の配向膜における配向処理を説明するための図面 ＣＦ基板の配向膜における配向処理を説明するための図面 液晶パネルにおける液晶分子のチルト方向を説明するための図面 液晶パネルにおける画素の配列を示す回路図 液晶パネルにおけるＴＦＴ付近を拡大した平面図 液晶パネルにおける図２３のＡ−Ａ線断面図 液晶パネルにおける容量配線付近を拡大した平面図 液晶パネルにおける図２５のＢ−Ｂ線断面図

＜実施形態１＞
実施形態１を図１から図１５によって説明する。本実施形態では、液晶表示装置（表示装置）１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸及びＺ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図１，図９，図１１，図１３から図１５を基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。

図１は、液晶表示装置１０及び物体ＯＢを示す側面図である。液晶表示装置１０は、図１に示すように、画像を表示可能な液晶パネル１１と、液晶パネル１１に対して表示に利用するための光を照射する外部光源であるバックライト装置１２と、を少なくとも備える。バックライト装置１２は、液晶パネル１１の裏側に対向するよう配される導光板１２αと、導光板１２αの少なくとも１つの側面に配置された光源１２βと、からなる。本実施形態では、液晶パネル１１及び導光板１２αがいずれも光を透過することが可能なシースルー型とされており、それにより使用者は、バックライト装置１２に対して液晶パネル１１側とは反対側（裏側）に存在する物体ＯＢを、液晶パネル１１及びバックライト装置１２越しに視認することが可能とされる。このとき、液晶パネル１１に画像を表示させるようにすれば、使用者に物体ＯＢと画像とを重ねた状態で視認させることが可能とされる。なお、バックライト装置１２とは別途に物体ＯＢに照明光を照射するための照明光源を設置することが可能である。また、本実施形態に係る液晶表示装置１０は、遊技機などに使用することが可能である。

液晶表示装置１０は、赤色画像、緑色画像及び青色画像を時間的に順次切り替えて表示することでカラー表示を実現するフィールドシーケンシャル方式とされる。図２は、液晶表示装置１０に備わる液晶パネル１１及びバックライト装置１２の制御に関するブロック図である。具体的には、液晶表示装置１０は、図２に示すように、カラーフィルタを有さない液晶パネル１１と、赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを含む光源１２βを有するバックライト装置１２と、液晶パネル１１を制御するパネル制御部１３と、バックライト装置１２を制御するバックライト制御部（照明制御部）１４と、を備える。バックライト装置１２に備わる赤色光源１２Ｒは、赤色の波長領域（約６００ｎｍ〜約７８０ｎｍ）の光、つまり赤色光を単色発光するものである。同様に、緑色光源１２Ｇは、緑色の波長領域（約５００ｎｍ〜約５７０ｎｍ）の光、つまり緑色光を単色発光するものである。青色光源１２Ｂは、青色の波長領域（約４２０ｎｍ〜約５００ｎｍ）の光、つまり青色光を単色発光するものである。赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂとしては、例えばＬＥＤ（Light Emitting Diode）、レーザ光源、有機ＥＬ（Electro Luminescence）などが用いられる。

パネル制御部１３は、図２に示すように、映像信号を処理する映像信号処理回路部１３Ａと、映像信号処理回路部１３Ａからの出力信号に基づいて液晶パネル１１に備わる各画素ＰＸを駆動する画素駆動部１３Ｂと、を有しており、コントロール基板に設けられている。コントロール基板には、映像信号処理回路部１３Ａ、画素駆動部１３Ｂ及び後述する光源駆動部１４Ａの動作をそれぞれ制御するＣＰＵ１５が設けられている。画素駆動部１３Ｂは、液晶パネル１１において行方向に沿って並ぶ複数の画素ＰＸからなる画素ＰＸ行を、行方向と直交する列方向に沿って順次に走査する形で駆動する。そして、パネル制御部１３は、図３に示すように、１フレーム期間中に、各画素ＰＸに赤色表示階調に係る画像信号を供給する赤色データ書き込み期間と、画像信号を供給せずに各画素ＰＸの赤色表示階調（赤色データ）を保持する赤色表示期間と、各画素ＰＸに緑色表示階調に係る画像信号を供給する緑色データ書き込み期間と、画像信号を供給せずに各画素ＰＸの緑色表示階調（緑色データ）を保持する緑色表示期間と、各画素ＰＸに青色表示階調に係る画像信号を供給する青色データ書き込み期間と、画像信号を供給せずに各画素ＰＸの青色表示階調（青色データ）を保持する青色表示期間と、各画素ＰＸに赤色、緑色及び青色に係る階調が同じとなる白色表示階調に係る画像信号を供給する白色データ書き込み期間と、画像信号を供給せずに各画素ＰＸの白色表示階調（白色データ）を保持する白色表示期間と、が含まれるよう液晶パネル１１を制御している。図３は、液晶パネル１１及びバックライト装置１２の制御に関するタイミングを説明するための図である。なお、図３に示される「液晶パネルに書き込む画像信号」の欄には、各画素ＰＸに供給される画像信号に係る表示階調の色を記載している。赤色データ書き込み期間では、各画素ＰＸには赤色表示階調に係る画像信号が供給され、赤色表示期間において各画素ＰＸで赤色表示階調に係る画像信号が保持されることで液晶パネル１１の表示面には赤色画像が表示される。緑色データ書き込み期間では、各画素ＰＸには緑色表示階調に係る画像信号が供給され、緑色表示期間において各画素ＰＸで緑色表示階調に係る画像信号が保持されることで液晶パネル１１の表示面には緑色画像が表示される。青色データ書き込み期間では、各画素ＰＸには青色表示階調に係る画像信号が供給され、青色表示期間において各画素ＰＸで青色表示階調に係る画像信号が保持されることで液晶パネル１１の表示面には青色画像が表示される。白色データ書き込み期間では、各画素ＰＸには白色表示階調に係る画像信号が供給され、白色表示期間において各画素ＰＸで白色表示階調に係る画像信号が保持されることで液晶パネル１１の表示面には白色画像が表示される。なお、白色データ書き込み期間において各画素ＰＸに供給される白色表示階調に係る画像信号は、赤色、緑色及び青色に係る階調がいずれも最大階調または最小階調またはその中間階調となるよう設定されている。ここで、映像信号処理回路部１３Ａにて処理された出力信号に係るフレームレートが例えば約６０ｆｐｓとされた場合には、１フレーム期間は、約１／６０ｓｅｃ（約１６．６７ｍｓｅｃ）とされる。本実施形態では、１フレーム期間中に赤色データ書き込み期間、赤色表示期間、緑色データ書き込み期間、緑色表示期間、青色データ書き込み期間、青色表示期間、白色データ書き込み期間及び白色表示期間が含まれるようパネル制御部１３により液晶パネル１１を制御しているから、各色のデータ書き込み期間と各色の表示期間とが均等になるように時間を割り当てた場合、画素駆動部１３Ｂは、赤色データ書き込み期間、赤色表示期間、緑色データ書き込み期間、緑色表示期間、青色データ書き込み期間、青色表示期間、白色データ書き込み期間及び白色表示期間がそれぞれ約１／４８０ｓｅｃ（約２．０８ｍｓｅｃ）となるよう各画素ＰＸを駆動する。従って、本実施形態に係るフィールドシーケンシャル方式では、カラーフィルタを有する液晶パネルを用いたカラーフィルタ方式に比べると、パネル制御部１３による各画素ＰＸの駆動周波数が８倍となるような高速駆動を要しており、それに伴って各画素ＰＸの充電時間が１／８となる。なお、白色データ書き込み期間と白色表示期間とが無くてもよく、この場合は、本実施形態に係るフィールドシーケンシャル方式では、カラーフィルタを有する液晶パネルを用いたカラーフィルタ方式に比べると、パネル制御部１３による各画素ＰＸの駆動周波数は６倍となり、各画素ＰＸの充電時間は１／６となる。

バックライト制御部１４は、図２に示すように、映像信号処理回路部１３Ａからの出力信号に基づいて赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを駆動する光源駆動部１４Ａを有しており、ＬＥＤ駆動回路基板に設けられている。光源駆動部１４Ａは、コントロール基板のＣＰＵ１５によって動作が制御されており、画素駆動部１３Ｂの動作と同期されるようになっている。詳しくは、画素駆動部１３Ｂは、図３に示すように、画素駆動部１３Ｂが各画素ＰＸに赤色表示階調に係る画像信号を供給する赤色データ書き込み期間では赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、赤色表示期間では赤色光源１２Ｒを点灯させて緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、画素駆動部１３Ｂが各画素ＰＸに緑色表示階調に係る画像信号を供給する緑色データ書き込み期間では赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、緑色表示期間では緑色光源１２Ｇを点灯させて赤色光源１２Ｒ及び青色光源１２Ｂを消灯し、画素駆動部１３Ｂが各画素ＰＸに青色表示階調に係る画像信号を供給する青色データ書き込み期間では赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、青色表示期間では青色光源１２Ｂを点灯させて赤色光源１２Ｒ及び緑色光源１２Ｇを消灯し、画素駆動部１３Ｂが各画素ＰＸに白色表示階調に係る画像信号、すなわち赤色、緑色及び青色に係る階調が同じとなる白色表示階調に係る画像信号を供給する白色データ書き込み期間では赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、白色表示期間では青色光源１２Ｂ、赤色光源１２Ｒ及び緑色光源１２Ｇを点灯する。なお、図３に示される「バックライト装置」の欄には、各色の光源１２Ｒ，１２Ｇ，１２Ｂに関して点灯した場合を「ＯＮ」とし、消灯した場合を「ＯＦＦ」としたタイミングチャートを記載している。このようにすれば、赤色表示期間では、液晶パネル１１において赤色表示階調に係る画像信号が供給された各画素ＰＸを、赤色光源１２Ｒから発せられた赤色光が透過することで、赤色画像が表示される。緑色表示期間では、液晶パネル１１において緑色表示階調に係る画像信号が供給された各画素ＰＸを、緑色光源１２Ｇから発せられた緑色光が透過することで、緑色画像が表示される。青色表示期間では、液晶パネル１１において青色表示階調に係る画像信号が供給された各画素ＰＸを、青色光源１２Ｂから発せられた青色光が透過することで、青色画像が表示される。各色の表示期間において、画像の表示色とは異なる色の光源についてはいずれも消灯されているので、各色の画像に係る色純度がそれぞれ高いものとなっている。ここで、液晶パネル１１及びバックライト装置１２の制御を図３とは異ならせた場合について図４を参照して説明する。図４は、液晶パネル１１及びバックライト装置１２の制御に関するタイミングを説明するための図であり、各欄の内容は図３と同様である。すなわち、バックライト装置１２に対して液晶パネル１１側とは反対側（裏側）に存在する物体ＯＢ（図１を参照）を使用者に視認させることを優先する場合には、図４に示すように、パネル制御部１３は、１フレーム期間の全期間を通して、各画素ＰＸに最大の透過率を示す信号を供給してカラー表示をさせない状態とし、バックライト制御部１４は、１フレーム期間の全期間を通して、赤色光源１２Ｒ、緑色光源１２Ｇ及び青色光源１２Ｂを消灯する。このとき、バックライト装置１２とは別途に設置されていて、物体ＯＢに照明光を照射するための照明光源を点灯させると、照明光源の照明光に照らされた物体ＯＢが、液晶パネル１１及び導光板１２α越しに使用者により良好に視認される。なお、液晶パネル１１及びバックライト装置１２の制御を図３に示されるようにした場合であっても、物体ＯＢに照明光源の照明光を照射すれば、物体ＯＢを液晶パネル１１及び導光板１２α越しに使用者に視認させることは可能である。

次に、液晶パネル１１に備わる画素ＰＸの配列について図５から図７を適宜に参照して説明する。図５は、液晶パネル１１における画素ＰＸの配列を示す回路図である。図６は、液晶パネル１１における画素ＰＸの配列を示す平面図である。図７は、図６の一部を拡大した平面図である。液晶パネル１１には、図５及び図６に示すように、複数ずつのゲート配線（走査配線）１６及びソース配線（画像配線、信号配線）１７が互いに交差するよう配されており、それぞれの交差部位付近にＴＦＴ（スイッチング素子）１８及び画素電極１９が設けられている。ゲート配線１６は、走査信号を伝送するものであり、Ｘ軸方向（行方向）に沿って延在して各ＴＦＴ１８のゲート電極（第１電極）１８Ａに接続されている。ソース配線１７は、各色の表示階調に係る画像信号を伝送するものであり、ゲート配線１６の延在方向とほぼ直交（交差）するＹ軸方向（列方向）に沿って延在して各ＴＦＴ１８のソース電極（第２電極）１８Ｂに接続される。

ＴＦＴ１８及び画素電極１９は、画素ＰＸを構成するものであり、図５及び図６に示すように、複数ずつＸ軸方向及びＹ軸方向に沿って規則的に並んでマトリクス状（行列状）に平面配置されている。画素電極１９は、平面に視て方形状をなしている。本実施形態では、画素電極１９は、図７に示すように、Ｘ軸方向に沿う第１辺部１９Ａと、Ｙ軸方向に沿う第２辺部１９Ｂと、の長さがほぼ同じ（例えば４４７μｍ程度）とされていて、平面に視て正方形状をなしている。本実施形態において画素電極１９が正方形状とされる理由は、フィールドシーケンシャル方式の駆動に基づいて、１つの画素電極１９によって赤色、緑色及び青色の３色を表示することができるためである。画素電極１９は、図５に示すように、ＴＦＴ１８のドレイン電極（第３電極）１８Ｃに対して電気的に接続されている。ＴＦＴ１８は、上記したゲート電極１８Ａ、ソース電極１８Ｂ及びドレイン電極１８Ｃに加えて、ソース電極１８Ｂとドレイン電極１８Ｃとを接続するチャネル部１８Ｄを有する。ＴＦＴ１８は、ゲート配線１６により伝送される走査信号に基づいて駆動されると、ソース配線１７により伝送される画像信号をソース電極１８Ｂからチャネル部１８Ｄを介してドレイン電極１８Ｃへと伝送し、画素電極１９を画像信号に基づく電位に充電することができる。

ゲート配線１６は、図５及び図６に示すように、Ｙ軸方向について間に２つの画素電極１９を挟むよう間隔を空けて複数並んで配されている。つまり、Ｙ軸方向について隣り合う画素電極１９の間にそれぞれ空けられた各スペースには、ゲート配線１６が１つ飛ばしで配されている。従って、ゲート配線１６の設置数は、画素電極１９におけるＹ軸方向についての並び数の半分程度となっている。一方、ソース配線１７は、Ｘ軸方向について隣り合う画素電極１９の間に２つずつ配されている。従って、ソース配線１７の設置数は、画素電極１９におけるＸ軸方向についての並び数の２倍程度となっている。Ｘ軸方向について隣り合う画素電極１９の間に配される２つのソース配線１７のそれぞれに接続されるＴＦＴ１８は、ゲート配線１６を挟んで斜向かいとなる位置にジグザグ状（千鳥状）をなすよう２つずつ配されている。ジグザグ状に配されて２つで１つの組をなすＴＦＴ１８は、ゲート配線１６を挟んで隣り合う２つの画素電極１９にそれぞれ接続されている。従って、１つのゲート配線１６に伝送される走査信号に基づいて、ゲート配線１６を挟んで隣り合う２つの画素ＰＸ行（奇数番目の画素ＰＸ行と偶数番目の画素ＰＸ行）が駆動されるようになっている。なお、以下では、Ｙ軸方向について端（例えば図５及び図６に示す上端）から数えて奇数番目の画素電極１９及びその画素電極１９に接続されるＴＦＴ１８をそれぞれ「第１画素電極」及び「第１ＴＦＴ」として添え字「α」を付し、Ｙ軸方向について端から数えて偶数番目の画素電極１９及びその画素電極１９に接続されるＴＦＴ１８を「第２画素電極」及び「第２ＴＦＴ」として添え字「β」を付す。また、以下では、第１ＴＦＴ（第１スイッチング素子）１８αに接続されるソース配線１７を「第１ソース配線」として添え字「α」を付し、第２ＴＦＴ（第２スイッチング素子）１８βに接続されるソース配線１７を「第２ソース配線」として添え字「β」を付す。第１ソース配線１７αは、Ｘ軸方向について隣り合う画素電極１９の間において、図５から図７の右側に位置し、第２ソース配線１７βは、図５から図７の左側に位置している。第１ソース配線１７αは、第１画像信号を伝送するのに対し、第２ソース配線１７βは、第１画像信号とは異なる第２画像信号を伝送する。ゲート配線１６は、Ｙ軸方向について互いに隣り合う第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう配されていて、それらの第１画素電極１９α及び第２画素電極１９βが接続対象とされる第１ＴＦＴ１８α及び第２ＴＦＴ１８βの双方に共通して接続されている。

液晶パネル１１には、図５及び図６に示すように、ゲート配線１６の延在方向であるＸ軸方向に沿って延在していて常にほぼ一定の基準電位に保たれる容量配線２０が設けられている。容量配線２０は、Ｙ軸方向についてゲート配線１６との間に画素電極１９を挟み込んでおり、２つのゲート配線１６の間に挟み込まれる２つの画素電極１９の間に挟み込まれる配置となっている。つまり、２つのゲート配線１６の間に挟み込まれる２つの画素電極１９の間に空けられたスペースを利用して配されている。ゲート配線１６及び容量配線２０は、Ｙ軸方向について交互に繰り返し並ぶよう配されている。容量配線２０の設置数は、画素電極１９におけるＹ軸方向についての並び数の半分程度となっており、ゲート配線１６の設置数とほぼ同じである。

容量配線２０には、図５及び図６に示すように、画素電極１９に接続された容量形成電極２１が重畳配置されている。画素電極１９と同電位とされる容量形成電極２１と容量配線２０との間に静電容量Ｃが形成されることで、ＴＦＴ１８によって充電された画素電極１９の電位を安定的に保持することができる。容量形成電極２１は、図７に示すように、容量配線２０の延在方向であるＸ軸方向に沿って延在する横長形状とされており、その大部分が容量配線２０に対して重畳するよう配されている。容量形成電極２１は、画素電極１９に対して直接的に接続されるのに対し、ＴＦＴ１８のドレイン電極１８Ｃに対しては接続配線（ドレイン配線）２２を介して間接的に接続されている。接続配線２２は、ソース配線１７に対してＸ軸方向について僅かな間隔を空けた位置に配されるとともにソース配線１７の延在方向であるＹ軸方向に沿って延在しており、一端側がＴＦＴ１８のドレイン電極１８Ｃに、他端側が容量形成電極２１に、それぞれ接続されている。従って、接続配線２２は、Ｙ軸方向について画素電極１９をほぼ全長にわたって縦断している。なお、以下では、第１ＴＦＴ１８αに接続される接続配線２２及びその接続配線２２に接続される容量形成電極２１を「第１接続配線」及び「第１容量形成電極」として添え字「α」を付し、第２ＴＦＴ１８βに接続される接続配線２２及びその接続配線２２に接続される容量形成電極２１を「第２接続配線」及び「第２容量形成電極」として添え字「β」を付す。

ここで、ＴＦＴ１８の詳しい構成について図８及び図９を参照して説明する。図８は、液晶パネル１１におけるＴＦＴ１８付近を拡大した平面図である。図８では、後述する第１金属膜２３の形成範囲と第２金属膜２６の形成範囲とを異なる網掛け状にして図示している。図９は、液晶パネル１１におけるＴＦＴ１８付近を切断した断面図である。ＴＦＴ１８は、図８に示すように、接続対象とされる画素電極１９のうち、ゲート配線１６及びソース配線１７の交差部位に隣接する角部付近に配されている。ＴＦＴ１８は、ゲート配線１６から分岐されたゲート電極１８Ａを有する。ゲート電極１８Ａは、ゲート配線１６のうち、Ｘ軸方向についてソース配線１７よりも接続対象の画素電極１９寄りとなる位置に配されている。なお、ゲート配線１６は、Ｘ軸方向についての位置に応じて線幅が変化しており、ソース配線１７と交差する部分が他の部分よりも幅狭となっている。ＴＦＴ１８は、ソース配線１７から分岐されたソース電極１８Ｂを有する。ソース電極１８Ｂは、Ｙ軸方向についてゲート配線１６よりも接続対象の画素電極１９寄りとなる位置に配されている。ＴＦＴ１８は、ソース電極１８Ｂに対してＸ軸方向について間隔を空けて配されるドレイン電極１８Ｃを有する。ドレイン電極１８Ｃは、ソース電極１８Ｂ（チャネル部１８Ｄ）側とは反対側の端部が接続配線２２に接続されている。ＴＦＴ１８は、ゲート電極１８Ａと重畳するとともに、ソース電極１８Ｂ及びドレイン電極１８Ｃに連なるチャネル部１８Ｄを有する。チャネル部１８Ｄは、Ｘ軸方向に沿って延在し、その一端側がソース電極１８Ｂに、他端側がドレイン電極１８Ｃに、それぞれ連ねられている。

次に、液晶パネル１１を構成する一対の基板１１Ａ，１１Ｂについて図９を参照して説明する。上記したゲート配線１６、ソース配線１７、ＴＦＴ１８、画素電極１９、容量配線２０、容量形成電極２１及び接続配線２２は、図９に示すように、いずれも液晶パネル１１を構成するアレイ基板１１Ａに設けられている。液晶パネル１１は、アレイ基板１１Ａと、アレイ基板１１Ａに対して貼り合わせられる対向基板１１Ｂと、両基板１１Ａ，１１Ｂの間に挟み込まれる液晶層１１Ｃと、を有する。アレイ基板１１Ａ及び対向基板１１Ｂは、それぞれガラス基板を有する。ここで、アレイ基板１１Ａのガラス基板に積層される各種の膜について詳しく説明する。アレイ基板１１Ａのガラス基板には、下層側（ガラス基板側）から順に第１金属膜（導電膜）２３、ゲート絶縁膜（絶縁膜）２４、半導体膜２５、第２金属膜（導電膜）２６、層間絶縁膜（絶縁膜）２７、第３金属膜（導電膜）２８、平坦化膜（絶縁膜）２９、透明電極膜３０、配向膜が少なくとも積層形成されている。

第１金属膜２３、第２金属膜２６及び第３金属膜２８は、それぞれ銅、チタン、アルミニウム、モリブデン、タングステンなどの中から選択される１種類の金属材料からなる単層膜または異なる種類の金属材料からなる積層膜や合金とされ、導電性を有している。第１金属膜２３は、ゲート配線１６、ＴＦＴ１８のゲート電極１８Ａ、容量配線２０などを構成している（図７を参照）。第２金属膜２６は、ソース配線１７の一部、ＴＦＴ１８のソース電極１８Ｂ及びドレイン電極１８Ｃの一部ずつ、容量形成電極２１，接続配線２２の一部などを構成している（図７を参照）。第３金属膜２８は、ソース配線１７の一部、ＴＦＴ１８のソース電極１８Ｂ及びドレイン電極１８Ｃの一部ずつ、接続配線２２の一部などを構成している（図７を参照）。半導体膜２５は、材料として例えば酸化物半導体やアモルファスシリコン等の半導体材料を用いた薄膜からなり、ＴＦＴ１８のチャネル部１８Ｄなどを構成する。ゲート絶縁膜２４及び層間絶縁膜２７は、それぞれ窒化ケイ素（ＳｉＮ_ｘ）、酸化ケイ素（ＳｉＯ_２）等の無機材料からなる。ゲート絶縁膜２４は、第１金属膜２３と半導体膜２５及び第２金属膜２６との間に介在してこれらを絶縁する。層間絶縁膜２７は、半導体膜２５及び第２金属膜２６と第３金属膜２８との間に介在してこれらを絶縁する。平坦化膜２９は、ＰＭＭＡ（アクリル樹脂）などの有機材料からなり、第３金属膜２８と透明電極膜３０との間に介在してこれらを絶縁する。透明電極膜３０は、透明電極材料（例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）など）からなり、画素電極１９などを構成する（図７を参照）。

対向基板１１Ｂには、図８及び図９に示すように、各画素電極１９と重畳する部分がそれぞれ開口した略格子状の遮光部（ブラックマトリクス）３１を有している。遮光部３１は、ゲート配線１６、ソース配線１７及びＴＦＴ１８などと重畳する配置とされる。対向基板１１Ｂにおいて遮光部３１の上層側には、平坦化のためのオーバーコート膜３２が形成されている。さらにオーバーコート膜３２の上層側には、対向電極３３が形成されている。対向電極３３は、対向基板１１Ｂの板面内においてベタ状に設けられており、全ての画素電極１９に対して液晶層１１Ｃを挟んで対向している。対向電極３３には、基準電位が供給されることで、ＴＦＴ１８によって充電された画素電極１９との間に電位差を生じさせる。この電位差に基づいて液晶層１１Ｃの液晶分子の配向状態が変化し、それにより画素毎に所定の階調表示を行うことが可能とされる。本実施形態に係る液晶パネル１１の表示モードは、ＴＮ（Twisted Nematic）モードである。また、対向基板１１Ｂには、液晶層１１Ｃの厚み（セルギャップ）を保持するためのスペーサ３４が設けられている（図７及び図１３を参照）。スペーサ３４は、容量配線２０の一部と重畳するよう平面配置されている。また、対向基板１１Ｂにおける最も上層側には、配向膜が設けられている。

続いて、ソース配線１７及び接続配線２２の詳しい構成について図７から図９を適宜に参照して説明する。ソース配線１７は、図９に示すように、第２金属膜２６からなる第１ソース配線構成部１７Ａと、第３金属膜２８からなる第２ソース配線構成部１７Ｂと、の積層構造とされる。第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂは、共にＹ軸方向に沿って延在するとともに、間の層間絶縁膜２７を介して互いに重畳するよう配されている。第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂは、間に介在する層間絶縁膜２７に開口形成されたソース配線用コンタクトホール（コンタクトホール）ＣＨ１を通して相互に接続されている。ソース配線用コンタクトホールＣＨ１は、図７及び図８に示すように、ＴＦＴ１８に対してＹ軸方向についてゲート配線１６を挟んだ位置に配されており、その設置数がゲート配線１６の設置数とほぼ同じとされる。従って、仮に第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂのうちの一方に断線が生じた場合でも、他方によって画像信号の伝送を継続することが可能となるので、ソース配線１７の冗長性が優れたものとなる。ソース配線１７から分岐されるＴＦＴ１８のソース電極１８Ｂについても、図９に示すように、ソース配線１７と同様の積層構造とされる。

接続配線２２は、図９に示すように、第２金属膜２６からなる第１接続配線構成部２２Ａと、第３金属膜２８からなる第２接続配線構成部２２Ｂと、の積層構造とされる。第１接続配線構成部２２Ａ及び第２接続配線構成部２２Ｂは、共にＹ軸方向に沿って延在するとともに、間の層間絶縁膜２７を介して互いに重畳するよう配されている。第１接続配線構成部２２Ａ及び第２接続配線構成部２２Ｂは、間に介在する層間絶縁膜２７に開口形成された接続配線用コンタクトホール（コンタクトホール）ＣＨ２を通して相互に接続されている。接続配線用コンタクトホールＣＨ２は、図７及び図８に示すように、接続配線２２におけるＹ軸方向についての両端位置付近にそれぞれ配されている。従って、仮に第１接続配線構成部２２Ａ及び第２接続配線構成部２２Ｂのうちの一方に断線が生じた場合でも、他方によって画像信号の伝送を継続することが可能となるので、接続配線２２の冗長性が優れたものとなる。接続配線２２に直接連なるＴＦＴ１８のドレイン電極１８Ｃについても、図９に示すように、接続配線２２と同様の積層構造とされる。

次に、容量配線２０及び容量形成電極２１の詳しい構成について図１０及び図１１を適宜に参照して説明する。図１０は、液晶パネル１１における容量配線２０付近を拡大した平面図である。図１１は、液晶パネル１１における画素電極１９と容量形成電極２１との接続部位付近を切断した断面図である。まず、容量配線２０は、図１０に示すように、Ｘ軸方向についての位置に応じて線幅が変化しており、Ｙ軸方向について隣り合う画素電極１９の間に挟まれる部分が幅広とされるのに対し、ソース配線１７と交差する部分が幅狭となっている。容量配線２０における幅広部分には、容量形成電極２１が重畳配置されている。容量形成電極２１は、Ｘ軸方向に沿って延在する横長の略帯状をなしており、容量配線２０の幅広部分よりもやや幅狭とされており、長さ寸法が画素電極１９の第１辺部１９Ａの寸法の半分弱程度とされる。そして、容量配線２０を挟んで隣り合う第１画素電極１９α及び第２画素電極１９βのうちの第１画素電極１９αに接続される第１容量形成電極２１αと、第２画素電極１９βに接続される第２容量形成電極２１βと、は、第１画素電極１９α及び第２画素電極１９βの間に挟まれる共通の容量配線２０に対して重畳するよう配されている。詳しくは、第１容量形成電極２１αは、Ｘ軸方向について図１０の左側（第１ＴＦＴ１８α側）に偏在するのに対し、第２容量形成電極２１βは、Ｘ軸方向について図１０の右側（第２ＴＦＴ１８β側）に偏在していて第１容量形成電極２１αとの間に一定の間隔を空けた配置とされる。容量形成電極２１は、図１１に示すように、第２金属膜２６からなるので、第１金属膜２３からなる容量配線２０に対して間にゲート絶縁膜２４を介して重畳配置されている。

画素電極１９は、図１０に示すように、接続対象とされる容量形成電極２１の一部に対して重畳するよう配される拡張部１９Ｃを有する。拡張部１９Ｃは、画素電極１９のうち、ソース配線１７及び容量配線２０の交差部位に隣接する角部に配されており、Ｙ軸方向について容量配線２０を挟んで隣り合う画素電極１９に近づく向きに張り出している。互いに重畳する画素電極１９の拡張部１９Ｃと容量形成電極２１とは、図１１に示すように、間に介在する層間絶縁膜２７及び平坦化膜２９に開口形成された画素電極用コンタクトホールＣＨ３を通して接続されている。第２金属膜２６からなる容量形成電極２１は、接続配線２２における第１接続配線構成部２２Ａに対して直接連ねられている。なお、図１１には、第１接続配線構成部２２Ａと第２接続配線構成部２２Ｂとにおける容量形成電極２１側の接続構造（接続配線用コンタクトホールＣＨ２）が示されている。画素電極用コンタクトホールＣＨ３は、接続配線用コンタクトホールＣＨ２よりも画素電極１９におけるＸ軸方向についての中央側に位置している。

ところで、本実施形態に係る液晶パネル１１においては、図５及び図６に示すように、Ｙ軸方向についてゲート配線１６を挟んで隣り合う第１画素電極１９α及び第２画素電極１９βにそれぞれ接続された第１ＴＦＴ１８α及び第２ＴＦＴ１８βは、それぞれ異なるソース配線１７に接続されるものの、共通のゲート配線１６に接続されているので、同じタイミングで駆動される。その一方、Ｙ軸方向について容量配線２０を挟んで隣り合う第１画素電極１９α及び第２画素電極１９βにそれぞれ接続された第１ＴＦＴ１８α及び第２ＴＦＴ１８βは、異なるゲート配線１６に接続されているので、異なるタイミングで駆動される。具体的には、Ｙ軸方向について容量配線２０を挟んで隣り合う第１画素電極１９α及び第２画素電極１９βのうちの第２画素電極１９βが接続対象の第２ＴＦＴ１８βは、第１画素電極１９αが接続対象の第１ＴＦＴ１８αに接続されたゲート配線１６よりも上段側（図５及び図６の上側、走査方向の前段側）に位置するゲート配線１６に接続されている。このような画素配列を利用した駆動方式は、１画面分の画素電極１９の充電に割り当てられる時間が、一般的なカラーフィルタ方式に比べて１／８〜１／６程度と短くなるフィールドシーケンシャル方式において、各画素電極１９の充電に割り当てられる時間を長くできる（一般的なカラーフィルタ方式に比べて１／４〜１／３程度と長くできる）利点があるが、その反面、以下のような懸念点も生じる。複数のゲート配線１６に対して、図５及び図６の上側から下側に向けて順次走査信号が入力される駆動の場合、Ｙ軸方向について容量配線２０を挟んで隣り合う第１画素電極１９α及び第２画素電極１９βのうちの第２画素電極１９βが先行して充電された後に、第１画素電極１９αが充電されることになる。この第１画素電極１９αが充電されるタイミングにおいて、先行して充電された第２画素電極１９βと第１画素電極１９αとの間に寄生容量が生じると、第１画素電極１９αの充電に伴って第２画素電極１９βの電位が変動してしまい、表示階調が本来とは異なるものとなって表示ムラとして視認されるおそれがある。特に、本実施形態では、第１画素電極１９αに接続された第１容量形成電極２１αと、第２画素電極１９βに接続された第２容量形成電極２１βと、が共通の容量配線２０に対して重畳するよう配されているため、第１容量形成電極２１αと第２画素電極１９βとが近い位置関係にあり、両者の間に生じる電界が強くなりがちであり、寄生容量の発生が懸念されていた。しかも、本実施形態に係る液晶パネル１１は、フィールドシーケンシャル方式の採用に伴って画素電極１９の平面形状が正方形状とされており、容量配線２０に沿う第１辺部１９Ａの長さが、ソース配線１７に沿う第２辺部１９Ｂの長さとほぼ同じであるため、カラーフィルタ方式で第１辺部の長さが第２辺部の長さの１／３程度とされる縦長形状の画素電極に比べると、第１容量形成電極２１αと第２画素電極１９βとの間に生じる寄生容量が大きくなりがちであった。

そこで、本実施形態では、図１２及び図１３に示すように、第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう配されて少なくとも一部が第１容量形成電極２１αに対して層間絶縁膜２７を介して重畳するよう配されるシールド電極３５が備えられている。図１２は、液晶パネル１１における容量配線２０付近を拡大した平面図であり、第３金属膜２８の形成範囲を網掛け状にして示したものである。図１３は、液晶パネル１１におけるシールド電極３５及び第１容量形成電極２１αなどを切断した断面図（図１０のＣ−Ｃ線断面図）である。このような構成によれば、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界がシールド電極３５によって良好に遮蔽される。これにより、容量配線２０を挟んで隣り合う第２画素電極１９βが第１画素電極１９αに先行して充電される駆動方式であっても、第２画素電極１９βの電位が変動し難くなるので、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る寄生容量に起因する表示品位の低下が抑制される。しかも、容量配線２０に対して第１容量形成電極２１α及びシールド電極３５が共に重畳配置されているから、容量配線２０と第１容量形成電極２１αとの重畳面積が十分に確保されており、それにより第１画素電極１９αの電位がより安定的に保持される。以上により、第１画素電極１９α及び第２画素電極１９βの電位がいずれも変動し難くなることで、表示品位の低下が抑制され、特に、フィールドシーケンシャル方式の採用に伴って各画素電極１９α，１９βの充電時間が短くなる場合や各画素電極１９α，１９βにおける第１辺部１９Ａの長さが第２辺部１９Ｂの長さとほぼ同じとされる場合に好適となる。

シールド電極３５は、図１２に示すように、容量配線２０を挟むよう配される第１画素電極１９α及び第２画素電極１９βのそれぞれに接続される第１容量形成電極２１α及び第２容量形成電極２１βの双方に対して層間絶縁膜２７を介して重畳するよう配されている。シールド電極３５は、Ｘ軸方向に沿って延在する横長の略帯状をなしており、その長さ寸法が、容量形成電極２１の長さ寸法の２倍以上とされていて画素電極１９の第１辺部１９Ａの長さ寸法と同等とされる。これにより、共通の容量配線２０に対して重畳配置されていてＸ軸方向に沿って間隔を空けて並ぶ第１容量形成電極２１α及び第２容量形成電極２１βは、１つのシールド電極３５によって一括して上層側から覆われる関係となっている。また、シールド電極３５は、その大部分の幅寸法が容量形成電極２１の幅寸法よりも大きいものの、容量配線２０の幅寸法よりは小さくされている。なお、シールド電極３５は、画素電極１９及び容量形成電極２１の接続部位（画素電極用コンタクトホールＣＨ３）と、容量形成電極２１及び接続配線２２の接続部位（接続配線用コンタクトホールＣＨ２）と、は非重畳となるよう、Ｘ軸方向についてソース配線１７側の端部が幅狭とされている。このように、シールド電極３５は、第１容量形成電極２１αに加えて第２容量形成電極２１βに対して層間絶縁膜２７を介して重畳するよう配されているから、第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る電界がシールド電極３５によって良好に遮蔽される。これにより、第１画素電極１９αに対して画像信号の充電を開始した直後の第１画素電極１９αの電位が変動し難くなるので、第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る寄生容量に起因する表示品位の低下が抑制される。また、複数のゲート配線１６に対して、走査信号が順次入力される方向（図５及び図６の上側から下側または下側から上側）が切替可能な表示装置においては、いずれの方向を選択したとしても表示品位の低下が抑制されるため、好適である。しかも、容量配線２０に対して第２容量形成電極２１β及びシールド電極３５が共に重畳配置されているから、容量配線２０と第２容量形成電極２１βとの重畳面積が十分に確保されており、それにより第２画素電極１９βの電位がより安定的に保持される。

シールド電極３５は、図１３に示すように、第３金属膜２８からなる。従って、シールド電極３５は、いずれも第２金属膜２６からなる第１容量形成電極２１α及び第２容量形成電極２１βに対して層間絶縁膜２７を介して上層側の層に配されている。一方、シールド電極３５は、いずれも透明電極膜３０からなる第１画素電極１９α及び第２画素電極１９βに対して平坦化膜２９を介して下層側の層に位置している。つまり、シールド電極３５は、下層側の第１容量形成電極２１α及び第２容量形成電極２１βと、上層側の第１画素電極１９α及び第２画素電極１９βと、の中間に位置している。このような構成によれば、仮にシールド電極が第１容量形成電極２１α及び第２容量形成電極２１βに対して第１画素電極１９α及び第２画素電極１９β側とは反対側、つまり下層側の層に配された場合に比べると、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界や第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る電界を、中間に位置するシールド電極３５によってより良好に遮蔽することができる。これにより、第１画素電極１９α及び第２画素電極１９βの電位がより変動し難くなる。また、シールド電極３５を構成する第３金属膜２８は、ソース配線１７を構成する第２ソース配線構成部１７Ｂや、接続配線２２を構成する第２接続配線構成部２２Ｂをも構成しており、仮にシールド電極を構成するための金属膜を第３金属膜２８とは別途に設けるようにした場合に比べると、膜数の削減を図ることができる。

図１２及び図１３に示すように、シールド電極３５のうち第１容量形成電極２１αに対して重畳される部分におけるＹ軸方向についての第２画素電極１９β側の端部３５ａが、第１容量形成電極２１αのうちＹ軸方向についての第２画素電極１９β側の端部２１α１よりもＹ軸方向について第２画素電極１９β側に延伸されている。このような構成によれば、シールド電極３５におけるＹ軸方向についての第２画素電極１９β側の端部３５ａによって第１容量形成電極２１αにおけるＹ軸方向についての第２画素電極１９β側の端部２１α１が上層側から覆われることになる。従って、第１容量形成電極２１αにおけるＹ軸方向についての第２画素電極１９β側の端部２１α１と第２画素電極１９βとの間に生じ得る電界をシールド電極３５によってさらに良好に遮蔽される。これにより、第２画素電極１９βの電位がさらに変動し難くなる。なお、シールド電極３５のうちの第１容量形成電極２１αに対して重畳される部分におけるＹ軸方向についての第１画素電極１９α側の端部３５ｂは、第１容量形成電極２１αにおけるＹ軸方向についての第１画素電極１９α側の端部２１α２よりもＹ軸方向について第２画素電極１９β側に引っ込むよう配されている。つまり、第１容量形成電極２１αにおけるＹ軸方向についての第１画素電極１９α側の端部２１α２は、シールド電極３５により覆われない。なお、対向基板１１Ｂに備わるスペーサ３４は、容量配線２２、第１容量形成電極２１α及びシールド電極３５に対して重畳する位置に配されている。

図１４は、液晶パネル１１におけるシールド電極３５及び第２容量形成電極２１βなどを切断した断面図（図１０のＤ−Ｄ線断面図）である。図１２及び図１４に示すように、シールド電極３５のうち第２容量形成電極２１βに対して重畳される部分におけるＹ軸方向についての第１画素電極１９α側の端部３５ｃが、第２容量形成電極２１βのうちＹ軸方向についての第１画素電極１９α側の端部２１β１よりもＹ軸方向について第１画素電極１９α側に延伸される。このような構成によれば、シールド電極３５におけるＹ軸方向についての第１画素電極１９α側の端部３５ｃによって第２容量形成電極２１βにおけるＹ軸方向についての第１画素電極１９α側の端部２１β１が上層側から覆われることになる。従って、第２容量形成電極２１βにおけるＹ軸方向についての第１画素電極１９α側の端部２１β１と第１画素電極１９αとの間に生じ得る電界をシールド電極３５によってさらに良好に遮蔽される。これにより、第１画素電極１９αに対して画像信号の充電を開始した直後の第１画素電極１９αの電位がさらに変動し難くなる。また、複数のゲート配線１６に対して、走査信号が順次入力される方向（図５及び図６の上側から下側または下側から上側）が切替可能な表示装置においては、いずれの方向を選択したとしても表示品位の低下が抑制されるため、好適である。なお、シールド電極３５のうちの第２容量形成電極２１βに対して重畳される部分におけるＹ軸方向についての第２画素電極１９β側の端部３５ｄは、第２容量形成電極２１βにおけるＹ軸方向についての第２画素電極１９β側の端部２１β２よりもＹ軸方向について第１画素電極１９α側に引っ込むよう配されている。つまり、第２容量形成電極２１βにおけるＹ軸方向についての第２画素電極１９β側の端部２１β２は、シールド電極３５により覆われない。なお、対向基板１１Ｂに備わるスペーサ３４は、容量配線２２、第２容量形成電極２１β及びシールド電極３５に対して重畳する位置に配されている。

図１５は、液晶パネル１１におけるシールド電極３５と容量配線２０との接続部位付近を切断した断面図（図１０のＥ−Ｅ線断面図）である。シールド電極３５は、図１２及び図１５に示すように、Ｘ軸方向についての中央部が、第１容量形成電極２１α及び第２容量形成電極２１βの双方に対して非重畳とされ、第１金属膜２３からなる容量配線２０に対して第２金属膜２６を介することなくゲート絶縁膜２４及び層間絶縁膜２７を介して重畳するよう配されている。そして、シールド電極３５は、そのＸ軸方向についての中央部と容量配線２０との間に介在するゲート絶縁膜２４及び層間絶縁膜２７に開口形成された容量配線用コンタクトホール（コンタクトホール）ＣＨ４を通して容量配線２０に接続されている。このような構成によれば、容量配線２０に対して間に介在するゲート絶縁膜２４及び層間絶縁膜２７に開口形成された容量配線用コンタクトホールＣＨ４を通して接続されたシールド電極３５は、第１画素電極１９αに接続された第１容量形成電極２１αに対して層間絶縁膜２７を介して重畳するよう配されるとともに、第２画素電極１９βに接続された第２容量形成電極２１βに対して層間絶縁膜２７を介して重畳するよう配されているから、容量配線２０及びシールド電極３５と、第１画素電極１９α及び第１容量形成電極２１αと、の間に形成される静電容量や、容量配線２０及びシールド電極３５と、第２画素電極１９β及び第２容量形成電極２１βと、の間に形成される静電容量がいずれもより大きくなる。これにより、第１画素電極１９α及び第２画素電極１９βの電位がさらに安定的に保持される。

以上説明したように本実施形態の液晶表示装置（表示装置）１０は、容量配線２０と、容量配線２０に隣り合うよう配される第１画素電極１９αと、第１画素電極１９αとの間に容量配線２０を挟むよう配される第２画素電極１９βと、第１画素電極１９αに接続されていて容量配線２０に対してゲート絶縁膜（絶縁膜）２４を介して重畳するよう配される第１容量形成電極２１αと、第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう配されて少なくとも一部が第１容量形成電極２１αに対して層間絶縁膜（絶縁膜）２７を介して重畳するよう配されるシールド電極３５と、を備える。

このようにすれば、第１画素電極１９αに接続される第１容量形成電極２１αと容量配線２０との間に静電容量が形成されることで、第１画素電極１９αの電位が保持されるようになっている。ところで、第１容量形成電極２１αと、第１容量形成電極２１αとは非接続とされる第２画素電極１９βと、の間に寄生容量が生じると、その寄生容量に起因して第２画素電極１９βの電位が変動するおそれがある。その点、第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう配されるシールド電極３５は、少なくとも一部が第１容量形成電極２１αに対して層間絶縁膜２７を介して重畳するよう配されているから、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界がシールド電極３５によって良好に遮蔽される。これにより、第２画素電極１９βの電位が変動し難くなるので、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る寄生容量に起因する表示品位の低下が抑制される。しかも、容量配線２０に対して第１容量形成電極２１α及びシールド電極３５が共に重畳配置されているから、容量配線２０と第１容量形成電極２１αとの重畳面積が十分に確保されており、それにより第１画素電極１９αの電位がより安定的に保持される。以上により、第１画素電極１９α及び第２画素電極１９βの電位がいずれも変動し難くなることで、表示品位の低下が抑制され、特に各画素電極１９α，１９βの充電時間が短くなる場合に好適となる。

また、第２画素電極１９βに接続されていて容量配線２０に対してゲート絶縁膜（絶縁膜）２４を介して重畳するよう配される第２容量形成電極２１βを備えており、第１容量形成電極２１α及び第２容量形成電極２１βは、接続対象となる第１画素電極１９α及び第２画素電極１９βの間に挟まれる共通の容量配線２０に対してゲート絶縁膜２４を介して重畳するよう配される。このようにすれば、第２画素電極１９βに接続される第２容量形成電極２１βと容量配線２０との間に静電容量が形成されることで、第２画素電極１９βの電位が保持されるようになっている。第２容量形成電極２１βは、第１容量形成電極２１αと共通の容量配線２０に対してゲート絶縁膜２４を介して重畳するよう配されているので、仮に第１容量形成電極と第２容量形成電極とを異なる容量配線に重畳させるようにした場合に比べると、容量配線２０の設置数を削減する上で好適となる。

また、シールド電極３５は、容量配線２０を挟むよう配される第１画素電極１９α及び第２画素電極１９βのそれぞれに接続される第１容量形成電極２１α及び第２容量形成電極２１βの双方に対して層間絶縁膜（絶縁膜）２７を介して重畳するよう配される。このようにすれば、シールド電極３５は、第１容量形成電極２１αに加えて第２容量形成電極２１βに対して層間絶縁膜２７を介して重畳するよう配されているから、第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る電界がシールド電極３５によって良好に遮蔽される。これにより、第１画素電極１９αの電位が変動し難くなるので、第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る寄生容量に起因する表示品位の低下が抑制される。しかも、容量配線２０に対して第２容量形成電極２１β及びシールド電極３５が共に重畳配置されているから、容量配線２０と第２容量形成電極２１βとの重畳面積が十分に確保されており、それにより第２画素電極１９βの電位がより安定的に保持される。

また、シールド電極３５は、第１画素電極１９α及び第２画素電極１９βと、第１容量形成電極２１α及び第２容量形成電極２１βと、に対してそれぞれ平坦化膜（絶縁膜）２９と層間絶縁膜（絶縁膜）２７とを介して間に介在する層に配される。このようにすれば、仮にシールド電極が第１容量形成電極２１α及び第２容量形成電極２１βに対して第１画素電極１９α及び第２画素電極１９β側とは反対側の層に配された場合に比べると、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界や第１画素電極１９αと第２容量形成電極２１βとの間に生じ得る電界をシールド電極３５によってより良好に遮蔽することができる。これにより、第１画素電極１９α及び第２画素電極１９βの電位がより変動し難くなる。

また、シールド電極３５は、第２画素電極１９β側の端部３５ａが、第１容量形成電極２１αにおける第２画素電極１９β側の端部２１α１よりも第２画素電極１９β側に延伸される。このようにすれば、シールド電極３５における第２画素電極１９β側の端部３５ａによって第１容量形成電極２１αにおける第２画素電極１９β側の端部２１α１が覆われることになるので、第１容量形成電極２１αにおける第２画素電極１９β側の端部２１α１と第２画素電極１９βとの間に生じ得る電界をシールド電極３５によってさらに良好に遮蔽される。これにより、第２画素電極１９βの電位がさらに変動し難くなる。

また、シールド電極３５は、第１画素電極１９α側の端部３５ｃが、第２容量形成電極２１βにおける第１画素電極１９α側の端部２１β１よりも第１画素電極１９α側に延伸される。このようにすれば、シールド電極３５における第１画素電極１９α側の端部３５ｃによって第２容量形成電極２１βにおける第１画素電極１９α側の端部２１β１が覆われることになるので、第２容量形成電極２１βにおける第１画素電極１９α側の端部２１β１と第１画素電極１９αとの間に生じ得る電界をシールド電極３５によってさらに良好に遮蔽される。これにより、第１画素電極１９αの電位がさらに変動し難くなる。

また、シールド電極３５は、容量配線２０に対してゲート絶縁膜（絶縁膜）２４及び層間絶縁膜（絶縁膜）２７を介して重畳するよう配されるとともに容量配線２０との間に介在するゲート絶縁膜（絶縁膜）２４及び層間絶縁膜（絶縁膜）２７に開口形成された容量配線用コンタクトホール（コンタクトホール）ＣＨ４を通して接続される。このようにすれば、容量配線２０に対して間に介在するゲート絶縁膜２４及び層間絶縁膜２７に開口形成された容量配線用コンタクトホールＣＨ４を通して接続されたシールド電極３５は、第１画素電極１９αに接続された第１容量形成電極２１αに対して層間絶縁膜２７を介して重畳するよう配されているから、容量配線２０及びシールド電極３５と、第１画素電極１９α及び第１容量形成電極２１αと、の間に形成される静電容量がより大きくなる。これにより、第１画素電極１９αの電位がさらに安定的に保持される。

また、第１画素電極１９α及び第２画素電極１９βのそれぞれに画像信号を供給する複数のソース配線（画像配線）１７を備えており、ソース配線１７は、第１ソース配線構成部（第１画像配線構成部）１７Ａと、第１ソース配線構成部１７Ａに対して層間絶縁膜（絶縁膜）２７を介して重畳するよう配されていて層間絶縁膜２７に開口形成されたソース配線用コンタクトホール（コンタクトホール）ＣＨ１を通して第１ソース配線構成部１７Ａに対して接続される第２ソース配線構成部（第２画像配線構成部）１７Ｂと、を有しており、第１容量形成電極２１αは、第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂのうちの一方である第１ソース配線構成部１７Ａと同じ第２金属膜（導電膜）２６からなるのに対し、シールド電極３５は、第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂのうちの他方である第２ソース配線構成部１７Ｂと同じ第３金属膜（導電膜）２８からなる。このようにすれば、第１画素電極１９α及び第２画素電極１９βは、それぞれが接続されたソース配線１７によって供給される画像信号に基づいた電位に充電されるようになっている。ソース配線１７は、互いに接続された第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂの積層構造となっているので、例えば第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂのいずれか一方に断線が生じた場合でも、他方によって画像信号の伝送を継続することができ、冗長性に優れている。そして、第１容量形成電極２１αが第１ソース配線構成部１７Ａ及び第２ソース配線構成部１７Ｂのうちの一方である第１ソース配線構成部１７Ａと同じ第２金属膜２６からなり、シールド電極３５が他方である第２ソース配線構成部１７Ｂと同じ第３金属膜２８からなるから、仮に、第１容量形成電極と第１ソース配線構成部及び第２ソース配線構成部のうちの一方とを別の金属膜（導電膜）により構成し、シールド電極と他方とを別の金属膜（導電膜）により構成した場合に比べると、膜数の削減を図ることができる。

また、容量配線２０、第１画素電極１９α及び第２画素電極１９βは、複数の組が繰り返し並ぶよう配されており、複数の第１画素電極１９αのそれぞれに接続される複数の第１ＴＦＴ（第１スイッチング素子）１８αと、複数の第１ＴＦＴ１８αに接続されていて第１画像信号を伝送する第１ソース配線（第１画像配線）１７αと、複数の第２画素電極１９βのそれぞれに接続される複数の第２ＴＦＴ（第２スイッチング素子）１８βと、複数の第２ＴＦＴ１８βに接続されていて第２画像信号を伝送する第２ソース配線（第２画像配線）１７βと、第１ソース配線１７α及び第２ソース配線１７βと交差するよう延在していて走査信号を伝送するゲート配線（走査配線）１６と、を備えており、ゲート配線１６は、異なる組に属していて互いに隣り合う第１画素電極１９αと第２画素電極１９βとの間に挟まれるよう複数が配されていてそれらの第１画素電極１９α及び第２画素電極１９βのそれぞれに接続される第１ＴＦＴ１８α及び第２ＴＦＴ１８βの双方に接続される。このようにすれば、ゲート配線１６に走査信号が伝送されると、接続された第１ＴＦＴ１８α及び第２ＴＦＴ１８βが駆動される。第１ＴＦＴ１８αが駆動されると、第１画素電極１９αは第１ソース配線１７αにより伝送される第１画像信号に基づく電位に充電される。第２ＴＦＴ１８βが駆動されると、第２画素電極１９βは第２ソース配線１７βにより伝送される第２画像信号に基づく電位に充電される。１つのゲート配線１６に走査信号が伝送されるのに伴い、異なる組に属していて互いに隣り合う第１画素電極１９α及び第２画素電極１９βがそれぞれ充電されるようになっているから、仮に第１ＴＦＴと第２ＴＦＴとに別のゲート配線を接続するようにした場合に比べると、ゲート配線１６の設置数を削減することができる。これにより、第１画素電極１９α及び第２画素電極１９βの充電時間を長く確保することができる。

また、第１画素電極１９αに対して容量配線２０側とは反対側に隣り合うよう配されていて走査信号を伝送するゲート配線１６と、ゲート配線１６と交差するよう延在していて第１画像信号を伝送する第１ソース配線１７αと、ゲート配線１６と第１ソース配線１７αとの交差位置に配されていて第１画素電極１９α、ゲート配線１６及び第１ソース配線１７αにそれぞれ接続される第１ＴＦＴ１８αと、第１ＴＦＴ１８αは、ゲート配線１６に接続されるゲート電極（第１電極）１８Ａと、第１ソース配線１７αに接続されるソース電極（第２電極）１８Ｂと、一端側がソース電極１８Ｂに接続されていてゲート電極１８Ａに対してゲート絶縁膜（絶縁膜）２４を介して重畳するよう配されるチャネル部１８Ｄと、チャネル部１８Ｄの他端側に接続されるドレイン電極（第３電極）１８Ｃと、を有しており、ドレイン電極１８Ｃに接続されていて第１ソース配線１７αに沿って容量配線２０側に向けて延在し、容量配線２０と重畳する位置にて第１容量形成電極２１α及び第１画素電極１９αに対してそれぞれ接続される第１接続配線２２αを備える。このようにすれば、ゲート配線１６に伝送される走査信号が、第１ＴＦＴ１８αのゲート電極１８Ａに供給されると、第１ＴＦＴ１８αが駆動される。すると、第１ソース配線１７αに伝送される第１画像信号がソース電極１８Ｂからチャネル部１８Ｄを介してドレイン電極１８Ｃに供給される。ドレイン電極１８Ｃに供給された第１画像信号は、第１接続配線２２αを介して第１容量形成電極２１α及び第１画素電極１９αに供給されるので、第１画素電極１９αは第１画像信号に基づく電位に充電されるとともに、第１容量形成電極２１αと容量配線２０との間に静電容量が形成される。このように、第１容量形成電極２１αには、第１接続配線２２αを介して第１画像信号が供給されているので、仮に第１画素電極を介して第１画像信号が供給される場合に比べると、配線抵抗が低くなるので、第１容量形成電極２１αの電位が安定化する。

また、第１画素電極１９α及び第２画素電極１９βは、容量配線２０に沿う第１辺部１９Ａと、第１辺部１９Ａと交差していて第１辺部１９Ａの長さと同じかそれよりも大きい長さを有する第２辺部１９Ｂと、をそれぞれ有する。このようにすれば、仮に第１辺部の長さが第２辺部の長さよりも小さい場合に比べると、第２画素電極１９βと第１容量形成電極２１α及び第１画素電極１９αとの間に生じ得る寄生容量が大きくなりがちとされる。その点、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界がシールド電極３５によって良好に遮蔽されることで、第２画素電極１９βと第１容量形成電極２１α及び第１画素電極１９αとの間に生じ得る寄生容量が低減され、表示品位の低下が効果的に抑制される。

また、容量配線２０、第１画素電極１９α、第２画素電極１９β、第１容量形成電極２１α及びシールド電極３５を少なくとも有する液晶パネル（表示パネル）１１と、液晶パネル１１に表示のための光を供給するものであって、赤色光を発する赤色光源１２Ｒ、緑色光を発する緑色光源１２Ｇ及び青色光を発する青色光源１２Ｂを有するバックライト装置（照明装置）１２と、１フレーム期間中に、複数のデータ書き込み期間として、第１画素電極１９α及び第２画素電極１９βを赤色表示階調に充電する赤色データ書き込み期間と、第１画素電極１９α及び第２画素電極１９βを緑色表示階調に充電する緑色データ書き込み期間と、第１画素電極１９α及び第２画素電極１９βを青色表示階調に充電する青色データ書き込み期間と、が少なくとも含まれるよう液晶パネル１１を制御するパネル制御部１３と、赤色データ書き込み期間と複数のデータ書き込み期間のうちの赤色データ書き込み期間以外のデータ書き込み期間との間の期間である赤色表示期間では赤色光源１２Ｒを点灯させて緑色光源１２Ｇ及び青色光源１２Ｂを消灯し、緑色データ書き込み期間と複数のデータ書き込み期間のうちの緑色データ書き込み期間以外のデータ書き込み期間との間の期間である緑色表示期間では緑色光源１２Ｇを点灯させて赤色光源１２Ｒ及び青色光源１２Ｂを消灯し、青色データ書き込み期間と複数のデータ書き込み期間のうちの青色データ書き込み期間以外のデータ書き込み期間との間の期間である青色表示期間では青色光源１２Ｂを点灯させて赤色光源１２Ｒ及び緑色光源１２Ｇを消灯するようバックライト装置１２を制御するバックライト制御部（照明制御部）１４と、を備える。このようにすれば、１フレーム期間中に含まれる赤色データ書き込み期間では、パネル制御部１３により第１画素電極１９α及び第２画素電極１９βが赤色表示階調に充電され、赤色データ書き込み期間と赤色データ書き込み期間以外のデータ書き込み期間との間の赤色表示期間では、バックライト制御部１４により赤色光源１２Ｒが点灯されるのに対して緑色光源１２Ｇ及び青色光源１２Ｂが消灯される。すると、赤色光源１２Ｒから発せられた赤色光が、液晶パネル１１において赤色表示階調に充電された第１画素電極１９α及び第２画素電極１９βを透過することで、赤色表示が行われる。１フレーム期間中に含まれる緑色データ書き込み期間では、パネル制御部１３により第１画素電極１９α及び第２画素電極１９βが緑色表示階調に充電され、緑色データ書き込み期間と緑色データ書き込み期間以外のデータ書き込み期間との間の緑色表示期間では、バックライト制御部１４により緑色光源１２Ｇが点灯されるのに対して赤色光源１２Ｒ及び青色光源１２Ｂが消灯される。すると、緑色光源１２Ｇから発せられた緑色光が、液晶パネル１１において緑色表示階調に充電された第１画素電極１９α及び第２画素電極１９βを透過することで、緑色表示が行われる。１フレーム期間中に含まれる青色データ書き込み期間では、パネル制御部１３により第１画素電極１９α及び第２画素電極１９βが青色表示階調に充電され、青色データ書き込み期間と青色データ書き込み期間以外のデータ書き込み期間との間の青色表示期間では、バックライト制御部１４により青色光源１２Ｂが点灯されるのに対して赤色光源１２Ｒ及び緑色光源１２Ｇが消灯される。すると、青色光源１２Ｂから発せられた青色光が、液晶パネル１１において青色表示階調に充電された第１画素電極１９α及び第２画素電極１９βを透過することで、青色表示が行われる。このように、１フレーム期間が、赤色データ書き込み期間、緑色データ書き込み期間、青色データ書き込み期間、赤色表示期間、緑色表示期間及び青色表示階調の少なくとも６つに分割されると、第１画素電極１９α及び第２画素電極１９βの充電時間が短くなるため、第１画素電極１９α及び第２画素電極１９βの電位が不安定になりがちとされる。その点、第２画素電極１９βと第１容量形成電極２１αとの間に生じ得る電界がシールド電極３５によって良好に遮蔽されることで、第２画素電極１９βの電位が変動し難くなるとともに、容量配線２０に対して第１容量形成電極２１α及びシールド電極３５が共に重畳配置されることで第１画素電極１９αの電位が安定的に保持されるから、第１画素電極１９α及び第２画素電極１９βの充電時間が短くなっても、表示品位の低下が効果的に抑制される。

＜実施形態２＞
実施形態２を図１６から図１９によって説明する。この実施形態２では、第２のシールド電極３６を追加したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態では、図１６及び図１７に示すように、シールド電極１３５に対して接続されていてシールド電極１３５に対して重畳するよう配される第２のシールド電極３６が備えられている。図１６は、液晶パネル１１１における容量配線１２０付近を拡大した平面図であり、透明電極膜１３０の形成範囲を網掛け状にして示したものである。図１７は、液晶パネル１１１における容量配線１２０付近を拡大した平面図であり、第３金属膜１２８の形成範囲を網掛け状にして示したものである。第２のシールド電極３６は、画素電極１１９と同じ透明電極膜１３０により構成されている。このため、第２のシールド電極３６は、Ｙ軸方向について隣り合う第１画素電極１１９αと第２画素電極１１９βとの間に挟まれるとともにこれらに対して所定の間隔を空けて配されており、それにより画素電極１１９との絶縁状態が保たれている。第２のシールド電極３６は、Ｘ軸方向に沿って延在する横長の略帯状をなしており、中央部分が幅広部３６Ａとされるのに対し、両端部が幅狭部３６Ｂとされる。一方の幅狭部３６Ｂは、Ｙ軸方向について第２画素電極１１９βと第１画素電極１１９αの拡張部１１９Ｃとの間に介在し、他方の幅狭部３６Ｂは、Ｙ軸方向について第１画素電極１１９αと第２画素電極１１９βの拡張部１１９Ｃとの間に介在している。第２のシールド電極３６は、その大部分がシールド電極１３５に対して重畳配置されている。

透明電極膜１３０からなる第２のシールド電極３６は、図１８及び図１９に示すように、シールド電極１３５に対して平坦化膜（絶縁膜）１２９を介して上層側に重畳するよう配されている。図１８は、液晶パネル１１１における第２のシールド電極３６とシールド電極１３５との接続部位付近の断面図（図１６のＥ−Ｅ線断面図）である。図１９は、液晶パネル１１１における第１画素電極１１９αと第１容量形成電極１２１αとの接続部位付近の断面図（図１６のＦ−Ｆ線断面図）である。そして、第２のシールド電極３６は、シールド電極１３５との間に介在する平坦化膜１２９に開口形成されたシールド電極用コンタクトホール（コンタクトホール）ＣＨ５を通してシールド電極１３５に接続されている。さらには、第２のシールド電極３６は、Ｘ軸方向についての中央部（幅広部３６Ａ）が容量配線１２０に対してゲート絶縁膜１２４、層間絶縁膜１２７及び平坦化膜１２９を介して重畳するよう配されるとともに、これらゲート絶縁膜１２４、層間絶縁膜１２７及び平坦化膜１２９に開口形成された第２の容量配線用コンタクトホール（コンタクトホール）ＣＨ６を通して容量配線１２０に接続されている。なお、シールド電極１３５のうち、第２の容量配線用コンタクトホールＣＨ６と重畳する位置には、容量配線１２０に対する第２のシールド電極３６の接続部位を通すための開口部１３５Ａが形成されている。

以上のように、第２のシールド電極３６は、図１８及び図１９に示すように、シールド電極用コンタクトホールＣＨ５を通してシールド電極１３５に接続されることで、シールド電極１３５と同電位に保たれている。さらには、第２のシールド電極３６は、容量配線１２０に接続されているので、容量配線１２０、シールド電極１３５及び第２のシールド電極３６が共に同電位に保たれている。シールド電極１３５は、第２のシールド電極３６を介して容量配線１２０に接続されている、と言える。つまり、第２のシールド電極３６は、シールド電極１３５を容量配線１２０に対して接続する機能をも併有している。そして、第２のシールド電極３６は、Ｙ軸方向について第１画素電極１１９αと第２画素電極１１９βとの間に挟まれた配置となっているので、第１画素電極１１９αと第２画素電極１１９βとの間に生じ得る電界を遮蔽することができる。特に、図１６及び図１９に示すように、第２画素電極１１９βと第１画素電極１１９αの拡張部１１９Ｃとの間の間隔と、第１画素電極１１９αと第２画素電極１１９βの拡張部１１９Ｃとの間の間隔と、は、いずれも極めて狭くなっているものの、そこに第２のシールド電極３６が介在することで、第１画素電極１１９αと第２画素電極１１９βとの間に生じ得る電界を効果的に遮蔽することができる。これにより、第１画素電極１１９α及び第２画素電極１１９βの電位がさらに変動し難くなる。また、容量配線１２０に対して第２のシールド電極３６を介して接続されたシールド電極１３５は、図１９に示すように、第１画素電極１１９αに接続された第１容量形成電極１２１αに対して層間絶縁膜１２７を介して重畳するよう配されているから、容量配線１２０、シールド電極１３５及び第２のシールド電極３６と、第１画素電極１１９α及び第１容量形成電極１２１αと、の間に形成される静電容量がより大きくなる。これにより、第１画素電極１１９αの電位がさらに安定的に保持される。

以上説明したように本実施形態によれば、シールド電極１３５は、第２画素電極１１９βと第１容量形成電極１２１αとに対してそれぞれ平坦化膜（絶縁膜）１２９と層間絶縁膜（絶縁膜）１２７とを介して間に介在する層に配されており、第２画素電極１１９βと同じ透明電極膜（導電膜）１３０により構成されるとともにシールド電極１３５に対して平坦化膜（絶縁膜）１２９を介して重畳するよう配される第２のシールド電極３６であって、シールド電極１３５との間に介在する平坦化膜（絶縁膜）１２９に開口形成されたシールド電極用コンタクトホール（コンタクトホール）ＣＨ５を通してシールド電極１３５に接続される第２のシールド電極３６を備える。このようにすれば、仮にシールド電極が第１容量形成電極１２１αに対して第２画素電極１１９β側とは反対側の層に配された場合に比べると、第１容量形成電極１２１αと第２画素電極１１９βとの間に生じ得る電界をシールド電極１３５によってより良好に遮蔽することができる。これにより、第２画素電極１１９βの電位がより変動し難くなる。第２のシールド電極３６は、シールド電極１３５に対して間に介在する平坦化膜１２９に開口形成されたシールド電極用コンタクトホールＣＨ５を通して接続されることで、シールド電極１３５と同電位に保たれている。そして、第２のシールド電極３６は、第１画素電極１１９αと第２画素電極１１９βとの間に挟まれた配置となっているので、第１画素電極１１９αと第２画素電極１１９βとの間に生じ得る電界を遮蔽することができる。これにより、第２画素電極１１９βの電位がさらに変動し難くなる。

また、第２のシールド電極３６は、容量配線１２０との間に介在するゲート絶縁膜（絶縁膜）１２４、層間絶縁膜（絶縁膜）１２７及び平坦化膜（絶縁膜）１２９に開口形成された第２の容量配線用コンタクトホール（コンタクトホール）ＣＨ６を通して容量配線１２０に接続される。このようにすれば、シールド電極１３５は、第２のシールド電極３６を介して容量配線１２０に接続される。つまり、第２のシールド電極３６は、シールド電極１３５を容量配線１２０に対して接続する機能をも併有している。容量配線１２０に対して第２のシールド電極３６を介して接続されたシールド電極１３５は、第１画素電極１１９αに接続された第１容量形成電極１２１αに対して層間絶縁膜１２７を介して重畳するよう配されているから、容量配線１２０、シールド電極１３５及び第２のシールド電極３６と、第１画素電極１１９α及び第１容量形成電極１２１αと、の間に形成される静電容量がより大きくなる。これにより、第１画素電極１１９αの電位がさらに安定的に保持される。

＜実施形態３＞
実施形態３を図２０から図２６によって説明する。この実施形態３では、上記した実施形態１から液晶パネル２１１の表示モードを変更したものを示す。なお、上記した実施形態１と同様の構造、作用及び効果について重複する説明は省略する。

本実施形態に係る液晶パネル２１１は、表示モードがＶＡ（Vertical Alignment）モードとされている（図２４を参照）。これに伴い、液晶パネル２１１には、配向膜として、液晶層２１１Ｃに電圧が印加されていない状態において、いずれも液晶層２１１Ｃに含まれる液晶分子の長軸を基板の膜面に対してほぼ垂直に配向させる垂直配向膜とされる。また、液晶層２１１Ｃに含まれる液晶材料として、誘電率異方性が負のネガ型液晶材料が用いられている。そして、画素電極２１９には、図２０に示すように、複数のスリット３７が開口形成されている。図２０は、液晶パネル２１１における画素ＰＸの配列を拡大して示す平面図である。複数のスリット３７は、Ｘ軸方向及びＹ軸方向に対して傾いた斜め方向に沿って延在するものであり、画素電極２１９の面内において自身の延在方向と直交する斜め方向について間隔を空けて並んで配されている。第１画素電極２１９αと第２画素電極２１９βとでは、スリット３７の延在方向が交差する関係となっている。具体的には、第１画素電極２１９αに備わるスリット３７の延在方向は、図２０に示す右斜め上向きとされるのに対し、第２画素電極２１９βに備わるスリット３７の延在方向は、図２０に示す左斜め上向きとされている。アレイ基板２１１Ｂにおける液晶層２１１Ｃ側の表面のうち、上記したスリット３７と重畳する箇所には、部分的な凹部（画素電極２１９の不在部分）が形成されることになり、凹部形状に応じた電界が形成されるから、この凹部に沿って液晶層２１１Ｃに含まれる液晶分子が配向されるようになっている。

その上で、本実施形態では、液晶パネル２１１に備わる配向膜に対して特定の配向処理を行うようにしている。なお、配向膜は、液晶パネル２１１を構成する一対の両基板２１１Ａ，２１１Ｂの各最内面にベタ状に設けられるものである。ここで、配向膜の配向処理に関して図２１Ａから図２１Ｃを用いて詳しく説明する。図２１Ａは、アレイ基板２１１Ａの配向膜における配向処理を説明するための図面であり、アレイ基板２１１Ａを液晶層２１１Ｃ側から視た図面である。図２１Ｂは、対向基板２１１Ｂの配向膜における配向処理を説明するための図面であり、対向基板２１１Ｂを液晶層２１１Ｃ側とは逆側、すなわち偏光板が貼り付けられる側から視た図面である。図２１Ｃは、液晶パネル２１１においてＹ軸方向に沿って並ぶ４つの画素ＰＸにおける液晶分子のチルト方向（配向方向）などを説明するための図面であり、アレイ基板２１１Ａを下にし、対向基板２１１Ｂを上にして、対向基板２１１Ｂ側から視た図面である。

具体的には、配向膜は、その表面に光配向処理が行われることで液晶分子に配向規制力を付与することが可能となる光配向膜とされており、光配向処理が、容量配線２２０を挟んで隣り合っていて１つの組を構成する第１画素電極２１９α及び第２画素電極２１９β毎に異なっている。すなわち、アレイ基板２１１Ａ側の配向膜には、図２１Ａに示すように、製造過程において奇数番目の容量配線２２０を挟んで隣り合う第１画素電極２１９α及び第２画素電極２１９β（図２１Ａにおいて上側の２つの画素電極２１９）と、偶数番目の容量配線２２０を挟んで隣り合う第１画素電極２１９α及び第２画素電極２１９β（図２１Ａにおいて下側の２つの画素電極２１９）と、でＸ軸方向に沿って互いに逆向きとなる配向処理光（偏光紫外線）がそれぞれ照射されている。図２１Ａには、配向処理光の照射方向が白抜きの矢印により図示されている。本実施形態では、奇数番目の容量配線２２０を挟んで隣り合う第１画素電極２１９α及び第２画素電極２１９βには、図２１Ａの右側に配置された光源から左向きの配向処理光が照射されるのに対し、偶数番目の容量配線２２０を挟んで隣り合う第１画素電極２１９α及び第２画素電極２１９βには、図２１Ａの左側に配置された光源から右向きの配向処理光が照射される。なお、互いに逆向きとなる配向処理光を照射する際に、マスクを用いて、不要な部分に配向処理光が照射されないようする。一方、対向基板２１１Ｂ側の配向膜には、図２１Ｂに示すように、製造過程において奇数番目の容量配線２２０を挟んで隣り合う２つの画素ＰＸ（図２１Ｂにおいて上側の２つの画素ＰＸ）と、偶数番目の容量配線２２０を挟んで隣り合う２つの画素ＰＸ（図２１Ｂにおいて下側の２つの画素ＰＸ）と、でＸ軸方向に沿って互いに逆向きとなる配向処理光がそれぞれ照射されている。図２１Ｂには、配向処理光の照射方向が白抜きの矢印により図示されている。本実施形態では、奇数番目の容量配線２２０を挟んで隣り合う２つの画素ＰＸには、図２１Ｂの左側に配置された光源から右向きの配向処理光、つまりアレイ基板２１１Ａ側とは１８０°異なる向きの配向処理光が照射されるのに対し、偶数番目の容量配線２２０を挟んで隣り合う２つの画素ＰＸには、図２１Ｂの右側に配置された光源から左向きの配向処理光、つまりアレイ基板２１１Ａ側とは１８０°異なる向きの配向処理光が照射される。

このような光配向処理が行われる一対の配向膜によってＹ軸方向に沿って並ぶ４つの画素ＰＸは、図２１Ｃに示すように、液晶分子のチルト方向（配向方向、液晶層２１１Ｃに電圧が印加されたときに液晶分子が倒れる方向）が互いに異なるものとされる。図２１Ｃには、液晶層２１１Ｃの厚さ方向における中央付近の液晶分子のチルト方向が実線の矢印により図示されている。詳しくは、Ｙ軸方向に沿って並ぶ４つの画素ＰＸにおける液晶分子のチルト方向が、互いに９０度の整数倍ずつ異なるよう設定されている。すなわち、図２１Ｃに示す最も上に位置する画素ＰＸ（奇数番目の容量配線２２０に隣り合う第２画素電極２１９β）では、液晶分子のチルト方向が右斜め下向きとされ、画素ＰＸを構成する第２画素電極２１９βに備わるスリット３７の延在方向に並行している。図２１Ｃに示す上から２番目に位置する画素ＰＸ（奇数番目の容量配線２２０に隣り合う第１画素電極２１９α）では、液晶分子のチルト方向が右斜め上向きとされ、画素ＰＸを構成する第１画素電極２１９αに備わるスリット３７の延在方向に並行している。図２１Ｃに示す上から３番目に位置する画素ＰＸ（偶数番目の容量配線２２０に隣り合う第２画素電極２１９β）では、液晶分子のチルト方向が左斜め上向きとされ、画素ＰＸを構成する第２画素電極２１９βに備わるスリット３７の延在方向に並行している。図２１Ｃに示す最も下に位置する画素ＰＸ（偶数番目の容量配線２２０に隣り合う第１画素電極２１９α）では、液晶分子のチルト方向が左斜め下向きとされ、画素ＰＸを構成する第１画素電極２１９αに備わるスリット３７の延在方向に並行している。このように、Ｙ軸方向に沿って並ぶ４つの画素ＰＸに配される液晶分子が、画素電極２１９のスリット３７及び一対の配向膜によってそれぞれ異なる向きに配向規制されるので、液晶パネル２１１に表示される画像に係る視野角特性が平均化され、もって良好な表示性能が得られる。

本実施形態では、液晶パネル２１１の表示モードが上記のようなＶＡモードに変更されるのに伴い、ＴＦＴ２１８、画素電極２１９及び容量形成電極２２１に関する接続態様についても変更されており、以下において図２２から図２６を適宜に参照しつつ説明する。図２２は、液晶パネル２１１における画素ＰＸの配列を示す回路図である。図２３は、液晶パネル２１１におけるＴＦＴ２１８付近を拡大した平面図である。図２４は、液晶パネル２１１におけるＴＦＴ２１８付近を切断した断面図（図２３のＡ−Ａ線断面図）である。図２５は、液晶パネル２１１における容量配線２２０付近を拡大した平面図である。図２６は、液晶パネル２１１における画素電極２１９と容量形成電極２２１との接続部位付近を切断した断面図（図２５のＢ−Ｂ線断面図）である。

本実施形態に係る画素電極２１９は、図２２から図２４に示すように、ＴＦＴ２１８のドレイン電極２１８Ｃに対して直接的に接続されている。つまり、本実施形態では、上記した実施形態１に記載した接続配線２２（図５及び図７を参照）が省略されている。詳しくは、画素電極２１９は、ＴＦＴ２１８のドレイン電極２１８Ｃに対して重畳するよう配されるとともに、ドレイン電極２１８Ｃとの間に介在する層間絶縁膜２２７及び平坦化膜２２９に開口形成された画素電極用コンタクトホールＣＨ７を通してドレイン電極２１８Ｃに対して接続されている。なお、画素電極２１９におけるドレイン電極２１８Ｃとの接続部位には、スリット３７が非形成とされている。このような構成によれば、ソース配線２１７からＴＦＴ２１８のソース電極２１８Ｂに供給される画像信号は、チャネル部２１８Ｄを介してドレイン電極２１８Ｃに供給されると、ドレイン電極２１８Ｃに接続された画素電極２１９が画像信号に基づく電位に充電されるようになっている。また、第１画素電極２１９αには、第１ＴＦＴ２１８αのドレイン電極２１８Ｃが直接的に接続され、第２画素電極２１９βには、第２ＴＦＴ２１８βのドレイン電極２１８Ｃが直接的に接続されている。本実施形態では、接続配線２２が省略されるのに伴い、ドレイン電極２１８Ｃは、第２金属膜２２６のみからなる単層構造とされる。その理由は、本実施形態ではドレイン電極２１８Ｃの冗長性を担保する必要性が低いためである。

そして、画素電極２１９は、図２２，図２５及び図２６に示すように、容量形成電極２２１に対して直接的に接続されている。詳しくは、画素電極２１９の拡張部２１９Ｃは、容量形成電極２２１に対して重畳するよう配されるとともに、容量形成電極２２１との間に介在する層間絶縁膜２２７及び平坦化膜２２９に開口形成された容量形成電極用コンタクトホールＣＨ８を通して容量形成電極２２１に対して接続されている。なお、画素電極２１９における容量形成電極２２１との接続部位である拡張部２１９Ｃには、スリット３７が非形成とされている。このような構成によれば、ＴＦＴ２１８の駆動に伴って画素電極２１９が画像信号に基づく電位に充電されると、画素電極２１９に接続された容量形成電極２２１が画像信号に基づく電位となるので、容量形成電極２２１と容量配線２２０との間に静電容量が形成され、画素電極２１９の電位が保持されるようになっている。このように、容量形成電極２２１には、画素電極２１９を介して第１画像信号が供給されているので、上記した実施形態１のように画素電極１９とは別途に画像信号を伝送するための接続配線２２を設けた場合に比べると、接続配線２２が画素電極２１９に対して重畳しない分だけ画素電極２１９に係る開口率が向上する。また、第１画素電極２１９αには、第１容量形成電極２２１αが直接的に接続され、第２画素電極２１９βには、第２容量形成電極２２１βが直接的に接続されている。

以上説明したように本実施形態によれば、第１画素電極２１９αに対して容量配線２２０側とは反対側に隣り合うよう配されていて走査信号を伝送するゲート配線２１６と、ゲート配線２１６と交差するよう延在していて第１画像信号を伝送する第１ソース配線２１７αと、ゲート配線２１６と第１ソース配線２１７αとの交差位置に配されていて第１画素電極２１９α、ゲート配線２１６及び第１ソース配線２１７αにそれぞれ接続される第１ＴＦＴ２１８αと、第１ＴＦＴ２１８αは、ゲート配線２１６に接続されるゲート電極２１８Ａと、第１ソース配線２１７αに接続されるソース電極２１８Ｂと、一端側がソース電極２１８Ｂに接続されていてゲート電極２１８Ａに対してゲート絶縁膜（絶縁膜）２２４を介して重畳するよう配されるチャネル部２１８Ｄと、一端側がチャネル部２１８Ｄの他端側に接続されるとともに他端側が第１画素電極２１９αに接続されるドレイン電極２１８Ｃと、を有しており、第１容量形成電極２２１αは、第１画素電極２１９αに対して接続される。このようにすれば、ゲート配線２１６に伝送される走査信号が、第１ＴＦＴ２１８αのゲート電極２１８Ａに供給されると、第１ＴＦＴ２１８αが駆動される。すると、第１ソース配線２１７αに伝送される第１画像信号がソース電極２１８Ｂからチャネル部２１８Ｄを介してドレイン電極２１８Ｃに供給され、ドレイン電極２１８Ｃに接続された第１画素電極２１９αが第１画像信号に基づく電位に充電される第１画素電極２１９αに供給された第１画像信号は、第１容量形成電極２２１αに供給されるので、第１容量形成電極２２１αと容量配線２２０との間に静電容量が形成される。このように、第１容量形成電極２２１αには、第１画素電極２１９αを介して第１画像信号が供給されているので、仮に第１画素電極２１９αとは別途に第１画像信号を伝送するための配線を設けた場合に比べると、第１画素電極２１９αに係る開口率が向上する。

＜他の実施形態＞
本明細書が開示する技術は、上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も技術的範囲に含まれる。

（１）シールド電極３５，１３５における平面に視た具体的な形成範囲は、適宜に変更可能である。例えば、シールド電極３５，１３５が第１容量形成電極２１α，１２１α，２２１αには重畳するものの、第２容量形成電極２１β，２２１βとは非重畳となるよう配されていても構わない。それ以外にも、シールド電極３５，１３５は、第１容量形成電極２１α，１２１α，２２１αに対して重畳する部分と、第２容量形成電極２１β，２２１βに対して重畳する部分と、に分割されていても構わない。

（２）上記した（１）以外にも、シールド電極３５，１３５が容量形成電極２１，２２１の全域に対して重畳するような形成範囲であっても構わない。また、シールド電極３５，１３５は、その大部分の幅寸法が、容量形成電極２１，２２１の幅寸法と同等または小さくても良く、また容量配線２０，１２０，２２０の幅寸法と同等または大きくても良い。また、シールド電極３５，１３５は、その長さ寸法が、画素電極１９，１１９，２１９の第１辺部１９Ａの長さ寸法より小さくても大きくてもよい。

（３）実施形態２に記載した第２のシールド電極３６における平面に視た具体的な形成範囲は、上記した（１），（２）にて説明したシールド電極３５，１３５と同様に、適宜に変更可能である。

（４）実施形態２の変形例として、第２のシールド電極３６をシールド電極１３５に接続し、シールド電極１３５を容量配線１２０に接続するようにしても構わない。この場合、第２のシールド電極３６は、シールド電極１３５を介して容量配線１２０に接続されることになる。また、この場合における第２のシールド電極３６とシールド電極１３５との接続位置と、シールド電極１３５と容量配線１２０との接続位置と、は、平面に視て非重畳となる位置関係でも良いが、平面に視て重畳する位置関係でも良い。

（５）実施形態３の変形例として、ドレイン電極２１８Ｃを第２金属膜２２６と第３金属膜との積層構造とすることも可能である。

（６）実施形態３の変形例として、液晶層２１１Ｃを構成する液晶材料は、誘電率異方性が正のポジ型液晶材料であっても構わない。

（７）容量配線２０，１２０，２２０に対するシールド電極３５，１３５や第２のシールド電極３６の具体的な接続位置は、適宜に変更可能である。

（８）容量形成電極２１，２２１を第３金属膜２８，１２８により構成し、シールド電極３５，１３５を第２金属膜２６，２２６により構成することも可能である。この場合、容量形成電極２１，２２１は、ソース配線１７，２１７の第２ソース配線構成部１７Ｂと同層に位置し、シールド電極３５，１３５は、ソース配線１７，２１７の第１ソース配線構成部１７Ａと同層に位置することになる。

（９）シールド電極３５，１３５は、金属膜以外の導電膜（例えば透明電極膜３０，１３０や半導体膜２５における低抵抗化領域）により構成されていても構わない。なお、低抵抗化領域を有する半導体膜２５としては、酸化物半導体を用いるのが好ましいが、必ずしもその限りではない。

（１０）ソース配線１７，２１７は、積層構造に限らず、単層構造であっても構わない。

（１１）上記（１０）のようにソース配線１７，２１７を単層構造とする場合には、例えばソース配線１７，２１７を第２金属膜２６，２２６により構成し、ソース配線１７，２１７に対して平面に視て重畳する位置に第３金属膜２８，１２８からなるタッチ配線（位置検出配線）を設置し、タッチパネル機能を実装することも可能である。その場合、液晶パネル１１，１１１，２１１の表示モードをＦＦＳ（Fringe Field Switching）モードなどとし、アレイ基板１１Ａに画素電極１９，１１９，２１９に対して絶縁膜を介して重畳する共通電極を設けるとともに共通電極を複数のタッチ電極（位置検出電極）に分割した上で各タッチ電極にタッチ配線を接続することが可能である。

（１２）上記（１０）のようにソース配線１７，２１７を単層構造とする場合には、例えばソース配線１７，２１７を第２金属膜２６，２２６により構成し、容量配線２０，１２０，２２０を第３金属膜２８，１２８により構成することが可能となる。その場合、容量形成電極２１，２２１とシールド電極３５，１３５とのうちの一方を第２金属膜２６，２２６により構成し、他方を第１金属膜２３により構成することが可能となる。

（１３）接続配線２２は、積層構造に限らず、単層構造であっても構わない。

（１４）ＴＦＴ１８，２１８のソース電極１８Ｂ，２１８Ｂ及びドレイン電極１８Ｃ，２１８Ｃは、積層構造に限らず、単層構造であっても構わない。

（１５）ソース配線１７，２１７及び接続配線２２などは、３層以上の金属膜からなる積層構造であっても構わない。

（１６）ソース配線１７，２１７及び接続配線２２などは、金属膜と金属膜以外の導電膜（例えば透明電極膜３０，１３０や半導体膜２５における低抵抗化領域）との積層構造であっても構わない。

（１７）液晶表示装置１０は、フィールドシーケンシャル方式とされる場合、各色のデータ書き込み期間と各色の表示期間とが均等になるように時間を割り当てる以外にも、各色のデータ書き込み期間と各色の表示期間とが異なるように時間を割り当てても構わない。例えば、赤色データ書き込み期間よりも赤色表示期間が長くても構わない。

（１８）平坦化膜２９，１２９，２２９は、有機材料からなる層と、無機材料からなる層と、の積層構造であっても構わない。無機材料からなる層は、有機材料からなる層の上層側や下層側に積層される。

（１９）ＴＦＴ１８，２１８は、千鳥状の配列以外にも、マトリクス状に並ぶ配列であっても構わない。

（２０）画素電極１９，１１９，２１９の平面形状は、縦長の長方形状や横長の長方形状であっても構わない。それ以外にも、画素電極１９，１１９，２１９の平面形状は、円形状や楕円形状などであっても構わない。

（２１）半導体膜２５の材料は、ポリシリコン（ＬＴＰＳ）であっても構わない。

（２２）液晶パネル１１，１１１，２１１の表示モードは、ＦＦＳモード、ＩＰＳモードなどであっても構わない。

（２３）液晶表示装置１０は、シースルー型以外にも、非シースルー型であっても構わない。

（２４）液晶表示装置１０は、フィールドシーケンシャル方式以外にもカラーフィルタ方式であっても構わない。この場合、対向基板１１Ｂには、画素電極１９，１１９，２１９と対向する位置に赤色、緑色及び青色を呈するカラーフィルタが設けられるとともに、バックライト装置１２には光源として白色光を発する白色光源が用いられる。ここで、カラーフィルタ方式における画素ＰＸの配列に関しては、赤色、緑色及び青色を呈する画素ＰＸが横並びに配されてもよいが、赤色、緑色及び青色を呈する画素ＰＸに加えて白色（無色）を呈する画素ＰＸを設けるようにし、これらが縦横に２つずつ並ぶ配列とすることも可能である。後者においては、画素電極１９，１１９，２１９を平面に視て正方形状とすることが可能である。

（２５）液晶パネル１１，１１１，２１１は、透過型以外にも、反射型や半透過型であっても構わない。反射型の場合は、バックライト装置１２が不要となる。

（２６）液晶パネル１１，１１１，２１１以外の種類の表示パネル（有機ＥＬパネル、ＥＰＤ（マイクロカプセル型電気泳動方式のディスプレイパネル）であっても構わない。

１０…液晶表示装置（表示装置）、１１，１１１，２１１…液晶パネル（表示パネル）、１２…バックライト装置（照明装置）、１２Ｂ…青色光源、１２Ｇ…緑色光源、１２Ｒ…赤色光源、１３…パネル制御部、１４…バックライト制御部（照明制御部）、１６，２１６…ゲート配線（走査配線）、１７，２１７…ソース配線（画像配線）、１７Ａ…第１ソース配線構成部（第１画像配線構成部）、１７Ｂ…第２ソース配線構成部（第２画像配線構成部）、１７α，２１７α…第１ソース配線（第１画像配線）、１７β…第２ソース配線（第２画像配線）、１８Ａ，２１８Ａ…ゲート電極（第１電極）、１８Ｂ，２１８Ｂ…ソース電極（第２電極）、１８Ｃ，２１８Ｃ…ドレイン電極（第３電極）、１８Ｄ，２１８Ｄ…チャネル部、１８α，２１８α…第１ＴＦＴ（第１スイッチング素子）、１８β，２１８β…第２ＴＦＴ（第２スイッチング素子）、１９Ａ…第１辺部、１９Ｂ…第２辺部、１９α，１１９α，２１９α…第１画素電極、１９β，１１９β，２１９β…第２画素電極、２０，１２０，２２０…容量配線、２１α，１２１α，２２１α…第１容量形成電極、２１α１…端部、２１β，２２１β…第２容量形成電極、２１β１…端部、２２α…第１接続配線、２４，１２４，２２４…ゲート絶縁膜（絶縁膜）、２６，２２６…第２金属膜（導電膜）、２７，１２７，２２７…層間絶縁膜（絶縁膜）、２８，１２８…第３金属膜（導電膜）、２９，１２９，２２９…平坦化膜（絶縁膜）、３０，１３０…透明電極膜（導電膜）、３５，１３５…シールド電極、３５ａ，３５ｃ…端部、３６…第２のシールド電極、ＣＨ１…ソース配線用コンタクトホール（コンタクトホール）、ＣＨ４…容量配線用コンタクトホール（コンタクトホール）、ＣＨ５…シールド電極用コンタクトホール（コンタクトホール）、ＣＨ６…第２の容量配線用コンタクトホール（コンタクトホール）

Claims (15)

1. 容量配線と、
   前記容量配線に隣り合うよう配される第１画素電極と、
   前記第１画素電極との間に前記容量配線を挟むよう配される第２画素電極と、
   前記第１画素電極に接続されていて前記容量配線に対して絶縁膜を介して重畳するよう配される第１容量形成電極と、
   前記第１画素電極と前記第２画素電極との間に挟まれるよう配されて少なくとも一部が前記第１容量形成電極に対して絶縁膜を介して重畳するよう配されるシールド電極と、を備える表示装置。
2. 前記第２画素電極に接続されていて前記容量配線に対して絶縁膜を介して重畳するよう配される第２容量形成電極を備えており、
   前記第１容量形成電極及び前記第２容量形成電極は、接続対象となる前記第１画素電極及び前記第２画素電極の間に挟まれる共通の前記容量配線に対して絶縁膜を介して重畳するよう配される請求項１記載の表示装置。
3. 前記シールド電極は、前記容量配線を挟むよう配される前記第１画素電極及び前記第２画素電極のそれぞれに接続される前記第１容量形成電極及び前記第２容量形成電極の双方に対して絶縁膜を介して重畳するよう配される請求項２記載の表示装置。
4. 前記シールド電極は、前記第１画素電極及び前記第２画素電極と、前記第１容量形成電極及び前記第２容量形成電極と、に対してそれぞれ絶縁膜を介して間に介在する層に配される請求項３記載の表示装置。
5. 前記シールド電極は、前記第２画素電極側の端部が、前記第１容量形成電極における前記第２画素電極側の端部よりも前記第２画素電極側に延伸される請求項４記載の表示装置。
6. 前記シールド電極は、前記第１画素電極側の端部が、前記第２容量形成電極における前記第１画素電極側の端部よりも前記第１画素電極側に延伸される請求項４または請求項５記載の表示装置。
7. 前記シールド電極は、前記第２画素電極と前記第１容量形成電極とに対してそれぞれ絶縁膜を介して間に介在する層に配されており、
   前記第２画素電極と同じ導電膜により構成されるとともに前記シールド電極に対して絶縁膜を介して重畳するよう配される第２のシールド電極であって、前記シールド電極との間に介在する絶縁膜に開口形成されたコンタクトホールを通して前記シールド電極に接続される第２のシールド電極を備える請求項１から請求項６のいずれか１項に記載の表示装置。
8. 前記第２のシールド電極は、前記容量配線との間に介在する絶縁膜に開口形成されたコンタクトホールを通して前記容量配線に接続される請求項７記載の表示装置。
9. 前記シールド電極は、前記容量配線に対して絶縁膜を介して重畳するよう配されるとともに前記容量配線との間に介在する絶縁膜に開口形成されたコンタクトホールを通して接続される請求項１から請求項８のいずれか１項に記載の表示装置。
10. 前記第１画素電極及び前記第２画素電極のそれぞれに画像信号を供給する複数の画像配線を備えており、
    前記画像配線は、第１画像配線構成部と、前記第１画像配線構成部に対して絶縁膜を介して重畳するよう配されていて前記絶縁膜に開口形成されたコンタクトホールを通して前記第１画像配線構成部に対して接続される第２画像配線構成部と、を有しており、
    前記第１容量形成電極は、前記第１画像配線構成部及び前記第２画像配線構成部のうちの一方と同じ導電膜からなるのに対し、前記シールド電極は、前記第１画像配線構成部及び前記第２画像配線構成部のうちの他方と同じ導電膜からなる請求項１から請求項９のいずれか１項に記載の表示装置。
11. 前記容量配線、前記第１画素電極及び前記第２画素電極は、複数の組が繰り返し並ぶよう配されており、
    複数の前記第１画素電極のそれぞれに接続される複数の第１スイッチング素子と、
    複数の前記第１スイッチング素子に接続されていて第１画像信号を伝送する第１画像配線と、
    複数の前記第２画素電極のそれぞれに接続される複数の第２スイッチング素子と、
    複数の前記第２スイッチング素子に接続されていて第２画像信号を伝送する第２画像配線と、
    前記第１画像配線及び前記第２画像配線と交差するよう延在していて走査信号を伝送する走査配線と、を備えており、
    前記走査配線は、異なる組に属していて互いに隣り合う前記第１画素電極と前記第２画素電極との間に挟まれるよう複数が配されていてそれらの前記第１画素電極及び前記第２画素電極のそれぞれに接続される前記第１スイッチング素子及び前記第２スイッチング素子の双方に接続される請求項１から請求項１０のいずれか１項に記載の表示装置。
12. 前記第１画素電極に対して前記容量配線側とは反対側に隣り合うよう配されていて走査信号を伝送する走査配線と、
    前記走査配線と交差するよう延在していて第１画像信号を伝送する第１画像配線と、
    前記走査配線と前記第１画像配線との交差位置に配されていて前記第１画素電極、前記走査配線及び前記第１画像配線にそれぞれ接続される第１スイッチング素子と、
    前記第１スイッチング素子は、前記走査配線に接続される第１電極と、前記第１画像配線に接続される第２電極と、一端側が前記第２電極に接続されていて前記第１電極に対して絶縁膜を介して重畳するよう配されるチャネル部と、前記チャネル部の他端側に接続される第３電極と、を有しており、
    前記第３電極に接続されていて前記第１画像配線に沿って前記容量配線側に向けて延在し、前記容量配線と重畳する位置にて前記第１容量形成電極及び前記第１画素電極に対してそれぞれ接続される第１接続配線を備える請求項１から請求項１１のいずれか１項に記載の表示装置。
13. 前記第１画素電極に対して前記容量配線側とは反対側に隣り合うよう配されていて走査信号を伝送する走査配線と、
    前記走査配線と交差するよう延在していて第１画像信号を伝送する第１画像配線と、
    前記走査配線と前記第１画像配線との交差位置に配されていて前記第１画素電極、前記走査配線及び前記第１画像配線にそれぞれ接続される第１スイッチング素子と、
    前記第１スイッチング素子は、前記走査配線に接続される第１電極と、前記第１画像配線に接続される第２電極と、一端側が前記第２電極に接続されていて前記第１電極に対して絶縁膜を介して重畳するよう配されるチャネル部と、一端側が前記チャネル部の他端側に接続されるとともに他端側が前記第１画素電極に接続される第３電極と、を有しており、
    前記第１容量形成電極は、前記第１画素電極に対して接続される請求項１から請求項１１のいずれか１項に記載の表示装置。
14. 前記第１画素電極及び前記第２画素電極は、前記容量配線に沿う第１辺部と、前記第１辺部と交差していて前記第１辺部の長さと同じかそれよりも大きい長さを有する第２辺部と、をそれぞれ有する請求項１から請求項１３のいずれか１項に記載の表示装置。
15. 前記容量配線、前記第１画素電極、前記第２画素電極、前記第１容量形成電極及び前記シールド電極を少なくとも有する表示パネルと、
    前記表示パネルに表示のための光を供給するものであって、赤色光を発する赤色光源、緑色光を発する緑色光源及び青色光を発する青色光源を有する照明装置と、
    １フレーム期間中に、複数のデータ書き込み期間として、前記第１画素電極及び前記第２画素電極を赤色表示階調に充電する赤色データ書き込み期間と、前記第１画素電極及び前記第２画素電極を緑色表示階調に充電する緑色データ書き込み期間と、前記第１画素電極及び前記第２画素電極を青色表示階調に充電する青色データ書き込み期間と、が少なくとも含まれるよう前記表示パネルを制御するパネル制御部と、
    前記赤色データ書き込み期間と複数の前記データ書き込み期間のうちの前記赤色データ書き込み期間以外の前記データ書き込み期間との間の期間である赤色表示期間では前記赤色光源を点灯させて前記緑色光源及び前記青色光源を消灯し、前記緑色データ書き込み期間と複数の前記データ書き込み期間のうちの前記緑色データ書き込み期間以外の前記データ書き込み期間との間の期間である緑色表示期間では前記緑色光源を点灯させて前記赤色光源及び前記青色光源を消灯し、前記青色データ書き込み期間と複数の前記データ書き込み期間のうちの前記青色データ書き込み期間以外の前記データ書き込み期間との間の期間である青色表示期間では前記青色光源を点灯させて前記赤色光源及び前記緑色光源を消灯するよう前記照明装置を制御する照明制御部と、を備える請求項１から請求項１４のいずれか１項に記載の表示装置。

Images