JP2021150393A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021150393A
JP2021150393A JP2020046772A JP2020046772A JP2021150393A JP 2021150393 A JP2021150393 A JP 2021150393A JP 2020046772 A JP2020046772 A JP 2020046772A JP 2020046772 A JP2020046772 A JP 2020046772A JP 2021150393 A JP2021150393 A JP 2021150393A
Authority
JP
Japan
Prior art keywords
substrate
center
bonded
edge
center position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020046772A
Other languages
English (en)
Other versions
JP7391733B2 (ja
Inventor
聡 永井
Satoshi Nagai
聡 永井
真歩 高桑
Maho Takakuwa
真歩 高桑
聡 臼井
Satoshi Usui
聡 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020046772A priority Critical patent/JP7391733B2/ja
Priority to US17/117,979 priority patent/US11935775B2/en
Publication of JP2021150393A publication Critical patent/JP2021150393A/ja
Application granted granted Critical
Publication of JP7391733B2 publication Critical patent/JP7391733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】一つの実施形態は、貼合基板における各基板の位置を正確に把握できる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。【解決手段】一つの実施形態によれば、基板ステージと第1の計測機構と第2の計測機構とを有する半導体製造装置が提供される。基板ステージは、貼合基板が載置される。貼合基板は、第1の基板及び第2の基板が貼り合わせられた基板である。貼合基板は、半導体装置の製造に用いられる。基板ステージは、回転可能である。第1の計測機構は、第1の基板のエッジ及び第2の基板のエッジを第1の方向から計測する。第2の計測機構は、第1の基板のエッジ及び第2の基板のエッジを第2の方向から計測する。第2の方向は、第1の基板の法線に対する角度が第1の方向と異なる。【選択図】図2

Description

本実施形態は、半導体製造装置及び半導体装置の製造方法に関する。
半導体装置を製造するために、複数の基板が貼り合わせられて、貼合基板が構成されることがある。このとき、貼合基板における各基板の位置を正確に把握することが望まれる。
特開2017−108055号公報
一つの実施形態は、貼合基板における各基板の位置を正確に把握できる半導体製造装置及び半導体装置の製造方法を提供することを目的とする。
一つの実施形態によれば、基板ステージと第1の計測機構と第2の計測機構とを有する半導体製造装置が提供される。基板ステージは、貼合基板が載置される。貼合基板は、第1の基板及び第2の基板が貼り合わせられた基板である。貼合基板は、半導体装置の製造に用いられる。基板ステージは、回転可能である。第1の計測機構は、第1の基板のエッジ及び第2の基板のエッジを第1の方向から計測する。第2の計測機構は、第1の基板のエッジ及び第2の基板のエッジを第2の方向から計測する。第2の方向は、第1の基板の法線に対する角度が第1の方向と異なる。
図1は、実施形態における貼合基板の構成を示す図である。 図2は、実施形態にかかる半導体製造装置の構成を示す図である。 図3は、実施形態にかかる半導体製造装置における基板ステージ及び貼合基板の方位を示す図である。 図4は、実施形態における下の基板のエッジ位置の計測結果を示す図である。 図5は、実施形態における下の基板のエッジ位置の計測結果を示す図である。 図6は、実施形態における下の基板の中心位置を示す図である。 図7は、実施形態における上の基板のエッジ位置の計測結果を示す図である。 図8は、実施形態における上の基板のエッジ位置の計測結果を示す図である。 図9は、実施形態における上の基板の中心位置を示す図である。 図10は、実施形態における回転中心位置、下の基板の中心位置、上の基板の中心位置を示す図である。 図11は、実施形態における半導体装置の製造方法を示すフローチャートである。 図12は、実施形態の第1の変形例にかかる半導体製造装置の構成を示す図である。 図13は、実施形態の第1の変形例における貼合基板の中心位置を示す図である。 図14は、実施形態の第1の変形例における他の貼合基板の中心位置を示す図である。 図15は、実施形態の第2の変形例における基板の方位と基板のエッジ位置との関係を示す図である。 図16は、実施形態の第3の変形例における半導体装置の製造方法を示すフローチャートである。
以下に添付図面を参照して、実施形態にかかる半導体製造装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(実施形態)
実施形態にかかる半導体製造装置は、半導体デバイスの製造に用いられる装置であり、例えば、複数の基板が貼り合わせられた貼合基板を処理する際のアライメントに使用され得る。
例えば、半導体デバイスの製造技術の一つとして、複数の基板が貼り合わせられた貼合基板をダイシング処理で複数の貼合デバイスに個片化する技術がある。この技術では、各基板が、薄い円板形状であり、その上に多数の半導体チップが形成される。その後、複数の基板同士を貼り合わせて、貼合基板を形成する。貼合基板をダイシング処理で複数の貼合デバイスに個片化する。各貼合デバイスは、最終的に製品となるデバイスであり、複数の半導体チップが貼り合わせられた構成を有する。この技術を用いることで、それぞれの基板を独立に並行して作ることができるようになることから、単一基板上にデバイスを形成する場合に比べてその製造期間を短縮できることなどのメリットがある。
この貼合デバイスの製造フローにおいて、基板同士を貼り合せて貼合基板とした後、さらに後続の半導体デバイス構造を形成する工程が存在する。具体的には、貼合基板を構成する上下基板のパターンの重なり具合を計測する検査工程や、基板外周部を切削する工程や、貼合後にさらに半導体構造を作りこむために必要なパターニングを行うリソグラフィ工程などがある。基板外周部を切削する工程は、切削用の刃を基板外周にあてがい、基板の回転中心に沿って基板を回転させることで外周を削る工程である。これらの工程で使われる装置には、処理対象の基板及び/又は基板内の領域の位置決め又はアライメント処理等の動作において、貼合基板における各基板の中心位置及び/又は貼合基板の中心位置が用いられ得る。このため、貼合基板における各基板の中心位置及び/又は貼合基板の中心位置が所定の精度で決められることが望ましい。
半導体製造装置では、貼合基板の処理を想定していない場合、その位置決めは、基板がほぼ理想的な円形であることを想定したものになり得る。典型的なフローの例としては、基板の切り欠き位置(いわゆる「ノッチ」)や、円形基板の外周位置を複数点検出して基板上のパターンの大まかな位置を算出するプリアライメント処理を行い、次に、基板上のパターンの位置を検出するアライメント処理を行って、より精度のよい光学系で高精度に位置決めするアライメント処理が行われる。
一方、貼合基板BSは、図1に示すように、通常、上下の基板サイズの公差や、上下の基板にパターニングされたパターン同士の合わせに有限の誤差がのっており、真上から見た場合は上下の基板がずれていて理想的な円形になっていない形状(以下、ずれ基板形状と呼ぶ)であることが多い。図1は、貼合基板BSの構成を示す図である。以下では、貼合基板BSが基板ステージに載置された状態において、便宜的に、貼合基板BSにおける基板ステージと反対側に位置する基板を上の基板SB1と呼び、基板ステージの側に位置する基板を下の基板SB2と呼ぶことにする。
図1(a)、図1(b)では、上の基板SB1におけるノッチNTを通る中心線SL1とそれに垂直な中心線SL2とをそれぞれ実線で示し、上の基板SB1の中心位置SC1を中心線SL1と中心線SL2との交点として示す。下の基板SB2におけるノッチNTを通る中心線SL3とそれに垂直な中心線SL4とをそれぞれ点線で示し、下の基板SB2の中心位置SC2を中心線SL3と中心線SL4との交点として示す。基板ステージの回転中心WCの位置を×で示している。
貼合基板BSにおいて、上下の基板SB1,SB2の方位が一致している場合には、図1(a)に示すように、中心線SL1,SL3が互いに一致し、基板SB1,SB2の中心位置SC1,SC2を結ぶ線が中心線SL1,SL3にほぼ一致する。一方、貼合基板BS’において、上下の基板SB1,SB2の方位がずれている場合には、図1(b)に示すように、中心線SL1,SL3が互いに角度θを成し、基板SB1,SB2の中心位置SC1,SC2を結ぶ線が例えば中心線SL3に対して角度θを成す。これ以降の議論は、図1(a)の配置を元に進めるが、上下の基板SB1,SB2の方位がずれている場合については、上下の基板SB1,SB2の一方の各角度にθを加えることで図1(b)の配置に対応させることができるため、一般性は失われない。
図1(a)に示す貼合基板BSは、基板搬送系により移動し半導体製造装置1(図2参照)の基板ステージに載せられる。半導体製造装置1は、基板ステージ上の基板の位置/方位を装置側で大まかに把握し、所定の位置に位置決めされるように装置内の座標系を補正するプリアライメント処理を行う。半導体製造装置1は、プリアライメント処理の結果を用いて、さらに高精度に位置合わせするアライメント処理を行う。
例えば、半導体製造装置1は、図2に示すように構成され得る。図2は、半導体製造装置1の構成を示す図である。半導体製造装置1は、基板ステージ10、計測機構20、計測機構30、及びコントローラ40を有する。以下では、基板ステージ10の載置面10aに垂直な方向をZ方向とし、Z方向に垂直な平面内で互いに直交する2方向をX方向及びY方向とする。図2以降では、簡略化のため、各基板におけるノッチNTの図示を省略する。
コントローラ40は、半導体製造装置1の各部を統括的に制御する。コントローラ40は、中央演算部41、動作制御部42、演算部43、及び演算部44を有する。中央演算部41は、コントローラ40の各部を統括的に制御する。
基板ステージ10は、載置面10aに貼合基板BSが載置される。基板ステージ10は、静電チャック又は真空チャックなどの所定の吸着機構を有してもよく、吸着機構を介して貼合基板BSを吸着し保持してもよい。基板ステージ10の径は、基板SB1,SB2の径より小さくてもよい。これにより、照射部21から受光部22へ向かう光に対して、基板ステージ10が干渉しないようにすることができる。基板ステージ10は、回転中心WCを通りZ方向に延びる軸を回転軸AXとして回転可能に構成されている。
計測機構20は、プリアライメント処理において、貼合基板BSにおける各基板SB1,SB2の位置を計測する。計測機構20は、貼合基板BSの上(+Z方向)から各基板SB1,SB2のエッジを計測する。計測機構20は、基板のエッジが配されるべき位置に対して+Z側に配された照射部21と、基板のエッジが配されるべき位置に対して−Z側に配された受光部22とを有する。
コントローラ40の中央演算部41は、照射部21を制御して、照射部21から計測光が出射されるようにする。受光部22は、2次元的に配列された複数の画素を有し得る。受光部22は、計測光を受光すると、複数の画素信号をコントローラ40の演算部43へ供給する。演算部43は、受けた複数の画素信号に応じて、計測光の受光強度の2次元分布を示す受光強度分布データを生成して中央演算部41へ供給する。中央演算部41は、受光強度分布データに応じて、貼合基板BSのエッジ位置を求めることができる。
計測機構30は、アライメント処理において、デバイスパターンの配置位置を決定するために、貼合基板BS上の基準位置を計測する。計測機構30は、基準位置として貼合基板BS上の基準マークを計測してもよい。計測機構30は、貼合基板BSの斜め上方(−X及び+Z方向)から貼合基板BS上の基準位置を計測する。計測機構30は、所定の基準位置に対して−X及び+Z側に配された照射部31と、所定の基準位置に対して+X及び+Z側に配された受光部32とを有する。
コントローラ40の中央演算部41は、照射部31を制御して、照射部31から計測光が出射されるようにする。受光部32は、2次元的に配列された複数の画素を有し得る。受光部32は、計測光を受光すると、複数の画素信号をコントローラ40の演算部44へ供給する。演算部44は、受けた複数の画素信号に応じて、計測光の受光強度の2次元分布を示す受光強度分布データを生成して中央演算部41へ供給する。中央演算部41は、受光強度分布データに応じて、貼合基板BS上における基準位置(例えば、基準マークの位置)を求めることができる。
コントローラ40の動作制御部42は、中央演算部41からの制御に従い、基板ステージ10が貼合基板BSを保持した状態で基板ステージ10を回転中心WC周り(回転軸AX周り)に回転させる。これにより、貼合基板BSの方位を変更することができる。
例えば、図3に示すように、基板ステージ10の回転中心WCを中心にした正規直交系としてxy軸を定義するものとする。図3は、基板ステージ10及び基板BSの方位を示す図である。x軸は、基板ステージ10の回転中心WCに対してX方向に延びた軸である。y軸は、基板ステージ10の回転中心WCに対してY方向に延びた軸である。xy軸は、基板ステージ10が回転してもXYZ軸に対して固定された位置関係を維持する。
図3(a)に示すように、プリアライメント処理を開始する時点において、貼合基板BSにおける各基板SB1,SB2のノッチNTの位置が未知であるため、基板ステージ10上に載置された貼合基板BSの外周のうちx軸と交差する位置を基準エッジ位置SPとする。この状態を基板ステージ10の回転角0°とし、貼合基板BSの方位を方位0°と呼ぶことにする。この状態から、基板ステージ10の回転中心WCに対して左周りに回転角βで回転すると、図3(b)に示すように、基準エッジ部分SPが回転中心WCに関してx軸と角度βを成す状態になる。この状態の貼合基板BSの方位を方位βと呼ぶことにする。
図2に示す計測機構20において、貼合基板BSのエッジとx軸との交点位置近傍に対して、照射部21が+Z側に配され、受光部22が−Z側に配され得る。計測機構20では、照射部21から出射された光が−Z方向に進み貼合基板BSのエッジで少なくとも一部が遮蔽されながらさらに−Z方向に進み受光部22で受光される。計測機構20は、照射部21から−Z方向に進み受光部22で受光される光の強度の分布に応じて、貼合基板BSのエッジのx位置を検出可能である。
半導体製造装置1が基板SB1,SB2を基板ステージ10上の回転中心WC周りに回転させることで、エッジのX位置が変化し、受光部22で受光される光の強度の分布も変化する。これに応じて、半導体製造装置1は、基板SB1,SB2のエッジのX位置を取得可能であるようにも考えられる。
ここで、もし、貼合基板BSを構成する上下の基板SB1,SB2がぴったり重なり合わさっている場合、もしくは上下の基板SB1,SB2の一方が他方よりも十分大きくZ方向から見ると真円(基板1枚の外形)に見える場合を考える。この場合、半導体製造装置1は、計測機構20が基板エッジのx位置を少なくとも3つの方位に対して検出することで、基板ステージ10の回転中心WCを前述の真円の中心に合わせ、ノッチNTを検出することでノッチNTの向きを所定の方向に合わせ、プリアライメントを完了することができる。
しかし、上下の基板SB1,SB2の重ね合わさり方は、実際には、図1(a)に示すように、有限の誤差dを伴っており、その外形はZ方向から見ると真円ではないずれ基板形状を有する。そのため、上述の少なくとも3つの方位に対してエッジ位置を検出する方法では、基板の回転中心を基板の外形(ずれ基板形状)に対して一意に定めることが難しく、プリアライメントを完了させることができない可能性がある。あるいは、プリアライメントを完了させたとしても再現性に乏しい非理想的な位置を基板の中心と認識し、その次に高精度な位置決めを行うアライメント処理において基板上のデバイスパターン配置のための基準位置を正確に計測できない可能性がある。
すなわち、貼合基板BSの処理をする工程において、計測機構20による一方向の計測によりプリアライメントを行う場合、貼合基板BSにおける各基板SB1,SB2の位置を正確に把握できない可能性がある。これにより、貼合基板及び貼合デバイスの製造歩留りが低下したり、プリアライメント後の処理が適切に行われない場合に後述するような半導体製造設備の汚染が発生したりする可能性がある。
そこで、本実施形態では、半導体製造装置1において、計測機構20と異なる方向から各基板SB1,SB2のエッジを検出する計測機構50を追加することで、貼合基板BSにおける各基板SB1,SB2の位置計測の高精度化を図る。
具体的には、半導体製造装置1は、図2に示すように、計測機構50をさらに有する。計測機構50は、プリアライメント処理において、貼合基板BSにおける各基板SB1,SB2の位置を計測する。計測機構50は、貼合基板BSの側方(−Y方向)から各基板SB1,SB2のエッジを検出する。計測機構50は、基板のエッジが配されるべき位置に対して−Y側に配された照射部51と、基板のエッジが配されるべき位置に対して+Y側に配された受光部52とを有する。
コントローラ40は、演算部45をさらに有する。中央演算部41は、照射部51を制御して、計測機構50から計測光が出射されるようにする。受光部52は、2次元的に配列された複数の画素を有し得る。受光部52は、計測光を受光すると、複数の画素信号をコントローラ40の演算部45へ供給する。演算部45は、受けた複数の画素信号に応じて、計測光の受光強度の2次元分布を示す受光強度分布データを生成して中央演算部41へ供給する。中央演算部41は、受光強度分布データに応じて、貼合基板BSのエッジのx位置を求めることができる。
半導体製造装置1では、貼合基板BSのずれ基板形状に対して、計測機構20及び計測機構50により貼合基板BSの表面の法線(Z方向)に対して異なる角度からも各基板SB1,SB2のエッジ位置を計測する。すなわち、計測機構20がZ方向に沿った計測光で基板のエッジ位置を検出し、計測機構50がY方向に沿った計測光で基板のエッジ位置を検出する。これにより、基板のエッジ位置に対する3次元的な情報を得ることができるので、半導体製造装置1は、基板ステージ10の回転中心WCを基準にして上下の基板SB1,SB2の中心位置を算出することができる。
具体的には、半導体製造装置1は、図4〜図10に示すように、上下の基板SB1,SB2の位置を計測してそれらの中心位置を算出する。図4、図5は、下の基板のエッジ位置の計測結果を示す図である。図6は、下の基板の中心位置を示す図である。図7、図8は、上の基板のエッジ位置の計測結果を示す図である。図9は、上の基板の中心位置を示す図である。図10は、回転中心位置、下の基板の中心位置、上の基板の中心位置を示す図である。
プリアライメント処理を開始する時点において、各基板SB1,SB2の中心線及び中心位置、中心線を決める基準エッジ位置SP(図3参照)は未知であるが、図4〜図9では、便宜的に、各基板SB1,SB2の中心線SL11,SL12,SL13,SL14を示している。上の基板SB1における基準エッジ位置SPを通る中心線SL11とそれに垂直な中心線SL12とをそれぞれ実線で示し、上の基板SB1の中心位置SC1を中心線SL11と中心線SL12との交点として示す。下の基板SB2における基準エッジ位置SPを通る中心線SL13とそれに垂直な中心線SL14とをそれぞれ点線で示し、下の基板SB2の中心位置SC2を中心線SL13と中心線SL14との交点として示す。基板ステージ10の回転中心WCの位置を×で示している。
図4(a)、図5(a)、図6(a)、図7(a)、図8(a)、図9(a)は、貼合基板BSのXY平面図を示し、計測機構20の計測結果に対応している。図4(b)、図5(b)、図6(b)、図7(b)、図8(b)、図9(b)は、貼合基板BSのXZ断面図を示し、計測機構50の計測結果に対応している。
図4〜図6では、基板ステージ10の回転中心WCが貼合基板BSに対して図1(a)のような状態にある場合において、回転中心WCに対する下の基板SB2の中心SC2を決める手順を示す。図4〜図6では、複数のパラメータα,D下max,D下min,Dist下を計測し、これらのパラメータを用いて下の基板SB2の中心SC2を決定する。
図7〜図9では、基板ステージ10の回転中心WCが貼合基板BSに対して図1(a)のような状態にある場合において、回転中心WCに対する上の基板SB1の中心SC1を決める手順を示す。図7〜図9では、複数のパラメータα,D上max,D上min,Dist上を計測し、これらのパラメータを用いて上の基板SB1の中心SC1を決定する。
図4は、貼合基板BSを回転中心WC周りに回転させ、計測機構20及び計測機構50を用いることで、下の基板SB2が+x側に最も突出する時の状態として、方位αと、+x側のエッジの回転中心WCからの距離D下maxとが計測されることを示す。この時、下の基板SB2の中心SC2は回転中心WCと共にx軸上に位置する。図4では、方位αの角度として、約−10°が例示されている。
図5は、貼合基板BSを回転中心WC周りに回転させ、計測機構20及び計測機構50を用いることで、下の基板SB2が−x側に最も突出する時の状態として、方位α+180°と、+x側のエッジの回転中心WCからの距離D下minとが計測されることを示す。この時、下の基板SB2の中心SC2は回転中心WCと共にx軸上に位置する。図5では、方位α+180°の角度として、約170°が例示されている。
図4(a)の下の基板SB2と図5(a)の下の基板SB2とを重ねて書くと図6(a)となり、図4(b)、図5(b)を併せて示すと、図6(b)、図6(c)となる。図6(a)〜図6(c)に対して、幾何学的考察から、回転中心WCと下の基板SC2の中心SC2との距離Dist下は、次の数式1で示すように求められる。
ist下=(D下max−D下min)/2・・・数式1
また、下の基板SB2の半径Rは、次の数式2で示すように求められる。
=(D下max+D下min)/2・・・数式2
図7は、貼合基板BSを回転中心WC周りに回転させ、計測機構20及び計測機構50を用いることで、上の基板SB1が+x側に最も突出する時の状態として、方位αと、+x側のエッジの回転中心WCからの距離D上maxとが計測されることを示す。この時、上の基板SB1の中心SC1は回転中心WCと共にx軸上に位置する。図7では、方位αの角度として、約+200°が例示されている。
図8は、貼合基板BSを回転中心WC周りに回転させ、計測機構20及び計測機構50を用いることで、上の基板SB1が−x側に最も突出する時の状態として、方位α−180°と、+x側のエッジの回転中心WCからの距離D上minとが計測されることを示す。この時、上の基板SB1の中心SC1は回転中心WCと共にx軸上に位置する。図8では、方位α−180°の角度として、約+20°が例示されている。
図7(a)の上の基板SB1と図8(a)の上の基板SB1とを重ねて書くと図9(a)となり、図7(b)、図8(b)を併せて示すと、図9(b)、図9(c)となる。図6(a)〜図6(c)に対して、幾何学的考察から、回転中心WCと上の基板SC1の中心SC1との距離Dist上は、次の数式3で示すように求められる。
ist上=(D上max−D上min)/2・・・数式3
また、上の基板SB1の半径Rは、次の数式4で示すように求められる。
=(D上max+D上min)/2・・・数式4
図10は、基板ステージ10の回転中心WC、下の基板SB2の中心SC2、上の基板SB1の中心SC1の位置関係を示している。図10では、回転中心WCに対する下の基板SB2の中心SC2の位置関係が、回転中心WCから見た下の基板SB2の中心SC2の方位Dirと、回転中心WCから中心SC2までの距離Dist下とで表現されている。すなわち、下の基板SB2の中心SC2の位置は、回転中心WCを基準として、方位Dirを数式5に示すように求め、距離Dist下を数式1に示すように求めることで、決定される。
Dir=−α・・・数式5
また、図10では、回転中心WCに対する上の基板SB1の中心SC1の位置関係が、回転中心WCから見た下の基板SB1の中心SC1の方位Dirと、回転中心WCから中心SC1までの距離Dist上とで表現されている。すなわち、上の基板SB1の中心SC1の位置は、回転中心WCを基準として、方位Dirを数式6に示すように求め、距離Dist上を数式3に示すように求めることで、決定される。
Dir=−α・・・数式6
次に、プリアライメント処理を含む半導体装置の製造方法について図11を用いて説明する。図11は、半導体装置の製造方法を示すフローチャートである。
上の基板SB1と下の基板SB2とに対して、それぞれ、パターニング処理が施される(S1)。上の基板SB1と下の基板SB2とにそれぞれ所定のデバイスパターンが形成される。基板搬送系は、上の基板SB1と下の基板SB2とをそれぞれ基板貼合装置(図示せず)へ搬送する。基板貼合装置は、貼合処理を行う(S2)。基板貼合装置は、上ステージで上の基板SB1を吸着し、下ステージで下の基板SB2を吸着し、上ステージと下ステージとを互いに近づけることなどにより、上の基板SB1と下の基板SB2とを貼り合わせ、貼合基板BSを形成する。基板搬送系は、貼合基板BSを基板貼合装置から搬出し、半導体製造装置1へ搬送する。貼合基板BSが基板ステージ10上に載置されると、半導体製造装置1は、貼合基板BSにおける各基板SB1,SB2の位置/方位を装置側で大まかに把握し、所定の位置にくるように装置内の座標系を補正するプリアライメント処理を行う(S3)。半導体製造装置1は、より高精度な位置決めのためのアライメント処理が必要か否か判断し(S4)、必要でないと判断すると(S4でNo)、アライメント処理(S5)をスキップし、必要であると判断すると(S4でYes)、アライメント処理(S5)を行う。半導体製造装置1は、プリアライメント処理及びアライメント処理の結果に応じて、貼合基板BSにおける各基板SB1,SB2の中心位置を決定し(S6)、各基板SB1,SB2の中心位置に応じて、所定の処理(S7)を行う。所定の処理として、各基板SB1,SB2における貼合面と反対側の面に所定のデバイスパターンを形成するパターニング処理が行われ得る。
このとき、上の基板SB1を処理する際には、上の基板SB1の中心SC1を用いて位置決めを行って(例えば、中心SC1を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。下の基板SB2を処理する際には、下の基板SB2の中心SC2を用いて位置決めを行って(例えば、中心SC2を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。
あるいは、上の基板SB1の中心SC1を貼合基板BSの中心と定義し直してもよい。上の基板SB1を処理する際には、貼合基板BSの中心SC1を用いて位置決めを行って(例えば、中心SC1を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。また、下の基板SB2の中心SC2を貼合基板BSの中心と定義し直してもよい。下の基板SB2を処理する際には、貼合基板BSの中心SC2を用いて位置決めを行って(例えば、中心SC2を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。
あるいは、上の基板SB1の中心SC1と下の基板SB2の中心SC2との中点SC12(図10参照)を貼合基板BSの中心と定義し直してもよい。上の基板SB1を処理する際には、貼合基板BSの中心SC12を用いて位置決めを行って(例えば、中心SC12を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。下の基板SB2を処理する際にも、貼合基板BSの中心SC12を用いて位置決めを行って(例えば、中心SC12を基板ステージ10の回転中心WCと一致させて)処理をしてもよい。
他の複数の基板についても処理を行うべきであれば(S8でYes)、処理をS1に戻し、他の複数の基板についてS1以降の処理を行う。他の複数の基板についても処理を行うべきでなければ(S8でNo)、処理を終了する。
以上のように、本実施形態では、半導体製造装置1において、計測機構20に加えて、計測機構20と異なる方向から各基板SB1,SB2のエッジを検出する計測機構50を追加的に設ける。すなわち、貼合基板BSのずれ基板形状に対して、計測機構20及び計測機構50により貼合基板BSの表面の法線(Z方向)に対して異なる角度からも各基板SB1,SB2のエッジ位置を計測する。すなわち、計測機構20がZ方向に沿った計測光で基板のエッジ位置を検出し、計測機構50がY方向に沿った計測光で基板のエッジ位置を検出する。これにより、基板のエッジ位置に対する3次元的な情報を得ることができるので、貼合基板BSにおける各基板SB1,SB2の位置計測を高精度化できる。したがって、貼合基板及び貼合デバイスの製造歩留りを向上でき、製造される半導体装置の単価を容易に削減できる。また、プリアライメント後の処理を適切に行うことができ、半導体製造設備の汚染の発生を抑制できる。
なお、図11に示すプリアライメント処理(S3)において、計測機構20による基板のエッジ位置の計測と計測機構50による基板のエッジ位置の計測とは、並行して行われてもよいし、順次に行われてもよい。順次に行われる場合、計測機構20による基板のエッジ位置の計測を互いに略等間隔で並ぶ3以上のエッジ位置に行って回転範囲を限定し、計測機構50による基板のエッジ位置の計測をその限定された回転範囲で行ってもよい。これにより、プリアライメント処理のスループットを向上させることができる。
あるいは、図11に示す所定の処理(S7)では、貼合基板BSの外周を切削する処理を行ってもよい。貼合基板BSの外周を切削する際には、貼合基板BSにおける各基板SB1,SB2の外周に近い部分のデバイス構造を破壊することがないような貼合基板BSの中心を新たに定めて、その中心を回転中心WCに一致させて処理を行ってもよい。この場合、半導体製造装置101は、図12に示すように、切削機構160をさらに有していてもよい。図12は、実施形態の第1の変形例にかかる半導体製造装置101の構成を示す図である。
切削機構160は、切削部材161を有する。切削部材161は、砥石又はダイシングブレードなどである。切削部材161は、各基板SB1,SB2のエッジに対する+X側に配され得る。切削部材161は、各基板SB1,SB2のエッジに対する+X側から−X方向に近づけて接触可能に構成されている。
コントローラ140は、動作制御部146をさらに有する。動作制御部42は、中央演算部41からの制御に従い、基板ステージ10が貼合基板BSを保持した状態で基板ステージ10を回転中心WC周り(回転軸AX周り)に継続的に回転させる。動作制御部146は、中央演算部41からの制御に従い、切削部材161を各基板SB1,SB2のエッジに対する+X側から−X方向に近づけて接触させる。これにより、各基板SB1,SB2のエッジが切削部材161で切削され得る。
このとき、基板ステージ10の回転中心WCと上下の基板の中心SC1,SC2の3つが一致しにくいため、上下いずれか、もしくは両方の基板にとっては偏心した状態で切削をしてしまう可能性がある。これにより、外周の切削範囲を上下それぞれの基板についてみると、いずれか、もしくは両方の基板は、想定しているよりも基板の内側まで切削すると、デバイス構造を破壊したり、デバイス構造内の金属が露出して半導体製造設備を汚染したりする可能性がある。あるいは、想定しているよりも外側までしか切削しないことになり、デバイス構造の存在しないチップを生産する可能性がある。
それに対して、コントローラ140は、図13又は図14に示すように、基板SB1,SB2のエッジを切削する際に、基板SB1,SB2のエッジに近い部分のデバイス構造を破壊することがないような回転中心WCを新たに定める。図13は、貼合基板の中心位置を示す図である。図14は、他の貼合基板の中心位置を示す図である。
図13は、貼合基板の中心位置を示す図である。図13では、上の基板SB1の外周線SB1aとパターン形成領域の外周線SB1bとを実線で示している。外周線SB1bは、外周線SB1aの内側に位置している。下の基板SB2の外周線SB2aとパターン形成領域の外周線SB2bとを点線で示している。外周線SB1bは、外周線SB1aの内側に位置している。コントローラ140は、上の基板SB1の中心SC1と下の基板SB2の中心SC2を結ぶ線上に、これら中心間の距離DSC1,SC2を2等分する位置に中心SC12を定める。そして、コントローラ140は、中心SC12を回転中心WCに一致させて切削処理が行われるように制御する。この切削処理により、一点鎖線で示す基板の外周線BSaとパターン形成領域の外周線BSbとを有する貼合基板BSを、パターン形成領域の面積が大きくなるように形成することができる。
図14は、他の貼合基板の中心位置を示す図である。図13に示す貼合基板BSでは、上の基板SB1の中心SC1と下の基板SB2の中心SC2と距離DSC1,SC2が例えばd1であるが、図14に示す貼合基板BSでは、上の基板SB1の中心SC1と下の基板SB2の中心SC2と距離DSC1,SC2が例えばd2であり異なる。
図14では、上の基板SB1の外周線SB1aとパターン形成領域の外周線SB1bとを実線で示している。外周線SB1bは、外周線SB1aの内側に位置している。下の基板SB2の外周線SB2aとパターン形成領域の外周線SB2bとを点線で示している。外周線SB1bは、外周線SB1aの内側に位置している。コントローラ140は、上の基板SB1の中心SC1と下の基板SB2の中心SC2との中点SC12を貼合基板BSの中心SC12と新たに定める。コントローラ140は、上の基板SB1の中心SC1と下の基板SB2の中心SC2と距離DSC1,SC2を2等分する位置に中心SC12を定める。そして、コントローラ140は、中心SC12を回転中心WCに一致させて切削処理が行われるように制御する。この切削処理により、一点鎖線で示す基板の外周線BSaとパターン形成領域の外周線BSbとを有する貼合基板BSを、パターン形成領域の面積が大きくなるように形成することができる。
図13、図14に示されるように、上の基板SB1の中心SC1と下の基板SB2の中心SC2との中点SC12を貼合基板BSの中心SC12と定めることで、パターン形成領域の面積が大きくなるように切削処理後の貼合基板BSを形成することができる。
あるいは、図15に示すように、プリアライメント処理において、計測機構20による基板の方位を計測し、計測機構50により上下の基板SB1,SB2のエッジ位置の差Δxを計測してもよい。図15は、実施形態の第2の変形例における基板の方位と基板のエッジ位置との関係を示す図である。
上下の基板SB1,SB2のエッジ位置の差Δxは、図4(b)に示すように、計測機構50は、エッジ位置の差Δxを、基板SB1の+x側のエッジ位置と基板SB2の+x側のエッジ位置との差として計測可能である。コントローラ40は、計測機構50から複数の画素信号を受け、受けた複数の画素信号に応じて、計測光の受光強度の2次元分布を示す受光強度分布データを生成する。コントローラ40は、受光強度分布データに応じて、貼合基板BSにおける上下の基板SB1,SB2のエッジ位置の差Δxを求めることができる。
また、コントローラ40は、計測機構20から複数の画素信号を受け、受けた複数の画素信号に応じて、計測光の受光強度の2次元分布を示す受光強度分布データを生成する。コントローラ40は、受光強度分布データに応じて、貼合基板BSの方位を求めることができる。
そして、コントローラ40は、図15に示すような貼合基板BSの方位に応じたエッジ位置の差Δxの変化を示す情報を生成する。コントローラ40は、この情報を数式7に示すような関数の形態で生成してもよい。
Δx=DSC1,SC2×cos(γ−γ)+(R−R)・・・数式7
数式7において、DSC1,SC2は、上の基板SB1の中心SC1と下の基板SB2の中心SC2との距離を示し、γは、貼合基板BSの方位を示し、γは、下の基板SB2が上の基板SB1に対して+方向に最も突出する時の方位を示す。コントローラ40は、実測値を数式7に当てはめることで、DSC1,SC2、γ、R、Rをそれぞれ求めてもよい。
また、この方法では、上の基板SB1の中心SC1と下の基板SB2の中心SC2との距離DSC1,SC2が所定の値以上である場合は処理を中断することができる。
このように、実施形態の第2の変形例の方法により、簡易にプリアライメント処理を行うことができる。
あるいは、実施形態において、上下の基板の中心位置の間の距離、および半径が算出される。これにより、上下の基板がずれた形状は一義的に定まる。ここで、この基板をこの装置上で処理するか否かは、前述のように、この基板が偏心した状態で後続の処理をする際の許容範囲を超えているか否かに依存する。そこでこの装置の処理フローにおいて、例えば実施例1の「上下の基板の中心位置の間の距離」について、予め定めておいた許容範囲に対して実測値を比較し、実測値が範囲内であれば処理を行い、もし範囲外であれば処理を中止する、といった判定を行うステップを入れる。これにより、製造歩留りを上げることが可能になる。また、処理を中止した基板については、上下の基板を分離し、再度貼り合わせる、といったリワーク処理を行うことで無駄にならなくすることが可能になる。
この場合、半導体装置の製造方法が、図16に示すように、以下の点で実施形態と異なる。
S1〜S6が行われた後、S11では、S6の結果から、上下の基板SB1,SB2の中心SC1,SC2を合わせるために下の基板SB2に与えるべきオフセット量DSC1,SC2と、下の基板SB2にオフセットを与える際の方位w1(ここでは図10の定義において、180°を新たに基準の0°とする)を算出する。具体的には、実施形態で算出されたパラメータと余弦定理とを用いて、オフセット量DSC1,SC2が次の数式8示すように算出され、方位w1が数式9に示すように算出される。
SC1,SC2=√(Dist上 +Dist下 −2×Dist上×Dist下×cos(Dir−Dir))・・・数式8
w1=−(−α)+δ・・・数式9
数式9において、w1は、SC2からSC1をみる時の角度で、SC2からWCをみた時の角度を水平(0°)と考えた時はδである。δは余弦定理を用いて数式10で定まる値である。実際にはSC2からWCをみた時の角度は−(−α)であることから、δに−(−α)を加えた角度が、求めたい方位w1である。
δ=cos-1{(DSC1,SC2 +Dist下 −Dist上 )/(2×DSC1,SC2×Dist下)}・・・数式10
なお、図15に示す実施形態の第2の変形例に従えば、DSC1,SC2とγがオフセットとその方位となっており、より直接的に求まる。
S12では、S11で求めたオフセット量が許容範囲内にあるかが判定される。例として、上下基板の中心を±100μm程度の精度で合わせたい場合は、許容範囲として±100μmを採用し、その範囲に収まっている場合(S12でYes)は基板を処理し(S13)、超えている場合(S12でNo)は基板の処理をしないことにする。
基板の処理をしない場合は、他に処理すべき基板がなければ(S14でNo)、処理を終了する。他の処理すべき基板があれば(S14でYes)、このオフセット量が生じないよう、S1におけるパターニング処理にフィードバックをかけるためのパラメータを求める(S15)。例えば、オフセット量が200μmの場合、上下基板のいずれかに200μmのオフセット量を与えるか、上下に等しく100μmのオフセット量を与えてパターニング処理を行えば、オフセット量を略ゼロにすることが期待できる。なお、上下基板を貼る際はいずれかを反転させるため、上側もしくは下側基板のいずれかに与えるオフセットの符号を反転させる必要はなく、共通の値を与えればよい。
このように、実施形態の第3の変形例の方法によれば、上下基板の中心が大きくずれている場合は処理を中止することができる。これにより、貼合基板及び貼合デバイスの製造歩留まりをさらに向上できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,101 半導体製造装置、10 基板ステージ、20,30,50 計測機構、40,140 コントローラ、160 切削機構。

Claims (9)

  1. 第1の基板及び第2の基板が貼り合わせられ半導体装置の製造に用いられる貼合基板が載置され、回転可能である基板ステージと、
    前記第1の基板のエッジ及び前記第2の基板のエッジを第1の方向から計測する第1の計測機構と、
    前記第1の基板のエッジ及び前記第2の基板のエッジを前記第1の基板の法線に対する角度が前記第1の方向と異なる第2の方向から計測する第2の計測機構と、
    を備えた半導体製造装置。
  2. 前記第1の方向は、前記第1の基板の表面の法線に沿った方向であり、
    前記第2の方向は、前記第1の基板の表面に沿った方向である
    請求項1に記載の半導体製造装置。
  3. 前記第1の計測機構の計測結果と前記第2の計測機構の計測結果に応じて、前記第1の基板の中心位置及び前記第2の基板の中心位置を決定するコントローラをさらに備えた
    請求項1又は2に記載の半導体製造装置。
  4. 前記第1の基板の外周及び前記第2の基板の外周の少なくとも一方を切削する切削機構をさらに備え、
    前記コントローラは、前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて前記貼合基板の中心位置を決定し、前記貼合基板の中心位置に応じて前記切削機構を制御する
    請求項3に記載の半導体製造装置。
  5. 第1の基板及び第2の基板が貼り合わせられ半導体装置の製造に用いられる貼合基板における前記第1の基板のエッジ及び前記第2の基板のエッジを計測することと、
    前記計測の結果に応じて、前記第1の基板の中心位置及び前記第2の基板の中心位置を決定することと、
    を備えた半導体装置の製造方法。
  6. 前記計測は、
    前記第1の基板のエッジ及び前記第2の基板のエッジを第1の方向から計測することと、
    前記第1の方向からの計測の結果に応じて、前記第1の基板のエッジ及び前記第2の基板のエッジを前記第1の基板の法線に対する角度が前記第1の方向と異なる第2の方向から計測することと、
    を含む
    請求項5に記載の半導体装置の製造方法。
  7. 前記第1の方向は、前記第1の基板の表面の法線に沿った方向であり、
    前記第2の方向は、前記第1の基板の表面に沿った方向である
    請求項6に記載の半導体装置の製造方法。
  8. 前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて、前記第1の基板及び前記第2の基板の間の貼合ずれを求めることと、
    前記貼合ずれが許容範囲に収まっていることに応じて、前記貼合基板の処理が可能であると判定し、前記貼合ずれが前記許容範囲から外れていることに応じて、前記貼合基板の処理が不可であると判定することと、
    をさらに備えた
    請求項5に記載の半導体装置の製造方法。
  9. 前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて、前記第1の基板及び前記第2の基板の間の貼合ずれを求めることと、
    前記貼合ずれに応じて処理条件を補正し、補正された処理条件で前記貼合基板を処理することと、
    をさらに備えた
    請求項5に記載の半導体装置の製造方法。
JP2020046772A 2020-03-17 2020-03-17 半導体製造装置及び半導体装置の製造方法 Active JP7391733B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020046772A JP7391733B2 (ja) 2020-03-17 2020-03-17 半導体製造装置及び半導体装置の製造方法
US17/117,979 US11935775B2 (en) 2020-03-17 2020-12-10 Semiconductor manufacturing apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020046772A JP7391733B2 (ja) 2020-03-17 2020-03-17 半導体製造装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021150393A true JP2021150393A (ja) 2021-09-27
JP7391733B2 JP7391733B2 (ja) 2023-12-05

Family

ID=77746731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020046772A Active JP7391733B2 (ja) 2020-03-17 2020-03-17 半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11935775B2 (ja)
JP (1) JP7391733B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4227979A4 (en) * 2021-12-24 2024-04-10 Hubei 3D Semiconductor Integrated Innovation Center Co Ltd CONNECTION SYSTEM AND CONNECTION PROCEDURE

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09257413A (ja) 1996-03-22 1997-10-03 Canon Inc 外周位置検出装置および方法
JP4966787B2 (ja) 2007-08-27 2012-07-04 キヤノン株式会社 カラー画像形成装置及びカラー画像補正方法
WO2010023935A1 (ja) * 2008-08-29 2010-03-04 株式会社ニコン 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法
EP2535923B1 (en) 2010-02-08 2020-06-17 Nikon Corporation Detection method and detection device
JP5373707B2 (ja) 2010-06-22 2013-12-18 株式会社コベルコ科研 貼合わせ基板の位置ズレ検出装置およびそれを用いる半導体製造装置ならびに貼合わせ基板の位置ズレ検出方法
JP5782348B2 (ja) 2011-09-29 2015-09-24 株式会社Screenホールディングス 位置検出装置、描画装置、および、位置検出方法
JP5836223B2 (ja) 2011-12-02 2015-12-24 株式会社神戸製鋼所 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法
TWI434368B (zh) * 2011-12-08 2014-04-11 Metal Ind Res & Dev Ct 無標記基板組裝對位方法
CN104813463B (zh) * 2012-06-12 2017-11-03 埃里希·塔尔纳 用于使衬底对准的装置和方法
JP6258479B2 (ja) * 2013-06-17 2018-01-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 複数の基板を位置合わせする装置及び方法
JP6174980B2 (ja) 2013-11-22 2017-08-02 株式会社ディスコ ウェーハの検出方法
JP6042564B2 (ja) * 2013-12-06 2016-12-14 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をアライメントする装置及び方法
JP2016048744A (ja) 2014-08-28 2016-04-07 株式会社ディスコ 加工装置
JP6562828B2 (ja) 2015-12-11 2019-08-21 東京エレクトロン株式会社 検査装置、接合装置、接合システムおよび検査方法
KR102396022B1 (ko) * 2017-03-16 2022-05-09 에베 그룹 에. 탈너 게엠베하 적어도 세 개의 기판들을 결합하기 위한 방법
US11915953B2 (en) * 2020-04-17 2024-02-27 Applied Materials, Inc. Apparatus, systems, and methods of measuring edge ring distance for thermal processing chambers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4227979A4 (en) * 2021-12-24 2024-04-10 Hubei 3D Semiconductor Integrated Innovation Center Co Ltd CONNECTION SYSTEM AND CONNECTION PROCEDURE

Also Published As

Publication number Publication date
US11935775B2 (en) 2024-03-19
JP7391733B2 (ja) 2023-12-05
US20210296152A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
JP2013074021A (ja) アライメント方法
JP2011508454A (ja) 位置およびオフセットを決定するための構成および方法
US20150336275A1 (en) Presence sensing and position correction for wafer on a carrier ring
US9047671B2 (en) Platelike workpiece with alignment mark
JP2008530804A (ja) ウェーハを位置決めする方法
US10014202B2 (en) Device and method for aligning substrates
TWI730961B (zh) 接合前對準基板之方法
JP7391733B2 (ja) 半導体製造装置及び半導体装置の製造方法
JPH09306977A (ja) ウエハ検査装置等におけるウエハの位置決め方法
KR20150023360A (ko) 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법
US20230086738A1 (en) Bonding apparatus and bonding method
JP2006253387A (ja) 外周研削装置及び貼り合わせ基板の研削方法
JP6114861B2 (ja) インプリント装置、インプリント方法および物品製造方法
TWI553715B (zh) 形成方法和製造物品的方法
JP2007278929A (ja) 結晶方位測定方法及び結晶方位測定装置
JP2020093360A (ja) 貼り合わせウェーハのエッジトリミング加工方法
US11935227B2 (en) Notch detecting method
KR102633129B1 (ko) 다이 웨이퍼 간 본딩 시 정렬방법
JPS63155722A (ja) 露光装置
TWI546884B (zh) 判定旋轉軸位置的方法
JP2021118300A (ja) 研削装置、及び研削方法
KR20220089904A (ko) 중심 정렬오차를 보정할 수 있는 링 구조물 이송장치 및 고정 베이스와 고정 베이스를 둘러싸는 링 구조물 사이의 중심 정렬오차 보정방법
JP2882821B2 (ja) アライメント装置
CN118176566A (zh) 基板处理装置和基板处理方法
JPH03236243A (ja) 半導体ウエハーのチップ位置決め方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231122

R151 Written notification of patent or utility model registration

Ref document number: 7391733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151