JP2021150393A - 半導体製造装置及び半導体装置の製造方法 - Google Patents
半導体製造装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021150393A JP2021150393A JP2020046772A JP2020046772A JP2021150393A JP 2021150393 A JP2021150393 A JP 2021150393A JP 2020046772 A JP2020046772 A JP 2020046772A JP 2020046772 A JP2020046772 A JP 2020046772A JP 2021150393 A JP2021150393 A JP 2021150393A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- center
- bonded
- edge
- center position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 438
- 230000007246 mechanism Effects 0.000 claims abstract description 68
- 238000005259 measurement Methods 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims description 56
- 238000005520 cutting process Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 28
- 230000002093 peripheral effect Effects 0.000 description 25
- 238000004364 calculation method Methods 0.000 description 23
- 238000009826 distribution Methods 0.000 description 17
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 5
- 230000032258 transport Effects 0.000 description 4
- 102100021202 Desmocollin-1 Human genes 0.000 description 2
- 101000968043 Homo sapiens Desmocollin-1 Proteins 0.000 description 2
- 101000880960 Homo sapiens Desmocollin-3 Proteins 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
実施形態にかかる半導体製造装置は、半導体デバイスの製造に用いられる装置であり、例えば、複数の基板が貼り合わせられた貼合基板を処理する際のアライメントに使用され得る。
Dist下=(D下max−D下min)/2・・・数式1
R下=(D下max+D下min)/2・・・数式2
Dist上=(D上max−D上min)/2・・・数式3
R上=(D上max+D上min)/2・・・数式4
Dir下=−α下・・・数式5
Dir上=−α上・・・数式6
Δx=DSC1,SC2×cos(γ−γ0)+(R下−R上)・・・数式7
DSC1,SC2=√(Dist上 2+Dist下 2−2×Dist上×Dist下×cos(Dir上−Dir下))・・・数式8
w1=−(−α下)+δ・・・数式9
δ=cos-1{(DSC1,SC2 2+Dist下 2−Dist上 2)/(2×DSC1,SC2×Dist下)}・・・数式10
Claims (9)
- 第1の基板及び第2の基板が貼り合わせられ半導体装置の製造に用いられる貼合基板が載置され、回転可能である基板ステージと、
前記第1の基板のエッジ及び前記第2の基板のエッジを第1の方向から計測する第1の計測機構と、
前記第1の基板のエッジ及び前記第2の基板のエッジを前記第1の基板の法線に対する角度が前記第1の方向と異なる第2の方向から計測する第2の計測機構と、
を備えた半導体製造装置。 - 前記第1の方向は、前記第1の基板の表面の法線に沿った方向であり、
前記第2の方向は、前記第1の基板の表面に沿った方向である
請求項1に記載の半導体製造装置。 - 前記第1の計測機構の計測結果と前記第2の計測機構の計測結果に応じて、前記第1の基板の中心位置及び前記第2の基板の中心位置を決定するコントローラをさらに備えた
請求項1又は2に記載の半導体製造装置。 - 前記第1の基板の外周及び前記第2の基板の外周の少なくとも一方を切削する切削機構をさらに備え、
前記コントローラは、前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて前記貼合基板の中心位置を決定し、前記貼合基板の中心位置に応じて前記切削機構を制御する
請求項3に記載の半導体製造装置。 - 第1の基板及び第2の基板が貼り合わせられ半導体装置の製造に用いられる貼合基板における前記第1の基板のエッジ及び前記第2の基板のエッジを計測することと、
前記計測の結果に応じて、前記第1の基板の中心位置及び前記第2の基板の中心位置を決定することと、
を備えた半導体装置の製造方法。 - 前記計測は、
前記第1の基板のエッジ及び前記第2の基板のエッジを第1の方向から計測することと、
前記第1の方向からの計測の結果に応じて、前記第1の基板のエッジ及び前記第2の基板のエッジを前記第1の基板の法線に対する角度が前記第1の方向と異なる第2の方向から計測することと、
を含む
請求項5に記載の半導体装置の製造方法。 - 前記第1の方向は、前記第1の基板の表面の法線に沿った方向であり、
前記第2の方向は、前記第1の基板の表面に沿った方向である
請求項6に記載の半導体装置の製造方法。 - 前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて、前記第1の基板及び前記第2の基板の間の貼合ずれを求めることと、
前記貼合ずれが許容範囲に収まっていることに応じて、前記貼合基板の処理が可能であると判定し、前記貼合ずれが前記許容範囲から外れていることに応じて、前記貼合基板の処理が不可であると判定することと、
をさらに備えた
請求項5に記載の半導体装置の製造方法。 - 前記第1の基板の中心位置及び前記第2の基板の中心位置に応じて、前記第1の基板及び前記第2の基板の間の貼合ずれを求めることと、
前記貼合ずれに応じて処理条件を補正し、補正された処理条件で前記貼合基板を処理することと、
をさらに備えた
請求項5に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020046772A JP7391733B2 (ja) | 2020-03-17 | 2020-03-17 | 半導体製造装置及び半導体装置の製造方法 |
US17/117,979 US11935775B2 (en) | 2020-03-17 | 2020-12-10 | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020046772A JP7391733B2 (ja) | 2020-03-17 | 2020-03-17 | 半導体製造装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021150393A true JP2021150393A (ja) | 2021-09-27 |
JP7391733B2 JP7391733B2 (ja) | 2023-12-05 |
Family
ID=77746731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020046772A Active JP7391733B2 (ja) | 2020-03-17 | 2020-03-17 | 半導体製造装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11935775B2 (ja) |
JP (1) | JP7391733B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4227979A4 (en) * | 2021-12-24 | 2024-04-10 | Hubei 3D Semiconductor Integrated Innovation Center Co Ltd | CONNECTION SYSTEM AND CONNECTION PROCEDURE |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09257413A (ja) | 1996-03-22 | 1997-10-03 | Canon Inc | 外周位置検出装置および方法 |
JP4966787B2 (ja) | 2007-08-27 | 2012-07-04 | キヤノン株式会社 | カラー画像形成装置及びカラー画像補正方法 |
WO2010023935A1 (ja) * | 2008-08-29 | 2010-03-04 | 株式会社ニコン | 基板位置合わせ装置、基板位置合わせ方法および積層型半導体の製造方法 |
EP2535923B1 (en) | 2010-02-08 | 2020-06-17 | Nikon Corporation | Detection method and detection device |
JP5373707B2 (ja) | 2010-06-22 | 2013-12-18 | 株式会社コベルコ科研 | 貼合わせ基板の位置ズレ検出装置およびそれを用いる半導体製造装置ならびに貼合わせ基板の位置ズレ検出方法 |
JP5782348B2 (ja) | 2011-09-29 | 2015-09-24 | 株式会社Screenホールディングス | 位置検出装置、描画装置、および、位置検出方法 |
JP5836223B2 (ja) | 2011-12-02 | 2015-12-24 | 株式会社神戸製鋼所 | 貼合基板の回転ズレ量計測装置、貼合基板の回転ズレ量計測方法、及び貼合基板の製造方法 |
TWI434368B (zh) * | 2011-12-08 | 2014-04-11 | Metal Ind Res & Dev Ct | 無標記基板組裝對位方法 |
CN104813463B (zh) * | 2012-06-12 | 2017-11-03 | 埃里希·塔尔纳 | 用于使衬底对准的装置和方法 |
JP6258479B2 (ja) * | 2013-06-17 | 2018-01-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 複数の基板を位置合わせする装置及び方法 |
JP6174980B2 (ja) | 2013-11-22 | 2017-08-02 | 株式会社ディスコ | ウェーハの検出方法 |
JP6042564B2 (ja) * | 2013-12-06 | 2016-12-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をアライメントする装置及び方法 |
JP2016048744A (ja) | 2014-08-28 | 2016-04-07 | 株式会社ディスコ | 加工装置 |
JP6562828B2 (ja) | 2015-12-11 | 2019-08-21 | 東京エレクトロン株式会社 | 検査装置、接合装置、接合システムおよび検査方法 |
KR102396022B1 (ko) * | 2017-03-16 | 2022-05-09 | 에베 그룹 에. 탈너 게엠베하 | 적어도 세 개의 기판들을 결합하기 위한 방법 |
US11915953B2 (en) * | 2020-04-17 | 2024-02-27 | Applied Materials, Inc. | Apparatus, systems, and methods of measuring edge ring distance for thermal processing chambers |
-
2020
- 2020-03-17 JP JP2020046772A patent/JP7391733B2/ja active Active
- 2020-12-10 US US17/117,979 patent/US11935775B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4227979A4 (en) * | 2021-12-24 | 2024-04-10 | Hubei 3D Semiconductor Integrated Innovation Center Co Ltd | CONNECTION SYSTEM AND CONNECTION PROCEDURE |
Also Published As
Publication number | Publication date |
---|---|
US11935775B2 (en) | 2024-03-19 |
JP7391733B2 (ja) | 2023-12-05 |
US20210296152A1 (en) | 2021-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013074021A (ja) | アライメント方法 | |
JP2011508454A (ja) | 位置およびオフセットを決定するための構成および方法 | |
US20150336275A1 (en) | Presence sensing and position correction for wafer on a carrier ring | |
US9047671B2 (en) | Platelike workpiece with alignment mark | |
JP2008530804A (ja) | ウェーハを位置決めする方法 | |
US10014202B2 (en) | Device and method for aligning substrates | |
TWI730961B (zh) | 接合前對準基板之方法 | |
JP7391733B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JPH09306977A (ja) | ウエハ検査装置等におけるウエハの位置決め方法 | |
KR20150023360A (ko) | 기판-제품 기판 조합 및 기판-제품 기판 조합을 제조하기 위한 장치 및 방법 | |
US20230086738A1 (en) | Bonding apparatus and bonding method | |
JP2006253387A (ja) | 外周研削装置及び貼り合わせ基板の研削方法 | |
JP6114861B2 (ja) | インプリント装置、インプリント方法および物品製造方法 | |
TWI553715B (zh) | 形成方法和製造物品的方法 | |
JP2007278929A (ja) | 結晶方位測定方法及び結晶方位測定装置 | |
JP2020093360A (ja) | 貼り合わせウェーハのエッジトリミング加工方法 | |
US11935227B2 (en) | Notch detecting method | |
KR102633129B1 (ko) | 다이 웨이퍼 간 본딩 시 정렬방법 | |
JPS63155722A (ja) | 露光装置 | |
TWI546884B (zh) | 判定旋轉軸位置的方法 | |
JP2021118300A (ja) | 研削装置、及び研削方法 | |
KR20220089904A (ko) | 중심 정렬오차를 보정할 수 있는 링 구조물 이송장치 및 고정 베이스와 고정 베이스를 둘러싸는 링 구조물 사이의 중심 정렬오차 보정방법 | |
JP2882821B2 (ja) | アライメント装置 | |
CN118176566A (zh) | 基板处理装置和基板处理方法 | |
JPH03236243A (ja) | 半導体ウエハーのチップ位置決め方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231122 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7391733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |