KR102633129B1 - 다이 웨이퍼 간 본딩 시 정렬방법 - Google Patents

다이 웨이퍼 간 본딩 시 정렬방법 Download PDF

Info

Publication number
KR102633129B1
KR102633129B1 KR1020210128890A KR20210128890A KR102633129B1 KR 102633129 B1 KR102633129 B1 KR 102633129B1 KR 1020210128890 A KR1020210128890 A KR 1020210128890A KR 20210128890 A KR20210128890 A KR 20210128890A KR 102633129 B1 KR102633129 B1 KR 102633129B1
Authority
KR
South Korea
Prior art keywords
die
mark
wafer
bonding
positions
Prior art date
Application number
KR1020210128890A
Other languages
English (en)
Other versions
KR20230046353A (ko
Inventor
이학준
김태호
정용진
홍태화
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020210128890A priority Critical patent/KR102633129B1/ko
Publication of KR20230046353A publication Critical patent/KR20230046353A/ko
Application granted granted Critical
Publication of KR102633129B1 publication Critical patent/KR102633129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 die to wafer 스태킹 공법에 있어서, 종래 위치센서가 다이와 웨이퍼 사이에 위치함으로써 필연적으로 발생하던 기구물 오차를 줄이기 위해, 위치센서를 없에는 대신, 웨이퍼와 다이에 형성된 마크의 위치를 센서로 측정하고, 상기 위치정보로 도출된 마크들 간 상대거리를 이용하여 본딩헤드를 제어함으로써 다이가 다이 본딩부에 정확히 본딩될 수 있도록 하는 다이 본딩 시스템을 제공한다.

Description

다이 웨이퍼 간 본딩 시 정렬방법{Alignment method between dies and wafers on bonding step}
본 발명은 반도체 칩 평면을 복층으로 쌓아 집적도를 높이기 위한 스태킹(staking) 과정을 보다 효과적으로 수행하기 위해 일측 웨이퍼(wafer)를 다이싱(dicing)하여 추출한 다이(die)들을 타측 웨이퍼에 정확히 위치시켜 본딩(bonding)함으로써 불량률을 줄이는 방법에 관한 것이다.
기존에는 반도체를 스태킹하기 위해 일측 웨이퍼를 다이싱하여 얻은 각각의 다이들을 역시 타측 웨이퍼를 다이싱하여 얻은 다이들과 하나씩 본딩하는 방법(die to die)이 사용되었으나, 최근에는 효율성 향상을 위해 일측 웨이퍼를 다이싱하여 얻은 다이들을 타측 웨이퍼에 본딩 후 다시 다이싱하는 방법(die to wafer)이 더 많이 사용되고 있다.
상기 die to wafer 스태킹 방법 사용시 die들이 웨이퍼 상 정확한 위치에 유도될 수 있도록 die를 파지한 본드헤드와 웨이퍼 사이에 센서가 위치하는 것이 필수적이다.
그러나 상기 방법은 본드헤드와 웨이퍼 간 이격거리가 센서 크기보다 더 커지게 될 수 밖에 없고 이로인헤 본드헤드가 다이본딩을 위해 이동시 기구물의 이동으로 인한 오차가 발생하여 원래 의도했던 계측 위치로 정확히 유도되지 못할 가능성이 커진다는 문제점이 있었다.
상기한 문제점을 극복하기 위해 최근에는 웨이퍼와 웨이퍼를 직접 본딩한 후 한번에 다이싱하는 등 다양한 방법이 모색되고 있는 실정이다.
(특허문헌 1) 등록특허공보 제10-1573274(2015.11.25.)
(특허문헌 2) 공개특허공보 제10-2018-0095874(2018.08.28.)
상기와 같은 문제를 해결하기 위한 본 발명의 목적은 die to wafer 방법으로 스태킹하는 공정에 있어서, 기존 본드헤드와 웨이퍼 사이에 위치하던 센서의 위치를 웨이퍼 하면으로 변경하여 다이와 웨이퍼 사이의 이격거리를 최소화하고, 이로 인해 발생하는 위치정보의 불확실성은 본딩헤드 진입 전 센서로 다이싱 예정부와 다이 본딩부의 이격거리를 파악한 후 본딩헤드 진입시 웨이퍼 하부에 위치한 센서로 다이싱 예정부와 본딩헤드에 파지된 다이의 위치를 정렬시키는 과정을 통해 보완한다.
즉, 본딩헤드 진입 전 센서로 파악한 다이싱 예정부와 다이 본딩부 사이의 이격거리 정보를 서버에 저장 후 웨이퍼 하부의 센서가 다이싱 예정부와 본딩헤드에 파지된 다이의 위치를 일렬로 정렬시키면 제어부가 상기 이격거리를 상기 본딩헤드 위치에 가감하여 이송 시킴으로써 다이가 정확히 다이 본딩부에 유도될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 반도체 스태킹 공정을 위한 다이; 상기 다이가 적층되는 웨이퍼; 상기 다이와 웨이퍼의 접착면에 형성된 접착층; 상기 웨이퍼가 절단될 다이싱 예정부와 다이가 적층될 다이 본딩부에 각각 형성되는 제1마크 및 제2마크; 상기 다이 본딩부와 접착될 다이 상 위치에 형성되는 제3마크; 상기 제1마크와 제2마크 위치를 측정하는 제1 센서; 상기 다이를 파지하여 상기 다이 본딩부로 이송하여 본딩하는 본딩헤드; 상기 본딩헤드와 웨이퍼를 두고 마주한 위치에 배치되며 제1마크와 제3마크가 일렬로 정렬되는 위치를 측정하는 제2 센서; 상기 센서들의 측정정보를 저장하는 서버; 상기 본딩헤드의 위치를 통제하는 제어부로 이루어진 시스템을 제공한다.
본 발명의 실시예에 있어서, 상기 접착층은 구리에 산화물을 도포한 후 플라즈마작업을 거쳐 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제어부는 서버로부터 받은 제1마크와 제3마크의 위치가 일치될때까지 본딩헤드 위치를 교정하는 제어신호를 출력할 수 있다.
본 발명의 실시예에 있어서, 상기 제어부는 상기 서버로부터 제1마크와 제2마크의 위치로부터 이격거리를 연산한 후, 제1마크와 제3마크간 일렬로 정렬되는 위치의 본딩헤드가 상기 이격거리만큼 웨이퍼 방향으로 이송하도록 제어신호를 할 수 있다.
또 다른 본 발명의 구성은 반도체 스태킹 공정에 있어, 다이와 상기 다이가 적층되는 웨이퍼 접착면에 접착층을 형성하는 단계; 상기 웨이퍼가 절단될 다이싱 예정부와 다이가 적층될 다이 본딩부에 각각 제1마크와 제2마크를 형성하는 단계; 제1센서로 제1마크와 제2마크의 위치를 측정하는 단계; 상기 다이 본딩부와 접착될 다이 상에 제3마크를 형성하는 단계; 상기 다이를 본딩헤드로 파지하여 제1마크와 제3마크가 일렬로 정렬되는 위치로 이송하는 단계; 상기 본딩헤드와 웨이퍼를 두고 마주한 위치에 배치되며 제1마크와 제3마크의 위치를 측정하는 제2센서; 상기 센서의 측정정보를 서버에 저장하는 단계; 상기 본딩헤드의 위치를 제어부로 통제하는 단계를 포함하는 다이 웨이퍼 간 정렬방법을 제공한다.
본 발명의 실시예에 있어서, 상기 접착층은 구리와 산화물을 접착면에 증착한 후 플라즈마작업을 거쳐 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제어부는 서버로부터 제1마크와 제3마크의 위치를 받은 후 상기 두 마크간 위치가 정렬되지 않았을 경우 본딩헤드의 위치를 교정하여 일치시키는 제어신호를 출력하는 단계를 포함할 수 있다.
본 발명의 실시예에 있어서, 상기 제어부는 상기 서버로부터 제1마크와 제2마크의 위치로부터 이격거리를 연산한 후, 제1마크와 제3마크간 일렬로 정렬되는 위치의 본딩헤드가 상기 이격거리만큼 웨이퍼 방향으로 이송하도록 제어신호를 출력하는 단계를 포함할 수 있다.
상기와 같은 구성에 따르는 본 발명의 효과는, 다이를 웨이퍼 상 정확한 다이 본딩부에 유도하기 위해 본딩헤드와 웨이퍼 사이에 위치하던 센서를 웨이퍼 하단으로 옮겨 본딩헤드와 웨이퍼 사이의 이격거리를 최소화함으로써 기구물 이동시 발생하는 오차가 줄게 되며 결과적으로 반도체 스태킹 공정 수율이 제고되는 효과가 나타날 것으로 기대된다.
또한, 서버와 연동한 제어부를 통해 다이 본딩부와 다이싱 예정부에 위치한 마크간 이격거리를 측정하고, 다이싱 예정부와 일렬로 정렬된 본딩헤드를 상기 이격거리만큼 웨이퍼 방향으로 정확히 이송시키는 과정을 자동화함으로써 전처리 과정에서 발생한 웨이퍼 상 미소한 제작 오차도 실시간 보정되어 생산 효율성도 높아질 것으로 예상된다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 die to die 스태킹 공법과 최근의 die to wafer 스태킹 공법 차이를 나타낸 도면이다.
도 2는 종래의 die to wafer 스태킹 공법의 개념을 나타낸 도면이다.
도3는 본 발명에서 다이가 다이본딩부에 정렬되어 본딩되는 작동 구조를 나타낸 도면이다.
도 4은 본 발명에서 다이와 웨이퍼 접착면에 접착층을 형성하는 과정을 나타낸 도면이다.
도 5는 본 발명에서 다이가 다이본딩부에 정렬되어 본딩되는 작동 방법을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 제1웨이퍼(10)와 제2웨이퍼(20)를 스태킹하여 반도체를 집적하는 공정에 있어서 기존의 die to die공법과 본 발명에서 다루고자 하는 die to wafer 공법의 차이를 보여주고 있다. Die to die공법은 다이싱된 제1및 제2다이(11, 21)를 하나씩 본딩하여 집적하는 방식으로 집적할 다이의 수가 많을수록 공정 수가 증가하게 되므로 생산성에 한계가 있는 반면, die to wafer공법은 다이싱된 다이(11)를 웨이퍼(20) 표면에 직접 본딩한 후 일괄 다이싱하여 반도체 생산율을 높일 수 있다는 장점이 있다. 그러나 고생산성을 담보하기 위해서는 다이가 웨이퍼 다이본딩부에 정확히 정렬되어 본딩되어야 한다는 전제가 충족되어야 한다.
도2는 종래 die to wafer공법을 보여주고 있다. 해당 공법은 웨이퍼(40)와 다이(50)를 파지한 본딩헤드(60) 사이에 위치센서(70)가 왕복하며 다이의 위치와 다이본딩부의 위치를 측정하면 본딩헤드는 다이본딩부 위치로 다이를 이송한 후 본딩하는 절차로 구성된다.
상기 방법의 경우 위치센서가 본딩헤드와 웨이퍼 사이에 지속적으로 위치하므로 본딩헤드와 웨이퍼 사이의 이격거리가 크게 발생하게 되며, 이로 인해 본딩헤드가 다이를 다이접합부로 이송하는 거리가 길어져 이동간 기구학적 오차가 발생할 수 밖에 없는 구조를 갖는다.
해당 오차는 다이가 다이본딩부에 정확히 본딩되지 못하는 결과를 초래하여 결과적으로 반도체 생산성이 저하되는 문제가 되고있다.
도3 는 본 발명에서 상기 문제를 해결하기 위해 제시하는 다이 웨이퍼 간 본딩 시스템을 도시하고 있다. 먼저 전처리 과정을 통해 웨이퍼(100) 상 다이싱 과정에서 절단될 위치의 다이싱 예정부(150)와 다이가 적층될 다이 본딩부(140)에 각각 제1마크(120)와 제2마크(110)가 형성된다. 본딩헤드(300)에 파지되어 상기 다이 본딩부로 이송되는 다이(400)에도 본딩시 제2마크(110)와 접합하는 위치에 제3마크(410)가 형성된다.
제1센서(200)는 본딩작업을 하기 전 웨이퍼 상면 방향에서 웨이퍼 상 제1마크 및 제2마크의 위치를 측정하여 그 정보를 서버로 전송한다. 웨이퍼의 다이 본딩부는 전처리 과정에서 금속으로 도포 되므로 웨이퍼 후면 방향에 위치한 제2센서(500)로는 제1마크 위치만 측정하여 그 정보를 서버로 전송한다. 따라서, 제2 센서(500)는 금속으로 도포된 다이 본딩부(140)를 투과하지 못함에 따라 다이 본딩부(140)의 상면에 형성되는 제2 마크의 위치를 측정하지 못하고, 다이싱 예정부(150)의 상면에 형성되는 제1 마크 및 다이(400)의 하면에 형성되는 제3마크(410)의 위치를 측정한다. 제어부는 제3마크가 제1마크와 일렬로 정렬되도록 본딩헤드의 위치를 제어하고 상기 정렬위치에서 본딩헤드를 제1마크와 제2마크 간 이격거리(130) 만큼 다이 본딩부 방향으로 이송하여 다이가 다이 본딩부에 정확히 이동하여 본딩될 수 있게 한다.
도4는 본 발명에서 웨이퍼에 접착층을 형성하여 스태킹 공정을 수행하는 과정을 도시하고 있다. 웨이퍼 표면에 금속과 산화물을 증착(S10, S20)하고 이를 다시 평탄화작업(S30) 한 후 표면을 플라즈마 작업(S40)하여 접착층을 완성한다. 상기 일측 웨이퍼는 동일한 공정을 거쳐 접착층이 형성된 타측 웨이퍼 또는 다이와 정렬(S50)된 후 본딩(S60)작업을 거치게 된다.
도5는 전술한 본 발명의 전체 스태킹 공정에서 다이가 다이 본딩부에 정확히 유도되어 본딩되는 과정을 시계열순으로 도시하고 있다.
전처리과정(S100)은 웨이퍼 박막도포, 노광작업, 식각작업, 세정작업 및 접착층 형성과정, 마크 형성과정 등을 포함한다.
상기 마크 형성과정은 전처리과정 중 노광작업에 의해 수행되거나, 전처리 과정 종료 후 레이져를 웨이퍼 상에 조사하여 형성될 수 있다.
후처리과정(S200)은 감지부(S210), 서버(S220), 제어부(S230) 및 조작부(S240)로 구분하여 그 기능을 축약하여 표현하였다. 상기 감지부(S210)은 상술한 제1센서와 제2센서를 역할을 나타내며, 서버(S220)은 상기 감지부의 측정정보를 서버에 저장하는 과정을 나타내고, 제어부(S230)는 제1내지 제3마크의 위치 정보로부터 이격거리(130)를 연산하고, 본딩헤드를 제1마크와 제3마크가 일렬로 정렬된 위치로 이송한 후 다시 이격거리만큼 다이 본딩부 방향으로 이송하여 다이가 다이 본딩부에 정확히 이동하는 과정을 나타낸다. 마지막으로 조작부(S240)는 본딩헤드가 다이를 다이 본딩부에 본딩하여 집적하는 과정을 나타낸다.
전술한 내용을 공정 단계별로 구체화하면, 다이와 상기 다이가 적층되는 웨이퍼 접착면에 접착층을 형성하는 단계; 상기 웨이퍼가 절단될 다이싱 예정부와 다이가 적층될 다이 본딩부에 각각 제1마크와 제2마크를 형성하는 단계; 제1센서로 제1마크와 제2마크의 위치를 측정하는 단계; 상기 다이 본딩부와 접착될 다이 상 위치에 제3마크를 형성하는 단계; 상기 다이를 본딩헤드로 파지하여 제1마크와 제3마크가 일렬로 정렬되는 위치로 이송하는 단계; 상기 본딩헤드와 웨이퍼를 두고 마주한 위치에 배치되며 제1마크와 제3마크의 위치를 측정하는 제2센서; 상기 센서의 측정정보를 서버에 저장하는 단계; 상기 서버로부터 받은 제1마크 및 제2마크의 위치정보로부터 제1마크와 제2마크 사이의 이격거리를 연산하고, 본딩헤드를 상기 이격거리만큼 다이 본딩부 방향으로 이송하여 다이가 다이 본딩부에 본딩되도록 제어부로 통제하는 단계로 구분할 수 있다.
본 발명의 실시예에 있어서, 상기 접착층은 구리와 산화물을 접착면에 증착한 후 플라즈마작업을 거쳐 형성되는 단계를 포함한다.
본 발명의 실시예에 있어서, 상기 제어부는 상기 서버로부터 제1마크와 제3마크의 위치를 받은 후 상기 두 마크간 위치가 정렬되지 않았을 경우 본딩헤드의 위치를 교정하여 일치시키는 제어신호를 출력하는 단계가 포함한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 제1웨이퍼
11:제1다이
20: 제2웨이퍼
21:제2다이
40: 웨이퍼
50: 다이
60: 본딩헤드
70: 위치센서
100: 웨이퍼
110: 제2마크
120: 제1마크
130: 이격거리
200: 제1센서
300: 본딩헤드
400: 다이
410: 제3마크
500: 제2센서
S10: 금속증착
S20: 산화물증착
S30: 평탄화작업
S40: 플라즈마 작업
S50: 웨이퍼-다이 정렬
S60: 본딩

Claims (6)

  1. 웨이퍼;
    상기 웨이퍼 중 일부로 구획되고 상면의 일부에 제1 마크가 형성되는 다이싱 예정부;
    상기 웨이퍼 중 다른 일부로 구획되어 상기 다이싱 예정부의 측면과 접하고 상면의 일부에 제2 마크가 형성되는 다이 본딩부;
    상기 다이 본딩부 및 상기 다이싱 예정부의 상부에 위치하여 상기 제1, 2 마크의 위치를 측정하는 제1 센서;
    상기 웨이퍼의 상부에 위치하고 좌우방향으로 이동 가능한 본딩헤드;
    상기 본딩헤드의 하면에 파지되어 상기 본딩헤드와 함께 이동 가능하고 하면의 일부에 제3 마크가 형성되며 상기 다이 본딩부에 적층되는 반도체 스태킹 공정을 위한 다이;
    상기 다이 본딩부 및 상기 다이싱 예정부의 하부에 위치하고 상기 제1 마크와 상기 제3 마크가 상기 웨이퍼와 수직한 동일축선상에 정렬되는 위치를 측정하는 제2 센서;
    상기 제1 센서로부터 전송되는 상기 제1, 2 마크의 위치 및 상기 제2 센서로부터 전송되는 상기 제1, 3 마크가 정렬된 위치를 저장하는 서버; 및
    상기 제1, 2 마크의 위치를 기반으로 상기 제1, 2 마크 사이의 이격거리를 연산하는 제어부;를 포함하고,
    상기 제어부는 상기 제1, 3 마크가 상기 동일축선상에 정렬되도록 상기 본딩헤드를 위치시킨 후 상기 다이 본딩부를 향하여 상기 이격거리만큼 이동시키고, 상기 다이가 상기 다이 본딩부에 본딩되도록 제어하는 것을 특징으로 하는 다이 본딩 시스템.
  2. 제1 항에 있어서,
    상기 다이의 하면 및 상기 다이 본딩부의 상면에는 구리에 산화물을 도포한 후 플라즈마작업을 거쳐 접착층이 형성되는 것을 특징으로 하는 다이 본딩 시스템.

  3. 제1 항에 있어서,
    상기 제어부는 서버로부터 받은 상기 제1마크의 위치와 상기 제3마크의 위치가 일치될 때까지 상기 본딩헤드의 위치를 교정하는 제어신호를 출력하는 다이 본딩 시스템.
  4. 웨이퍼에 박막을 도포한 후 노광, 식각 및 세정하고 상기 웨이퍼의 다른 일부로 구획되는 다이 본딩부의 상면 및 상기 웨이퍼의 상부에 위치하는 다이의 하면에 접착층을 형성하며 상기 웨이퍼 중 일부로 구획되는 다이싱 예정부 및 상기 다이싱 예정부와 접하는 다이 본딩부에 각각 제1 마크 및 제2 마크를 형성하는 단계;
    제1 센서가 상기 다이싱 예정부 및 상기 다이 본딩부의 상부에 위치하여 상기 제1, 2 마크의 위치를 측정하는 단계;
    제2 센서가 상기 다이 본딩부 및 상기 다이싱 예정부의 하부에 위치하여 상기 제1 마크와 상기 다이에 형성되는 제3 마크가 상기 웨이퍼와 수직한 동일축선상에 정렬되는 위치를 측정하는 단계;
    서버가 상기 제1 센서로부터 전송되는 제1, 2 마크의 위치 및 상기 제2 센서로부터 전송되는 상기 제1, 3 마크가 정렬된 위치를 저장하는 단계; 및
    제어부가 상기 제1, 2 마크의 위치를 기반으로 상기 제1, 2 마크 사이의 이격거리를 연산하고, 상기 제1, 3 마크가 상기 동일축선상에 정렬되도록 본딩헤드를 위치시킨 후 상기 다이 본딩부를 향하여 상기 이격거리만큼 이동시키며, 상기 다이가 상기 다이 본딩부에 본딩되도록 제어하는 단계를 포함하는 것을 특징으로 하는 다이 웨이퍼 간 정렬 방법.
  5. 제4 항에 있어서,
    상기 다이의 하면 및 상기 다이 본딩부의 상면에는 구리와 산화물을 증착한 후 플라즈마작업을 거쳐 접착층이 형성되는 것을 특징으로 하는 다이 웨이퍼 간 정렬방법.
  6. 제4 항에 있어서,
    상기 제어부는 상기 서버로부터 상기 제1마크의 위치와 상기 제3마크의 위치를 받은 후 상기 상기 제1, 3 마크의 위치가 정렬되지 않았을 경우 상기 본딩헤드의 위치를 교정하여 일치시키는 제어신호를 출력하는 단계를 포함하는 다이 웨이퍼 간 정렬방법.
KR1020210128890A 2021-09-29 2021-09-29 다이 웨이퍼 간 본딩 시 정렬방법 KR102633129B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210128890A KR102633129B1 (ko) 2021-09-29 2021-09-29 다이 웨이퍼 간 본딩 시 정렬방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210128890A KR102633129B1 (ko) 2021-09-29 2021-09-29 다이 웨이퍼 간 본딩 시 정렬방법

Publications (2)

Publication Number Publication Date
KR20230046353A KR20230046353A (ko) 2023-04-06
KR102633129B1 true KR102633129B1 (ko) 2024-02-06

Family

ID=85917964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210128890A KR102633129B1 (ko) 2021-09-29 2021-09-29 다이 웨이퍼 간 본딩 시 정렬방법

Country Status (1)

Country Link
KR (1) KR102633129B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162206A (ja) 2000-11-22 2002-06-07 Toray Eng Co Ltd アライメント方法および装置
JP2004128384A (ja) * 2002-10-07 2004-04-22 Sony Corp 部品実装装置および部品実装方法
KR101183101B1 (ko) * 2011-05-06 2012-09-21 주식회사 프로텍 플립칩용 다이 본딩 방법
KR101787898B1 (ko) * 2016-05-31 2017-10-18 세메스 주식회사 다이 본딩 장치 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6212507B2 (ja) * 2015-02-05 2017-10-11 Ｔｏｗａ株式会社 切断装置及び切断方法
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162206A (ja) 2000-11-22 2002-06-07 Toray Eng Co Ltd アライメント方法および装置
JP2004128384A (ja) * 2002-10-07 2004-04-22 Sony Corp 部品実装装置および部品実装方法
KR101183101B1 (ko) * 2011-05-06 2012-09-21 주식회사 프로텍 플립칩용 다이 본딩 방법
KR101787898B1 (ko) * 2016-05-31 2017-10-18 세메스 주식회사 다이 본딩 장치 및 방법

Also Published As

Publication number Publication date
KR20230046353A (ko) 2023-04-06

Similar Documents

Publication Publication Date Title
TWI742109B (zh) 積層基板製造方法、積層基板製造裝置、積層基板製造系統、及基板處理裝置
US6708075B2 (en) Method and apparatus for utilizing integrated metrology data as feed-forward data
US6708129B1 (en) Method and apparatus for wafer-to-wafer control with partial measurement data
US9026244B1 (en) Presence sensing and position correction for wafer on a carrier ring
TWI709824B (zh) 最佳化微影製程之方法及裝置
KR101923274B1 (ko) 다이 본더 및 본딩 방법
JP2011508454A (ja) 位置およびオフセットを決定するための構成および方法
JP2008530804A (ja) ウェーハを位置決めする方法
NL2024961B1 (en) Sawing device and method for forming saw-cuts into a semiconductor product
KR20080096520A (ko) 중첩 관리 방법 및 장치, 처리 장치, 측정 장치 및 노광장치, 디바이스 제조 시스템 및 디바이스 제조 방법, 및프로그램 및 정보 기록 매체
KR102528681B1 (ko) 본딩 전 기판 정렬 방법
KR102633129B1 (ko) 다이 웨이퍼 간 본딩 시 정렬방법
CN104752295A (zh) 位置监测装置、等离子体加工设备及工件的装卸方法
CN115831844A (zh) 晶圆对准方法及对准装置
KR20110122447A (ko) 반도체 패키지 집합체 정렬방법
CN114823455B (zh) 一种用于调节晶圆位置的装置和方法
WO2023071875A1 (zh) 半导体工艺设备、托盘及片盒
JP3986196B2 (ja) 光半導体装置の製造方法
CN113488406B (zh) 一种规则封装片的自动识别方法、切割方法及划片机
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
US20220045029A1 (en) Bonding apparatus and bonding method
US11935775B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP7436251B2 (ja) ダイボンディング装置および半導体装置の製造方法
KR102511929B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
JP3468398B2 (ja) 基板処理装置およびデバイス製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant