JP2021118334A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】異常個所の影響を抑制することができる半導体装置を提供する。【解決手段】半導体装置は、半導体層の上部に第１方向に伸びるように配置された複数のゲート電極を備える。複数のゲート電極は、ゲート電圧印加時に予め定められた所定の電圧電流特性が得られる正常ゲート電極と、所定の電圧電流特性が得られない異常ゲート電極と、を含んでいる。半導体装置は、半導体層の上面に第１方向と直交する第２方向に伸びるように配置されたゲート電極共通配線を備える。ゲート電極共通配線は、複数のゲート電極に共通に接続可能である。半導体装置は、正常ゲート電極とゲート電極共通配線との間に配置されており、正常ゲート電極とゲート電極共通配線とを電気的に接続する接続部を備える。異常ゲート電極がゲート電極共通配線に電気的に接続されていない。【選択図】図１

Description

本明細書で開示する技術は、半導体装置および半導体装置の製造方法に関する。

大電流用途として、ＳｉＣやＧａＮを用いた半導体装置が開発されている。関連する技術として、例えば特許文献１には、ＳｉＣを用いたトレンチゲート構造を有した縦型トランジスタが開示されている。

特開２０１７−１３９４９９号公報

結晶欠陥や、ダスト起因の製造プロセス異常などによって、ゲート電極中に微小な異常個所が形成されてしまう場合がある。異常個所は、微小（例：無数にあるゲート電極の１本分に相当する箇所）であっても、通電時に発熱等してしまうため、素子が破損するおそれがある。半導体装置の歩留まりが低下してしまう。

本明細書で開示する半導体装置の一実施形態は、半導体層の上部に第１方向に伸びるように配置された複数のゲート電極を備える。複数のゲート電極は、ゲート電圧印加時に予め定められた所定の電圧電流特性が得られる正常ゲート電極と、所定の電圧電流特性が得られない異常ゲート電極と、を含んでいる。半導体装置は、半導体層の上面に第１方向と直交する第２方向に伸びるように配置されたゲート電極共通配線を備える。ゲート電極共通配線は、複数のゲート電極に共通に接続可能である。半導体装置は、正常ゲート電極とゲート電極共通配線との間に配置されており、正常ゲート電極とゲート電極共通配線とを電気的に接続する接続部を備える。異常ゲート電極がゲート電極共通配線に電気的に接続されていない。

接続部によって、正常ゲート電極がゲート電極共通配線に接続されている。これにより、異常ゲート電極はゲート電極共通配線に電気的に接続されていないため、異常ゲート電極のみ動作させないことが可能となる。異常ゲート電極の近傍での発熱や破損を抑制することができるため、半導体装置の歩留まりを向上させることが可能となる。

半導体装置は、複数のゲート電極およびゲート電極共通配線の上面に配置されている絶縁膜を備えていてもよい。絶縁膜は、複数のゲート電極とゲート電極共通配線との交差部の近傍に配置されている開口部を備えていてもよい。接続部の少なくとも一部は、開口部の領域内に配置されていてもよい。効果の詳細は実施例で説明する。

半導体装置は、半導体層の上面に第１方向に伸びるように配置された複数のソース電極を備えていてもよい。複数のソース電極は、ゲート電極が配置されていない領域に配置されているとともに複数のゲート電極から絶縁されていてもよい。半導体装置は、半導体層の上面に第２方向に伸びるように配置されたソース電極共通配線を備えていてもよい。ソース電極共通配線は、複数のソース電極に共通に接続されていてもよい。効果の詳細は実施例で説明する。

ソース電極共通配線は複数備えられていてもよい。複数のソース電極共通配線は、複数のゲート電極が配置されている領域内において所定の間隔を有して配置されていてもよい。

複数のゲート電極はトレンチゲートであってもよい。

本明細書が開示する半導体装置の製造方法の一実施形態は、半導体層の上部に配置された複数のゲート電極、および、複数のゲート電極に共通に接続可能なゲート電極共通配線を形成する形成工程を備える。半導体装置の製造方法は、ゲート電圧印加時に予め定められた特性が得られる正常ゲート電極と、特性が得られない異常ゲート電極と、を複数のゲート電極のうちから特定する第１工程を備える。半導体装置の製造方法は、正常ゲート電極とゲート電極共通配線とを電気的に接続する接続部を配置する第２工程を備える。効果の詳細は実施例で説明する。

第１工程は、ソース電極とドレイン電極との間に一定電圧を印加するとともにゲート電極共通配線に所定ゲート電圧を印加した状態で半導体層の上面にレーザを走査し、ソース電極とドレイン電極との間に流れる電流値のレーザの照射位置に応じた値を測定する電流測定工程を備えていてもよい。第１工程は、電流値が所定割合を超えて変化する照射位置である異常位置を検出する検出工程を備えていてもよい。検出された異常位置の近傍のゲート電極を異常ゲート電極と特定してもよい。効果の詳細は実施例で説明する。

所定ゲート電圧は、半導体装置のしきい値電圧の設計値よりも低い電圧であってもよい。電流測定工程は、複数のゲート電極が形成されていない領域にレーザを走査させてもよい。検出工程では、電流値が所定割合を超えて大きくなる異常位置を検出してもよい。効果の詳細は実施例で説明する。

所定ゲート電圧は、半導体装置のしきい値電圧の設計値に対応する電圧であってもよい。電流測定工程は、複数のゲート電極にレーザを走査させてもよい。効果の詳細は実施例で説明する。

ソース電極は、複数のゲート電極が配置されている領域の上面の全体を覆うとともに複数のゲート電極から絶縁されていてもよい。ソース電極の厚さは、レーザの波長の表皮深さ以下であってもよい。効果の詳細は実施例で説明する。

第１工程は、ソース電極とドレイン電極との間に一定電圧を印加するとともにゲート電極共通配線に所定ゲート電圧を印加した状態で半導体層の上面の温度分布を測定する温度分布測定工程を備えていてもよい。第１工程は、測定された温度変化量が所定割合よりも小さい位置である異常位置を検出する検出工程を備えていてもよい。検出された異常位置の近傍のゲート電極を異常ゲート電極と特定してもよい。効果の詳細は実施例で説明する。

第１工程は、ソース電極とドレイン電極との間に一定電圧を印加した状態で複数のゲート電極にレーザを走査し、ソース電極とドレイン電極との間に流れる電流値のレーザの照射位置に応じた値を測定する電流測定工程を備えていてもよい。第１工程は、レーザを照射開始してから電流値が所定割合を超えて増加するまでの時間が所定時間よりも短い照射位置である異常位置を検出する検出工程を備えていてもよい。レーザのエネルギーは複数のゲート電極の仕事関数以上であってもよい。検出された異常位置の近傍のゲート電極を異常ゲート電極と特定してもよい。効果の詳細は実施例で説明する。

形成工程では、複数のゲート電極の全てに接続されている状態のゲート電極共通配線が形成されてもよい。第２工程では、検出された異常ゲート電極とゲート電極共通配線とを切断してもよい。

形成工程では、複数のゲート電極の全てに接続していない状態のゲート電極共通配線が形成されてもよい。第２工程では、検出された正常ゲート電極とゲート電極共通配線とを接続する接続部を形成してもよい。

実施例１に係る半導体装置１の上面概略図である。 実施例１に係る半導体装置１の部分断面図である。 実施例１に係る半導体装置１の部分断面図である。 半導体装置１の製造方法について説明するフローチャートである。 実施例１に係る半導体装置１の上面概略図である。 異常ゲート部のＩ−Ｖカーブである。 正常ゲート部のＩ−Ｖカーブである。 実施例２に係る半導体装置１ｂの上面概略図である。 ソース電極の構造例１に係る半導体装置１ｃの上面概略図である。 ソース電極の構造例２に係る半導体装置１ｄの上面概略図。 半導体装置１ｅの上面概略図である。 半導体装置１ｆの上面概略図である。 半導体装置１ｇの上面概略図である。 半導体装置１ｈの上面概略図である。 半導体装置１ｉの上面概略図である。

＜半導体装置１の構造＞
図１に、実施例１に係る半導体装置１の上面概略図を示す。図２に、図１におけるII−II部分の断面図を示す。図３に、図１におけるIII−III部分の断面図を示す。半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子である。

図２に示すように、半導体装置１は、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表層部に設けられているトレンチ型のゲート部３０、および、半導体基板１０の表面を被覆するソース電極２４を備える。半導体基板１０は、炭化珪素（ＳｉＣ）を材料とする基板である。ｎ^＋型のドレイン層１１、ｎ⁻型のドリフト層１２、ｐ型のボディ層１３、ｎ^＋型のソース領域１５およびｐ^＋型のボディコンタクト領域１６を有する。ドレイン層１１とドリフト層１２とボディ層１３とソース領域１５は、半導体基板１０の厚み方向に沿ってこの順で並んでいる。ドリフト層１２およびボディ層１３は、エピタキシャル成長技術を利用して、ドレイン層１１の表面から結晶成長して形成される。ソース領域１５およびボディコンタクト領域１６は、イオン注入技術を利用して形成される。

ゲート部３０は、半導体基板１０の表面から深部に向けて伸びている。ゲート部３０は、ゲート絶縁膜３１、ゲート電極３２を有する。ゲート部３０は、ソース領域１５およびボディ層１３を貫通してドリフト層１２の一部に侵入する、トレンチ３０Ｔ内に設けられている。ゲート絶縁膜３１は、トレンチ３０Ｔの内壁を被覆しており、酸化シリコンで構成されている。ゲート電極３２は、不純物がドープされたポリシリコンで構成されている。ゲート電極３２の上面には、ソース電極２４との絶縁を確保するための絶縁膜３６が配置されている。

図１に示すように、半導体装置１は、半導体基板１０の上部にｘ方向に伸びるように配置された複数のゲート部３０を備える。ゲート部３０のうち絶縁膜３６の下方に隠れている部分は、点線で示している。複数のゲート部３０は、正常ゲート部３０ｎおよび異常ゲート部３０ａを含んでいる。正常ゲート部３０ｎは、ゲート電圧印加時に予め定められた所定の電圧電流特性が得られるゲート部である。異常ゲート部３０ａは、異常位置ＡＰの近傍に位置しており、所定の電圧電流特性が得られないゲート部である。異常位置ＡＰは、ＳｉＣの結晶欠陥が存在していたり、不純物濃度異常などが発生している位置である。不純物濃度異常は、半導体装置１の製造工程中において、ウェハ上に落下したごみなどの影響によって発生しうる。

半導体装置１は、ｘ方向と直交するｙ方向に伸びるように半導体基板１０の上面に配置された、ゲート電極共通配線３３を備える。ゲート電極共通配線３３は絶縁膜３６の下方に隠れているため、点線で示している。図１および図３に示すように、ゲート電極共通配線３３と正常ゲート部３０ｎとの間には、接続部３４が配置されている。接続部３４は、正常ゲート部３０ｎをゲート電極共通配線３３に電気的に接続する部位である。なお、異常ゲート部３０ａには接続部３４が配置されていない（図１、領域Ｒ１参照）。よって、異常ゲート部３０ａはゲート電極共通配線３３に電気的に接続されていない。またゲート電極共通配線３３は、不図示の内部配線によってゲート電極パッド３８に接続されている。

複数のゲート部３０およびゲート電極共通配線３３の上面には、絶縁膜３６が配置されている。また、ゲート部３０が形成されている領域の上面には、ソース電極２４が配置されている。絶縁膜３６は、複数のゲート部３０とゲート電極共通配線３３との交差部の近傍に配置されている開口部３７を備えている。開口部３７の領域内には、接続部３４の一部が配置されている。なお図２に示すように、絶縁膜３６は、ゲート部３０の上部には配置されているが、ゲート部３０間の領域には配置されていない。この絶縁膜３６の構造は、図１では図示を省略している。

＜半導体装置１の製造方法＞
図４〜図７を参照して、半導体装置１の製造方法について説明する。図４のフローチャートのステップＳ１において、ドレイン層１１が形成されたＳｉＣ基板上に、ドリフト層１２およびボディ層１３をエピタキシャル成長させる。ｎ型不純物には窒素等を用い、ｐ型不純物にはアルミニウム等を用いればよい。

ステップＳ２において、ソース領域１５に対応した開口部を有するマスクを介して、ボディ層１３の表面から窒素をイオン注入する。これにより、ソース領域１５を形成する。同様にして、アルミニウム等のイオン注入により、ボディコンタクト領域１６を形成する。

ステップＳ３において、周知のリソグラフィおよびドライエッチングを用いて、ボディ層１３の上面からドリフト層１２まで到達するトレンチ３０Ｔを加工する。ステップＳ４において、ＣＶＤ法によって、トレンチ３０Ｔの内壁にゲート絶縁膜３１を成膜する。ステップＳ５において、ＣＶＤ法によって、トレンチ３０Ｔ内および半導体基板１０の表面にポリシリコンを成膜する。その後、周知のリソグラフィおよびドライエッチングを用いて不要なポリシリコンを除去することで、ゲート電極３２、ゲート電極共通配線３３、接続部３４を同時に形成する（図３参照）。この段階では、複数のゲート部３０の全てに接続されている状態のゲート電極共通配線３３が形成される。

ステップＳ６において、ＣＶＤ法により、半導体基板１０の上面に絶縁膜３６（例：ＳｉＯ_２）を堆積する。ステップＳ７において、ＲＩＥ法により、絶縁膜３６に開口部３７を形成する。ステップＳ８において、基板表面に仮設ソース電極２４Ｔを形成する。これにより、図５に示す半導体装置１が完成する。仮設ソース電極２４Ｔの形状、面積、位置は、半導体基板１０の表面に露出しているソース領域１５およびボディコンタクト領域１６と導通が取れるとともに、プローバなどで電位をとることができるように定めればよい。ステップＳ９において、半導体基板１０の裏面にドレイン電極２２を形成する。

ステップＳ１０において、異常診断工程を行う。この工程では、複数のゲート部３０のうちから、正常ゲート部３０ｎと異常ゲート部３０ａとが特定される。詳しい内容は、後述する。ステップＳ１１において、接続部形成工程を行う。具体的には、異常ゲート部３０ａとゲート電極共通配線３３とを繋ぐ接続部（図５、領域Ｒ１）を切断する。接続部は開口部３７内に露出しているため、容易に切断することができる。切断工程は、レーザなどを用いて行ってもよい。

ステップＳ１２において、ソース電極２４を形成し直す。この工程は、メタルマスクおよび蒸着等を用いて行うことができる。これにより、図１に示す半導体装置１が完成する。

ステップＳ１３において、周知のＣＶＤ法やＲＩＥ法を用いることで、開口部３７を絶縁体で覆う。これにより、接続部３４を保護することができる。なお、ステップＳ１３は任意の工程である。

＜異常診断工程の具体例１（しきい値電圧異常の診断方法）＞
ステップＳ１０の異常診断工程の第１の具体例（しきい値電圧異常を診断する方法）を説明する。まず、仮設ソース電極２４Ｔとドレイン電極２２との間に一定電圧Ｖ_Ｄを印加する。また、ゲート電極パッド３８を介して、ゲート電極共通配線３３に所定ゲート電圧Ｖｇを印加する。ここで、所定ゲート電圧Ｖｇの決定方法を説明する。図６に、異常ゲート部３０ａのＩ−ＶカーブＣａ（実線）を示す。図７に、正常ゲート部３０ｎのＩ−ＶカーブＣｎ（実線）を示す。異常ゲート部３０ａの異常しきい値電圧Ｖｔｈ２は、正常ゲート部３０ｎの正常しきい値電圧Ｖｔｈ１よりも低くなる。そして、所定ゲート電圧Ｖｇは、異常しきい値電圧Ｖｔｈ２より少し低い電圧に設定する。なお、異常ゲート部３０ａのしきい値電圧は、異常の程度により変化する。よって、複数の異常ゲート部３０ａにおける複数のしきい値電圧の平均値や上限値などを、異常しきい値電圧Ｖｔｈ２として用いればよい。

一定電圧Ｖ_Ｄおよび所定ゲート電圧Ｖｇを印加した状態で、複数のゲート部３０が形成されていない領域にレーザを走査させる（図５、矢印Ｙ１参照）。そしてレーザを走査させながら、半導体装置１に流れるドレイン電流をモニタする。これにより、レーザの照射位置に応じたドレイン電流値を測定することができる。レーザのスポット径は、ゲート部３０の間に露出している半導体基板１０の表面にのみレーザが照射されるように調節すればよい。例えば、ゲート部３０の幅と同程度のスポット径を用いてもよい。レーザの波長は、半導体基板１０に吸収され、半導体基板１０を加熱できる波長であれば良い（例：紫外線）。

レーザが照射された領域は、温度上昇に伴ってしきい値電圧が低下する。そのため、異常位置ＡＰが存在しない領域にレーザ光が照射された場合には、図７に示すように、Ｉ−ＶカーブＣｎ（実線）がＩ−ＶカーブＣｎＨ（点線）に変化する（矢印Ｙ２１）。よって正常しきい値電圧Ｖｔｈ１は、正常しきい値電圧Ｖｔｈ１Ｈまで低下する。しかし低下後の正常しきい値電圧Ｖｔｈ１Ｈは所定ゲート電圧Ｖｇを下回らないため、ドレイン電流は増加しない。

一方、異常位置ＡＰの近傍にレーザ光が照射された場合には、図６に示すように、Ｉ−ＶカーブＣａ（実線）がＩ−ＶカーブＣａＨ（点線）に変化する（矢印Ｙ１１）。異常しきい値電圧Ｖｔｈ２は、異常しきい値電圧Ｖｔｈ２Ｈまで低下する。異常しきい値電圧Ｖｔｈ２Ｈが所定ゲート電圧Ｖｇを下回るため、ドレイン電流が増加する（矢印Ｙ１２）。そして、予め設定した検出しきい値（例：ドレイン電流の増加割合）を超えてドレイン電流が増加したことを検出することで、異常位置ＡＰを検出することができる。よって、検出された異常位置ＡＰの近傍のゲート部３０を、異常ゲート部３０ａと特定することができる。

＜異常診断工程の具体例２（ゲート絶縁膜異常の診断方法）＞
ステップＳ１０の異常診断の第２の具体例（ゲート絶縁膜の異常を診断する方法）を説明する。第１段階として、半導体装置１の設計値のゲート電圧をゲート電極パッド３８に印加し、ドレイン電流を測定する。ドレイン電流が規格値よりも大きい場合には、ゲート絶縁膜異常が発生していると判断し、第２段階へ進む。

第２段階では、設計値のゲート電圧を印加した状態で、ゲート部３０にレーザを走査させる。これにより、ゲート絶縁膜３１を局所的に加熱する。ゲート絶縁膜３１の異常個所は、電流の温度依存性が大きい。従って、ドレイン電流の変化量が検出しきい値を超えたことを検出することで、異常位置ＡＰを検出することができる。その結果、異常ゲート部３０ａを特定することができる。

＜異常診断工程の具体例３（オン抵抗異常の診断方法）＞
ステップＳ１０の異常診断の第３の具体例（オン抵抗異常を診断する方法）を説明する。ソース電極とドレイン電極との間に一定電圧Ｖ_Ｄを印加するとともに、半導体装置１の設計値のゲート電圧を印加することで、半導体装置１を導通状態とする。この状態で、半導体基板１０の上面の温度分布を測定する。

異常位置ＡＰの近傍は、正常位置の近傍に比べてオン抵抗が大きい。また異常位置ＡＰと正常位置とは、並列に接続されている状態であるため、ドレイン電流は正常位置の近傍に多く流れる。電流をＩ、抵抗をＲとすると、発熱量は、Ｉ^２Ｒに比例する。よって半導体装置１を通電すると、異常位置ＡＰに比して、正常位置の方が発熱量が多く高温となる。例えば、正常位置のオン抵抗Ｒに比して、異常位置のオン抵抗が２倍の２Ｒである場合を考える。正常位置の発熱量は、Ｉ^２Ｒである。異常位置の発熱量は、（Ｉ／２）^２×２Ｒ＝Ｉ^２Ｒ／２である。よって異常位置は、正常位置に比して発熱量が１／２となる。以上より、通電時に温度変化の小さい領域を検出することで、異常位置ＡＰを特定することができる。

温度分布の測定方法は、例えば、遠赤外線カメラ等を用いることができる。また例えば、半導体装置１上に作成した温度センサ（複数可）を用いることができる。この場合、発熱箇所と温度センサとの距離に応じて、センサにおける測定温度の時間依存性が変化する。よって、半導体装置上の位置と温度変化の関係式や、温度センサの温度変化の時間依存性の関係式を、全体が正常である半導体装置を用いて事前に測定しておいても良い。そして、前記関係式を用いて温度センサによる測定値を補正することで、異常位置ＡＰを特定する構成としても良い。

＜効果＞
実施例１に係る半導体装置１では、接続部によって、正常ゲート部３０ｎのみがゲート電極共通配線３３に接続されている構造を実現することができる（図１参照）。異常ゲート部３０ａは動作しないため、異常ゲート部３０ａの近傍での発熱や破損を抑制することができる。半導体装置１の歩留まり向上や、長寿命化を実現することが可能となる。

図８に、実施例２に係る半導体装置１ｂの上面概略図を示す。実施例１は、異常ゲート部３０ａとゲート電極共通配線３３とを切断する態様であった。一方、実施例２は、正常ゲート部３０ｎとゲート電極共通配線３３とを接続する態様である。両実施形態で共通する部位には同一符号を付すことで、説明を省略する。また実施例２の半導体装置１ｂに特有の部位には、末尾に「ｂ」を付すことで区別する。

図８に示すように、絶縁膜３６の開口部３７ｂ内には、複数のゲート部３０の−ｘ方向側の端部、および、ゲート電極共通配線３３が露出している。異常ゲート部３０ａの−ｘ方向側の端部は、絶縁膜３９ｂで覆われている。複数のゲート部３０の−ｘ方向側の端部およびゲート電極共通配線３３の上面には、導電膜４０ｂ（例：金属膜）が形成されている。

＜半導体装置１ｂの製造方法＞
図４のフローチャートのステップＳ５において、ゲート電極３２およびゲート電極共通配線３３を形成する。実施例２では、複数のゲート電極３２の−ｘ方向側の端部とゲート電極共通配線３３との間に、隙間が形成される（図８参照）。

ステップＳ１０において、異常診断工程を行う。実施例２におけるしきい値電圧異常を診断する方法を説明する。まず、仮設ソース電極とドレイン電極２２との間に一定電圧Ｖ_Ｄを印加する。一定電圧Ｖ_Ｄを印加した状態で、複数のゲート部３０にレーザを走査させながら、半導体装置１に流れるドレイン電流をモニタする。レーザのエネルギーは、ゲート電極３２の仕事関数以上とする。これにより、ゲート電極３２から電子が放出されるため、ゲート電極３２は徐々に正に帯電する。すなわち、レーザの照射時間が長くなるほど、高いゲート電圧を印加することができる。また、複数のゲート部３０は互いに分断されているため、レーザにより１本ずつゲート電圧を印加することが可能である。

図６および図７で説明したように、異常ゲート部３０ａの異常しきい値電圧Ｖｔｈ２は、正常ゲート部３０ｎの正常しきい値電圧Ｖｔｈ１よりも低い。従って、レーザを照射開始してからドレイン電流値が所定割合を超えて増加するまでのオン時間は、異常位置ＡＰが存在しない領域に比して、異常位置ＡＰが存在する領域の方が短い。よって、予め設定した所定時間よりも短いオン時間を検出することで、異常位置ＡＰおよび異常ゲート部３０ａを検出することができる。

ステップＳ１１の接続部形成工程では、第１段階として、開口部３７ｂに露出している異常ゲート部３０ａを覆うように、絶縁膜３９ｂ（例：ＳｉＯ_２）が形成される。絶縁膜３９ｂの形成は、ＦＩＢ（Focused Ion Beam）などによって行ってもよい。第２段階として、開口部３７ｂの領域内に、導電膜４０ｂを形成する。正常ゲート部３０ｎは、導電膜４０ｂによって、ゲート電極共通配線３３に電気的に接続される。一方、異常ゲート部３０ａは、絶縁膜３９ｂが介在しているため、ゲート電極共通配線３３に電気的に接続されない。これにより、正常ゲート部３０ｎとゲート電極共通配線３３とを接続する接続部を形成することができる。

実施例３では、ソース電極の様々な構造例を説明する。実施例１と共通する部位には同一符号を付すことで、説明を省略する。

＜ソース電極の構造例１＞
図９に、ソース電極の構造例１に係る半導体装置１ｃの上面概略図を示す。ソース電極２４ｃは、半導体基板１０の上面にｘ方向に伸びるように配置されているとともに、ゲート部３０が配置されていない領域に配置されている。これにより、ソース電極２４ｃが配置されている状態で、複数のゲート部３０にレーザを走査させることが可能となる（実施例２の異常診断工程を参照）。ステップＳ１２（ソース電極の再形成）を省略することができるため、コスト削減が可能となる。

また、半導体装置１ｃを両面冷却するような実装形態にする場合などにおいては、ソース電極２４ｃをゲート部３０の間の領域に配置することで、冷却効果を高めることができる。理由を説明する。ゲート電極３２（ポリシリコン）に比して、ゲート部３０の間の領域（ＳｉＣ）の方が、熱伝導率が高い。また、ゲート部３０の間の領域（ＳｉＣ）に通電するため、この領域が発熱するためである。

＜ソース電極の構造例２＞
図１０に、ソース電極の構造例２に係る半導体装置１ｄの上面概略図を示す。半導体装置１ｄのソース電極２４ｄは、半導体装置１ｃ（図９）のソース電極２４ｃに対して、さらに複数のソース電極共通配線ＳＷｄを備えている。複数のソース電極共通配線ＳＷｄは、半導体基板１０の上面にｙ方向に伸びるように配置されており、ｘ方向に伸びるように配置されている複数のソース電極に共通に接続されている。すなわちソース電極２４ｄは、メッシュ構造を有している。ソース電極共通配線ＳＷｄの間隔Ｄ２は、ゲート部３０の間隔Ｄ１と同程度である。

半導体装置１ｄでは、メッシュ構造の間を通してレーザを照射することができる。よって、前述したソース電極の構造例１と同様にして、ステップＳ１２（ソース電極の再形成）を省略することや、冷却効果を高めることが可能となる。

＜ソース電極の構造例３＞
図１のソース電極２４に示すように、複数のゲート部３０が配置されている領域の上面の全体を覆う、べた膜の電極を形成してから、ステップＳ１０の異常診断工程をおこなってもよい。これにより、前述したソース電極の構造例１と同様の効果が得られる。

構造例３では、ソース電極２４の膜厚は、表皮深さｄ以下にする必要がある。これにより、レーザがソース電極２４を透過することが可能となる。表皮深さｄは、下式によって求められる。

ここでσは電気伝導率、ｆは光の周波数（＝光速／波長）、μは透磁率である。

表皮深さｄの計算例を、以下に示す。ソース電極２４の材料がアルミニウムであり、レーザ波長が３５０ｎｍの場合を考える。電気伝導率σ＝３．５５×１０^７［Ｓ／ｍ］である。透磁率μ＝μ_０×μ_ｒ＝４π×１０^−７×１＝４π×１０^−７［Ｈ／ｍ］である。ここで、μ_０は真空の透磁率であり、μ_ｒは比透磁率である。上式に当てはめると、表皮深さｄ≒２．９ｎｍとなる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

＜ゲート部およびゲート電極共通配線の配置態様の変形例＞
複数のゲート部３０およびゲート電極共通配線３３の配置態様は、本実施例の態様に限られない。以下の図１１〜図１５の例に示すように、様々な態様であってよい。なおこれらの図では、絶縁膜３６やソース電極２４は図示を省略している。図１１の半導体装置１ｅに示すように、ｘ方向の両端部に２本のゲート電極共通配線３３を備える、左右対称な配置でもよい。これにより、ゲート部３０の長さを短くすることができるため、１本のゲート部３０の動作を停止した場合に影響が及ぶ範囲を狭くすることが可能となる。

また、ゲート部３０の形状を直線形状から変更してもよい。例えば、図１２（半導体装置１ｆ）の環状形状や、図１３（半導体装置１ｇ）の櫛歯形状にしてもよい。ゲート電極をより細かく配置することで、ゲート電極の配置密度を高めることができる。オン抵抗をさらに低くすることが可能となる。

また図１４（半導体装置１ｈ）に示すように、接続部３４を＋ｘ方向端部と−ｘ方向端部に交互に配置する形態であってもよい。接続部３４の間のｙ方向距離を大きくすることができるため、異常ゲート部とゲート電極共通配線３３との接続部を切断する際の加工マージンを大きくすることが可能となる。また図１５（半導体装置１ｉ）に示すように、絶縁膜３６の開口部３７の位置を、＋ｘ方向および−ｘ方向に交互に移動させてもよい。これにより、接続部を切断する際の加工マージンをさらに大きくすることが可能となる。

＜その他の変形例＞
ステップＳ１０（異常診断工程）およびステップＳ１１（接続部形成工程）を実行するタイミングは、半導体装置の製造時に限られない。例えば、半導体装置を搭載した車両のメンテナンス時（車検など）に実施する構成としても良い。この場合、ステップＳ１３は実施せずに、開口部３７が開口している状態とすればよい。また実施例３のように、ソース電極が形成されている状態で異常診断を実施可能な態様とすればよい。これにより、半導体装置の寿命を向上させることができる。

実施例１の異常診断の第２の具体例（ゲート絶縁膜の異常を診断する方法）において、レーザの照射位置は、ゲート部３０表面に限らず、ゲート部３０の間の位置であってもよい。ゲート部３０の間に位置するＳｉＣを加熱することで、伝熱によって、加熱部の近傍のゲート絶縁膜も加熱することができるためである。

実施例１では、接続部３４がポリシリコンで形成されている場合を説明したが、この形態に限られない。ステップＳ５において、複数のゲート部３０とゲート電極共通配線３３とが分離している構造を作成してもよい。そしてステップＳ８において、複数のゲート部３０とゲート電極共通配線３３とを接続する接続部を、メタルによって形成してもよい。その後ステップＳ１１において、異常ゲート部３０ａとゲート電極共通配線３３とを繋ぐ接続部（メタル）を切断してもよい。

実施例３のソース電極の構造例（図９、図１０）において、ｘ方向に伸びるように配置されているソース電極は、ゲート部３０と少なくとも一部が重なっていてもよい。

本実施例におけるゲート部３０の本数、幅、長さ、間隔などは一例である。例えば半導体装置１は、数千本のゲート部３０を備えていてもよい。また、図２のフローチャートにおける各ステップの順番は、自由に入れ替えが可能である。

半導体基板１０はＳｉＣに限られず、様々な材料であってよい。ＧａＮやＧａＡｓなどの化合物半導体でもよいし、Ｓｉなどの単元素半導体であってもよい。

１〜１ｉ：半導体装置 １０：半導体基板 １１：ドレイン領域 １２：ドリフト領域 １３：ボディ領域 １５：ソース領域 ２４：ソース電極 ３０：ゲート部 ３０ａ：異常ゲート部 ３０ｎ：正常ゲート部 ３１：ゲート絶縁膜 ３２：ゲート電極 ３３：ゲート電極共通配線 ３４：接続部 ３６：絶縁膜 ３７：開口部

Claims (14)

1. 半導体層の上部に第１方向に伸びるように配置された複数のゲート電極であって、ゲート電圧印加時に予め定められた所定の電圧電流特性が得られる正常ゲート電極と、前記所定の電圧電流特性が得られない異常ゲート電極と、を含んでいる前記複数のゲート電極と、
   前記半導体層の上面に前記第１方向と直交する第２方向に伸びるように配置されたゲート電極共通配線であって、前記複数のゲート電極に共通に接続可能な前記ゲート電極共通配線と、
   前記正常ゲート電極と前記ゲート電極共通配線との間に配置されており、前記正常ゲート電極と前記ゲート電極共通配線とを電気的に接続する接続部と、
   を備え、
   前記異常ゲート電極が前記ゲート電極共通配線に電気的に接続されていない、半導体装置。
2. 前記複数のゲート電極および前記ゲート電極共通配線の上面に配置されている絶縁膜を備え、
   前記絶縁膜は、前記複数のゲート電極と前記ゲート電極共通配線との交差部の近傍に配置されている開口部を備えており、
   前記接続部の少なくとも一部は、前記開口部の領域内に配置されている、請求項１に記載の半導体装置。
3. 前記半導体層の上面に前記第１方向に伸びるように配置された複数のソース電極であって、前記ゲート電極が配置されていない領域に配置されているとともに前記複数のゲート電極から絶縁されている前記複数のソース電極と、
   前記半導体層の上面に前記第２方向に伸びるように配置されたソース電極共通配線であって、前記複数のソース電極に共通に接続されている前記ソース電極共通配線と、
   をさらに備える、請求項１または２に記載の半導体装置。
4. 前記ソース電極共通配線は複数備えられており、
   複数の前記ソース電極共通配線は、前記複数のゲート電極が配置されている領域内において所定の間隔を有して配置されている、請求項３に記載の半導体装置。
5. 前記複数のゲート電極はトレンチゲートである、請求項１から４の何れか１項に記載の半導体装置。
6. 半導体層の上部に配置された複数のゲート電極、および、前記複数のゲート電極に共通に接続可能なゲート電極共通配線を形成する形成工程と、
   ゲート電圧印加時に予め定められた特性が得られる正常ゲート電極と、前記特性が得られない異常ゲート電極と、を前記複数のゲート電極のうちから特定する第１工程と、
   前記正常ゲート電極と前記ゲート電極共通配線とを電気的に接続する接続部を配置する第２工程と、
   を備える、半導体装置の製造方法。
7. 前記第１工程は、
   ソース電極とドレイン電極との間に一定電圧を印加するとともに前記ゲート電極共通配線に所定ゲート電圧を印加した状態で前記半導体層の上面にレーザを走査し、前記ソース電極と前記ドレイン電極との間に流れる電流値の前記レーザの照射位置に応じた値を測定する電流測定工程と、
   前記電流値が所定割合を超えて変化する前記照射位置である異常位置を検出する検出工程と、
   を備え、
   検出された前記異常位置の近傍のゲート電極を前記異常ゲート電極と特定する、請求項６に記載の半導体装置の製造方法。
8. 前記所定ゲート電圧は、前記半導体装置のしきい値電圧の設計値よりも低い電圧であり、
   前記電流測定工程は、前記複数のゲート電極が形成されていない領域に前記レーザを走査させ、
   前記検出工程では、前記電流値が所定割合を超えて大きくなる前記異常位置を検出する、請求項７に記載の半導体装置の製造方法。
9. 前記所定ゲート電圧は、前記半導体装置のしきい値電圧の設計値に対応する電圧であり、
   前記電流測定工程は、前記複数のゲート電極に前記レーザを走査させる、請求項７に記載の半導体装置の製造方法。
10. 前記ソース電極は、前記複数のゲート電極が配置されている領域の上面の全体を覆うとともに前記複数のゲート電極から絶縁されており、
    前記ソース電極の厚さは、前記レーザの波長の表皮深さ以下である、請求項７に記載の半導体装置の製造方法。
11. 前記第１工程は、
    ソース電極とドレイン電極との間に一定電圧を印加するとともに前記ゲート電極共通配線に所定ゲート電圧を印加した状態で前記半導体層の上面の温度分布を測定する温度分布測定工程と、
    測定された温度変化量が所定割合よりも小さい位置である異常位置を検出する検出工程と、
    を備え、
    検出された前記異常位置の近傍のゲート電極を前記異常ゲート電極と特定する、請求項６に記載の半導体装置の製造方法。
12. 前記第１工程は、
    ソース電極とドレイン電極との間に一定電圧を印加した状態で前記複数のゲート電極にレーザを走査し、前記ソース電極と前記ドレイン電極との間に流れる電流値の前記レーザの照射位置に応じた値を測定する電流測定工程と、
    前記レーザを照射開始してから前記電流値が所定割合を超えて増加するまでの時間が所定時間よりも短い前記照射位置である異常位置を検出する検出工程と、
    を備え、
    前記レーザのエネルギーは前記複数のゲート電極の仕事関数以上であり、
    検出された前記異常位置の近傍のゲート電極を前記異常ゲート電極と特定する、請求項６に記載の半導体装置の製造方法。
13. 前記形成工程では、前記複数のゲート電極の全てに接続されている状態の前記ゲート電極共通配線が形成され、
    前記第２工程では、検出された前記異常ゲート電極と前記ゲート電極共通配線とを切断する、請求項６に記載の半導体装置の製造方法。
14. 前記形成工程では、前記複数のゲート電極の全てに接続していない状態の前記ゲート電極共通配線が形成され、
    前記第２工程では、検出された前記正常ゲート電極と前記ゲート電極共通配線とを接続する前記接続部を形成する、請求項６に記載の半導体装置の製造方法。
    

Images