JPS6347681A - 集積回路の内部診断装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 本発明は、バックトレース法による診断、順序回路を組
合せ回路に分割して行う診断回路、組合せ回路を分割し
て行う診断等の各種の診断アルゴリズムに基づいて、Ｃ
Ｍ　ＯＳ集積回路の診断すべきネットに対応したＣＭＯ
３Ｉ−ランジスタのゲートとドレインの接合領域にレー
ザビームまたは電子ビームを照射することにより、それ
ぞれ光励起電流或いは電子ビーム励起電流を測定するこ
とによって診断すべきネ・ノドの論理状態の故障を検出
することができるので、ＣＭＯ３集積回路の内部診断を
効率よく行うことができる。

〔産業上の利用分野〕

本発明は論理レベルで動作するＣＭＯＳ集積回路の内部
論理状態を、レーザビーム或いは電子ビームを用いて診
断する集積回路の内部診断装置に関する。

〔従来技術とその問題点〕

集積回路の内部診断は、この集積回路の外部の入出力端
子を用いて、例えば入力端子に所定のテストパターンを
入力することにより、その出力端子におけるパターンの
観察を行って、内部の故障の有無を検出していた。しか
しながら、集積回路の大規模化、高集積化に伴い、集積
回路を外部の入出力端子だけから、内部の故障原因を究
明することは困難となってきた。そこでバックトレース
法による診断、順序回路を組合せ回路に分割して行う診
断、組合せ回路を分割して行う診断アルゴリズムを用い
て回路の内部状態を外部入出力端子だけを用いることな
く検出する方法が提案されてきた。係る集積回路の内部
を分割してその論理状態を調べる方法として、電子ビー
ムを集積回路内部に照射することにより、その二次電子
信号を用いて論理状態を検出することが用いられている
。

また、従来からレーザビームをＣＭ　ＯＳ集積回路のド
レイン領域に照射することにより、その論理状態を調べ
るロジックアナライザが知られていた。

しかしながら従来は上記ＣＭＯＳ集積回路の内部診断装
置とロジックアナライザとの結合に関しては何ら考えら
れていなかった。

本発明はＣＭＯＳ集積回路の内部診断にあたってその集
積回路の内部を分割してその所望の点における論理状態
を用いて内部状態を診断する際に、当該所望の点のおけ
る論理状態の検出にレーザビーム或いは電子ビームを用
いることにより、集積回路の内部診断の効率を向上させ
ることを目的とする。

〔問題点を解決するための手段〕

上記目的は、集積回路をレーザビーム或いは電子ビーム
を用いて内部論理状態を測定する診断装置において、診
断アルゴリズムが格納されるメモリ手段（１０）と、集
積回路のマスクパターンデータの格納される設定データ
格納手段（６）と、集積回路の論理レベル回路データ及
びトランジスタレベル回路データを格納する回路データ
格納手段（８，９）と、診断アルゴリズムと設計データ
を元に集積回路上で診断すべきネットを決定するする手
段（１０）と、この診断すべきネットの論理状態を調べ
るために前記集積回路が載置されたｘｙステージを移動
する手段（７）と、前記診断すべきネットの論理状態を
支配しているトランジスタのゲートとドレインの接合領
域にレーザビームまたは電子ビームを照射する手段（７
，３）と、前記診断すべきネットの期待値を格納してい
るメモリ手段（１２）と、前記トランジスタの出力電流
の論理状態とネットの期待値とを比較して診断すべきネ
ットの故障を判定する比較手段（１３）とからなる集積
回路の内部診断装置を提供することにより解決できる。

〔作　　　用〕

本発明は、バックトレース法、順序回路を組合せ回路に
分割する法、組合せ回路自体を分割する法とを用いて集
積回路の内部を分断してその各所望点における論理状態
を検出する際に、調べられるべきネットの論理状態を検
出できるようにＸＹステージを動かして集積回路を所定
の位置に移動し、その所望のネットにおける論理状態を
支配するＣＭＯ３ｌ−ランジスタのゲートとドレインの
接合領域に、レーザビーム又は電子ビームを照射し、そ
のＣＭＯＳトランジスタのドレインより光励起電流或い
は電子ビーム励起電流を検出し、係る電流の論理状態を
測定する。このＣＭＯＳトランジスタの論理状態と、障
害ネットの期待値の論理状態とを比較することにより、
集積回路の内部の故障を診断する。論理状態を検出すべ
きネットの決定は、前記診断アルゴリズムによって自動
的に設計データの中から抽出することができる。

〔実　　施　　例〕

以下、図面を参照して本発明の詳細な説明する。

第１図において、被試験ＣＭＯ３集積回路１はＸＹステ
ージ２に載置され、レーザビーム３或いは電子ビームが
照射されるテスタ４内に配設される。被試験集積回路１
にはテストパターン格納手段４からの出力信号に基づい
てテストパターン信号発生器５から発生されたテストパ
ターン信号が加えられる。集積回路１のマスクパターン
格納手段５．６から出力されマスクパターンデータＸＹ
ステージ制御手段７に印加され、このＸＹステージ制御
装置７の出力はＸＹステージ２を制御する。

また論理レベル回路データ格納手段８及びトランジスタ
レベル回路データ９からの回路データ出力はそれぞれ診
断アルゴリズム記憶手段及び制御装置１０に加えられ、
診断アルゴリズムに従ってＸＹステージを制御する信号
をＸＹステージ７に送出する。被試験集積回路１からレ
ーザビーム３の照射によって出力された光励起電流は論
理判定装置１１に加えられ、被試験集積回路１の出力信
号の論理状態を判定する。一方、診断アルゴリズムに従
って検出すべきネットにおける当該ネットの期待値が格
納されたネット期待値格納手段１２の出力と論理判定装
置１１の出力とは比較手段１３において比較されて、被
試験集積回路１の出力の論理状態が当該ネットの期待値
と合致しているかが判定される。この比較器１３には前
述の診断アルゴリズム記憶手段と制御装置１０からの出
力及び故障辞古１４の出力も共に加えられる。

第２図には本発明の診断装置によって内部診断される被
試験集積回路１の一例を示すもので、２１．２２，２３
．２４は論理ゲートを示し、それぞれナンド回路、ナン
ド回路、ノア回路、インバータであり、２５，２６，２
７，２８，２９，３０．３１．３２はそれぞれ配線ネッ
トを示す。

第３図は第２図に示した集積回路のうち、特にインバー
タを示す論理ゲート２４をトランジスタレベルで表現し
たもので、配線ネット３１はＣＭＯ３回路を構成するＰ
チャンネルＭＯ５Ｉ−ランジスタ３４及びＮチャンネル
ＭＯＳトランジスタ３５のゲートに接続され各トランジ
スタ３４．３５のソースはそれぞれ電源ＶＤＤ、Ｖ３Ｓ
に接続され、トランジスタ３４．３５のドレインは配線
ネット３２に接続される。

第２図に示す集積回路の内部状態を診断するために配線
ネット３２の論理状態を検出すればよいと診断アルゴリ
ズムと設計データに基づいて判定された場合、第３図に
おけるＮチャンネルＭＯＳトランジスタ３５のゲートと
ドレイン間にレーザビーム３が照射されるようにＸＹス
テージ制御装置７によってＸＹステージ２を移動する。

そしてレーザビーム３の照射によって配線ネット３２に
は光励起電流（ＯＢＩＣ）が発生する。この光励起電流
の論理状態に応じて前記ネットの期待値と比較器１３で
比較されて内部回路の故障状態が検出される。

第４図にはＮチャンネルＭＯＳトランジスタ３５の拡大
部分断面図を示す。Ｐ型基板４０にＮ＋領域４１４２が
形成されソース電極４３は電源ＶＳＳに接続され、ドレ
イン電極４４はネット３２に接続される。そしてゲート
領域４５上に形成されたゲート電極４６はネット３２に
接続される。

このＮチャンネルＭＯ３Ｉ−ランジスタのドレイン領域
４２とゲート領域４５との接合部の上面に、図で示すよ
うにレーザビーム３を照射する。すると光励起電流が配
線ネット３２に発生する。そこでこの配線ネット３２の
光励起電流によりネット３２の論理状態を判別すること
ができる。

上記実施例においてはレーザビームを用いて説明したが
、代わりに電子ビームをドレイン領域４２とゲートｉｌ
域４５との接合領域に照射してもよく、この場合にはネ
ット３２に電子ビーム励起電流（ＥＰＩＣ）が発生する
。

〔発明の効果〕

本発明によれば、レーザビーム又は電子ビームをＣＭＯ
３集積回路のゲート領域とドレイン領域との接合部に照
射することによってドレイン電極の論理状態を検出する
手段と、集積回路の内部状態の診断を、所望の配線ネッ
トの論理状態を検出することによって行う手段と組合せ
ることにより、高集積化、且つ大規模化したＣＭＯＳ論
理回路の内部状態の故障の診断を行うのに効果大なもの
がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明が適用されるＣＭＯＳ集積回路の一例を示す回路図、 第３図は本発明の出力のネットの論理状態を検出する部
分を拡大して示す回路図、 第４図は第３図に示したＮチャンネルＭＯＳトランジス
タの集積回路の部分断面側面図である。 １・・・被試験集積回路、 ２・・・ＸＹステージ、 ３・・・レーザビーム、 ７・・・ｘｙステージ制御装置、 １０・・・診断アルゴリズムの格納されているメモリ及
び制御装置、 １１・・・論理判定装置、 １２・・・ネットの期待値格納装置、 １３・・・比較器、 ４１・・・ソース領域、 ４２・・・ドレイン領域、 ４４・・・ドレイン電極、 ４５・・・ゲート領域、 ４６・・・ゲート電極。 特許出願人　　　　富士通株式会社 → 未定ヨ石カーｘ止舒ｉ」のフ゛口・！７コ第　Ｉ　区 第　２因 ２４：柘ｌ−サー）−３１，３２：　　面已練ネーノト
３４；　Ｐ→→シ〉らしＭＯＳ　　　　３５−　Ｎ→−
１〉ネルＭ○Ｓ木（ぎ９月Ｃエカの不・・／　）　ｔｙ
７　’ジ０里４欠１監を検巳する（５６丁壬オカ＼プこ
し７ラド一１０了３ト匹１第３図 レーア−じ−Ｌ＋３まｒ−１；電子ピ゛−ム４１ソース
４喚戚 第　４　因

Claims (1)

1. 【特許請求の範囲】 １）集積回路をレーザビーム或いは電子ビームを用いて
   内部論理状態を測定する診断装置において、診断アルゴ
   リズムが格納されるメモリ手段と、該診断アルゴリズム
   と設計データを元に集積回路上で診断すべきネットを決
   定するする手段と、この診断すべきネットの論理状態を
   調べるために前記集積回路が載置されたＸＹステージを
   移動する手段と、 前記診断すべきネットの論理状態を支配しているトラン
   ジスタのゲートとドレインの接合領域にレーザビームま
   たは電子ビームを照射する手段と、前記診断すべきネッ
   トの期待値を格納しているメモリ手段と、 前記トランジスタの出力電流の論理状態とネットの期待
   値とを比較して診断すべきネットの故障を判定する比較
   手段とからなることを特徴とする集積回路の内部診断装
   置。 ２）前記トランジスタはＣＭＯＳトランジスタであるこ
   とを特徴とする特許請求の範囲第１項記載の集積回路の
   内部診断装置。