JPS6347681A - 集積回路の内部診断装置 - Google Patents

集積回路の内部診断装置

Info

Publication number
JPS6347681A
JPS6347681A JP61191848A JP19184886A JPS6347681A JP S6347681 A JPS6347681 A JP S6347681A JP 61191848 A JP61191848 A JP 61191848A JP 19184886 A JP19184886 A JP 19184886A JP S6347681 A JPS6347681 A JP S6347681A
Authority
JP
Japan
Prior art keywords
integrated circuit
net
internal
diagnosed
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61191848A
Other languages
English (en)
Inventor
Yoshiaki Goto
後藤 善朗
Yasuo Furukawa
古川 泰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61191848A priority Critical patent/JPS6347681A/ja
Publication of JPS6347681A publication Critical patent/JPS6347681A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概  要〕 本発明は、バックトレース法による診断、順序回路を組
合せ回路に分割して行う診断回路、組合せ回路を分割し
て行う診断等の各種の診断アルゴリズムに基づいて、C
M OS集積回路の診断すべきネットに対応したCMO
3I−ランジスタのゲートとドレインの接合領域にレー
ザビームまたは電子ビームを照射することにより、それ
ぞれ光励起電流或いは電子ビーム励起電流を測定するこ
とによって診断すべきネ・ノドの論理状態の故障を検出
することができるので、CMO3集積回路の内部診断を
効率よく行うことができる。
〔産業上の利用分野〕
本発明は論理レベルで動作するCMOS集積回路の内部
論理状態を、レーザビーム或いは電子ビームを用いて診
断する集積回路の内部診断装置に関する。
〔従来技術とその問題点〕
集積回路の内部診断は、この集積回路の外部の入出力端
子を用いて、例えば入力端子に所定のテストパターンを
入力することにより、その出力端子におけるパターンの
観察を行って、内部の故障の有無を検出していた。しか
しながら、集積回路の大規模化、高集積化に伴い、集積
回路を外部の入出力端子だけから、内部の故障原因を究
明することは困難となってきた。そこでバックトレース
法による診断、順序回路を組合せ回路に分割して行う診
断、組合せ回路を分割して行う診断アルゴリズムを用い
て回路の内部状態を外部入出力端子だけを用いることな
く検出する方法が提案されてきた。係る集積回路の内部
を分割してその論理状態を調べる方法として、電子ビー
ムを集積回路内部に照射することにより、その二次電子
信号を用いて論理状態を検出することが用いられている
また、従来からレーザビームをCM OS集積回路のド
レイン領域に照射することにより、その論理状態を調べ
るロジックアナライザが知られていた。
しかしながら従来は上記CMOS集積回路の内部診断装
置とロジックアナライザとの結合に関しては何ら考えら
れていなかった。
本発明はCMOS集積回路の内部診断にあたってその集
積回路の内部を分割してその所望の点における論理状態
を用いて内部状態を診断する際に、当該所望の点のおけ
る論理状態の検出にレーザビーム或いは電子ビームを用
いることにより、集積回路の内部診断の効率を向上させ
ることを目的とする。
〔問題点を解決するための手段〕
上記目的は、集積回路をレーザビーム或いは電子ビーム
を用いて内部論理状態を測定する診断装置において、診
断アルゴリズムが格納されるメモリ手段(10)と、集
積回路のマスクパターンデータの格納される設定データ
格納手段(6)と、集積回路の論理レベル回路データ及
びトランジスタレベル回路データを格納する回路データ
格納手段(8,9)と、診断アルゴリズムと設計データ
を元に集積回路上で診断すべきネットを決定するする手
段(10)と、この診断すべきネットの論理状態を調べ
るために前記集積回路が載置されたxyステージを移動
する手段(7)と、前記診断すべきネットの論理状態を
支配しているトランジスタのゲートとドレインの接合領
域にレーザビームまたは電子ビームを照射する手段(7
,3)と、前記診断すべきネットの期待値を格納してい
るメモリ手段(12)と、前記トランジスタの出力電流
の論理状態とネットの期待値とを比較して診断すべきネ
ットの故障を判定する比較手段(13)とからなる集積
回路の内部診断装置を提供することにより解決できる。
〔作   用〕
本発明は、バックトレース法、順序回路を組合せ回路に
分割する法、組合せ回路自体を分割する法とを用いて集
積回路の内部を分断してその各所望点における論理状態
を検出する際に、調べられるべきネットの論理状態を検
出できるようにXYステージを動かして集積回路を所定
の位置に移動し、その所望のネットにおける論理状態を
支配するCMO3l−ランジスタのゲートとドレインの
接合領域に、レーザビーム又は電子ビームを照射し、そ
のCMOSトランジスタのドレインより光励起電流或い
は電子ビーム励起電流を検出し、係る電流の論理状態を
測定する。このCMOSトランジスタの論理状態と、障
害ネットの期待値の論理状態とを比較することにより、
集積回路の内部の故障を診断する。論理状態を検出すべ
きネットの決定は、前記診断アルゴリズムによって自動
的に設計データの中から抽出することができる。
〔実  施  例〕
以下、図面を参照して本発明の詳細な説明する。
第1図において、被試験CMO3集積回路1はXYステ
ージ2に載置され、レーザビーム3或いは電子ビームが
照射されるテスタ4内に配設される。被試験集積回路1
にはテストパターン格納手段4からの出力信号に基づい
てテストパターン信号発生器5から発生されたテストパ
ターン信号が加えられる。集積回路1のマスクパターン
格納手段5.6から出力されマスクパターンデータXY
ステージ制御手段7に印加され、このXYステージ制御
装置7の出力はXYステージ2を制御する。
また論理レベル回路データ格納手段8及びトランジスタ
レベル回路データ9からの回路データ出力はそれぞれ診
断アルゴリズム記憶手段及び制御装置10に加えられ、
診断アルゴリズムに従ってXYステージを制御する信号
をXYステージ7に送出する。被試験集積回路1からレ
ーザビーム3の照射によって出力された光励起電流は論
理判定装置11に加えられ、被試験集積回路1の出力信
号の論理状態を判定する。一方、診断アルゴリズムに従
って検出すべきネットにおける当該ネットの期待値が格
納されたネット期待値格納手段12の出力と論理判定装
置11の出力とは比較手段13において比較されて、被
試験集積回路1の出力の論理状態が当該ネットの期待値
と合致しているかが判定される。この比較器13には前
述の診断アルゴリズム記憶手段と制御装置10からの出
力及び故障辞古14の出力も共に加えられる。
第2図には本発明の診断装置によって内部診断される被
試験集積回路1の一例を示すもので、21.22,23
.24は論理ゲートを示し、それぞれナンド回路、ナン
ド回路、ノア回路、インバータであり、25,26,2
7,28,29,30.31.32はそれぞれ配線ネッ
トを示す。
第3図は第2図に示した集積回路のうち、特にインバー
タを示す論理ゲート24をトランジスタレベルで表現し
たもので、配線ネット31はCMO3回路を構成するP
チャンネルMO5I−ランジスタ34及びNチャンネル
MOSトランジスタ35のゲートに接続され各トランジ
スタ34.35のソースはそれぞれ電源VDD、V3S
に接続され、トランジスタ34.35のドレインは配線
ネット32に接続される。
第2図に示す集積回路の内部状態を診断するために配線
ネット32の論理状態を検出すればよいと診断アルゴリ
ズムと設計データに基づいて判定された場合、第3図に
おけるNチャンネルMOSトランジスタ35のゲートと
ドレイン間にレーザビーム3が照射されるようにXYス
テージ制御装置7によってXYステージ2を移動する。
そしてレーザビーム3の照射によって配線ネット32に
は光励起電流(OBIC)が発生する。この光励起電流
の論理状態に応じて前記ネットの期待値と比較器13で
比較されて内部回路の故障状態が検出される。
第4図にはNチャンネルMOSトランジスタ35の拡大
部分断面図を示す。P型基板40にN+領域4142が
形成されソース電極43は電源VSSに接続され、ドレ
イン電極44はネット32に接続される。そしてゲート
領域45上に形成されたゲート電極46はネット32に
接続される。
このNチャンネルMO3I−ランジスタのドレイン領域
42とゲート領域45との接合部の上面に、図で示すよ
うにレーザビーム3を照射する。すると光励起電流が配
線ネット32に発生する。そこでこの配線ネット32の
光励起電流によりネット32の論理状態を判別すること
ができる。
上記実施例においてはレーザビームを用いて説明したが
、代わりに電子ビームをドレイン領域42とゲートil
域45との接合領域に照射してもよく、この場合にはネ
ット32に電子ビーム励起電流(EPIC)が発生する
〔発明の効果〕
本発明によれば、レーザビーム又は電子ビームをCMO
3集積回路のゲート領域とドレイン領域との接合部に照
射することによってドレイン電極の論理状態を検出する
手段と、集積回路の内部状態の診断を、所望の配線ネッ
トの論理状態を検出することによって行う手段と組合せ
ることにより、高集積化、且つ大規模化したCMOS論
理回路の内部状態の故障の診断を行うのに効果大なもの
がある。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は本発
明が適用されるCMOS集積回路の一例を示す回路図、 第3図は本発明の出力のネットの論理状態を検出する部
分を拡大して示す回路図、 第4図は第3図に示したNチャンネルMOSトランジス
タの集積回路の部分断面側面図である。 1・・・被試験集積回路、 2・・・XYステージ、 3・・・レーザビーム、 7・・・xyステージ制御装置、 10・・・診断アルゴリズムの格納されているメモリ及
び制御装置、 11・・・論理判定装置、 12・・・ネットの期待値格納装置、 13・・・比較器、 41・・・ソース領域、 42・・・ドレイン領域、 44・・・ドレイン電極、 45・・・ゲート領域、 46・・・ゲート電極。 特許出願人    富士通株式会社 → 未定ヨ石カーx止舒i」のフ゛口・!7コ第 I 区 第 2因 24:柘l−サー)−31,32:  面已練ネーノト
34; P→→シ〉らしMOS    35− N→−
1〉ネルM○S木(ぎ9月Cエカの不・・/ ) ty
7 ’ジ0里4欠1監を検巳する(56丁壬オカ\プこ
し7ラド一10了3ト匹1第3図 レーア−じ−L+3まr−1;電子ピ゛−ム41ソース
4喚戚 第 4 因

Claims (1)

  1. 【特許請求の範囲】 1)集積回路をレーザビーム或いは電子ビームを用いて
    内部論理状態を測定する診断装置において、診断アルゴ
    リズムが格納されるメモリ手段と、該診断アルゴリズム
    と設計データを元に集積回路上で診断すべきネットを決
    定するする手段と、この診断すべきネットの論理状態を
    調べるために前記集積回路が載置されたXYステージを
    移動する手段と、 前記診断すべきネットの論理状態を支配しているトラン
    ジスタのゲートとドレインの接合領域にレーザビームま
    たは電子ビームを照射する手段と、前記診断すべきネッ
    トの期待値を格納しているメモリ手段と、 前記トランジスタの出力電流の論理状態とネットの期待
    値とを比較して診断すべきネットの故障を判定する比較
    手段とからなることを特徴とする集積回路の内部診断装
    置。 2)前記トランジスタはCMOSトランジスタであるこ
    とを特徴とする特許請求の範囲第1項記載の集積回路の
    内部診断装置。
JP61191848A 1986-08-15 1986-08-15 集積回路の内部診断装置 Pending JPS6347681A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61191848A JPS6347681A (ja) 1986-08-15 1986-08-15 集積回路の内部診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61191848A JPS6347681A (ja) 1986-08-15 1986-08-15 集積回路の内部診断装置

Publications (1)

Publication Number Publication Date
JPS6347681A true JPS6347681A (ja) 1988-02-29

Family

ID=16281514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61191848A Pending JPS6347681A (ja) 1986-08-15 1986-08-15 集積回路の内部診断装置

Country Status (1)

Country Link
JP (1) JPS6347681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021118334A (ja) * 2020-01-29 2021-08-10 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021118334A (ja) * 2020-01-29 2021-08-10 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR900007993B1 (ko) 반도체검사장치 및 반도체검사방법
Storey et al. CMOS bridging fault detection
JP3660561B2 (ja) 半導体集積回路の故障解析装置
Soma Challenges in analog and mixed-signal fault models
US5453994A (en) Semiconductor test system, semiconductor test method, method of wiring pattern formation and semiconductor integrated circuit
TW200406859A (en) Semiconductor device and its manufacturing method
Melis et al. Automatic fault simulators for diagnosis of analog systems
US7478302B2 (en) Signal integrity self-test architecture
Bartenstein Fault distinguishing pattern generation
JPS6347681A (ja) 集積回路の内部診断装置
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
JP4131918B2 (ja) 半導体集積回路の故障解析装置及び故障解析方法
JP2962239B2 (ja) 半導体集積回路検査装置およびその検査方法
JP2966185B2 (ja) 故障検出方法
Maxwell The use of Iddq testing in low stuck-at coverage situations
Melis Fault Simulation for Dynamic Failures in Analog and Mixed-Signal Circuits
JP2723698B2 (ja) 半導体集積回路のテスト回路
Elhamawy et al. Scenario-based Test Content Optimization: Scan Test vs. System-Level Test
Bouvet et al. Asics failure analysis using two complementary techniques: External electrical testing and internal contactless laser beam testing
JPH0259628B2 (ja)
Jafarzadeh et al. V min Testing under Variations: Defect vs. Fault Coverage
JP2859613B2 (ja) 集積回路の診断装置
Thibeault Diagnosis Method Using ΔIDDQ Probabilistic Signatures: Theory and Results
JPS58137060A (ja) Lsi搭載パツケ−ジの診断方式
JPH05223893A (ja) 半導体試験装置