JP2021033307A - 表示装置 - Google Patents

Abstract

【課題】非表示領域のうちパッド部を具備した領域を除いた領域にゲート駆動回路を配置し、ゲートラインと異なる層に形成されゲートラインと接続する接続ラインが配置された表示装置を提供する。【解決手段】本発明の一実施形態に係る表示装置は、複数のゲートラインに接続したピクセルを有する表示領域及び表示領域を囲む第１〜第４非表示領域を有する表示パネルと、第１非表示領域に配置されたパッド部と、第２非表示領域に配置されて複数のゲートラインのうち第１ゲートライングループを駆動する第１ゲート駆動回路と、第３非表示領域に配置されて複数のゲートラインのうち第２ゲートライングループを駆動する第２ゲート駆動回路と、第４非表示領域に配置されて第１及び第２ゲートライングループを駆動する第３ゲート駆動回路とを含み、表示パネルが、第１及び第２ゲートライングループのゲートラインを第３ゲート駆動回路と接続させる接続ラインを具備する。【選択図】図１

Description

本出願は、表示装置に関するものである。

表示装置は、テレビまたはモニターの表示装置以外に、ノートブックコンピュータ、タブレットコンピュータ、スマートフォン、携帯用表示機器、携帯用情報機器などの表示画面として広く使用されている。このような表示装置は、液晶表示装置と発光表示装置を含む。発光表示装置は、自発光素子を用いて画像を表示するため、高速の応答速度を有し、消費電力が低く、視野角に問題がないので、次世代表示装置として注目されている。

表示装置は、複数のゲートラインにゲートパルスを供給するゲート駆動部を含み、ゲート駆動部は、シフトレジスタ（Shift Register）を利用して、複数のゲートラインに印加されるゲートパルスを順次にシフト（Shift）することができる。また、表示装置は、シフトレジスタをピクセルアレイと共に表示パネルの基板上に実装することにより、ＧＩＰ（Gate in Panel）の構造を有することができる。

従来の表示装置は、シフトレジスタを基板の左右非表示領域に配置して、ダブルフィーディング方式またはインターレース方式を用いて、ゲートパルスを供給することができる。ここで、ダブルフィーディング方式は、シフトレジスタの設計領域が増加し、左右非表示領域が増加するという問題点を有し、インターレース方式は、大型パネルに適用する場合、ゲートパルスの入力端と遠くなるほどゲートパルスのディレイが発生するという問題を有する。

また、従来の表示装置では、表示パネルに備えられた金属ライン間の寄生キャパシタンスを減少させるための構造が備えられていない。

また、従来の表示装置では、表示パネルの正面に露出するパッド部をカバーするための構造物を備えなければならない。したがって、従来の表示装置では、表示パネルを支持するフロントカバーの四つの側面のうち、少なくとも一つの側面は、表示パネルの正面で表示パネルを包まなければならない。これにより、表示装置のフロントカバーの正面ベゼルの大きさを減少させることが難しくなる。

本出願の目的は、非表示領域のうちパッド部を具備した領域を除いた残りの領域にゲート駆動回路を配置して、ゲートラインと異なる層に形成され、前記ゲートラインと接続する接続ラインを配置している、表示装置を提供することである。

本出願による表示装置は、複数のゲートラインに接続したピクセルを有する表示領域と、前記表示領域を囲む第１〜第４非表示領域を有する表示パネル、前記第１非表示領域に配置したパッド部、前記第２非表示領域に配置して前記複数のゲートラインのうち、第１ゲートライングループを駆動する第１ゲート駆動回路、前記第３非表示領域に配置して前記複数のゲートラインのうち、第２ゲートライングループを駆動する第２ゲート駆動回路および、前記第４非表示領域に配置して前記第１及び第２ゲートラインのグループを駆動する第３ゲート駆動回路を含む。前記表示パネルは、前記第１及び第２ゲートライングループのゲートラインを前記第３ゲート駆動回路と接続させる接続ラインを備える。

本出願による表示装置は、パッド部に配置した第１非表示領域を除いた第２〜第４非表示領域にゲート駆動回路を分散配置することにより、第２〜第４非表示領域の幅を減少させ、ゲートパルスのディレイを削除して、高速駆動を容易に具現することができ、表示領域内でのゲートパルスの出力の差を防止することができる。

また、本出願による表示装置は、異なる層に備えられた金属間に発生する寄生キャパシタンスを減少させることができる。

また、本出願による表示装置では、ベゼルの幅を最小化することにより、表示装置の美観を向上させることができる。

本出願の一例による表示装置を示す平面図である。 第１実施例に係る表示装置で、複数のステージとゲートラインの接続関係を示す図である。 図２に示した表示装置で、第１ゲート駆動回路を示す図である。 図２に示した表示装置で、第２ゲート駆動回路を示す図である。 図２に示した表示装置で、第３ゲート駆動回路を示す図である。 図２に示した表示装置で、ゲートスタート信号、ゲートシフトクロック、および共通ゲート信号を示す波形図である。 図３に示した第１ステージの内部構成を示す回路図である。 図２に示した表示装置で、非表示領域の減少の効果を説明する図である。 図２に示した表示装置で、ゲートパルスのディレイ減少効果を説明する図である。 第２実施例に係る表示装置で、複数のステージとゲートラインの接続関係を示す図である。 図１０に示した表示装置で、第１ゲート駆動回路を示す図である。 図１０に示した表示装置で、第２ゲート駆動回路を示す図である。 図１０に示した表示装置で、第３ゲート駆動回路を示す図である。 図１０に示した表示装置で、非表示領域の減少の効果を説明する図である。 図２および図１０に示した表示パネルの断面を概略的に示す例示図である。 図２および図１０に示した表示パネルの断面を概略的に示す別の例示図である。 図２および図１０に示した表示パネルの断面を概略的に示すまた別の例示図である。 図２および図１０に示した表示パネルの断面を概略的に示すまた別の例示図である。 本出願による表示装置で、寄生キャパシタンスが減少する原理を説明するための例示図である。 本出願による表示装置で、表示パネルに回路フィルムを付着する方法を説明するための例示図である。 図２０に示した表示パネルが、フロントカバーに装着された状態を示す例示図である。 図２１に示した表示パネルの正面を示す例示図である。

本出願の利点と特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述されている実施例を参照すると明確になるだろう。しかし、本発明は、以下で開示される実施例に限定されるものではなく、異なる多様な形態で具現されるものであり、単に本例は、本出願の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は、請求項の範疇によってのみ定義される。

本出願の一例を説明するため、図に示した形状、大きさ、比率、角度、個数などは、例示的なものであって、本発明が図に示した事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指す。また、本出願を説明するにおいて、関連する公知技術に対する具体的な説明が本出願の要旨を不必要に曖昧にすると判断された場合、その詳細な説明は省略する。本出願で言及した「含む」、「有する」、「からなる」などが使用されている場合、「〜だけ」が使用されていない限り、他の部分を追加することができる。構成要素を単数で表現した場合に特に明示的な記載事項がない限り、複数を含む場合を含む。

構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。

位置関係についての説明である場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜横に」などで２つの部分の位置関係が説明されている場合、「すぐに」または「直接」が使用されていない限り、二つの部分の間に1つ以上の他の部分が位置することもできる。

時間の関係についての説明である場合、例えば、「〜後に」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合、「すぐに」または「直接」が使用されていない以上、連続的でない場合も含むことができる。

第１、第２などが多様な構成要素を記述するために使用されるが、これらの構成要素はこれらの用語によって制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であることもあり得る。

本出願の構成要素を説明するにあたって、第1、第2などの用語を使用することができる。このような用語は、その構成要素を他の構成要素と区別するためのものであるだけで、その用語によって、その構成要素の本質、順序、順番または個数などが限定されない。ある構成要素が他の構成要素に「連結」、「結合」または「接続」すると記載されている場合、その構成要素は、その他の構成要素に直接に連結したり、または接続することができるが、各構成要素の間に他の構成要素が「介在」したり、各構成要素が他の構成要素を介して、「連結」、「結合」または「接続」することもあると理解しなければならない。

本出願のいくつかの例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に多様な連動および駆動が可能であり、各例を互いに対して独立的に実施することができ、関連の関係で一緒に実施することもできる。

以下では、本出願に係る発光表示装置の好ましい例を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を付加するにおいて、同一の構成要素については、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる。

図１は、本出願の一例によると、表示装置を示す平面図であり、図２は、第１実施例による表示装置で、複数のステージとゲートラインの接続関係を示す図である。

図１及び図２を参照すると、表示装置１０は、表示パネル１００、表示駆動部２００、およびゲート駆動部３００を含む。

表示パネル１００は、表示領域（ＡＡ）および非表示領域（ＮＡ）を含む。前記表示パネル１００は、液晶表示パネルであり得、有機発光表示パネルであり得、その他にも様々な種類のパネルであり得る。

前記表示パネル１００が液晶表示パネルである場合、カラーを表現するためのカラーフィルタは、トランジスタが具備されたＴＦＴ基板（下部基板）と、液晶を挟んで配置される上部基板に備えることができる。

しかし、前記のカラーフィルタは、前記トランジスタをカバーする平坦層に備えることもできる。例えば、前記トランジスタは、基板上に備えられ、前記トランジスタの段差を除去するために、前記薄膜トランジスタの上端に平坦層が形成され、前記平坦層の上端には、ピクセル電極が形成され、前記平坦層と前記ピクセル電極の上端には、液晶層が具備される。この場合、前記平坦層は、少なくとも二つの層で構成され得、前記カラーフィルタも平坦層の機能を実行することができる。この場合、前記上部基板にカラーフィルタを備える必要がないので、前記上部基板の製造工程および構造が簡素化され得る。これと関連した内容は、以下では、図１７〜図１９を参照して説明する。

表示領域（ＡＡ）は、映像が表示される領域であり、基板の中央部分に定義することができる。ここでは、表示領域（ＡＡ）は、ピクセルアレイ層の活性領域に該当することができる。例えば、表示領域（ＡＡ）は、複数のゲートライン（ＧＬ）と複数のデータライン（ＤＬ）によって交差する領域ごとに形成された複数のピクセルからなり得る。ここで、複数のピクセルの各々は、光を放出する最小単位の領域として定義することができる。

表示領域（ＡＡ）は、第１および第２表示領域（ＡＡ１、ＡＡ２）を含むことができる。

第１表示領域（ＡＡ１）は、表示領域（ＡＡ）の左側の領域に相当し、第１ゲート駆動回路３１０と隣接することができる。例えば、第１表示領域（ＡＡ１）の一端（例えば、左端）は、第１ゲート駆動回路３１０と向き合うことができ、第１表示領域（ＡＡ１）の一端と垂直な他端（例えば、下端）は、第３ゲート駆動回路３３０のイーブン（ＥＶＥＮ）ステージ（ＳＴ２〜ＳＴ（２ｎ）、ｎは４以上の自然数）と向き合うことができる。したがって、第１表示領域（ＡＡ１）に配置されたオード（ＯＤＤ）ゲートライン（ＧＬ１〜ＧＬ（２ｎ−１）、ｎは４以上の自然数）の一端は、第１ゲート駆動回路３１０と接続してゲートパルスを受信することができ、第１表示領域（ＡＡ１）に配置されたイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ）、ｎは４以上の自然数）は、第２接続ライン（ＣＬ２）を介して第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と接続してゲートパルスを受信することができる。

前記第１及び第２接続ライン（ＣＬ１、ＣＬ２）と前記ゲートラインは、絶縁層を挟んで互いに異なる層に形成することができる。この場合、いずれか一つの接続ラインといずれか一つのゲートラインは、前記絶縁層に形成されたコンタクトホールを介して電気的に接続することができる。

前記表示パネル１００が液晶表示パネルである場合、前記第１及び第２接続ラインは、各ピクセルに具備されるトランジスタおよびピクセル電極を構成する金属のうちのいずれか一つと同じ工程を介して前記ＴＦＴ基板に備えられ得る。

例えば、表示パネル１００が液晶表示パネルである場合、前記第１及び第２接続ラインは、基板上に備えることができ、前記第１及び第２接続ラインは、絶縁層によってカバーすることができ、前記絶縁層上にトランジスタを備えることができる。すなわち、前記第１及び第２接続ラインは、前記トランジスタと絶縁されるように、前記トランジスタの下部に備えることができる。この場合、前記第１及び第２接続ラインと、前記トランジスタを構成する金属ラインの間では、寄生キャパシタンスなどが発生しないので、トランジスタの駆動効率を向上することができ、前記第１及び第２接続ラインそれぞれの負荷を減少させることができる。これと関連した内容は、以下の図１５及び図１６を参照して説明する。

第２表示領域（ＡＡ２）は、表示領域（ＡＡ）の右側の領域に相当し、第２ゲート駆動回路３２０と隣接することができる。例えば、第２表示領域（ＡＡ２）の一端（例えば、右端）は、第２ゲート駆動回路３２０と向き合うことができ、第２表示領域（ＡＡ２）の一端と垂直な他端（例えば、下端）は、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１）、ｎは４以上の自然数）と向き合うことができる。したがって、第２表示領域（ＡＡ２）に配置されたイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の一端は、第２ゲート駆動回路３２０と接続してゲートパルスを受信することができ、第２表示領域（ＡＡ２）に配置されたオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））は、第１接続ライン（ＣＬ１）を介して第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と接続してゲートパルスを受信することができる。

非表示領域（ＮＡ）は、映像が表示されない領域であって、表示領域（ＡＡ）を囲む基板の端部と定義することができる。そして、非表示領域（ＮＡ）は、表示領域（ＡＡ）の上端、左端、右端、および下端のそれぞれと向き合う第１〜第４非表示領域（ＮＡ１、ＮＡ２、ＮＡ３、ＮＡ４）を含むことができる。

第１非表示領域（ＮＡ１）は、表示領域（ＡＡ）の上端に配置されて表示駆動部２００と連結することができ、表示駆動部２００と電気的に接続しているパッド部（未図示）を含むことができる。例えば、第１非表示領域（ＮＡ１）のパッド部は、表示駆動部２００の複数の回路フィルム２１０と連結することができる。

第２非表示領域（ＮＡ２）は、表示領域（ＡＡ）の左端に配置され、第１ゲート駆動回路３１０を収容することができる。具体的には、第２非表示領域（ＮＡ２）は、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を収容することができる。ここで、オードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、複数のステージのうち奇数番目のステージ（ＳＴ１〜ＳＴ（２ｎ−１））に該当し得る。そして、第２非表示領域（ＮＡ２）は、第１ゲート駆動回路３１０の複数のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と接続した第１ゲートライングループまたはオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の一端を収容することができる。また、第２非表示領域（ＮＡ２）は、表示駆動部２００から延長されて、第１ゲート駆動回路３１０に接続する共通信号ライン（ＣＧＳ）およびオードクロックライン（ＣＬＫ＿ＯＤＤ）を収容することができる。

第３非表示領域（ＮＡ３）は、表示領域（ＡＡ）の右端に配置され、第２ゲート駆動回路３２０を収容することができる。具体的には、第３非表示領域（ＮＡ３）は、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を収容することができる。ここで、イーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、複数のステージのうち偶数番目のステージ（ＳＴ２〜ＳＴ（２ｎ））に該当し得る。そして、第３非表示領域（ＮＡ３）は、第２ゲート駆動回路３２０の複数のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と接続した第２ゲートラインのグループまたはイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の一端を収容することができる。また、第３非表示領域（ＮＡ３）は、表示駆動部２００から延長されて、第２ゲート駆動回路３２０に接続する共通信号ライン（ＣＧＳ）およびイーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）を収容することができる。

第４非表示領域（ＮＡ４）は、表示領域（ＡＡ）の下部に配置され、第３ゲート駆動回路３３０を収容することができる。具体的には、第４非表示領域（ＮＡ４）は、第３ゲート駆動回路３３０の複数のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と複数のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を収容することができる。そして、第４非表示領域（ＮＡ４）は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））と接続した第１接続ライン（ＣＬ１）の一端、およびイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））と接続した第２接続ライン（ＣＬ２）の一端を収容することができる。また、第４非表示領域（ＮＡ４）は、第２または第３非表示領域（ＮＡ２、ＮＡ３）から延長され、第３ゲート駆動回路３３０に接続する共通信号ライン（ＣＧＳ）、オードクロックライン（ＣＬＫ＿ＯＤＤ）、およびイーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）を収容することができる。

表示パネル１００は、複数のゲートライン（ＧＬ）、複数のデータライン（ＤＬ）、第１及び第２接続ライン（ＣＬ１、ＣＬ２）をさらに含むことができる。

複数のゲートライン（ＧＬ）のそれぞれは、第１方向に沿って長く延長され、第１方向と交差する第２方向に沿って互いに離隔することができる。具体的には、複数のゲートラインは、第１および第２ゲートライングループ（ＧＬ１〜ＧＬ（２ｎ−１）、ＧＬ２〜ＧＬ（２ｎ））を含むことができる。ここで、第１ゲートライングループは、複数のゲートラインのうち奇数番目のゲートラインであるオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））に該当することができ、第２ゲートラインのグループは、複数のゲートラインのうち偶数第ゲートラインであるイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））に該当することができる。このような複数のゲートライン（ＧＬ）は、ゲート駆動部３００からゲートパルスを受信して、複数のピクセルそれぞれを順次に駆動することができる。

一例によると、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の一端は、第１ゲート駆動回路３１０と直接に接続してゲートパルスを受信することができ、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））は、第２表示領域（ＡＡ２）内で第１接続ライン（ＣＬ１）と接続して、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））からゲートパルスを受信することができる。

一例によると、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の一端は、第２ゲート駆動回路３２０と直接に接続してゲートパルスを受信することができ、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））は、第１表示領域（ＡＡ１）内で第２接続ライン（ＣＬ２）と接続して、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））からゲートパルスを受信することができる。

複数のデータライン（ＤＬ）のそれぞれは、第２方向に沿って長く延長され、第１方向に沿って互いに離隔することがでる。このような複数のデータライン（ＤＬ）は、表示駆動部２００からデータ電圧を受信して、複数のピクセルそれぞれの発光素子の輝度を制御することができる。

複数の第１接続ライン（ＣＬ１）は、第２方向に沿って長く延長され、第１方向に沿って互いに離隔することができる。このような複数の第１接続ライン（ＣＬ１）は、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と直接に接続して、第２表示領域（ＡＡ２）に延長することができる。したがって、第１接続ライン（ＣＬ１）は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の第２表示領域（ＡＡ２）内の地点と第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を接続させることができる。

複数の第２接続ライン（ＣＬ２）は、第２方向に沿って長く延長され、第１方向に沿って互いに離隔することができる。このような複数の第２接続ライン（ＣＬ２）は、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と直接に接続して、第１表示領域（ＡＡ１）に延長することができる。したがって、第２接続ライン（ＣＬ２）は、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の第１表示領域（ＡＡ１）内の地点と第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を接続させることができる。

複数のピクセルそれぞれは、表示領域（ＡＡ）上に配置されたゲートライン（ＧＬ）およびデータライン（ＤＬ）によって定義されるピクセル領域ごとに配置することができる。一例によれば、複数のピクセルそれぞれは、駆動トランジスタを有するピクセル回路、およびピクセル回路に接続した発光素子を含むことができる。

表示駆動部２００は、表示パネル１００の非表示領域（ＮＡ）に設けられたパッド部に接続して表示駆動システムから供給される映像データに対応する映像を各ピクセルに表示することができる。一例によると、表示駆動部２００は、複数の回路フィルム２１０、複数のデータ駆動集積回路２２０、プリント回路基板２３０、およびタイミング制御部２４０を含むことができる。

複数の回路フィルム２１０それぞれの一側に設けられた入力端子は、フィルム貼付工程によりプリント回路基板２３０に付着し、複数の回路フィルム２１０それぞれの他側に設けられた出力端子は、フィルム貼付工程によりパッド部に付着することができる。一例によれば、複数の回路フィルム２１０それぞれは、表示装置１０の非表示領域を減らすために軟性回路フィルムに具現して曲げることができる。例えば、複数の回路フィルム２１０は、ＴＣＰ（Tape Carrier Package）またはＣＯＦ（Chip On Flexible BoardまたはChip On Film）からなることができる。

複数のデータ駆動集積回路２２０のそれぞれは、複数の回路フィルム２１０それぞれに個別に実装することができる。このような複数のデータ駆動集積回路２２０のそれぞれは、タイミング制御部２４０から提供されるピクセルデータとデータ制御信号を受信し、データ制御信号に基づいて、ピクセルデータをアナログ形式のピクセル単位のデータ信号に変換して、該当するデータラインに供給することができる。

プリント回路基板２３０は、タイミング制御部２４０を支持し、表示駆動部２００の構成間の信号および電源を伝達することができる。プリント回路基板２３０は、各ピクセルに映像を表示するために、タイミング制御部２４０から供給される信号と駆動電源を複数のデータ駆動集積回路２２０およびゲート駆動部３００に提供することができる。このため、信号伝送配線と各種電源配線をプリント回路基板２３０上に設けることができる。例えば、プリント回路基板２３０は、回路フィルム２１０の数によって一つ以上で構成することができる。

タイミング制御部２４０は、プリント回路基板２３０に実装され、プリント回路基板２３０に設けられたユーザコネクタを介してディスプレイ駆動システムから提供される映像データとタイミング同期信号を受信することができる。タイミング制御部２４０は、タイミング同期信号に基づいて画像データをピクセル配置構造に適合するように整列してピクセルデータを生成し、生成されたピクセルデータを該当するデータ駆動集積回路２２０に提供することができる。そして、タイミング制御部２４０は、タイミング同期信号に基づいて、データ制御信号とゲート制御信号のそれぞれを生成し、データ制御信号を介して複数のデータ駆動集積回路２２０それぞれの駆動タイミングを制御し、ゲート制御信号を介して、ゲート駆動部３００の駆動タイミングを制御することができる。ここで、ゲート制御信号は、複数の回路フィルム２１０のうちの最初または／および最終軟性回路フィルムと、第１非表示領域（ＮＡ１）を介して該当するゲート駆動部３００に供給することができる。

ゲート駆動部３００は、表示パネル１００に設けられた複数のゲートライン（ＧＬ）と接続することができる。具体的には、ゲート駆動部３００は、タイミング制御部２４０から供給されるゲート制御信号に基づいて定められた順序に従ってゲートパルスを生成して、該当するゲートライン（ＧＬ）に供給することができる。一例によると、ゲート駆動部３００は、第１〜第３ゲート駆動回路３１０、３２０、３３０を含むことができる。

第１ゲート駆動回路３１０は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））のそれぞれに対応するオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を含むことができる。具体的には、第１ゲート駆動回路３１０は、薄膜トランジスタの製造工程によって表示パネル１００の左側端（または第２非表示領域（ＮＡ２））に集積されてオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））と一対一で接続することができる。一例によると、第１ゲート駆動回路３１０は、第２非表示領域（ＮＡ２）に配置してオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））のそれぞれにゲートパルスを提供するオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を含むことができる。

第２ゲート駆動回路３２０は、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））のそれぞれに対応するイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。具体的には、第２ゲート駆動回路３２０は、薄膜トランジスタの製造工程によって表示パネル１００の右側端（または第３非表示領域（ＮＡ３））に集積されてイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））と一対一で接続することができる。一例によると、第２ゲート駆動回路３２０は、第３非表示領域（ＮＡ３）に配置してイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））のそれぞれにゲートパルスを提供するイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。

第３ゲート駆動回路３３０は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））のそれぞれに対応するオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））、およびイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））のそれぞれに対応するイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。具体的に、第３ゲート駆動回路３３０は、薄膜トランジスタの製造工程によって表示パネル１００の下側端（または第４非表示領域（ＮＡ４））に集積され、複数の第１接続ライン（ＣＬ１）および、複数の第２接続ライン（ＣＬ２）と一対一で接続することができる。例えば、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、第１接続ライン（ＣＬ１）を介してオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））と一対一で接続することができ、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、第２接続ライン（ＣＬ２）を介してイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））と一対一で接続することができる。

図３は、図２に示した表示装置で、第１ゲート駆動回路を示す図である。

図３を参照すると、第１ゲート駆動回路３１０は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））にゲートパルスを供給するオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を含むことができる。すなわち、第１ゲート駆動回路３１０は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の総数と対応する数のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を含むことができる。具体的には、第１ゲート駆動回路３１０は、第２非表示領域（ＮＡ２）を通る共通信号ライン（ＣＧＳ）から第１及び第２駆動電圧（ＶＤＤ、ＶＳＳ）を印加することができ、オードクロックライン（ＣＬＫ＿ＯＤＤ）からオードクロック信号を受信することができる。ここで、オードクロック信号は、第１、第３、第５、及び第７ゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）に該当することができる。そして、第１、第３、第５、及び第７ゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）は、順次にシフトする位相を有することができる。ここで、オードクロックライン（ＣＬＫ＿ＯＤＤ）は、第１ゲートクロック（ＣＬＫ１）を第２ｋ−７ステージ（ＳＴ（２ｋ−７）、ｋはｎ以下の４の倍数）に供給し、第３ゲートクロック（ＣＬＫ３）を第２ｋ−５ステージ（ＳＴ（２ｋ−５））に供給し、第５ゲートクロック（ＣＬＫ５）を第２ｋ−３ステージ（ＳＴ（２ｋ−３））に供給し、第７ゲートクロック（ＣＬＫ７）を第２ｋ−１ステージ（ＳＴ（２ｋ−１））に供給することができる。

第１および第３ステージ（ＳＴ１、ＳＴ３）のそれぞれは、第１及び第３ゲートスタート信号（Ｖｓｔ１、Ｖｓｔ３）それぞれによってイネーブルされて、第１および第３ゲートクロック（ＣＬＫ１、ＣＬＫ３）それぞれを受信し、第１及び第３ゲートライン（ＧＬ１、ＧＬ３）のそれぞれにゲートパルス（Ｇｏｕｔ１、Ｇｏｕｔ３）を供給することができる。そして、第１および第３ステージ（ＳＴ１、ＳＴ３）それぞれは、第５及び第７ステージ（ＳＴ５、ＳＴ７）それぞれの出力信号（またはゲートパルス）（Ｇｏｕｔ５、Ｇｏｕｔ７）によってリセットされ得る。

このような方法は、オードステージの第５〜第２ｎ−５ステージ（ＳＴ５〜ＳＴ（２ｎ−５））それぞれは、以前の４番目のステージの出力信号によってイネーブルされて、該当するゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）それぞれを受信してオードゲートライン（ＧＬ５〜ＧＬ（２ｎ−５））のそれぞれにゲートパルス（Ｇｏｕｔ５、Ｇｏｕｔ（２ｎ−５））を供給することができる。そして、第５〜第２ｎ−５ステージ（ＳＴ５〜ＳＴ（２ｎ−５））のそれぞれは、次の４番目のステージの出力信号によってリセットされ得る。

また、第２ｎ−３及び第２ｎ−１ステージ（ＳＴ（２ｎ−３）、ＳＴ（２ｎ−１））のそれぞれは、以前の４番目のステージの出力信号によってイネーブルされて、該当するゲートクロック（ＣＬＫ５、ＣＬＫ７）それぞれを受信して、第２ｎ−３及び第２ｎ−１ゲートライン（ＧＬ（２ｎ−３）、ＧＬ（２ｎ−１））のそれぞれにゲートパルス（Ｇｏｕｔ（２ｎ−３）、Ｇｏｕｔ（２ｎ−１））を供給することができる。また、第２ｎ−３及び第２ｎ−１ステージ（ＳＴ（２ｎ−３）、ＳＴ（２ｎ−１））のそれぞれは、第１および第３リセットクロック（未図示）によってリセットされ得る。

このように、第１〜第２ｎ−５ステージ（ＳＴ１〜ＳＴ（２ｎ−５））のそれぞれの出力信号（Ｇｏｕｔ１〜Ｇｏｕｔ（２ｎ−５））は、次の４番目のステージのゲートスタート信号として供給され得、第５〜第２ｎ−１ステージ（ＳＴ５〜ＳＴ（２ｎ−１））のそれぞれの出力信号（Ｇｏｕｔ５〜Ｇｏｕｔ（２ｎ−１））は、以前の４番目のステージのリセットクロックとして供給することができる。

図４は、図２に示した表示装置で、第２ゲート駆動回路を示す図である。

図４を参照すると、第２ゲート駆動回路３２０は、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））にゲートパルスを供給するイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。すなわち、第２ゲート駆動回路３２０は、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の総数と対応する数のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。具体的には、第２ゲート駆動回路３２０は、第３非表示領域（ＮＡ３）を通る共通信号ライン（ＣＧＳ）から第１及び第２駆動電圧（ＶＤＤ、ＶＳＳ）を印加することができ、イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）からイーブンクロック信号を受信することができる。ここで、イーブンクロック信号は、第２、第４、第６、及び第８ゲートクロック（ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８）に該当することができる。そして、第２、第４、第６、及び第８ゲートクロック（ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８）は、順次にシフトする位相を有することができる。ここで、イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）は、第２ゲートクロック（ＣＬＫ２）を第２ｋ−６ステージ（ＳＴ（２ｋ−６）、ｋはｎ以下の４の倍数）に供給し、第４ゲートクロック（ＣＬＫ４）を第２ｋ−４ステージ（ＳＴ（２ｋ−４））に供給し、第６ゲートクロック（ＣＬＫ６）を第２ｋ−２ステージ（ＳＴ（２ｋ−２））に供給し、第８ゲートクロック（ＣＬＫ８）を第２ｋステージ（ＳＴ（２ｋ））に供給することができる。

第２及び第４ステージ（ＳＴ２、ＳＴ４）それぞれは、第２及び第４ゲートスタート信号（Ｖｓｔ２、Ｖｓｔ４）それぞれによってイネーブルされて、第２及び第４ゲートクロック（ＣＬＫ２、ＣＬＫ４）それぞれを受信し、第２及び第４ゲートライン（ＧＬ２、ＧＬ４）のそれぞれにゲートパルス（Ｇｏｕｔ２、Ｇｏｕｔ４）を供給することができる。そして、第２および第４ステージ（ＳＴ２、ＳＴ４）それぞれは、第６及び第８ステージ（ＳＴ６、ＳＴ８）それぞれの出力信号（またはゲートパルス）（Ｇｏｕｔ６、Ｇｏｕｔ８）によってリセットされ得る。

このような方法で、イーブンステージ中の第６〜第２ｎ−４ステージ（ＳＴ６〜ＳＴ（２ｎ−４））のそれぞれは、以前の４番目のステージの出力信号によってイネーブルされて、該当するゲートクロック（ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８）それぞれを受信してイーブンゲートライン（ＧＬ６〜ＧＬ（２ｎ−４））のそれぞれにゲートパルス（Ｇｏｕｔ６、Ｇｏｕｔ（２ｎ−４））を供給することができる。そして、第６〜第２ｎ−４ステージ（ＳＴ６〜ＳＴ（２ｎ−４））のそれぞれは、次の４番目のステージの出力信号によってリセットされ得る。

また、第２ｎ−２及び第２ｎステージ（ＳＴ（２ｎ−２）、ＳＴ（２ｎ））のそれぞれは、以前の４番目のステージの出力信号によってイネーブルされて、該当するゲートクロック（ＣＬＫ６、ＣＬＫ８）それぞれを受信して第２ｎ−２及び第２ｎゲートライン（ＧＬ（２ｎ−２）、ＧＬ（２ｎ））のそれぞれにゲートパルス（Ｇｏｕｔ（２ｎ−２）、Ｇｏｕｔ（２ｎ））を供給することができる。また、第２ｎ−２及び第２ｎステージ（ＳＴ（２ｎ−２）、ＳＴ（２ｎ））のそれぞれは、第２及び第４リセットクロック（未図示）によってリセットされ得る。

このように、第２〜第２ｎ−４ステージ（ＳＴ２〜ＳＴ（２ｎ−４））のそれぞれの出力信号（Ｇｏｕｔ２〜Ｇｏｕｔ（２ｎ−４））は、次の４番目のステージのゲートスタート信号として供給され得、第６〜第２ｎステージ（ＳＴ６〜ＳＴ（２ｎ））それぞれの出力信号（Ｇｏｕｔ６〜Ｇｏｕｔ（２ｎ））は、以前の４番目のステージのリセットクロックとして供給することができる。

図５は、図２に示した表示装置で、第３ゲート駆動回路を示す図である。

図５を参照すると、第３ゲート駆動回路３３０は、第１接続ライン（ＣＬ１）を介してオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））にゲートパルスを供給するオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を含むことができ、第２接続ライン（ＣＬ２）を介してイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））にゲートパルスを供給するイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。

すなわち、第３ゲート駆動回路３３０は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の総数と対応する数のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））とイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の総数と対応する数のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を含むことができる。具体的には、第３ゲート駆動回路３３０は、第４非表示領域（ＮＡ４）を通る共通信号ライン（ＣＧＳ）から第１及び第２駆動電圧（ＶＤＤ、ＶＳＳ）を印加することができ、オードクロックライン（ＣＬＫ＿ＯＤＤ）から第１、第３、第５、及び第７ゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）を受信することができ、イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）から第２、第４、第６、および第８ゲートクロック（ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８）を受信することができる。ここで、第１〜第８ゲートクロック（ＣＬＫ１〜ＣＬＫ８）は順次にシフトする位相を有することができる。ここで、オードクロックライン（ＣＬＫ＿ＯＤＤ）は、第１、第３、第５、及び第７ゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）をオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））に供給することができ、イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ）は、第２、第４、第６、及び第８ゲートクロック（ＣＬＫ２、ＣＬＫ４、ＣＬＫ６、ＣＬＫ８）をイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））に供給することができる。

第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と同じタイミングで同じ出力信号（Ｇｏｕｔ１〜Ｇｏｕｔ（２ｎ−１））を生成することができる。

一例によると、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、第１接続ライン（ＣＬ１）を介してオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の第２表示領域（ＡＡ２）内の地点と接続することができる。したがって、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、第１接続ライン（ＣＬ１）を介して第２表示領域（ＡＡ２）内のオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））に出力信号（Ｇｏｕｔ１〜Ｇｏｕｔ（２ｎ−１））を提供することができる。

第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と同じタイミングで同じ出力信号（Ｇｏｕｔ２〜Ｇｏｕｔ（２ｎ））を生成することができる。

一例によると、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、第２接続ライン（ＣＬ２）を介してイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の第１表示領域（ＡＡ１）内の地点と接続することができる。したがって、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、第２接続ライン（ＣＬ２）を介して第１表示領域（ＡＡ１）内のイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））に出力信号（Ｇｏｕｔ２〜Ｇｏｕｔ（２ｎ））を提供することができる。

図６は、図２に示した表示装置では、ゲートスタート信号、ゲートシフトクロック、および共通ゲート信号を示す波形図であり、図７は、図３に示した第１ステージの内部構成を示す回路図である。

図６及び図７を参照すると、第１ステージ（ＳＴ１）は、第１薄膜トランジスタ（Ｔ１）、第３薄膜トランジスタ（Ｔ３）、第３１薄膜トランジスタ（Ｔ３１）、第４薄膜トランジスタ（Ｔ４）、第５１薄膜トランジスタ（Ｔ５１）、第５２薄膜トランジスタ（Ｔ５２）、第６薄膜トランジスタ（Ｔ６）、第７薄膜トランジスタ（Ｔ７）、およびブートコンデンサ（ＣＢ）を含むことができる。

第１薄膜トランジスタ（Ｔ１）は、第１ゲートスタート信号（Ｖｓｔ１）を受信するゲート端子、第１ゲートスタート信号（Ｖｓｔ１）を受信する第１端子、及び第１ノード（Ｑ）と接続した第２端子を含むことができる。すなわち、第１薄膜トランジスタ（Ｔ１）は、第１ゲートスタート信号（Ｖｓｔ１）を基にターンオンされ、第１ゲートスタート信号（Ｖｓｔ１）を第１ノード（Ｑ）に提供することができる。ここで、第１ノード（Ｑ）は、第６トランジスタ（Ｔ６）のゲート端子と接続することができ、第１ステージ（ＳＴ１）は、第１ノード（Ｑ）の電圧を基に、出力信号（またはゲートパルス）（Ｇｏｕｔ１）を第１ゲートライン（ＧＬ１）に提供することができる。そして、このような出力信号（Ｇｏｕｔ１）は、次の４番目のステージのゲートスタート信号として供給することができる。

一例によると、第２〜第４ステージ（ＳＴ２、ＳＴ３、ＳＴ４）それぞれの第１トランジスタ（Ｔ１）は、第２〜第４ゲートスタート信号（Ｖｓｔ２、Ｖｓｔ３、Ｖｓｔ４）それぞれを基にターンオンされて第２〜第４ゲートスタート信号（Ｖｓｔ２、Ｖｓｔ３、Ｖｓｔ４）それぞれを第１ノード（Ｑ）に提供することができる。そして、第ｉステージ（ＳＴｉ、ｉは５〜２ｎの自然数）の第１トランジスタ（Ｔ１）は、以前の４番目のステージの出力信号（Ｇｏｕｔ（ｉ−４））によってターンオンされて、以前の４番目のステージの出力信号（Ｇｏｕｔ（ｉ−４））を、第１ノード（Ｑ）に提供することができる。

第３薄膜トランジスタ（Ｔ３）は、第２ノード（ＱＢ）と接続したゲート端子、第１ノード（Ｑ）と接続した第１端子、及び第２駆動電圧（ＶＳＳ）を受信する第２端子を含むことができる。すなわち、第３薄膜トランジスタ（Ｔ３）は、第２ノード（ＱＢ）の電圧を基にターンオンされて第１ノード（Ｑ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。ここで、第２ノード（ＱＢ）の電圧は、第１ノード（Ｑ）の電圧と反対の電圧であり得る。

第３１薄膜トランジスタ（Ｔ３１）は、第５ステージ（ＳＴ５）の出力信号（Ｇｏｕｔ５）または次の４番目のステージの出力信号を受信するゲート端子、第１ノード（Ｑ）と接続した第１端子、及び第２駆動電圧（ＶＳＳ）を受信する第２端子を含むことができる。すなわち、第３１薄膜トランジスタ（Ｔ３１）は、第５ステージ（ＳＴ５）の出力信号（Ｇｏｕｔ５）を基にターンオンされて第１ノード（Ｑ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

一例によると、第ｊステージ（ＳＴｊ、ｊは１〜２ｎ−４の自然数）それぞれの第３１薄膜トランジスタ（Ｔ３１）は、次の４番目のステージの出力信号（Ｇｏｕｔ（ｊ＋４））によってターンオンされて、第１ノード（Ｑ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。また、第２ｎ−３〜第２ｎステージ（ＳＴ（２ｎ−３）〜ＳＴ（２ｎ））それぞれの第３１薄膜トランジスタ（Ｔ３１）は、第１〜第４リセットクロックによってターンオンされて、第１ノード（Ｑ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

このように、ゲート駆動部３００の複数のステージ（ＳＴ１〜ＳＴ（２ｎ））のそれぞれは、第３薄膜トランジスタ（Ｔ３）及び第３１薄膜トランジスタ（Ｔ３１）を含むことにより、第１ノード（Ｑ）の電圧を放電させる複数のルートを備えることができ、第１ノード（Ｑ）の電圧の放電特性を向上させ、ゲート駆動部３００の信頼性を向上させることができる。

第４薄膜トランジスタ（Ｔ４）は、第１駆動電圧（ＶＤＤ）を受信するゲート端子、第１駆動電圧（ＶＤＤ）を受信する第１端子、及び第２ノード（ＱＢ）と接続した第２端子を含むことができる。すなわち、第４薄膜トランジスタ（Ｔ４）は、第１駆動電圧（ＶＤＤ）を基にターンオンされ、第１駆動電圧（ＶＤＤ）を第２ノード（ＱＢ）に提供することができる。

第５１薄膜トランジスタ（Ｔ５１）は、第１ゲートスタート信号（Ｖｓｔ１）を受信するゲート端子、第２ノード（ＱＢ）と接続した第１端子、及び第２駆動電圧（ＶＳＳ）と接続した第２端子を含むことができる。すなわち、第５１薄膜トランジスタ（Ｔ５１）は、第１ゲートスタート信号（Ｖｓｔ１）を基にターンオンされ、第２ノード（ＱＢ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

一例によると、第２〜第４ステージ（ＳＴ２、ＳＴ３、ＳＴ４）それぞれの第５１トランジスタ（Ｔ５１）は、第２〜第４ゲートスタート信号（Ｖｓｔ２、Ｖｓｔ３、Ｖｓｔ４）それぞれを基にターンオンされて第２ノード（ＱＢ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。そして、第ｉステージ（ＳＴｉ、ｉは５〜２ｎの自然数）の第５１トランジスタ（Ｔ５１）は、以前の４番目のステージの出力信号（Ｇｏｕｔ（ｉ−４））によってターンオンされて、第２ノード（ＱＢ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

第５２薄膜トランジスタ（Ｔ５２）は、第１ノード（Ｑ）と接続したゲート端子、第２ノード（ＱＢ）と接続した第１端子、及び第２駆動電圧（ＶＳＳ）と接続した第２端子を含むことができる。すなわち、第５２薄膜トランジスタ（Ｔ５２）は、第１ノード（Ｑ）の電圧を基にターンオンされ、第２ノード（ＱＢ）の電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

このように、ゲート駆動部３００の複数のステージ（ＳＴ１〜ＳＴ（２ｎ））のそれぞれは、第５１薄膜トランジスタ（Ｔ５１）及び第５２薄膜トランジスタ（Ｔ５２）を含むことにより、第２ノード（ＱＢ）の電圧を放電させる複数のルートを備えることができ、第２ノード（ＱＢ）の電圧の放電特性を向上させ、ゲート駆動部３００の信頼性を向上させることができる。

第６薄膜トランジスタ（Ｔ６）は、第１ノード（Ｑ）と接続したゲート端子、第１ゲートクロック（ＣＬＫ１）を受信する第１端子、および出力ノードと接続した第２端子を含むことができる。すなわち、第６薄膜トランジスタ（Ｔ６）は、第１ノード（Ｑ）の電圧を基にターンオンされて出力信号（またはゲートパルス）（Ｇｏｕｔ１）を第１ゲートライン（ＧＬ１）に提供することができる。そして、このような出力信号（Ｇｏｕｔ１）は、次の４番目のステージのゲートスタート信号として供給することができる。

第７薄膜トランジスタ（Ｔ７）は、第２ノード（ＱＢ）と接続したゲート端子、出力ノードと接続した第１端子、及び第２駆動電圧（ＶＳＳ）を受信する第２端子を含むことができる。すなわち、第７薄膜トランジスタ（Ｔ７）は、第２ノード（ＱＢ）の電圧を基にターンオンされて出力ノードの電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。

また、ブートコンデンサ（ＣＢ）の一端は、第１ノード（Ｑ）と接続し、ブートコンデンサ（ＣＢ）の他端は、出力ノードと接続することができる。したがって、ブートコンデンサ（ＣＢ）は、第１ノード（Ｑ）と出力ノードとの間の差電圧を保存することができる。

以下、図６及び図７を参照して、本出願の一例による第１ステージ（ＳＴ１）の動作を説明すると、次の通りである。

まず、第１ゲートスタート信号（Ｖｓｔ１）がハイレベルを有し、第１ステージ（ＳＴ１）の第１薄膜トランジスタ（Ｔ１）と第５１薄膜トランジスタ（Ｔ５１）がターンオンされ得る。これにより、ブートコンデンサ（ＣＢ）の一端である第１ノード（Ｑ）の電圧（ＶＱ１）は、第１薄膜トランジスタ（Ｔ１）を介して供給される第１駆動電圧（ＶＤＤ）に予備充電され、第２ノード（ＱＢ）の電圧は、第５１薄膜トランジスタ（Ｔ５１）を介して第２駆動電圧（ＶＳＳ）に放電することができる。ここで、第１ゲートクロック（ＣＬＫ１）の上昇時点は、第１スタート信号（Ｖｓｔ１）の上昇時点より４水平期間だけ遅延することができ、第１スタート信号（Ｖｓｔ１）は、第１ゲートクロック（ＣＬＫ１）の上昇時点以前までハイレベルを維持することができる。したがって、第６トランジスタ（Ｔ６）は、第１ノード（Ｑ）に充電されているハイレベルの第１ゲートスタート信号（Ｖｓｔ１）を基にターンオンされ得、ローレベルの第１ゲートクロック（ＣＬＫ１）を出力ノードを介して第１ゲートライン（ＧＬ１）に供給することができる。ここで、第２ノード（ＱＢ）の電圧は、第５１薄膜トランジスタ（Ｔ５１）及び第５２薄膜トランジスタ（Ｔ５２）のそれぞれを介して第２駆動電圧（ＶＳＳ）に放電することができ、第７薄膜トランジスタ（Ｔ７）はターンオフ状態を維持することができる。

次に、第１ゲートスタート信号（Ｖｓｔ１）がローレベルを有して第１ゲートクロック（ＣＬＫ１）がハイレベルを有すると、第１ゲートクロック（ＣＬＫ１）はまだターンオン状態である第６薄膜トランジスタ（Ｔ６）を介してブートコンデンサ（ＣＢ）の他端である出力ノードに印加され得る。これにより、ブートコンデンサ（ＣＢ）の一端である第１ノード（Ｑ）は、ブートストラップ（Ｂｏｏｔｓｔｒａｐｐｉｎｇ）されて、より高いハイレベルの電圧を有することができる。したがって、第６薄膜トランジスタ（Ｔ６）は、完全なターンオン状態になって、第１ゲートクロック（ＣＬＫ１）を電圧損失なしに第１ゲートパルス（Ｇｏｕｔ１）として、第１ゲートライン（ＧＬ１）に供給することができる。ここで、第２ノード（ＱＢ）の電圧は、第５１薄膜トランジスタ（Ｔ５１）及び第５２薄膜トランジスタ（Ｔ５２）それぞれを介して第２駆動電圧（ＶＳＳ）に放電され得、第７薄膜トランジスタ（Ｔ７）はターンオフ状態を維持することができる。

最後に、第５ステージ（ＳＴ５）、または、次の４番目のステージからハイレベルの出力信号（Ｇｏｕｔ５）が第３１薄膜トランジスタ（Ｔ３１）のゲート端子に供給されると、第３１薄膜トランジスタ（Ｔ３１）は、ターンオンされて第１ノード（Ｑ１）の電圧（ＶＱ１）を第２駆動電圧（ＶＳＳ）に放電させることができる。これにより、第６薄膜トランジスタ（Ｔ６）はターンオフされ、第１ゲートクロック（ＣＬＫ１）を出力ノードに提供せず、第５２薄膜トランジスタ（Ｔ５２）は、ターンオフされ、第２ノード（ＱＢ）の電圧を第２駆動電圧（ＶＳＳ）に放電させないことができる。したがって、第２ノード（ＱＢ）の電圧は、第４薄膜トランジスタ（Ｔ４）を介して供給された第１駆動電圧（ＶＤＤ）によってハイレベルを有することができ、第７薄膜トランジスタ（Ｔ７）は、ターンオンされて出力ノードの電圧を第２駆動電圧（ＶＳＳ）に放電させることができる。その結果、第１ステージ（ＳＴ１）は、出力ノードの電圧が第２駆動電圧（ＶＳＳ）に放電されると、ゲートオフ電圧を第１ゲートライン（ＧＬ１）に提供することができる。

そして、第２〜第２ｎステージ（ＳＴ２〜ＳＴ（２ｎ））のそれぞれの構成と動作は、別途に陳述した内容（例えば、第２〜第４ゲートスタート信号（Ｖｓｔ２、Ｖｓｔ３、Ｖｓｔ４）、第１〜第４リセットクロック）を除けば、前述した第１ステージ（ＳＴ１）と同一であるので、これらの説明は省略することにする。

図８は、図２に示した表示装置で、非表示領域減少の効果を説明する図であり、図９は、図２に示した表示装置で、ゲートパルスのディレイ減少効果を説明する図である。

図８及び図９を参照すると、大型パネルを有する従来の表示装置は、ダブルフィーディング（Double feeding）方式またはインターレース（Interlacing）方式を使用して、複数のゲートラインにゲートパルスを供給する。

図８において、ダブルフィーディング（Double feeding）方式で駆動する従来の表示装置は、複数のステージのそれぞれを基板の左右非表示領域に配置する。ここで、従来の表示装置は、第１〜第８ゲートクロック（ＣＬＫ１〜ＣＬＫ８）を含むクロックライン（ＣＬＫ）の幅（ｗ１）と、複数のステージの幅（ｗ２）によって左右非表示領域が増加する問題を有している。このような従来の表示装置は、ゲート駆動部が、高速（または高周波）で駆動されるほど非表示領域が増加するという問題点を有している。

これを解決するために、本出願による表示装置１０は、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を表示パネル１００の左側端（または第２非表示領域（ＮＡ２））に配置し、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を表示パネル１００の右側端（または第３非表示領域（ＮＡ３）に配置また、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））およびイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を表示パネル１００の下側端（または第４非表示領域（ＮＡ４））に配置することができる。これにより、第１ゲート駆動回路３１０は、第１、第３、第５、第７ゲートクロック（ＣＬＫ１、ＣＬＫ３、ＣＬＫ５、ＣＬＫ７）を含むクロックライン（ＣＬＫ）の幅（ｗ３）とオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））の幅（ｗ４）を従来の表示装置よりも減少させることができる。

たとえば、ダブルフィーディング（Double feeding）方式で駆動する従来の表示装置は、一定区間（ｈ１）内に第１〜第４ステージ（ＳＴ１〜ＳＴ４）を収容するために、第２幅（ｗ２）が増加することになる。しかし、本出願による第１ゲート駆動回路３１０は、一定区間（ｈ１）内に収容されるステージの数を減少させ、オードステージ（ＳＴ１、ＳＴ３）の幅（ｗ４）を減少させることができる。したがって、本出願による第１ゲート駆動回路３１０は、一定区間（ｈ１）内にオードステージ（ＳＴ１、ＳＴ３）だけを収容するため、大型パネルを駆動させる場合でも、非表示領域を減少させることができる。

図９において、インターレース（Interlacing）方式で駆動する従来の表示装置は、複数のステージのうち奇数番目のステージ（ＳＴ（２ｎ−１））を基板の左側非表示領域に配置し、偶数番目のステージ（ＳＴ（２ｎ））を基板の右側非表示領域に配置する。ここで、大型パネルを有する従来の表示装置は、ゲートライン（ＧＬ（２ｎ））がステージから遠く離れるほどゲートクロック（Ｇｏｕｔ）にディレイ（Ｄｅｌａｙ）が発生する問題点を有している。したがって、従来の表示装置は、ステージからのゲートクロックを直接入力するゲートライン（ＧＬ（２ｎ））の一端とステージから遠く離れたゲートライン（ＧＬ（２ｎ））の他端との間の出力差が発生する。また、従来の表示装置は、ゲートクロック（Ｇｏｕｔ）にディレイ（Ｄｅｌａｙ）が発生することにより、高速駆動（または高周波駆動）の際に画像不良が発生するという問題点を有する。

これを解決するために、本出願による表示装置１０は、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を、第１表示領域（ＡＡ１）の一端に配置し、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を第２表示領域（ＡＡ２）の他端に配置することができる。そして、本出願による表示装置１０は、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を第２表示領域（ＡＡ２）の一端に配置し、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を第１表示領域（ＡＡ１）の他端に配置することができる。

これにより、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、オードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の一端に直接ゲートパルスを供給することができ、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））は、第１接続ライン（ＣＬ１）を介してオードゲートライン（ＧＬ１〜ＧＬ（２ｎ−１））の第２表示領域（ＡＡ２）内の地点にゲートパルスを供給することができる。これと同じ方法で、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、イーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の一端に直接ゲートパルスを供給することができ、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））は、第２接続ライン（ＣＬ２）を介してイーブンゲートライン（ＧＬ２〜ＧＬ（２ｎ））の第１表示領域（ＡＡ１）内の地点にゲートパルスを供給することができる。

したがって、本出願による表示装置１０は、ゲートクロック（Ｇｏｕｔ）にディレイが発生することを防止して、ゲートライン（ＧＬ（２ｎ））の両端に出力差が発生することを防止することができる。これにより、本出願による表示装置１０は、高速駆動（または高周波駆動）する場合でも、ディレイの発生を防止することにより、大型パネルでも、高速駆動を容易に具現して、画質を向上させることができる。

結果的に、本出願による表示装置１０は、第１〜第３ゲート駆動部３１０、３２０、３３０を含み左右非表示領域を減少させると同時に、ゲートパルスのディレイを除去することで、高速駆動を容易に具現することができる。言い換えると、表示装置１０は、パッド部が配置された第１非表示領域（ＮＡ１）を除いた第２〜第４非表示領域（ＮＡ２、ＮＡ３、ＮＡ４）に第１〜第３ゲート駆動回路３１０、３２０、３３０を分散配置することにより、第２および第３非表示領域（ＮＡ２、ＮＡ３）の面積を減少させ、表示領域（ＡＡ）内でのゲートパルスの出力の差を防止することができる。

図１０は、第２実施例による表示装置で、複数のステージとゲートラインの接続関係を示す図であり、図１１は、図１０に示した表示装置で、第１ゲート駆動回路を示す図である。図１２は、図１０に示した表示装置で、第２ゲート駆動回路を示す図であり、図１３は、図１０に示した表示装置で、第３ゲート駆動回路を示す図である。ここで、図１０〜図１３に示した第２実施例に係る表示装置は、第１および第２オードのクロックライン（ＣＬＫ＿ＯＤＤ１、ＣＬＫ＿ＯＤＤ２）と、第１及び第２イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ１、ＣＬＫ＿ＥＶＥＮ２）の構成だけを異にするものであり、前述した構成と同一の構成は、簡単に説明したり、省略することにする。

図１０〜図１３を参照すると、第１オードクロックライン（ＣＬＫ＿ＯＤＤ１）は表示駆動部２００から第２非表示領域（ＮＡ２）まで延長して、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と接続することができる。

第２オードクロックライン（ＣＬＫ＿ＯＤＤ２）は、表示駆動部２００から第３非表示領域（ＮＡ３）を経て、第４非表示領域（ＮＡ４）まで延長することができ、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））と接続することができる。

第１イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ１）は、表示駆動部２００から第３非表示領域（ＮＡ３）まで延長され、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と接続することができる。

第２イーブンクロックライン（ＣＬＫ＿ＥＶＥＮ２）は、表示駆動部２００から第２非表示領域（ＮＡ２）を経て第４非表示領域（ＮＡ４）まで延長することができ、第３ゲート駆動回路３３０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））と接続することができる。

このように、第２実施例に係る表示装置１０は、第１実施例に係る表示装置とクロックラインの構成を異にすることにより、各クロックラインの負荷を減少させ、第１〜第８ゲートクロック（ＣＬＫ１〜 ＣＬＫ８）それぞれを、ゲート駆動部３００の各ステージに容易に伝達することができる。

図１４は、図１０に示した表示装置で、非表示領域減少の効果を説明する図である。

図１４を参照すると、ダブルフィーディング（Double feeding）方式で駆動する従来の表示装置は、複数のステージそれぞれを基板の左右非表示領域に配置する。ここで、従来の表示装置は、第１〜第８ゲートクロック（ＣＬＫ１〜ＣＬＫ８）を含むクロックライン（ＣＬＫ）の幅（ｗ１）と、複数のステージの幅（ｗ２）によって左右非表示領域が増加する問題を有している。このような従来の表示装置は、ゲート駆動部が、高速（または高周波）で駆動するほど非表示領域が増加するという問題点を有している。

これを解決するために、本出願による表示装置１０は、第１ゲート駆動回路３１０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））を表示パネル１００の左側端（または第２非表示領域（ＮＡ２））に配置し、第２ゲート駆動回路３２０のイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を表示パネル１００の右側端（または第３非表示領域（ＮＡ３）に配置し、第３ゲート駆動回路３３０のオードステージ（ＳＴ１〜ＳＴ（２ｎ−１））およびイーブンステージ（ＳＴ２〜ＳＴ（２ｎ））を表示パネル１００の下側端（または第４非表示領域（ＮＡ４））に配置することができる。これにより、第１ゲート駆動回路３１０は、オードステージ（ＳＴ１〜ＳＴ（２ｎ−１））の幅（ｗ４）を従来の表示装置よりも減少させることができる。

結果的に、本出願による表示装置１０は、第１〜第３ゲート駆動部３１０、３２０、３３０を含む左右非表示領域を減少させると同時に、ゲートパルスのディレイを除去することで、高速駆動を容易に具現することができる。言い換えると、表示装置１０は、パッド部が配置された第１非表示領域（ＮＡ１）を除いた第２〜第４非表示領域（ＮＡ２、ＮＡ３、ＮＡ４）に第１〜第３ゲート駆動回路３１０、３２０、３３０を分散配置することにより、第２および第３非表示領域（ＮＡ２、ＮＡ３）の面積を減少させ、表示領域（ＡＡ）内でのゲートパルスの出力の差を防止することができる。

また、前記表示パネル１００が液晶表示パネルである場合、トランジスタを完備した下部基板を表示装置１０の外部に露出するようにすることにより、前記第１〜第４非表示領域をカバーし、支持するフロントカバーのベゼルの幅を減少させることができる。

例えば、一般的に前記第１非表示領域に具備されるパッド部は、前記下部基板に備えられ、上部基板が液晶を間に置いて前記上部基板に合着され、前記上部基板が表示装置の外部に露出する。つまり、表示装置を利用する使用者は、前記上部基板を介して出力する映像を見る。この場合、前記パッド部が露出しなければならないため、前記上部基板の大きさは、前記下部基板より小さく形成される。この場合、前記パッド部が使用者によって見ることができる方向に露出しているので、前記のパッド部が使用者によって見えないように、前記パッド部はフロントカバーによってカバーされる。したがって、前記のような本出願によって前記第２〜第４非表示領域の面積が減少しても、前記第１非表示領域の面積を減少させることができず、特に、前記第１非表示領域をカバーするフロントカバーのベゼルの幅は、減少させることができない。

しかし、前記上部基板を表示装置１０の内部方向、つまり、バックライトユニットに向かう方向に配置し、表示装置１０の外側方向、つまり、使用者によって見える方向に前記下部基板を完備すると、第１非表示領域をカバーし、支持するフロントカバーのベゼルの幅を減少させることができる。

つまり、前記のような配置構造によれば、たとえ、本出願によって前記第１非表示領域の大きさが実質的に減少されなくても、前記のパッド部が表示装置１０の外部方向に露出しないので、前記パッド部を具備した前記第１非表示領域をカバーするためのフロントカバーのベゼルの幅を減少させることができる。この場合、前記のような本出願によれば、第２〜第３非表示領域の面積が減少するため、前記第２〜第３非表示領域をカバーし、支持するフロントカバーのベゼルの幅を減少させることができる。したがって、本出願によれば、前記第１〜第４非表示領域をカバーし、支持するフロントカバーのベゼルの幅がすべて減少し得る。これと関連した内容は、以下の図２０〜図２２を参照して説明する。

以下の説明では、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）を総称して、接続ライン（ＣＬ）とする。以下では、図１５及び図１６を参照して、ゲートラインと接続ラインの接続構造を説明する。以下の説明の中で、前記で説明した内容と同一または類似の内容は省略して簡単に説明する。

図１５は、図２及び図１０に示した表示パネルの断面を概略的に示した例示図である。特に、（ａ）は、図２及び図１０に示した第１ピクセル（Ｐ１）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｂ）は、図２及び図１０に示した第２ピクセル（Ｐ２）をゲートライン（ＧＬ）に並行に切断した断面を概略的に示し、（ｃ）は、図２及び図１０に示した第３ピクセル（Ｐ３）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示す。説明の便宜上、（ａ）、（ｂ）及び（ｃ）に示した断面には、前記断面に直接的に表現されない構成も表示されている。詳しく説明すると、（ａ）、（ｂ）及び（ｃ）に示した断面は、前記ゲートライン（ＧＬ）及び前記第２接続ライン（ＣＬ２）の配置構造を説明するためのものであり、残りの構成は、説明の利便性のために概略的に示している。

まず、図１５の（ａ）を参照すると、前記第１ピクセル（Ｐ１）は、図２及び図１０に示したように、前記ゲートライン（ＧＬ）だけを含んでいるので、前記第１ピクセル（Ｐ１）の断面には、前記第２接続ライン（ＣＬ）が含まれない。

この場合、前記表示パネル１００のうち前記第１ピクセル（Ｐ１）は、（ａ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上端に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜の上端に具備され、前記平坦化膜に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

前記表示パネル１００が液晶表示パネルである場合、前記平坦化膜１０８の上端には、図１５に示すように、共通電極１１１をさらに備えることができ、前記共通電極１１１は、絶縁膜１０９によってカバーされ得る。この場合、前記ピクセル電極１１０は、前記絶縁膜１０９の上端に具備され、前記絶縁膜１０９と前記平坦化膜１０８に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続する。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記液晶表示パネルに含まれる液晶の光透過率を制御するためのトランジスタ（ＴＦＴ）、特に、スイッチングトランジスタの機能を実行する。前記の説明は、図１５の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。

前記表示パネル１００が、有機発光表示パネルである場合、前記共通電極１１１および前記絶縁膜１０９は、省略することができる。この場合、前記ピクセル電極１１０は、有機発光ダイオードのノードになることができ、前記ピクセル電極１１０の上端には、前記有機発光ダイオードを構成する発光層が具備され、前記発光層の上端には、前記有機発光ダイオードを構成するカソードが備えられている。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３と前記ゲートライン（ＧＬ）は、前記有機発光表示パネルに含まれる前記有機発光ダイオードの発光量を制御するためのトランジスタ（ＴＦＴ）、特に駆動トランジスタの機能を実行する。前記の説明は、図１５の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。

次に、図１５の（ｂ）を参照すると、前記第２ピクセル（Ｐ２）では、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が交差している。

この場合、前記表示パネル１００のうち前記第２ピクセル（Ｐ２）は、（ｂ）に示すように、基板１０１、前記基板の上端に具備される前記第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）をカバーする高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜上に具備され、前記平坦化膜に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、（ｂ）に示すように、前記基板１０１上に備えることができ、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、前記高耐熱性平坦化膜１０２によってカバーされている。

最後に、図１５の（ｃ）を参照すると、前記第３ピクセル（Ｐ３）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が接続している。

この場合、前記表示パネル１００のうち前記第３ピクセル（Ｐ３）は、（ｃ）に示すように、基板１０１、前記基板の上端に具備される前記第２接続ライン（ＣＬ２）、前記第２接続ライン（ＣＬ２）をカバーする高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜上に具備され、前記平坦化膜に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、（ｂ）に示すように、前記基板１０１上に備えられており、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、前記高耐熱性平坦化膜１０２によってカバーされている。

特に、前記第２接続ライン（ＣＬ１）は、（ｃ）に示したように、前記高耐熱性平坦化膜１０２に形成されるコンタクトホールを介して前記ゲートライン（ＧＬ）と接続しており、前記第１接続ライン（ＣＬ１）もまた、前記高耐熱性平坦化膜１０２に形成されるコンタクトホールを介して前記ゲートライン（ＧＬ）と接続することができる。

より詳しく説明すると、前記接続ライン（ＣＬ）は、図１、図２及び図１０に示したように、前記表示パネル１００の前記第４非表示領域（ＮＡ４）から前記第１非表示領域（ＮＡ１）方向、すなわち、前記第２方向に延長されており、前記ゲートライン（ＧＬ）は、前記接続ライン（ＣＬ）と、異なる方向、特に、前記第２方向に垂直な方向である前記第１方向に延長されている。

この場合、前記接続ライン（ＣＬ）は、図１５に示すように、前記基板１０１上に備えられ、前記高耐熱性平坦化膜１０２によって前記ゲートライン（ＧＬ）と絶縁されており、前記高耐熱性平坦化膜１０２に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続する。

前記接続ライン（ＣＬ）が、前記で説明したように、前記基板１０１に備えられ、前記基板１０１が、前記高耐熱性平坦化膜１０２によってカバーされる理由は、前記表示パネル１００に備えられた各種の金属、例えば、前記第１電極１０５、前記第２電極１０６、前記共通電極１１１及び前記データラインのうち少なくとも一つと、前記接続ライン（ＣＬ）の間で発生する寄生キャパシタンスを減少させ、前記接続ライン（ＣＬ）の負荷を減らすためである。

特に、前記高耐熱性平坦化膜１０２の厚さが厚くなるほど、前記高耐熱性平坦化膜１０２の上端に備えられた金属と前記接続ライン（ＣＬ）の間の間隔が大きくなり、これにより、前記金属と前記接続ライン（ＣＬ）の間で発生する寄生キャパシタンスの大きさが減少し得る。すなわち、前記高耐熱性平坦化膜１０２は、前記接続ライン（ＣＬ）の上端を平坦にする機能および、前記接続ライン（ＣＬ）と異なる金属の間の寄生キャパシタンスを減少させる機能を実行する。

この場合、前記高耐熱性平坦化膜１０２の上端には、高温工程が要求される前記ゲートライン（ＧＬ）、前記半導体１０４、前記第１電極１０５および前記第２電極１０６などが具備されているので、前記高耐熱性平坦化膜１０２は、高耐熱性の物質を使用しなければならない。

したがって、前記の高耐熱性平坦化膜１０２の比誘電率は、２よりも大きく、４よりも小さくなくてはならず、前記高耐熱性平坦化膜１０２の均一度（Ｍａｘ−Ｍｉｎ）は０より大きく、０．２マイクロメートル（μｍ）よりも小さくなくてはならず、４００℃よりも高い酸化物（Ｏｘｉｄｅ）の高温工程において、前記高耐熱性平坦化膜１０２の重量損失は０．１％より大きく、１％よりも小さくなくてはならず、金属エッチングによる重量損失や物質特性の変更がないように、前記高耐熱性平坦化膜１０２は、化学的に安定しなければならず、他の膜との接触特性も良くなければならない。すなわち、前記の重量損失、前記比誘電率及び前記均一度は小さいほど良い。

また、前記高耐熱性平坦化膜１０２を具備する表示パネルが液晶表示パネルである場合、前記高耐熱性平坦化膜１０２は、７０〜１００％の間の透過率を有しなければならない。

すなわち、前記高耐熱性平坦化膜１０２は、酸化ケイ素（ＳｉＯ２）と同様の物性特性を有する物質で形成することができる。

図１６は、図２および図１０に示した表示パネルの断面を概略的に示す別の例示図である。特に、（ａ）は、図２及び図１０に示した第１ピクセル（Ｐ１）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｂ）は、図２及び図１０に示した第２ピクセル（Ｐ２）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｃ）は、図２及び図１０に示した第３ピクセル（Ｐ３）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示す。つまり、説明の便宜上、（ａ）、（ｂ）及び（ｃ）に示した断面には、前記断面に直接的に表現されない構成も表示されている。より詳しく説明すると、（ａ）、（ｂ）及び（ｃ）に示した断面は、前記ゲートライン（ＧＬ）及び前記第２接続ライン（ＣＬ２）の配置構造を説明するためのものであり、残りの構成は、説明の利便性のために概略的に示している。

まず、図１６の（ａ）を参照すると、前記第１ピクセル（Ｐ１）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）だけを含んでいるので、前記第１ピクセル（Ｐ１）の断面には、前記第２接続ライン（ＣＬ）が含まれない。

この場合、前記表示パネル１００のうち前記第１ピクセル（Ｐ１）は、（ａ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離されている第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜上端に具備され、前記平坦化膜に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

前記表示パネル１００が液晶表示パネルである場合、前記平坦化膜１０８の上端には、図１６に示すように、共通電極１１１をさらに具備することができ、前記共通電極１１１は、絶縁膜１０９によってカバーされ得る。この場合、前記ピクセル電極１１０は、前記絶縁膜１０９の上端に具備され、前記絶縁膜１０９と前記平坦化膜１０８に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続する。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記液晶表示パネルに含まれる液晶の光透過率を制御するためのトランジスタ（ＴＦＴ）、特に、スイッチングトランジスタの機能を実行する。前記の説明は、図１６の（ｂ）及び（ｃ）に示された表示パネル１００の説明にも適用することができる。

前記表示パネル１００が、有機発光表示パネルである場合、前記共通電極１１１および前記絶縁膜１０９は省略することができる。この場合、前記ピクセル電極１１０は、有機発光ダイオードのノードになり得、前記ピクセル電極１１０の上端には、前記有機発光ダイオードを構成する発光層が具備され、前記発光層の上端には、前記有機発光ダイオードを構成するカソードが具備され得る。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記有機発光表示パネルに含まれる前記有機発光ダイオードの発光量を制御するためのトランジスタ（ＴＦＴ）、特に、駆動トランジスタの機能を実行する。前記の説明は、図１６の（ｂ）及び（ｃ）に示された表示パネル１００の説明にも適用することができる。

次に、図１６の（ｂ）を参照すると、前記第２ピクセル（Ｐ２）では、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が交差している。

この場合、前記表示パネル１００のうち前記第２ピクセル（Ｐ２）は、（ｂ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲート絶縁膜の上端に具備される第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）と前記ゲート絶縁膜をカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜の上端に具備されるピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、（ｂ）に示すように、前記ゲート絶縁膜１０３上に具備され得る。

この場合、前記接続ライン（ＣＬ）は、前記ゲート絶縁膜の上端に備えられ、前記トランジスタ（ＴＦＴ）を構成する前記第１電極１０５および前記第２電極１０６と同じ工程を経て形成することができる。

つまり、前記ゲート絶縁膜１０３の上端には、前記のピクセルに具備されるトランジスタを形成する第１電極及び第２電極が具備され、前記接続ライン（ＣＬ）は前記ゲート絶縁膜の上端で前記第１電極及び前記第２電極と同じ層に形成され得る。

また、前記第１電極１０５および前記第２電極１０６が、前記半導体１０４上に備えられているので、前記接続ライン（ＣＬ）も前記半導体１０４と同じ工程を経て形成されるまた別の半導体１０４ａ上に具備することもできる。

つまり、前記の接続ライン（ＣＬ）は、前記トランジスタ（ＴＦＴ）を構成する前記第１電極１０５および前記第２電極１０６と同じ工程を経て形成することができる。この場合、前記接続ライン（ＣＬ）は前記ゲート絶縁膜１０３上に直接具備することもでき、または前記第１電極１０５および前記第２電極１０６と同じ構造を有することができるように、前記トランジスタ（ＴＦＴ）を構成する半導体１０４と同じ工程を経て形成されるまた別の半導体１０４ａの上端に具備することもできる。

最後に、図１６の（ｃ）を参照すると、前記第３ピクセル（Ｐ３）では、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が接続している。

この場合、前記表示パネル１００のうち前記第３ピクセル（Ｐ３）は、（ｃ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲート絶縁膜上に具備され前記ゲート絶縁膜１０３に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続する前記また別の半導体１０４ａ、前記また別の半導体１０４ａの上端に具備される前記第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）と前記また別の半導体１０４ａをカバーする保護膜１０７、前記保護膜の上端に具備される平坦化膜１０８、前記平坦化膜の上端に具備されるピクセル電極１１０を含む。

前記で説明したように、前記第２接続ライン（ＣＬ２）は前記ゲート絶縁膜１０３上に直接具備することができ、この場合、前記第２接続ライン（ＣＬ２）は前記ゲート絶縁膜１０３に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続することができる。

前記接続ライン（ＣＬ）が、前記で説明したように、前記基板１０１に具備されると、追加の工程なしに、前記接続ライン（ＣＬ）を形成することができる。

前記の説明では、前記基板１０１上端に、前記高耐熱性平坦化膜１０２が備えられるが、図１６を参照して説明した実施例では、前記高耐熱性平坦化膜１０２は省略することができる。

しかし、図１６を参照して説明した実施例では、前記基板１０１上端に、前記接続ライン（ＣＬ）ではない、また別の金属が備えられなければならない場合、前記高耐熱性平坦化膜１０２は、図１５を参照して説明したように、前記高耐熱性平坦化膜１０２の上端に具備される各種の金属と、前記また別の金属間の寄生キャパシタンスを減少させる機能を実行することができる。

この場合、前記高耐熱性平坦化膜１０２は、図１５を参照して説明したような物性を含むことができる。

以下では、図１７〜図１９を参照して、寄生キャパシタンスを減少させるための表示パネルの構造を説明する。以下の説明の中で、前記で説明した内容と同一または類似の内容は省略して簡単に説明する。

図１７は、図２および図１０に示した表示パネルの断面を概略的に示すまた別の例示図である。特に、（ａ）は、図２及び図１０に示した第１ピクセル（Ｐ１）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｂ）は、図２及び図１０に示した第２ピクセル（Ｐ２）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｃ）は、図２及び図１０に示した第３ピクセル（Ｐ３）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示す。説明の便宜上、（ａ）、（ｂ）及び（ｃ）に示した断面には、前記断面に直接的に表現されない構成も表示されている。より詳しく説明すると、（ａ）、（ｂ）及び（ｃ）に示された断面は、前記ゲートライン（ＧＬ）及び前記第２接続ライン（ＣＬ２）の配置構造を説明するためのものであり、残りの構成は、説明の利便性のために概略的に示している。

まず、図１７の（ａ）を参照すると、前記第１ピクセル（Ｐ１）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）だけを含んでいるので、前記第１ピクセル（Ｐ１）の断面には、前記第２接続ライン（ＣＬ）が含まれない。

この場合、前記表示パネル１００のうち前記第１ピクセル（Ｐ１）は、（ａ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上端に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）上に具備される平坦化膜１０８、前記平坦化膜上端に具備され、前記平坦化膜１０８と、前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

前記表示パネル１００が液晶表示パネルである場合、前記平坦化膜１０８の上端には、図１７に示すように、共通電極１１１をさらに備えることができ、前記共通電極１１１は、絶縁膜１０９によってカバーされ得る。この場合、前記ピクセル電極１１０は、前記絶縁膜１０９の上端に具備され、前記絶縁膜１０９と前記平坦化膜１０８と前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続する。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記液晶表示パネルに含まれる液晶の光透過率を制御するためのトランジスタ（ＴＦＴ）、特に、スイッチングトランジスタの機能を実行する。

特に、前記表示パネルのうち前記保護膜１０７の上端には、前記カラーフィルタ（ＣＦ）を具備する。前記カラーフィルタ（ＣＦ）は、前記画素から出力する光のカラーを決定する機能を実行する。

すなわち、前記表示パネルが液晶表示パネルである場合、前記基板１０１の下端に備えられたバックライトユニットから出力した光は、前記カラーフィルタ（ＣＦ）、前記絶縁膜１０９、前記絶縁膜１０９の上端に備えられる液晶および、前記液晶上端に具備される上部基板を介して外部に伝達される。したがって、使用者は前記上部基板を介して出力するカラー光を見ることができる。

前記の説明は、図１７の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。

前記表示パネル１００が、有機発光表示パネルである場合、前記共通電極１１１および、前記絶縁膜１０９は省略することができる。この場合、前記ピクセル電極１１０は、有機発光ダイオードのノードになり得、前記ピクセル電極１１０の上端には、前記有機発光ダイオードを構成する発光層が具備され、前記発光層の上端には、前記有機発光ダイオードを構成するカソードが具備され得る。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記有機発光表示パネルに含まれる前記有機発光ダイオードの発光量を制御するためのトランジスタ（ＴＦＴ）、特に駆動トランジスタの機能を実行する。

すなわち、前記表示パネルが有機発光表示パネルである場合、前記ピクセル電極１１０は、前記カラーフィルタ（ＣＦ）及び前記平坦化膜１０８に形成されたコンタクトホールを介して前記第２電極１０６と接続し、前記ピクセル電極１１０の下端には、前記カラーフィルタ（ＣＦ）が具備され得る。図１７は、有機発光表示パネルの断面を表示しているので、前記ピクセル電極１１０の下端にカラーフィルタ（ＣＦ）が表示されていない。しかし、平面図上で、前記ピクセル電極１１０のうち前記コンタクトホールが形成された部分を除いた部分では、前記カラーフィルタ（ＣＦ）が前記ピクセル電極１１０の下端に具備され得る。

この場合、前記ピクセル電極１１０は、有機発光表示パネルのアノード電極の機能を実行し、したがって、前記で説明したように、前記ピクセル電極１１０の上端には、発光層が備えられ、前記発光層の上端には、カソードが具備される。

前記発光層で生成された光は、前記カラーフィルタ（ＣＦ）、前記ゲート絶縁膜１０３、前記高耐熱性平坦化膜１０２および前記基板１０１を介して外部に伝達される。したがって、使用者は前記基板１０１を介して出力するカラー光を見ることができる。

前記の説明は、図１７の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。次に、図１７の（ｂ）を参照すると、前記第２ピクセル（Ｐ２）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が交差している。

この場合、前記表示パネル１００のうち前記第２ピクセル（Ｐ２）は、（ｂ）に示すように、基板１０１、前記基板の上端に具備される前記第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）をカバーする高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）の上端に具備される平坦化膜１０８、前記平坦化膜上に具備され、前記平坦化膜１０８と、前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は（ｂ）に示すように、前記基板１０１上に具備され得、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、前記高耐熱性平坦化膜１０２によってカバーされている。最後に、図１７の（ｃ）を参照すると、前記第３ピクセル（Ｐ３）では、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が接続している。

この場合、前記表示パネル１００のうち前記第３ピクセル（Ｐ３）は、（ｃ）に示すように、基板１０１、前記基板の上端に具備される前記第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）をカバーする高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）の上端に具備される平坦化膜１０８、前記平坦化膜上に具備され、前記平坦化膜１０８と前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続するピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は（ｂ）に示すように、前記基板１０１上に具備され得、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は、前記高耐熱性平坦化膜１０２によってカバーされている。

特に、前記第２接続ライン（ＣＬ１）は（ｃ）に示したように、前記高耐熱性平坦化膜１０２に形成されるコンタクトホールを介して前記ゲートライン（ＧＬ）と接続しており、前記第１接続ライン（ＣＬ１）もまた、前記高耐熱性平坦化膜１０２に形成されるコンタクトホールを介して前記ゲートライン（ＧＬ）と接続することができる。

より詳しく説明すると、前記接続ライン（ＣＬ）は、図１、図２及び図１０に示したように、前記表示パネル１００の前記第４非表示領域（ＮＡ４）から前記第１非表示領域（ＮＡ１）方向、すなわち、前記第２方向に延長されており、前記ゲートライン（ＧＬ）は、前記接続ライン（ＣＬ）と異なる方向、特に、前記第２方向に垂直な方向である前記第１方向に延長されている。

この場合、前記接続ライン（ＣＬ）は、図１７に示すように、前記基板１０１上に備えられ、前記高耐熱性平坦化膜１０２によって前記ゲートライン（ＧＬ）と絶縁されており、前記高耐熱性平坦化膜１０２に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続する。

前記接続ライン（ＣＬ）が、前記で説明したように、前記基板１０１に備えられ、前記基板１０１が、前記高耐熱性平坦化膜１０２によってカバーされている理由は、前記表示パネル１００に備えられた各種の金属、例えば、前記第１電極１０５、前記第２電極１０６、前記共通電極１１１及び前記データラインのうち少なくとも一つと、前記接続ライン（ＣＬ）の間で発生する寄生キャパシタンスを減少させ、前記接続ライン（ＣＬ）の負荷を減らすためである。

特に、前記高耐熱性平坦化膜１０２の厚さが厚くなるほど、前記高耐熱性平坦化膜１０２の上端に備えられた金属と前記接続ライン（ＣＬ）との間の間隔が大きくなり、これにより、前記金属と前記接続ライン（ＣＬ）の間で発生する寄生キャパシタンスの大きさが減少し得る。すなわち、前記高耐熱性平坦化膜１０２は、前記接続ライン（ＣＬ）の上端を平坦にする機能および、前記接続ライン（ＣＬ）と他の金属との間の寄生キャパシタンスを減少させる機能をする。

この場合、前記高耐熱性平坦化膜１０２の上端には、高温工程が求められる前記ゲートライン（ＧＬ）、前記半導体１０４、前記第１電極１０５および前記第２電極１０６などが具備されているので、前記高耐熱性平坦化膜１０２は、高耐熱性の物質を使用しなければならない。

したがって、前記高耐熱性平坦化膜１０２の比誘電率は、２よりも大きく、４よりも小さくなければならず、前記高耐熱性平坦化膜１０２の均一性（Ｍａｘ−Ｍｉｎ）は０より大きく、０．２マイクロメートル（μｍ）よりも小さくなければならず、４００℃よりも高い酸化物（Ｏｘｉｄｅ）の高温工程において、前記高耐熱性平坦化膜１０２の重量損失は０．１％より大きく、１％よりも小さくなければならない、金属エッチングによる重量損失や物質特性の変更がないように、前記高耐熱性平坦化膜１０２は、化学的に安定しなければならず、他の膜との接触特性も良くなければならない。すなわち、前記の重量損失、前記比誘電率及び前記均一度は小さいほど良い。

また、前記高耐熱性平坦化膜１０２を具備する表示パネルが液晶表示パネルである場合、前記高耐熱性平坦化膜１０２は、７０〜１００％の間の透過率を有しなければならない。

すなわち、前記高耐熱性平坦化膜１０２は、酸化ケイ素（ＳｉＯ２）と類似な物性特性を有する物質で形成され得る。

また、前記で説明したように、前記保護膜１０７と前記平坦化膜１０８との間に前記カラーフィルタ（ＣＦ）を備えることによって、前記平坦化膜１０８の上端に具備される金属ラインと前記保護膜１０７の下端に具備される金属ラインの間で発生する寄生キャパシタンスが減少し得る。これに対する説明は、以下で図１９を参照して説明する。

図１８は、図２および図１０に示した表示パネルの断面を概略的に示すまた別の例示図である。特に、（ａ）は、図２及び図１０に示した第１ピクセル（Ｐ１）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｂ）は、図２及び図１０に示した第２ピクセル（Ｐ２）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示し、（ｃ）は、図２及び図１０に示した第３ピクセル（Ｐ３）をゲートライン（ＧＬ）に平行に切断した断面を概略的に示す。つまり、説明の便宜上、（ａ）、（ｂ）及び（ｃ）に示された断面には、前記断面に直接的に表現されない構成も表示されている。より詳しく説明すると、（ａ）、（ｂ）及び（ｃ）に示された断面は、前記ゲートライン（ＧＬ）及び前記第２接続ライン（ＣＬ２）の配置構造を説明するためのものであり、残りの構成は、説明の利便性のために概略的に示している。

まず、図１８の（ａ）を参照すると、前記第１ピクセル（Ｐ１）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）だけを含んでいるので、前記第１ピクセル（Ｐ１）の断面には、前記第２接続ライン（ＣＬ）が含まれない。

この場合、前記表示パネル１００のうち前記第１ピクセル（Ｐ１）は、（ａ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲートライン（ＧＬ）と重畳するよう前記ゲート絶縁膜上端に具備される半導体１０４、前記半導体の上端に具備される第１電極１０５、前記半導体の上端に具備され、前記第１電極１０５と分離している第２電極１０６、前記第１電極１０５と前記第２電極１０６と前記半導体１０４をカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）の上端に具備される平坦化膜１０８、前記平坦化膜上端に具備され、前記平坦化膜１０８と、前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続しているピクセル電極１１０を含む。

前記表示パネル１００が液晶表示パネルである場合、前記平坦化膜１０８の上端には、図１８に示すように、共通電極１１１をさらに備えることができ、前記共通電極１１１は、絶縁膜１０９によってカバーされ得る。この場合、前記ピクセル電極１１０は、前記絶縁膜１０９の上端に具備され、前記絶縁膜１０９と前記平坦化膜１０８と前記カラーフィルタ（ＣＦ）に形成されたコンタクトホールを介して前記第２電極１０６と電気的に接続する。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記液晶表示パネルに含まれる液晶の光透過率を制御するためのトランジスタ（ＴＦＴ）、特に、スイッチングトランジスタの機能を実行する。

特に、前記表示パネルのうち前記保護膜１０７の上端には、前記カラーフィルタ（ＣＦ）が具備される。前記カラーフィルタ（ＣＦ）は、前記画素から出力する光のカラーを決定する機能を実行する。

すなわち、前記表示パネルが液晶表示パネルである場合、前記基板１０１の下端に備えられたバックライトユニットから出力した光は、前記カラーフィルタ（ＣＦ）、前記絶縁膜１０９、前記絶縁膜１０９の上端に具備される液晶および、前記液晶上部に具備される上部基板を介して外部に伝達される。したがって、使用者は前記上部基板を介して出力するカラー光を見ることができる。

前記の説明は、図１８の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。

前記表示パネル１００が、有機発光表示パネルである場合、前記共通電極１１１および、前記絶縁膜１０９は省略することができる。この場合、前記ピクセル電極１１０は、有機発光ダイオードのノードになり得、前記ピクセル電極１１０の上端には、前記有機発光ダイオードを構成する発光層が具備され、前記発光層の上端には、前記有機発光ダイオードを構成するカソードを具備し得る。前記第１電極１０５、前記第２電極１０６、前記半導体１０４、前記ゲート絶縁膜１０３および前記ゲートライン（ＧＬ）は、前記有機発光表示パネルに含まれる前記有機発光ダイオードの発光量を制御するためのトランジスタ（ＴＦＴ）、特に、駆動トランジスタの機能を実行する。

すなわち、前記表示パネルが有機発光表示パネルである場合、前記ピクセル電極１１０は、前記カラーフィルタ（ＣＦ）及び前記平坦化膜１０８に形成されたコンタクトホールを介して前記第２電極１０６と接続し、前記ピクセル電極１１０の下端には、前記のカラーフィルタ（ＣＦ）を具備し得る。図１８は、有機発光表示パネルの断面を表示しているので、前記ピクセル電極１１０の下端にカラーフィルタ（ＣＦ）が表示されていない。しかし、平面図上で、前記ピクセル電極１１０のうち前記コンタクトホールが形成された部分を除いた部分では、前記のカラーフィルタ（ＣＦ）を前記ピクセル電極１１０の下端に具備することができる。

この場合、前記ピクセル電極１１０は、有機発光表示パネルのアノード電極の機能をし、したがって、前記で説明したように、前記ピクセル電極１１０の上端には、発光層が備えられ、前記発光層の上端には、カソードが具備される。

前記発光層で生成された光は、前記カラーフィルタ（ＣＦ）、前記ゲート絶縁膜１０３、前記高耐熱性平坦化膜１０２および前記基板１０１を介して外部に伝達される。したがって、使用者は前記基板１０１を介して出力するカラー光を見ることができる。

前記の説明は、図１８の（ｂ）及び（ｃ）に示した表示パネル１００の説明にも適用することができる。

次に、図１８の（ｂ）を参照すると、前記第２ピクセル（Ｐ２）には、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が交差している。

この場合、前記表示パネル１００のうち前記第２ピクセル（Ｐ２）は、（ｂ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲート絶縁膜の上端に具備される第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）と前記ゲート絶縁膜をカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）の上端に具備される平坦化膜１０８、前記平坦化膜上端に具備されるピクセル電極１１０を含む。

すなわち、本発明において、前記第１接続ライン（ＣＬ１）及び前記第２接続ライン（ＣＬ２）は（ｂ）に示すように、前記ゲート絶縁膜１０３上に具備することができる。

この場合、前記接続ライン（ＣＬ）は前記ゲート絶縁膜の上端に備えられ、前記トランジスタ（ＴＦＴ）を構成する前記第１電極１５および前記第２電極１０６と同じ工程を経て形成することができる。

また、前記第１電極１５および前記第２電極１０６が、前記半導体１０４上に備えられているので、前記接続ライン（ＣＬ）も前記半導体１０４と同じ工程を経て形成されるまた別の半導体１０４ａ上に具備することもできる。

つまり、前記の接続ライン（ＣＬ）は、前記トランジスタ（ＴＦＴ）を構成する前記第１電極１５および前記第２電極１０６と同じ工程を経て形成することができる。この場合、前記接続ライン（ＣＬ）は、前記ゲート絶縁膜１０３上に直接具備することもでき、または前記第１電極１５および前記第２電極１０６と同じ構造を有することができるように、前記トランジスタ（ＴＦＴ）を構成する半導体１０４と同じ工程を経て形成されるまた別の半導体１０４ａの上端に具備することもできる。

最後に、図１８の（ｃ）を参照すると、前記第３ピクセル（Ｐ３）は、図２及び図１０に示すように、前記ゲートライン（ＧＬ）と前記第２接続ライン（ＣＬ２）が接続している。

この場合、前記表示パネル１００のうち前記第３ピクセル（Ｐ３）は、（ｃ）に示すように、基板１０１、前記基板の上端に具備される高耐熱性平坦化膜１０２、前記高耐熱性平坦化膜１０２の上端に具備されるゲートライン（ＧＬ）、前記ゲートライン（ＧＬ）の上端に具備されるゲート絶縁膜１０３、前記ゲート絶縁膜上に具備され前記ゲート絶縁膜１０３に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続する前記また別の半導体１０４ａ、前記また別の半導体１０４ａの上端に具備される前記第２接続ライン（ＣＬ２）、第２接続ライン（ＣＬ２）と、前記また別の半導体１０４ａをカバーする保護膜１０７、前記保護膜の上端に具備されるカラーフィルタ（ＣＦ）、前記カラーフィルタ（ＣＦ）の上端に具備される平坦化膜１０８、前記平坦化膜の上端に具備されるピクセル電極１１０を含む。

前記で説明したように、前記第２接続ライン（ＣＬ２）は、前記ゲート絶縁膜１０３上端に直接具備することができ、この場合、前記第２接続ライン（ＣＬ２）は、前記ゲート絶縁膜１０３に形成されたコンタクトホールを介して前記ゲートライン（ＧＬ）と電気的に接続することができる。

前記接続ライン（ＣＬ）を、前記で説明したように、前記基板１０１に具備すると、追加の工程がなくても、前記の接続ライン（ＣＬ）を形成することができる。前記の説明では、前記基板１０１上端に、前記高耐熱性平坦化膜１０２を具備するが、図１８を参照して説明した実施例では、前記高耐熱性平坦化膜１０２は省略することができる。

しかし、図１８を参照して説明した実施例では、前記基板１０１上端に、前記接続ライン（ＣＬ）ではないまた別の金属を具備する場合、前記高耐熱性平坦化膜１０２は、図１７を参照して、説明したように、前記高耐熱性平坦化膜１０２の上端に具備される各種の金属と、前記また別の金属との間の寄生キャパシタンスを減少させる機能をすることができる。

この場合、前記高耐熱性平坦化膜１０２は、図１７を参照して説明したような物性を含むことができる。

また、前記で説明したように、前記保護膜１０７と前記平坦化膜１０８との間に前記カラーフィルタ（ＣＦ）を備えることによって、前記平坦化膜１０８の上端に具備される金属と、前記保護膜１０７の下端に具備される金属の間で発生する寄生キャパシタンスが減少し得る。これに対する説明は、以下で図１９を参照して説明する。

図１９は、本出願による表示装置で寄生キャパシタンスが減少する原理を説明するための例示図である。図１９の（ａ）は、従来の表示パネルの断面図であり、（ｂ）は、図１７を参照して説明した表示パネルの断面図であり、（ｃ）は、図１８を参照して説明した表示パネルの断面図である。

前記で図１７及び図１８を参照して説明したように、前記表示パネルのうち前記保護膜１０７の上端には、前記カラーフィルタ（ＣＦ）を具備する。

前記カラーフィルタ（ＣＦ）により、前記平坦化膜１０８の上端に具備される金属または金属ラインと、前記保護膜１０７の下端に具備される金属または金属ラインの間で発生する寄生キャパシタンスが減少し得る。

例えば、前記の表示パネルが液晶表示パネルであるとき、図１９の（ａ）に示すように、カラーフィルタを保護膜１０７および平坦化膜１０８との間に具備しない液晶表示パネルでのゲートライン（ＧＬ）と共通電極１１１との間の距離は、（ｂ）に示すように、カラーフィルタを保護膜１０７および平坦化膜１０８との間に具備している液晶表示パネルでのゲートライン（ＧＬ）と共通電極１１１との間の距離よりも小さく、また、接続ライン（ＣＬ）と共通電極１１１との間の距離よりも小さい。寄生キャパシタンスは、一般的に距離に反比例するので、二つの電極間の距離が大きくなるほど寄生キャパシタンスは小さくなる。

したがって、（ｂ）に示すように、カラーフィルタを保護膜１０７および平坦化膜１０８との間に備えている本発明の液晶表示パネルでのゲートライン（ＧＬ）と共通電極１１１との間の寄生キャパシタンスは、（ａ）に示すように、カラーフィルタを保護膜１０７および平坦化膜１０８との間に備えていない従来の液晶表示パネルでのゲートライン（ＧＬ）と共通電極１１１との間の寄生キャパシタンスよりも小さい。また、（ｂ）に示すように、ゲートライン（ＧＬ）と高耐熱性平坦化膜１０８との間に接続ライン（ＣＬ）を具備した液晶表示パネルでは、保護膜１０７および平坦化膜１０８との間に備えられたカラーフィルタ（ＣＦ）によって、前記接続ライン（ＣＬ）と共通電極１１１との間の距離がさらに増加し、したがって、前記接続ライン（ＣＬ）と共通電極１１１との間の寄生キャパシタンスも減少され得る。

また、（ｃ）に示したような本発明の液晶表示パネルでの接続ライン（ＣＬ）と共通電極１１１との間の寄生キャパシタンスは、接続ライン（ＣＬ）と平坦化膜１０８との間にカラーフィルタ（ＣＦ）を備えていない従来の液晶表示パネルでの接続ラインと共通電極１１１との間の寄生キャパシタンスよりも小さくなり得る。

この場合、前記の説明では、本発明により、前記のカラーフィルタ（ＣＦ）の下端に備えられたゲートライン（ＧＬ）または接続ライン（ＣＬ）と、前記カラーフィルタ（ＣＦ）の上端に備えられた共通電極１１１との間の寄生キャパシタンスが減少し得る点を説明した。

しかし、本発明がこれに限定されるものではない。

すなわち、本発明に適用される表示パネルでは、前記保護膜１０７と前記平坦化膜１０８との間に前記カラーフィルタ（ＣＦ）を備えているので、本発明における前記平坦化膜１０８の上端に備えられる各種の金属、例えば、共通電極、ピクセル電極、アノード電極、カソード電極および、様々な電源ラインと、前記カラーフィルタ（ＣＦ）の下端に具備される各種の金属、例えば、ゲートライン、接続ライン、データライン、タッチ電極、および様々な電源供給ラインの間の寄生キャパシタンスは、前記保護膜１０７と前記平坦化膜１０８との間に前記カラーフィルタ（ＣＦ）を備えていない従来の表示パネルでの寄生キャパシタンスよりも減少し得る。

より詳しく説明すると、本発明で、前記のカラーフィルタ（ＣＦ）は、前記カラーフィルタ（ＣＦ）の下端と上端に備えられた金属間の寄生キャパシタンスを減少させる機能をする。

図２０は、本出願による表示装置で表示パネルに回路フィルムを付着する方法を説明するための例示図であり、図２１は、図２０に示した表示パネルがフロントカバーに装着された状態を示す例示図であり、図２２は、図２１に示した表示パネルの正面を示す例示図である。

まず、図２０を参照すると、表示パネルは、下部基板１８０および上部基板１９０を含む。前記表示パネルが液晶表示パネルである場合、前記下部基板１８０と前記上部基板１９０の間には液晶が注入される。

前記下部基板１８０は、図１５〜図１９を参照して説明したような様々な形態で形成することができる。

前記表示パネルが液晶表示パネルである場合、前記上部基板１９０は、前記下部基板１８０と共に液晶を入れておく機能をする。

前記表示パネルが有機発光表示パネルである場合、前記上部基板１９０は、前記下部基板１８０をカバーして、前記下部基板１８０に備えられた有機発光ダイオードに水分などが浸透する現象を防止する機能をする。

前記で説明した前記パッド部１７０は、下部基板１８０に具備され、前記回路フィルム２１０は、前記パッド部１７０に接続した後、折り曲げて、前記表示パネルの下部に配置される。

特に、従来の表示パネルでは、図２０の（ａ）に示すように、前記下部基板１８０に備えられた前記パッド部１７０に接続した前記回路フィルム２１０は、前記下部基板１８０の側面に沿って折り曲げて、前記下部基板１８０の下端に具備される。

しかし、本発明に適用される表示パネルでは、図２０の（ｂ）に示すように、前記下部基板１８０に備えられた前記パッド部１７０に接続した前記回路フィルム２１０は、前記上部基板１９０の側面に沿って折り曲げられて、前記上部基板１９０の下端に具備される。

すなわち、従来の表示装置では、映像（Ｉ）が（ａ）に示すように、上部基板１９０を介して外部に出力されるが、本出願による表示装置では、映像（Ｉ）が（ｂ）に示したように、前記下部基板１８０を介して外部に出力される。

この場合、本出願による表示装置では、図２１に示したように、前記パッド部１７０に備えられたパッド１７１が外部に露出しないので、前記の表示パネルを支持するためのフロントカバー１６０が、前記パッド部１７０をカバーする必要がない。

前記フロントカバー１６０は、前記表示パネル１００を支持する機能を実行することもでき、または前記表示装置の外観を形成する機能を実行することもできる。前記フロントカバー１６０が前記表示パネル１００を支持する機能を実行する場合、前記表示装置の外部ケースが前記フロントカバー１６０をさらにカバーすることができる。しかし、前記表示装置の外部ケースの外観は、前記フロントカバー１６０の外観によって左右されるので、前記の表示装置が、外部ケースをさらに含む場合にも、前記の説明および以下の説明を同様に適用することができる。以下では、説明の便宜上、前記フロントカバー１６０が表示装置の外観を形成する表示装置を、本発明の一例として説明する。

つまり、使用者が本出願による表示装置の正面を見たとき、図２１及び図２２に示すように、表示パネル１００の正面全体及び前記フロントカバー１６０の側面部１６１だけが露出し得る。この場合、前記パッド部１７０に備えられたパッド１７１は、前記下部基板１８０によって覆われているので、外部に露出しない。

すなわち、本出願による表示装置では、前記パッド部１７０に備えられたパッド１７１が外部に露出していないので、従来の表示装置に適用された前面のフロントカバー部を具備する必要がない。

したがって、使用者には前記表示パネル１００の正面の全体及び前記フロントカバー１６０の側面部１６１だけが露出し得る。また、前記表示パネル１００の正面の端の部分が前記フロントカバー１６０によって遮られて支持されても、前記フロントカバー１６０によって遮られる部分は、前記表示パネル１００を支持するための目的を達成することができる程度に最小限に設定することができる。

したがって、本出願による表示装置では、前記ベゼルの幅（Ｂ）が、前記フロントカバー１６０の側面部１６１の幅と同じか、表示パネル１００を支持するための目的を達成することができる程度に最少に設定することができる。

また、本出願による表示装置では、前記表示パネル１００の四つの側面に備えられたベゼルの幅がすべて同じになり得る。これにより、表示装置の外部美観を向上することができる。

より詳しく説明すると、本出願による表示装置では、トランジスタが備えられたＴＦＴ基板、すなわち、下部基板１８０が表示装置１０の外部に露出するようにすることにより、前記第１〜第４非表示領域をカバーし、支持するフロントカバーのベゼルの幅を減少にすることができる。

つまり、前記のような配置構造によれば、たとえ、本出願によって前記第１非表示領域の大きさが実質的に減少されなくても、前記のパッド部の表示装置１０の外部方向に露出しないので、前記パッド部を具備した前記第１非表示領域をカバーするためのフロントカバーのベゼルの幅を減少させることができる。この場合、前記のような本出願によれば、第２〜第３非表示領域の面積が減少するため、前記第２〜第３非表示領域をカバーし、支持するフロントカバーのベゼルの幅を減少させることができる。したがって、本出願によれば、前記第１〜第４非表示領域をカバーし、支持するフロントカバーのベゼルの幅をすべて減少させることができる。

前記のような本発明の特徴を簡単にまとめると次の通りである。

第一に、本発明は、パッド部を除いた３面の非表示領域にゲート駆動回路を配置することにより、左右のベゼル領域を減少させて、ゲートパルスのディレイを除去して、高速駆動を容易に実現することができる。

第二に、本発明は、前記接続ライン（ＣＬ）を前記基板１０１上に配置し、前記接続ライン（ＣＬ）と前記ゲートライン（ＧＬ）との間に前記高耐熱性平坦化膜１０２を配置することにより、前記高耐熱性平坦化膜１０２の上端に備えられた金属と、前記接続ライン（ＣＬ）の間で発生する寄生キャパシタンスを減少させることができる。

また、寄生キャパシタンスが減少し得るので、前記の金属によって形成される金属ラインの幅を減少させることができ、したがって、前記の非表示領域に具備される金属ラインの幅も減少させすることができる。これにより、前記非表示領域の幅がさらに減少し得る。

第三に、本発明は、保護膜１０７及び前記平坦化膜１０８との間に前記カラーフィルタ（CF）を配置することにより、前記平坦化膜１０８の上端に具備される金属と、前記保護膜１０７の下端に具備される金属間の寄生キャパシタンスを減少させることができる。

また、寄生キャパシタンスが減少し得るので、前記の金属によって形成される金属ラインの幅が減少させることができ、したがって、前記の非表示領域に具備される金属ラインの幅も減少させることができる。これにより、前記非表示領域の幅がさらに減少し得る。

第四に、本発明は、前記表示パネル１００を構成する前記下部基板１８０および前記上部基板１９０のうち前記パッド部１７０が具備される前記下部基板１８０が本出願による表示装置の外側を向くように配置することにより、前記表示装置の四つの非表示領域に対応する４つのベゼルの幅を従来の表示装置よりも減少させることができ、特に、四つのベゼルの幅を同じにすることができる。

また、本発明では、前記第一の特徴が、前記第二の特徴〜前記第四の特徴のうち少なくとも１つと多様に組み合わせることができる。

以上で説明した本出願は、前述した実施例及び添付した図に限定されるものではなく、本出願の技術的事項を逸脱しない範囲内で、複数の置換、変形及び変更が可能であることが、本出願が属する技術分野で通常の知識を有する者にとって明らかであろう。したがって、本出願の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲そしてその等価概念から導出されるすべての変更または変形された形態が本出願の範囲に含まれるものと解釈されなければならない。

１００：表示パネル
２００：表示駆動部
３００：ゲート駆動部
３１０、３２０、３３０：第１〜第３ゲート駆動回路
ＳＴ１〜ＳＴ（２ｎ−１）：オードステージ
ＳＴ２〜ＳＴ（２ｎ）：イーブンステージ

Claims (17)

1. 複数のゲートラインに接続したピクセルを有する表示領域と、前記表示領域を囲む第１〜第４非表示領域を有する表示パネル；
   前記第１非表示領域に配置されたパッド部；
   前記第２非表示領域に配置されて前記複数のゲートラインのうち、第１ゲートライングループを駆動する第１ゲート駆動回路；
   前記第３非表示領域に配置されて前記複数のゲートラインのうち、第２ゲートライングループを駆動する第２ゲート駆動回路；および
   前記第４非表示領域に配置されて前記第１及び第２ゲートライングループを駆動する第３ゲート駆動回路を含み、
   前記表示パネルが、前記第１および第２ゲートライングループのゲートラインを前記第３ゲート駆動回路と接続させる接続ラインを具備する表示装置。
2. 前記接続ラインが、前記表示パネルを構成する基板上に具備され、
   前記接続ラインは、高耐熱性平坦化膜によってカバーされ、
   前記ゲートラインは、前記高耐熱性平坦化膜上に具備され、
   前記接続ラインのそれぞれは、前記高耐熱性平坦化膜に形成されるコンタクトホールを介して前記ゲートラインと接続する請求項１に記載の表示装置。
3. 前記接続ラインが、前記ゲートラインをカバーするゲート絶縁膜の上端に具備され、
   前記接続ラインのそれぞれは、前記ゲート絶縁膜に形成されるコンタクトホールを介して前記ゲートラインと接続する請求項１に記載の表示装置。
4. 前記ゲート絶縁膜の上端には、前記ピクセルに具備されるトランジスタを形成する第１電極及び第２電極が具備され、
   前記接続ラインが、前記ゲート絶縁膜の上端で前記第１電極および前記第２電極と同一の層に形成される請求項３に記載の表示装置。
5. 前記接続ラインのそれぞれと前記ゲート絶縁膜との間には、前記トランジスタを形成する半導体と同じ物質で形成されるまた別の半導体を具備する請求項４に記載の表示装置。
6. 前記表示パネルを構成する基板上には、金属ラインが具備され、
   前記金属ラインが、高耐熱性平坦化膜によってカバーされ、
   前記ゲートラインは、前記高耐熱性平坦化膜上に具備される請求項３に記載の表示装置。
7. 前記ピクセルに具備されるトランジスタをカバーする保護膜上には、カラーフィルタが具備され、
   前記カラーフィルタの上端には、平坦化膜が具備される請求項１に記載の表示装置。
8. 前記接続ラインが、前記表示パネルを構成する基板上に具備され、
   前記接続ラインは、高耐熱性平坦化膜によってカバーされ、
   前記ゲートラインは、前記高耐熱性平坦化膜上に具備され、
   前記接続ラインのそれぞれは、前記高耐熱性平坦化膜に形成されるコンタクトホールを介して前記ゲートラインと接続し、
   前記ゲートラインの上端には、前記保護膜が具備される請求項７に記載の表示装置。
9. 前記接続ラインが、前記ゲートラインをカバーするゲート絶縁膜の上端に具備され、
   前記接続ラインのそれぞれは、前記ゲート絶縁膜に形成されるコンタクトホールを介して前記ゲートラインと接続し、
   前記ゲート絶縁膜の上端には、前記保護膜が具備される請求項７に記載の表示装置。
10. 前記表示パネルが、パッド部と前記ピクセルが具備される下部基板および前記下部基板をカバーする上部基板を含み、
    前記表示パネルで発生した映像は、前記下部基板を介して外部に出力される請求項１に記載の表示装置。
11. 前記パッド部に具備されたパッドが、前記下部基板によって遮られ外部に露出しない請求項１０に記載の表示装置。
12. 前記第１ゲートライングループが、オードゲートラインに該当し、
    前記第１ゲート駆動回路は、前記オードゲートラインそれぞれに対応するオードステージを含む請求項１に記載の表示装置。
13. 前記第２ゲートライングループは、イーブンゲートラインに該当し、
    前記第２ゲート駆動回路は、前記イーブンゲートラインそれぞれに対応するイーブンステージを含む請求項１に記載の表示装置。
14. 前記第３ゲート駆動回路が、前記第１ゲートライングループに対応するオードステージ及び前記第２ゲートライングループに対応するイーブンステージを含む請求項１に記載の表示装置。
15. 前記接続ラインが、
    前記第３ゲート駆動回路のオードステージと前記第１ゲートライングループを接続させる第１接続ライン、および
    前記第３ゲート駆動回路のイーブンステージと前記第２ゲートライングループを接続させる第２接続ラインを含む請求項１４に記載の表示装置。
16. 前記表示領域が、第１ゲート駆動回路と隣接する第１表示領域、および前記第２ゲート駆動回路と隣接する第２表示領域を含む請求項１に記載の表示装置。
17. 請求項２、請求項６および請求項８のいずれか一項において、
    前記高耐熱性平坦化膜の比誘電率が、２よりも大きく、４よりも小さく、
    前記高耐熱性平坦化膜の均一度は、０より大きく０．２数マイクロメートル（μｍ）より小さく、
    前記高耐熱性平坦化膜の重量損失は、０．１％より大きく１％よりも小さい表示装置。