CN112447142A

CN112447142A - 显示设备

Info

Publication number: CN112447142A
Application number: CN202010738374.9A
Authority: CN
Inventors: 金洪在; 郑壎; 金炳佑
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2019-08-28
Filing date: 2020-07-28
Publication date: 2021-03-05
Anticipated expiration: 2040-07-28
Also published as: US11730023B2; US20210066439A1; TW202109496A; JP7046130B2; DE102020121966A1; KR20210025800A; TWI747400B; KR102664775B1; JP2021033307A; CN112447142B

Abstract

公开了一种显示设备，在该显示设备中，栅极驱动电路设置在多个非显示区域之中的除包括焊盘部的非显示区域之外的其他非显示区域的每一个中，并且设置有多条连接线，该多条连接线设置在与多条栅极线不同的层中并且连接至栅极线。

Description

显示设备

相关申请的交叉引用

本申请要求享有于2019年8月28日提交的韩国专利申请第10-2019-0105579号的权益，通过引用将该专利申请整体并入于此，如同在此完全阐述一样。

技术领域

本公开内容涉及一种显示设备。

背景技术

除了电视(TV)和监视器的显示设备以外，显示设备还被广泛用作笔记本电脑、平板电脑、智能电话、便携式显示设备和便携式信息装置的显示屏。显示设备的示例包括液晶显示(LCD)设备和发光显示设备。由于发光显示设备通过使用自发光器件显示图像，因此发光显示设备具有快速响应时间、低功耗和优良视角，因而作为下一代显示设备引起更多关注。

每一显示设备可包括给多条栅极线提供栅极脉冲的栅极驱动器，栅极驱动器可通过使用移位寄存器顺序地移位施加至多条栅极线的栅极脉冲。此外，由于移位寄存器和像素阵列设置在显示面板的基板上，因此每一显示设备可具有面板内栅极(gate-in panel，GIP)结构。

在相关技术的显示设备中，由于移位寄存器设置在基板的左侧非显示区域和右侧非显示区域的每一个中，因此可通过双倍供给(double feeding)方法或隔行扫描(interlacing)方法提供栅极脉冲。在这种情况下，双倍供给方法具有移位寄存器的设计区域增加，从而增加左侧边框区域和右侧边框区域的问题，并且当隔行扫描方法应用于大显示面板时，隔行扫描方法具有栅极脉冲的延迟在远离输入栅极脉冲的输入端的方向上增加的问题。

此外，相关技术的显示设备不包括用于减小显示面板中包括的金属线之间的寄生电容的结构。

此外，相关技术的显示设备应当包括用于覆盖暴露于显示面板的前表面的焊盘部的结构。因此，在相关技术的显示设备中，支撑显示面板的前盖的四个侧表面中的至少一个侧表面应当在显示面板的前部围绕显示面板。因此，难以减小显示设备的前盖的前边框的尺寸。

发明内容

因此，本公开内容涉及一种基本上克服了由于相关技术的限制和缺点而导致的一个或更多个问题的显示设备。

本公开内容的一个方面旨在提供一种显示设备，在该显示设备中，栅极驱动电路设置在多个非显示区域之中的除包括焊盘部的非显示区域之外的其他非显示区域的每一个中，并且设置有多条连接线，该多条连接线设置在与多条栅极线不同的层中并且连接至栅极线。

在下面的描述中将部分列出本公开内容的其它优点和特征，这些优点和特征的一部分根据下面的解释对于本领域普通技术人员将变得显而易见的或者可通过本公开内容的实施领会到。通过说明书、权利要求以及附图中特别指出的结构可实现和获得本公开内容的这些目的和其他优点。

为了实现这些目的和其他优点并根据本公开内容的目的，如在此具体和概括描述的，提供了一种显示设备，包括：显示面板，所述显示面板包括显示区域以及围绕所述显示区域的第一非显示区域、第二非显示区域、第三非显示区域和第四非显示区域，所述显示区域包括连接至多条栅极线的多个像素；设置在所述第一非显示区域中的焊盘部；第一栅极驱动电路，所述第一栅极驱动电路设置在所述第二非显示区域中，以驱动所述多条栅极线之中的第一栅极线组；第二栅极驱动电路，所述第二栅极驱动电路设置在所述第三非显示区域中，以驱动所述多条栅极线之中的第二栅极线组；和第三栅极驱动电路，所述第三栅极驱动电路设置在所述第四非显示区域中，以驱动所述第一栅极线组和所述第二栅极线组。所述显示面板包括多条连接线，所述多条连接线将所述第一栅极线组和所述第二栅极线组的栅极线连接至所述第三栅极驱动电路。

其他实施方式的细节包括在详细描述和附图中。

应当理解，本公开内容前面的一般性描述和下面的详细描述都是例示性的和解释性的，旨在对要求保护的本公开内容提供进一步的解释。

附图说明

被包括用来对本公开内容提供进一步理解且被并入并构成本申请的一部分的附图图解了本公开内容的实施方式并且与说明书一起用来解释本公开内容的原理。在附图中：

图1是图解根据本公开内容一实施方式的显示设备的平面图；

图2是图解根据第一实施方式的显示设备中的多个级与多条栅极线之间的连接关系的示图；

图3是图解图2中所示的显示设备中的第一栅极驱动电路的示图；

图4是图解图2中所示的显示设备中的第二栅极驱动电路的示图；

图5是图解图2中所示的显示设备中的第三栅极驱动电路的示图；

图6是示出图2中所示的显示设备中的栅极起始信号、栅极移位时钟和公共栅极信号的波形图；

图7是图解图3中所示的第一级的内部构造的电路图；

图8是用于描述减小图2中所示的显示设备中的非显示区域的效果的示图；

图9是用于描述减小图2中所示的显示设备中的栅极脉冲的延迟的效果的示图；

图10是图解根据第二实施方式的显示设备中的多个级与多条栅极线之间的连接关系的示图；

图11是图解图10中所示的显示设备中的第一栅极驱动电路的示图；

图12是图解图10中所示的显示设备中的第二栅极驱动电路的示图；

图13是图解图10中所示的显示设备中的第三栅极驱动电路的示图；

图14是用于描述减小图10中所示的显示设备中的非显示区域的效果的示图；

图15是示意性图解图2和图10中所示的显示面板的剖面的示例图；

图16是示意性图解图2和图10中所示的显示面板的剖面的另一示例图；

图17是示意性图解图2和图10中所示的显示面板的剖面的另一示例图；

图18是示意性图解图2和图10中所示的显示面板的剖面的另一示例图；

图19是用于描述在根据本公开内容的显示设备中寄生电容减小的原理的示例图；

图20是用于描述在根据本公开内容的显示设备中，在显示面板上附接电路膜的方法的示例图；

图21是图解将图20中所示的显示面板附接在前盖上的示例的示例图；

图22是图解图21中所示的显示面板的前部的示例图。

具体实施方式

现在将详细参照本公开内容的示例性实施方式，附图中图解了这些实施方式的一些例子。只要可能，将在整个附图中使用相同的参考标记表示相同或相似的部分。

将通过参照附图描述的下列实施方式阐明本公开内容的优点和特征及其实现方法。然而，本公开内容可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使该公开内容全面和完整，并将本公开内容的范围充分地传递给本领域技术人员。此外，本公开内容仅由权利要求的范围限定。

为了描述本公开内容的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本公开内容不限于图示的细节。相似的参考标记通篇表示相似的元件。在下面的描述中，当确定对相关的已知功能或构造的详细描述会不必要地使本公开内容的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”描述的情况下，可添加另外的部分，除非使用了“仅”。单数形式的术语可包括复数形式，除非有相反指示。

在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。

在描述位置关系时，例如，当两个部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。

在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接着”和“在……前”时，可包括不连续的情况，除非使用了“正好”或“直接”。

将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来将元件彼此区分开。例如，在不背离本公开内容的范围的情况下，第一元件可能被称为第二元件，相似地，第二元件可能被称为第一元件。

在描述本公开内容的元件时，可使用术语“第一”、“第二”等。这些术语旨在将相应的元件区别于其他元件，相应元件的本质、顺序或数量不应受这些术语限制。应当理解，当一元件或层被描述为“连接至”、“结合至”或“附着至”另一元件或层时，该元件或层可直接连接至或附着至该另一元件或层，但在这些元件或层之间可“设置”其他元件或层，或者元件或层可通过其他元件或层彼此“连接”、“结合”或“附着”。

如所属领域技术人员能够充分理解，本公开内容各实施方式的特征可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本公开内容的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。

下文中，将参照附图详细描述根据本公开内容的发光显示设备的实施方式。在给每个图的元件添加参考标记时，相同的参考标记可指代相同的元件，尽管这些相同的元件被示出在其他图中。

图1是图解根据本公开内容一实施方式的显示设备10的平面图，图2是图解根据第一实施方式的显示设备中的多个级与多条栅极线之间的连接关系的示图。

参照图1和图2，显示设备10可包括显示面板100、显示驱动器200和栅极驱动器300。

显示面板100可包括显示区域AA和非显示区域NA。显示面板100可以是液晶显示面板或有机发光显示面板，但不限于此，其可以是各种面板。

当显示面板100是液晶显示面板时，可在上基板中设置用于实现彩色的滤色器，上基板设置成在上基板与包括晶体管的薄膜晶体管(TFT)基板(下基板)之间设置液晶。

然而，滤色器可设置在覆盖晶体管的平坦化层中。例如，可在薄膜晶体管基板中设置晶体管，可在晶体管上设置平坦化层，从而去除晶体管的台阶高度，可在平坦化层上设置像素电极，并且可在平坦化层和像素电极上设置液晶层。在这种情况下，平坦化层可由至少两层构成，而且滤色器可执行平坦化层的功能。在这种情况下，由于上基板中未设置滤色器，因此可简化制造上基板的工序和上基板的结构。下文中，将参照图17至图19进行详细描述。

显示区域AA可以是显示图像的区域并且可限定在每个基板的中央部分中。在此，显示区域AA可对应于像素阵列层的有效区域。例如，显示区域AA可包括多个像素，多个像素分别设置在由多条数据线DL和多条栅极线GL的交叉部分限定的多个像素区域中。在此，多个像素的每一个可定义为发光的最小单位区域。

显示区域AA可包括第一显示区域AA1和第二显示区域AA2。

第一显示区域AA1可对应于显示区域AA的左侧区域并且可与第一栅极驱动电路310相邻。例如，第一显示区域AA1的一端(例如，左端)可面对第一栅极驱动电路310，并且第一显示区域AA1的与该一端垂直的另一端(例如，下端)可面对第三栅极驱动电路330的偶数级ST2至ST(2n)(其中n是等于或大于四的自然数)。因此，设置在第一显示区域AA1中的奇数栅极线GL1至GL(2n-1)(其中n是等于或大于四的自然数)的每一条的一端可连接至第一栅极驱动电路310并且可接收栅极脉冲，并且设置在第一显示区域AA1中的偶数栅极线GL2至GL(2n)(其中n是等于或大于四的自然数)可通过第二连接线CL2连接至第三栅极驱动电路330的偶数级ST2至ST(2n)并且可接收栅极脉冲。

第一连接线CL1和第二连接线CL2与栅极线可在它们之间具有绝缘层的情况下设置在不同层中。在这种情况下，每个连接线和与之对应的一条栅极线可通过接触孔彼此电连接。

当显示面板100是液晶显示面板时，第一连接线和第二连接线可通过与每个像素中包括的晶体管和像素电极中包括的金属中的一个相同的工序设置在TFT基板中。

例如，当显示面板100是液晶显示面板时，第一连接线和第二连接线可设置在TFT基板中并且可被绝缘层覆盖，并且在该绝缘层上可设置晶体管。就是说，第一连接线和第二连接线可设置在晶体管下方从而与晶体管绝缘。在这种情况下，由于在构成晶体管的金属线与第一连接线和第二连接线之间不产生寄生电容，因此可提高晶体管的驱动效率，并且可降低第一连接线和第二连接线的每一个的负载。下文中，将参照图15和图16详细描述。

第二显示区域AA2可对应于显示区域AA的右侧区域并且可与第二栅极驱动电路320相邻。例如，第二显示区域AA2的一端(例如，右端)可面对第二栅极驱动电路320，并且第二显示区域AA2的与该一端垂直的另一端(例如，下端)可面对第三栅极驱动电路330的奇数级ST1至ST(2n-1)(其中n是等于或大于四的自然数)。因此，设置在第二显示区域AA2中的偶数栅极线GL2至GL(2n)的每一条的一端可连接至第二栅极驱动电路320并且可接收栅极脉冲，并且设置在第二显示区域AA2中的奇数栅极线GL1至GL(2n-1)可通过第一连接线CL1连接至第三栅极驱动电路330的奇数级ST1至ST(2n-1)并且可接收栅极脉冲。

非显示区域NA可以是不显示图像的区域并且可限定在每个基板的围绕显示区域AA的边缘部分中。此外，非显示区域NA可包括面对显示区域AA的上端、左端、右端和下端的第一非显示区域NA1至第四非显示区域NA4。

第一非显示区域NA1可设置在显示区域AA的上端并且可连接至显示驱动器200，而且第一非显示区域NA1可包括电连接至显示驱动器200的焊盘部(未示出)。例如，第一非显示区域NA1的焊盘部可连接至显示驱动器200的多个电路膜210。

第二非显示区域NA2可设置在显示区域AA的左端并且可容纳第一栅极驱动电路310。详细地说，第二非显示区域NA2可容纳第一栅极驱动电路310的奇数级ST1至ST(2n-1)。在此，奇数级ST1至ST(2n-1)可对应于多个级中的奇数级ST1至ST(2n-1)。此外，第二非显示区域NA2可容纳与第一栅极驱动电路310的奇数级ST1至ST(2n-1)连接的奇数栅极线GL1至GL(2n-1)或第一栅极线组的每一条的一端。此外，第二非显示区域NA2可从栅极驱动器200延伸并且可容纳各自与第一栅极驱动电路310连接的公共信号线CGS和奇数时钟线CLK_ODD。

第三非显示区域NA3可设置在显示区域AA的右端并且可容纳第二栅极驱动电路320。详细地说，第三非显示区域NA3可容纳第二栅极驱动电路320的偶数级ST2至ST(2n)。在此，偶数级ST2至ST(2n)可对应于多个级中的偶数级ST2至ST(2n)。此外，第三非显示区域NA3可容纳与第二栅极驱动电路320的偶数级ST2至ST(2n)连接的偶数栅极线GL2至GL(2n)或第二栅极线组的每一条的一端。此外，第三非显示区域NA3可从栅极驱动器200延伸并且可容纳各自与第二栅极驱动电路320连接的公共信号线CGS和偶数时钟线CLK_EVEN。

第四非显示区域NA4可设置在显示区域AA的下端并且可容纳第三栅极驱动电路330。详细地说，第四非显示区域NA4可容纳第三栅极驱动电路330的奇数级ST1至ST(2n-1)和偶数级ST2至ST(2n)。此外，第四非显示区域NA4可容纳与奇数栅极线GL1至GL(2n-1)连接的第一连接线CL1的一端和与偶数栅极线GL2至GL(2n)连接的第二连接线CL2的一端。此外，第四非显示区域NA4可从第二非显示区域NA2或第三非显示区域NA3延伸并且可容纳每个都与第三栅极驱动电路330连接的公共信号线CGS、奇数时钟线CLK_ODD和偶数时钟线CLK_EVEN。

显示面板100可进一步包括多条栅极线GL、多条数据线DL、第一连接线CL1和第二连接线CL2。

多条栅极线GL可沿第一方向伸长并且可沿与第一方向交叉的第二方向彼此间隔开。详细地说，多条栅极线GL可包括第一栅极线组GL1至GL(2n-1)和第一栅极线组GL2至GL(2n)。在此，第一栅极线组可包括多条栅极线GL中的作为奇数栅极线的奇数栅极线GL1至GL(2n-1)，第二栅极线组可包括多条栅极线GL中的作为偶数栅极线的偶数栅极线GL2至GL(2n)。多条栅极线GL可从栅极驱动器300接收栅极脉冲并且可顺序地驱动多个像素。

根据一实施方式，奇数栅极线GL1至GL(2n-1)的每一条的一端可直接连接至第一栅极驱动电路310并且可接收栅极脉冲，奇数栅极线GL1至GL(2n-1)可连接至第二显示区域AA2中的第一连接线CL1并且可从第三栅极驱动电路330的奇数级ST1至ST(2n-1)接收栅极脉冲。

根据一实施方式，偶数栅极线GL2至GL(2n)的每一条的一端可直接连接至第二栅极驱动电路320并且可接收栅极脉冲，偶数栅极线GL2至GL(2n)可连接至第一显示区域AA1中的第二连接线CL2并且可从第三栅极驱动电路330的偶数级ST2至ST(2n)接收栅极脉冲。

多条数据线DL沿第二方向伸长并且可沿第一方向彼此间隔开。多条数据线DL的每一条可从显示驱动器200接收数据电压，以控制多个像素中的相应像素中包括的发光器件的亮度。

第一连接线CL1可设置为多条，并且多条第一连接线CL1可沿第二方向伸长并且可沿第一方向彼此间隔开。多条第一连接线CL1可直接连接至第三栅极驱动电路330的奇数级ST1至ST(2n-1)并且可延伸至第二显示区域AA2。因此，第一连接线CL1可将第二显示区域AA2的奇数栅极线GL1至GL(2n-1)的点与第三栅极驱动电路330的奇数级ST1至ST(2n-1)连接。

第二连接线CL2可设置为多条，并且多条第二连接线CL2可沿第二方向伸长并且可沿第一方向彼此间隔开。多条第二连接线CL2可直接连接至第三栅极驱动电路330的偶数级ST2至ST(2n)并且可延伸至第一显示区域AA1。因此，第二连接线CL2可将第一显示区域AA1的偶数栅极线GL2至GL(2n)的点与第三栅极驱动电路330的偶数级ST2至ST(2n)连接。

多个像素的每一个可设置在由各自设置于显示区域AA中的相应栅极线GL和相应数据线DL限定的相应像素区域中。根据一实施方式，多个像素的每一个可包括：包括驱动晶体管的像素电路、和连接至像素电路的发光器件。

显示驱动器200可连接至设置在显示面板100的非显示区域NA中的焊盘部并且可在每个像素上显示与从显示驱动系统提供的视频数据对应的图像。根据一实施方式，显示驱动器200可包括多个电路膜210、多个数据驱动集成电路(IC)220、印刷电路板(PCB)230和时序控制器240。

设置在多个电路膜210的每一个的一侧的输入端子可通过膜附接工艺附接在PCB230上，并且设置在多个电路膜210的每一个的另一侧的输出端子可通过膜附接工艺附接在焊盘部上。根据一实施方式，多个电路膜210的每一个可实现为柔性电路膜并且可弯折，以便减小显示设备10的边框区域。例如，多个电路膜210的每一个可配置为载带封装(TCP)或覆晶薄膜(或膜板上芯片)(COF)。

多个数据驱动IC 220的每一个可单独安装在多个电路膜210中的相应电路膜上。多个数据驱动IC 220的每一个可接收各自从时序控制器240提供的数据控制信号和像素数据，根据数据控制信号将像素数据转换为基于像素的模拟数据信号，并且将模拟数据信号提供至相应数据线。

PCB 230可支撑时序控制器240并且可在显示驱动器200的元件之间传输信号和电力。PCB 230可将各自从时序控制器240提供的信号和驱动电力提供至数据驱动IC 220和多个扫描驱动电路，从而在每个像素上显示图像。为此，可在PCB 230上设置信号传输线和各种电源线。例如，基于电路膜320的数量，PCB 230可设置为一个或多个。

时序控制器240可安装在PCB 230上并且可通过设置在PCB 230上的用户连接器接收各自从显示驱动系统提供的视频数据和时序同步信号。时序控制器240可基于时序同步信号排列视频数据，以产生与像素布置结构匹配的像素数据，并且可将产生的像素数据提供至相应数据驱动IC 220。此外，时序控制器240可基于时序同步信号产生数据控制信号和栅极控制信号，通过使用数据控制信号控制多个数据驱动IC 220的每一个的驱动时序，并且通过使用栅极控制信号控制栅极驱动器300的驱动时序。在此，栅极控制信号可通过第一非显示区域NA1和多个电路膜210中的第一和/或最后一个柔性电路膜提供至栅极驱动器300。

栅极驱动器300可连接至设置在显示面板100中的多条栅极线GL。详细地说，栅极驱动器300可基于从时序控制器240提供的栅极控制信号按预定顺序产生栅极脉冲并且可将栅极脉冲提供至相应栅极线GL。根据一实施方式，栅极驱动器300可可包括第一栅极驱动电路310至第三栅极驱动电路330。

第一栅极驱动电路310可包括分别对应于奇数栅极线GL1至GL(2n-1)的奇数级ST1至ST(2n-1)。详细地说，第一栅极驱动电路310可通过制造TFT的工序集成到显示面板100的左边缘(或第二非显示区域NA2)中并且可连接至奇数栅极线GL1至GL(2n-1)。根据一实施方式，第一栅极驱动电路310可包括设置在第二非显示区域NA2中并且分别给奇数栅极线GL1至GL(2n-1)提供栅极脉冲的奇数级ST1至ST(2n-1)。

第二栅极驱动电路320可包括分别对应于偶数栅极线GL2至GL(2n)的偶数级ST2至ST(2n)。详细地说，第二栅极驱动电路320可通过制造TFT的工序集成到显示面板100的右边缘(或第三非显示区域NA3)中并且可连接至偶数栅极线GL2至GL(2n)。根据一实施方式，第二栅极驱动电路320可包括设置在第三非显示区域NA3中并且分别给偶数栅极线GL2至GL(2n)提供栅极脉冲的偶数级ST2至ST(2n)。

第三栅极驱动电路330可包括分别对应于奇数栅极线GL1至GL(2n-1)的奇数级ST1至ST(2n-1)和分别对应于偶数栅极线GL2至GL(2n)的偶数级ST2至ST(2n)。详细地说，第三栅极驱动电路330可通过制造TFT的工序集成到显示面板100的下边缘(或第四非显示区域NA4)中并且可连接至多条第一连接线CL1和多条第二连接线CL2。例如，第三栅极驱动电路330的奇数级ST1至ST(2n-1)可通过第一连接线CL1分别连接至奇数栅极线GL1至GL(2n-1)，并且第三栅极驱动电路330的偶数级ST2至ST(2n)可通过第二连接线CL2分别连接至偶数栅极线GL2至GL(2n)。

图3是图解图2中所示的显示设备中的第一栅极驱动电路的示图。

参照图3，第一栅极驱动电路310可包括给奇数栅极线GL1至GL(2n-1)提供栅极脉冲的奇数级ST1至ST(2n-1)。就是说，第一栅极驱动电路310可包括与奇数栅极线GL1至GL(2n-1)的总数对应的奇数级ST1至ST(2n-1)。详细地说，第一栅极驱动电路310可通过经过第二非显示区域NA2的公共信号线CGS被提供第一驱动电压VDD和第二驱动电压VSS，并且可通过奇数时钟线CLK_ODD接收奇数时钟信号。在此，奇数时钟信号可对应于第一栅极时钟CLK1、第三栅极时钟CLK3、第五栅极时钟CLK5和第七栅极时钟CLK7。此外，第一栅极时钟CLK1、第三栅极时钟CLK3、第五栅极时钟CLK5和第七栅极时钟CLK7的每一个可具有被顺序移位的相位。在这种情况下，奇数时钟线CLK_ODD可给第2k-7级ST(2k-7)(其中k是等于或小于n的4的倍数)传输第一栅极时钟CLK1，给第2k-5级ST(2k-5)传输第三栅极时钟CLK3，给第2k-3级ST(2k-3)传输第五栅极时钟CLK5，并且给第2k-1级ST(2k-1)传输第七栅极时钟CLK7。

第一级ST1和第三极ST3可分别由第一栅极起始信号Vst1和第三栅极起始信号Vst3使能并且可分别接收第一栅极时钟CLK1和第三栅极时钟CLK3，以分别给第一栅极线GL1和第三栅极线GL3提供栅极脉冲Gout1和Gout3。此外，第一级ST1和第三极ST3可分别被第五级ST5和第七级ST7的输出信号(或栅极脉冲)Gout5和Gout7复位。

以这种方式，奇数级ST1至ST(2n-1)中的第五级ST5至第2n-5级ST(2n-5)可由第四前级的输出信号使能并且可分别接收与之对应的栅极时钟CLK1、CLK3、CLK5和CLK7，以给奇数栅极线GL5至GL(2n-5)提供栅极脉冲Gout5至Gout(2n-5)。此外，第五级ST5至第2n-5级ST(2n-5)可被第四后级的输出信号复位。

此外，第2n-3级ST(2n-3)和第2n-1级ST(2n-1)可由第四前级的输出信号使能并且可分别接收与之对应的栅极时钟CLK5和CLK7，以分别给第2n-3栅极线GL(2n-3)和第2n-1栅极线GL(2n-1)提供栅极脉冲Gout(2n-3)和Gout(2n-1)。此外，第2n-3级ST(2n-3)和第2n-1级ST(2n-1)可被第一复位时钟和第三复位时钟(未示出)复位。

以这种方式，第一级ST1至第2n-5级ST(2n-5)的输出信号Gout1至Gout(2n-5)的每一个可被提供作为第四后级的栅极起始信号，并且第五级ST5至第2n-1级ST(2n-5)的输出信号Gout5至Gout(2n-1)的每一个可被提供作为第四前级的复位时钟。

图4是图解图2中所示的显示设备中的第二栅极驱动电路的示图。

参照图4，第二栅极驱动电路320可包括给偶数栅极线GL2至GL(2n)提供栅极脉冲的偶数级ST2至ST(2n)。就是说，第二栅极驱动电路320可包括与偶数栅极线GL2至GL(2n)的总数对应的偶数级ST2至ST(2n)。详细地说，第一栅极驱动电路320可通过经过第三非显示区域NA3的公共信号线CGS被提供第一驱动电压VDD和第二驱动电压VSS，并且可通过偶数时钟线CLK_EVEN接收偶数时钟信号。在此，偶数时钟信号可对应于第二栅极时钟CLK2、第四栅极时钟CLK4、第六栅极时钟CLK6和第八栅极时钟CLK8。此外，第二栅极时钟CLK2、第四栅极时钟CLK4、第六栅极时钟CLK6和第八栅极时钟CLK8的每一个可具有被顺序移位的相位。在这种情况下，偶数时钟线CLK_EVEN可给第2k-6级ST(2k-6)(其中k是等于或小于n的4的倍数)传输第二栅极时钟CLK2，给第2k-4级ST(2k-4)传输第四栅极时钟CLK4，给第2k-2级ST(2k-2)传输第六栅极时钟CLK6，并且给第2k级ST(2k)传输第八栅极时钟CLK8。

第二级ST2和第四极ST4可分别由第二栅极起始信号Vst2和第四栅极起始信号Vst4使能并且可分别接收第二栅极时钟CLK2和第四栅极时钟CLK4，以分别给第二栅极线GL2和第四栅极线GL4提供栅极脉冲Gout2和Gout4。此外，第二级ST2和第四极ST4可分别被第六级ST6和第八级ST8的输出信号(或栅极脉冲)Gout6和Gout8复位。

以这种方式，偶数级ST2至ST(2n)中的第六级ST6至第2n-4级ST(2n-4)可由第四前级的输出信号使能并且可分别接收与之对应的栅极时钟CLK2、CLK4、CLK6和CLK8，以给偶数栅极线GL6至GL(2n-4)提供栅极脉冲Gout6至Gout(2n-4)。此外，第六级ST6至第2n-4级ST(2n-4)可被第四后级的输出信号复位。

此外，第2n-2级ST(2n-2)和第2n级ST(2n)可由第四前级的输出信号使能并且可分别接收与之对应的栅极时钟CLK6和CLK8，以分别给第2n-2栅极线GL(2n-2)和第2n栅极线GL(2n)提供栅极脉冲Gout(2n-2)和Gout(2n)。此外，第2n-2级ST(2n-2)和第2n级ST(2n)可被第二复位时钟和第四复位时钟(未示出)复位。

以这种方式，第二级ST2至第2n-4级ST(2n-4)的输出信号Gout2至Gout(2n-4)的每一个可被提供作为第四后级的栅极起始信号，并且第六级ST6至第2n级ST(2n)的输出信号Gout6至Gout(2n)的每一个可被提供作为第四前级的复位时钟。

图5是图解图2中所示的显示设备中的第三栅极驱动电路的示图。

参照图5，第三栅极驱动电路330可包括通过第一连接线CL1给奇数栅极线GL1至GL(2n-1)提供栅极脉冲的奇数级ST1至ST(2n-1)，并且可包括通过第二连接线CL2给偶数栅极线GL2至GL(2n)提供栅极脉冲的偶数级ST2至ST(2n)。

就是说，第三栅极驱动电路330可包括与奇数栅极线GL1至GL(2n-1)的总数对应的奇数级ST1至ST(2n-1)和与偶数栅极线GL2至GL(2n)的总数对应的偶数级ST2至ST(2n)。详细地说，第三栅极驱动电路330可通过经过第四非显示区域NA4的公共信号线CGS接收第一驱动电压VDD和第二驱动电压VSS，通过奇数时钟线CLK_ODD接收第一栅极时钟CLK1、第三栅极时钟CLK3、第五栅极时钟CLK5和第七栅极时钟CLK7，并且通过偶数时钟线CLK_EVEN接收第二栅极时钟CLK2、第四栅极时钟CLK4、第六栅极时钟CLK6和第八栅极时钟CLK8。在此，第一栅极时钟CLK1至第八栅极时钟CLK8的每一个可具有被顺序移位的相位。在这种情况下，奇数时钟线CLK_ODD可给奇数级ST1至ST(2n-1)传输第一栅极时钟CLK1、第三栅极时钟CLK3、第五栅极时钟CLK5和第七栅极时钟CLK7，并且偶数时钟线CLK_EVEN可给偶数级ST2至ST(2n)传输第二栅极时钟CLK2、第四栅极时钟CLK4、第六栅极时钟CLK6和第八栅极时钟CLK8。

第三栅极驱动电路330的奇数级ST1至ST(2n-1)可以以与第一栅极驱动电路310的奇数级ST1至ST(2n-1)相同的时序产生相同的输出信号Gout1至Gout(2n-1)。

根据一实施方式，第三栅极驱动电路330的奇数级ST1至ST(2n-1)可通过第一连接线CL1连接至第二显示区域AA2的奇数栅极线GL1至GL(2n-1)的点。因此，第三栅极驱动电路330的奇数级ST1至ST(2n-1)可通过第一连接线CL1给第二显示区域AA2的奇数栅极线GL1至GL(2n-1)提供输出信号Gout1至Gout(2n-1)。

第三栅极驱动电路330的偶数级ST2至ST(2n)可以以与第二栅极驱动电路320的偶数级ST2至ST(2n)相同的时序产生相同的输出信号Gout2至Gout(2n)。

根据一实施方式，第三栅极驱动电路330的偶数级ST2至ST(2n)可通过第二连接线CL2连接至第一显示区域AA1的偶数栅极线GL2至GL(2n)的点。因此，第三栅极驱动电路330的偶数级ST2至ST(2n)可通过第二连接线CL2给第一显示区域AA1的偶数栅极线GL2至GL(2n)提供输出信号Gout2至Gout(2n)。

图6是示出图2中所示的显示设备中的栅极起始信号、栅极移位时钟和公共栅极信号的波形图。图7是图解图3中所示的第一级的内部构造的电路图。

参照图6和图7，第一级ST1可包括第一TFT T1、第三TFT T3、第三十一TFT T31、第四TFT T4、第五十一TFT T51、第五十二TFT T52、第六TFT T6、第七TFT T7和自举电容器CB。

第一TFT T1可包括接收第一栅极起始信号Vst1的栅极端子、接收第一栅极起始信号Vst1的第一端子、和连接至第一节点Q的第二端子。就是说，第一TFT T1可基于第一栅极起始信号Vst1导通并且可将第一栅极起始信号Vst1提供至第一节点Q。在此，第一节点Q可连接至第六TFT T6的栅极端子，并且第一级ST1可基于第一节点Q的电压给第一栅极线GL1提供输出信号(或栅极脉冲)Gout1。此外，输出信号Gout1可被提供作为第四后级的栅极起始信号。

根据一实施方式，第二级ST2至第四级ST4的第一TFT T1可分别基于第二栅极起始信号Vst2至第四栅极起始信号Vst4导通，并且第二级ST2至第四级ST4可分别给第一节点Q提供第二栅极起始信号Vst2至第四栅极起始信号Vst4。此外，第i级STi(其中i是从5至2n的自然数)的第一TFT T1可基于第四前级的输出信号Gout(i-4)导通并且可给第一节点Q提供第四前级的输出信号Gout(i-4)。

第三TFT T3可包括连接至第二节点QB的栅极端子、连接至第一节点Q的第一端子、和接收第二驱动电压VSS的第二端子。就是说，第三TFT T3可基于第二节点QB的电压导通并且可将第一节点Q的电压放电至第二驱动电压VSS。在此，第二节点QB的电压可以是与第一节点Q的电压相反的电压。

第三十一TFT T31可包括接收第五级ST5的输出信号Gout5或第四后级的输出信号的栅极端子、连接至第一节点Q的第一端子、和接收第二驱动电压VSS的第二端子。就是说，第三十一TFT T31可基于第五级ST5的输出信号Gout5导通并且可将第一节点Q的电压放电至第二驱动电压VSS。

根据一实施方式，第j级STj(其中j是从1至2n-4的自然数)的第三十一TFT T31可基于第四后级的输出信号Gout(j+4)导通并且可将第一节点Q的电压放电至第二驱动电压VSS。此外，第2n-3级ST(2n-3)至第2n级ST(2n)的每一个的第三十一TFT T31可通过第一至第四复位时钟导通并且可将第一节点Q的电压放电至第二驱动电压VSS。

如上所述，栅极驱动器300的多个级的每一个可包括第三TFT T3和第三十一TFTT31，因而可包括将第一节点Q的电压放电的多个路径。因此，可提高第一节点Q的电压的放电特性，由此提高栅极驱动器300的可靠性。

第四TFT T4可包括接收第一驱动电压VDD的栅极端子、接收第一驱动电压VDD的第一端子、和连接至第二节点QB的第二端子。就是说，第四TFT T4可基于第一驱动电压VDD导通并且可给第二节点QB提供第一驱动电压VDD。

第五十一TFT T51可包括接收第一栅极起始信号Vst1的栅极端子、连接至第二节点QB的第一端子、和连接至第二驱动电压VSS的第二端子。就是说，第五十一TFT T51可基于第一栅极起始信号Vst1导通并且可将第二节点QB的电压放电至第二驱动电压VSS。

根据一实施方式，第二级ST2至第四级ST4的第五十一TFT T51可分别基于第二栅极起始信号Vst2至第四栅极起始信号Vst4导通并且可分别将第二节点QB的电压放电至第二驱动电压VSS。此外，第i级STi(其中i是从5至2n的自然数)的第五十一TFT T51可基于第四前级的输出信号Gout(i-4)导通并且可将第二节点QB的电压放电至第二驱动电压VSS。

第五十二TFT T52可包括连接至第一节点Q的栅极端子、连接至第二节点QB的第一端子、和连接至第二驱动电压VSS的第二端子。就是说，第五十二TFT T52可基于第一节点Q的电压导通并且可将第二节点QB的电压放电至第二驱动电压VSS。

如上所述，栅极驱动器300的多个级的每一个可包括第五十一TFT T51和第五十二TFT T52，因而可包括将第二节点QB的电压放电的多个路径。因此，可提高第二节点QB的电压的放电特性，由此提高栅极驱动器300的可靠性。

第六TFT T6可包括连接至第一节点Q的栅极端子、接收第一栅极时钟CLK1的第一端子、和连接至输出节点的第二端子。就是说，第六TFT T6可基于第一节点Q的电压导通并且可给第一栅极线GL1提供输出信号(或栅极脉冲)Gout1。此外，输出信号Gout1可被提供作为第四后级的栅极起始信号。

第七TFT T7可包括连接至第二节点QB的栅极端子、连接至输出节点的第一端子、和连接至第二驱动电压VSS的第二端子。就是说，第七TFT T7可基于第二节点QB的电压导通并且可将输出节点的电压放电至第二驱动电压VSS。

此外，自举电容器CB的一端可连接至第一节点Q，并且自举电容器CB的另一端可连接至输出节点。因此，自举电容器CB可存储第一节点Q与输出节点之间的差电压。

下文中，将参照图6和图7描述根据本公开内容一实施方式的第一级ST1的操作。

首先，当第一栅极起始信号Vst1具有高电平时，第一级ST1的第一TFT T1和第五十一TFT T51可导通。因此，可利用通过第一TFT T1提供的第一驱动电压VDD对作为自举电容器CB的一端的第一节点Q的电压VQ1预充电，并且可通过第五十一TFT T51将第二节点QB的电压放电至第二驱动电压VSS。在此，第一栅极时钟CLK1的上升时间与第一栅极起始信号Vst1的上升时间相比可延迟四个水平周期，并且第一栅极起始信号Vst1可保持高电平一直到第一栅极时钟CLK1的上升时间之前。因此，第六TFT T6可基于具有高电平并且被充电到第一节点Q中的第一栅极起始信号Vst1导通并且可通过输出节点给第一栅极线GL1提供具有低电平的第一栅极时钟CLK1。此时，可通过第五十一TFT T51和第五十二TFT T52的每一个将第二节点QB的电压放电至第二驱动电压VSS，并且第七TFT T7可保持截止状态。

随后，当第一栅极起始信号Vst1具有低电平并且第一栅极时钟CLK1具有高电平时，第一栅极时钟CLK1可通过仍处于导通状态的第六TFT T6施加至作为自举电容器CB的另一端的输出节点。因此，作为自举电容器CB的一端的第一节点Q可自举，从而具有更高的高电平电压。因此，第六TFT T6可被置于完全导通状态并且可给栅极线GL1提供第一栅极时钟CLK1作为第一栅极脉冲Gout1，而没有电压损失。此时，可通过第五十一TFT T51和第五十二TFT T52的每一个将第二节点QB的电压放电至第二驱动电压VSS，并且第七TFT T7可保持截止状态。

最后，当从第五级ST5或第四后级给第三十一级TFT T31的栅极端子提供具有高电平的输出信号Gout5时，第三十一级TFT T31可导通并且可将第一节点Q的电压VQ1放电至第二驱动电压VSS。因此，第六TFT T6可截止并且不给输出节点提供第一栅极时钟CLK1，并且第五十二TFT T52可截止并且不将第二节点QB的电压放电至第二驱动电压VSS。因此，基于通过第四TFT T4提供的第一驱动电压VDD，第二节点QB的电压可具有高电平，并且第七TFTT7可导通并且可将输出节点的电压放电至第二驱动电压VSS。结果，当输出节点的电压被放电至第二驱动电压VSS时，第一级ST1可给第一栅极线GL1提供栅极截止电压。

此外，除上面给出的描述(例如，第二栅极起始信号Vst2至第四栅极起始信号Vst4以及第一时钟至第四时钟)之外，第二级ST2至第2n级ST2n的每一个的构造和操作与上述第一级ST1相同，因而省略它们的描述。

图8是用于描述减小图2中所示的显示设备中的边框区域的效果的示图。图9是用于描述减小图2中所示的显示设备中的栅极脉冲的延迟的效果的示图。

参照图8和图9，在相关技术的具有大显示面板的显示设备中，通过使用双倍供给方法或隔行扫描方法给多条栅极线提供栅极脉冲。

在图8中，在由双倍供给方法驱动的相关技术的显示设备中，在基板的左侧非显示区域和右侧非显示区域的每一个中设置多个级。在这种情况下，相关技术的显示设备具有其中左侧非显示区域和右侧非显示区域由于包括第一栅极时钟CLK1至第八栅极时钟CLK8的时钟线CLK的宽度w1和多个级的每一个的宽度w2而增加的问题。相关技术的显示设备具有其中随着栅极驱动器以高速度(或高频率)驱动，非显示区域增加的问题。

为了解决这种问题，在根据本公开内容的显示设备10中，第一栅极驱动电路310的奇数级ST1至ST(2n-1)可设置在显示面板100的左边缘(或第二非显示区域NA2)中，第二栅极驱动电路320的偶数级ST2至ST2n可设置在显示面板100的右边缘(或第三非显示区域NA3)中，并且第三栅极驱动电路330的奇数级ST1至ST(2n-1)和偶数级ST2至ST2n可设置在显示面板100的下边缘(或第四非显示区域NA4)中。因此，与相关技术的显示设备相比，在第一栅极驱动电路310中，包括第一栅极时钟CLK1、第三栅极时钟CLK3、第五栅极时钟CLK5和第七栅极时钟CLK7的时钟线CLK的宽度w3和奇数级ST1至ST(2n-1)的每一个的宽度w4可减小。

例如，在由双倍供给方法驱动的相关技术的显示设备中，为了使第一级ST1至第四级ST4设置在特定间隔h1中，第二宽度w2增加。另一方面，在根据本公开内容的第一栅极驱动电路310中，通过减少特定间隔h1中设置的级的数量，奇数级ST1和ST3每一个的宽度w4可减小。因此，在根据本公开内容的第一栅极驱动电路310中，由于在特定间隔h1中仅设置奇数级ST1和ST3，因此甚至在驱动大显示面板的情况下也可减小非显示区域。

在图9中，在由隔行扫描方法驱动的相关技术的显示设备中，多个级中的奇数级ST(2n-1)设置在基板的左侧非显示区域中，并且多个级中的偶数级ST2n设置在基板的右侧非显示区域中。在这种情况下，包括大显示面板的相关技术的显示设备具有其中随着栅极线GL(2n)变得更远离级，栅极时钟Gout被延迟的问题。因此，在相关技术的显示设备中，在栅极线GL(2n)中的直接从级接收栅极时钟的一端与栅极线GL(2n)中的远离该级的另一端之间发生输出差异。此外，在相关技术的显示设备中，在栅极时钟Gout中发生延迟，导致其中在高速驱动(或高频驱动)中产生图像缺陷的问题。

为了解决这种问题，在根据本公开内容的显示设备10中，第一栅极驱动电路310的奇数级ST1至ST(2n-1)可设置在第一显示区域AA1的一端，并且第三栅极驱动电路330的奇数级ST1至ST(2n-1)可设置在第二显示区域AA2的另一端。此外，在根据本公开内容的显示设备10中，第二栅极驱动电路320的偶数级ST2至ST2n可设置在第二显示区域AA2的一端，并且第三栅极驱动电路330的偶数级ST2至ST2n可设置在第一显示区域AA1的另一端。

因此，第一栅极驱动电路310的奇数级ST1至ST(2n-1)可直接给奇数栅极线GL1至GL(2n-1)的一端提供栅极脉冲，并且第三栅极驱动电路330的奇数级ST1至ST(2n-1)可通过第一连接线CL1给第二显示区域AA2的奇数栅极线GL1至GL(2n-1)的点提供栅极脉冲。以这种方式，第二栅极驱动电路320的偶数级ST2至ST2n可直接给偶数栅极线GL2至GL(2n)的一端提供栅极脉冲，并且第三栅极驱动电路330的偶数级ST2至ST(2n)可通过第二连接线CL2给第一显示区域AA1的偶数栅极线GL2至GL(2n)的点提供栅极脉冲。

因此，根据本公开内容的显示设备10可防止在栅极时钟Gout中发生延迟，由此防止在栅极线GL(2n)的端部之间产生输出差异。因此，根据本公开内容的显示设备10可防止在高速驱动(或高频驱动)中发生延迟，因而可容易执行大显示面板的高速驱动，由此提高图像质量。

结果，由于根据本公开内容的显示设备10包括第一栅极驱动电路310至第三栅极驱动电路330，所以可减小左侧边框区域和右侧边框区域，并且不会发生栅极脉冲的延迟，由此容易实现高速驱动。换句话说，在根据本公开内容的显示设备10中，由于第一栅极驱动电路310至第三栅极驱动电路330单独分别设置在除设置有焊盘部的第一非显示区域NA1之外的第二显示区域NA2至第四显示区域NA4，因此可减小第二非显示区域NA2和第三非显示区域NA3的每一个的面积，并且可防止在显示区域AA中产生栅极脉冲之间的输出差异。

图10是图解根据第二实施方式的显示设备中的多个级与多条栅极线之间的连接关系的示图。图11是图解图10中所示的显示设备中的第一栅极驱动电路的示图。图12是图解图10中所示的显示设备中的第二栅极驱动电路的示图。图13是图解图10中所示的显示设备中的第三栅极驱动电路的示图。在此，可仅通过修改第一奇数时钟线CLK_ODD1和第二奇数时钟线CLK_ODD2以及第一偶数时钟线CLK_EVEN1和第二偶数时钟线CLK_EVEN2的构造来实现图10至图13中所示的根据第二实施方式的显示设备，因而将简要描述或省略与上述构造相同的构造。

参照图10至图13，第一奇数时钟线CLK_ODD1可从显示驱动器200延伸至第二非显示区域NA2并且可连接至第一栅极驱动电路310的奇数级ST1至ST(2n-1)。

第二奇数时钟线CLK_ODD2可经过第三非显示区域NA3，可从显示驱动器200延伸至第四非显示区域NA4，并且可连接至第三栅极驱动电路330的奇数级ST1至ST(2n-1)。

第一偶数时钟线CLK_EVEN1可从显示驱动器200延伸至第三非显示区域NA3并且可连接至第二栅极驱动电路320的偶数级ST2至ST(2n)。

第二偶数时钟线CLK_EVEN2可经过第二非显示区域NA2，可从显示驱动器200延伸至第四非显示区域NA4，并且可连接至第三栅极驱动电路330的偶数级ST2至ST(2n)。

如上所述，由于通过修改根据第一实施方式的显示设备的每个时钟线的构造来实现根据第二实施方式的显示设备10，因此可减小每个时钟线的负载，并且第一栅极时钟CLK1至第八栅极时钟CLK8可容易传输至栅极驱动器300的每个级。

图14是用于描述减小图10中所示的显示设备中的非显示区域的效果的示图。

参照图14，在由双倍供给方法驱动的相关技术的显示设备中，在基板的左侧非显示区域和右侧非显示区域的每一个中设置多个级。在这种情况下，相关技术的显示设备具有其中左侧非显示区域和右侧非显示区域由于包括第一栅极时钟CLK1至第八栅极时钟CLK8的时钟线CLK的宽度w1和多个级的每一个的宽度w2而增加的问题。相关技术的显示设备具有其中随着栅极驱动器以高速度(或高频率)驱动，非显示区域增加的问题。

为了解决这种问题，在根据本公开内容的显示设备10中，第一栅极驱动电路310的奇数级ST1至ST(2n-1)可设置在显示面板100的左边缘(或第二非显示区域NA2)中，第二栅极驱动电路320的偶数级ST2至ST2n可设置在显示面板100的右边缘(或第三非显示区域NA3)中，并且第三栅极驱动电路330的奇数级ST1至ST(2n-1)和偶数级ST2至ST2n可设置在显示面板100的下边缘(或第四非显示区域NA4)中。因此，与相关技术的显示设备相比，在第一栅极驱动电路310中，奇数级ST1至ST(2n-1)的每一个的宽度w4可减小。

结果，由于根据本公开内容的显示设备10包括第一至第三栅极驱动电路310和330，所以可减小左侧非显示区域和右侧非显示区域，并且不会发生栅极脉冲的延迟，由此容易实现高速驱动。换句话说，在根据本公开内容的显示设备10中，由于第一栅极驱动电路310至第三栅极驱动电路330单独分别设置在除设置有焊盘部的第一非显示区域NA1之外的第二显示区域NA2至第四显示区域NA4，因此可减小第二非显示区域NA2和第三非显示区域NA3的每一个的面积，并且可防止在显示区域AA中产生栅极脉冲之间的输出差异。

此外，当显示面板100是液晶显示面板时，可将包括晶体管的下基板暴露在显示设备10的外部，因而可减小覆盖或支撑第一至第四非显示区域的前盖的边框的宽度。

例如，一般来说，设置在第一非显示区域中的焊盘部可设置在下基板上，上基板可结合至下基板且液晶位于上基板与下基板之间，并且上基板可暴露在显示设备的外部。就是说，使用显示设备的用户可观看通过上基板显示的图像。在这种情况下，由于应当暴露焊盘部，因此上基板的尺寸可实现为小于下基板的尺寸。因此，焊盘部也可会暴露在能够被用户看到的方向上，因而焊盘部可被前盖覆盖以便不被用户看到。因此，即使当根据本公开内容减小了第二至第四非显示区域的每一个的面积时，第一非显示区域的面积也不会减小，特别是，覆盖第一非显示区域的前盖的边框的宽度不会减小。

然而，当下基板设置在显示设备10的外部方向(即，被用户观看的方向)上并且上基板设置在显示设备10的内部方向(即，朝向背光单元的方向)上时，可减小覆盖或支撑第一非显示区域的前盖的边框的宽度。

就是说，根据本公开内容的上述布置结构，即使当第一非显示区域的尺寸没有实质减小时，焊盘部也不会暴露在显示设备10的外部方向上，因而可减小用于覆盖设置有焊盘部的第一非显示区域的前盖的边框的宽度。在这种情况下，根据本公开内容，由于减小了第二非显示区域和第三非显示区域的每一个的面积，因此可减小分别覆盖或支撑第二非显示区域和第三非显示区域的前盖的边框的宽度。因此，根据本公开内容，可减小分别覆盖或支撑第一至第四非显示区域的前盖的边框的宽度。下文中，将参照图20至图22详细描述。

在下面的描述中，第一连接线CL1和第二连接线CL2的通用名称可以是连接线CL。下文中，将描述栅极线和连接线的连接结构。在下面的描述中，将省略或简要给出与上面的描述相同或相似的描述。

图15是示意性图解图2和图10中所示的显示面板的剖面的示例图。具体地，(a)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第一像素P1截取的剖面，(b)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第二像素P2截取的剖面，(c)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第三像素P3截取的剖面。为了便于描述，在(a)、(b)和(c)中所示的剖面中，还示出了在剖面中未直接示出的元件。提供额外的描述，(a)、(b)和(c)中所示的剖面是用于描述栅极线GL和第二连接线GL2的布置结构，并且为了便于描述，示意性地示出了其他元件。

首先，参照图15的(a)，由于第一像素P1仅包括图2和图10中所示的栅极线GL，因此在第一像素P1的剖面中不包括第二连接线CL2。

在这种情况下，如(a)中所示，显示面板100的第一像素P1可包括基板101；设置在基板101上的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108和钝化层107中的接触孔电连接至第二电极106。

当显示面板100是液晶显示面板时，如图15中所示，公共电极111可进一步设置在平坦化层108上并且可被绝缘层109覆盖。在这种情况下，像素电极110可设置在绝缘层109上并且可通过形成在绝缘层109、平坦化层108和钝化层107中的接触孔电连接至第二电极106。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，开关晶体管)的功能，该晶体管用于控制液晶显示面板中包括的液晶的光透射率。该描述可应用于图15的(b)和(c)中所示的显示面板100。

当显示面板100是有机发光显示面板时，可省略公共电极111和绝缘层109。在这种情况下，像素电极110可以是有机发光二极管(OLED)的阳极，OLED中包括的发光层可设置在像素电极110上，并且OLED中包括的阴极可设置在发光层上。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，驱动晶体管)的功能，该晶体管用于控制从有机发光显示面板中包括的OLED发射的光量。该描述可应用于图15的(b)和(c)中所示的显示面板100。

参照图15的(b)，在第二像素P2中，栅极线GL可与图2和图10中所示的第二连接线CL2交叉。

在这种情况下，如(b)中所示，显示面板100的第二像素P2可包括基板101；设置在基板101上的第二连接线CL2；覆盖第二连接线CL2的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108和钝化层107中的接触孔电连接至第二电极106。

就是说，在本公开内容中，如(b)中所示，第一连接线CL1和第二连接线CL2可设置在基板101上并且可被高耐热性平坦化层102覆盖。

最后，参照图15的(c)，在第三像素P3中，栅极线GL可连接至图2和图10中所示的第二连接线CL2。

在这种情况下，如(c)中所示，显示面板100的第三像素P3可包括基板101；设置在基板101上的第二连接线CL2；覆盖第二连接线CL2的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108和钝化层107中的接触孔电连接至第二电极106。

特别是，如(c)中所示，第二连接线CL2可通过形成在高耐热性平坦化层102中的接触孔连接至栅极线GL，而且第一连接线CL1可通过形成在高耐热性平坦化层102中的接触孔连接至栅极线GL。

提供额外的描述，如图1、图2和图10中所示，连接线CL可沿从显示面板100的第四非显示区域NA4向第一非显示区域NA1的方向(即，第二方向)延伸，并且栅极线GL可沿与连接线CL不同的方向(具体地，垂直于第二方向的第一方向)延伸。

在这种情况下，如图15中所示，连接线CL可设置在基板101上，通过高耐热性平坦化层102与栅极线GL绝缘，并且通过形成在高耐热性平坦化层102中的接触孔连接至栅极线GL。

如上所述连接线CL包括在基板101中并且基板101被高耐热性平坦化层102覆盖的原因是为了降低连接线CL的负载并且减小在连接线CL与显示面板100中包括的各种金属(例如，第一电极105、第二电极106、公共电极111和数据线)中的至少一个之间产生的寄生电容。

具体地，随着高耐热性平坦化层102的厚度变厚，设置在高耐热性平坦化层102上的金属与连接线CL之间的间隔可增加，因而可减小在连接线CL与这些金属之间产生的寄生电容的大小。就是说，高耐热性平坦化层102可执行将连接线CL的上端平坦化的功能以及减小在连接线CL与其他金属之间产生的寄生电容的功能。

在这种情况下，由于在高耐热性平坦化层102上设置各自需要高温工艺的栅极线GL、半导体104、第一电极105和第二电极106，因此高耐热性平坦化层102应当使用高耐热性材料。

因此，高耐热性平坦化层102的相对介电常数应当大于2小于4，高耐热性平坦化层102的均匀度(Max-Min)应当大于0小于0.2μm，在400℃以上的温度下对氧化物执行的高温工艺中，高耐热性平坦化层102的重量损失应当大于0.1％且小于1％，高耐热性平坦化层102应当化学稳定，使得不会因金属蚀刻而发生材料特性的损失或变形，并且不同层的接触特性应当优良。就是说，重量损失、相对介电常数和均匀度应当尽可能小。

此外，当包括高耐热性平坦化层102的显示面板是液晶显示面板时，高耐热性平坦化层102应当具有70％至100％的透射率。

就是说，高耐热性平坦化层102可包括具有与氧化硅(SiO₂)的物理特性相似的物理特性的材料。

图16是示意性图解图2和图10中所示的显示面板的剖面的另一示例图。具体地，(a)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第一像素P1截取的剖面，(b)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第二像素P2截取的剖面，(c)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第三像素P3截取的剖面。为了便于描述，在(a)、(b)和(c)中所示的剖面中，还示出了在剖面中未直接示出的元件。提供额外的描述，(a)、(b)和(c)中所示的剖面是用于描述栅极线GL和第二连接线GL2的布置结构，并且为了便于描述，示意性地示出了其他元件。

首先，参照图16的(a)，由于第一像素P1仅包括图2和图10中所示的栅极线GL，因此在第一像素P1的剖面中不包括第二连接线CL2。

当显示面板100是液晶显示面板时，如图16中所示，公共电极111可进一步设置在平坦化层108上并且可被绝缘层109覆盖。在这种情况下，像素电极110可设置在绝缘层109上并且可通过形成在绝缘层109、平坦化层108和钝化层107中的接触孔电连接至第二电极106。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，开关晶体管)的功能，该晶体管用于控制液晶显示面板中包括的液晶的光透射率。该描述可应用于图16的(b)和(c)中所示的显示面板100。

当显示面板100是有机发光显示面板时，可省略公共电极111和绝缘层109。在这种情况下，像素电极110可以是OLED的阳极，OLED中包括的发光层可设置在像素电极110上，并且OLED中包括的阴极可设置在发光层上。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，驱动晶体管)的功能，该晶体管用于控制从有机发光显示面板中包括的OLED发射的光量。该描述可应用于图16的(b)和(c)中所示的显示面板100。

参照图16的(b)，在第二像素P2中，栅极线GL可与图2和图10中所示的第二连接线CL2交叉。

在这种情况下，如(b)中所示，显示面板100的第二像素P2可包括基板101；设置在基板101上的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上的第二连接线CL2；覆盖第二连接线CL2和栅极绝缘层103的钝化层107；设置在钝化层107上的平坦化层108；和设置在平坦化层108上的像素电极110。

就是说，在本公开内容中，如(b)中所示，第一连接线CL1和第二连接线CL2可设置在栅极绝缘层103上。

在这种情况下，可通过与设置在栅极绝缘层103上并且构成晶体管(TFT)的第一电极105和第二电极106相同的工序形成连接线CL。

就是说，可在栅极绝缘层103上设置各自构成像素中包括的晶体管的第一电极105和第二电极106，并且可在栅极绝缘层103的上端在与第一电极105和第二电极106相同的层中形成连接线CL。

此外，由于第一电极105和第二电极106设置在半导体层104上，因此连接线CL可设置在通过与半导体104相同的工序形成的另一半导体104a上。

就是说，可通过与构成TFT的第一电极105和第二电极106相同的工序形成连接线CL。在这种情况下，连接线CL可直接设置在栅极绝缘层103上，或者可设置在通过与构成晶体管(TFT)的半导体104相同的工序形成的另一半导体104a上，以便具有与第一电极105和第二电极106的每一个相同的结构。

最后，参照图16的(c)，在第三像素P3中，栅极线GL可连接至图2和图10中所示的第二连接线CL2。

在这种情况下，如(c)中所示，显示面板100的第三像素P3可包括基板101；设置在基板101上的第二连接线CL2；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上并且通过形成在栅极绝缘层103中的接触孔电连接至栅极线GL的另一半导体104a；设置在另一半导体104a上的第二连接线CL2；覆盖第二连接线CL2和另一半导体104a的钝化层107；设置在钝化层107上的平坦化层108；和设置在平坦化层108上的像素电极110。

如上所述，第二连接线CL2可直接设置在栅极绝缘层103上，在这种情况下，第二连接线CL2可通过形成在栅极绝缘层103中的接触孔电连接至栅极线GL。

当如上所述在基板101中包括连接线CL时，即使不用额外的掩模也可形成连接线CL。

在上面的描述中，可在基板101上设置高耐热性平坦化层102，或者在上面参照图16描述的实施方式中，可省略高耐热性平坦化层102。

然而，在上面参照图16描述的实施方式中，当应当在基板101上设置其他金属而不是连接线CL时，高耐热性平坦化层102可执行减小设置在高耐热性平坦化层102上的各种金属与其他金属之间的寄生电容的功能。

在这种情况下，高耐热性平坦化层102可包括上面参照图15描述的物理特性。

下文中，将参照图17至图19描述用于减小寄生电容的显示面板的结构。在下面的描述中，将省略或简要给出与上面的描述相同或相似的描述。

图17是示意性图解图2和图10中所示的显示面板的剖面的另一示例图。具体地，(a)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第一像素P1截取的剖面，(b)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第二像素P2截取的剖面，(c)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第三像素P3截取的剖面。为便于描述，在(a)、(b)和(c)中所示的剖面中，还示出了在剖面中未直接示出的元件。提供额外的描述，(a)、(b)和(c)中所示的剖面是用于描述栅极线GL和第二连接线GL2的布置结构，并且为了便于描述，示意性地示出了其他元件。

首先，参照图17的(a)，由于第一像素P1仅包括图2和图10中所示的栅极线GL，因此在第一像素P1的剖面中不包括第二连接线CL2。

在这种情况下，如(a)中所示，显示面板100的第一像素P1可包括基板101；设置在基板101上的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的滤色器CF；设置在滤色器CF上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108、滤色器CF和钝化层107中的接触孔电连接至第二电极106。

当显示面板100是液晶显示面板时，如图17中所示，公共电极111可进一步设置在平坦化层108上并且可被绝缘层109覆盖。在这种情况下，像素电极110可设置在绝缘层109上并且可通过形成在绝缘层109、平坦化层108、滤色器CF和钝化层107中的接触孔电连接至第二电极106。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，开关晶体管)的功能，该晶体管用于控制液晶显示面板中包括的液晶的光透射率。

具体地，在显示面板100中，滤色器CF可设置在钝化层107上。滤色器CF可执行确定从像素发射的光的颜色的功能。

就是说，当显示面板100是液晶显示面板时，从设置在基板101下方的背光单元发射的光可通过滤色器CF、绝缘层109、设置在绝缘层109上的液晶和设置在液晶上的上基板传输到外部。因此，用户可看到通过上基板输出的彩色光。

该描述可应用于图17的(b)和(c)中所示的显示面板100。

当显示面板100是有机发光显示面板时，可省略公共电极111和绝缘层109。在这种情况下，像素电极110可以是OLED的阳极，OLED中包括的发光层可设置在像素电极110上，并且OLED中包括的阴极可设置在发光层上。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，驱动晶体管)的功能，该晶体管用于控制从有机发光显示面板中包括的OLED发射的光量。

就是说，当显示面板100是有机发光显示面板时，像素电极110可通过形成在钝化层107、滤色器CF和平坦化层108中的接触孔电连接至第二电极106，并且滤色器CF可设置在像素电极110下方。由于图17图解了有机发光显示面板的剖面，因此未示出滤色器CF在像素电极110下方。然而，在平面图中，滤色器CF可在像素电极110中的除形成有接触孔的部分之外的部分处设置在像素电极110下方。

在这种情况下，像素电极110可执行有机发光显示面板的阳极电极的功能，因而如上所述，发光层可设置在像素电极110上，并且阴极可设置在发光层上。

从发光层发射的光可通过滤色器CF、栅极绝缘层103、高耐热性平坦化层102和基板101传输到外部。因此，用户可看到通过基板101输出的彩色光。

该描述可应用于图17的(b)和(c)中所示的显示面板100。参照图17的(b)，在第二像素P2中，栅极线GL可与图2和图10中所示的第二连接线CL2交叉。

在这种情况下，如(b)中所示，显示面板100的第二像素P2可包括基板101；设置在基板101上的第二连接线CL2；覆盖第二连接线CL2的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的滤色器CF；设置在滤色器CF上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108、滤色器CF和钝化层107中的接触孔电连接至第二电极106。

就是说，在本公开内容中，如(b)中所示，第一连接线CL1和第二连接线CL2可设置在基板101上并且可被高耐热性平坦化层102覆盖。最后，参照图17的(c)，在第三像素P3中，栅极线GL可连接至图2和图10中所示的第二连接线CL2。

在这种情况下，如(c)中所示，显示面板100的第三像素P3可包括基板101；设置在基板101上的第二连接线CL2；覆盖第二连接线CL2的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上以与栅极线GL重叠的半导体104；设置在半导体104上的第一电极105；设置在半导体104上从而与第一电极105分隔开的第二电极106；覆盖第一电极105、第二电极106和半导体104的钝化层107；设置在钝化层107上的滤色器CF；设置在滤色器CF上的平坦化层108；和设置在平坦化层108上的像素电极110，像素电极110通过形成在平坦化层108、滤色器和钝化层107中的接触孔电连接至第二电极106。

在这种情况下，如图17中所示，连接线CL可设置在基板101上，通过高耐热性平坦化层102与栅极线GL绝缘，并且通过形成在高耐热性平坦化层102中的接触孔连接至栅极线GL。

此外，如上所述，由于在钝化层107与平坦化层108之间设置滤色器CF，因此可减小在设置于平坦化层108上的金属线与设置在钝化层107下方的金属线之间产生的寄生电容。下文中，将参照图19进行描述。

图18是示意性图解图2和图10中所示的显示面板的剖面的另一示例图。具体地，(a)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第一像素P1截取的剖面，(b)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第二像素P2截取的剖面，(c)示意性地图解了与栅极线GL平行地沿图2和图10中所示的第三像素P3截取的剖面。为便于描述，在(a)、(b)和(c)中所示的剖面中，还示出了在剖面中未直接示出的元件。提供额外的描述，(a)、(b)和(c)中所示的剖面是用于描述栅极线GL和第二连接线GL2的布置结构，并且为了便于描述，示意性地示出了其他元件。

首先，参照图18的(a)，由于第一像素P1仅包括图2和图10中所示的栅极线GL，因此在第一像素P1的剖面中不包括第二连接线CL2。

当显示面板100是液晶显示面板时，如图18中所示，公共电极111可进一步设置在平坦化层108上并且可被绝缘层109覆盖。在这种情况下，像素电极110可设置在绝缘层109上并且可通过形成在绝缘层109、平坦化层108、滤色器CF和钝化层107中的接触孔电连接至第二电极106。第一电极105、第二电极106、半导体104、栅极绝缘层103和栅极线GL的每一个可执行晶体管(TFT)(具体地，开关晶体管)的功能，该晶体管用于控制液晶显示面板中包括的液晶的光透射率。

该描述可应用于图18的(b)和(c)中所示的显示面板100。

就是说，当显示面板100是有机发光显示面板时，像素电极110可通过形成在钝化层107、滤色器CF和平坦化层108中的接触孔电连接至第二电极106，并且滤色器CF可设置在像素电极110下方。由于图18图解了有机发光显示面板的剖面，因此未示出滤色器CF在像素电极110下方。然而，在平面图中，滤色器CF可在像素电极110中的除形成有接触孔的部分之外的部分处设置在像素电极110下方。

该描述可应用于图18的(b)和(c)中所示的显示面板100。

参照图18的(b)，在第二像素P2中，栅极线GL可与图2和图10中所示的第二连接线CL2交叉。

在这种情况下，如(b)中所示，显示面板100的第二像素P2可包括基板101；设置在基板101上的高耐热性平坦化层102；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上的第二连接线CL2；覆盖第二连接线CL2和栅极绝缘层103的钝化层107；设置在钝化层107上的滤色器CF；设置在滤色器CF上平坦化层108；和设置在平坦化层108上的像素电极110。

最后，参照图18的(c)，在第三像素P3中，栅极线GL可连接至图2和图10中所示的第二连接线CL2。

在这种情况下，如(c)中所示，显示面板100的第三像素P3可包括基板101；设置在基板101上的第二连接线CL2；设置在高耐热性平坦化层102上的栅极线GL；设置在栅极线GL上的栅极绝缘层103；设置在栅极绝缘层103上并且通过形成在栅极绝缘层103中的接触孔电连接至栅极线GL的另一半导体104a；设置在另一半导体104a上的第二连接线CL2；覆盖第二连接线CL2和另一半导体104a的钝化层107；设置在钝化层107上的滤色器CF；设置在滤色器CF上的平坦化层108；和设置在平坦化层108上的像素电极110。

当如上所述在基板101中包括连接线CL时，即使不用额外的掩模也可形成连接线CL。在上面的描述中，可在基板101上设置高耐热性平坦化层102，或者在上面参照图18描述的实施方式中，可省略高耐热性平坦化层102。

然而，在上面参照图18描述的实施方式中，当在基板101上设置其他金属而不是连接线CL时，高耐热性平坦化层102可执行减小设置在高耐热性平坦化层102上的各种金属与其他金属之间的寄生电容的功能。

在这种情况下，高耐热性平坦化层102可包括上面参照图17描述的物理特性。

图19是用于描述在根据本公开内容的显示设备中寄生电容减小的原理的示例图。图19的(a)是相关技术的显示面板的剖面图，图19的(b)是上面参照图17描述的显示面板的剖面图，图19的(c)是上面参照图18描述的显示面板的剖面图。

如上面参照图17和图18所述，在显示面板中，可在钝化层107上设置滤色器CF。

滤色器CF减小在设置于平坦化层108上的金属或金属线与设置在钝化层107下方的金属或金属线之间产生的寄生电容。

例如，当显示面板是液晶显示面板时，其中如图19的(a)中所示在钝化层107与平坦化层108之间未设置有滤色器的液晶显示面板中的栅极线GL与公共电极111之间的距离可小于其中如图19的(b)中所示在钝化层107与平坦化层108之间设置有滤色器的液晶显示面板中的栅极线GL与公共电极111之间的距离，而且可小于连接线CL与公共电极111之间的距离。寄生电容一般与距离成反比，因而随着两个电极之间的距离增加，寄生电容可减小。

因此，其中如图19的(b)中所示在钝化层107与平坦化层108之间设置有滤色器的液晶显示面板中的栅极线GL与公共电极111之间的寄生电容可小于其中如图19的(a)中所示在钝化层107与平坦化层108之间未设置有滤色器的相关技术液晶显示面板中的栅极线GL与公共电极111之间的寄生电容。此外，如图19的(c)中所示，在其中连接线CL设置在钝化层107与高耐热性平坦化层102之间的液晶显示面板中，基于设置在钝化层107与平坦化层108之间的滤色器CF，连接线CL与公共电极111之间的距离可增加更多，因而可减小连接线CL与公共电极111之间的寄生电容。

此外，图19的(c)中所示的本公开内容的液晶显示面板中的连接线CL与公共电极111之间的寄生电容可小于其中在连接线CL与平坦化层108之间未设置有滤色器的相关技术液晶显示面板中的连接线CL与公共电极111之间的寄生电容。

在这种情况下，根据上述本公开内容，上面描述了其中可减小设置在滤色器CF下方的栅极线GL或连接线CL与设置在滤色器CF上的公共电极111之间的寄生电容的特征。

然而，本公开内容不限于此。

就是说，在应用于本公开内容的显示面板中，由于在钝化层107与平坦化层108之间设置滤色器CF，因此与其中在钝化层107与平坦化层108之间未设置有滤色器CF的相关技术液晶显示面板的寄生电容相比，设置在平坦化层108上的各种金属(例如，公共电极、像素电极、阳极电极、阴极电极和各种电源线)与设置在滤色器CF下方的各种金属(例如，栅极线、连接线、数据线、触摸电极和各种电源线)之间的寄生电容可减小。

提供额外的描述，在本公开内容中，滤色器CF可执行减小设置在滤色器CF下方和上方的金属之间的寄生电容的功能。

图20是用于描述在根据本公开内容的显示设备中，在显示面板上附接电路膜的方法的示例图。图21是图解将图20中所示的显示面板附接在前盖上的示例的示例图。图22是图解图21中所示的显示面板的前部的示例图。

首先，参照图20，显示面板100可包括下基板180和上基板190。当显示面板100是液晶显示面板时，液晶可灌入下基板180与上基板190之间的区域中。

下基板180可形成为上面参照图15至图19描述的各种类型。

当显示面板100是液晶显示面板时，上基板190可执行与下基板180一起保持灌入的液晶的功能。

当显示面板100是有机发光显示面板时，上基板190可执行覆盖下基板180以防止水分渗透到下基板180中包括的OLED中的功能。

上述焊盘部170可设置在下基板180中，并且电路膜210可连接至焊盘部170，然后可弯折并设置在显示面板的下端。

具体地，在相关技术的显示面板中，如图20的(a)中所示，与下基板180中包括的焊盘部170连接的电路膜210可沿下基板180的侧表面弯折并且可设置在下基板180的下端。

然而，在应用于本公开内容的显示面板中，如图20的(b)中所示，与下基板180中包括的焊盘部170连接的电路膜210可沿上基板190的侧表面弯折并且可设置在上基板190的下端。

就是说，在相关技术的显示设备中，如(a)中所示，图像I可通过上基板190输出到外部，而在根据本公开内容的显示设备中，如(b)中所示，图像I可通过下基板180输出到外部。

在这种情况下，在根据本公开内容的显示设备中，如图21中所示，焊盘部170中包括的多个焊盘171可不暴露在外部，因而用于支撑显示面板的前盖160可不需要覆盖焊盘部170。

前盖160可执行支撑显示面板100的功能，或者可执行形成显示设备的外观的功能。在前盖160执行支撑显示面板100的功能的情况下，显示设备的外壳可更多覆盖前盖160。然而，显示设备的外壳的外观可基于前盖160的外观，因而即使在显示设备进一步包括外壳的情况下，也可相同地应用该描述和下面的描述。下文中，为了便于描述，作为本公开内容的示例将描述其中前盖160形成显示设备的外观的显示设备。

就是说，当用户观看根据本公开内容的显示设备前部时，如图21和图22中所示，可暴露出显示面板100的整个前表面以及仅前盖160的侧部161。在这种情况下，焊盘部170中包括的焊盘171可被下基板180覆盖，因而不会暴露在外部。

就是说，在根据本公开内容的显示设备中，由于焊盘部170中包括的焊盘171不暴露在外部，因此可不设置应用于相关技术显示设备的前表面前盖部。

因此，显示面板100的整个前表面以及仅前盖160的侧部161可暴露于用户。此外，即使当显示面板100的前表面的边缘部分被前盖160覆盖和支撑时，为了实现支撑显示面板100的目的，被前盖160覆盖的部分也会设定得尽可能地小。

因此，在根据本公开内容的显示设备中，边框的宽度B可设定为等于前盖160的侧部161的每一个的宽度，或者为了实现支撑显示面板100的目的可设定得尽可能地小。

此外，在根据本公开内容的显示设备中，显示面板100的四个侧表面中包括的边框的宽度可相等。因此，可提高显示设备的美观。

提供额外的描述，在根据本公开内容的显示设备中，包括晶体管的TFT基板(即，下基板180)可暴露在显示设备10的外部，因而可减小用于覆盖或支撑第一至第四非显示区域的每一个的前盖的边框的宽度。

就是说，根据上述布置结构，尽管在本公开内容中没有实质减小第一非显示区域的尺寸，但在朝向显示设备10的外部的方向上可不暴露焊盘部，因而可减小用于覆盖包括焊盘部的第一非显示区域的前盖的边框的宽度。在这种情况下，根据本公开内容，由于减小了第二非显示区域和第三非显示区域的每一个的面积，因此可减小用于覆盖或支撑第二非显示区域和第三非显示区域的每一个的前盖的边框的宽度。因此，根据本公开内容，用于覆盖或支撑第一至第四非显示区域的前盖的边框的宽度全都可减小。

将简要描述上述本公开内容的特征。

第一，在本公开内容中，由于栅极驱动电路设置在除焊盘部之外的三个表面的每一个的非显示区域中，因此可减小左侧边框区域和右侧边框区域，并且可去除栅极脉冲的延迟，由此容易实现高速驱动。

第二，在本公开内容中，可在基板101上设置连接线CL，并且可在连接线CL与栅极线GL之间设置高耐热性平坦化层102，由此减小在设置于高耐热性平坦化层102上的金属与连接线CL之间产生的寄生电容。

此外，寄生电容可减小，因而可减小包括金属的金属线的宽度，由此减小非显示区域中包括的金属线的宽度。因此，可更多地减小非显示区域的宽度。

第三，在本公开内容中，可在钝化层107与平坦化层108之间设置滤色器CF，由此减小设置在平坦化层108上的金属与设置在钝化层107下方的金属之间的寄生电容。

此外，寄生电容可减小，因而可减小包括金属的金属线的宽度，由此减小设置在非显示区域中的金属线的宽度。因此，可更多地减小非显示区域的宽度。

第四，在本公开内容中，各自构成显示面板100的下基板180和上基板190之中的包括焊盘部170的下基板180可设置成面向根据本公开内容的显示设备的外部，因而与相关技术的显示设备相比，可减小与显示设备的四个非显示区域对应的四个边框的宽度，特别是，四个边框的宽度可相等。

此外，在本公开内容中，第一特征可与第二至第四特征中至少之一进行各种组合。

在根据本公开内容的显示设备中，由于多个栅极驱动电路分布并设置在除设置有焊盘部的第一非显示区域之外的第二至第四非显示区域中，因此第二至第四非显示区域的每一个的宽度可减小，并且可去除栅极脉冲的延迟，从而容易实现高速驱动，由此在显示区域中防止栅极脉冲之间的输出差异。

此外，根据本公开内容的显示设备可减小包括在不同层中的金属之间的寄生电容。

此外，在根据本公开内容的显示设备中，边框的宽度可被最小化，由此提高显示设备的美观。

本公开内容的上述特征、结构和效果包括在本公开内容的至少一个实施方式中，但不仅限于一个实施方式。此外，本领域技术人员可通过其他实施方式的组合或修改实现在本公开内容的至少一个实施方式中描述的特征、结构和效果。因此，与组合和修改相关的内容应当解释为在本公开内容的范围内。

在不背离本公开内容的精神或范围的情况下，可在本公开内容中进行各种修改和变化，这对于所属领域技术人员来说是显而易见的。因而，本公开内容旨在覆盖落入所附权利要求书范围及其等同范围内的本公开内容的修改和变化。

Claims

1.一种显示设备，包括：

显示面板，所述显示面板包括显示区域以及围绕所述显示区域的第一非显示区域、第二非显示区域、第三非显示区域和第四非显示区域，所述显示区域包括连接至多条栅极线的多个像素；

设置在所述第一非显示区域中的焊盘部；

第一栅极驱动电路，所述第一栅极驱动电路设置在所述第二非显示区域中，以驱动所述多条栅极线之中的第一栅极线组；

第二栅极驱动电路，所述第二栅极驱动电路设置在所述第三非显示区域中，以驱动所述多条栅极线之中的第二栅极线组；和

第三栅极驱动电路，所述第三栅极驱动电路设置在所述第四非显示区域中，以驱动所述第一栅极线组和所述第二栅极线组，

其中所述显示面板包括多条连接线，所述多条连接线将所述第一栅极线组和所述第二栅极线组的栅极线连接至所述第三栅极驱动电路。

2.根据权利要求1所述的显示设备，其中

所述多条连接线设置在所述显示面板中包括的基板上，

所述多条连接线被高耐热性平坦化层覆盖，

所述多条栅极线设置在所述高耐热性平坦化层上，并且

所述多条连接线的每一条通过形成在所述高耐热性平坦化层中的接触孔连接至相应栅极线。

3.根据权利要求1所述的显示设备，其中

所述多条连接线设置在覆盖所述多条栅极线的栅极绝缘层上，并且

所述多条连接线的每一条通过形成在所述栅极绝缘层中的接触孔连接至相应栅极线。

4.根据权利要求3所述的显示设备，其中

各自构成所述多个像素的每一个中包括的晶体管的第一电极和第二电极设置在所述栅极绝缘层上，并且

所述多条连接线在所述栅极绝缘层的上端设置在与所述第一电极和所述第二电极相同的层中。

5.根据权利要求4所述的显示设备，其中所述晶体管包括半导体，并且包括与所述半导体相同材料的另一半导体设置在所述栅极绝缘层与所述多条连接线的每一条之间。

6.根据权利要求3所述的显示设备，其中

在所述显示面板中包括的基板上设置有金属线，

所述金属线被高耐热性平坦化层覆盖，并且

所述多条栅极线设置在所述高耐热性平坦化层上。

7.根据权利要求1所述的显示设备，其中

滤色器设置在覆盖所述多个像素的每一个中包括的晶体管的钝化层上并且

平坦化层设置在所述滤色器上。

8.根据权利要求7所述的显示设备，其中

所述多条连接线设置在所述显示面板中包括的基板上，

所述多条连接线被高耐热性平坦化层覆盖，

所述多条栅极线设置在所述高耐热性平坦化层上，

所述多条连接线的每一条通过形成在所述高耐热性平坦化层中的接触孔连接至相应栅极线，并且

所述钝化层设置在所述多条栅极线上。

9.根据权利要求7所述的显示设备，其中

所述多条连接线设置在覆盖所述多条栅极线的栅极绝缘层上，

所述多条连接线的每一条通过形成在所述栅极绝缘层中的接触孔连接至相应栅极线，并且

所述钝化层设置在所述栅极绝缘层上。

10.根据权利要求1所述的显示设备，其中

所述显示面板包括：焊盘部、包括所述多个像素的下基板和覆盖所述下基板的上基板，并且

由所述显示面板产生的图像通过所述下基板输出到外部。

11.根据权利要求10所述的显示设备，其中所述焊盘部中包括的多个焊盘被所述下基板覆盖而不被暴露。

12.根据权利要求1所述的显示设备，其中

所述第一栅极线组对应于奇数栅极线，并且

所述第一栅极驱动电路包括对应于所述奇数栅极线的奇数级。

13.根据权利要求1所述的显示设备，其中

所述第二栅极线组对应于偶数栅极线，并且

所述第二栅极驱动电路包括对应于所述偶数栅极线的偶数级。

14.根据权利要求1所述的显示设备，其中所述第三栅极驱动电路包括对应于所述第一栅极线组的奇数级和对应于所述第二栅极线组的偶数级。

15.根据权利要求14所述的显示设备，其中所述多条连接线包括：

将所述第三栅极驱动电路的奇数级连接至所述第一栅极线组的第一连接线；和

将所述第三栅极驱动电路的偶数级连接至所述第二栅极线组的第二连接线。

16.根据权利要求1所述的显示设备，其中所述显示区域包括：

与所述第一栅极驱动电路相邻的第一显示区域；和

与所述第二栅极驱动电路相邻的第二显示区域。

17.根据权利要求2、6和8之一所述的显示设备，其中

所述高耐热性平坦化层的相对介电常数为大于2小于4，

所述高耐热性平坦化层的均匀度为大于0小于0.2μm，并且

所述高耐热性平坦化层的重量损失为大于0.1％且小于1％。