JP2020526011A - 光ガイドを使用して導電性バイアを形成する方法および構造体 - Google Patents

光ガイドを使用して導電性バイアを形成する方法および構造体 Download PDF

Info

Publication number
JP2020526011A
JP2020526011A JP2019570506A JP2019570506A JP2020526011A JP 2020526011 A JP2020526011 A JP 2020526011A JP 2019570506 A JP2019570506 A JP 2019570506A JP 2019570506 A JP2019570506 A JP 2019570506A JP 2020526011 A JP2020526011 A JP 2020526011A
Authority
JP
Japan
Prior art keywords
light guide
photoresist
photoresist layer
metal
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019570506A
Other languages
English (en)
Other versions
JP2020526011A5 (ja
JP7064272B2 (ja
Inventor
バートレイ、ジェラルド
ドイル、マシュー
ベッカー、ダリル
ジェンソン、マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020526011A publication Critical patent/JP2020526011A/ja
Publication of JP2020526011A5 publication Critical patent/JP2020526011A5/ja
Application granted granted Critical
Publication of JP7064272B2 publication Critical patent/JP7064272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0514—Photodevelopable thick film, e.g. conductive or insulating paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】光ガイドを使用して導電性バイアを形成するプロセスおよび構造体を提供する。【解決手段】例示的な実施形態では、プロセスは、基材の面に垂直な方向に基材内にバイアを設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドによって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。【選択図】図２２

Description

本開示は、プリント回路基板（ＰＣＢ）の導電性バイアに関し、より詳細には、光ガイドを使用した導電性バイアの形成に関する。
ＰＣＢバイア・スタブ除去の現況技術は、バイア・バレル（via barrel）の不要な導電性部分を除去するために、（ａ）機械加工（ドリル加工、ミリングなど）または（ｂ）レーザ「ドリル加工」手順のいずれかを必要とする。これらの既存のプロセスの両方は、首尾よくバイア・スタブ長を減じることができるが、法外に高価であり、製造欠陥の主な原因であり、１００％成功することがめったになく、最も重要なことには、高速ＰＣＢの密度および複雑度を制限する。
ＰＣＢバイアのバックドリル加工およびレーザ除去の分野には莫大な量の技術が存在する。既存プロセスは、法外に高価であり、製造欠陥の主な原因であり、最も重要なことには、高速ＰＣＢの密度および複雑度を制限する。既知の方法には、（ａ）バイア・スタブを除去する機械加工方法、（ｂ）「アンカー」を使用してバックドリル加工信頼性に対処する方法、（ｃ）スタブ除去のパネル・クーポン検証（panel coupon verification）を含む方法でＰＣＢを加工する方法、および（ｄ）スタブ共振を除去し、それにより、バイアのバックドリル加工を除外する方法が含まれる。
それゆえに、当技術分野には前記の問題に対処する必要性がある。
本発明は、光ガイドを使用した導電性バイアの形成する方法および構造体を提供する。
第１の態様から見ると、本発明は、バイアを形成するための方法を提供し、この方法は、基材の面に垂直な方向に基材内にバイアを設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドによって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分（exposed portion）およびフォトレジスト層の非露光部分（unexposed portion）をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
さらなる態様から見ると、本発明は、光源と、光源に取り付けられた光ガイドであり、光源からの光を伝送することができる、光ガイドと、光ガイドの表面の一部におけるマスクであり、それによって、光ガイドの覆われていない部分および光ガイドの覆われた部分をもたらし、光ガイドの少なくとも一部が、プリント回路基板のバイアの中に挿入され得るように設計されている、マスクとを備える構造体を提供する。
さらなる態様から見ると、本発明は、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することであり、光ガイドの外面の一部がマスクされている、挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む方法を提供する。
さらなる態様から見ると、本発明は、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む方法プロセスを提供する。
本発明は、光ガイドを使用して導電性バイアを形成するプロセスおよび構造体を提供する。例示的な実施形態では、プロセスは、基材の面に垂直な方向に基材内にバイアを設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドによって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、プロセスは、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することであり、光ガイドの外面の一部がマスクされている、挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、プロセスは、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、構造体は、光源と、光源に取り付けられた光ガイドであり、光源からの光を伝送することができる、光ガイドと、光ガイドの表面の一部におけるマスクであり、それによって、光ガイドの覆われていない部分および光ガイドの覆われた部分をもたらし、光ガイドの少なくとも一部が、プリント回路基板のバイアの中に挿入され得るように設計されている、マスクとを含む。
次に、本発明が、単に例として、以下の図に示された好ましい実施形態を参照して説明される。
本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による断面図である。 本発明の例示的な実施形態による図である。 本発明の例示的な実施形態による流れ図である。
本発明は、プロセスおよび構造体を提供する。例示的な実施形態では、プロセスは、基材の面に垂直な方向に基材にバイアを設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドによって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、プロセスは、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することであり、光ガイドの外面の一部がマスクされている、挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、プロセスは、基材の面に垂直な方向に、少なくとも２つの銅ライン、および少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含む基材にバイアを設けることであり、バイアが少なくとも２つの銅ラインと交差する、設けることと、バイアの内部表面にフォトレジスト層を塗布することと、バイアの中に光ガイドを挿入することと、光ガイドを介して、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらすことと、フォトレジスト層の一部を除去することと、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらすこととを含む。
例示的な実施形態では、構造体は、光源と、光源に取り付けられた光ガイドであり、光源からの光を伝送することができる、光ガイドと、光ガイドの表面の一部におけるマスクであり、それによって、光ガイドの覆われていない部分および光ガイドの覆われた部分をもたらし、光ガイドの少なくとも一部が、プリント回路基板のバイアの中に挿入され得るように設計されている、マスクとを含む。
現在および次世代の多層プリント回路基板（ＰＣＢ）の主要な信号性能問題のうちの１つは、スタブに起因する、層間のバイアを移動する電気信号の劣化である。多層ＰＣＢはＰＣＢカードのスタックであり、ＰＣＢカードの各々には電気構成要素がある。ＰＣＢカードの層を接続する１つの方法は、ＰＣＢ層のうちの１つまたは複数を通るバイア（または孔）を形成し、バイアの内面に金属を被覆するかまたは堆積させることによるものである。スタブは、被覆されたバイアの所望の部分を越えた多層内の被覆されたバイアの望ましくない部分である。大型コンピュータ・システムの設計では、かなりの数の信号層をもつＰＣＢがあり得る。プリント回路基板の異なる層の導電線またはトレースを電気的に接続するために、金属被覆されたバイアが多層プリント回路基板で使用される。装着された回路デバイス間の内部配線の接続、またはＩ／Ｏコネクタなどの他のインタフェースへの接続を形成するには、多数の金属被覆されたバイアが必要とされ得る。
プリント回路基板の製造の間に、バイアは、基板内のドリル加工されたバイアを導電性材料（例えば、銅）でめっきすることによって作り出すことができる。一般に、バイアの深さ全体を銅材料でめっきすることができる。この状況において、スタブは、所望の信号層エスケープ（signal layer escape）を越えて延びるバイアの部分を意味し、したがって、メインライン信号経路の部分を意味しない。
回路基板性能へのスタブの影響を低減するために、製造プロセスの間に、スタブを基板から除去するかまたは少なくとも短くすることができる。スタブを除去するための１つの方法はバックドリル加工と呼ばれる。このプロセスでは、ドリルの刃先、一般に、バイア（めっきする前の）の孔を事前ドリル加工するために使用される刃先よりもわずかに大きい直径を有する刃先が、バイアの中に穴を開け、めっき材料をスタブ部分から除去するためにドリルによって使用され得る。
一実施形態では、多層ＰＣＢは、ＰＣＢの２つ以上の層を通るバイア（例えば、貫通孔）を伴って形成される。一実施形態では、バイアは、多層ＰＣＢが積み重ねられた後、ＰＣＢを通る孔をドリル加工するかまたは打ち抜くことによって形成される。一実施形態では、バイアは、単一のバイアを形成するようにＰＣＢ層の個々の孔を位置合わせすることによって形成される。一実施形態では、バイアはＰＣＢの全厚さを通り抜ける。例えば、バイアは、ＰＣＢが形成された後、層の各々を通して開けられてもよい。一実施形態では、バイアは、ＰＣＢの層のすべてではなく層のうちのいくつかを通る。例えば、バイアは、ＰＣＢの層の一部を打ち抜かれてもよく、それらの部分は、多層ＰＣＢの組立て中に位置合わせされてもよい。一実施形態では、ＰＣＢは、前記のバイアと同様の多数の貫通孔またはバイアを有する。
一実施形態では、ＰＣＢにバイアを形成した後、バイアはフォトレジスト樹脂で被覆され、それにより、バイアの内面にフォトレジスト層がもたらされる。一実施形態では、フォト樹脂はポジ型フォトレジストである。ポジ型フォトレジスト樹脂では、露光されたフォトレジストの部分はフォトレジスト現像液に可溶になり、一方、フォトレジスト樹脂の非露光部分はフォトレジスト現像液に不溶のままである。
一実施形態では、フォトレジスト樹脂は、ネガ型フォトレジスト樹脂である。ネガ型フォトレジスト樹脂では、露光されたフォトレジストの部分はフォトレジスト現像液に不溶になり、一方、フォトレジストの非露光部分はフォトレジスト現像液によって溶解される。一実施形態では、フォトレジストは光重合性フォトレジスト（photopolymeric photoresist）である。例えば、フォトレジストはメチルメタクリレートとすることができる。一実施形態では、フォトレジストは光分解性フォトレジスト（photodecomposable photoresist）である。例えば、フォトレジストはジアゾナフトキノンとすることができる。一実施形態では、フォトレジストは光架橋フォトレジストである。一実施形態では、フォトレジストは自己組織化単層フォトレジスト（self-assembled monolayer photoresist）である。一実施形態では、テンティングを防止するために、フォトレジストで被覆した後、空気がバイアの中に吹き込まれる。テンティングは、バイアの表面のフォトレジスト樹脂のメニスカス層である。
一実施形態では、光ガイドがバイアの中に挿入される。光ガイドは、光源からの光を伝送し、光源からの光でバイアの一部を露光することができる。一実施形態では、光ガイドは、光を伝送することができる光ケーブルまたは突出部材（projecting member）とすることができる。
一実施形態では、光ガイドの外面の一部はマスクされる。一実施形態では、マスクは、外面がマスクで覆われている光ガイドの部分で光が光ガイドを出ないように設計される。一実施形態では、マスクは、外面がマスクで覆われている光ガイドの部分で光を光ガイドの方に反射または屈折させて戻すように設計される。一実施形態では、光ガイドのマスクされた部分は、１つまたは複数のマスクされていない領域によって分離された２つ以上のマスクされた領域を有する。一実施形態では、マスクは光ガイドの表面上の被覆である。一実施形態では、光ガイドは、フォトレジスト・プロセスで使用されている光の波長を反射する表面処理によってマスクされることになる。例えば、硝酸銀を使用することができる。一実施形態では、マスクは光を吸収する。例えば、光学的黒色被覆（optical black coating）を使用して、光を吸収することができる。
一実施形態では、光ガイドは、光の光ガイド伝送を最適化するように調整される。例えば、光ガイドの光学的特性を変更するために、応力または歪みを光ガイドに誘導することができる。一実施形態では、マスクは、光ガイドの表面の処置である。例えば、マスクは、光ガイドの表面のエッチングとすることができる。マスクは、エッチングを被覆と組み合わせることもできる。一実施形態では、マスクされていない領域をエッチングして、バイアの表面への光の伝搬に影響を与える。一例では、光ガイドは、低い屈折率をもつ透明なクラッド材料で囲まれた透明なコアであり、低い屈折率をもつ透明なクラッド材料はマスクである。一実施形態では、透明なクラッドは、光ガイドの表面を部分的にしか覆わない。一実施形態では、光ガイドはマスクされない。一実施形態では、光ガイドの端部はマスクされる。
一実施形態では、光ガイドは、光ファイバ要素である。一実施形態では、光ガイドは、光が光ガイドの側壁から出てくるような光分散特性を有する。一実施形態では、光ガイドは、光が光ガイドの端部から出てくるように設計される。その実施形態では、光ガイドは、光が側壁でマルチモード分散を有するように設計される。一実施形態では、光ガイドの端部が切り裂かれるかまたは切り取られ、その結果、光は、光ガイドが挿入されているバイアの側壁の方に分散される。例えば、光ガイドは、多数の切れ目により直線的にまたは曲線的に切り取ることができる。光ガイドは、さらに、光ガイドの端部に他の変更を加えて、光が光ガイドから分散される方法に影響を与えることができる。
一実施形態では、光ガイドの端部は、所望の光透過プロファイル（light transmission profile）に従って設計される。例えば、光ガイドの端部は、直線的に切り取られるか、丸い端部が形成されるか、またはテーパ面が形成されてもよい。一実施形態では、光ガイドの端部は、光学被覆を有する。一実施形態では、マスクされていない光ガイドの部分は、光学被覆を有することになる。光学被覆は、光が光ガイドから伝送／分散されるか、または反射／屈折されて光ガイドに戻る方法に影響を与える被覆である。
一実施形態では、光ガイドは、光源（例えば、ＬＥＤ、電球、太陽など）に接続される。光源は、光（例えば、可視、紫外、赤外など）を、意図した表面に伝送するための光ガイドの中に導入することができる任意の光源とすることができる。一実施形態では、光ガイドは、光源である。
一実施形態では、フォトレジスト層はポジティブ・トーン・フォトレジスト材料（positive tone photoresist material）である。一実施形態では、除去することには、フォトレジスト層の露光部分を除去することが含まれる。一実施形態では、フォトレジスト層は、ネガティブ・トーン・フォトレジスト材料（negative tone photoresist material）である。一実施形態では、除去することには、フォトレジスト層の非露光部分を除去することが含まれる。一実施形態では、除去することには、フォトレジスト現像液でバイアを洗浄することが含まれる。一実施形態では、フォトレジスト現像液は、ネガティブ・トーン・フォトレジスト中の未硬化樹脂を溶解する液体である。一実施形態では、フォトレジスト現像液は、ポジティブ・トーン・フォトレジスト中の硬化樹脂を溶解する液体である。洗浄の後、バイアには、露出面を有するバイアの部分と、フォトレジストで表面が被覆されたバイアの部分とが残されることになる。
一実施形態では、銅が、バイアの露出面に堆積される。一実施形態では、薄いシード層がバイアの露出面に堆積され、続いて、より厚い金属層が堆積される。一実施形態では、堆積される金属は、任意の導電性金属（例えば、銅または金）である。
図１を参照すると、一実施形態では、多層ＰＣＢ１００は、バイア１３０、基材１１０の第１の層上の第１のライン１２０、および基材１１０の第２の層上の第２のライン１２５で形成される。１つの実施形態では、基材１１０は絶縁材料である。例えば、基材１１０は、酸化物材料、シリコン材料、またはガラス繊維材料を含むことができる。一実施形態では、意図したカバレッジを大幅に越えて延びるスタブなしに、バイア１３０で第１のライン１２０と第２のライン１２５との間の接続を形成するために、光ガイドを使用して、バイア１３０の内面のフォトレジストを選択的に硬化させる。
ポジティブ・トーン・フォトレジスト・プロセス
図２を参照すると、一実施形態では、ＰＣＢパッケージ２００を生成するためのプロセスは、基材２１０の面に垂直な方向の基材２１０内のバイア２３０と、層２５０の上の金属ライン２２０と、層２５３の上の金属ライン２２５とを設けることを含む。層２５０、２５１、および２５２は、金属ライン２２０および２２５を分離している。
図３を参照すると、フォトレジスト層２３６が、バイア２３０の内部表面に塗布される。
図４を参照すると、プロセスは、バイア２３０の中に光ガイド２７０を挿入することと、光ガイド２７０によってフォトレジスト層の一部を光にさらすこととをさらに含む。一実施形態では、光ガイド２７０の外面の一部がマスクされ、それにより、光ガイド２７０のマスクされた部分２７５およびマスクされていない部分２７６がもたらされる。
図５を参照すると、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分２８０およびフォトレジスト層の非露光部分２６１がもたらされる。光ガイド２７０のマスクされていない部分２７６は、露光されるように意図されたバイア２３０の部分のみを露光し、それにより、露光部分２８０がもたらされるように設計される。一実施形態では、光ガイド２７０の先端は、意図した層にのみ光を集中させ、それによって、追加の層を硬化させないように設計される。一実施形態では、非露光部分２６１は硬化されないままであり、そのため、洗浄により、フォトレジストは除去されない。ポジティブ・トーン・フォトレジストでは、洗浄で使用される現像液は、硬化／露光されたフォトレジストを除去する。それにより、金属は、フォトレジストが残っているバイア２３０の表面に堆積されないことになる。
図６を参照すると、ポジティブ・トーン・フォトレジスト材料を使用した一実施形態では、洗浄プロセスは、フォトレジスト層２３６の露光部分２８０を除去する。一実施形態では、金属は、フォトレジストが除去されたバイア２３０の区域２３５に堆積またはめっきされる。
図７を参照すると、一実施形態では、フォトレジストが除去されたバイア２３０の区域２３５に金属が堆積またはめっきされ、それによって、金属化領域２９０をもつバイア２３０の部分と、金属のないバイア２３０の非露光部分２６１とがもたらされる。一実施形態では、層２５０、２５１、および２５２には、層２５０、２５１、および２５２を通り抜けるバイア２３０の部分に堆積された金属があり、金属ライン２２０を金属ライン２２５に接続する金属化領域２９０が形成される。一実施形態では、金属ライン２２０が金属ライン２２５に接続するのを確実にするために、層２５３のバイア２３０の一部が、金属化領域２９０から部分的に下方に層２５３内に延びる金属で部分的にめっきされてもよい。例えば、層２５３のバイア２３０の一部は、光ガイド２７０で部分的に露光することができ、その結果、洗浄および堆積の後、層２５３には、金属ライン２２５のカバレッジを確実にするのに十分な金属めっきがあるが、層２５３と層２５４との間のラインに接触するのに十分な金属はない。一実施形態では、このプロセスは、バイア２３０の非露光部分２６１のスタブの形成を除去または減少させる。
ネガティブ・トーン・フォトレジスト・プロセス
図８を参照すると、一実施形態では、ＰＣＢパッケージ３００を生成するためのプロセスは、基材３１０の面に垂直な方向の基材３１０内のバイア３３０と、層３５０の上の金属ライン３２０と、層３５３の上の金属ライン３２５とを設けることを含む。層３５０、３５１、および３５２は、金属ライン３２０および３２５を分離する。
図９を参照すると、フォトレジスト層３３６が、バイア３３０の内部表面に塗布される。
図１０を参照すると、プロセスは、バイア３３０の中に光ガイド３７０を挿入することと、光ガイド３７０によってフォトレジスト層の一部を光にさらすこととをさらに含む。一実施形態では、光ガイド３７０の外面の一部がマスクされ、それにより、光ガイド３７０のマスクされた部分３７５およびマスクされていない部分３７６がもたらされる。
図１１を参照すると、一実施形態では、光ガイド３７０によって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分３８０およびフォトレジスト層の非露光部分３６１をもたらす。光ガイド３７０のマスクされていない部分３７６は、露光されるように意図されているバイア３３０の露光部分３８０のみを露光するように設計される。一実施形態では、光ガイド３７０の先端は、意図した層にのみ光を集中させ、それによって、追加の層を硬化させないように設計される。
図１２を参照すると、ネガティブ・トーン・フォトレジスト材料を使用した一実施形態では、洗浄プロセスは、フォトレジストの非露光部分３６１を除去する。ネガティブ・トーン・フォトレジスト・プロセスでは、バイアを光現像液で洗浄することにより、未露光／未硬化フォトレジスト樹脂が除去されることになる。一実施形態では、露光部分３８０が硬化され、そのため、洗浄によりフォトレジストは除去されない。したがって、金属は、フォトレジストが残っているバイア３３０の表面に堆積されないことになる。一実施形態では、金属は、フォトレジストが除去されたバイア３３０の区域３８５に堆積またはめっきされ、それにより、金属化領域３９０をもつバイア３３０の部分と、金属のないバイア３３０の露光部分３８０とがもたらされる。
図１３を参照すると、一実施形態では、フォトレジストが除去されたバイア３３０の区域３８５に金属が堆積またはめっきされ、それにより、金属化領域３９０をもつバイア３３０の部分と、金属のないバイア３３０の露光部分３８０とがもたらされる。一実施形態では、層３５０、３５１、および３５２には、バイア３３０に堆積された金属があり、金属ライン３２０を金属ライン３２５に接続する金属化領域３９０が形成される。一実施形態では、金属ライン３２０が金属ライン３２５に接続するのを確実にするために、層３５３のバイアは、金属化領域３９０から部分的に下方に層３５３内に延びる金属で部分的にめっきされてもよい。例えば、層３５３は、光ガイド３７０によって部分的にのみ露光することができ、その結果、洗浄および堆積の後、層３５３には、金属ライン３２５のカバレッジを確実にするのに十分な金属めっきがあるが、層３５３と層３５４との間のラインに接触するのに十分な金属はない。一実施形態では、このプロセスは、露光部分３８０のスタブの形成を除去または減少させる。
光ガイド
図１４を参照すると、一実施形態では、光ガイドは、光源４０５と、光源４０５に取り付けられた光ガイドであり、光源４０５からの光を伝送することができる、光ガイドと、光ガイドの表面の一部の上のマスク領域であり、それによって、光ガイドの覆われていない領域４７６および光ガイドのマスクされた領域４７５がもたらされ、光ガイドがプリント回路基板のバイアの中に挿入され得るように設計されている、マスク領域とを含む構造体の一部である。
一実施形態では、マスクされた領域４７５は、光源４０５から覆われていない領域４７６まで及ぶ区域である。したがって、光は、覆われていない領域４７６からのみ放出されることになる。マスクされた領域４７５と覆われていない領域４７６との間の線はバイア壁への露光の限界に対応することになる。同様に、光ガイドの端部は、露出した端部の近くのバイアの表面のみを硬化させることになる。
図１５を参照すると、一実施形態では、光ガイドは、光源５０５と、光源５０５に取り付けられた光ガイドであり、光源５０５からの光を伝送することができる、光ガイドと、光ガイドの表面の一部の上のマスク領域であり、それによって、光ガイドの覆われていない部分５７５および光ガイドのマスクされた領域５７６がもたらされ、光ガイドがプリント回路基板のバイアの中に挿入され得るように設計されている、マスク領域とを含む構造体の一部である。
一実施形態では、覆われていない領域５７５は、マスクされた領域５７６まで及ぶことになる。光は覆われていない領域５７５から放出されることになり、光はマスクされた領域５７６から放出されないことになる。覆われていない領域５７５とマスクされた領域５７６との間の線は、硬化された領域と硬化されていない領域との間のバイアの領域に対応することになる。
図１６を参照すると、一実施形態では、光ガイドは、多数のマスクおよび露出された領域を有する。覆われていない領域６７６および６７８は、バイアの表面のフォトレジストの対応する領域（露光部分２８０および露光部分３８０と同様の）を硬化させることになり、マスクされた領域６７５および６７７は、バイアの区域（非露光部分２６１および非露光部分３６１と同様の）の硬化を防止することになる。
図１７を参照すると、一実施形態では、光ガイドは、多数のマスクおよび露出された領域を有する。覆われていない領域７７６および７７８は、バイアの表面のフォトレジストの対応する領域を硬化させることになり、マスクされた領域７７５および７７７は、バイアの区域の硬化を防止することになる。
図１８および図１９を参照すると、一実施形態では、光ガイドは、バイア８３０に不連続な導電性領域を形成するためにいくつかの区域でマスクされる。例えば、多数のマスクされた領域をもつ光ガイド９００などの光ガイドを使用して、バイアの多数の導電性領域を形成することができる。光ガイド９００からネガティブ・トーン・フォトレジスト上のバイア８３０を露光すると、領域８６１および８６２は露光されるまたは硬化されるあるいはその両方であることになる。その後、洗浄により、未露光／未硬化フォトレジスト樹脂が領域８９０、８９１、および８９２から除去されることになる。バイア８３０の金属堆積またはめっきにより、領域８９０、８９１、および８９２は金属で被覆されることになり、それにより、金属ライン８２０と金属ライン８２１との間、金属ライン８２２と金属ライン８２３との間、および金属ライン８２４と金属ライン８２５との間に導電接続がもたらされる。一実施形態では、領域８６１および８６２は、領域８９０、８９１、および８９２の金属被覆が金属ライン８２０、８２１、８２２、および８２３を覆うのを確実にするために図示よりもわずかに小さくなるように設計される。露出領域９７６は、残っているフォトレジスト被覆の領域８６１に対応し、露出領域９７８は、残っているフォトレジスト樹脂の領域８６２に対応する。
図２０および図２１を参照すると、一実施形態では、バイア１０３０の表面のフォトレジスト樹脂を露光するために、１つまたは複数の露出領域をもつ２つ以上の光ガイドをバイア１０３０の両端から挿入することができる。例えば、光ガイド１１００をバイア１０３０の上部から挿入することができ、光ガイド１１０１をバイア１０３０の下部から挿入することができる。ポジティブ・トーン・フォトレジストを使用すると、露出領域１１７６および１１７８は、バイア１０３０の領域１０９０および１０９１の樹脂を硬化させることになる。同様に、光ガイド１１０１の露出領域１１７４は、バイア１０３０の領域１０９２を露光することになる。領域１０９０、１０９１、および１０９２の硬化したポジティブ・トーン・フォトレジストは洗い流すことができる。次いで、領域１０９０、１０９１、および１０９２の露出面に金属を形成することができる。一実施形態では、マスクされた領域１１７５、１１７７、および１１７３を減少させることによって、硬化した領域１０９０、１０９１、および１０９２を過度に露光させて、金属ライン１０２０、１０２１、１０２２、１０２３、１０２４、および１０２５がそれぞれの導電性領域１０９０、１０９１、および１０９２に電気的に接続されるのを確実にすることができる。
図２２を参照すると、例示的な実施形態では、本発明は、基材の面に垂直な方向に基材内にバイアを設ける工程１２１０と、バイアの内部表面にフォトレジスト層を塗布する工程１２２０と、バイアの中に光ガイドを挿入する工程１２３０と、光ガイドによって、フォトレジスト層の一部を光にさらし、それによって、フォトレジスト層の露光部分およびフォトレジスト層の非露光部分をもたらす工程１２４０と、フォトレジスト層の一部を除去する工程１２５０と、フォトレジストが除去されたバイアの区域を金属でめっきし、それによって、金属でめっきされたバイアの部分および金属でめっきされていないバイアの部分をもたらす工程１２６０とを実行するように構成される。
要素が別の要素に「接続されている」、「堆積されている」、または「結合されている」と記載されている場合、要素は他の要素に直接接続または結合されてもよく、または、代わりに、１つまたは複数の介在要素が存在していてもよいことが理解されよう。
本開示の様々な実施形態の説明は、例証の目的で提示されているが、網羅的であることまたは開示された実施形態に限定されることを意図していない。記載された実施形態の範囲から逸脱することのない多くの変更および変形が当業者には明らかであろう。本明細書で使用される用語は、実施形態の原理、実際の用途、もしくは市場で見いだされる技術に対する技術的な改善を説明する、または当業者が本明細書で開示された実施形態を理解できるようにするように選ばれた。

Claims (11)

  1. バイアを形成するための方法であって、前記方法が、
    基材の面に垂直な方向に前記基材内にバイアを設けることと、
    前記バイアの内部表面にフォトレジスト層を塗布することと、
    前記バイアの中に光ガイドを挿入することと、
    前記光ガイドによって、前記フォトレジスト層の一部を光にさらし、それによって、前記フォトレジスト層の露光部分および前記フォトレジスト層の非露光部分をもたらすことと、
    前記フォトレジスト層の一部を除去することと、
    前記フォトレジストが除去された前記バイアの区域を金属でめっきし、それによって、金属でめっきされた前記バイアの部分および金属でめっきされていない前記バイアの部分をもたらすことと
    を含む、方法。
  2. 前記光ガイドの外面の一部がマスクされている、請求項１に記載の方法。
  3. 前記フォトレジスト層がポジティブ・トーン・フォトレジスト材料である、請求項１または２に記載の方法。
  4. 前記除去することが、前記フォトレジスト層の前記露光部分を除去することを含む、請求項３に記載の方法。
  5. 前記フォトレジスト層がネガティブ・トーン・フォトレジスト材料である、請求項１または２に記載の方法。
  6. 前記除去することが、前記フォトレジスト層の前記非露光部分を除去することを含む、請求項５に記載の方法。
  7. 前記除去することが、前記バイアをフォトレジスト現像液で洗浄することを含む、請求項１ないし６のいずれかに記載の方法。
  8. 前記基材が、前記基材の面に垂直な方向に、少なくとも２つの銅ライン、および前記少なくとも２つの銅ラインを分離する少なくとも１つの絶縁体層を含み、前記バイアが前記少なくとも２つの銅ラインと交差している、請求項１ないし７のいずれかに記載の方法。
  9. 前記光ガイドの外面の一部がマスクされている、請求項８に記載の方法。
  10. 前記光ガイドの前記マスクされた部分が、１つまたは複数のマスクされていない領域によって分離された２つ以上のマスクされた領域を有する、請求項９に記載の方法。
  11. 構造体であって、
    光源と、
    前記光源に取り付けられた光ガイドであり、前記光源からの光を伝送することができる、光ガイドと、
    前記光ガイドの表面の一部におけるマスクであり、それによって、前記光ガイドの覆われていない部分および前記光ガイドの覆われた部分をもたらし、前記光ガイドの少なくとも一部が、プリント回路基板のバイアの中に挿入され得るように設計されている、マスクと
    を備える、構造体。
JP2019570506A 2017-06-28 2018-06-13 光ガイドを使用して導電性バイアを形成する方法および構造体 Active JP7064272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/635,374 US10481496B2 (en) 2017-06-28 2017-06-28 Forming conductive vias using a light guide
US15/635,374 2017-06-28
PCT/IB2018/054316 WO2019003016A1 (en) 2017-06-28 2018-06-13 FORMING CONDUCTIVE INTERCONNECTION HOLES USING AN OPTICAL WAVEGUIDE

Publications (3)

Publication Number Publication Date
JP2020526011A true JP2020526011A (ja) 2020-08-27
JP2020526011A5 JP2020526011A5 (ja) 2020-10-08
JP7064272B2 JP7064272B2 (ja) 2022-05-10

Family

ID=64738653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570506A Active JP7064272B2 (ja) 2017-06-28 2018-06-13 光ガイドを使用して導電性バイアを形成する方法および構造体

Country Status (6)

Country Link
US (2) US10481496B2 (ja)
JP (1) JP7064272B2 (ja)
CN (1) CN110710339B (ja)
DE (1) DE112018003324T5 (ja)
GB (1) GB2579456B (ja)
WO (1) WO2019003016A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10481496B2 (en) * 2017-06-28 2019-11-19 International Business Machines Corporation Forming conductive vias using a light guide
TWI782696B (zh) * 2021-09-06 2022-11-01 先豐通訊股份有限公司 具有多網路通孔的線路板及其製作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182888A (ja) * 1987-01-26 1988-07-28 関西ペイント株式会社 プリント配線板の製造方法
JPH04326717A (ja) * 1991-04-26 1992-11-16 Yokogawa Electric Corp ３次元露光方法
JPH05206644A (ja) * 1992-01-08 1993-08-13 Nec Corp 印刷配線板の製造方法
JPH1041622A (ja) * 1996-07-26 1998-02-13 Kenseidou Kagaku Kogyo Kk 配線基体のスルーホール形成方法
JP2002516386A (ja) * 1998-05-22 2002-06-04 ビーエムシー インダストリーズ，インコーポレイティド 筒状物品を製造する方法及び装置
WO2003072967A1 (fr) * 2002-02-28 2003-09-04 Fujitsu Limited Procede de fabrication de palier sous pression dynamique, palier sous pression dynamique, et dispositif de fabrication de palier sous pression dynamique
JP2006053337A (ja) * 2004-08-11 2006-02-23 Fujitsu Ltd フォトマスク装置、フォトマスク製造方法およびマスクパターン形成方法
US20100044095A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Via Stub Elimination

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56132326A (en) 1980-03-19 1981-10-16 Matsushita Electric Ind Co Ltd Exposure method and exposure device
US4357205A (en) * 1980-09-23 1982-11-02 Siemens Aktiengesellschaft Method for etched and/or galvanic production of ring zones in small diameter holes
US4888450A (en) * 1981-12-11 1989-12-19 At&T Bell Laboratories Circuit board fabrication leading to increased capacity
JPS6254433A (ja) 1985-09-03 1987-03-10 Fujitsu Ltd 半導体基板の検査方法
US5147760A (en) 1989-07-21 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Method of exposing printed wiring boards having through holes
US5246813A (en) 1989-07-21 1993-09-21 Mitsubishi Denki Kabushiki Kaisha Method of exposing printed wiring boards having through holes
US5082755A (en) 1989-10-02 1992-01-21 General Electric Company Liquid crystal programmable photoresist exposure method for making a set of masks
JP3400067B2 (ja) * 1994-03-16 2003-04-28 富士通株式会社 印刷配線板の導体切断方法及び装置
TW312079B (ja) * 1994-06-06 1997-08-01 Ibm
US6312876B1 (en) 1999-07-08 2001-11-06 Taiwan Semiconductor Manufacturing Company Method for placing identifying mark on semiconductor wafer
JP4048019B2 (ja) * 2000-08-31 2008-02-13 富士通株式会社 多層配線基板及びその製造方法
JP4326717B2 (ja) 2001-04-19 2009-09-09 日立建機株式会社 ケーシング回転掘削装置のスペーサ取付装置
US6682875B2 (en) 2001-06-18 2004-01-27 Bmc Industries, Inc. Method and apparatus for imaging with fiber optic arrays on non-flat surfaces
JP2003204157A (ja) * 2001-12-28 2003-07-18 Toshiba Corp 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法
US7802360B2 (en) 2003-01-29 2010-09-28 General Dynamics Advanced Information Systems, Inc. Methods for filling holes in printed wiring boards
KR20050038427A (ko) 2003-10-22 2005-04-27 삼성전자주식회사 반도체 소자 제조장비에서의 기판 주변부 노광장치
TWI244143B (en) * 2004-03-02 2005-11-21 Via Tech Inc Process of plating through hole
TWI242783B (en) * 2004-10-20 2005-11-01 Ind Tech Res Inst Cut via structure for and manufacturing method of connecting separate conductors
KR20060096199A (ko) 2005-03-03 2006-09-11 태산엘시디 주식회사 도광판 제작용 스탬퍼의 제조방법
CN1924382A (zh) * 2005-08-31 2007-03-07 台达电子工业股份有限公司 动压轴承制作方法
US20070152771A1 (en) 2006-01-05 2007-07-05 Lei Shan Apparatus and method of via-stub resonance extinction
US7676920B2 (en) 2006-10-16 2010-03-16 Dell Products L.P. Method of processing a circuit board
EP2099268A1 (en) * 2008-03-07 2009-09-09 Atotech Deutschland Gmbh Non-etching adhesion composition, method of preparing a work piece and method of forming coppper structures on a circuit carrier substrate
JP5206644B2 (ja) 2009-10-22 2013-06-12 株式会社豊田自動織機 ディーゼルエンジンの排気ガス浄化装置
TWI443652B (zh) * 2010-02-06 2014-07-01 Hon Hai Prec Ind Co Ltd 導光裝置及具有該導光裝置的固定裝置
US8302301B2 (en) 2010-03-31 2012-11-06 Flextronics Ap, Llc Method for backdrilling via stubs of multilayer printed circuit boards with reduced backdrill diameters
US9560742B2 (en) 2014-11-11 2017-01-31 Alcatel Lucent Backdrill reliability anchors
CN105813404B (zh) 2014-12-31 2018-07-06 先丰通讯股份有限公司 电路板的孔内加工方法及其所制成的电路板导光元件
CN106816495A (zh) * 2016-12-20 2017-06-09 北京有色金属研究总院 一种砷化镓光导开关的制备方法
US10481496B2 (en) * 2017-06-28 2019-11-19 International Business Machines Corporation Forming conductive vias using a light guide

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182888A (ja) * 1987-01-26 1988-07-28 関西ペイント株式会社 プリント配線板の製造方法
JPH04326717A (ja) * 1991-04-26 1992-11-16 Yokogawa Electric Corp ３次元露光方法
JPH05206644A (ja) * 1992-01-08 1993-08-13 Nec Corp 印刷配線板の製造方法
JPH1041622A (ja) * 1996-07-26 1998-02-13 Kenseidou Kagaku Kogyo Kk 配線基体のスルーホール形成方法
JP2002516386A (ja) * 1998-05-22 2002-06-04 ビーエムシー インダストリーズ，インコーポレイティド 筒状物品を製造する方法及び装置
WO2003072967A1 (fr) * 2002-02-28 2003-09-04 Fujitsu Limited Procede de fabrication de palier sous pression dynamique, palier sous pression dynamique, et dispositif de fabrication de palier sous pression dynamique
JP2006053337A (ja) * 2004-08-11 2006-02-23 Fujitsu Ltd フォトマスク装置、フォトマスク製造方法およびマスクパターン形成方法
US20100044095A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Via Stub Elimination

Also Published As

Publication number Publication date
GB2579456B (en) 2022-01-26
US20190004428A1 (en) 2019-01-03
US20200004154A1 (en) 2020-01-02
US10712664B2 (en) 2020-07-14
WO2019003016A1 (en) 2019-01-03
GB202000790D0 (en) 2020-03-04
DE112018003324T5 (de) 2020-03-12
CN110710339A (zh) 2020-01-17
JP7064272B2 (ja) 2022-05-10
CN110710339B (zh) 2022-08-30
US10481496B2 (en) 2019-11-19
GB2579456A (en) 2020-06-24

Similar Documents

Publication Publication Date Title
KR20020016807A (ko) 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
JP2009093177A (ja) フォトリソグラフィを用いた内部光学経路を備えた回路基板の製造方法
JP7064272B2 (ja) 光ガイドを使用して導電性バイアを形成する方法および構造体
JP2015133473A (ja) 多層基板および多層基板の製造方法
US20140119703A1 (en) Printed Circuit Board Comprising Both Conductive Metal and Optical Elements
JP2002107560A (ja) 実装用基板
JP5049145B2 (ja) 光導波路デバイスの製法
JP2007264164A (ja) 金属パターンの形成方法および光接続構造の製造方法
JP2002182049A (ja) 実装用基板及びそれの製造方法並びにその実装用基板を用いたデバイスの搭載構造
KR20010074918A (ko) 다층 회로의 제조방법
US20050164131A1 (en) Substrate optical waveguides having fiber-like shape and methods of making the same
JP4538949B2 (ja) 光部品搭載用基板製造方法
CN101206287A (zh) 光电基板及其制造方法
JP3699334B2 (ja) 配線回路基板の製造方法およびフォトマスク
US20140119688A1 (en) Circuit board and manufacturing method thereof and electro-optic apparatus having the circuit board
JP2000340906A (ja) 光・電気配線基板及びその製造方法並びに実装基板
JP4590722B2 (ja) 光部品搭載用基板製造方法
JP2005164762A (ja) 光接続構造およびその製造方法
CN109788661B (zh) 柔性电路板及该柔性电路板的制备方法
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
CN113316327B (zh) 电路板金手指的制作方法和带有金手指的电路板
WO2004038471A1 (en) An optical board with electrical and optical wiring layers and a method of its production
US20230232546A1 (en) Manufacturing process of rigid-flex board
US20230230929A1 (en) Packaging process for embedded chips
KR101519545B1 (ko) 차량 블랙박스용 회로기판의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20211215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20220413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220420

R150 Certificate of patent or registration of utility model

Ref document number: 7064272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150