JP2020190588A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2020190588A
JP2020190588A JP2019094378A JP2019094378A JP2020190588A JP 2020190588 A JP2020190588 A JP 2020190588A JP 2019094378 A JP2019094378 A JP 2019094378A JP 2019094378 A JP2019094378 A JP 2019094378A JP 2020190588 A JP2020190588 A JP 2020190588A
Authority
JP
Japan
Prior art keywords
terminal
dummy
driver
output
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019094378A
Other languages
English (en)
Other versions
JP7267837B2 (ja
Inventor
英明 阿部
Hideaki Abe
英明 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019094378A priority Critical patent/JP7267837B2/ja
Priority to CN202020831324.0U priority patent/CN211956078U/zh
Publication of JP2020190588A publication Critical patent/JP2020190588A/ja
Application granted granted Critical
Publication of JP7267837B2 publication Critical patent/JP7267837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】湾曲した表示装置において、ドライバICと端子間の電気的な接続の信頼性を確保する。【解決手段】湾曲した表示領域と、表示領域の湾曲形状に伴って湾曲した端子領域を有し、端子領域にドライバICが搭載される表示装置であって、ドライバICの第1の長辺に沿って出力バンプが配置し、第2の長辺に沿って入力バンプが配置し、端子領域には、出力バンプに対応して出力端子20が形成され、入力バンプに対応して入力端子30が形成され、出力端子20の外側であって、ドライバICの第1の短辺に平行に複数のダミー端子40が形成され、出力端子20の外側であって、ドライバICの第2の短辺に平行に複数のダミー端子40が形成され、ダミー端子40の、ドライバICの第1の長辺と平行な方向の長さは、第1の長辺と直角な方向の長さ以上であることを特徴とする表示装置。【選択図】図21

Description

本発明は表示装置に係り、特に、湾曲ディスプレイにおいて、ドライバICと端子との接続の信頼性の技術に関する。
液晶表示装置は液晶表示パネルと液晶表示パネルの背面に配置されたバックライトとから構成される。液晶表示パネルは、画素電極および薄膜トランジスタ(TFT)等がマトリクス状に形成されたTFT基板と、TFT基板に対向して、対向基板が配置され、TFT基板と対向基板の間に液晶層が挟持されている構成である。そして液晶分子によって、バックライトからの光の透過率を画素毎に制御することによって画像を形成している。
液晶表示装置は端子領域に配置されたドライバICによって駆動される。ドライバICは基板に形成された端子に異方性導電膜(ACFとも呼ばれる)を介して、熱圧着によって接続される。ドライバICを熱圧着によって接続する際、ICが反ることによって、端子への圧着力が不均一になり、一部の端子の接続の信頼性が保たれない場合がある。
特許文献1には、ドライバIC側にダミーバンプを配置することによって、各端子への圧着力を均一化する構成が記載されている。
特開2012−227480号公報
液晶表示装置は、TFT基板と対向基板との間に液晶層が挟持された構成であるが、TFT基板及び対向基板を薄くすることによって、表示面を湾曲させて使用することが出来る。この時、ドライバICが搭載された端子領域も湾曲する。そうすると、基板に形成された端子とこれに接続しているドライバICのバンプとの間にせん断応力等のストレスが発生する。このストレスによって、特に、端子列及びバンプ列の端部において、端子とバンプとの接続が取れなくなる場合がある。
本発明の課題は、端子領域が湾曲した場合であっても、ドライバICと端子との接続の信頼性を維持することが出来る構成を実現することである。
本発明は上記課題を解決するものであり、主な具体的な手段は次のとおりである。
(1)湾曲された表示領域と、前記表示領域の湾曲形状に伴って湾曲した端子領域を有し、前記端子領域にドライバICが搭載される表示装置であって、前記ドライバICは、第1の長辺、第2の長辺、第1の短辺及び第2の短辺を有し、前記第1の長辺に沿って第1の出力バンプが配置し、前記第2の長辺に沿って入力バンプが配置し、前記第1の短辺に沿って第2の出力バンプが配置し、前記第2短辺に沿って第3の出力バンプが配置し、前記端子領域には、前記第1出力バンプに対応して第1の出力端子が形成され、前記入力バンプに対応して入力端子が形成され、前記第2の出力バンプに対応して第2の出力端子が形成され、前記第3の出力バンプに対応して第3の出力端子が形成され、前記第2の出力端子の外側に、前記ドライバICの、前記第1の短辺と平行方向に複数の第1のダミー端子が形成され、前記第3の出力端子の外側に、前記ドライバICの、前記第2の短辺と平行方向に複数の第2のダミー端子が形成され、前記第1のダミー端子は、前記ドライバICに形成された第1のダミーバンプと重畳し、前記第2のダミー端子は、前記ドライバICに形成された第2のダミーバンプと重畳し、前記第1のダミー端子と前記第2のダミー端子の前記ドライバICの前記第1の長辺と平行な方向の長さは、前記第1の長辺と直角な方向の長さ以上であることを特徴とする表示装置。
(2)湾曲された表示領域と、前記表示領域の湾曲形状に伴って湾曲した端子領域を有し、前記端子領域にドライバICが搭載される表示装置であって、前記ドライバICは、第1の長辺、第2の長辺、第1の短辺及び第2の短辺を有し、前記第1の長辺に沿って出力バンプが配置し、前記第2の長辺に沿って入力バンプが配置し、前記端子領域には、前記出力バンプに対応して出力端子が形成され、前記入力バンプに対応して入力端子が形成され、前記出力端子の外側であって、前記ドライバICの前記第1の短辺に対応する辺と平行方向複数の第1のダミー端子が形成され、前記出力端子の外側であって、前記ドライバICの前記第2の短辺に対応する辺と平行方向に複数の第2のダミー端子が形成され、前記第1のダミー端子は、前記ドライバICに形成された第1のダミーバンプと重畳し、前記第2のダミー端子は、前記ドライバICに形成された第2のダミーバンプと重畳し、前記第1のダミー端子と前記第2のダミー端子の前記ドライバICの前記第1の長辺と平行な方向の長さは、前記第1の長辺と直角な方向の長さ以上であることを特徴とする表示装置。
液晶表示装置の平面図である。 図1のA−A断面図である。 図1のB−B断面図である。 熱圧着工程を示す断面図である。 ドライバICの外形を示す斜視図である。 ドライバICが端子に圧着された後の状態を示す断面図である。 表示装置を湾曲させた状態を示す斜視図である。 図7のC−C断面図である。 本発明における図7のC−C断面図である。 端子領域にドライバICが3個搭載されている場合の液晶表示装置の平面図である。 実施例1に対する従来例における端子の配置を示す平面図である。 図11の端子に対応するドライバICのバンプの配置を示す平面図である。 実施例1の端子の配置及び形状を示す平面図である。 図13の端子に対応するドライバICのバンプの配置を示す平面図である。 図13の変形例である。 実施例1の他の形態の端子の配置及び形状を示す平面図である。 図16の変形例を示す平面図である。 実施例1のさらに他の形態の端子の配置及び形状を示す平面図である。 実施例2に対する従来例における端子の配置を示す平面図である。 図19の端子に対応するドライバICのバンプの配置を示す平面図である。 実施例2の端子の配置及び形状を示す平面図である。 図21の端子に対応するドライバICのバンプの配置を示す平面図である。 実施例2の他の態様による端子の配置及び形状を示す平面図である。 図23の変形例を示す平面図である。 実施例2のさらに他の態様による端子の配置及び形状を示す平面図である。 実施例2のさらに他の態様による端子の配置及び形状を示す平面図である。 液晶表示装置の表示領域の断面図である。 通常の端子の断面図である。 ダミー端子の断面図である。
図1は本発明が適用される液晶表示装置の例を示す平面図である。図1では、液晶表示パネルが見えているが、背面にはバックライトが配置している。図1において、TFT(Thin Film Transistor)や画素電極等が形成されたTFT基板100とカラーフィルタ等が形成された対向基板200がシール材150によって接着し、内部に液晶が挟持されている。TFT基板100と対向基板200がオーバーラップした部分に表示領域80が形成されている。TFT基板100が対向基板200とオーバーラップしていない部分は端子領域90であり、端子領域90には、映像信号線等を駆動するドライバIC50が搭載されている。また、端子領域90には、液晶表示パネルに電源や映像信号線等を供給するために、フレキシブル配線基板70が接続されている。なお、フレキシブル配線基板70は、液晶表示装置の外形を小さく保つために、背面に折り返される。
図1において、表示領域80には、走査線81が横方向(x方向)に延在して縦方向(y方向)に配列しており、映像信号線82が縦方向に延在して横方向に配列している。走査線81と映像信号線82とに囲まれた領域に画素83が形成されている。
図2は、図1のA−A断面である。図2では、バックライトは省略されている。以後の図も同様である。図2において、TFT基板100と対向基板200がシール材150によって接着し、内部に液晶が封止されている。TFT基板100と対向基板200が重なっていない部分は端子領域90であり、端子領域90にはドライバIC50が搭載され、フレキシブル配線基板70が接続している。
図3は図1のB−B断面図であり、端子領域90におけるドライバIC50を含む断面図である。図3において、ドライバIC50と端子領域90に形成された端子10とは異方性導電膜60によって接着している。ドライバIC50は熱圧着によって端子10に接続されている。熱圧着によって、異方性導電膜60に分散されている導電性粒子61がドライバICに形成されたバンプ51と端子10を電気的に接続することになる。
図4は、熱圧着のプロセスを示す断面図である。図4において、TFT基板100の端子領域90には端子10が形成されている。この上に異方性導電膜60を配置する。異方性導電膜60は、ある温度において、流動性となり、さらに温度をかけると硬化する性質を持つ熱硬化性樹脂62に、導電性粒子61を分散させたものである。
図4において、端子10と接続するためのバンプ51が形成されたドライバIC50を、端子10の上に、異方性導電膜60を介して載置する。その後圧着装置500の圧着ヘッド501をドライバIC50の上に移動させる。圧着ヘッド501内にはヒータが配置し、ドライバIC50に圧力を加えるとともに、加熱する。
ドライバIC50を介して圧力と温度が異方性導電膜60に加わる。異方性導電膜60の樹脂62は、所定の温度で流動性となり、端子の外側に押しやられる。この時、樹脂62内に分散されている導電性粒子61がドライバIC50のバンプ51と端子10を電気的に接続することになる。
図5は、ドライバIC50の外観を示す斜視図である。ドライバIC50の長さはh50、幅はw50、厚さはt50である。ドライバIC50は、多くの映像信号線と対応するために、横方向の長さh50は非常に長くなっている。また、液晶表示装置における端子領域90の幅を小さくするために、ドライバIC50の幅w50は非常に小さくなっている。また、端子部90が湾曲されることに対応するために、厚さは小さくなっている。
ドライバIC50の長さh50は例えば30mm、幅は1.5乃至2mm、厚さは0.15乃至0.2mmである。ドライバIC50の長さ、h50は映像信号線等の数によっても変化する。また、ドライバIC50の厚さは、曲率半径を小さくする場合は、小さくする。図5の下面には、バンプが形成されている。
図6は、ドライバIC50が端子領域90に圧着された後の断面図である。図6において、ドライバIC50のバンプ51と端子10が接続している。バンプ51と端子10の間に導電性粒子61が存在している。端子10と端子10の間、あるいは、ドライバIC50の端部には、熱圧着によって押し出された樹脂62が存在している。樹脂62によって、ドライバIC50と端子領域90は接着している。
表示装置は湾曲されて使用されることを予定しているので、TFT基板100の厚さは0.2mm程度と薄くなっている。TFT基板100をガラスで形成しても、厚さが0.2mm程度であれば湾曲する。TFT基板100をポリイミド等の樹脂で形成すればフレキシブルな表示装置とすることが出来る。本発明は、TFT基板100が樹脂で形成されている場合にも適用することができるが、以後の説明では、TFT基板100は薄いガラスで形成されているとして説明する。
図7は液晶表示装置を湾曲させて使用する場合の例を示す斜視図である。図7において、表示装置は、長軸Lを中心にして、長軸と直角方向にシリンドリカルに湾曲している。湾曲の曲率半径R0は例えば800mmである。ドライバIC50は湾曲された端子領域90に実装されていることになる。端子領域90に形成されたドライバIC50もこの方向に湾曲している。ドライバIC50は、厚さが0.15mm乃至0.2mm程度なので、湾曲して使用することが出来る。
図8は、図7のC−C断面図であり、図7のように湾曲して使用する場合の問題点を示す断面図である。表示領域を、例えば曲率半径R0を800mmで湾曲させた場合であっても、微視的には、TFT基板100の端子領域の表面の曲率半径R1は曲率半径R0からは、わずかにずれている。また、ドライバIC50のバンプ側の面の曲率半径R2は、端子領域90の上面の曲率半径R2から若干ずれている。
また、ドライバIC50はシリコンで形成され、TFT基板100はガラスで形成されているとした場合、シリコンとガラスでは、弾性率、すなわち、ヤング率が異なる。また、ドライバIC50とTFT基板100との厚さが異なる場合もある。
このような構成において、液晶表示装置を湾曲させると、ドライバIC50のバンプ51と端子領域90の端子10との間に、TFT基板100と平行方向の応力すなわちせん断応力F1とTFT基板100と垂直方向の応力F2が発生することになる。ドライバIC50とTFT基板100、言い換えると、ドライバIC50のバンプ51と端子10は異方性導電膜60によって接着しているが、このせん断応力F1と基板と垂直方向の応力F2の合成応力がある大きさ以上になると、バンプ51と端子10の接続が取れなくなる。このせん断応力F1と引き剥がし応力F2は端部の端子において最も大きい。以後、せん断応力F1と基板と垂直方向の応力F2の合成応力を引き剥がし応力と称する。
図9は、本発明の原理を示す断面図である。図9が図8と異なる点は、最外端子10のさらに外側にダミー端子40を配置していることである。そして、ダミー端子40とドライバIC50に形成されたダミーバンプ55を接続している。また、ダミー端子40は、ドライバIC50の短辺に沿って、例えば図13に示すように、複数形成され、このダミー端子40に対応してドライバIC50に形成されたダミーバンプ55が接続している。そして、このダミー端子40とダミーバンプ55の間に最も大きな引き剥がし応力がかかる構成となっている。
ところで、ドライバIC50とTFT基板100とは異方性導電膜60の樹脂62によって接着している。熱硬化性の樹脂であっても、接着力は、熱硬化するときに印加されている圧力が大きい方が強い接着力を生ずる。つまり、図9の構成では、ダミー端子10とダミーバンプ55を配置することによって、通常端子の外側に、ダミーバンプ55との接着力の大きいダミー端子40が存在していることになる。そして、このダミー端子40に最も大きい引き剥がし応力がかかるので、通常端子10の引き剥がし応力は緩和されることになり、接続の信頼性が向上する。
図10は液晶表示装置の他の例である。図1と異なり、図10の表示領域80は横長である。図10において、映像信号線の数が多くなるので、1個のドライバIC50では対応しきれず、端子領域90には、3個のドライバIC50が配置している。このような場合であっても、図7のように湾曲させた場合の、各々のドライバIC50におけるバンプと端子の間の接続の問題は同じである。なお、複数のドライバIC50を使用する場合は、各ドライバIC50の機能を異ならせている場合もある。
図11は、通常端子だけが形成されている従来例を示す端子の配置図である。図11において、点線で示す枠はドライバICの外形に対応する辺である。以後、この辺を、第1の長辺、第2の長辺、第1の短辺、第2の短辺と呼ぶ。図11において、第1の長辺に沿って出力端子20が形成され、第2の長辺に沿って入力端子30が形成されている。入力端子30の方がピッチも大きく、端子の面積も大きい。配線数が多くなった場合、出力端子20は第1の長辺だけでは、対処できなくなり、第1の短辺、第2の短辺にも出力端子25が配置される場合がある。図11はこの例である。
図12は、図11の端子配置に対応するドライバIC50のバンプ配置を示す平面図である。図12において、図11の出力端子20に対応して出力バンプ52が形成され、短辺に沿って形成される出力端子25に対応して出力バンプ53が形成され、入力端子30に対応して入力バンプ54が形成されている。
図11の端子と図12のバンプが接続することになる。このような接続の場合、例えば、図8で説明したように、液晶表示装置を湾曲させると、端子10とバンプ51との間に引き剥がし応力が発生し、特に、短辺に最も近い出力端子20、25において、ドライバIC50のバンプ52,53との間に導通不良を生ずる場合がある。
図13はこれを対策した実施例1の平面図である。図14は、図13の端子に対応するドライバIC50におけるバンプの配置を示す平面図である。図13の出力端子20、25が図14の出力バンプ52、53に対応し、図13の入力端子30が図14の入力バンプ54に対応し、図13のダミー端子40が図14のダミーバンプ55に対応する。以後主として図13について説明する。
図13の特徴は、短辺に沿って、配線と接続していないダミー端子40を配置することによって、特に出力端子20、25に対するバンプ52、53との引き剥がし応力を緩和して、端子とバンプとの間の接続不良を防止していることである。なお、ダミー端子40の下層に存在する端子配線が通常端子のための端子配線の一部となっている場合もある。この場合には、ダミー端子40は、例えば、液晶表示装置の駆動には寄与しない端子と定義することも出来る。
図13において、第1の長辺側に配置した出力端子20の幅はw1、長さはh1、端子間距離はd1、ピッチはp1である。各端子の面積はs1であり、端子の数はn1である。短辺側に配置した出力端子25の幅はw2、長さはh2、端子間距離はd2、ピッチはp2である。各端子の面積はs2であり、端子の数はn2である。一般には、出力端子20と出力端子25の幅、端子間距離、ピッチ、端子長さ等は同じ場合が多いが、配線の都合によって変える場合もある。なお、2つの短辺側における端子配列等は同じである。
図13において、第2の長辺側に配置した入力端子30の幅はw3、長さはh3、端子間距離はd3、ピッチはp3である。各端子の面積はs3であり、端子の数はn3である。入力側は配線の数が出力側よりも少ないので、端子の数n3は長辺側出力端子の数n1よりも少ない。また、端子の幅、端子間距離、ピッチ、各端子の面積等は、出力側よりも大きい。
図13において、短辺側端子25の外側にはダミー端子40が配置している。ダミー端子40の幅はw4、長さはh4、端子間距離はd4、ピッチはp4である。各端子の面積はs4であり、端子の数はn4である。ダミー端子40の数は短辺側の出力端子25の数n3よりも多い。表示装置を湾曲した際、端子とドライバIC50のバンプ間の引き剥がし応力を緩和するには、ダミー端子40の数を多くしたほうが有利だからである。
図13において、ダミー端子40における端子幅w4と端子長さh4の関係は、W4≦h4である。つまり、各ダミー端子40において、図13におけるx方向の長さのほうがy方向の長さよりも大きい。ダミー端子40がこのような形状のほうが、表示装置を湾曲した際、端子とドライバICのバンプ間の引き剥がし応力、特にせん断応力に対抗するにはより有利だからである。
図13において、ダミー端子40における端子幅w4、端子間距離d4、ピッチp4、面積s4と、出力端子20における端子幅w1、端子間距離d1、ピッチp1、面積s1あるいは、出力端子25における端子幅w2、端子間距離d2、ピッチp2、面積s2との関係は、例えば、w4≦w1、w4≦w2であり、d4≦d1、d4≦d2であり、p4≦p1、p4≦p2、であり、s4≦s1、s4≦s2、である。
図13では、ダミー端子40と出力端子25の大きさ、ピッチは同じであるが、ダミー端子40の端子の数n4は短辺側の出力端子25の数n2よりも多い。ダミー端子40と出力端子25、20等を同じ形状及びピッチとしているのは、圧着プロセスにおける圧着条件や温度条件を合わせたい場合があるからである。図13では、端子に接続する配線91はダミー端子40を避けて配線している。また、短辺側の出力端子25と接続する配線には、大電流が流れるものも存在する。このような場合は、端子配線92に示すように、端子25と接続する配線を2つに分け、分割された端子配線92の各々を別のダミー端子40間に配線することも出来る。
図13において、ダミー端子40と長辺に沿った出力端子20の距離d5は、d1≦d5≦d3の関係になっている。ダミー端子40と通常端子20との境界においても、熱圧着条件を大きく変えないことが望ましいからである。なお、図13において、2つの短辺におけるダミー端子40の形状、配置は同じである。以下の実施形態においても同様である。
図13で示すような端子と図14で示すようなドライバIC50のバンプを接続すると、図9で説明したように、ダミー端子40とダミーバンプ51の効果により、通常端子とドライバIC50のバンプとの接続における引き剥がし応力を緩和することが出来る。
図15は図13の変形例である。図15は、図13に比べて、ダミー端子40の配置と、短辺にそって形成された出力端子25の配置の関係がy方向において、半ピッチずれた関係になっている。図15のような構成であれば、出力端子25の配線91は、屈曲させずに、まっすぐにダミー端子40間のスペースを通過させることが出来る。なお、大電流が流れる端子配線92を2つに分割することは、図13で説明したと同様である。
図16は実施例1の他の形態を示す平面図である。図16が図14と異なる点は、ダミー端子40の大きさ及びピッチが図13の場合に比べて小さくなっている点である。ダミー端子40の横方向の径h4を小さくすることによって、ドライバIC50の横方向の径h50を小さくすることが出来る。
ダミー端子40の横方向(x方向)の径h4が小さくなったことによる接着力の低下を防止するために、y方向のダミー端子40の数を多くし、ダミー端子全体としての面積が大きく減らないようにしている。すなわち、s4<s1あるいはs4<s2の関係になっていても、p4<p1あるいはp4<p2の関係にすることによって、ダミー端子40の接着力を維持している。
ダミー端子40間の距離d4が小さくなった場合、ダミー端子40間に端子配線91を通すことが難しくなる場合がある。ところで、ダミー端子40の断面構成は、通常の端子と大きくは変わらない。つまり、ダミー端子40の最下層には、端子配線に相当する端子金属が存在している。したがって、ダミー端子40に形成されている端子金属を出力端子25に接続する端子配線91の中継配線として使用すればよい。図16における端子配線91はこの例である。2つに分割された端子配線92も同様である。
図17は、図16の変形例であり、ドライバIC50の短辺に沿った出力端子25をドライバIC50の短辺全体に配置した例である。ダミー端子40の形状及びピッチは、図16で説明したのと同様に出力端子25に比べて非常に小さくなっている。図17では、ドライバIC50の短辺側から入力する端子配線の数が図16の場合よりも多くなるが、この場合も、図16で説明したと同様に、ダミー端子40の端子金属を端子配線の中継として使用すればよい。
映像信号線82の数が多くなり、出力端子20の数がドライバIC50の長辺に1列形成しただけでは足りなくなる場合がある。このような場合、出力端子20を、ドライバIC50の第1の長辺に沿って2列、あるいはそれ以上形成する場合がある。図18は、図16の構成に対して、出力端子20を2列形成した例である。この場合も、図13乃至図17で説明したのと同様に本実施例を適用することが出来る。
図1における液晶表示装置の端子領域90の幅を小さくしたい場合、ドライバIC50の短辺の幅w50も小さくしなければならない。この場合、ドライバIC50の短辺に沿って出力端子25を形成することが出来なくなる場合がある。図19はその例である。図19において、ドライバIC50の第1の長辺に対応する辺に沿って出力端子20が形成され、ドライバIC50の第2の長辺に対応する辺に沿って入力端子30が形成されている。ドライバICの短辺に対応する辺の側には、出力端子25は形成されていない。
図20は、図19の端子に対応するドライバIC50の端子配置を示す平面図である。図20において、出力バンプ52が図19の出力端子20に対応し、入力バンプ54が図19の入力端子30に対応する。図19の端子、及び、図20のバンプを接続した場合、図8に示すように、特に、出力端子の最外端子において、引き剥がし応力によって、端子とバンプとの接続不良が生ずる場合がある。
実施例2は、図19及び図20に例示するような端子及びドライバIC50のバンプにおける接続不良を対策するものである。図21は、実施例2における端子の形状及び配置を示すものであり、図22は、図21の端子に対応するドライバIC50のバンプの形状及び配置の例である。図21における出力端子が、図22における出力バンプ52に対応し、図21における入力端子30が図22における入力バンプ54に対応し、図21におけるダミー端子40が図22におけるダミーバンプ55に対応する。以後、主として、図21に示す端子部によって、本実施例を説明する。
図21は実施例2の第1の形態を示す端子の平面図である。図21において、ダミー端子40の配置及び形状は図13で説明したのと同様である。図21においても、ダミー端子を横長、すなわち、w4≦h4としている。また、出力端子20とダミー端子40の間隔d5は、d1≦d5≦d2である。
図23は実施例2の他の形態による端子の平面図である。実施例2では、ドライバIC50の短辺側に出力端子25が存在していないので、ダミー端子40を比較的自由に配置することが出来る。図23では、ほぼ正方形のダミー端子40をドライバIC50の短辺に沿って2列配置している。図23において、ダミー端子40の横方向(x方向)の長さh4は出力端子20のx方向の幅w1と同等である。また、ダミー端子40のx方向の端子間距離及びy方向の端子間距離はd4である。但し、ダミー端子40の端子間距離は、x方向とy方向とでお互いに変えてもよい。また、図23では、ダミー端子40の端子間距離d4と出力端子20のx方向の端子間距離d1は、d1=d4となっているが、d4<d1としてもよい。ダミー端子40と出力端子20間の距離d5は、図13と同様に、d1≦d5≦d3である。
図24は、図23の変形例である。図24では、ダミー端子40をy方向に互い違いに、すなわち、千鳥状に配置した場合である。このような配置によって、ダミー端子40の密度を上げることができる場合がある。個々のダミー端子40の形状、端子間隔、ピッチ等は図23と同様である。
図25は、実施例2のさらに他の形態を示す平面図である。図25が図21等と異なる点は、ダミー端子40の大きさが小さくなっており、かつ、ピッチp4が小さくなっている点である。図25では、図21の場合よりも、ダミー端子40のx方向の長さh4が小さくなっている。これによって、図25ではドライバIC50のx方向の長さh50を小さくすることが出来る。
図25においても、個々のダミー端子において、w4≦h4の関係は保たれている。ダミー端子40の数を増やすことによって、ダミー端子全体の面積が小さくなることを抑え、表示領域を湾曲させたときの通常端子に対する引き剥がし応力の緩和効果を維持している。なお、図25において、w4<w1,d4<d1である。また、ダミー端子40と出力端子20の間隔d5はd1≦d5≦d3である。
図26は、映像信号線82の数等が増加した場合に、出力端子20をドライバIC50の第1長辺と対応する辺の側に2列に配置した場合の例である。図26が図25と異なる点は、出力端子20が2列配置していることである。その他は、図25と同じである。ダミー端子40の効果は、図23の場合と同じである。出力端子20が2列、あるいは、2列よりも多く形成された場合の構成は、図25に限らず、図21、図23、図24等の構成に対しても同様に適用することが出来る。
実施例1及び2では、表示装置を湾曲させた場合の、通常端子への引き剥がし応力を緩和させるための構成として、ダミー端子40の平面配置、及び平面形状について説明した。実施例3では、ダミー端子40の断面構成の特徴について説明する。
ダミー端子40の断面形状は、基本的には、通常端子と同じ形状でもよい。以下に説明するダミー端子40の断面形状は、ダミー端子40の効果をより向上させるための、断面構成である。端子は、表示領域80を形成する工程において、同時に形成される。したがって、まず、表示領域80の断面構造について簡単に説明する。
図27は表示領域の画素部分の概略構造を示す断面図である。図27は、いわゆるIPS(In Plane Switching)方式の液晶表示装置の例である。図27において、TFT基板100の上に下地膜、TFT、走査線、層間絶縁膜、映像信号線等を含む配線層110が形成され、その上に有機パッシベーション膜による平坦化膜111が形成されている。平坦化膜111の上にITO(Indium Tin Oxide)で形成されたコモン電極120が平面状に形成されている。コモン電極120の上に容量絶縁膜125が形成され、その上にITOで形成された画素電極130が形成されている。コモン電極120を第1ITO、画素電極を第2ITOと呼ぶこともある。
画素電極130に映像信号が印加されると、図25の矢印で示すように、コモン電極120との間に、液晶層300を通る電気力線が発生する。電気力線によって液晶分子301が回転し、液晶層300を通過するバックライトの光を制御する。容量絶縁膜125は、コモン電極120と画素電極130との間に画素容量を形成するので、このように呼ばれる。
図27において、液晶層300を挟んで、対向基板200が配置している。対向基板200には、カラーフィルタ201が形成されている。また、カラーフィルタ201とカラーフィルタ201の間には、ブラックマトリクス202が形成され、画像のコントラストを向上させる。カラーフィルタ201及びブラックマトリクス202の上にオーバーコート膜203が形成され、カラーフィルタ201を構成する顔料が液晶層300中に析出することを防止している。
図28は、通常の端子の断面構造の例である。図28において、TFT基板100の上に下地膜93が形成され、その上に走査線と同時に形成される端子配線91が形成されている。端子配線91は、表示領域80における走査線81あるいは映像信号線82等と電気的に接続している。端子配線91を覆って層間絶縁膜94がシリコン酸化膜(SiO)等によって形成されている。端子部分において、層間絶縁膜94にはスルーホールが形成され、このスルーホールを覆って端子電極95が形成されている。端子電極95は、例えば、映像信号線82と同時に形成されるが、映像信号線82等とは接続しておらず、端子部において島状に形成されている。端子金属95をパターニング後、第1ITO96を形成する。第1ITO96は、コモン電極120と同時に形成され、パターニングされる。
第1ITO96を覆って容量絶縁膜97(125)が形成される。容量絶縁膜97(125)には端子部においてスルーホールが形成され、このスルーホールを覆って第2ITO98が形成さる。第2ITO98は、画素電極130と同時に形成され、パターニングされる。第1ITO96及び第2ITO98は、金属で形成された端子配線91及び端子電極95を保護する役割を有する。
ダミー端子も基本的には、図28に示すような通常の端子構造と同じ断面構造とすることが出来る。しかしながら、ITOと、異方性導電膜60を構成する熱硬化性の樹脂62の接着力は強くない。通常端子においては、端子とドライバIC50のバンプとは電気的な接続をとる必要があるので、導電性のITOを用いることは必須である。しかし、ダミー端子では、バンプとの間に電気的な導通をとる必要はない。
図29は、実施例3におけるダミー端子の断面図である。図29において、端子金属95までは、図28と同じ構成である。ただし、ダミー端子においては、端子配線91は、表示領域80における配線とは接続しておらず、端子部分にのみ島状に形成されている。図29において、端子金属94及び層間絶縁膜95の上に容量絶縁膜97(125)が形成されている。そして、第1ITO及び第2ITOは形成されていない。金属で形成された端子金属95、端子配線91は容量絶縁膜97(125)によって保護されている。
容量絶縁膜97(125)は、表示領域80における画素容量を大きくするために、窒化シリコン(SiN)によって形成されている。窒化シリコンと、異方性導電膜60を構成する熱硬化性樹脂62の接着力は、ITOと熱硬化性樹脂62の接着力よりも強い。したがって、図29の構成によれば、ダミー端子のダミーバンプとの接着力は、通常端子と通常バンプとの接着力よりも強くなる。これによって、ダミー端子の効果をさらに向上させることが出来る。
ところで、通常端子の高さとダミー端子の高さが同じであれば、同じ条件で異方性導電膜60を接着することが出来る。容量絶縁膜97(125)の厚さが第1ITO96と第2ITO98の厚さの合計と同じ程度であれば、通常端子と異方性導電膜の高さは同程度になる。
画素容量を大きくするために、容量絶縁膜97(125)の膜厚を非常に薄くする場合がある。このような場合、図26における第1ITO96を残し、この第1ITO96を覆って容量絶縁膜97を形成する構成とすれば、ダミー端子と通常端子の高さを同程度にそろえることが出来る。この構成であっても、容量絶縁膜97(125)と異方性導電膜60の熱硬化性樹脂62とを接着させる構成は維持することが出来る。
さらに、異方性導電膜60の導電性粒子61はランダムに熱硬化性樹脂62に分散されているが、ドライバIC50と導通を取るために必要な通常端子と重なる領域のみに導電性粒子61を配置させる導電性粒子整列型の異方性導電膜60を用いることで、ダミー端子とダミーバンプの間には導電性粒子61が存在しない熱硬化性樹脂62のみで接着させることでダミー端子とダミーバンプとの接着力を向上させることも可能である。ダミー端子とダミーバンプの間に導電性粒子61が存在する構造に比べ導電性粒子61が存在しない方が接着力は強く、ダミー端子の効果をさらに向上させることが出来る。
以上は、液晶表示装置について本発明を説明したが、本発明は、液晶表示装置に限らず、湾曲して使用することが出来る、有機EL表示装置あるいはマイクロLED表示装置等にも適用することが出来る。
10…端子、 20…出力端子、 25…出力端子、30…入力端子、 40…ダミー端子、 50…ドライバIC、 51…バンプ、 52…出力バンプ、 53…出力バンプ、 54…入力バンプ、 55…ダミーバンプ、 60…異方性導電膜、 61…微粒子、 62…異方性導電膜用熱硬化性樹脂、 70…フレキシブル配線基板、 80…表示領域、 81…走査線、 82…映像信号線、 83…画素、 90…端子領域、 91…端子配線、 92…端子配線、 93…下地膜、 94…層間絶縁膜、 95…端子電極、 96…下層ITO、 97…容量絶縁膜、 98…上層ITO、 100…TFT基板、 110…TFT層、 111…平坦化膜、 120…コモン電極、125…容量絶縁膜、 130…画素電極、 130…画素電極、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 300…液晶層、 301…液晶分子、 500…圧着装置、 501…圧着ヘッド

Claims (18)

  1. 湾曲された表示領域と、前記表示領域の湾曲形状に伴って湾曲した端子領域を有し、前記端子領域にドライバICが搭載される表示装置であって、
    前記ドライバICは、第1の長辺、第2の長辺、第1の短辺及び第2の短辺を有し、
    前記第1の長辺に沿って第1の出力バンプが配置し、前記第2の長辺に沿って入力バンプが配置し、前記第1の短辺に沿って第2の出力バンプが配置し、前記第2短辺に沿って第3の出力バンプが配置し、
    前記端子領域には、前記第1出力バンプに対応して第1の出力端子が形成され、前記入力バンプに対応して入力端子が形成され、前記第2の出力バンプに対応して第2の出力端子が形成され、前記第3の出力バンプに対応して第3の出力端子が形成され、
    前記第2の出力端子の外側に、前記ドライバICの、前記第1の短辺と平行方向に複数の第1のダミー端子が形成され、前記第3の出力端子の外側に、前記ドライバICの、前記第2の短辺と平行方向に複数の第2のダミー端子が形成され、
    前記第1のダミー端子は、前記ドライバICに形成された第1のダミーバンプと重畳し、前記第2のダミー端子は、前記ドライバICに形成された第2のダミーバンプと重畳し、
    前記第1のダミー端子と前記第2のダミー端子の前記ドライバICの前記第1の長辺と平行な方向の長さは、前記第1の長辺と直角な方向の長さ以上であることを特徴とする表示装置。
  2. 前記第1のダミー端子の数は、前記第2の出力端子の数よりも多く、前記第2のダミー端子の数は、前記第3の出力端子の数よりも多いことを特徴とする請求項1に記載の表示装置。
  3. 前記第1のダミー端子の前記第1の短辺と平行方向のピッチは、前記第2の出力端子の前記第1の短辺と平行方向のピッチと同じであり、前記第2のダミー端子の前記第2の短辺と平行方向のピッチは、前記第3の出力端子の前記第2の短辺と平行方向のピッチと同じであることを特徴とする請求項1に記載の表示装置。
  4. 前記第1のダミー端子の前記第1の短辺と平行方向のピッチは、前記第2の出力端子の前記第1の短辺と平行方向のピッチよりも小さく、前記第2のダミー端子の前記第2の短辺と平行方向のピッチは、前記第3の出力端子の前記第2の短辺と平行方向のピッチよりも小さいことを特徴とする請求項1に記載の表示装置。
  5. 前記第1のダミー端子の前記第1の長辺と平行方向の長さは、前記第2の出力端子の前記第1の長辺と平行方向の長さよりも小さく、前記第2のダミー端子の前記第1の長辺と平行方向の長さは、前記第3の出力端子の前記第1の長辺と平行方向の長さよりも小さいことを特徴とする請求項1に記載の表示装置。
  6. 前記第1のダミー端子と前記第1の出力端子の間隔は、前記第1の出力端子の端子間距離以上であって、前記入力端子の端子間距離以下であり、前記第2のダミー端子と前記第1の出力端子の間隔は、前記第1の出力端子の端子間距離以上であって、前記入力端子の端子間距離以下であることを特徴とする請求項1に記載の表示装置。
  7. 前記第1のダミー端子と前記第2のダミー端子の表面には、絶縁膜が形成され、前記第1のダミー端子は前記第1のダミーバンプから前記絶縁膜により絶縁されており、前記第2のダミー端子は前記第2のダミーバンプから前記絶縁膜により絶縁されていることを特徴とする請求項1に記載の表示装置。
  8. 前記絶縁膜は窒化シリコン膜であることを特徴とする請求項7に記載の表示装置。
  9. 湾曲された表示領域と、前記表示領域の湾曲形状に伴って湾曲した端子領域を有し、前記端子領域にドライバICが搭載される表示装置であって、
    前記ドライバICは、第1の長辺、第2の長辺、第1の短辺及び第2の短辺を有し、
    前記第1の長辺に沿って出力バンプが配置し、前記第2の長辺に沿って入力バンプが配置し、
    前記端子領域には、前記出力バンプに対応して出力端子が形成され、前記入力バンプに対応して入力端子が形成され、
    前記出力端子の外側であって、前記ドライバICの前記第1の短辺に対応する辺と平行方向に複数の第1のダミー端子が形成され、
    前記出力端子の外側であって、前記ドライバICの前記第2の短辺に対応する辺と平行方向に複数の第2のダミー端子が形成され、
    前記第1のダミー端子は、前記ドライバICに形成された第1のダミーバンプと重畳し、前記第2のダミー端子は、前記ドライバICに形成された第2のダミーバンプと重畳し、
    前記第1のダミー端子と前記第2のダミー端子の前記ドライバICの前記第1の長辺と平行な方向の長さは、前記第1の長辺と直角な方向の長さ以上であることを特徴とする表示装置。
  10. 前記第1のダミー端子の前記第1の短辺と平行方向のピッチは、前記出力端子の前記第1の長辺と平行方向のピッチと同じであり、前記第2のダミー端子の前記第2の短辺と平行方向のピッチは、前記出力端子の前記第1の長辺と平行方向のピッチと同じであることを特徴とする請求項9に記載の表示装置。
  11. 前記第1のダミー端子の前記第1の短辺と平行方向のピッチは、前記出力端子の前記第1の長辺と平行方向のピッチよりも小さく、前記第2のダミー端子の前記第2の短辺と平行方向のピッチは、前記出力端子の前記第1の長辺と平行方向のピッチよりも小さいことを特徴とする請求項9に記載の表示装置。
  12. 前記第1のダミー端子の面積及び前記第2のダミー端子の面積は前記出力端子の面積よりも小さいことを特徴とする請求項9に記載の表示装置。
  13. 前記第1のダミー端子及び前記第2のダミー端子の前記第1の長辺と平行方向の長さは、前記出力端子の前記第1の長辺と直角方向の長さよりも小さいことを特徴とする請求項9に記載の表示装置。
  14. 前記第1のダミー端子の外側に前記第1の短辺と平行方向に複数の第3のダミー端子が形成され、
    前記第2のダミー端子の外側に前記第2の短辺と平行方向に複数の第4のダミー端子が形成されていることを特徴とする請求項9に記載の表示装置。
  15. 前記第1のダミー端子の前記第1の短辺と平行方向のピッチと前記第3のダミー端子の前記第1の短辺と平行方向のピッチは同じであり、
    前記第2のダミー端子の前記第2の短辺と平行方向のピッチと前記第4のダミー端子の前記第2の短辺と平行方向のピッチは同じであることを特徴とする請求項14に記載の表示装置。
  16. 前記第1のダミー端子と前記出力端子の間隔は、前記出力端子の端子間距離以上であって、前記入力端子の端子間距離以下であることを特徴とする請求項9に記載の表示装置。
  17. 前記第1のダミー端子と前記第2のダミー端子の表面には、絶縁膜が形成され、前記第1のダミー端子と前記第1のダミーバンプは前記絶縁膜により絶縁されており、前記第2のダミー端子と前記第2のダミーバンプは前記絶縁膜により絶縁されていることを特徴とする請求項9に記載の表示装置。
  18. 前記絶縁膜は窒化シリコン膜であることを特徴とする請求項17に記載の表示装置。
JP2019094378A 2019-05-20 2019-05-20 表示装置 Active JP7267837B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019094378A JP7267837B2 (ja) 2019-05-20 2019-05-20 表示装置
CN202020831324.0U CN211956078U (zh) 2019-05-20 2020-05-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019094378A JP7267837B2 (ja) 2019-05-20 2019-05-20 表示装置

Publications (2)

Publication Number Publication Date
JP2020190588A true JP2020190588A (ja) 2020-11-26
JP7267837B2 JP7267837B2 (ja) 2023-05-02

Family

ID=73170758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019094378A Active JP7267837B2 (ja) 2019-05-20 2019-05-20 表示装置

Country Status (2)

Country Link
JP (1) JP7267837B2 (ja)
CN (1) CN211956078U (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823183A (zh) * 2021-09-30 2021-12-21 武汉华星光电技术有限公司 显示面板及显示装置
CN114255658A (zh) * 2021-12-16 2022-03-29 武汉华星光电技术有限公司 显示面板及显示装置
JP2023086628A (ja) * 2021-12-12 2023-06-22 株式会社医療情報技術研究所 組織間文書情報共有システム
US12021049B2 (en) 2021-12-16 2024-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JP2005026682A (ja) * 2003-06-30 2005-01-27 Innolux Display Corp Cog実装方式の構造
JP2005182012A (ja) * 2003-12-15 2005-07-07 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置
WO2008013014A1 (fr) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Dispositif d'affichage
JP2009180904A (ja) * 2008-01-30 2009-08-13 Sharp Corp 表示装置、及びそれに用いられるドライバic
WO2012117960A1 (ja) * 2011-03-02 2012-09-07 シャープ株式会社 半導体素子および表示パネル

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JP2005026682A (ja) * 2003-06-30 2005-01-27 Innolux Display Corp Cog実装方式の構造
JP2005182012A (ja) * 2003-12-15 2005-07-07 Samsung Electronics Co Ltd 駆動チップ及びこれを有する表示装置
WO2008013014A1 (fr) * 2006-07-27 2008-01-31 Sharp Kabushiki Kaisha Dispositif d'affichage
JP2009180904A (ja) * 2008-01-30 2009-08-13 Sharp Corp 表示装置、及びそれに用いられるドライバic
WO2012117960A1 (ja) * 2011-03-02 2012-09-07 シャープ株式会社 半導体素子および表示パネル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113823183A (zh) * 2021-09-30 2021-12-21 武汉华星光电技术有限公司 显示面板及显示装置
JP2023086628A (ja) * 2021-12-12 2023-06-22 株式会社医療情報技術研究所 組織間文書情報共有システム
CN114255658A (zh) * 2021-12-16 2022-03-29 武汉华星光电技术有限公司 显示面板及显示装置
US12021049B2 (en) 2021-12-16 2024-06-25 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
JP7267837B2 (ja) 2023-05-02
CN211956078U (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US11556199B2 (en) Display device with sensor
KR102547266B1 (ko) 액정 표시장치
TWI400509B (zh) 可撓性顯示模組及其製作方法
CN106647067B (zh) 显示装置
JP5239368B2 (ja) アレイ基板および表示装置
CN211956078U (zh) 显示装置
CN107464887A (zh) 柔性显示装置
US9904388B2 (en) Touch panel to minimize signal distortion and display apparatus including the same
CN104730780B (zh) 液晶显示设备
JP4337830B2 (ja) 電気光学装置及び電子機器
JP6806431B2 (ja) 表示装置
KR102413480B1 (ko) 표시 장치 및 이의 제조 방법
KR20160122888A (ko) 표시 장치
TWI694365B (zh) 觸控顯示面板
CN104516134B (zh) 显示装置
JP4851255B2 (ja) 表示装置
JP6143466B2 (ja) タッチパネル内蔵型液晶表示装置
WO2011161857A1 (ja) 表示装置
JP2008064961A (ja) 配線構造、及び表示装置
WO2013128857A1 (ja) 表示パネル及びそれを備えた表示装置
JP2008256825A (ja) 表示装置
WO2018003795A1 (ja) 表示装置
JP6291215B2 (ja) 表示装置
JP2018155942A (ja) 表示装置
JP7274627B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7267837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150