CN114255658A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114255658A
CN114255658A CN202111546884.7A CN202111546884A CN114255658A CN 114255658 A CN114255658 A CN 114255658A CN 202111546884 A CN202111546884 A CN 202111546884A CN 114255658 A CN114255658 A CN 114255658A
Authority
CN
China
Prior art keywords
region
sub
terminals
area
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111546884.7A
Other languages
English (en)
Other versions
CN114255658B (zh
Inventor
董书亚
刘波
龚强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202111546884.7A priority Critical patent/CN114255658B/zh
Priority to US17/623,375 priority patent/US12021049B2/en
Priority to PCT/CN2021/139693 priority patent/WO2023108679A1/zh
Publication of CN114255658A publication Critical patent/CN114255658A/zh
Application granted granted Critical
Publication of CN114255658B publication Critical patent/CN114255658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32147—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及显示装置，显示面板包括阵列基板，阵列基板的绑定区设置有多个绑定焊盘和驱动芯片；驱动芯片的第一区至少设置有多个第一虚拟端子，第二区设置有多个驱动端子，多个驱动端子包括多个输入端子；多个输入端子与多个绑定焊盘一一对应设置，第一虚拟端子对位于第二区的驱动端子起到支撑作用的同时，能够补偿由于绑定驱动芯片时驱动端子发生翘曲而导致的高度差，保证驱动芯片能良好地绑定于显示面板上，避免产生导浅现象；且，阵列基板与第一虚拟端子对应的位置设置有绝缘保护层，能够避免导电粒子对阵列基板上的金属走线造成挤压破坏。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
为改善COG(Chip On Glass，芯片被直接绑定在玻璃上)显示面板下边框较大的弊端，对驱动芯片进行改进设计以实现显示面板超级窄下边框，具体为，将用于传输显示信号的驱动端子放在驱动芯片的一侧，而其他区域未放置驱动端子。然而，采用此种设计的驱动芯片上的驱动端子分布不均，会导致驱动芯片支撑失衡，当驱动芯片绑定在显示面板上时，会出现“跷跷板”效应，部分驱动端子出现翘起，从而导致驱动端子和显示面板之间的导电粒子发生导浅，驱动端子无法绑定于显示面板的焊盘上，进而导致显示面板性能降低，甚至不能正常工作。
发明内容
本发明实施例提供一种显示面板及显示装置，以解决现有的显示面板中的驱动芯片在与显示面板绑定时会出现“跷跷板”效应，导致部分驱动端子出现翘起而无法绑定于显示面板上的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明提供一种显示面板，包括阵列基板，所述阵列基板包括显示区和绑定区，所述绑定区位于所述显示区的一侧，所述绑定区设置有驱动芯片和多个绑定焊盘；
所述驱动芯片包括靠近所述显示区的第一区和远离所述显示区的第二区，所述第一区设置有多个第一虚拟端子，所述第二区设置有多个驱动端子，多个驱动端子包括多个输入端子；
其中，多个所述输入端子与多个所述绑定焊盘一一对应设置，所述阵列基板与所述第一虚拟端子对应的位置设置有绝缘保护层。
根据本发明提供的显示面板，所述第一区还设置有多个第二虚拟端子，所述绑定区还设置有多个虚拟焊盘，多个所述第二虚拟端子与多个所述虚拟焊盘一一对应设置。
根据本发明提供的显示面板，所述第一区包括位于两侧的第一子区和第二子区、以及设置于所述第一子区和所述第二子区之间的中间区，多个所述第一虚拟端子设置于所述第一子区和所述第二子区，多个所述第二虚拟端子设置于所述中间区。
根据本发明提供的显示面板，所述第一区包括位于两侧的第一子区和第二子区、以及设置于所述第一子区和所述第二子区之间的中间区，多个所述第一虚拟端子设置于所述中间区，多个所述第二虚拟端子设置于所述第一子区和所述第二子区。
根据本发明提供的显示面板，所述第二区包括与所述第一子区对应的第三子区、与所述中间区对应的第四子区和与所述第二子区对应的第五子区；
其中，位于所述第四子区内的同排的各个所述驱动端子与所述第一区之间的距离相等；沿所述第三子区靠近所述第四子区的方向，位于所述第三子区内的同排的各个所述驱动端子与所述第一区之间的距离逐渐减小，位于所述第五子区内的同排的各个所述驱动端子与所述第一区之间的距离逐渐增加。
根据本发明提供的显示面板，位于所述第二区内的多个所述驱动端子呈至少两排排列，位于同一排的各个所述驱动端子与所述第一区之间的距离相等。
根据本发明提供的显示面板，所述第二区包括与所述第一子区对应的第三子区、与所述中间区对应的第四子区和与所述第二子区对应的第五子区；其中，位于所述第四子区内的每一排所述驱动端子对应位于所述第三子区及所述第五子区内的至少两排所述驱动端子。
根据本发明提供的显示面板，所述驱动芯片还包括基体，所述第一虚拟端子和所述第二虚拟端子设置于所述基体靠近所述阵列基板的一侧；所述第一虚拟端子远离所述基体的端面至所述基体的距离小于所述第二虚拟端子远离所述基体的端面至所述基体的距离。
根据本发明提供的显示面板，所述阵列基板包括：
衬底；
第一金属层，设置于所述衬底的一侧，所述第一金属层包括位于所述绑定区的第一金属构件和第二金属构件；
层间绝缘层，设置于所述第一金属层远离所述衬底的一侧；
第二金属层，设置于所述层间绝缘层远离所述衬底的一侧，所述第二金属层包括位于所述绑定区的第三金属构件和第四金属构件，所述第三金属构件与所述第一金属构件电连接，所述第四金属构件与所述第二金属构件电连接；
平坦化层，设置于所述第二金属层远离所述衬底的一侧，所述平坦化层覆盖所述第四金属构件，所述平坦化层包括第一开口，所述第一开口裸露出所述第三金属构件；
钝化层，设置于所述平坦化层远离所述衬底的一侧，所述钝化层包括第二开口，所述第二开口和所述第一开口对应设置；以及
第一透明导电层，设置于所述钝化层远离所述衬底的一侧，所述第一透明导电层包括位于所述绑定区的第一透明导电构件，所述第一透明导电构件设置于所述第三金属构件远离所述衬底的一侧；
其中，所述绑定焊盘由所述第一金属构件、所述第三金属构件和所述第一透明导电构件构成，所述绝缘保护层为所述平坦化层和所述钝化层。
根据本发明提供的显示面板，所述显示面板还包括设置于所述绑定区的柔性电路板，所述柔性电路板包括主体区段和连接区段，所述主体区段位于所述驱动芯片远离所述显示区的一侧，所述连接区段位于所述驱动芯片的相对两侧；所述驱动端子还包括多个输出端子，多个所述输出端子与所述柔性电路板电连接。
本发明提供一种显示装置，包括上述显示面板。
本发明的有益效果为：本发明提供的显示面板及显示装置，通过在驱动芯片靠近显示区的第一区增设多个第一虚拟端子，第一虚拟端子对位于第二区的驱动端子起到支撑作用的同时，能够补偿由于绑定驱动芯片时驱动端子发生翘曲而导致的高度差，保证驱动芯片能良好地绑定于显示面板上，避免产生导浅现象；且，阵列基板与第一虚拟端子对应的位置设置有绝缘保护层，能够避免导电粒子对阵列基板上的金属走线造成挤压破坏。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是本发明实施例提供的一种显示面板的平面结构示意图；
图1B是图1A中的显示面板沿A-A的剖切结构示意图；
图2是本发明实施例提供的驱动芯片的第一种平面结构示意图；
图3A是本发明实施例提供的另一种显示面板的平面结构示意图；
图3B是图3A中的显示面板沿B-B的剖切结构示意图；
图4是本发明实施例提供的驱动芯片的第二种平面结构示意图；
图5是本发明实施例提供的驱动芯片的第三种平面结构示意图；
图6是本发明实施例提供的驱动芯片的第四种平面结构示意图；
图7是本发明实施例提供的驱动芯片的第五种平面结构示意图；
图8是本发明实施例提供的驱动芯片的第六种平面结构示意图；
图9是本发明实施例提供的驱动芯片的第六种平面结构示意图；
图10是本发明实施例提供的另一种显示面板的平面结构示意图。
附图标记说明：
100、阵列基板；200、驱动芯片；300、导电粒子；400、柔性电路板；100a、显示区；100b、绑定区；
11、绑定焊盘；12、绝缘保护层；13、虚拟焊盘；
101、衬底；102、缓冲层；103、栅极绝缘层；104、第一金属层；1041、第一金属构件；1042、第二金属构件；1043、第五金属构件；105、层间绝缘层；106、第二金属层；1061、第三金属构件；1062、第四金属构件；1063、第六金属构件；107、平坦化层；1071、第一开口；1072、第三开口；108、钝化层；1081、第二开口；1082、第四开口；109、第一透明导电层；1091、第一透明导电构件；1092、第二透明导电构件；
203、第一区；2031、第一子区；2032、第二子区；2033、中间区；204、第二区；2041、第三子区；2042、第四子区；2043、第五子区；
21、基体；22、驱动端子；221、输入端子；222、输出端子；23、第一虚拟端子；24、第二虚拟端子；
401、主体区段；402、连接区段。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1A、图1B和图2，图1A是本发明实施例提供的一种显示面板的平面结构示意图；图1B是图1A中的显示面板沿A-A的剖切结构示意图；图2是本发明实施例提供的驱动芯片的第一种平面结构示意图；本发明实施例提供一种显示面板，所述显示面板包括阵列基板100，所述阵列基板100包括显示区100a和绑定区100b，所述绑定区100b位于所述显示区100a的一侧，所述绑定区100b设置有驱动芯片200和多个绑定焊盘11，所述驱动芯片200绑定于所述绑定区100b的多个所述绑定焊盘11上，即，所述驱动芯片200绑定于玻璃上(Chip On Glass，COG)；多个所述绑定焊盘11沿自所述显示区100a指向所述绑定区100b的方向呈直线并排设置。
所述驱动芯片200包括靠近所述显示区100a的第一区203和远离所述显示区100a的第二区204，所述第一区203设置有多个第一虚拟端子，所述第二区204设置有多个驱动端子22，多个所述驱动端子22包括多个输入端子221，多个所述输入端子221与多个所述绑定焊盘11一一对应设置，用于将所述驱动芯片200中的信号传递至所述显示区100a。
所述驱动芯片200和所述阵列基板100之间还设置有导电胶，所述导电胶中分布有多个导电粒子300，所述驱动芯片200和所述阵列基板100通过挤压所述导电粒子300实现电连接。
所述驱动芯片200与所述阵列基板100对位后，由于现有技术中的所述第一区203存在未设置有任何端子的空白区，则空白区和其它区域受到的支撑力分布不均而引起所述驱动芯片200支撑失衡，导致所述驱动芯片200靠近空白区的一端向靠近所述阵列基板100的一侧倾斜，所述驱动芯片200远离空白区的一端向远离所述显示面板的一侧翘起，从而导致所述驱动芯片200远离空白区的驱动端子22翘起，所述驱动端子22和所述绑定焊盘11无法对所述导电胶中的所述导电粒子300造成挤压而使其产生变形，导致所述驱动端子22无法与对应的所述绑定焊盘11进行电连接，进而导致部分所述驱动端子22发生导浅现象。
有鉴于此，本发明实施例通过在所述驱动芯片200的上述空白区设置多个第一虚拟端子23，即，多个所述第一虚拟端子23设置于所述第一区203；其中，所述阵列基板100与所述第一虚拟端子23对应的位置设置有绝缘保护层12。
可以理解的是，在本发明实施例中，所述输入端子221和所述绑定焊盘11电连接，以传输电信号，所述第一虚拟端子23设置于所述绝缘保护层12上方，即，所述第一虚拟端子23和所述阵列基板100上的金属走线绝缘设置，因此，所述第一虚拟端子23仅起到支撑作用，而不会传输电信号。
由于所述第一虚拟端子23本身及所述绝缘保护层12均具有一定的厚度，可用于补偿绑定所述驱动芯片200时，所述驱动芯片200上的所述驱动端子22翘曲导致的高度差，使得所述驱动芯片200远离所述显示区100a的一端不会发生翘起，从而能够使得所述驱动端子22和所述绑定焊盘11之间的导电粒子300挤压产生变形，进而保证所述驱动芯片200能正常绑定于所述阵列基板100上，避免所述导电粒子300产生导浅现象；此外，本发明中的所述阵列基板100上的金属走线覆盖有所述绝缘保护层12，能够避免所述导电粒子300对所述阵列基板100上的金属走线造成挤压破坏。
具体地，请参阅图1B，现对所述阵列基板100的膜层结构进行阐述说明。
所述阵列基板100包括依次堆叠的衬底101、第一金属层104、层间绝缘层105、第二金属层106、平坦化层107、第一透明导电层和钝化层108。进一步地，所述阵列基板100还包括遮光层(图中未示出)、缓冲层102、半导体层和栅极绝缘层103。
所述遮光层设置于所述衬底101一侧且位于所述显示区100a，所述缓冲层102覆盖所述遮光层和所述衬底101，所述缓冲层102位于所述显示区100a和所述绑定区100b；所述半导体层设置于所述缓冲层102上且位于所述显示区100a；所述栅极绝缘层103覆盖所述半导体层和所述缓冲层102，所述栅极绝缘层103位于所述显示区100a和所述绑定区100b。
所述第一金属层104设置于所述栅极绝缘层103上，所述第一金属层104包括栅极、第一金属构件1041和第二金属构件1042，所述栅极位于所述显示区100a，所述第一金属构件1041和所述第二金属构件1042均位于所述绑定区100b；所述层间绝缘层105覆盖所述第一金属层104和所述栅极绝缘层103，所述栅极绝缘层103位于所述显示区100a和所述绑定区100b；所述第二金属层106设置于所述层间绝缘层105上，所述第二金属层106包括第三金属构件1061和第四金属构件1062，所述第三金属构件1061通过贯穿所述层间绝缘层105的过孔与所述第一金属构件1041电连接，所述第四金属构件1062通过贯穿所述层间绝缘层105的过孔与所述第二金属构件1042电连接。
所述平坦化层107覆盖所述第二金属层106和所述层间绝缘层105，所述平坦化层107包括位于所述绑定区100b的第一开口1071，所述第一开口1071裸露出所述第三金属构件1061。
在所述显示区100a，所述钝化层108覆盖所述第一透明导电层，在所述绑定区100b，所述钝化层108覆盖所述平坦化层107、所述层间绝缘层105、所述第三金属构件1061和第四金属构件1062，所述钝化层108包括第二开口1081，所述第二开口1081与所述第一开口1071对应设置；所述第一透明导电层109设置于所述钝化层108远离所述衬底101的一侧，所述第一透明导电层109包括位于所述绑定区100b的第一透明导电构件1091；所述阵列基板100还包括第二透明导电层(图中未示出)，所述第二透明导电层设置于所述平坦化层107上且位于所述显示区100a，所述第二透明导电层为公共电极层。
可以理解的是，所述第一金属构件1041、所述第三金属构件1061和所述第一透明导电构件1091构成所述绑定焊盘11。在本发明实施例中，所述绑定焊盘11上未设置有所述平坦化层107和所述钝化层108，而所述阵列基板100与所述第一虚拟端子23对应的位置设置有所述平坦化层107和所述钝化层108，从而使得所述平坦化层107和所述钝化层108能够对所述与第一虚拟端子23对应的所述阵列基板100上的金属走线提供保护，即使所述驱动芯片200上设置有所述第一虚拟端子23，所述第一虚拟端子23也并不会对所述金属走线造成破坏，即，所述第一虚拟端子23的设置并不会对所述阵列基板100上的有效金属膜层造成破坏；此外，在此前提下，所述第一虚拟端子23的设置，能够补偿所述驱动端子22翘曲导致的高度差，从而克服所述驱动端子22产生翘起的缺陷。
请继续参阅图2，当现有技术中的所述驱动芯片200的整个所述第一区203均为空白区时，所述第二区204的所有所述驱动端子22均会产生翘起，因此，本实施例通过在整个所述第一区203均设置有所述第一虚拟端子23，以补偿所述驱动端子22翘曲导致的高度差，从而克服所述驱动端子22产生翘起的缺陷。
进一步地，在一种实施例中，请参阅图3A、图3B和图4，图3A是本发明实施例提供的另一种显示面板的平面结构示意图；图3B是图3A中的显示面板沿B-B的剖切结构示意图；图4是本发明实施例提供的驱动芯片的第二种平面结构示意图；所述第一区203还设置有多个第二虚拟端子24；所述绑定区100b还设置有多个虚拟焊盘13，多个所述第二虚拟端子24与多个所述虚拟焊盘13一一对应设置。
需要说明的是，所述第二虚拟端子24同样只起到支撑作用，不用于传输电信号。当所述第一区203设置有所述第二虚拟端子24时，所述第二虚拟端子24与所述显示面板上的虚拟焊盘13一一对应连接，使得所述第二区204内的所述驱动端子22与所述显示面板上的所述绑定焊盘11一一对应连接而不会发生翘起；而现有技术中的所述第一区203未设置所述第二虚拟端子24的其它区域因未设置有虚拟端子而导致部分所述驱动端子22发生翘起而无法与对应的所述绑定焊盘11连接。因此，本实施例通过在所述第一区203未设置所述第二虚拟端子24的其它区域设置有所述第一虚拟端子23，以补偿所述驱动端子22翘曲导致的高度差，从而克服所述驱动端子22产生翘起的缺陷。
进一步地，请参阅图3B，所述第一金属层104还包括位于所述绑定区100b的第五金属构件1043，所述第二金属层106还包括位于所述绑定区100b的第六金属构件1063，所述第一透明导电层109还包括位于所述绑定区100b的第二透明导电构件1092，所述平坦化层107还包括第三开口1072，所述第三开口1072裸露出所述第六金属构件1063，所述钝化层108还包括第四开口1082，所述第四开口1082与所述第三开口1072对应设置；其中，所述虚拟焊盘13由所述第五金属构件1043、所述第六金属构件1063和所述第二透明导电构件1092构成。
进一步地，采用此种设置方式，所述阵列基板100对应所述第一虚拟端子23的位置在远离所述衬底101的一侧的端面相较于所述阵列基板100对应所述绑定焊盘11和所述虚拟焊盘13的位置在远离所述衬底101的一侧的端面较高，也就是说，所述阵列基板100对应所述第一虚拟端子23的位置在远离所述衬底101的一侧的端面与所述驱动芯片200的所述基体21之间的距离，相较于所述阵列基板100对应所述绑定焊盘11和所述虚拟焊盘13的位置在远离所述衬底101的一侧的端面与所述驱动芯片200的所述基体21之间的距离较小，为了给所述导电胶提供足够的空间，因此，在本发明实施例中，所述第一虚拟端子23远离所述基体21的端面至所述基体21的距离小于所述第二虚拟端子远离所述基体21的端面至所述基体21的距离；当然地，本发明不限于此。
在一种实施例中，请参阅图4、图5和图6，所述第一区203包括位于两侧的第一子区2031和第二子区2032、以及设置在所述第一子区2031和所述第二子区2032的中间区2033，多个所述第一虚拟端子23设置于所述第一子区2031和所述第二子区2032，多个所述第二虚拟端子24设置于所述中间区2033。现有技术中的所述第二虚拟端子24的左右两侧因未设置有所述第二虚拟端子而导致部分所述驱动端子22发生翘起而无法与对应的所述绑定焊盘11连接。而本发明实施例通过在所述第二虚拟端子24的左右两侧的区域设置所述第一虚拟端子23，即，通过在所述第一子区2031和所述第二子区2032设置有多个所述第一虚拟端子23，以补偿所述驱动端子22翘曲导致的高度差，从而克服所述驱动端子22产生翘起的缺陷。
在一种实施例中，请参阅图4，多个所述驱动端子22呈至少两排排列，位于同一排的各个所述驱动端子22与所述第一区203之间的距离相等。
在一种实施例中，请参阅图5，所述驱动芯片200的所述第二区204包括与所述第一子区2031对应的第三子区2041、与所述中间区2033对应的第四子区2042和与所述第二子区2032对应的第五子区2043；其中，位于所述第四子区2042内的同排的各个所述驱动端子22与所述第一区203之间的距离相等；沿所述第三子区2041靠近所述第四子区2042的方向，位于所述第三子区2041内的同排的各个所述驱动端子22与所述第一区203之间的距离逐渐减小，位于所述第五子区2043内的同排的各个所述驱动端子22与所述第一区203之间的距离逐渐增加。
可以理解的是，所述第三子区2041和所述第五子区2043位于所述第四子区2042的两端，位于所述第三子区2041的多个所述驱动端子22呈下沉式排列，位于所述第五子区2043的多个所述驱动端子22呈下沉式排列，这样的设置方式使得所述驱动芯片200以COG方式绑定于所述阵列基板100上时，所述阵列基板100的多个所述绑定焊盘11同样呈两端下沉式排列，使得扇出线的弯折区域可设置于所述绑定区100b，进而减小所述阵列基板100的扇出区所在的边框的宽度，实现窄边框化。
在一种实施例中，请参阅图6，所述驱动芯片200的所述第二区204包括与所述第一子区2031对应的第三子区2041、与所述中间区2033对应的第四子区2042和与所述第二子区2032对应的第五子区2043；其中，位于所述第四子区2042内的每一排所述驱动端子22对应位于所述第三子区2041及所述第五子区2043内的至少两排所述驱动端子22，采用此种设置方式，扇出走线可以从所述第三子区2041的侧面与所述驱动端子22的一端电连接，也可以从所述第五子区2043的侧面与所述驱动端子22的一端电连接，以节省布线空间，有利于进一步减小所述阵列基板100的下边框。
在一种实施例中，请参阅图7～图9，图7是本发明实施例提供的驱动芯片的第五种平面结构示意图；图8是本发明实施例提供的驱动芯片的第六种平面结构示意图；图9是本发明实施例提供的驱动芯片的第六种平面结构示意图。
现有技术中的所述第二虚拟端子24设置于所述第一区203的左右两端，所述第一区203的中间区域因未设置有所述第二虚拟端子而导致部分所述驱动端子22发生翘起而无法与对应的所述绑定焊盘11连接。因此，本发明实施例通过在所述第一区203的中间区域设置所述第一虚拟端子23，即，所述第二虚拟端子24设置于所述第一子区2031和所述第二子区2032，所述第一虚拟端子23设置于所述中间区2033，以补偿所述驱动端子22翘曲导致的高度差，从而克服所述驱动端子22产生翘起的缺陷。
在一种实施例中，请参阅图7，多个所述驱动端子22呈至少两排排列，位于同一排的各个所述驱动端子22与所述第一区203之间的距离相等。
在一种实施例中，请参阅图8，所述第一区203包括位于两侧的第一子区2031和第二子区2032、以及设置在所述第一子区2031和所述第二子区2032的中间区2033，多个所述第二虚拟端子24设置于所述第一子区2031和所述第二子区2032，多个所述第一虚拟端子23设置在所述中间区2033。所述第二区204包括所述第三子区2041、所述第四子区2042和所述第五子区2043；其中，位于所述第四子区2042内的同排的各个所述驱动端子22与所述第一区203之间的距离相等；沿所述第三子区2041靠近所述第四子区2042的方向，位于所述第三子区2041内的同排的各个所述驱动端子22与所述第一区203之间的距离逐渐减小，位于所述第五子区2043内的同排的各个所述驱动端子22与所述第一区203之间的距离逐渐增加。
同理地，所述第三子区2041和所述第五子区2043位于所述第四子区2042的两端，位于所述第三子区2041的多个所述驱动端子22呈下沉式排列，位于所述第五子区2043的多个所述驱动端子22呈下沉式排列，这样的设置方式使得所述驱动芯片200以COG绑定于所述阵列基板100上时，所述阵列基板100的多个所述绑定焊盘11同样呈两端下沉式排列，使得扇出线的弯折区域可设置于所述绑定区100b，进而减小所述阵列基板100的扇出区所在的边框的宽度，实现窄边框化。
在一种实施例中，请参阅图9，位于所述第四子区2042内的每一排所述驱动端子22对应位于所述第三子区2041及所述第五子区2043内的至少两排所述驱动端子22。同理地，采用此种设置方式，扇出走线可以从所述第三子区2041的侧面与所述驱动端子22的一端电连接，也可以从所述第五子区2043的侧面与所述驱动端子22的一端电连接，以节省布线空间，有利于进一步减小所述阵列基板100的下边框。
请参阅图10，图10是本发明实施例提供的另一种显示面板的平面结构示意图；所述显示面板100还包括设置于所述绑定区100b的柔性电路板400，所述柔性电路板400包括主体区段401和连接区段402，所述主体区段401位于所述驱动芯片200远离所述显示区100a的一侧，所述连接区段402位于所述驱动端子22的相对两侧；所述驱动端子22还包括多个输出端子222，多个所述输出端子222与所述柔性电路板400电连接。
本发明还提供一种显示装置，所述显示装置包括上述实施例中的所述显示面板，所述显示装置包括固定终端如电视、台式电脑，移动终端如手机、笔记本电脑，以及可穿戴设备如手环、VR(虚拟显示)设备、AR(增强显示)设备。
有益效果为：本发明实施例提供的显示面板及显示装置，通过在驱动芯片靠近显示区的第一区增设多个第一虚拟端子，第一虚拟端子对位于第二区的驱动端子起到支撑作用的同时，能够补偿由于绑定驱动芯片时驱动端子发生翘曲而导致的高度差，保证驱动芯片能良好地绑定于显示面板上，避免产生导浅现象；且，阵列基板与第一虚拟端子对应的位置设置有绝缘保护层，能够避免导电粒子对阵列基板上的金属走线造成挤压破坏。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (11)

1.一种显示面板，其特征在于，包括阵列基板，所述阵列基板包括显示区和绑定区，所述绑定区位于所述显示区的一侧，所述绑定区设置有驱动芯片和多个绑定焊盘；
所述驱动芯片包括靠近所述显示区的第一区和远离所述显示区的第二区，所述第一区设置有多个第一虚拟端子，所述第二区设置有多个驱动端子，多个驱动端子包括多个输入端子；
其中，多个所述输入端子与多个所述绑定焊盘一一对应设置，所述阵列基板与所述第一虚拟端子对应的位置设置有绝缘保护层。
2.根据权利要求1所述的显示面板，其特征在于，所述第一区还设置有多个第二虚拟端子，所述绑定区还设置有多个虚拟焊盘，多个所述第二虚拟端子与多个所述虚拟焊盘一一对应设置。
3.根据权利要求2所述的显示面板，其特征在于，所述第一区包括位于两侧的第一子区和第二子区、以及设置于所述第一子区和所述第二子区之间的中间区，多个所述第一虚拟端子设置于所述第一子区和所述第二子区，多个所述第二虚拟端子设置于所述中间区。
4.根据权利要求2所述的显示面板，其特征在于，所述第一区包括位于两侧的第一子区和第二子区、以及设置于所述第一子区和所述第二子区之间的中间区，多个所述第一虚拟端子设置于所述中间区，多个所述第二虚拟端子设置于所述第一子区和所述第二子区。
5.根据权利要求3或4所述的显示面板，其特征在于，所述第二区包括与所述第一子区对应的第三子区、与所述中间区对应的第四子区和与所述第二子区对应的第五子区；
其中，位于所述第四子区内的同排的各个所述驱动端子与所述第一区之间的距离相等；沿所述第三子区靠近所述第四子区的方向，位于所述第三子区内的同排的各个所述驱动端子与所述第一区之间的距离逐渐减小，位于所述第五子区内的同排的各个所述驱动端子与所述第一区之间的距离逐渐增加。
6.根据权利要求3或4所述的显示面板，其特征在于，位于所述第二区内的多个所述驱动端子呈至少两排排列，位于同一排的各个所述驱动端子与所述第一区之间的距离相等。
7.根据权利要求6所述的显示面板，其特征在于，所述第二区包括与所述第一子区对应的第三子区、与所述中间区对应的第四子区和与所述第二子区对应的第五子区；其中，位于所述第四子区内的每一排所述驱动端子对应位于所述第三子区及所述第五子区内的至少两排所述驱动端子。
8.根据权利要求2所述的显示面板，其特征在于，所述驱动芯片还包括基体，所述第一虚拟端子和所述第二虚拟端子设置于所述基体靠近所述阵列基板的一侧；所述第一虚拟端子远离所述基体的端面至所述基体的距离小于所述第二虚拟端子远离所述基体的端面至所述基体的距离。
9.根据权利要求1所述的显示面板，其特征在于，所述阵列基板包括：
衬底；
第一金属层，设置于所述衬底的一侧，所述第一金属层包括位于所述绑定区的第一金属构件和第二金属构件；
层间绝缘层，设置于所述第一金属层远离所述衬底的一侧；
第二金属层，设置于所述层间绝缘层远离所述衬底的一侧，所述第二金属层包括位于所述绑定区的第三金属构件和第四金属构件，所述第三金属构件与所述第一金属构件电连接，所述第四金属构件与所述第二金属构件电连接；
平坦化层，设置于所述第二金属层远离所述衬底的一侧，所述平坦化层覆盖所述第四金属构件，所述平坦化层包括第一开口，所述第一开口裸露出所述第三金属构件；
钝化层，设置于所述平坦化层远离所述衬底的一侧，所述钝化层包括第二开口，所述第二开口和所述第一开口对应设置；以及
第一透明导电层，设置于所述钝化层远离所述衬底的一侧，所述第一透明导电层包括位于所述绑定区的第一透明导电构件，所述第一透明导电构件设置于所述第三金属构件远离所述衬底的一侧；
其中，所述绑定焊盘由所述第一金属构件、所述第三金属构件和所述第一透明导电构件构成，所述绝缘保护层为所述平坦化层和所述钝化层。
10.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括设置于所述绑定区的柔性电路板，所述柔性电路板包括主体区段和连接区段，所述主体区段位于所述驱动芯片远离所述显示区的一侧，所述连接区段位于所述驱动芯片的相对两侧；所述驱动端子还包括多个输出端子，多个所述输出端子与所述柔性电路板电连接。
11.一种显示装置，其特征在于，包括权利要求1～10任一项所述的显示面板。
CN202111546884.7A 2021-12-16 2021-12-16 显示面板及显示装置 Active CN114255658B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111546884.7A CN114255658B (zh) 2021-12-16 2021-12-16 显示面板及显示装置
US17/623,375 US12021049B2 (en) 2021-12-16 2021-12-20 Display panel and display device
PCT/CN2021/139693 WO2023108679A1 (zh) 2021-12-16 2021-12-20 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111546884.7A CN114255658B (zh) 2021-12-16 2021-12-16 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114255658A true CN114255658A (zh) 2022-03-29
CN114255658B CN114255658B (zh) 2023-03-17

Family

ID=80792713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111546884.7A Active CN114255658B (zh) 2021-12-16 2021-12-16 显示面板及显示装置

Country Status (3)

Country Link
US (1) US12021049B2 (zh)
CN (1) CN114255658B (zh)
WO (1) WO2023108679A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132100A (zh) * 2022-07-19 2022-09-30 京东方科技集团股份有限公司 显示模组及显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140564A (ja) * 2001-10-31 2003-05-16 Seiko Epson Corp 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2003149669A (ja) * 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004356566A (ja) * 2003-05-30 2004-12-16 Optrex Corp 液晶表示素子およびこれに搭載される半導体チップ
CN1629926A (zh) * 2003-12-16 2005-06-22 三星电子株式会社 驱动芯片及具有该驱动芯片的显示装置
US20140054765A1 (en) * 2012-08-22 2014-02-27 Samsung Display Co., Ltd. Driving chip and method of manufacturing the same
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
CN109949703A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
CN110579917A (zh) * 2019-10-15 2019-12-17 上海中航光电子有限公司 显示模组及显示装置
CN111383554A (zh) * 2019-11-06 2020-07-07 上海中航光电子有限公司 显示面板及显示装置
CN111554202A (zh) * 2020-05-27 2020-08-18 上海中航光电子有限公司 一种显示面板和显示装置
CN111880344A (zh) * 2020-07-30 2020-11-03 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN111916019A (zh) * 2020-08-26 2020-11-10 上海中航光电子有限公司 驱动芯片及显示装置
CN211956078U (zh) * 2019-05-20 2020-11-17 株式会社日本显示器 显示装置
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101812051B1 (ko) * 2011-04-07 2017-12-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111883039B (zh) 2020-07-31 2023-05-30 厦门天马微电子有限公司 一种驱动芯片及显示装置
CN112002715B (zh) 2020-09-15 2023-03-31 武汉华星光电技术有限公司 阵列基板及显示面板

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003140564A (ja) * 2001-10-31 2003-05-16 Seiko Epson Corp 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器
JP2003149669A (ja) * 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2004356566A (ja) * 2003-05-30 2004-12-16 Optrex Corp 液晶表示素子およびこれに搭載される半導体チップ
CN1629926A (zh) * 2003-12-16 2005-06-22 三星电子株式会社 驱动芯片及具有该驱动芯片的显示装置
US20140054765A1 (en) * 2012-08-22 2014-02-27 Samsung Display Co., Ltd. Driving chip and method of manufacturing the same
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
US20190148327A1 (en) * 2017-11-10 2019-05-16 Boe Technology Group Co., Ltd. Driving chip, display substrate, display device and method for manufacturing display device
CN109949703A (zh) * 2019-03-26 2019-06-28 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
CN211956078U (zh) * 2019-05-20 2020-11-17 株式会社日本显示器 显示装置
JP2020190588A (ja) * 2019-05-20 2020-11-26 株式会社ジャパンディスプレイ 表示装置
CN110579917A (zh) * 2019-10-15 2019-12-17 上海中航光电子有限公司 显示模组及显示装置
CN111383554A (zh) * 2019-11-06 2020-07-07 上海中航光电子有限公司 显示面板及显示装置
CN111554202A (zh) * 2020-05-27 2020-08-18 上海中航光电子有限公司 一种显示面板和显示装置
CN111880344A (zh) * 2020-07-30 2020-11-03 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN112037649A (zh) * 2020-08-12 2020-12-04 上海中航光电子有限公司 显示面板和显示装置
CN111916019A (zh) * 2020-08-26 2020-11-10 上海中航光电子有限公司 驱动芯片及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115132100A (zh) * 2022-07-19 2022-09-30 京东方科技集团股份有限公司 显示模组及显示装置

Also Published As

Publication number Publication date
US12021049B2 (en) 2024-06-25
CN114255658B (zh) 2023-03-17
US20240071964A1 (en) 2024-02-29
WO2023108679A1 (zh) 2023-06-22

Similar Documents

Publication Publication Date Title
US11048132B2 (en) Display panel and display apparatus
CN109976051B (zh) 显示面板
US11624956B2 (en) Display panel and display device
US6836310B2 (en) Liquid crystal display device
CN108878482B (zh) 一种显示面板及电子装置
US7916262B2 (en) Signal transmission assembly and display device applied with the same
CN112037649A (zh) 显示面板和显示装置
CN109991788B (zh) 显示面板及显示装置
CN112185984B (zh) 一种阵列基板及显示面板
CN113031357B (zh) 阵列基板、液晶显示面板及液晶显示装置
KR101000455B1 (ko) 구동 칩 및 이를 갖는 표시장치
CN212675816U (zh) 显示面板和显示装置
CN114255658B (zh) 显示面板及显示装置
KR20110074378A (ko) 액정표시장치
CN113823183B (zh) 显示面板及显示装置
US20240036671A1 (en) Display module and display terminal
KR20040087452A (ko) 액정표시 모듈
KR20040046838A (ko) 연성 인쇄회로기판을 갖는 액정표시모듈
CN113823241B (zh) 驱动芯片及显示面板
CN109683365B (zh) 显示面板
CN113160703B (zh) 显示面板及其制作方法、显示装置
TWI783875B (zh) 顯示面板
CN220526563U (zh) 显示基板及显示面板
CN109857270B (zh) 触控显示装置
US20230369265A1 (en) Film package and package module including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant