JP2004356566A - 液晶表示素子およびこれに搭載される半導体チップ - Google Patents
液晶表示素子およびこれに搭載される半導体チップ Download PDFInfo
- Publication number
- JP2004356566A JP2004356566A JP2003155327A JP2003155327A JP2004356566A JP 2004356566 A JP2004356566 A JP 2004356566A JP 2003155327 A JP2003155327 A JP 2003155327A JP 2003155327 A JP2003155327 A JP 2003155327A JP 2004356566 A JP2004356566 A JP 2004356566A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- semiconductor chip
- input
- bumps
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
【課題】液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供する。
【解決手段】液晶表示パネルの端子部上に搭載される半導体チップ１７の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ２１における整列方向の端部側の出力側バンプ１７が、中央側の出力側バンプ１７よりも表示部６の遠方側に位置するように配置されている。
【選択図】 図１
【解決手段】液晶表示パネルの端子部上に搭載される半導体チップ１７の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ２１における整列方向の端部側の出力側バンプ１７が、中央側の出力側バンプ１７よりも表示部６の遠方側に位置するように配置されている。
【選択図】 図１
Description
【０００１】
【産業上の利用分野】
本発明は、液晶表示素子およびこれに搭載される半導体チップに係り、特に、入力側バンプにおいて半導体チップと端子部の入力端子とが電気的に接続され、出力側バンプにおいて半導体チップと端子部の出力端子とが電気的に接続されている液晶表示素子およびこれに搭載される半導体チップに関する。
【０００２】
【従来の技術】
従来から、液晶表示素子においては、半導体チップのパッケージに要する部材の削減やファインピッチ化を目的として、ガラス基板の上に半導体チップを直接搭載するＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）と称される実装方式が採用されていた。
【０００３】
図４は、このような従来から採用されていたＣＯＧ方式の液晶表示素子を示したものである。
【０００４】
前記液晶表示素子１は、枠状のシール２を介して互いに貼り合わされた視認側および反視認側の二枚のガラス製の基板３，４を有しており、これら二枚の基板３，４および前記シール２によって囲繞された空間内には、液晶５が封入されている。
【０００５】
また、前記二枚の基板３，４の厚み方向の内側には、酸化インジウムスズ（ＩＴＯ）等からなる縞状の一対の表示電極７が互いに交差するように配設されており、これら一対の表示電極７の各交差部位によって、液晶表示を行う表示部６の画素が構成されるようになっている。
【０００６】
さらに、前記一対の表示電極７の厚み方向の内側には、配向膜等の図示しない薄膜層が配設されている。
【０００７】
前記反視認側の基板４の一端部（図４における下端部）は、視認側の基板３よりも外側に延出されており、この延出された部位は、液晶表示パネル９の端子部４ａとされている。
【０００８】
前記端子部４ａ上における表示部６の近傍側には、前記表示電極７の複数のリード端子８が延出形成されており、これらリード端子８は、端子部４ａに搭載される半導体チップ１０に対する出力端子として機能するようになっている。
【０００９】
なお、図４においては、便宜上、整列方向の端部側のリード端子８のみを図示している。
【００１０】
一方、前記端子部４ａ上における表示部６の遠方側には、前記半導体チップ１０に対する複数の入力端子１１が整列形成されている。この入力端子１１には、前記半導体チップ１０に対する駆動信号の入力や電源の供給を行うためのＦＰＣ等からなる図示しない配線板が電気的に接続されるようになっている。
【００１１】
そして、前記端子部４ａ上には、ＬＳＩチップやＩＣチップ等の半導体チップ１０が搭載されており、この半導体チップ１０によって、前記リード端子８および表示電極７を介して前記表示部６の画素間に液晶駆動電圧を印加するようになっている。
【００１２】
図５に示すように、前記半導体チップ１０は、回路形成面における表示部６の遠方側の端縁部に、前記入力端子１１の整列方向に沿って整列された前記入力端子１１とほぼ同数の入力側バンプ１２を有している。そして、これら入力側バンプ１２において、前記半導体チップ１０と前記入力端子１１とが、異方性導電材を介した圧着等によって電気的に接続されている。
【００１３】
一方、前記半導体チップ１０は、回路形成面における表示部６の近傍側の端縁部に、前記リード端子８とほぼ同数の出力側バンプ１４を有しており、この出力側バンプ１４において、前記半導体チップ１０と前記リード端子８とが、異方性導電材を介した圧着等によって電気的に接続されている。
【００１４】
なお、前記複数のリード端子８は、前記出力側バンプ１４との接続の必要上、整列方向（図４における横方向）の中央側のリード端子８よりも端部側のリード端子８の方が、整列方向の接線に対してなす角度（図６参照）が小さく形成されている。
【００１５】
ところで、このような液晶表示素子１においては、従来から、表示部６の周辺の額縁部の幅寸法をできるだけ小さく形成する、いわゆる狭額縁化が求められているが、このような狭額縁化を実現するには、前記端子部４ａの前記表示部６からの延出方向の寸法（以下、幅寸法と称する）をできるだけ小さく形成することが有効である。
【００１６】
【特許文献１】
特開平１０−１５４７２７号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、端子部４ａの幅寸法を小さくするために、例えば、図６に示すように、単に、半導体チップ１０と、この半導体チップ１０に臨む視認側の基板３の端辺との間の寸法Ｌを小さくした場合、特に、整列方向の端部側において、リード端子８と出力側バンプ１４の整列方向の接線とのなす角度（鋭角）θが小さくなり過ぎてしまう。
【００１８】
この結果、出力端子８間が密になり過ぎることによって、隣接する出力端子８間にリーク電流が流れてしまい、適正な液晶駆動を行うことができなくなる虞がある。
【００１９】
本発明はこのような点に鑑みなされたもので、液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供することを目的とするものである。
【００２０】
【課題を解決するための手段】
前記目的を達成するため本発明の請求項１に係る液晶表示素子の特徴は、液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【００２１】
そして、このような構成によれば、半導体チップの整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて出力端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【００２２】
この結果、半導体チップの端子部上における搭載位置を液晶表示パネルの表示部側に近づけることができ、出力端子間のリークの発生を抑制しつつ端子部の幅寸法を小さくすることが可能となる。
【００２３】
請求項２に係る液晶表示素子の特徴は、請求項１において、前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【００２４】
そして、このような構成によれば、半導体チップの整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【００２５】
この結果、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【００２６】
請求項３に係る半導体チップの特徴は、液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【００２７】
そして、このような構成によれば、整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上のリード端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【００２８】
この結果、半導体チップが搭載された液晶表示素子において、端子部の幅寸法を小さくすることが可能となる。
【００２９】
請求項４に係る半導体チップの特徴は、請求項３において、前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【００３０】
そして、このような構成によれば、整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上の入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【００３１】
この結果、半導体チップが搭載された液晶表示素子において、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【００３２】
【発明の実施の形態】
以下、本発明に係る液晶表示素子およびこれに搭載される半導体チップの実施形態について、図１乃至図３を参照して説明する。なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一の符号を用いて説明する。
【００３３】
図１は、本実施形態における半導体チップ１７の一例を示したものであり、この半導体チップ１７は、図２に示す液晶表示パネル１８の端子部４ａ上への搭載状態における表示部６の遠方側となる回路形成面の一方の側に、入力端子１１の整列方向に沿って整列配置された複数の入力側バンプ２０を有している。
【００３４】
さらに、前記半導体チップ１７は、端子部４ａ上への搭載状態における表示部６の近傍側となる回路形成面の他方の側に、リード端子８の整列方向に沿って整列配置された複数の出力側バンプ２１を有している。
【００３５】
ここで、本実施形態における半導体チップ１７は、従来のように、すべての入力側バンプ２０および出力側バンプ２１が、半導体チップ１７の端縁部に整列方向に沿って横一線に配置されているものとは異なる。
【００３６】
すなわち、本実施形態における半導体チップ１７は、図１に示すように、複数の出力側バンプ２１における整列方向の端部側の出力側バンプ２１が、中央側の出力側バンプ２１よりも表示部６の遠方側（図１における下方側）に位置するように配置されている。
【００３７】
より具体的には、整列方向の中央に位置する出力側バンプ２１から左右の出力側バンプ２１に向かって順次に配置位置が表示部６の遠方側にずれるように形成されている。これによって、出力側バンプ２１の集合群は、長手方向の中央部分が表示部６の近傍側（図１における上方側）に折れ曲がった折れ線状の平面形状を呈している。
【００３８】
このような半導体チップ１７は、図２および図３に示すように、液晶表示パネル１８の端子部４ａに搭載されることによって、本実施形態における液晶表示素子２２を構成している。
【００３９】
ここで、図６に示したように、狭額縁化のために単に端子部４ａの幅寸法を小さくした場合は、リード端子８と出力側バンプの整列方向の接線とのなす角度が小さくなることによって、リード端子８間が密になり過ぎてしまう。
【００４０】
これに対し、本実施形態においては、従来のように出力側バンプ１４を整列方向に沿って横一線に配置する場合に比べてリード端子８と出力側バンプ２１の整列方向の接線とのなす角度θを大きくとることができる。
【００４１】
従って、リード端子８間が密になることを防止することができる。
【００４２】
この結果、リード端子８間のリークの発生を抑制し無理のない配線パターンを形成することができることとなる。
【００４３】
さらに、本実施形態における半導体チップ１７は、図１に示すように、複数の入力側バンプ２０における整列方向の端部側の入力側バンプ２０が、中央側の入力側バンプ２０よりも表示部６の近傍側（図１における上方側）に位置するように配置されている。
【００４４】
より具体的には、整列方向の中央に位置する入力側バンプ２０から左右の入力側バンプ２０に向かって順次に配置位置が表示部６の近傍側にずれるように形成されている。これによって、入力側バンプ２０の集合群は、長手方向の中央部分が表示部６の遠方側（図１における下方側）に折れ曲がった折れ線状の平面形状を呈している。
【００４５】
本実施形態においては、従来のように入力側バンプ１２を整列方向に沿って横一線に配置する場合に比べて入力端子１１と入力側バンプ２０の整列方向の接線とのなす角度θを大きくとることができる。
【００４６】
従って、入力端子１１間が密になることを防止することができる。
【００４７】
この結果、入力端子１１間のリークなどの発生を抑制しつつ端子部４ａの幅寸法をさらに小さく形成することができることとなる。
【００４８】
次に、本実施形態の作用について説明する。
【００４９】
本実施形態における液晶表示素子２２を用いて表示を行うには、入力端子１１を介して接続される配線板から前記半導体チップ１７に対して駆動信号を供給することによって、前記半導体チップ１７を駆動する。
【００５０】
このとき、前記入力端子１１間には、十分な間隙が確保されているため、入力端子１１間にリークを発生させることなく半導体チップ１７を適正に駆動することができる。
【００５１】
そして、駆動された半導体チップ１７は、出力端子としての前記リード端子８を介して前記表示電極７の画素間の液晶５に液晶駆動電圧を選択的に印加する。
【００５２】
このとき、前記リード端子８間には、十分な間隙が確保されているため、リード端子８間にリークを発生させることなく、画素間の液晶５に液晶駆動電圧を適正に印加することができる。
【００５３】
このようにして液晶駆動電圧が適正に印加された画素間の液晶５は、配列を変化させることによって照射される光を部分的に透過あるいは遮光することによって、パネルの視認側の表示部６に表示不良のない良好な表示をする。
【００５４】
したがって、本実施形態によれば、半導体チップ１７の複数の出力側バンプ２１における整列方向の端部側の出力側バンプ２１を中央側の出力側バンプ２１よりも表示部６の遠方側に位置するように配置することによって、リード端子８間におけるリークの発生を防止しつつ端子部４ａの幅寸法を小さく形成することができる。
【００５５】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【００５６】
例えば、前記実施形態においては、前記入力側バンプ群および前記出力側バンプを平面折れ線状に配置しているが、これに限らず、例えば、前記入力側バンプ群および前記出力側バンプを例えば円弧状に形成するようにしてもよい。この場合においても、前記実施形態と同様の効果を奏することを期待できる。
【００５７】
また、本発明は、小規模集積回路（ＳＳＩ）、中規模集積回路（ＭＳＩ）、大規模集積回路（ＬＳＩ）、超ＬＳＩ（ＶＬＳＩ）および超々ＬＳＩ（ＵＬＳＩ）等の種々の半導体チップに適用し得るものである。
【００５８】
【発明の効果】
以上述べたように本発明の請求項１に係る液晶表示素子によれば、表示品位を維持しつつ狭額縁化を図ることができる液晶表示素子を実現することができる。
【００５９】
請求項２に係る液晶表示素子によれば、請求項１に係る液晶表示素子の効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる。
【００６０】
請求項３に係る半導体チップによれば、この半導体チップが搭載される液晶表示素子の表示品位を維持しつつ液晶表示素子の狭額縁化を図ることができる半導体チップの実現することができる。
【００６１】
請求項４に係る半導体チップによれば、請求項３に係る半導体チップの効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる半導体チップを実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体チップの実施形態を模式的に示した概略平面図
【図２】本発明に係る液晶表示素子の実施形態において、出力側バンプ周辺の構成を模式的に示した部分拡大平面図
【図３】本発明に係る液晶表示素子の実施形態を模式的に示した概略平面図
【図４】従来から採用されている液晶表示素子の一例を模式的に示した概略平面図
【図５】従来から採用されている半導体チップの一例を模式的に示した概略平面図
【図６】狭額縁化を行う際の問題点を示した説明図
【符号の説明】
２ シール
３，４ 基板
５ 液晶
６ 表示部
７ 表示電極
８ リード端子
１１ 入力端子
１７ 半導体チップ
１８ 液晶表示パネル
２０ 入力側バンプ
２１ 出力側バンプ
２２ 液晶表示素子
【産業上の利用分野】
本発明は、液晶表示素子およびこれに搭載される半導体チップに係り、特に、入力側バンプにおいて半導体チップと端子部の入力端子とが電気的に接続され、出力側バンプにおいて半導体チップと端子部の出力端子とが電気的に接続されている液晶表示素子およびこれに搭載される半導体チップに関する。
【０００２】
【従来の技術】
従来から、液晶表示素子においては、半導体チップのパッケージに要する部材の削減やファインピッチ化を目的として、ガラス基板の上に半導体チップを直接搭載するＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）と称される実装方式が採用されていた。
【０００３】
図４は、このような従来から採用されていたＣＯＧ方式の液晶表示素子を示したものである。
【０００４】
前記液晶表示素子１は、枠状のシール２を介して互いに貼り合わされた視認側および反視認側の二枚のガラス製の基板３，４を有しており、これら二枚の基板３，４および前記シール２によって囲繞された空間内には、液晶５が封入されている。
【０００５】
また、前記二枚の基板３，４の厚み方向の内側には、酸化インジウムスズ（ＩＴＯ）等からなる縞状の一対の表示電極７が互いに交差するように配設されており、これら一対の表示電極７の各交差部位によって、液晶表示を行う表示部６の画素が構成されるようになっている。
【０００６】
さらに、前記一対の表示電極７の厚み方向の内側には、配向膜等の図示しない薄膜層が配設されている。
【０００７】
前記反視認側の基板４の一端部（図４における下端部）は、視認側の基板３よりも外側に延出されており、この延出された部位は、液晶表示パネル９の端子部４ａとされている。
【０００８】
前記端子部４ａ上における表示部６の近傍側には、前記表示電極７の複数のリード端子８が延出形成されており、これらリード端子８は、端子部４ａに搭載される半導体チップ１０に対する出力端子として機能するようになっている。
【０００９】
なお、図４においては、便宜上、整列方向の端部側のリード端子８のみを図示している。
【００１０】
一方、前記端子部４ａ上における表示部６の遠方側には、前記半導体チップ１０に対する複数の入力端子１１が整列形成されている。この入力端子１１には、前記半導体チップ１０に対する駆動信号の入力や電源の供給を行うためのＦＰＣ等からなる図示しない配線板が電気的に接続されるようになっている。
【００１１】
そして、前記端子部４ａ上には、ＬＳＩチップやＩＣチップ等の半導体チップ１０が搭載されており、この半導体チップ１０によって、前記リード端子８および表示電極７を介して前記表示部６の画素間に液晶駆動電圧を印加するようになっている。
【００１２】
図５に示すように、前記半導体チップ１０は、回路形成面における表示部６の遠方側の端縁部に、前記入力端子１１の整列方向に沿って整列された前記入力端子１１とほぼ同数の入力側バンプ１２を有している。そして、これら入力側バンプ１２において、前記半導体チップ１０と前記入力端子１１とが、異方性導電材を介した圧着等によって電気的に接続されている。
【００１３】
一方、前記半導体チップ１０は、回路形成面における表示部６の近傍側の端縁部に、前記リード端子８とほぼ同数の出力側バンプ１４を有しており、この出力側バンプ１４において、前記半導体チップ１０と前記リード端子８とが、異方性導電材を介した圧着等によって電気的に接続されている。
【００１４】
なお、前記複数のリード端子８は、前記出力側バンプ１４との接続の必要上、整列方向（図４における横方向）の中央側のリード端子８よりも端部側のリード端子８の方が、整列方向の接線に対してなす角度（図６参照）が小さく形成されている。
【００１５】
ところで、このような液晶表示素子１においては、従来から、表示部６の周辺の額縁部の幅寸法をできるだけ小さく形成する、いわゆる狭額縁化が求められているが、このような狭額縁化を実現するには、前記端子部４ａの前記表示部６からの延出方向の寸法（以下、幅寸法と称する）をできるだけ小さく形成することが有効である。
【００１６】
【特許文献１】
特開平１０−１５４７２７号公報
【００１７】
【発明が解決しようとする課題】
しかしながら、端子部４ａの幅寸法を小さくするために、例えば、図６に示すように、単に、半導体チップ１０と、この半導体チップ１０に臨む視認側の基板３の端辺との間の寸法Ｌを小さくした場合、特に、整列方向の端部側において、リード端子８と出力側バンプ１４の整列方向の接線とのなす角度（鋭角）θが小さくなり過ぎてしまう。
【００１８】
この結果、出力端子８間が密になり過ぎることによって、隣接する出力端子８間にリーク電流が流れてしまい、適正な液晶駆動を行うことができなくなる虞がある。
【００１９】
本発明はこのような点に鑑みなされたもので、液晶駆動を適正に行いつつ、狭額縁化を図ることのできる液晶表示素子およびこれに搭載される半導体チップを提供することを目的とするものである。
【００２０】
【課題を解決するための手段】
前記目的を達成するため本発明の請求項１に係る液晶表示素子の特徴は、液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【００２１】
そして、このような構成によれば、半導体チップの整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて出力端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【００２２】
この結果、半導体チップの端子部上における搭載位置を液晶表示パネルの表示部側に近づけることができ、出力端子間のリークの発生を抑制しつつ端子部の幅寸法を小さくすることが可能となる。
【００２３】
請求項２に係る液晶表示素子の特徴は、請求項１において、前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【００２４】
そして、このような構成によれば、半導体チップの整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【００２５】
この結果、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【００２６】
請求項３に係る半導体チップの特徴は、液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されている点にある。
【００２７】
そして、このような構成によれば、整列方向の端部側の出力側バンプが中央側の出力側バンプよりも表示部の遠方側に位置するように配置されていることによって、出力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上のリード端子と出力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、出力端子間が密になることを防ぐことができる。
【００２８】
この結果、半導体チップが搭載された液晶表示素子において、端子部の幅寸法を小さくすることが可能となる。
【００２９】
請求項４に係る半導体チップの特徴は、請求項３において、前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている点にある。
【００３０】
そして、このような構成によれば、整列方向の端部側の入力側バンプが中央側の入力側バンプよりも表示部の近傍側に位置するように配置されていることによって、入力側バンプを整列方向に沿って横一線に配置する場合に比べて接続される液晶表示パネルの端子部上の入力端子と入力側バンプの整列方向の接線とのなす角度θを大きくとることができるため、入力端子間が密になることを防ぐことができる。
【００３１】
この結果、半導体チップが搭載された液晶表示素子において、入力端子間のリークの発生を抑制しつつ端子部の幅寸法をより小さくすることが可能となる。
【００３２】
【発明の実施の形態】
以下、本発明に係る液晶表示素子およびこれに搭載される半導体チップの実施形態について、図１乃至図３を参照して説明する。なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一の符号を用いて説明する。
【００３３】
図１は、本実施形態における半導体チップ１７の一例を示したものであり、この半導体チップ１７は、図２に示す液晶表示パネル１８の端子部４ａ上への搭載状態における表示部６の遠方側となる回路形成面の一方の側に、入力端子１１の整列方向に沿って整列配置された複数の入力側バンプ２０を有している。
【００３４】
さらに、前記半導体チップ１７は、端子部４ａ上への搭載状態における表示部６の近傍側となる回路形成面の他方の側に、リード端子８の整列方向に沿って整列配置された複数の出力側バンプ２１を有している。
【００３５】
ここで、本実施形態における半導体チップ１７は、従来のように、すべての入力側バンプ２０および出力側バンプ２１が、半導体チップ１７の端縁部に整列方向に沿って横一線に配置されているものとは異なる。
【００３６】
すなわち、本実施形態における半導体チップ１７は、図１に示すように、複数の出力側バンプ２１における整列方向の端部側の出力側バンプ２１が、中央側の出力側バンプ２１よりも表示部６の遠方側（図１における下方側）に位置するように配置されている。
【００３７】
より具体的には、整列方向の中央に位置する出力側バンプ２１から左右の出力側バンプ２１に向かって順次に配置位置が表示部６の遠方側にずれるように形成されている。これによって、出力側バンプ２１の集合群は、長手方向の中央部分が表示部６の近傍側（図１における上方側）に折れ曲がった折れ線状の平面形状を呈している。
【００３８】
このような半導体チップ１７は、図２および図３に示すように、液晶表示パネル１８の端子部４ａに搭載されることによって、本実施形態における液晶表示素子２２を構成している。
【００３９】
ここで、図６に示したように、狭額縁化のために単に端子部４ａの幅寸法を小さくした場合は、リード端子８と出力側バンプの整列方向の接線とのなす角度が小さくなることによって、リード端子８間が密になり過ぎてしまう。
【００４０】
これに対し、本実施形態においては、従来のように出力側バンプ１４を整列方向に沿って横一線に配置する場合に比べてリード端子８と出力側バンプ２１の整列方向の接線とのなす角度θを大きくとることができる。
【００４１】
従って、リード端子８間が密になることを防止することができる。
【００４２】
この結果、リード端子８間のリークの発生を抑制し無理のない配線パターンを形成することができることとなる。
【００４３】
さらに、本実施形態における半導体チップ１７は、図１に示すように、複数の入力側バンプ２０における整列方向の端部側の入力側バンプ２０が、中央側の入力側バンプ２０よりも表示部６の近傍側（図１における上方側）に位置するように配置されている。
【００４４】
より具体的には、整列方向の中央に位置する入力側バンプ２０から左右の入力側バンプ２０に向かって順次に配置位置が表示部６の近傍側にずれるように形成されている。これによって、入力側バンプ２０の集合群は、長手方向の中央部分が表示部６の遠方側（図１における下方側）に折れ曲がった折れ線状の平面形状を呈している。
【００４５】
本実施形態においては、従来のように入力側バンプ１２を整列方向に沿って横一線に配置する場合に比べて入力端子１１と入力側バンプ２０の整列方向の接線とのなす角度θを大きくとることができる。
【００４６】
従って、入力端子１１間が密になることを防止することができる。
【００４７】
この結果、入力端子１１間のリークなどの発生を抑制しつつ端子部４ａの幅寸法をさらに小さく形成することができることとなる。
【００４８】
次に、本実施形態の作用について説明する。
【００４９】
本実施形態における液晶表示素子２２を用いて表示を行うには、入力端子１１を介して接続される配線板から前記半導体チップ１７に対して駆動信号を供給することによって、前記半導体チップ１７を駆動する。
【００５０】
このとき、前記入力端子１１間には、十分な間隙が確保されているため、入力端子１１間にリークを発生させることなく半導体チップ１７を適正に駆動することができる。
【００５１】
そして、駆動された半導体チップ１７は、出力端子としての前記リード端子８を介して前記表示電極７の画素間の液晶５に液晶駆動電圧を選択的に印加する。
【００５２】
このとき、前記リード端子８間には、十分な間隙が確保されているため、リード端子８間にリークを発生させることなく、画素間の液晶５に液晶駆動電圧を適正に印加することができる。
【００５３】
このようにして液晶駆動電圧が適正に印加された画素間の液晶５は、配列を変化させることによって照射される光を部分的に透過あるいは遮光することによって、パネルの視認側の表示部６に表示不良のない良好な表示をする。
【００５４】
したがって、本実施形態によれば、半導体チップ１７の複数の出力側バンプ２１における整列方向の端部側の出力側バンプ２１を中央側の出力側バンプ２１よりも表示部６の遠方側に位置するように配置することによって、リード端子８間におけるリークの発生を防止しつつ端子部４ａの幅寸法を小さく形成することができる。
【００５５】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【００５６】
例えば、前記実施形態においては、前記入力側バンプ群および前記出力側バンプを平面折れ線状に配置しているが、これに限らず、例えば、前記入力側バンプ群および前記出力側バンプを例えば円弧状に形成するようにしてもよい。この場合においても、前記実施形態と同様の効果を奏することを期待できる。
【００５７】
また、本発明は、小規模集積回路（ＳＳＩ）、中規模集積回路（ＭＳＩ）、大規模集積回路（ＬＳＩ）、超ＬＳＩ（ＶＬＳＩ）および超々ＬＳＩ（ＵＬＳＩ）等の種々の半導体チップに適用し得るものである。
【００５８】
【発明の効果】
以上述べたように本発明の請求項１に係る液晶表示素子によれば、表示品位を維持しつつ狭額縁化を図ることができる液晶表示素子を実現することができる。
【００５９】
請求項２に係る液晶表示素子によれば、請求項１に係る液晶表示素子の効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる。
【００６０】
請求項３に係る半導体チップによれば、この半導体チップが搭載される液晶表示素子の表示品位を維持しつつ液晶表示素子の狭額縁化を図ることができる半導体チップの実現することができる。
【００６１】
請求項４に係る半導体チップによれば、請求項３に係る半導体チップの効果に加えて、液晶表示素子のさらなる狭額縁化を図ることができる半導体チップを実現することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体チップの実施形態を模式的に示した概略平面図
【図２】本発明に係る液晶表示素子の実施形態において、出力側バンプ周辺の構成を模式的に示した部分拡大平面図
【図３】本発明に係る液晶表示素子の実施形態を模式的に示した概略平面図
【図４】従来から採用されている液晶表示素子の一例を模式的に示した概略平面図
【図５】従来から採用されている半導体チップの一例を模式的に示した概略平面図
【図６】狭額縁化を行う際の問題点を示した説明図
【符号の説明】
２ シール
３，４ 基板
５ 液晶
６ 表示部
７ 表示電極
８ リード端子
１１ 入力端子
１７ 半導体チップ
１８ 液晶表示パネル
２０ 入力側バンプ
２１ 出力側バンプ
２２ 液晶表示素子
Claims (4)
- 液晶表示パネルの端子部上へ搭載される半導体チップには該半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されているとともに、前記表示部の遠方側となる他方の側に複数の入力側バンプが整列配置されており、前記半導体チップが前記半導体チップに対する複数の入力端子および出力端子を備えた前記端子部上に搭載され、前記入力側バンプと前記入力端子とが電気的に接続され、前記出力側バンプと前記出力端子とが電気的に接続されている液晶表示素子において、
前記半導体チップの複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されていることを特徴とする液晶表示素子。 - 前記半導体チップの複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている請求項１に記載の液晶表示素子。
- 液晶表示パネルの端子部上へ搭載される半導体チップの回路形成面における該液晶表示パネルの表示部の近傍側となる一方の側に複数の出力側バンプが整列配置されるとともに、前記表示部の遠方側となる他方の側に、複数の入力側バンプが整列配置されている半導体チップにおいて、
前記複数の出力側バンプにおける整列方向の端部側の出力側バンプが、中央側の出力側バンプよりも前記表示部の遠方側に位置するように配置されていることを特徴とする半導体チップ。 - 前記複数の入力側バンプにおける整列方向の端部側の入力側バンプが、中央側の入力側バンプよりも前記表示部の近傍側に位置するように配置されている請求項３に記載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155327A JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155327A JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356566A true JP2004356566A (ja) | 2004-12-16 |
Family
ID=34049734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155327A Pending JP2004356566A (ja) | 2003-05-30 | 2003-05-30 | 液晶表示素子およびこれに搭載される半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004356566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140232954A1 (en) * | 2013-02-15 | 2014-08-21 | Renesas Sp Drivers Inc. | Driver ic and image display device |
| CN114255658A (zh) * | 2021-12-16 | 2022-03-29 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
-
2003
- 2003-05-30 JP JP2003155327A patent/JP2004356566A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140232954A1 (en) * | 2013-02-15 | 2014-08-21 | Renesas Sp Drivers Inc. | Driver ic and image display device |
| CN114255658A (zh) * | 2021-12-16 | 2022-03-29 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| US12021049B2 (en) | 2021-12-16 | 2024-06-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511793B2 (en) | Liquid crystal display having additional signal lines to define additional pixel regions | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| TWI538074B (zh) | 可撓性電路板及其製造方法，以及半導體封裝 | |
| US11215883B2 (en) | Chip on film package and display apparatus having ihe same | |
| TW200527051A (en) | Display device | |
| WO2004017128A1 (en) | Liquid crystal display | |
| JP2007249201A (ja) | 表示パネル | |
| JP5719993B2 (ja) | 表示装置 | |
| US9431438B2 (en) | Display device and method for fabricating the same | |
| JP4106193B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2009098407A (ja) | 表示装置 | |
| TW200813540A (en) | Liquid crystal display | |
| JP2004151298A (ja) | 画像表示装置 | |
| JP2002311451A (ja) | 電極駆動装置及び電子機器 | |
| US9651836B2 (en) | Display device | |
| JP2004356566A (ja) | 液晶表示素子およびこれに搭載される半導体チップ | |
| JP2006243008A (ja) | 表示パネル | |
| JP2008241801A (ja) | 電気光学装置用基板、この基板を用いた電気光学装置及びこの電気光学装置を搭載した電子機器。 | |
| JP2008203484A (ja) | 電気光学装置、フレキシブル回路基板の実装構造体及び電子機器 | |
| JP2006301407A (ja) | 表示パネル | |
| TWI666490B (zh) | 電子裝置 | |
| JP2004118089A (ja) | 液晶表示装置 | |
| TWI699586B (zh) | 陣列基板與其製造方法 | |
| JP4975649B2 (ja) | 表示装置 | |
| KR20080048690A (ko) | 액정표시장치 |