JP2020170776A - 半導体素子搭載用基板の製造方法 - Google Patents
半導体素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP2020170776A JP2020170776A JP2019070792A JP2019070792A JP2020170776A JP 2020170776 A JP2020170776 A JP 2020170776A JP 2019070792 A JP2019070792 A JP 2019070792A JP 2019070792 A JP2019070792 A JP 2019070792A JP 2020170776 A JP2020170776 A JP 2020170776A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- substrate
- resist mask
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 289
- 239000000758 substrate Substances 0.000 title claims abstract description 169
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims abstract description 213
- 239000002184 metal Substances 0.000 claims abstract description 213
- 238000007747 plating Methods 0.000 claims abstract description 121
- 238000005530 etching Methods 0.000 claims abstract description 61
- 238000012546 transfer Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 abstract description 49
- 230000007547 defect Effects 0.000 abstract description 15
- 239000011800 void material Substances 0.000 abstract description 15
- 239000011248 coating agent Substances 0.000 abstract description 7
- 238000000576 coating method Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 113
- 239000011347 resin Substances 0.000 description 41
- 229920005989 resin Polymers 0.000 description 41
- 230000000052 comparative effect Effects 0.000 description 24
- 238000005520 cutting process Methods 0.000 description 20
- 238000007789 sealing Methods 0.000 description 18
- 239000008393 encapsulating agent Substances 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 238000002788 crimping Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- 238000009795 derivation Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- QKEYIYSLARKMSJ-UHFFFAOYSA-N 1-benzyl-3-(dimethylamino)-2,2-dimethyl-3,4-dihydronaphthalene-1,7-diol;hydrobromide Chemical compound Br.CC1(C)C(N(C)C)CC2=CC=C(O)C=C2C1(O)CC1=CC=CC=C1 QKEYIYSLARKMSJ-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、コストを抑え、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、歩留まりや生産性を向上可能な方法の提供。【解決手段】金属板１０の一方の側の面上に、作製する個々の半導体素子搭載用基板１が、搬送装置を用いて搬送される金属板の搬送方向Ｘ１に対して、所定角度で斜め配置となるようにして、凹部１０ａに対応する領域を開口する開口部を有し、複数の柱状突起部１０ｂに対応する領域を覆うエッチング用レジストマスク３１を形成するとともに、金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成する工程を有する。【選択図】図５
Description
本発明は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板の製造方法に関する。
半導体装置の電子関連機器への組み込みに際し、半導体装置の外部接続用端子と、外部の電子関連機器との半田接続状態の良・不良を目視で検査できるように、半田接続部分の可視化が求められている。
しかるに、従来、外周部に外部接続用端子が突出しないタイプの半導体パッケージは、裏面側に露出した状態に配列されている複数の外部接続用端子をプリント基板等の外部機器と接続する構造となっていたため、正常に半田接続されているか否かを目視検査することが困難であった。
しかし、半田接続部分の目視検査ができないと、半田接続作業時に内在する接続不良が見逃され、その後の通電検査等で接続不良が発見されるまでの作業コストが余計にかかってしまう。また、半田接続部分は、Ｘ線装置を用いて透視検査することは可能ではあるが、それでは、Ｘ線装置の設備コストが増大してしまう。
そこで、従来、半導体パッケージの半田接続部分における半田接続状態の良・不良を目視検査できるようにするための技術として、例えば、次の特許文献１には、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部の切断位置にリードを横断する溝を形成することで、個々に切断されたときの半導体パッケージの裏面に露出する外部接続用端子に、端縁部にかけて空間部を設け、空間部に半田を介在させるようにして、半導体パッケージの側面に露出した外部接続用端子の端縁部から半田接続部分を目視可能にすることが提案されている。
また、例えば、次の特許文献２には、リードフレームの裏面に凹部を設け、表面側を樹脂封止後に、凹部を含む所定領域を封止樹脂側からハーフカット加工を施すことで、凹部を設けていた部位にスルーホールを形成し、次に、ハーフカット加工の幅より狭い幅でフルカット加工を施すことで、外部接続用端子を側方に突出させ、側方の突出部に、半田接続部分を目視可能にするためのスルーホールやスリットを設けることが記載されている。
しかし、特許文献１に記載のリードフレームにおけるリードの裏面側の外部接続用端子となる端子部の切断位置にリードを横断する溝を形成する技術では、樹脂封止の際に、端子部の溝に樹脂が入り込み、半田接続部分を目視可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
また、特許文献２に記載の技術では、樹脂封止後に、ブレードを用いたハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。また、外部接続用端子が側方へ突出するため、半導体パッケージ製品を小型化し難い。
このように、裏面側に露出している複数の外部接続用端子をプリント基板等の外部機器と接続するタイプの半導体パッケージにおける、半田接続部分を目視可能とするための従来技術には、半導体パッケージ製品の歩留まりや、生産効率、製品の小型化の点で問題があった。
この問題に対し、本件発明者は、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、裏面側に露出している複数の外部接続用端子を外部機器と接続するタイプの半導体パッケージにおける、半田接合部分における半田接続状態の良・不良を目視検査可能にするリードフレームとして、リードフレームにおけるリードの裏面側の外部接続端子部の切断位置に、凹部を形成する構成を着想した。
しかし、リードの裏面側の外部接続端子部の切断位置に、凹部を形成した構成のリードフレームには、半導体パッケージを製造後に個片化するための切断により金属屑が凹部に付着してしまう問題があることが判明した。
そこで、本件発明者は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板について検討した。そして、試行錯誤の末、金属板に凹部を設けることによって柱状突起部を形成し、柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域をめっき層で覆い、金属板を除去した時に、めっき層の断面が門形状になるようにした構成の半導体素子搭載用基板を導出した。
さらに、本件発明者が、導出した半導体素子搭載用基板について試行錯誤を重ねたところ、半田接続部分を目視し易くするためには、めっき層からなる外部接続端子の門形状の内側部分の高さを所定以上にする必要があることが判明した。
そこで、本件発明者は、柱状突起部の高さを所定以上にした半導体素子搭載用基板を製造し、更に、試行錯誤を重ねた。
その結果、所定以上の高さの柱状突起部を備えた半導体素子搭載用基板を製造する場合、レジストフィルムを金属板に圧着することによって、外部接続端子用のめっき層を形成するためのめっき用レジストマスクを形成すると、レジストフィルムが柱状突起部の高さに追従できず、レジストフィルムと柱状突起部が形成された金属板との間に気泡が残り、レジストフィルムを圧着後に形成したレジストマスクの開口部からめっき層を形成した際に、めっき層の被膜にボイド不良を生じ易く、歩留まりが悪化し、生産性が低下することが判明した。
その結果、所定以上の高さの柱状突起部を備えた半導体素子搭載用基板を製造する場合、レジストフィルムを金属板に圧着することによって、外部接続端子用のめっき層を形成するためのめっき用レジストマスクを形成すると、レジストフィルムが柱状突起部の高さに追従できず、レジストフィルムと柱状突起部が形成された金属板との間に気泡が残り、レジストフィルムを圧着後に形成したレジストマスクの開口部からめっき層を形成した際に、めっき層の被膜にボイド不良を生じ易く、歩留まりが悪化し、生産性が低下することが判明した。
本発明は、上記従来の課題を鑑みてなされたものであり、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であって、半導体パッケージ製品の歩留まりや、生産効率を向上させ、小型化にも対応でき、しかも、半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、コストを抑えながら、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、半導体素子搭載用基板の歩留まりや、生産性を向上させることの可能な半導体素子搭載用基板の製造方法を提供することを目的としている。
上記目的を達成するため、本発明による半導体素子搭載用基板の製造方法は、複数の半導体素子搭載用基板が多列配置され、個々の半導体素子搭載用基板が、金属板の一方の側の面に凹部を設けることによって形成され、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びた、０．１０ｍｍ以上０．１８ｍｍ以下の高さの複数の柱状突起部と、夫々の前記柱状突起部の側面および上面と前記凹部の底面における前記柱状突起部の周囲の所定領域を覆う、めっき層からなる複数の端子部と、を有する半導体素子搭載用基板の製造方法であって、前記金属板の一方の側の面上に、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となるようにして、前記凹部に対応する領域を開口する開口部を有し、複数の前記柱状突起部に対応する領域を覆うエッチング用レジストマスクを形成するとともに、前記金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、前記金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの前記凹部を設けることによって個々の前記柱状突起部を形成する工程と、前記エッチング用レジストマスクを除去する工程と、搬送装置を用いて搬送される、前記金属板の一方の側の面上に、レジストフィルムを圧着し、夫々の前記柱状突起部を囲む所定領域を開口する複数の開口部を有し、その他の領域を覆うめっき用レジストマスクを形成する工程と、前記めっき用レジストマスクの開口部から露出する、前記柱状突起部の側面および上面と前記凹部の底面における前記柱状突起部の周囲の所定領域にめっき加工を施し、前記端子部を形成する工程と、前記めっき用レジストマスクを除去する工程と、を有することを特徴としている。
また、本発明の半導体素子搭載用基板の製造方法においては、前記エッチング用レジストマスクを形成する工程において、前記金属板の一方の側の面上にレジスト層を形成し、柱状突起部に対応する所定のパターンが、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜めに描画されたガラスマスクを用いて、露光・現像することで、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となる、前記凹部に対応する領域を開口する開口部を有し、複数の前記柱状突起部に対応する領域を覆うエッチング用レジストマスクを、前記金属板の一方の側の面上に形成するのが好ましい。
また、本発明の半導体素子搭載用基板の製造方法においては、前記金属板の一方の側の面上に、前記エッチング用レジストマスクを形成する工程において、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であるのが好ましい。
本発明によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であって、半導体パッケージ製品の歩留まりや、生産効率を向上させ、小型化にも対応でき、しかも、半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、コストを抑えながら、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、半導体素子搭載用基板の歩留まりや、生産性を向上させることの可能な半導体素子搭載用基板の製造方法が得られる。
実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について説明する。
まず、本件発明者は、半導体パッケージの半田接続部分を目視可能にするための従来技術である特許文献１に記載の技術について検討・考察した。
特許文献１に記載の技術について図８を用いて説明する。図８中、(a)は半導体パッケージに用いるリードフレームの外部機器と接続する側からみた図、(b)は(a)のリードフレームを用いて組み立てた半導体パッケージにおける(a)のＡ−Ａ断面図、(c)は(b)の半導体パッケージの外部接続用端子を外部機器に半田接続した状態を示す図、(d)は(a)のリードフレームにおける外部接続用端子となる端子部を示すＢ−Ｂ断面図である。
まず、本件発明者は、半導体パッケージの半田接続部分を目視可能にするための従来技術である特許文献１に記載の技術について検討・考察した。
特許文献１に記載の技術について図８を用いて説明する。図８中、(a)は半導体パッケージに用いるリードフレームの外部機器と接続する側からみた図、(b)は(a)のリードフレームを用いて組み立てた半導体パッケージにおける(a)のＡ−Ａ断面図、(c)は(b)の半導体パッケージの外部接続用端子を外部機器に半田接続した状態を示す図、(d)は(a)のリードフレームにおける外部接続用端子となる端子部を示すＢ−Ｂ断面図である。
図８(a)に示す半導体パッケージに用いるリードフレームは、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１の切断位置（図８(a)における一点鎖線上の位置）に、リードを横断する溝５１ｂがＦｅ−Ｎｉ合金やＣｕ合金等の金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことによって形成されている。なお、図８(a)中、５２は半導体素子を搭載するパッド部、５３はリードを支持するサポートバー、６０は半導体素子である。
そして、リードフレームのパッド部５２に半導体素子６０を搭載し、リードにおける半導体素子６０搭載側の内部接続端子となる端子部と半導体素子６０とをボンディングワイヤ６１で接続し、半導体素子搭載側を封止樹脂７０で封止した状態の半導体パッケージを切断位置に沿って切断することによって、図８(b)に示すように、個々に切断された半導体パッケージの裏面に露出するリードの外部接続用端子５１に、端縁部にかけて空間部５１ａが設けられる。
このように形成された半導体パッケージは、図８(c)に示すように、外部機器８０の端子８１に半田接続した状態では、半田９０は外部接続用端子５１の裏面から端縁部にかけて形成されている空間部５１ａに介在する。このため、半導体パッケージの側面に露出した外部接続用端子５１の半田接続部分を目視確認でき、半導体パッケージの外部機器８０との半田接続状態の良・不良を目視検査できる。
そして、リードフレームのパッド部５２に半導体素子６０を搭載し、リードにおける半導体素子６０搭載側の内部接続端子となる端子部と半導体素子６０とをボンディングワイヤ６１で接続し、半導体素子搭載側を封止樹脂７０で封止した状態の半導体パッケージを切断位置に沿って切断することによって、図８(b)に示すように、個々に切断された半導体パッケージの裏面に露出するリードの外部接続用端子５１に、端縁部にかけて空間部５１ａが設けられる。
このように形成された半導体パッケージは、図８(c)に示すように、外部機器８０の端子８１に半田接続した状態では、半田９０は外部接続用端子５１の裏面から端縁部にかけて形成されている空間部５１ａに介在する。このため、半導体パッケージの側面に露出した外部接続用端子５１の半田接続部分を目視確認でき、半導体パッケージの外部機器８０との半田接続状態の良・不良を目視検査できる。
ところで、特許文献１に記載の技術では、半田接続部分を目視可能にするためのリードを横断する溝５１ｂをＦｅ−Ｎｉ合金やＣｕ合金等の金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことにより形成している。
しかし、特許文献１に記載の技術のように、リードフレームにおけるリードの裏面側の外部接続用端子５１となる端子部の切断位置に、リードを横断する溝５１ｂを形成すると、半導体パッケージの組立てにおける樹脂封止の際に、端子部の溝５１ｂに樹脂が入り込み、半田接続部分を目視可能にするための空間部５１ａが形成されない虞がある。
即ち、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１にリードを横断する溝５１ｂを形成すると、外部接続用端子となる端子部５１は、切断位置において、図８(d)に示すようにリードの幅方向が全体にわたり薄肉状に形成される。一般に、リードフレームの半導体素子搭載側を樹脂封止する際には、リードフレームの裏面の溝に樹脂が入り込まないようにするためにリードフレームの裏面には、シート状のテープを貼り付ける。しかし、リードの幅方向に沿う溝５１ｂの外側部分にはシート状のテープと密着する面が存在しないため、リードの幅方向に沿う溝５１ｂの外側部分はシート状のテープから離れてしまう。ここで、シート状のテープを溝５１ｂの面に密着させようとしても、シート状のテープが大きく変形することになり、溝５１ｂに完全に密着させることが難しく、シート状のテープと溝５１ｂの面とに隙間が生じ易い。その結果、樹脂封止する際にシート状のテープと溝５１ｂの面との隙間から樹脂が回り込んで、端子部５１の溝５１ｂに樹脂が入り込み、半田接続部分を目視検査可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
しかし、特許文献１に記載の技術のように、リードフレームにおけるリードの裏面側の外部接続用端子５１となる端子部の切断位置に、リードを横断する溝５１ｂを形成すると、半導体パッケージの組立てにおける樹脂封止の際に、端子部の溝５１ｂに樹脂が入り込み、半田接続部分を目視可能にするための空間部５１ａが形成されない虞がある。
即ち、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１にリードを横断する溝５１ｂを形成すると、外部接続用端子となる端子部５１は、切断位置において、図８(d)に示すようにリードの幅方向が全体にわたり薄肉状に形成される。一般に、リードフレームの半導体素子搭載側を樹脂封止する際には、リードフレームの裏面の溝に樹脂が入り込まないようにするためにリードフレームの裏面には、シート状のテープを貼り付ける。しかし、リードの幅方向に沿う溝５１ｂの外側部分にはシート状のテープと密着する面が存在しないため、リードの幅方向に沿う溝５１ｂの外側部分はシート状のテープから離れてしまう。ここで、シート状のテープを溝５１ｂの面に密着させようとしても、シート状のテープが大きく変形することになり、溝５１ｂに完全に密着させることが難しく、シート状のテープと溝５１ｂの面とに隙間が生じ易い。その結果、樹脂封止する際にシート状のテープと溝５１ｂの面との隙間から樹脂が回り込んで、端子部５１の溝５１ｂに樹脂が入り込み、半田接続部分を目視検査可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
次に、特許文献２に記載の技術も、パターン形成された金属板からなるリードフレームに対してプレス加工を施すことにより、半田接続部分を目視可能にするためスルーホールやスリットを形成する前段階の凹部を形成しているが、金属板を除去して裏面側に露出しためっき層が外部接続用端子となる端子部を構成するタイプの半導体装置を製造するための半導体素子搭載用基板の場合、めっき層に対してプレス加工を施すことにより、凹部を形成することは非常に難しい。
また、樹脂封止後に、ブレードを用いてハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。しかも、外部接続用端子が横方向へ突出するため、半導体パッケージ製品を小型化し難い。
また、樹脂封止後に、ブレードを用いてハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。しかも、外部接続用端子が横方向へ突出するため、半導体パッケージ製品を小型化し難い。
ここで、本件発明者は、特許文献１に記載の技術を改良し、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部の切断位置に、凹部を形成することを着想した。そして、外部接続用端子となる端子部の切断位置に凹部を形成したリードフレームを用いて、半導体素子を搭載し樹脂で封止後に切断して、個々の半導体パッケージを製造した際に、半導体パッケージの側面に露出している外部接続用端子の端縁部が門形状に形成され、門形状の端縁部に囲まれた領域から半田付け部分を目視確認できるようにすることについて検討を行った。
図９は本発明を導出する前段階において本件発明者が検討した、側面に露出する少なくとも一部の外部接続用端子の幅が異なる半導体パッケージに用いられるリードフレームの構成を示す説明図で、(a)は外部機器と接続する側からみた図、(b)は(a)のリードフレームにおける外部接続用端子となる端子部を示すＣ−Ｃ断面図である。
図９のリードフレームでは、夫々の外部接続用端子となる端子部７１には、ダムバー７３近傍の個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、外部接続用端子となる端子部７１の幅（図９(a)において、破線の位置で切断されることによって露出する領域の幅）に応じて形成された所定形状の開口を有する凹部７１ｂ’が形成されている。
凹部７１ｂ’は、周囲を外部接続用端子となる端子部７１及びダムバー７３に囲まれている。そして、図９(a)において、破線の位置で切断されることによって半導体パッケージの側面に露出する外部接続用端子７１の断面形状（即ち、外部接続用端子７１の端縁部７１ａ’の端面形状）は、図９(b)に示すように、門形状に形成されるようになっている。
図９のリードフレームでは、夫々の外部接続用端子となる端子部７１には、ダムバー７３近傍の個々のリードフレームに切断するための切断領域の内側に及ぶ所定位置に、外部接続用端子となる端子部７１の幅（図９(a)において、破線の位置で切断されることによって露出する領域の幅）に応じて形成された所定形状の開口を有する凹部７１ｂ’が形成されている。
凹部７１ｂ’は、周囲を外部接続用端子となる端子部７１及びダムバー７３に囲まれている。そして、図９(a)において、破線の位置で切断されることによって半導体パッケージの側面に露出する外部接続用端子７１の断面形状（即ち、外部接続用端子７１の端縁部７１ａ’の端面形状）は、図９(b)に示すように、門形状に形成されるようになっている。
図９に示すリードフレームは、図８に示したリードフレームとは異なり、凹部７１ｂ’の周囲を外部接続用端子となる端子部７１又はダムバー７３を構成する金属材料が囲んでおり、凹部７１ｂ’の周囲を囲む金属材料の面は平坦となっている。
このため、凹部７１ｂ’の周囲の金属材料の面を、シート状のテープに密着させることができ、リードフレームの半導体素子搭載側を樹脂封止する際に、樹脂の凹部７１ｂ’への入り込みを防止することができる。
このため、凹部７１ｂ’の周囲の金属材料の面を、シート状のテープに密着させることができ、リードフレームの半導体素子搭載側を樹脂封止する際に、樹脂の凹部７１ｂ’への入り込みを防止することができる。
しかし、本件発明者が、更に検討を重ねたところ、リードの裏面側の外部接続端子部の切断位置に、凹部を形成した構成のリードフレームには、半導体パッケージを製造後に個片化するための切断により金属屑が凹部に付着してしまう問題があることが判明した。
そこで、本件発明者は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板について検討した。そして、試行錯誤の末、金属板に凹部を設けることによって柱状突起部を金属板に形成し、柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域をめっき層で覆い、金属板を除去した時に、めっき層の断面が門形状になるようにした構成の半導体素子搭載用基板を導出した。
図１０〜図１２は本発明を導出する前段階において本件発明者が導出した、半導体素子搭載用基板の要部構成を示す説明図で、夫々の図において(a)は端子部の構造を示す断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板を示す上面図である。
図１０〜図１２の半導体素子搭載用基板１は、金属板１０に凹部１０ａを設けることによって形成された柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域をめっき層１２（図１２の半導体素子搭載用基板ではめっき層１２−２）が覆っている。図１２中、１２−１は凹部１０ａの底面における半導体素子搭載領域に形成されためっき層である。
柱状突起部１０ｂは、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びている。
これらの半導体素子搭載用基板１によれば、金属板１０を溶解除去することで、柱状突起部１０ｂの上面及び側面を覆うように形成しためっき層１２、１２−２の断面が門形状になるようにした構成にすることができる。
柱状突起部１０ｂは、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びている。
これらの半導体素子搭載用基板１によれば、金属板１０を溶解除去することで、柱状突起部１０ｂの上面及び側面を覆うように形成しためっき層１２、１２−２の断面が門形状になるようにした構成にすることができる。
さらに、本件発明者が、試行錯誤を重ねたところ、半田接続部分を目視し易くするためには、めっき層からなる外部接続端子の門形状の内側部分の高さ（めっき層で形成された凹部の深さ）を０．１０ｍｍ以上にする必要があることが判明した。
そこで、本件発明者は、柱状突起部の高さを０．１０ｍｍ以上にした構成を備えた半導体素子搭載用基板を製造し、更に、試行錯誤を重ねた。
その結果、柱状突起部の高さを０．１０ｍｍ以上にした構成を備えた半導体素子搭載用基板の製造する場合、レジストフィルムを金属板に圧着することによって、外部接続端子用のめっき層を形成するためのめっき用レジストマスクを形成すると、レジストフィルムが柱状突起部の高さに追従できず、レジストフィルムと柱状突起部が形成された金属板との間に気泡が残り、レジストフィルムを圧着後に形成したレジストマスクの開口部からめっき層を形成した際に、めっき層の被膜にボイド不良を生じ易く、歩留まりが悪化し、生産性が低下することが判明した。
その結果、柱状突起部の高さを０．１０ｍｍ以上にした構成を備えた半導体素子搭載用基板の製造する場合、レジストフィルムを金属板に圧着することによって、外部接続端子用のめっき層を形成するためのめっき用レジストマスクを形成すると、レジストフィルムが柱状突起部の高さに追従できず、レジストフィルムと柱状突起部が形成された金属板との間に気泡が残り、レジストフィルムを圧着後に形成したレジストマスクの開口部からめっき層を形成した際に、めっき層の被膜にボイド不良を生じ易く、歩留まりが悪化し、生産性が低下することが判明した。
図１３は本発明を導出する前段階において本件発明者が導出した、半導体素子搭載用基板の製造工程におけるめっき用レジストマスク形成のためのレジストフィルムを金属板に圧着する際の搬送状態を示す説明図で、(a)は側面図、(b)は上面図、(c)は金属板の搬送方向と、レジストフィルムが金属板に圧着される際の空気の逃げる方向を模式的に示す上面図、(d)はレジストフィルムを金属板に圧着したときの状態を模式的に示す拡大図である。
一般に、半導体装置用基板の製造工程におけるめっき加工は、図１３(a)、図１３(b)に示すように、搬送装置を介して金属板がライン搬送された状態で行われる。
めっき加工では、めっき用レジストマスクを形成するために、ロールに巻かれたレジストフィルムＲを、搬送されてくる柱状突起部１０ｂを備えた金属板１０にローラー１００を介して圧着する。このとき、レジストフィルムＲと金属板１０との間の空気が、金属板の搬送方向Ｘ１とは反対側の方向に逃げていく。
ここで、図１３(c)に示すように、柱状突起部１０ｂの辺が金属板の搬送方向に対し垂直に延びていると、レジストフィルムを圧着するときに、搬送方向とは反対側の方向に逃げようとする空気が、柱状突起部１０ｂの長辺に当接して逃げにくくなる。
一般に、半導体装置用基板の製造工程におけるめっき加工は、図１３(a)、図１３(b)に示すように、搬送装置を介して金属板がライン搬送された状態で行われる。
めっき加工では、めっき用レジストマスクを形成するために、ロールに巻かれたレジストフィルムＲを、搬送されてくる柱状突起部１０ｂを備えた金属板１０にローラー１００を介して圧着する。このとき、レジストフィルムＲと金属板１０との間の空気が、金属板の搬送方向Ｘ１とは反対側の方向に逃げていく。
ここで、図１３(c)に示すように、柱状突起部１０ｂの辺が金属板の搬送方向に対し垂直に延びていると、レジストフィルムを圧着するときに、搬送方向とは反対側の方向に逃げようとする空気が、柱状突起部１０ｂの長辺に当接して逃げにくくなる。
そして、本件発明者が試行錯誤を繰り返したところ、柱状突起部１０ｂの高さを０．１０ｍｍ以上にした場合、レジストフィルムＲを圧着するときに、レジストフィルムＲが柱状突起部１０ｂの高さに追従できず、金属板の搬送方向とは反対側の方向に逃げようとする空気が柱状突起部１０ｂの辺（特に長辺）に留まった状態で、レジストフィルムＲと柱状突起部１０ｂが形成された金属板１０との間に、図１３(d)に示すように、気泡９９が残り易くなることが判明した。
そして、このように金属板１０との間で気泡９９が残存する状態のレジストフィルムＲにおける柱状突起部１０ｂを囲む所定領域にめっき加工用の開口部を形成し、開口部を形成したレジストフィルムＲをめっき用レジストマスクとして用いてめっき層を形成したところ、開口部近傍の気泡が残存する部位に、形成されためっき層にボイドが形成され易く、製造された半導体素子搭載用基板の歩留まりが悪化することが判明した。
そして、このように金属板１０との間で気泡９９が残存する状態のレジストフィルムＲにおける柱状突起部１０ｂを囲む所定領域にめっき加工用の開口部を形成し、開口部を形成したレジストフィルムＲをめっき用レジストマスクとして用いてめっき層を形成したところ、開口部近傍の気泡が残存する部位に、形成されためっき層にボイドが形成され易く、製造された半導体素子搭載用基板の歩留まりが悪化することが判明した。
従って、本件発明者が導出した図１０〜図１２に示すような半導体素子搭載用基板を製造する場合、めっき用レジストマスク１２、１２−１、１２−２の形成のためのレジストフィルムを金属板１０に圧着する際に、レジストフィルムと金属板との間の空気を残存させないようにする必要がある。
しかし、図１０〜図１２に示す半導体素子搭載用基板は、柱状突起部１０ｂが、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びた構成となっており、柱状突起部１０ｂのいずれかの辺は、金属板１０の搬送方向に対し垂直に延びている状態となるため、レジストフィルムを金属板１０に圧着する際に、空気を金属板の搬送方向とは反対側の方向に完全に逃がすことが難しい。
しかし、図１０〜図１２に示す半導体素子搭載用基板は、柱状突起部１０ｂが、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びた構成となっており、柱状突起部１０ｂのいずれかの辺は、金属板１０の搬送方向に対し垂直に延びている状態となるため、レジストフィルムを金属板１０に圧着する際に、空気を金属板の搬送方向とは反対側の方向に完全に逃がすことが難しい。
ここで、めっき用レジストマスクの形成のために、レジストフィルムを用いずに、液体状のレジストを金属板に塗布し、乾燥させることで被膜を形成するようにすれば、空気が残存する問題は生じないが、液体状のレジストはフィルム状のレジストに比べてコスト高となってしまう。
そこで、本件発明者は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であって、半導体パッケージ製品の歩留まりや、生産効率を向上させ、小型化にも対応でき、しかも、半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、めっき用レジストマスクの形成のためにレジストフィルムを用いてコストを抑えながら、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、半導体素子搭載用基板の歩留まりや、生産性を向上させることの可能な半導体素子搭載用基板の製造方法を導出するに至った。
本発明の一態様による半導体素子搭載用基板の製造方法は、複数の半導体素子搭載用基板が多列配置され、個々の半導体素子搭載用基板が、金属板の一方の側の面に凹部を設けることによって形成され、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びた、０．１０ｍｍ以上０．１８ｍｍ以下の高さの複数の柱状突起部と、夫々の柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域を覆う、めっき層からなる複数の端子部と、を有する半導体素子搭載用基板の製造方法であって、金属板の一方の側の面上に、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となるようにして、凹部に対応する領域を開口する開口部を有し、複数の柱状突起部に対応する領域を覆うエッチング用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成する工程と、エッチング用レジストマスクを除去する工程と、搬送装置を用いて搬送される、金属板の一方の側の面上に、レジストフィルムを圧着し、夫々の柱状突起部を囲む所定領域を開口する複数の開口部を有し、その他の領域を覆うめっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部から露出する、柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域にめっき加工を施し、端子部を形成する工程と、めっき用レジストマスクを除去する工程と、を有する。
より詳しくは、エッチング用レジストマスクを形成する工程において、金属板の一方の側の面上にレジスト層を形成し、柱状突起部に対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、所定角度で斜めに描画されたガラスマスクを用いて、露光・現像することで、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となる、凹部に対応する領域を開口する開口部を有し、複数の柱状突起部に対応する領域を覆うエッチング用レジストマスクを、金属板の一方の側の面上に形成する。
より詳しくは、エッチング用レジストマスクを形成する工程において、金属板の一方の側の面上にレジスト層を形成し、柱状突起部に対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、所定角度で斜めに描画されたガラスマスクを用いて、露光・現像することで、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となる、凹部に対応する領域を開口する開口部を有し、複数の柱状突起部に対応する領域を覆うエッチング用レジストマスクを、金属板の一方の側の面上に形成する。
本発明の半導体素子搭載用基板の製造方法のように、金属板の一方の側の面上に、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される金属板の搬送方向に対して、所定角度で斜め配置となるようにして、凹部に対応する領域を開口する開口部を有し、複数の柱状突起部に対応する領域を覆うエッチング用レジストマスクを形成し、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成すると、その後のめっき用レジストマスクの形成のために、搬送装置を用いて搬送される、金属板の一方の側の面上に、レジストフィルムを圧着させるときに、柱状突起部の各辺が、金属板の搬送方向に対し斜めに延びた状態となる。このため、空気を柱状突起部の各辺に沿って、金属板の斜め後方へ逃がし易くなる。そして、レジストフィルムと柱状突起部が形成された金属板との間の気泡の発生が防止でき、めっき用レジストマスクの形成のためのレジストフィルムを柱状突起部の高さに追従した状態で圧着させることができる。その結果、このレジストフィルムにめっき加工用の開口部を形成してめっき層を形成したとき、形成されためっき層にボイドが形成されず、製造された半導体素子搭載用基板の歩留まりや、生産性が向上する。
本発明の半導体素子搭載用基板の製造方法においては、好ましくは、金属板の一方の側の面上に、エッチング用レジストマスクを形成する工程において、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であるようにする。
斜め配置となる所定角度が、３０度以上６０度以下であるようにして金属板の一方の側の面上に、エッチング用レジストマスクを形成すれば、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成することによって、個々の柱状突起部の各辺が金属板の搬送方向に対して、３０度以上６０度以下の角度で斜めに配置された状態となり、その後のめっき用レジストマスクの形成のために、搬送装置を用いて搬送される、金属板の一方の側の面上に、レジストフィルムを圧着させるときに、空気を柱状突起部の各辺に沿って、金属板の斜め後方へ確実に逃がすことができる。
また、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であれば、作製する個々の半導体素子搭載用基板を金属板の搬送方向に対して０度及び９０度に配置した場合と比較した場合における、金属板１シートあたりに製造できる半導体素子搭載基板の個数のロスを最小限に抑えることができる。
斜め配置となる所定角度が、３０度以上６０度以下であるようにして金属板の一方の側の面上に、エッチング用レジストマスクを形成すれば、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成することによって、個々の柱状突起部の各辺が金属板の搬送方向に対して、３０度以上６０度以下の角度で斜めに配置された状態となり、その後のめっき用レジストマスクの形成のために、搬送装置を用いて搬送される、金属板の一方の側の面上に、レジストフィルムを圧着させるときに、空気を柱状突起部の各辺に沿って、金属板の斜め後方へ確実に逃がすことができる。
また、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であれば、作製する個々の半導体素子搭載用基板を金属板の搬送方向に対して０度及び９０度に配置した場合と比較した場合における、金属板１シートあたりに製造できる半導体素子搭載基板の個数のロスを最小限に抑えることができる。
従って、本発明によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であって、半導体パッケージ製品の歩留まりや、生産効率を向上させ、小型化にも対応でき、しかも、半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、コストを抑えながら、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、半導体素子搭載用基板の歩留まりや、生産性を向上させることの可能な半導体素子搭載用基板の製造方法が得られる。
以下、図面を参照して、本発明を実施するための形態の説明を行うこととする。
図１は本発明の一実施形態に係る半導体素子搭載用基板の製造方法によって製造された多列型半導体素子搭載用基板の要部構成の一例を示す説明図で、(a)は多列型半導体素子搭載用基板の部分上面図、(b)は(a)のＤ−Ｄ部分断面図である。図２は図１(a)、図１(b)の多列型半導体素子搭載用基板における隣り合う半導体パッケージ領域の端子部同士の配置態様の他の例を示す図で、(a)は多列型半導体素子搭載用基板の部分上面図、(b)は(a)のＥ−Ｅ部分断面図である。図３は本発明の一実施形態に係る半導体素子搭載用基板の製造方法によって製造された他のタイプの多列型半導体素子搭載用基板の要部構成の一例を示す説明図で、(a)は多列型半導体素子搭載用基板の部分上面図、(b)は(a)のＦ−Ｆ部分断面図である。
本実施形態の半導体素子搭載用基板の製造方法によって製造された多列型半導体素子搭載用基板１は、例えば、図１(a)に示すように、個々の半導体パッケージ領域（図１(a)において一点鎖線で囲まれた矩形状の領域）および個々の半導体素子搭載用基板が、金属板１０の長辺（図１(a）における横方向の辺）に対し、３０度以上６０度以下の所定角度で斜めに多列配置されている。
個々の半導体素子搭載用基板１は、図１(b)に示すように、凹部１０ａと、複数の柱状突起部１０ｂと、複数の端子部１２を有している。
凹部１０ａは、金属板１０の一方の側の面に形成されており、０．１０ｍｍ以上０．１８ｍｍ以下の深さを有している。
柱状突起部１０ｂは、金属板１０に凹部１０ａを設けることによって形成され、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びている。また、柱状突起部１０ｂの各辺は、金属板１０の長辺（図１(a）における横方向の辺）に対し、３０度以上６０度以下の所定角度で斜めに延びている。
端子部１２は、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆うように形成された、めっき層で構成されている。
そして、複数の端子部１２は、半田等の接続部材を介して、端子部１２の下段又は端子部１２の上段に、半導体素子をフリップチップ実装することができるようになっている（図示省略）。
なお、本実施形態の多列型半導体素子搭載用基板１は、図１(a)、図１(b)の例では、隣り合う半導体パッケージ領域（不図示）の柱状突起部１０ｂ同士が接続した態様に配置されているが、図２(a)、図２(b)に示すように、隣り合う半導体パッケージ領域（不図示）の柱状突起部１０ｂ同士が離れた態様に配置されたものであってもよい。
また、本実施形態の多列型半導体素子搭載用基板１は、図３(a)、図３(b)に示すように、凹部１０ａの底面の中央部にめっき層で形成されたパッド部１２−１と、パッド部１２−１の周辺であって、凹部１０ａを設けることによって形成された柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆うように形成されためっき層で構成された複数の端子部１２−２を有し、パッド部１２−１に半導体素子を搭載するとともに、ボンディングワイヤ等の接続部材を介して。端子部１２−２の上面と半導体素子の電極とをワイヤボンディングできるようにしたものであってもよい。
個々の半導体素子搭載用基板１は、図１(b)に示すように、凹部１０ａと、複数の柱状突起部１０ｂと、複数の端子部１２を有している。
凹部１０ａは、金属板１０の一方の側の面に形成されており、０．１０ｍｍ以上０．１８ｍｍ以下の深さを有している。
柱状突起部１０ｂは、金属板１０に凹部１０ａを設けることによって形成され、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びている。また、柱状突起部１０ｂの各辺は、金属板１０の長辺（図１(a）における横方向の辺）に対し、３０度以上６０度以下の所定角度で斜めに延びている。
端子部１２は、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆うように形成された、めっき層で構成されている。
そして、複数の端子部１２は、半田等の接続部材を介して、端子部１２の下段又は端子部１２の上段に、半導体素子をフリップチップ実装することができるようになっている（図示省略）。
なお、本実施形態の多列型半導体素子搭載用基板１は、図１(a)、図１(b)の例では、隣り合う半導体パッケージ領域（不図示）の柱状突起部１０ｂ同士が接続した態様に配置されているが、図２(a)、図２(b)に示すように、隣り合う半導体パッケージ領域（不図示）の柱状突起部１０ｂ同士が離れた態様に配置されたものであってもよい。
また、本実施形態の多列型半導体素子搭載用基板１は、図３(a)、図３(b)に示すように、凹部１０ａの底面の中央部にめっき層で形成されたパッド部１２−１と、パッド部１２−１の周辺であって、凹部１０ａを設けることによって形成された柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆うように形成されためっき層で構成された複数の端子部１２−２を有し、パッド部１２−１に半導体素子を搭載するとともに、ボンディングワイヤ等の接続部材を介して。端子部１２−２の上面と半導体素子の電極とをワイヤボンディングできるようにしたものであってもよい。
次に、図１(a)、図１(b)のように構成される本実施形態の多列型半導体素子搭載用基板１の製造工程の一例を、図４、図５を用いて説明する。図４は図１の多列型半導体素子搭載用基板の製造手順の一例を示す説明図、図５は図４に示した多列型半導体素子搭載用基板の製造手順における各工程での金属板の上面の状態を示す部分説明図である。なお、図５(a)〜図５(i)においては、夫々における上側の辺が、金属板の搬送方向Ｘ１に沿う一辺であり、下側及び左右の辺は切断線である。また、図５(a)〜図５(i)においては、便宜上、個々の半導体パッケージ領域（一点鎖線で囲まれた矩形状の領域）を示してある。また、製造の各工程において実施される、薬液洗浄や水洗洗浄を含む前処理・後処理等は、便宜上説明を省略する。
まず、銅または銅合金の金属板１０をリードフレーム材料として準備する（図４(a)、図５(a)参照）。
次に、金属板１０にハーフエッチング加工を施して柱状突起部１０ｂと貫通孔１８を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)、図５(b)参照）。次いで、図１(a)、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、３０度以上６０度以下の所定角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)、図５(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成する（図４(d)、図５(d)参照）。このとき、個々の柱状突起部１０ｂの各辺は、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となる。次いで、金属板１０の両面上に形成したエッチング用レジストマスク３１を除去する（図４(e)、図５(e)参照）。
まず、銅または銅合金の金属板１０をリードフレーム材料として準備する（図４(a)、図５(a)参照）。
次に、金属板１０にハーフエッチング加工を施して柱状突起部１０ｂと貫通孔１８を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)、図５(b)参照）。次いで、図１(a)、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、３０度以上６０度以下の所定角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)、図５(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成する（図４(d)、図５(d)参照）。このとき、個々の柱状突起部１０ｂの各辺は、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となる。次いで、金属板１０の両面上に形成したエッチング用レジストマスク３１を除去する（図４(e)、図５(e)参照）。
次に、金属板１０の一方の側における、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆うめっき層からなる複数の端子部１２を形成する。詳しくは、金属板１０の両面に、ドライフィルムレジストからなる第２のレジスト層Ｒ２を圧着する（図４(f)、図５(f)参照）。このとき、柱状突起部１０ｂの各辺が、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となっているため、空気が柱状突起部１０ｂの各辺に沿って、金属板の斜め後方へ逃げていく。次いで、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、３０度以上６０度以下の所定角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像する。そして、金属板１０の一方の側の面上に、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆う端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成する（図４(g)、図５(g)参照）。次いで、めっき用レジストマスク３２の開口部に、例えば、Ａｕ、Ｐｄ、Ｎｉ、Ｐｄの順でめっき加工を施し、複数の端子部１２を形成する（図４(h)、図５(h)参照）。
なお、めっき層の表面は、粗化処理を施すのが良い。めっき層の表面を粗化処理する場合、例えば、めっき層の形成をＮｉめっきで終えて、Ｎｉめっき層を粗化めっきで形成しても良い。また、例えば、平滑なＮｉめっき層を形成した後に、Ｎｉめっき層の表面をエッチングにて粗化処理しても良い。また、例えば、めっき層の形成をＣｕめっきで終えて、Ｃｕめっき層の表面を陽極酸化処理又はエッチングにて粗化処理してもよい。さらに、例えば、粗化めっき層形成後に、順に、Ｐｄ／Ａｕめっき層を積層してもよい。
次いで、金属板１０の両面上に形成しためっき用レジストマスク３２を除去する（図４(i)、図５(i)参照）。
これにより、本実施形態の半導体素子搭載用基板１が出来上がる。
なお、めっき層の表面は、粗化処理を施すのが良い。めっき層の表面を粗化処理する場合、例えば、めっき層の形成をＮｉめっきで終えて、Ｎｉめっき層を粗化めっきで形成しても良い。また、例えば、平滑なＮｉめっき層を形成した後に、Ｎｉめっき層の表面をエッチングにて粗化処理しても良い。また、例えば、めっき層の形成をＣｕめっきで終えて、Ｃｕめっき層の表面を陽極酸化処理又はエッチングにて粗化処理してもよい。さらに、例えば、粗化めっき層形成後に、順に、Ｐｄ／Ａｕめっき層を積層してもよい。
次いで、金属板１０の両面上に形成しためっき用レジストマスク３２を除去する（図４(i)、図５(i)参照）。
これにより、本実施形態の半導体素子搭載用基板１が出来上がる。
次に、本実施形態の半導体素子搭載用基板の製造方法によって製造された半導体素子搭載用基板１を用いた半導体パッケージの製造手順を、図６を用いて説明する。
まず、端子部１２の表面の内部端子接続部に半田１７等を介して半導体素子２０をフリップチップ接続する（図６(a)参照）。
次に、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂１５で封止する（図６(b)参照）。
次に、金属板１０を除去し（図６(c)参照）、所定の半導体パッケージの寸法に切断する（図６(d)参照）。これにより、本実施形態の半導体素子搭載用基板１を用いた半導体パッケージ４０が完成する（図６(e)参照）。
まず、端子部１２の表面の内部端子接続部に半田１７等を介して半導体素子２０をフリップチップ接続する（図６(a)参照）。
次に、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂１５で封止する（図６(b)参照）。
次に、金属板１０を除去し（図６(c)参照）、所定の半導体パッケージの寸法に切断する（図６(d)参照）。これにより、本実施形態の半導体素子搭載用基板１を用いた半導体パッケージ４０が完成する（図６(e)参照）。
本実施形態の半導体素子搭載用基板１によれば、金属板１０の一方の側の面上に、作製する個々の半導体素子搭載用基板１が、搬送装置を用いて搬送される金属板１０の搬送方向Ｘ１に対して、所定角度で斜め配置となるようにして、凹部１０ａに対応する領域を開口する開口部を有し、複数の柱状突起部１０ｂに対応する領域を覆うエッチング用レジストマスク３１を形成し、金属板１０の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成するようにしたので、その後のめっき用レジストマスク３２の形成のために、搬送装置を用いて搬送される、金属板１０の一方の側の面上に、レジストフィルム（第２のレジスト層Ｒ２）を圧着させるときに、柱状突起部１０ａの各辺が、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となっている。このため、空気を柱状突起部１０ａの各辺に沿って、金属板１０の斜め後方へ逃がし易くなる。そして、レジストフィルム（第２のレジスト層Ｒ２）と柱状突起部１０ｂが形成された金属板１０との間の気泡の発生が防止でき、めっき用レジストマスク３２の形成のためのレジストフィルム（第２のレジスト層Ｒ２）を柱状突起部１０ｂの高さに追従した状態で圧着させることができる。その結果、このレジストフィルムにめっき加工用の開口部を形成してめっき層１２を形成したとき、形成されためっき層１２にボイドが形成されず、製造された半導体素子搭載用基板の歩留まり、生産性が向上する。
また、本実施形態の半導体素子搭載用基板の製造方法によれば、金属板の一方の側の面上に、エッチング用レジストマスクを形成する工程において、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であるようにして金属板の一方の側の面上に、前記エッチング用レジストマスクを形成したので、金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部を設けることによって個々の柱状突起部を形成することによって、個々の柱状突起部の各辺が金属板の搬送方向に対して、３０度以上６０度以下の角度で斜めに配置された状態となり、その後のめっき用レジストマスクの形成のために、搬送装置を用いて搬送される、金属板１０の一方の側の面上に、レジストフィルムを圧着させるときに、空気を柱状突起部１０ｂの各辺に沿って、金属板１０の斜め後方へ確実に逃がすことができる。
また、作製する個々の半導体素子搭載用基板１が、搬送装置を用いて搬送される金属板１０の搬送方向Ｘ１に対して、斜め配置となる所定角度が、３０度以上６０度以下であれば、作製する個々の半導体素子搭載用基板１を金属板１０の搬送方向Ｘ１に対して０度及び９０度に配置した場合と比較した場合における、金属板１シートあたりに製造できる半導体素子搭載基板１の個数のロスを最小限に抑えることができる。
また、作製する個々の半導体素子搭載用基板１が、搬送装置を用いて搬送される金属板１０の搬送方向Ｘ１に対して、斜め配置となる所定角度が、３０度以上６０度以下であれば、作製する個々の半導体素子搭載用基板１を金属板１０の搬送方向Ｘ１に対して０度及び９０度に配置した場合と比較した場合における、金属板１シートあたりに製造できる半導体素子搭載基板１の個数のロスを最小限に抑えることができる。
従って、本実施形態によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であって、半導体パッケージ製品の歩留まりや、生産効率を向上させ、小型化にも対応でき、しかも、半田接続部分を目視可能にする半導体素子搭載用基板の製造方法において、コストを抑えながら、外部接続用端子をなすめっき層の被膜のボイド不良を防止し、半導体素子搭載用基板の歩留まりや、生産性を向上させることの可能な半導体素子搭載用基板の製造方法が得られる。
次に、本発明のリードフレームとその製造方法の実施例を説明する。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)、図５(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストを圧着した（図４(b)、図５(b)参照）。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)、図５(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストを圧着した（図４(b)、図５(b)参照）。
次に、図１(a)、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、４５度の角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像して、金属板１０の一方の側の面上に、柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成した（図４(c)、図５(c)参照）。
次に、金属板１０の一方の側から深さ０．１５ｍｍのハーフエッチング加工を施し、金属板におけるハーフエッチング加工を施した深さにおいて凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成した（図４(d)、図５(d)参照）。なお、エッチング液は、塩化第二鉄液を使用した。
次に、金属板１０の両面上に形成したエッチング用レジストマスク３１を剥離した（図４(e)、図５(e)参照）。
次に、金属板１０の一方の側から深さ０．１５ｍｍのハーフエッチング加工を施し、金属板におけるハーフエッチング加工を施した深さにおいて凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成した（図４(d)、図５(d)参照）。なお、エッチング液は、塩化第二鉄液を使用した。
次に、金属板１０の両面上に形成したエッチング用レジストマスク３１を剥離した（図４(e)、図５(e)参照）。
次に、金属板１０の両面に、第２のレジスト層Ｒ２としてドライフィルムレジストを圧着した（図４(f)、図５(f)参照）。このとき、柱状突起部１０ｂの各辺が、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となっているため、空気を柱状突起部１０ｂの各辺に沿って、金属板の斜め後方へ逃がすことができた。
次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、４５度の角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像して、金属板１０の一方の側の面上に、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆う端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成した（図４(g)、図５(g)参照）。
次に、めっき用レジストマスク３２の開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部１２を形成した（図４(h)、図５(h)参照）。
次に、金属板１０の両面上に形成しためっき用レジストマスク３２を剥離し（図４(i)、図５(i)参照）、実施例１の半導体素子搭載用基板１を得た。
次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、４５度の角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像して、金属板１０の一方の側の面上に、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆う端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成した（図４(g)、図５(g)参照）。
次に、めっき用レジストマスク３２の開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部１２を形成した（図４(h)、図５(h)参照）。
次に、金属板１０の両面上に形成しためっき用レジストマスク３２を剥離し（図４(i)、図５(i)参照）、実施例１の半導体素子搭載用基板１を得た。
次に、実施例１の半導体素子搭載用基板１における端子部１２の表面の内部端子接続部に半田１７等を介して半導体素子２０をフリップチップ接続し（図６(a)参照）、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂１５で封止した（図６(b)参照）。
次に、金属板１０を除去した（図６(c)参照）。
次に、金属板１０を除去した（図６(c)参照）。
このとき、金属板１０を除去した封止樹脂体における半導体素子搭載側とは反対側の面（裏面）が凸形状に形成され、凸形状に形成された封止樹脂体の面から外部接続用端子となる端子部１２を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した（図６(d)参照）。これにより、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０を得た（図６(e)参照）。
次に、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０の外部接続用端子を外部機器であるプリント基板８０の端子に半田接続して、プリント基板８０に装着した。このとき、リフローにより溶けた半田９０が、端子部１２の裏面の外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がり、半導体パッケージ４０の側面に露出した外部接続用端子１２の半田接続部分を目視確認でき、半導体パッケージ４０の外部機器であるプリント基板８０との半田接続状態の良・不良を目視検査できる状態となった（図７(a)〜図７(c)参照）。
次に、所定の半導体パッケージの寸法に切断した（図６(d)参照）。これにより、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０を得た（図６(e)参照）。
次に、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０の外部接続用端子を外部機器であるプリント基板８０の端子に半田接続して、プリント基板８０に装着した。このとき、リフローにより溶けた半田９０が、端子部１２の裏面の外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がり、半導体パッケージ４０の側面に露出した外部接続用端子１２の半田接続部分を目視確認でき、半導体パッケージ４０の外部機器であるプリント基板８０との半田接続状態の良・不良を目視検査できる状態となった（図７(a)〜図７(c)参照）。
比較例１
比較例１では、実施例１と略同様の金属板を準備し、金属板の両面に第１のレジスト層として、ドライフィルムレジストを圧着後、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板の一方の側の第１のレジスト層を露光するとともに、金属板の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板の一方の側の面上に、図１(b)に示した柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成した。次に、金属板の一方の側からハーフエッチング加工を施し、０．１５ｍｍの深さの凹部を設けることによって個々の柱状突起部を形成した。次にエッチング用レジストマスクを剥離し、金属板の両面に、ドライフィルムレジストからなる第２のレジスト層を圧着した。次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板の一方の側の第２のレジスト層を露光し、露光後に第２のレジスト層を現像して、金属板の一方の側の面上に、柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域を覆う図１(a)、図１(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部を形成した。
次に、金属板の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
比較例１では、実施例１と略同様の金属板を準備し、金属板の両面に第１のレジスト層として、ドライフィルムレジストを圧着後、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板の一方の側の第１のレジスト層を露光するとともに、金属板の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板の一方の側の面上に、図１(b)に示した柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成した。次に、金属板の一方の側からハーフエッチング加工を施し、０．１５ｍｍの深さの凹部を設けることによって個々の柱状突起部を形成した。次にエッチング用レジストマスクを剥離し、金属板の両面に、ドライフィルムレジストからなる第２のレジスト層を圧着した。次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板の一方の側の第２のレジスト層を露光し、露光後に第２のレジスト層を現像して、金属板の一方の側の面上に、柱状突起部の側面および上面と凹部の底面における柱状突起部の周囲の所定領域を覆う図１(a)、図１(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部を形成した。
次に、金属板の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
次に、実施例１と同様、比較例１の半導体素子搭載用基板における端子部の表面の内部端子接続部に半田等を介して半導体素子をフリップチップ接続し、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂で封止し、その後、金属板を除去した。
このとき、金属板を除去した封止樹脂体における半導体素子搭載側とは反対側の面が平坦に形成され、平坦に形成された封止樹脂体の面から外部接続用端子となる端子部を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した。これにより、比較例１の半導体素子搭載用基板を用いた半導体パッケージを得た。
次に、比較例１の半導体素子搭載用基板を用いた半導体パッケージの外部接続用端子を外部機器であるプリント基板の端子に半田接続して、プリント基板に装着した。
このとき、金属板を除去した封止樹脂体における半導体素子搭載側とは反対側の面が平坦に形成され、平坦に形成された封止樹脂体の面から外部接続用端子となる端子部を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した。これにより、比較例１の半導体素子搭載用基板を用いた半導体パッケージを得た。
次に、比較例１の半導体素子搭載用基板を用いた半導体パッケージの外部接続用端子を外部機器であるプリント基板の端子に半田接続して、プリント基板に装着した。
外部機器接続後の半田接続状態の外観観察のし易さの評価
実施例１及び比較例１の夫々の半導体素子搭載用基板を用いて製造した、夫々の半導体パッケージを、半田を介して外部機器であるプリント基板の端子へ接続後の半田接続状態の外観観察のし易さを評価した。
実施例１、比較例１の夫々の半導体素子搭載用基板１を用いて製造した、夫々の半導体パッケージ４０を外部機器であるプリント基板８０の端子へ接続した場合、半導体パッケージ４０の側面に全ての端子部１２の外部機器側の面と外部機器であるプリント基板８０の端子との間に半田が充填されていることを、半導体パッケージ４０の側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視で確認することができた。
実施例１及び比較例１の夫々の半導体素子搭載用基板を用いて製造した、夫々の半導体パッケージを、半田を介して外部機器であるプリント基板の端子へ接続後の半田接続状態の外観観察のし易さを評価した。
実施例１、比較例１の夫々の半導体素子搭載用基板１を用いて製造した、夫々の半導体パッケージ４０を外部機器であるプリント基板８０の端子へ接続した場合、半導体パッケージ４０の側面に全ての端子部１２の外部機器側の面と外部機器であるプリント基板８０の端子との間に半田が充填されていることを、半導体パッケージ４０の側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視で確認することができた。
半導体素子搭載用基板における端子部をなすめっき層の被膜形状評価
実施例１、比較例１の夫々の製造方法を用いて、実施例１では１ブロック当たり縦１３個、比較例１では１ブロック当たり縦４個、横４個の１６個に夫々配列された半導体素子搭載用基板を各１０００個作製し、夫々作製した半搭載素子搭載用基板における端子部を形成するめっき層における、ボイド発生を原因とする、めっき層を形成する範囲外への漏れ出しが発生した半導体素子搭載用基板の個数を調べた。
なお、めっき層の漏れ出しの発生の有無検査は、２０倍の光学顕微鏡装置を備えた外観検査装置を用いて行った。
実施例１、比較例１の夫々の製造方法を用いて、実施例１では１ブロック当たり縦１３個、比較例１では１ブロック当たり縦４個、横４個の１６個に夫々配列された半導体素子搭載用基板を各１０００個作製し、夫々作製した半搭載素子搭載用基板における端子部を形成するめっき層における、ボイド発生を原因とする、めっき層を形成する範囲外への漏れ出しが発生した半導体素子搭載用基板の個数を調べた。
なお、めっき層の漏れ出しの発生の有無検査は、２０倍の光学顕微鏡装置を備えた外観検査装置を用いて行った。
その結果、比較例１の製造方法を用いて製造した多列型半導体素子搭載用基板においては、１０００個の半導体素子搭載用基板中、３６５個の半導体素子搭載用基板の端子部を形成するめっき層の漏れ出しが発生した。
これに対し、実施例１の製造方法を用いて製造した多列型半導体素子搭載用基板においては、１０００個の半導体素子搭載用基板中、端子部を形成するめっき層の漏れ出しが発生した半導体素子搭載用基板は、０個であった。
これに対し、実施例１の製造方法を用いて製造した多列型半導体素子搭載用基板においては、１０００個の半導体素子搭載用基板中、端子部を形成するめっき層の漏れ出しが発生した半導体素子搭載用基板は、０個であった。
実施例１による半導体素子搭載基板の製造個数のロスと比較例１による半導体素子搭載基板のボイド不良による製造個数のロスとの比較考量
まず、長さ１００ｍの金属板を用いたときにおける、実施例１、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数を算出した。そして、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数から実施例１の製造方法で作製可能な半導体素子搭載用基板の個数を引き、残りの個数（ここでは、「個数Ａ」とする）を長さ１００ｍの金属板を用いたときにおける、実施例１による半導体素子搭載基板の製造個数のロスとした。
次に、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数に対し、上述しためっき層の被膜形状評価によって得られた、１０００個の半導体素子搭載用基板中にボイド不良が発生した個数の割合を乗じ、長さ１００ｍの金属板を用いたときにおける、ボイド不良によるロス（ここでは、「個数Ｂ」とする）を算出した。
その結果を表１に示す。
まず、長さ１００ｍの金属板を用いたときにおける、実施例１、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数を算出した。そして、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数から実施例１の製造方法で作製可能な半導体素子搭載用基板の個数を引き、残りの個数（ここでは、「個数Ａ」とする）を長さ１００ｍの金属板を用いたときにおける、実施例１による半導体素子搭載基板の製造個数のロスとした。
次に、比較例１の製造方法で作製可能な半導体素子搭載用基板の個数に対し、上述しためっき層の被膜形状評価によって得られた、１０００個の半導体素子搭載用基板中にボイド不良が発生した個数の割合を乗じ、長さ１００ｍの金属板を用いたときにおける、ボイド不良によるロス（ここでは、「個数Ｂ」とする）を算出した。
その結果を表１に示す。
表１に示すとおり、実施例１の製造方法で作製した場合における製造個数のロス（個数Ａ）は、比較例１の製造方法で作製した場合におけるボイド不良によるロス（個数Ｂ）を大幅に下回った。つまり、実施例１の斜め配列とする半導体素子搭載用基板の製造方法で製造した場合、取り数減少後の製造個数１４，４４３個の全てが良品となり、比較例１の製造方法で製造した場合における、製造個数からボイド不良個数を差し引いた良品数１１，２８８個に比べて、１．２８倍の良品個数が得られることが認められる結果となった。
そして、半導体パッケージの製造は、多列配列された半導体素子搭載用基板をライン搬送した状態で行われる。比較例１の製造方法の場合は、ボイド不良を原因とするめっき層の漏れ出しが発生する個数が多いため、多列配列された半導体素子搭載用基板を用いた半導体パッケージの製造工程において、不良品の有無の検査及び不良品の除外のためにより多くの時間を要する。これに対し、実施例１の製造方法の場合は、ボイド不良を原因とするめっき層の漏れ出しが発生する個数がないため、多列配列された半導体素子搭載用基板を用いた半導体パッケージの製造工程において、不良品の有無の検査及び不良品の除外のための時間を大幅に低減できる。このため、比較例１の製造方法では、その分、実施例１の製造方法に比べて、１日当たりの生産数が少なくなることが推察できる。
このことから、実施例１の製造方法は、比較例１の製造方法に比べて、半導体素子搭載用基板、半導体パッケージ夫々の生産性が大幅に向上することが認められる。
そして、半導体パッケージの製造は、多列配列された半導体素子搭載用基板をライン搬送した状態で行われる。比較例１の製造方法の場合は、ボイド不良を原因とするめっき層の漏れ出しが発生する個数が多いため、多列配列された半導体素子搭載用基板を用いた半導体パッケージの製造工程において、不良品の有無の検査及び不良品の除外のためにより多くの時間を要する。これに対し、実施例１の製造方法の場合は、ボイド不良を原因とするめっき層の漏れ出しが発生する個数がないため、多列配列された半導体素子搭載用基板を用いた半導体パッケージの製造工程において、不良品の有無の検査及び不良品の除外のための時間を大幅に低減できる。このため、比較例１の製造方法では、その分、実施例１の製造方法に比べて、１日当たりの生産数が少なくなることが推察できる。
このことから、実施例１の製造方法は、比較例１の製造方法に比べて、半導体素子搭載用基板、半導体パッケージ夫々の生産性が大幅に向上することが認められる。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
例えば、本実施形態では、金属板１０の他方の面側のエッチング用レジストマスク３１、めっき用レジストマスク３２を夫々別個のレジストフィルムを用いて形成したが、同じレジストフルムを用いてエッチング用レジストマスク３１、めっき用レジストマスク３２を兼用させるようにしてもよい。
例えば、本実施形態では、金属板１０の他方の面側のエッチング用レジストマスク３１、めっき用レジストマスク３２を夫々別個のレジストフィルムを用いて形成したが、同じレジストフルムを用いてエッチング用レジストマスク３１、めっき用レジストマスク３２を兼用させるようにしてもよい。
本発明の半導体素子搭載用基板の製造方法は、端子部がめっき層で形成され、裏面側に露出する端子部裏面の外部接続用端子がプリント基板等と接続されるタイプの半導体パッケージに用いられることが求められる分野に有用である。
１ 半導体素子搭載用基板
１０ 金属板
１０ａ 凹部
１０ｂ 柱状突起部
１２ 端子部（めっき層）
１５ 封止樹脂部
１７ 半田
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
５３ サポートバー
６１ ボンディングワイヤ
７１ 端子部
７１ａ’ 端縁部
７１ｂ’ 凹部
７３ ダムバー
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
９９ 金属板とレジスフィルムとの間で残存する気泡（空気）
１００ ローラー
Ｒ レジストフィルム
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
１０ 金属板
１０ａ 凹部
１０ｂ 柱状突起部
１２ 端子部（めっき層）
１５ 封止樹脂部
１７ 半田
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
５３ サポートバー
６１ ボンディングワイヤ
７１ 端子部
７１ａ’ 端縁部
７１ｂ’ 凹部
７３ ダムバー
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
９９ 金属板とレジスフィルムとの間で残存する気泡（空気）
１００ ローラー
Ｒ レジストフィルム
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
次に、図１(a)、図１(b)のように構成される本実施形態の多列型半導体素子搭載用基板１の製造工程の一例を、図４、図５を用いて説明する。図４は図１の多列型半導体素子搭載用基板の製造手順の一例を示す説明図、図５は図４に示した多列型半導体素子搭載用基板の製造手順における各工程での金属板の上面の状態を示す部分説明図である。なお、図５(a)〜図５(i)においては、夫々における上側の辺が、金属板の搬送方向Ｘ１に沿う一辺であり、下側及び左右の辺は切断線である。また、図５(a)〜図５(i)においては、便宜上、個々の半導体パッケージ領域（一点鎖線で囲まれた矩形状の領域）を示してある。また、製造の各工程において実施される、薬液洗浄や水洗洗浄を含む前処理・後処理等は、便宜上説明を省略する。
まず、銅または銅合金の金属板１０を半導体素子搭載用基板材料として準備する（図４(a)、図５(a)参照）。
次に、金属板１０にハーフエッチング加工を施して柱状突起部１０ｂと貫通孔１８を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)、図５(b)参照）。次いで、図１(a)、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、３０度以上６０度以下の所定角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)、図５(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成する（図４(d)、図５(d)参照）。このとき、個々の柱状突起部１０ｂの各辺は、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となる。次いで、金属板１０の両面上に形成したエッチング用レジストマスク３１を除去する（図４(e)、図５(e)参照）。
まず、銅または銅合金の金属板１０を半導体素子搭載用基板材料として準備する（図４(a)、図５(a)参照）。
次に、金属板１０にハーフエッチング加工を施して柱状突起部１０ｂと貫通孔１８を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)、図５(b)参照）。次いで、図１(a)、図１(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、３０度以上６０度以下の所定角度で斜めに描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)、図５(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成する（図４(d)、図５(d)参照）。このとき、個々の柱状突起部１０ｂの各辺は、金属板１０の搬送方向Ｘ１に対し斜めに延びた状態となる。次いで、金属板１０の両面上に形成したエッチング用レジストマスク３１を除去する（図４(e)、図５(e)参照）。
次に、本発明の半導体素子搭載用基板の製造方法の実施例を説明する。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)、図５(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストを圧着した（図４(b)、図５(b)参照）。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)、図５(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストを圧着した（図４(b)、図５(b)参照）。
比較例１
比較例１では、実施例１と略同様の金属板１０を準備し、金属板１０の両面に第１のレジスト層として、ドライフィルムレジストを圧着後、図１０(a)、図１０(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層を露光するとともに、金属板１０の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板１０の一方の側の面上に、図１０(a)、図１０(b)に示した柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスクを形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成した。次に、金属板１０の一方の側からハーフエッチング加工を施し、０．１５ｍｍの深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成した。次にエッチング用レジストマスクを剥離し、金属板１０の両面に、ドライフィルムレジストからなる第２のレジスト層を圧着した。次に、図１０(a)、図１０(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層を露光し、露光後に第２のレジスト層を現像して、金属板１０の一方の側の面上に、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆う図１０(a)、図１０(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部１２を形成した。
次に、金属板１０の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
比較例１では、実施例１と略同様の金属板１０を準備し、金属板１０の両面に第１のレジスト層として、ドライフィルムレジストを圧着後、図１０(a)、図１０(b)に示した柱状突起部１０ｂに対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層を露光するとともに、金属板１０の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板１０の一方の側の面上に、図１０(a)、図１０(b)に示した柱状突起部１０ｂに対応する領域を覆い、凹部１０ａに対応する領域が開口したエッチング用レジストマスクを形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成した。次に、金属板１０の一方の側からハーフエッチング加工を施し、０．１５ｍｍの深さの凹部１０ａを設けることによって個々の柱状突起部１０ｂを形成した。次にエッチング用レジストマスクを剥離し、金属板１０の両面に、ドライフィルムレジストからなる第２のレジスト層を圧着した。次に、図１０(a)、図１０(b)に示した端子部１２に対応する所定のパターンが、搬送装置を用いて搬送される金属板１０の搬送方向に対して、０度及び９０度の角度で描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層を露光し、露光後に第２のレジスト層を現像して、金属板１０の一方の側の面上に、柱状突起部１０ｂの側面および上面と凹部１０ａの底面における柱状突起部１０ｂの周囲の所定領域を覆う図１０(a)、図１０(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部１２を形成した。
次に、金属板１０の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
１ 半導体素子搭載用基板
１０ 金属板
１０ａ 凹部
１０ｂ 柱状突起部
１２ 端子部（めっき層）
１５ 封止樹脂
１７ 半田
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
５３ サポートバー
６１ ボンディングワイヤ
７１ 端子部
７１ａ’ 端縁部
７１ｂ’ 凹部
７３ ダムバー
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
９９ 金属板とレジストフィルムとの間で残存する気泡（空気）
１００ ローラー
Ｒ レジストフィルム
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
１０ 金属板
１０ａ 凹部
１０ｂ 柱状突起部
１２ 端子部（めっき層）
１５ 封止樹脂
１７ 半田
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
５３ サポートバー
６１ ボンディングワイヤ
７１ 端子部
７１ａ’ 端縁部
７１ｂ’ 凹部
７３ ダムバー
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
９９ 金属板とレジストフィルムとの間で残存する気泡（空気）
１００ ローラー
Ｒ レジストフィルム
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
Claims (3)
- 複数の半導体素子搭載用基板が多列配置され、個々の半導体素子搭載用基板が、金属板の一方の側の面に凹部を設けることによって形成され、半導体パッケージ領域の内側で四方の縁部から中央に向かって細長状に延びた、０．１０ｍｍ以上０．１８ｍｍ以下の高さの複数の柱状突起部と、夫々の前記柱状突起部の側面および上面と前記凹部の底面における前記柱状突起部の周囲の所定領域を覆う、めっき層からなる複数の端子部と、を有する半導体素子搭載用基板の製造方法であって、
前記金属板の一方の側の面上に、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となるようにして、前記凹部に対応する領域を開口する開口部を有し、複数の前記柱状突起部に対応する領域を覆うエッチング用レジストマスクを形成するとともに、前記金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、
前記金属板の一方の面にエッチング加工を施し、０．１０ｍｍ以上０．１８ｍｍ以下の深さの前記凹部を設けることによって個々の前記柱状突起部を形成する工程と、
前記エッチング用レジストマスクを除去する工程と、
搬送装置を用いて搬送される、前記金属板の一方の側の面上に、レジストフィルムを圧着し、夫々の前記柱状突起部を囲む所定領域を開口する複数の開口部を有し、その他の領域を覆うめっき用レジストマスクを形成する工程と、
前記めっき用レジストマスクの開口部から露出する、前記柱状突起部の側面および上面と前記凹部の底面における前記柱状突起部の周囲の所定領域にめっき加工を施し、前記端子部を形成する工程と、
前記めっき用レジストマスクを除去する工程と、
を有することを特徴とする半導体素子搭載用基板の製造方法。 - 前記エッチング用レジストマスクを形成する工程において、
前記金属板の一方の側の面上にレジスト層を形成し、柱状突起部に対応する所定のパターンが、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜めに描画されたガラスマスクを用いて、露光・現像することで、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、所定角度で斜め配置となる、前記凹部に対応する領域を開口する開口部を有し、複数の前記柱状突起部に対応する領域を覆うエッチング用レジストマスクを、前記金属板の一方の側の面上に形成することを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。 - 前記金属板の一方の側の面上に、前記エッチング用レジストマスクを形成する工程において、作製する個々の半導体素子搭載用基板が、搬送装置を用いて搬送される前記金属板の搬送方向に対して、斜め配置となる所定角度が、３０度以上６０度以下であることを特徴とする請求項１又は２に記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019070792A JP7184429B2 (ja) | 2019-04-02 | 2019-04-02 | 半導体素子搭載用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019070792A JP7184429B2 (ja) | 2019-04-02 | 2019-04-02 | 半導体素子搭載用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020170776A true JP2020170776A (ja) | 2020-10-15 |
| JP7184429B2 JP7184429B2 (ja) | 2022-12-06 |
Family
ID=72746795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019070792A Active JP7184429B2 (ja) | 2019-04-02 | 2019-04-02 | 半導体素子搭載用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7184429B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163774A (ja) * | 1992-11-16 | 1994-06-10 | Dainippon Printing Co Ltd | リードフレーム |
| JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2011124284A (ja) * | 2009-12-08 | 2011-06-23 | Sanken Electric Co Ltd | モールドパッケージの製造方法及びモールドパッケージ |
| JP2018200994A (ja) * | 2017-05-29 | 2018-12-20 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP2019021815A (ja) * | 2017-07-19 | 2019-02-07 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6163774B2 (ja) | 2013-02-05 | 2017-07-19 | セイコーエプソン株式会社 | 複合体の製造方法およびリチウム電池の製造方法 |
-
2019
- 2019-04-02 JP JP2019070792A patent/JP7184429B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163774A (ja) * | 1992-11-16 | 1994-06-10 | Dainippon Printing Co Ltd | リードフレーム |
| JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000294715A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2011124284A (ja) * | 2009-12-08 | 2011-06-23 | Sanken Electric Co Ltd | モールドパッケージの製造方法及びモールドパッケージ |
| JP2018200994A (ja) * | 2017-05-29 | 2018-12-20 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
| JP2019021815A (ja) * | 2017-07-19 | 2019-02-07 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7184429B2 (ja) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2007103450A (ja) | 配線基板およびその製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JP2021061266A (ja) | リードフレーム | |
| US10312187B2 (en) | Multi-row wiring member for semiconductor device and method for manufacturing the same | |
| JP7184429B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| CN107221523A (zh) | 具有焊料侧壁的引线框架 | |
| JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
| TWI811617B (zh) | 引線框架 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP6485777B2 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP7509584B2 (ja) | リードフレーム | |
| TWI784400B (zh) | 引線框架 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
| JP3706082B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JP2017208515A (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP2017168511A (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
| JP2019075483A (ja) | リードフレーム | |
| JP5787319B2 (ja) | リードフレーム製造用マスク、および、これを用いたリードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221020 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7184429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |