JP2020167225A - 積層型圧電素子 - Google Patents
積層型圧電素子 Download PDFInfo
- Publication number
- JP2020167225A JP2020167225A JP2019064818A JP2019064818A JP2020167225A JP 2020167225 A JP2020167225 A JP 2020167225A JP 2019064818 A JP2019064818 A JP 2019064818A JP 2019064818 A JP2019064818 A JP 2019064818A JP 2020167225 A JP2020167225 A JP 2020167225A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- laminated
- piezoelectric
- layer
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/877—Conductive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
- H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
- H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins
Abstract
【課題】素子本体の変形および、積層体内部におけるクラックの発生が抑制された積層型圧電素子を提供することを目的とする。【解決手段】互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、圧電体層に積層してある内部電極層と、を有する積層体と、積層体の第1軸に垂直な側面に形成してある側面電極と、を有する積層型圧電素子である。内部電極層は、積層体の一側面に露出する引出部を有し、引出部で側面電極と電気的に接続してあり、ダミー電極層が、圧電体層の平面においてギャップを介して内部電極層の引出部以外の周囲を取り囲むように形成してあり、ダミー電極層の熱収縮開始温度が、内部電極層の熱収縮開始温度よりも高いことを特徴とする。【選択図】図5
Description
本発明は、積層型圧電素子に関する。
積層型圧電素子は、内部電極と圧電体層とが積層された構造を有し、単位体積当たりの変位量や駆動力を、非積層型の圧電素子に比べて大きくすることが可能である。この積層型圧電素子においては、内部電極層間のマイグレーションによる短絡を防止するために、内部電極層の積層面積が圧電体層の積層面積よりも小さくなっていることが通例である。しかし、このような積層構造では、内部電極層が存在する箇所と存在しない箇所とで収縮差が発生するため、積層体の変形やクラックなどが生じるおそれがある。
特に、近年、積層型圧電素子においては、素子本体の薄層化または大判化が求められており、素子本体が薄層化または大判化した場合には、素子本体が変形し易く、かつクラックの抑制がより困難になる。
なお、特許文献1では、Ag−Pd合金で構成される内部電極層の端部において、Pd比率を高くして、クラックの伸展を抑制する技術が開示されている。しかしながら、特許文献1で開示されている技術では、素子本体の変形を抑制することが困難である。
本発明は、このような実情を鑑みてなされ、素子本体の変形を抑制することができる積層型圧電素子を提供することを目的とする。
上記目的を達成するために、本発明に係る積層型圧電素子は、
互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、前記圧電体層に積層してある内部電極層と、を有する積層体と、
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
ダミー電極層が、前記圧電体層の平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層が、前記内部電極層を構成する導電性金属よりも、熱収縮開始温度が高い材質で構成してある。
互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、前記圧電体層に積層してある内部電極層と、を有する積層体と、
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
ダミー電極層が、前記圧電体層の平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層が、前記内部電極層を構成する導電性金属よりも、熱収縮開始温度が高い材質で構成してある。
本発明に係る積層型圧電素子では、内部電極層の外周において、ダミー電極層が形成してあり、このダミー電極層が、内部電極層よりも熱収縮開始温度が高い材質で構成してある。このような構成により、本発明では、積層体の外側と内側とで焼結の斑を無くすことができ、積層体の変形やクラックの発生を抑制することができる。したがって、積層体を構成する各層が薄層化し、または大判化した場合であっても、積層体の変形が小さく、高い圧電定数を示す積層型圧電素子が得られる。
好ましくは、前記ダミー電極層が、前記内部電極層とは組成の異なる導電性金属で構成してある。
好ましくは、前記ダミー電極層が、前記内部電極層を構成する導電性金属の熱収縮開始温度よりも、50℃以上280℃以下の範囲で高い材質で構成してある。
また、好ましくは、本発明に係る積層型圧電素子では、内部電極層とダミー電極層との間のギャップに対応する圧電体層において、複数の空孔が形成してある。この空孔を有することにより、本発明では、積層体の内部応力を緩和することができ、積層体の変形やクラックの発生をさらに有効に抑制することができる。また、上記空孔の存在により、圧電体層の組成が変動することも抑制できる。したがって、積層体を構成する各層が薄層化し、または大判化した場合であっても、積層体の変形が小さく、高い圧電定数を示す積層型圧電素子が得られる。
好ましくは、前記空孔の平均径が、0.05μm以上0.2μm以下である。
好ましくは、前記ギャップに対応する前記圧電体層の空孔率が、3%以上20%以下である。
また、好ましくは、前記ギャップの幅が0.05mm以上0.3mm以下である。
本発明に係る積層型圧電素子は、電気的エネルギーから機械的エネルギーへの変換素子として利用することができる。たとえば、本発明に係る積層型圧電素子は、圧電アクチュエータや、圧電ブザー、圧電サウンダ、超音波モータ、スピーカ等に適用でき、特に圧電アクチュエータとして好適に利用できる。圧電アクチュエータとは、より具体的には、ハプティックデバイス用、レンズ駆動用、HDDのヘッド駆動用、インクジェットプリンタのヘッド駆動用、燃料噴射弁駆動用等の用途が挙げられる。
以下、本発明を、図面に示す実施形態に基づき説明する。
第1実施形態
図1は、本実施形態に係る積層型圧電素子2の概略斜視図である。図1に示すように、積層型圧電素子2は、積層体4と第1外部電極6と第2外部電極8とを有する。
図1は、本実施形態に係る積層型圧電素子2の概略斜視図である。図1に示すように、積層型圧電素子2は、積層体4と第1外部電極6と第2外部電極8とを有する。
積層体4は、略直方体形状であり、Z軸方向と略垂直な表面4aおよび裏面4bと、X軸(第1軸)方向と略垂直な側面4c,4dと、Y軸(第2軸)方向と略垂直な側面4e,4fとを有する。なお、積層体4の側面4c〜4fには、外部電極6,8が形成してある箇所を除いて、絶縁性の保護層(図示省略)が形成してあってもよい。図面においてX軸とY軸とZ軸とは、互いに略垂直である。
第1外部電極6は、積層体4の側面4dに沿って形成してある第1側面部6aと、積層体4の表面4aに沿って形成してある第1表面部6bとを有する。第1側面部6aと第1表面部6bとは、ともに略矩形状であって、それらの交差部で互いに接続されている。なお、第1側面部6aと第1表面部6bとは、図面上分けて示しているが、実際には一体として形成してある。
第2外部電極8は、積層体4の側面4cに沿って形成してある第2側面部8aと、積層体4の裏面4bに沿って形成してある第2裏面部8bとを有する。第1外部電極6と同様に、第2側面部8aと第2裏面部8bとは、ともに略矩形状であって、それらの交差部で互いに接続し、一体として形成してある。図1に示すように、第1表面部6bと第2裏面部8bとは、積層体4のZ軸方向と垂直な平面(積層体4の表面4a、または裏面4b)よりも小さく、第1外部電極6と第2外部電極8とは互いに絶縁してある。
図2および図3に示すように、積層体4は、圧電体層10と内部電極層16とが積層方向(Z軸方向)に沿って交互に積層された内部構造を有する。内部電極層16は、引出部16aが積層体側面4cまたは4dに交互に露出するように積層してあり、この露出した引出部16aで、第1外部電極6もしくは第2外部電極8と電気的に接続している。
本実施形態では、積層体4の中央部における圧電体層10は、内部電極層16に挟まれた圧電活性部12を有する。すなわち、圧電活性部12とは、図2および図3における点線で囲まれた領域を意味し、互いに極性の異なる第1外部電極6と第2外部電極8とを介して電圧が印加され、機械的な変位を生じる部分となる。
内部電極層16は、導電材料で構成される。導電材料としては、たとえば、Ag、Pd、Au、Pt等の貴金属およびこれらの合金(Ag−Pdなど)、あるいはCu、Ni等の卑金属およびこれらの合金などが例示されるが、好ましくは、Ag−Pd合金、Ag、Cuである。
第1外部電極6および第2外部電極8も導電材料で構成され、内部電極を構成する導電材料と同様の材料を用いることができる。また、第1外部電極6および第2外部電極8は、AgやCuなどの導電性金属粉と、SiO2等のガラス粉末とを混合し、焼き付け処理することで形成しても良い。なお、さらに、第1外部電極6および第2外部電極8の外側には、上記各種金属を含むメッキ層やスパッタ層が形成してあってもよい。
圧電体層10の材質は、圧電効果あるいは逆圧電効果を示す材料であれば、特に限定されず、たとえば、PbZrxTi1−xO3(PTZ)、BaTiO3(BT)、BiNaTiO3(BNT)、BiFeO3(BFO)、(Bi2O2)2+(Am−1BmO3m+1)2−(BLSF)、(K,Na)NbO3(KNN)などが挙げられる。また、特性向上等のために副成分が含有されていてもよく、その含有量は、所望の特性に応じて適宜決定すればよい。
なお、圧電体層10の厚みは、特に限定されないが、本実施形態では、好ましくは0.5〜100μm程度である。同様に、内部電極層16の厚みも特に限定されないが、好ましくは、0.5〜2.0μm程度である。また、図2および図3に示すように、積層体4の表面4aおよび裏面4bには、圧電体層10が配置されている。
図4Aは、積層体4に含まれる第1電極パターン24aの概略平面図である。図4AのZ軸方向の下方には、X軸とY軸とを含む平面に沿って圧電体層10があり、圧電体層10は、積層体4の側面4c〜4f(図1参照)に対応する辺4c1〜4f1を有している。そして、圧電体層10の表面には、内部電極層16とダミー電極層18から成る第1電極パターン24aとが積層されている。
図4Aに示す第1電極パターン24aにおいて、内部電極層16は、辺4d1に露出する引出部16aを有している。ダミー電極層18は、ギャップ20を介して内部電極層16の引出部16a以外の端縁を取り囲むように形成されている。そのため、内部電極層16とダミー電極層18とは、電気的に絶縁されている。
本実施形態において、ダミー電極層18の外周縁は、積層体4の側面4c〜4fに露出しており、辺4e1に沿う第1側方パターン18aと、辺4f1に沿う第2側方パターン18bと、辺4c1に沿う連結パターン18cとを有する。連結パターン18cは、引出部16aの反対側に位置しており、2つの側方パターン18aおよび18bと互いに接続されている。
また、本実施形態において、第1外部電極6の第1側面部6aは、内部電極16のY軸方向の幅W2と同一、もしくは幅W2よりも小さい幅で形成してあり、ダミー電極層18と第1側面部6aとは接続されていない。すなわち、ダミー電極層18は、内部電極層16および第1外部電極6と電気的に絶縁されており、圧電特性の発現には寄与していない。このようにダミー電極層18を形成することで、第1外部電極6と第2外部電極8とは、ダミー電極層18を介して短絡することが無い。
なお、第1外部電極6と第2外部電極8との電気的絶縁を確保するためには、ダミー電極層18の側方パターン18a,18bにスリットを形成しても良いし、側方パターン18a,18bの端部が辺4d1に露出しないようにダミー電極層18を形成しても良い。その場合、第1外部電極6の第1側面部6aは、圧電体層10のY軸方向の幅Wyと同一の幅とすることができる。
本実施形態において、ダミー電極層18は、内部電極層16とは熱収縮挙動が異なる材料で構成されている。熱収縮挙動が異なるといっても、ダミー電極層18と内部電極層16との熱収縮差は、圧電体層10と内部電極層16との熱収縮差よりも小さくする必要がある。そのため、ダミー電極層18は、導電性金属を含んでいることが好ましい。
より具体的には、内部電極層16をAg−Pd合金で構成した場合、ダミー電極層18は、内部電極層16よりもPd含有量の多いAg−Pd合金で構成すれば良い。また、内部電極層16をAgまたは、Cuで構成した場合、ダミー電極層18はAg−Pd合金またはNiで構成すれば良い。
なお、熱収縮挙動が異なるとは、具体的に、ダミー電極層18を構成する材質の熱収縮開始温度が、内部電極層16と構成する導電性金属の熱収縮開始温度よりも高いことを意味する。その作用効果については後段で詳細を説明するが、ダミー電極層18の熱収縮開始温度を内部電極層16よりも高くすることで、積層体4の内部における焼結の斑を低減することができる。
図4Aに示すギャップ20の幅W1は、内部電極層16とダミー電極層18とが接触しないように設計すればよく、本実施形態において、好ましくは、0.03〜0.6mmであり、より好ましくは、0.05〜0.3mmである。この範囲内であれば、内部電極層16とダミー電極層18との絶縁距離を十分に確保でき、かつ、ダミー電極層18の機能を十分に発揮させることができる。
図5は、本実施形態に係る積層型圧電素子2の分解斜視図である。図5に示すように、圧電体層10を3層以上積層する場合には、第1電極パターン24aと第2電極パターン24bとを交互に積層する必要がある。図4Bに、第2電極パターン24bの概略平面図を示す。
第2電極パターン24bは、Z軸を軸として第1電極パターン24aを180度回転させた形態を有する。すなわち、第2電極パターン24bでは、内部電極層16の引出部16aが辺4c1に露出しており、ダミー電極層18の連結パターン18cは、辺4d1に露出している。これら以外の構成は、第1電極パターン24aと同じである。
図5に示すように、圧電体層10と電極パターン24a、24bとを複数積層することで、非積層型の圧電素子よりも、変位量や駆動量を大きくすることが可能である。本実施形態において、圧電体層10の積層数は、2層以上であればよく、上限は特に限定されないが、好ましくは、3〜20層程度である。圧電体層10の積層数は、積層型圧電素子2の用途に応じて適宜決定すればよい。
本実施形態に係る積層型圧電素子2の製造方法は、特に限定されないが、たとえば以下のような方法で製造することができる。
まず、積層体4の製造工程について、説明する。積層体4の製造工程では、焼成後に圧電体層10となるセラミックグリーンシートと、焼成後に内部電極層16およびダミー電極層18となる導電性ペーストとを準備する。
セラミックグリーンシートは、たとえば以下のような方法で製造される。まず、圧電体層10を構成する材料の原料を湿式混合等の手段によって均一に混合した後、乾燥させる。次に、適切に選定された焼成条件で仮焼成し、仮焼粉を湿式粉砕する。そして、粉砕された仮焼粉末にバインダを加えてスラリー化する。次に、スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化し、その後に乾燥させてセラミックグリーンシートを得る。なお、圧電体層10を構成する材料の原料には、不可避不純物が含まれていてもよい。
このようにして得られたセラミックグリーンシート上には、印刷法等の手段により、電極パターン24を構成する内部電極ペースト膜とダミー電極ペースト膜とを形成する。本実施形態では、内部電極層16とダミー電極層18とを熱収縮挙動の異なる材質で構成するため、それぞれ異なる導電材を含む内部電極用ペーストとダミー電極用ペーストとを準備する。そして、まず内部電極用ペーストを、セラミックグリーンシート上に所定のパターンで印刷し、その後(または、その前に)ダミー電極用ペーストを所定のパターンで印刷する。このように2回に分けて内部電極ペースト膜とダミー電極ペースト膜とを印刷することで、所望の電極パターンを形成できる。
次に、上記の手順により得られたグリーンシートを所定の順番で積層する。すなわち、第1電極パターン24aが印刷されたグリーンシートと、第2電極パターン24bが印刷されたグリーンシートとを交互に積層する。また、焼成後に積層体4の表面4aを構成する部分では、セラミックグリーンシートのみを積層する。
さらに、積層後に圧力を加えて圧着し、乾燥工程や脱バインダ工程等の必要な工程を経た後、積層体4を得るために焼成を行う。内部電極層をAg,Ag−Pd合金等の貴金属で構成する場合、焼成は、炉内温度800〜1200℃の大気圧条件下で行うことが好ましい。また、内部電極層をCu,Ni等の卑金属で構成する場合、焼成は、酸素分圧が1×10−7〜1×10−9MPa、炉内温度が800〜1200℃の雰囲気下で行うことが好ましい。この焼成工程で積層体を焼結する過程において、圧電体層および電極層(内部電極層およびダミー電極層)では、体積収縮を伴う。
以上の工程を経て得られた積層体4に、外部電極を形成する。外部電極の形成では、スパッタ法や蒸着法、メッキ、もしくはディップコーティングといった手法が用いられる。積層体4の表面4aから側面4dにかけて、第1外部電極6が形成され、積層体4の裏面4bから側面4cにかけて、第2外部電極8が形成される。なお、外部電極6,8が形成されない積層体4の側面4d〜4fには、絶縁性樹脂が塗布され、絶縁層が形成されてもよい。
外部電極を形成した後は、圧電体層10に圧電活性を持たせるために、分極処理が施される。分極は、80度〜120度程度の絶縁油の中で、第1外部電極6および第2外部電極8に1〜10kV/mmの直流電界を印加することで行う。なお印加する直流電界は、圧電体層10を構成する材質に依存する。このような過程を経て、図1に示す積層型圧電素子2が得られる。
なお、上記において、1個の積層型圧電素子を得るための手順を示したが、実際には、一枚のシートに多数の電極パターン24が形成されたグリーンシートが用いられる。このようなシートを用いて形成された集合積層体は、焼成前もしくは焼成後に適宜切断されることによって、最終的に図1に示すような素子の形状となる。
前述したように、本実施形態に係る積層型圧電素子2では、内部電極層16の外周においてダミー電極層18が形成してあり、このダミー電極層18が、内部電極層16よりも熱収縮開始温度が高い材質で構成してある。ダミー電極層18が形成してある積層体4の外周側は、焼成工程において熱が伝わり易い。これに対して、内部電極層16の中央部、すなわち積層体4の中心部は、焼成工程において熱が伝わり難い。本実施形態では、焼結工程における熱伝導の傾向に合わせて、ダミー電極層18と内部電極層16との材質を違えている。
本実施形態では、焼成工程における熱伝導の傾向に合わせて、内部電極層16とダミー電極層18との材質を違えることで、実質的に各電極層16,18の焼結挙動を合わせている。したがって、本実施形態の積層型圧電素子2では、積層体4の外周側と内部との間において、焼結の斑を少なくすることができ、焼結の斑による内部応力の発生を低減することができる。また、内部応力が軽減されることにより、本実施形態では、圧電体層10の厚みが薄い場合や、圧電体層10の積層数が多い場合、また積層体4の積層面積が広く大判化した場合などでも、積層体4の変形やクラックの発生を顕著に抑制することができる。
本実施形態において、圧電体層10の厚みや積層数、および積層体4の大きさは、特に限定されないが、以下に示すような場合に、より効果的に適用できる。圧電体層10の厚みについては、圧電体層10の厚みが薄くなると積層体4は変形し易くなるが、本実施形態では1〜50μmの場合であっても、平面度のよい積層体4が得られる。同様に、圧電体層10の積層数については、3〜20層と、積層数が多い場合でも、平面度のよい積層体4が得られる。また、圧電体層10の面積については、100(Wx)mm×100(Wy)mm以上と広い場合にも、平面度のよい積層体4が得られる。
また、本実施形態において、ダミー電極層18は、内部電極層を構成する導電性金属の熱収縮開始温度よりも、50℃以上280℃以下の範囲で高い材質で構成してあることが好ましい。より好ましくは、70℃以上210℃以下である。熱収縮開始温度の差が上記範囲内にあることで、積層体内部のクラックを抑制でき、かつ平面度の良い積層体4が得られる。
なお、各電極層16,18を構成する材質の熱収縮開始温度は、各電極層16,18の組成に依存する。したがって、熱収縮開始温度は、FE−SEM等により積層型圧電素子の断面を観察し、各電極層16,18の組成を測定することにより把握する。
そして、熱収縮開始温度の具体的な数値については、断面観察により把握した各電極層16,18の組成に基づいてペースト試料を作製し、これを熱機械分析(TMA)にかけることで測定する。より具体的には、以下に示す手順によりTMA用の試料を作成し、TMAでサンプルの収縮率を測定する。
まず、各電極層16,18の組成に基づくペースト試料を100℃で24時間乾燥させ、乾燥後の試料をメノウ乳鉢にて解砕する。その後、解砕した粉末試料をプレス機にて圧縮し、直径3mm、高さ5mmの円柱状の圧粉体とする。この圧粉体を、350℃で5時間加熱することで脱バインダ―処理を施し、TMA用の固形試料とする。このような手順で作成した試料について、昇温速度が300℃/hの条件で1000℃まで加熱し、その際の試料の収縮率をTMAで測定する。
本発明において、熱収縮開始温度の具体的数値は、上記TMAによる測定で、試料の高さが初期状態から2%以上収縮した時点の温度とする。なお、内部電極層16またはダミー電極層18が、AgまたはAg−Pd合金等の貴金属で構成してある場合には、TMA測定は大気雰囲気中で行う。また、内部電極層16またはダミー電極層18が、CuまたはNi等の卑金属で構成してある場合には、TMA測定は窒素雰囲気にて行う。
第2実施形態
以下、図6Aおよび図6Bに基づいて、本発明の第2実施形態について説明する。なお、第2実施形態における第1実施形態と共通の構成に関しては、説明を省略し、同じ符号を使用する。
以下、図6Aおよび図6Bに基づいて、本発明の第2実施形態について説明する。なお、第2実施形態における第1実施形態と共通の構成に関しては、説明を省略し、同じ符号を使用する。
図6Aは、第2実施形態に係る積層型圧電素子3のX軸方向と垂直な概略断面図である。図6Aに示すように、積層型圧電素子3の積層体4は、圧電体層10と内部電極層16とダミー電極層18とで構成される。また、第2実施形態において、圧電体層10、内部電極層16、ダミー電極層18の組成と積層構造は、図4A〜図5に示す第1実施形態の構成と共通している。
図6Bは、図6Aに示す領域VIBを拡大した要部断面図である。図6Bに示すように第2実施形態の積層体4では、内部電極層16とダミー電極層18との間のギャップ20に対応する圧電体層10において、複数の空孔22が形成してある。この空孔22は、ギャップ20の幅(W1)方向に対して中央部に集中するように存在しているとともに、積層体4の表面4aおよび裏面4bの近傍よりも積層体4の内部中央で存在率が高くなっている。
この空孔22が及ぼす作用効果については、後段で詳細を説明するが、空孔22が存在することで、積層体4の内部応力が緩和されると共に、圧電体層10の組成変動を抑制することもできる。
なお、空孔22は、FE−SEM等により積層体4の断面を観察することで実測することができる。本実施形態において、空孔22の空孔率および空孔径は、以下に示す手法により定義する。
まず、空孔22を解析する前段階として、FE−SEMにより図6Aに示す積層型圧電素子3の断面を観察し、ギャップ20間の略中央部で少なくとも10個の解析領域Aを選択する。ここで、ギャップ20間の略中央部とは、ギャップ間のY軸方向の略中央位置で、かつZ軸方向の略中央位置であることを意味する。なお、当該解析における断面とは、ギャップ20の短手方向(すなわちギャップ幅W1にあたる方向)と略平行な断面である。解析領域Aは、図6Bに示すZaの幅が0.05mm、Yaの幅が0.02mmの範囲とし、その範囲で断面写真を撮影する。
空孔率および空孔径は、上記において撮影した解析領域Aの断面写真を、画像解析用のソフトウェアに読み込み、空孔22を所定の条件で判別させることで算出する。その際に空孔率は、解析領域Aの面積Saに対する空孔面積総和Shの比率(Sh/Sa)として算出する。また、空孔径は、空孔22の面積を円相当径に換算することで得られる。本実施形態において、空孔率および空孔径は、10個の解析領域Aの平均値として表記する。
第2実施形態では、空孔22の空孔径は、0.05μm以上、0.2μm以下であることが好ましい。また、空孔22の空孔率は、ギャップ20の断面面積に対して、3%以上、20%以下であることが好ましい。空孔22の空孔径または空孔率が上記範囲内にあることで、積層体4の変形とクラックの発生をより適正に抑制することができる。
空孔22は、焼成工程において内部電極層16とダミー電極層18とが体積収縮する過程で、各電極層16,18が圧電体層10を相互に引き合うことで形成されると考えられる。なお、空孔率および空孔径を制御するためには、たとえば以下に示す方法が挙げられる。
空孔率については、焼成工程における昇温速度、または各電極層16,18を構成する材質の熱収縮開始温度の差により制御することができる。焼成工程において、昇温速度を遅くすると空孔22が発生し易くなり、空孔率は高くなる傾向となる。これに対して、昇温速度を早くすると、空孔率は低下する傾向となる。なお、焼成時の昇温速度は、200℃/h以上、1500℃/h以下とすることが好ましい。
また、各電極層16,18を構成する材質の熱収縮開始温度の差が大きいと、空孔22が発生し易くなり、空孔率は高くなる。一方、内部電極層16とダミー電極層18との熱収縮開始温度の差が小さい場合には、空孔率は低下する傾向となる。熱収縮開始温度の差は、第1実施形態と同様に、50℃以上、280℃以下であることが好ましく、70℃以上、210℃以下であることがより好ましい。
空孔径については、焼成工程における保持時間、または内部電極層16とダミー電極層18との熱収縮開始温度の差により制御することができる。焼成工程において、保持時間を長くすると空孔22が結合/成長し、空孔径が大きくなる傾向となる。これに対して、保持時間を短くすると、空孔径は小さくなる傾向となる。なお、焼成時の保持時間は、1分以上、240分以下とすることが好ましく、15分以上、120以下とすることがさらに好ましい。
また、空孔率と同様に、各電極層16,18を構成する材質の熱収縮開始温度の差が大きいと、空孔径は大きくなる。一方、各電極層16,18を構成する材質の熱収縮開始温度の差が小さい場合には、空孔径が小さくなる傾向となる。
前述したように、第2実施形態に係る積層型圧電素子3では、焼成工程の昇温過程において、ギャップ20に対応する圧電体層10に複数の空孔22が形成される。ギャップ20に対応する圧電体層10では、電極層(内部電極層16,ダミー電極層18)が積層されていないため、電極層が積層してある圧電活性部12と比較して弱強度となり易く、内部応力の影響を受け易い。
第2実施形態では、昇温過程で複数の空孔22が形成されるため、ギャップ20に対応する圧電体層10に弾力性や伸縮性が具備される。すなわち、積層型圧電素子3の製造時または使用時において、空孔22が、圧電活性部12と不活性部との間で、内部応力や伸縮差を緩和する働きを示すと考えられる。したがって、第2実施形態では、圧電体層10の厚みが薄い場合や、圧電体層10の積層数が多い場合、また積層体4の積層面積が広く大判化した場合などでも、積層体4の変形やクラックの発生を顕著に抑制することができる。
また、第2実施形態に係る積層型圧電素子3では、複数の空孔22の存在により、圧電体層10の組成が変動することを抑制できる。圧電体層10を構成する圧電セラミックスにおいては、Pb,Bi,K,Naといった成分が含まれることが多い。これらの成分は、焼成工程で容易に揮発し、積層体4の外部に放出されるため、圧電体層10の組成が目的の組成から変動してしまう。第2実施形態においては、空孔22が、揮発成分を積層体4の内部に留める働きを成すと考えられる。したがって、圧電体層10の組成が変動し難く、高い圧電定数を有する積層型圧電素子3が得られる。
なお、第2実施形態において、ギャップ20の幅W1は、0.05mm以上、0.3mm以下であることが好ましく、0.1mm以上、0.3mm以下であることがより好ましい。ギャップ20の幅が上記範囲内にあることで、空孔22が介在する領域が適正な範囲となり、空孔22の上記機能を十分に確保することができる。
本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。たとえば、上述した実施形態において、積層型圧電素子2,3は、略矩形の平面視形状を有しているが、これに限定されるものではなく、円形や楕円形、多角形等の平面視形状であっても良い。また、図4Aに示す電極パターン24aと、ダミー電極層18を有しない電極パターン(図示しない)とを交互に積層しても良い。
また、本発明に係る積層型圧電素子は、電気的エネルギーから機械的エネルギーへの変換素子として利用することができる。たとえば、本発明に係る積層型圧電素子は、圧電アクチュエータや、圧電ブザー、圧電サウンダ、超音波モータ、スピーカ等に適用でき、特に圧電アクチュエータとして好適に利用できる。圧電アクチュエータとは、より具体的には、ハプティックデバイス用、レンズ駆動用、HDDのヘッド駆動用、インクジェットプリンタのヘッド駆動用、燃料噴射弁駆動用等の用途が挙げられる。
以下、本発明をさらに詳細な実施例に基づき説明するが、本発明はこれら実施例に限定されない。
(実験1)
まず、圧電体層がPZT系セラミックスで構成されるように、化学的に純粋な主成分原料と副成分原料とを所定量秤量し、ボールミルにより湿式混合した。混合後、800℃〜900℃で仮焼成し、再度ボールミルにて粉砕処理を行った。こうして得られた仮焼粉末に、バインダを加えてスラリー化した。さらに、そのスラリーをスクリーン印刷法によりシート状とし、その後乾燥させてセラミックグリーンシートを得た。
まず、圧電体層がPZT系セラミックスで構成されるように、化学的に純粋な主成分原料と副成分原料とを所定量秤量し、ボールミルにより湿式混合した。混合後、800℃〜900℃で仮焼成し、再度ボールミルにて粉砕処理を行った。こうして得られた仮焼粉末に、バインダを加えてスラリー化した。さらに、そのスラリーをスクリーン印刷法によりシート状とし、その後乾燥させてセラミックグリーンシートを得た。
次に、印刷法により、内部電極用の導電性ペーストを、セラミックグリーンシートの上に塗布し、その上からさらに、ダミー電極用の導電性ペーストを塗布した。この際、内部電極層とダミー電極層との間のギャップ幅(W1)が平均で0.3mmとなるように、導電性ペーストの塗布位置を調整し、電極パターンを印刷した。
こうして得られたグリーンシートを、所定の順番で9層以上積層した後、これに圧力を加えて圧着し、乾燥処理および脱バインダ処理を施した。そして、実験1では、昇温速度を1500℃/h、保持時間を15min、保持温度を1000℃として、焼成処理を実施し、積層体試料を得た。
なお、積層体試料の作成に際して、導電性ペーストは、実施例毎に変更しており、各実施例において形成した内部電極層とダミー電極層の組成を表1に示す。表1の組成欄において表記した数値は、合金中の各元素の含有量を重量%で示した値である。よって、たとえばAg90−Pd10は、Agを90wt%、Pdを10wt%含むAg−Pd合金であることを意味する。
本実験1では、各電極層を構成する材質の熱収縮開始温度の差に関して水準を振って実験を行い、実施例1〜10に示す積層体サンプルを得た。
なお、本実験例1における焼成後の積層体は、幅(Wx)30mm×奥行(Wy)30mm×厚み0.1mmの略直方体形状であった。また、圧電体層の厚みは、平均で10μmであり、内部電極層の厚みは、平均で1μmであった。このようにして作成した積層体について、一対の外部電極を形成し分極処理を施すことで、積層型圧電素子の試料を作製した。各実施例については、それぞれ1000個の試料を作成し、以下に示す評価を行った。
(比較例1)
比較例1では、ダミー電極層を形成しておらず、これ以外の構成は、実施例1〜10と同様である。
比較例1では、ダミー電極層を形成しておらず、これ以外の構成は、実施例1〜10と同様である。
(比較例2)
比較例2では、ダミー電極層を形成しているが、内部電極層を構成する導電性金属と同じ材質で構成した。すなわち、比較例2における熱収縮開始温度の差は、0℃である。これ以外の構成は、実施例1〜10と同様にして、比較例2に係る積層型圧電素子の試料を作製した。
比較例2では、ダミー電極層を形成しているが、内部電極層を構成する導電性金属と同じ材質で構成した。すなわち、比較例2における熱収縮開始温度の差は、0℃である。これ以外の構成は、実施例1〜10と同様にして、比較例2に係る積層型圧電素子の試料を作製した。
(比較例3)
比較例3は、特許文献1(特許2014−72357号公報)に対応する積層型圧電素子の試料である。すなわち、比較例3では、ダミー電極層を形成せずに、内部電極層の内側中央から外側に向かって、Ag−Pd合金のパラジウム含有量が徐々に多くなるように構成した。内部電極層の具体的な組成は、内側中央でAg90wt%−Pd10wt%、外側でAg70wt%−Pd30wt%とした。これ以外の構成は、実施例1〜10と同様にして、比較例3に係る積層型圧電素子の試料を作製した。
比較例3は、特許文献1(特許2014−72357号公報)に対応する積層型圧電素子の試料である。すなわち、比較例3では、ダミー電極層を形成せずに、内部電極層の内側中央から外側に向かって、Ag−Pd合金のパラジウム含有量が徐々に多くなるように構成した。内部電極層の具体的な組成は、内側中央でAg90wt%−Pd10wt%、外側でAg70wt%−Pd30wt%とした。これ以外の構成は、実施例1〜10と同様にして、比較例3に係る積層型圧電素子の試料を作製した。
(評価)
平面度の測定
各比較例および各実施例の平面度は、CNC画像測定機(株式会社ニコンインステック製、NEXIV VMZ−R6555)を用いて測定した。平面度の測定は、レーザー光を積層体に照射して得た高さデータを基に、最小二乗平面を作り、その最小二乗平面を基準面としたときの最大高さと最小高さを算出することにより行う。平面度は、最大高さ−最小高さで現され、平面度の値が小さいほど、積層体の変形が少ないといえる。なお測定は、一つの実施例につき900回実施し、その平均値をとり、測定結果として表1に示した。なお、平面度の目標値は、200μm以下とする。
平面度の測定
各比較例および各実施例の平面度は、CNC画像測定機(株式会社ニコンインステック製、NEXIV VMZ−R6555)を用いて測定した。平面度の測定は、レーザー光を積層体に照射して得た高さデータを基に、最小二乗平面を作り、その最小二乗平面を基準面としたときの最大高さと最小高さを算出することにより行う。平面度は、最大高さ−最小高さで現され、平面度の値が小さいほど、積層体の変形が少ないといえる。なお測定は、一つの実施例につき900回実施し、その平均値をとり、測定結果として表1に示した。なお、平面度の目標値は、200μm以下とする。
圧電定数d 33 の測定
各比較例および各実施例の圧電定数d33(圧電出力定数)は、d33メータを用いて、ベルリンコート法により測定した。圧電定数d33は、圧電素子に振動を加えた際に、素子本体に発生する電荷を計測することで算出される。なお、圧電体層がPZTを主成分とする場合には、圧電定数d33が400×10−12C/N以上であれば良好と判断する。また、BFO−BTを主成分とする場合は、200×10−12C/N以上、KNNを主成分とする場合は、250×10−12C/N以上であれば良好と判断する。各実施例の測定結果を、表1に示す。
各比較例および各実施例の圧電定数d33(圧電出力定数)は、d33メータを用いて、ベルリンコート法により測定した。圧電定数d33は、圧電素子に振動を加えた際に、素子本体に発生する電荷を計測することで算出される。なお、圧電体層がPZTを主成分とする場合には、圧電定数d33が400×10−12C/N以上であれば良好と判断する。また、BFO−BTを主成分とする場合は、200×10−12C/N以上、KNNを主成分とする場合は、250×10−12C/N以上であれば良好と判断する。各実施例の測定結果を、表1に示す。
クラックの評価
クラックの評価は、製造後の積層体試料について、FE−SEMにて断面を観察することで行った。具体的には、以下の手順でクラック発生率を算出した。まず、1000個の積層体試料から無作為に100個の試料を抽出し、これを樹脂に固定して任意の断面を鏡面研磨することで、SEM観察用の試料を得た。そして、各試料について断面を観察した際に、圧電体層での割れや圧電体層と電極層との間での剥がれ等があった試料をカウントし、クラック発生率を算出した。クラック発生率については、18%以下を合否の判断基準とし、15%以下をより良好な範囲、10%以下をさらに良好な範囲と判断する。各実施例の評価結果を、表1に示す。
クラックの評価は、製造後の積層体試料について、FE−SEMにて断面を観察することで行った。具体的には、以下の手順でクラック発生率を算出した。まず、1000個の積層体試料から無作為に100個の試料を抽出し、これを樹脂に固定して任意の断面を鏡面研磨することで、SEM観察用の試料を得た。そして、各試料について断面を観察した際に、圧電体層での割れや圧電体層と電極層との間での剥がれ等があった試料をカウントし、クラック発生率を算出した。クラック発生率については、18%以下を合否の判断基準とし、15%以下をより良好な範囲、10%以下をさらに良好な範囲と判断する。各実施例の評価結果を、表1に示す。
評価1
表1に示すように、実施例1〜10では、比較例1および2と比較して、平面度の値が小さく、そのうえクラック発生率が低下している。したがって、ダミー電極層を構成する材質の熱収縮開始温度を内部電極層よりも高くすることで、積層体の変形とクラックの発生とを抑制できることが確認できた。
表1に示すように、実施例1〜10では、比較例1および2と比較して、平面度の値が小さく、そのうえクラック発生率が低下している。したがって、ダミー電極層を構成する材質の熱収縮開始温度を内部電極層よりも高くすることで、積層体の変形とクラックの発生とを抑制できることが確認できた。
特に、実施例2〜9では、クラック発生率が15%以下、平面度が200μm以下となっており、共に最適な基準値を満足している。一方、実施例1および実施例10では、比較例よりは良好であるが他の実施例に比べると、平面度の値が大きい。実施例1の結果から、内部電極層とダミー電極層との熱収縮開始温度の差は、50℃以上とすることで、焼結斑の低減が十分に図れ、より効果的であることがわかる。
また、実施例10の結果から、内部電極層とダミー電極層とで、熱収縮挙動に差が大きすぎると、反って積層体内部に応力を生じさせることとなり、平面度が悪くなると考えられる。以上の結果より、内部電極層とダミー電極層との熱収縮開始温度の差には、適正な範囲があり、50℃〜280℃の範囲内であれば、特に良好な特性が得られることが確認できた。また、熱収縮開始温度の差が70℃〜210℃の範囲内である実施例3〜8では、クラック発生率が10%以下であり、積層体のクラックを抑制するために特に好適であることが確認できた。
なお、比較例3では、クラック発生率が各実施例よりも高いことが確認できる。比較例3のように、内部電極層の内部でPd比率を変更した場合、内部電極層と圧電体層との間の接合強度が悪くなり、クラックが発生すると考えられる。したがって本願発明の優位性が立証できた。
(実験2)
実験2では、内部電極層とダミー電極層とを組成の異なるAg−Pd合金で構成したうえで、焼結工程での条件を振って実験を行い、ギャップ間に空孔を有する複数の積層型圧電素子の試料を作製した。各実施例の構成と、空孔径および空孔率の測定結果を表2に示す。なお、空孔径および空孔率は、画像解析式粒度分布測定ソフトウェア(Mac−View)を使用して測定した。また、実験2の各実施例において、表2に表記した項目以外の構成は、実験1と共通している。
実験2では、内部電極層とダミー電極層とを組成の異なるAg−Pd合金で構成したうえで、焼結工程での条件を振って実験を行い、ギャップ間に空孔を有する複数の積層型圧電素子の試料を作製した。各実施例の構成と、空孔径および空孔率の測定結果を表2に示す。なお、空孔径および空孔率は、画像解析式粒度分布測定ソフトウェア(Mac−View)を使用して測定した。また、実験2の各実施例において、表2に表記した項目以外の構成は、実験1と共通している。
なお、実験2の実施例23,24では、圧電体層を構成する材質を変更しており、実施例23でBFO−BT(鉄酸ビスマス−チタン酸バリウム)、実施例24でKNN(ニオブ酸カリウムナトリウム)を使用した。BFO−BTを主成分とする場合の圧電定数d33は、200×10−12C/N以上であれば良好とし、KNNを主成分とする場合の圧電定数d33は、250×10−12C/N以上であれば良好と判断する。
また、実験2の実施例25〜36では、ギャップ幅の水準も降って実験を行い、積層型圧電素子の試料を作製した。詳細な構成については、表2に示す。
(比較例4,5)
比較例4,5では、圧電体層を構成する材質を変更し、それ以外の構成は比較例1と同様にして、積層型圧電素子の試料を作製した。
比較例4,5では、圧電体層を構成する材質を変更し、それ以外の構成は比較例1と同様にして、積層型圧電素子の試料を作製した。
(比較例6)
比較例6では、ダミー電極層を形成しておらず、積層体の内部では空孔を形成していない。その代わりに比較例6では、外部電極形成時に、外部電極原料中に焼失粒子を含有させ、外部電極内に空孔を形成した。比較例6の詳細な構成を、表2に示す。
比較例6では、ダミー電極層を形成しておらず、積層体の内部では空孔を形成していない。その代わりに比較例6では、外部電極形成時に、外部電極原料中に焼失粒子を含有させ、外部電極内に空孔を形成した。比較例6の詳細な構成を、表2に示す。
評価2−1
表2に示すように、実施例12〜22のデータから、焼成工程における昇温速度が遅いと、ギャップ間に空孔が発生し易く、空孔率が高くなる傾向が確認できた。また、焼成工程における保持時間を長くすると、空孔が結合/成長し、空孔径が大きくなることが確認できた。
表2に示すように、実施例12〜22のデータから、焼成工程における昇温速度が遅いと、ギャップ間に空孔が発生し易く、空孔率が高くなる傾向が確認できた。また、焼成工程における保持時間を長くすると、空孔が結合/成長し、空孔径が大きくなることが確認できた。
なお、空孔率および空孔径は、保持温度によっても変化している。実施例23では、保持温度を他の実施例よりも高い1050℃とし、長時間かけて焼成することで、空孔径が200nm以上と大きくなっていることわかる。また、実施例24では、昇温速度を200℃/hと遅くしたうえで、保持温度を1050℃とすることで、空孔率が20%以上と高くなっていることがわかる。
続いて、実験2においても実験1と同様に、各比較例および各実施例について、平面度の測定、圧電定数d33の測定、クラックの評価を実施した。その結果を表3に示す。
評価2−2
表3より、空孔を形成した実施例12〜22では、比較例1および2と比較して、平面度の値が小さく、そのうえクラック発生率が低下している。したがって、ギャップ間に空孔を形成することで、積層体の変形と積層体内部でのクラックとを抑制できることが確認できた。
表3より、空孔を形成した実施例12〜22では、比較例1および2と比較して、平面度の値が小さく、そのうえクラック発生率が低下している。したがって、ギャップ間に空孔を形成することで、積層体の変形と積層体内部でのクラックとを抑制できることが確認できた。
また、実施例12〜22では、比較例1および2に対して圧電定数d33が高く、基準値を満たしている。比較例1および2では、焼成時にPb成分が積層体外部へ揮発しているのに対して、実施例12〜22では、空孔の存在により、揮発成分の外部への流出が防止でき、高い圧電特性が得られると考えられる。
特に、空孔率が3%〜20%の範囲内で、空孔径が50nm〜200nmの範囲内である実施例12〜20では、クラック率が10%以下に抑えられている。一方、空孔径が200nm以上の実施例21、および空孔率が20%以上の実施例22では、クラック発生率が15%〜18%の範囲内であり、実施例12〜20に比べると高くなっている。積層体の変形とクラックの発生を抑制するためには、空孔率または空孔径を上記範囲内にすることが特に有効であることが確認できた。なお、実施例21,22の場合でも、平面度および圧電定数d33が比較例1および2よりは良好な結果となっており、比較例に対して優位性があることが確認できる。
また、実施例23,24と比較例4,5とを比較すると、本発明の構成では、圧電体層の組成を変えた場合でも、積層体のクラックを抑制でき、平面度および圧電特性が良好な積層型圧電素子が得られることが確認できた。
次に、ギャップ幅W1の水準を振った実施例25〜36について考察する。ギャップ幅W1が0.05mm〜0.3mmの範囲にある実施例27〜34では、クラック発生率が15%以下に抑えられるとともに、平面度も200μm以下となっている。特に、ギャップ幅W1が0.1mm〜0.3mmの範囲にある実施例27〜32では、クラック発生率が10%以下となっており、上記範囲が積層体のクラックを抑制するために特に好適であることが確認できた。
一方、ギャップ幅W1が広い実施例25,26では、他の実施例27〜36に比べると平面度の値が高くなっており、ギャップ幅W1が広くなり過ぎると平面度が悪くなる傾向が確認できる。また、ギャップ幅W1が狭い実施例35,36では、平面度が良好であるものの、他の実施例25〜34に比べると、クラック発生率が高くなっている。理由としては、ギャップ幅W1が狭くなり過ぎると、焼結斑は低減できるが、空孔が介在する領域が狭くなり、空孔によるクラック抑制効果が弱まるためであると考えられる。
なお、比較例6については、外部電極に空孔を形成することによっても、ある程度クラックの発生を抑制できることがわかる。しかしながら、比較例6では、平面度の値が本発明の実施例に比較して悪くなっており、製造時に積層体が変形してしまう。また、比較例6では、実施例と比較して圧電定数d33の値が低い。この結果から、ギャップ間に空孔を形成する本発明の構成では、積層体の変形抑制とクラックの抑制とが両立でき、外部電極に空孔を形成する場合に比べて、優位性があることが確認できた。
2,3 … 積層型圧電素子
4 … 積層体
4a … 積層体表面
4b … 積層体裏面
4c〜4f … 積層体側面
6 … 第1外部電極
6a … 第1側面部
6b … 第1表面部
8 … 第2外部電極
8a … 第2側面部
8b … 第2裏面部
10 … 圧電体層
12 … 圧電活性部
16 … 内部電極層
16a… 引出部
18 … ダミー電極層
18a,18b … 側方パターン
18c … 連結パターン
20 … ギャップ
22 … 空孔部
24,24a〜24e … 電極パターン
4c1〜4f1… 辺
4 … 積層体
4a … 積層体表面
4b … 積層体裏面
4c〜4f … 積層体側面
6 … 第1外部電極
6a … 第1側面部
6b … 第1表面部
8 … 第2外部電極
8a … 第2側面部
8b … 第2裏面部
10 … 圧電体層
12 … 圧電活性部
16 … 内部電極層
16a… 引出部
18 … ダミー電極層
18a,18b … 側方パターン
18c … 連結パターン
20 … ギャップ
22 … 空孔部
24,24a〜24e … 電極パターン
4c1〜4f1… 辺
圧電体層10の材質は、圧電効果あるいは逆圧電効果を示す材料であれば、特に限定されず、たとえば、PbZrxTi1−xO3(PZT)、BaTiO 3 (BT)、BiNaTiO3(BNT)、BiFeO3(BFO)、(Bi2O2)2+(Am−1BmO3m+1)2−(BLSF)、(K,Na)NbO3(KNN)などが挙げられる。また、特性向上等のために副成分が含有されていてもよく、その含有量は、所望の特性に応じて適宜決定すればよい。
また、本実施形態において、第1外部電極6の第1側面部6aは、内部電極16のY軸方向の幅W1と同一、もしくは幅W1よりも小さい幅で形成してあり、ダミー電極層18と第1側面部6aとは接続されていない。すなわち、ダミー電極層18は、内部電極層16および第1外部電極6と電気的に絶縁されており、圧電特性の発現には寄与していない。このようにダミー電極層18を形成することで、第1外部電極6と第2外部電極8とは、ダミー電極層18を介して短絡することが無い。
図4Aに示すギャップ20の幅W3は、内部電極層16とダミー電極層18とが接触しないように設計すればよく、本実施形態において、好ましくは、0.03〜0.6mmであり、より好ましくは、0.05〜0.3mmである。この範囲内であれば、内部電極層16とダミー電極層18との絶縁距離を十分に確保でき、かつ、ダミー電極層18の機能を十分に発揮させることができる。
図6Bは、図6Aに示す領域VIBを拡大した要部断面図である。図6Bに示すように第2実施形態の積層体4では、内部電極層16とダミー電極層18との間のギャップ20に対応する圧電体層10において、複数の空孔22が形成してある。この空孔22は、ギャップ20の幅(W3)方向に対して中央部に集中するように存在しているとともに、積層体4の表面4aおよび裏面4bの近傍よりも積層体4の内部中央で存在率が高くなっている。
まず、空孔22を解析する前段階として、FE−SEMにより図6Aに示す積層型圧電素子3の断面を観察し、ギャップ20間の略中央部で少なくとも10個の解析領域Aを選択する。ここで、ギャップ20間の略中央部とは、ギャップ間のY軸方向の略中央位置で、かつZ軸方向の略中央位置であることを意味する。なお、当該解析における断面とは、ギャップ20の短手方向(すなわちギャップ幅W3にあたる方向)と略平行な断面である。解析領域Aは、図6Bに示すZaの幅が0.05mm、Yaの幅が0.02mmの範囲とし、その範囲で断面写真を撮影する。
なお、第2実施形態において、ギャップ20の幅W3は、0.05mm以上、0.3mm以下であることが好ましく、0.1mm以上、0.3mm以下であることがより好ましい。ギャップ20の幅が上記範囲内にあることで、空孔22が介在する領域が適正な範囲となり、空孔22の上記機能を十分に確保することができる。
次に、印刷法により、内部電極用の導電性ペーストを、セラミックグリーンシートの上に塗布し、その上からさらに、ダミー電極用の導電性ペーストを塗布した。この際、内部電極層とダミー電極層との間のギャップ幅(W3)が平均で0.3mmとなるように、導電性ペーストの塗布位置を調整し、電極パターンを印刷した。
次に、ギャップ幅W3の水準を振った実施例25〜36について考察する。ギャップ幅W3が0.05mm〜0.3mmの範囲にある実施例27〜34では、クラック発生率が15%以下に抑えられるとともに、平面度も200μm以下となっている。特に、ギャップ幅W3が0.1mm〜0.3mmの範囲にある実施例27〜32では、クラック発生率が10%以下となっており、上記範囲が積層体のクラックを抑制するために特に好適であることが確認できた。
一方、ギャップ幅W3が広い実施例25,26では、他の実施例27〜36に比べると平面度の値が高くなっており、ギャップ幅W3が広くなり過ぎると平面度が悪くなる傾向が確認できる。また、ギャップ幅W3が狭い実施例35,36では、平面度が良好であるものの、他の実施例25〜34に比べると、クラック発生率が高くなっている。理由としては、ギャップ幅W3が狭くなり過ぎると、焼結斑は低減できるが、空孔が介在する領域が狭くなり、空孔によるクラック抑制効果が弱まるためであると考えられる。
Claims (7)
- 互いに直交する第1軸と第2軸とを含む平面に沿って形成してある圧電体層と、前記圧電体層に積層してある内部電極層と、を有する積層体と、
前記積層体の前記第1軸に垂直な側面に形成してある側面電極と、を有し、
前記内部電極層は、前記積層体の一側面に露出する引出部を有し、前記引出部で前記側面電極と電気的に接続してあり、
ダミー電極層が、前記圧電体層の平面においてギャップを介して前記内部電極層の前記引出部以外の周囲を取り囲むように形成してあり、
前記ダミー電極層が、前記内部電極層を構成する導電性金属よりも、熱収縮開始温度が高い材質で構成してある積層型圧電素子。 - 前記ダミー電極層が、前記内部電極層とは組成の異なる導電性金属で構成してある請求項1に記載の積層型圧電素子。
- 前記ダミー電極層が、前記内部電極層を構成する導電性金属よりも、熱収縮開始温度が50℃以上280℃以下の範囲で高い材質で構成してある請求項1または2に記載の積層型圧電素子。
- 前記内部電極層と前記ダミー電極層との間の前記ギャップに対応する前記圧電体層には、複数の空孔が形成してある請求項1〜3のいずれかに記載の積層型圧電素子。
- 前記空孔の平均径が、0.05μm以上0.2μm以下である請求項4に記載の積層型圧電素子。
- 前記ギャップに対応する前記圧電体層の空孔率が、3%以上20%以下である請求項4または5に記載の積層型圧電素子。
- 前記ギャップの幅が、0.05mm以上0.3mm以下である請求項1〜6のいずれかに記載の積層型圧電素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064818A JP2020167225A (ja) | 2019-03-28 | 2019-03-28 | 積層型圧電素子 |
DE102020107305.4A DE102020107305B4 (de) | 2019-03-28 | 2020-03-17 | Piezoelektrisches Mehrschichtelement |
CN202010222271.7A CN111755590A (zh) | 2019-03-28 | 2020-03-26 | 层叠型压电元件 |
US16/830,374 US20200313067A1 (en) | 2019-03-28 | 2020-03-26 | Multilayer piezoelectric element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064818A JP2020167225A (ja) | 2019-03-28 | 2019-03-28 | 積層型圧電素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020167225A true JP2020167225A (ja) | 2020-10-08 |
Family
ID=72604953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064818A Pending JP2020167225A (ja) | 2019-03-28 | 2019-03-28 | 積層型圧電素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200313067A1 (ja) |
JP (1) | JP2020167225A (ja) |
CN (1) | CN111755590A (ja) |
DE (1) | DE102020107305B4 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2986706B2 (ja) | 1995-03-03 | 1999-12-06 | 日立金属株式会社 | 圧電素子及びそれを用いた圧電アクチュエータ |
JP3716724B2 (ja) * | 1999-09-30 | 2005-11-16 | ブラザー工業株式会社 | 圧電式インクジェットプリンタヘッドの圧電アクチュエータ及びその製造方法 |
JP3794292B2 (ja) * | 2001-07-03 | 2006-07-05 | 株式会社村田製作所 | 圧電型電気音響変換器およびその製造方法 |
WO2006073018A1 (ja) * | 2005-01-06 | 2006-07-13 | Murata Manufacturing Co., Ltd. | 圧電アクチュエータの製造方法及び圧電アクチュエータ |
CN101253638B (zh) * | 2005-08-29 | 2010-09-22 | 京瓷株式会社 | 层叠型压电元件以及使用该压电元件的喷射装置 |
EP2073283B1 (en) * | 2006-09-28 | 2014-12-17 | Kyocera Corporation | Laminated piezoelectric element, injection apparatus and fuel injection system using the laminated piezoelectric element, and method for manufacturing laminated piezoelectric element |
EP2709179B1 (en) * | 2011-08-08 | 2015-09-30 | Panasonic Corporation | Piezoelectric element |
KR101392744B1 (ko) * | 2012-08-24 | 2014-05-08 | (주)와이솔 | 적층형 압전 스피커 장치 |
JP5988366B2 (ja) | 2012-09-28 | 2016-09-07 | 京セラ株式会社 | 積層型圧電素子 |
CN107240639A (zh) * | 2017-07-27 | 2017-10-10 | 苏州攀特电陶科技股份有限公司 | 预防裂纹扩展的致动器、制备方法及终端 |
-
2019
- 2019-03-28 JP JP2019064818A patent/JP2020167225A/ja active Pending
-
2020
- 2020-03-17 DE DE102020107305.4A patent/DE102020107305B4/de active Active
- 2020-03-26 US US16/830,374 patent/US20200313067A1/en not_active Abandoned
- 2020-03-26 CN CN202010222271.7A patent/CN111755590A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN111755590A (zh) | 2020-10-09 |
DE102020107305B4 (de) | 2022-01-20 |
DE102020107305A1 (de) | 2020-10-01 |
US20200313067A1 (en) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5397553B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
US20200243745A1 (en) | Multilayer piezoelectric element | |
JPH03181186A (ja) | 積層圧電アクチュエータ及びその製法 | |
JP4843948B2 (ja) | 積層型圧電素子 | |
JP5718910B2 (ja) | 圧電素子 | |
WO2005031887A1 (ja) | 積層型圧電素子 | |
JP4925825B2 (ja) | 積層型電子部品及びこれを用いた噴射装置 | |
JP5069112B2 (ja) | 多層構成素子およびその製造方法 | |
JP5842635B2 (ja) | 積層型圧電素子 | |
JP2005174974A (ja) | 積層圧電体部品の製造方法 | |
JP4635439B2 (ja) | 積層型圧電体素子及びその製造方法 | |
JP4924169B2 (ja) | 圧電素子の製造方法 | |
CN100583480C (zh) | 叠层型压电元件 | |
JP4992192B2 (ja) | 圧電磁器の製造方法及び圧電素子 | |
JP5641139B2 (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
JP2009200359A (ja) | 積層型圧電素子 | |
JP2020167225A (ja) | 積層型圧電素子 | |
CN112635648A (zh) | 层叠型压电元件 | |
JP4622887B2 (ja) | セラミック焼成体の製造方法 | |
JP5303823B2 (ja) | 圧電素子 | |
US20200313069A1 (en) | Multilayer piezoelectric element | |
JP2006096626A (ja) | 圧電磁器の製造方法、圧電素子の製造方法、圧電素子 | |
JP4231653B2 (ja) | 積層型の圧電アクチュエータの製造方法 | |
WO2023157523A1 (ja) | 積層型圧電素子及び電子機器 | |
JP2006108546A (ja) | 積層型圧電セラミックス素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |