CN111755590A - 层叠型压电元件 - Google Patents

层叠型压电元件 Download PDF

Info

Publication number
CN111755590A
CN111755590A CN202010222271.7A CN202010222271A CN111755590A CN 111755590 A CN111755590 A CN 111755590A CN 202010222271 A CN202010222271 A CN 202010222271A CN 111755590 A CN111755590 A CN 111755590A
Authority
CN
China
Prior art keywords
layer
internal electrode
piezoelectric element
laminate
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010222271.7A
Other languages
English (en)
Inventor
石﨑诚
平川昌治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN111755590A publication Critical patent/CN111755590A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins

Abstract

本发明提供一种层叠型压电元件，其具有：层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于压电体层的内部电极层；和侧面电极，其形成于与层叠体的第一轴垂直的侧面。内部电极层具有露出于层叠体的一侧面的引出部，并且在引出部与侧面电极电连接。另外，虚拟电极层以在压电体层的平面上经由间隙包围内部电极层的引出部以外的周围的方式形成。该层叠型压电元件中，虚拟电极层由热收缩开始温度比构成内部电极层的导电性金属高的材质构成。

Description

层叠型压电元件
技术领域
本发明涉及一种层叠型压电元件。
背景技术
层叠型压电元件具有层叠有内部电极和压电体层的结构，与非层叠型的压电元件相比可以增大每单位体积的位移量及驱动力。该层叠型压电元件中，为了防止内部电极层间的迁移引起的短路，通常内部电极层的层叠面积比压电体层的层叠面积变小。但是，这种层叠结构中，在内部电极层存在的部位与内部电极层不存在的部位产生收缩差，因此，有可能产生层叠体的变形或裂纹等。
特别是近年来，层叠型压电元件中，要求元件主体的薄层化或大幅化，在元件主体薄层化或大幅化的情况下，元件主体容易变形，且裂纹的抑制变得更困难。
此外，专利文献1中，公开有在由Ag-Pd合金构成的内部电极层的端部提高Pd比率来抑制裂纹的伸展的技术。但是，专利文献1中公开的技术中，难以抑制元件主体的变形。
现有技术文献
专利文献
专利文献1：日本特开2014-72357号公报
发明内容
发明所要解决的技术问题
本发明鉴于这样的实际情况，其目的在于提供一种能够抑制元件主体的变形的层叠型压电元件。
用于解决技术问题的方案
为了达成上述目的，本发明所涉及的层叠型压电元件具有：
层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于所述压电体层的内部电极层；和
侧面电极，其形成于与所述层叠体的所述第一轴垂直的侧面，
所述内部电极层具有露出于所述层叠体的一侧面的引出部，并且在所述引出部与所述侧面电极电连接，
虚拟电极层以在所述压电体层的平面上经由间隙包围所述内部电极层的所述引出部以外的周围的方式形成，
所述虚拟电极层由热收缩开始温度比构成所述内部电极层的导电性金属高的材质构成。
本发明的层叠型压电元件中，在内部电极层的外周形成有虚拟电极层，该虚拟电极层由热收缩开始温度比内部电极层高的材质构成。通过这种构成，在本发明中，能够在层叠体的外侧和内侧消除烧结的不均，并能够抑制层叠体的变形及裂纹的产生。因此，即使在构成层叠体的各层薄层化或大幅化的情况下，层叠体的变形也较小，可以得到呈现较高的压电常数的层叠型压电元件。
优选所述虚拟电极层由组成与所述内部电极层不同的导电性金属构成。
优选所述虚拟电极层由热收缩开始温度比构成所述内部电极层的导电性金属高50℃以上280℃以下的范围的材质构成。
另外，优选的是，本发明的层叠型压电元件中，在与内部电极层与虚拟电极层之间的间隙对应的压电体层，形成有多个空孔。通过具有该空孔，在本发明中，能够缓和层叠体的内部应力，并且能够进一步有效地抑制层叠体的变形及裂纹的产生。另外，通过上述空孔的存在，也能够抑制压电体层的组成变动。因此，即使在构成层叠体的各层薄层化或大幅化的情况下，层叠体的变形也较小，可以得到呈现较高的压电常数的层叠型压电元件。
优选所述空孔的平均直径为0.05μm以上0.2μm以下。
优选与所述间隙对应的所述压电体层的空孔率为3％以上20％以下。
另外，优选所述间隙的宽度为0.05mm以上0.3mm以下。
本发明的层叠型压电元件能够用作从电能转换成机械能的转换元件。例如，本发明的层叠型压电元件能够适用于压电致动器、或压电蜂鸣器、压电发声器、超声波马达、扬声器等，特别是能够适用作压电致动器。更具体而言，压电致动器可以举出：触觉装置用、镜头驱动用、HDD的磁头驱动用、喷墨打印机的喷头驱动用、燃料喷射阀驱动用等的用途。
附图说明
图1是表示本发明的一个实施方式的层叠型压电元件的概略立体图。
图2是沿着图1的II-II线切断的概略剖视图。
图3是沿着图1的III-III线切断的概略剖视图。
图4A是表示图1的层叠型压电元件中包含的第一电极图案的俯视图。
图4B是表示图1的层叠型压电元件中包含的第二电极图案的俯视图。
图5是图1所示的层叠型压电元件的分解立体图。
图6A是另一实施方式的层叠型压电元件的概略剖视图。
图6B是将图6A所示的区域VIB扩大的概略剖视图。
符号的说明：
2、3…层叠型压电元件
4…层叠体
4a…层叠体表面
4b…层叠体背面
4c～4f…层叠体侧面
6…第一外部电极
6a…第一侧面部
6b…第一表面部
8…第二外部电极
8a…第二侧面部
8b…第二背面部
10…压电体层
12…压电活性部
16…内部电极层
16a…引出部
18…虚拟电极层
18a、18b…侧方图案
18c…连结图案
20…间隙
22…空孔
24a、24b…电极图案
4c1～4f1…边
具体实施方式
以下，基于附图所示的实施方式来说明本发明。
第一实施方式
图1是本实施方式的层叠型压电元件2的概略立体图。如图1所示，层叠型压电元件2具有层叠体4、第一外部电极6和第二外部电极8。
层叠体4为大致长方体形状，具有：与Z轴方向大致垂直的表面4a及背面4b；与X轴(第一轴)方向大致垂直的侧面4c、4d；和与Y轴(第二轴)方向大致垂直的侧面4e、4f。此外，在层叠体4的侧面4c～4f上，也可以除了形成外部电极6、8的部位之外，还形成有绝缘性的保护层(省略图示)。附图中，X轴、Y轴和Z轴相互大致垂直。
第一外部电极6具有沿着层叠体4的侧面4d形成的第一侧面部6a、和沿着层叠体4的表面4a形成的第一表面部6b。第一侧面部6a和第一表面部6b均为大致矩形形状，并且在它们的交叉部相互连接。此外，第一侧面部6a和第一表面部6b在附图上分开表示，但实际上作为一体形成。
第二外部电极8具有沿着层叠体4的侧面4c形成的第二侧面部8a、和沿着层叠体4的背面4b形成的第二背面部8b。与第一外部电极6同样地，第二侧面部8a和第二背面部8b均为大致矩形形状，在它们的交叉部相互连接，并作为一体形成。如图1所示，第一表面部6b和第二背面部8b比层叠体4的与Z轴方向垂直的平面(层叠体4的表面4a或背面4b)小，第一外部电极6与第二外部电极8相互绝缘。
如图2及图3所示，层叠体4具有压电体层10和内部电极层16沿着层叠方向(Z轴方向)交替地层叠而成的内部结构。内部电极层16以引出部16a交替地露出于层叠体侧面4c或4d的方式层叠，并且在该露出的引出部16a与第一外部电极6或第二外部电极8电连接。
本实施方式中，层叠体4的中央部的压电体层10具有被内部电极层16夹持的压电活性部12。即，压电活性部12是指图2及图3中的由虚线包围的区域，成为经由极性相互不同的第一外部电极6和第二外部电极8施加电压，而产生机械位移的部分。
内部电极层16由导电材料构成。作为导电材料，例如示例：Ag、Pd、Au、Pt等的贵金属及它们的合金(Ag-Pd等)、或Cu、Ni等的贱金属及它们的合金等，但优选为Ag-Pd合金、Ag、Cu。
第一外部电极6及第二外部电极8也由导电材料构成，能够使用与构成内部电极的导电材料同样的材料。另外，第一外部电极6及第二外部电极8也可以通过将Ag或Cu等的导电性金属粉与SiO2等的玻璃粉末混合，并进行烧接处理而形成。此外，也可以在第一外部电极6及第二外部电极8的外侧进一步形成有包含上述各种金属的镀敷层或溅射层。
压电体层10的材质只要是呈现压电效应或逆压电效应的材料，则没有特别限定，例如可以举出：PbZrxTi1-xO3(PZT)、BaTiO3(BT)、BiNaTiO3(BNT)、BiFeO3(BFO)、(Bi2O2)2+(Am- 1BmO3m+1)2-(BLSF)、(K,Na)NbO3(KNN)等。另外，为了提高特性等，也可以含有副成分，其含量只要根据期望的特性适当决定即可。
此外，压电体层10的厚度没有特别限定，本实施方式中，优选为0.5～100μm的程度。同样地，内部电极层16的厚度也没有特别限定，但优选为0.5～2.0μm的程度。另外，如图2及图3所示，在层叠体4的表面4a及背面4b配置有压电体层10。
图4A是层叠体4中包含的第一电极图案24a的概略俯视图。在图4A的Z轴方向的下方，沿着包含X轴和Y轴的平面存在压电体层10，压电体层10具有与层叠体4的侧面4c～4f(参照图1)对应的边4c1～4f1。而且，在压电体层10的表面层叠有由内部电极层16和虚拟电极层18构成的第一电极图案24a。
图4A所示的第一电极图案24a中，内部电极层16具有露出于边4d1的引出部16a。虚拟电极层18以经由间隙20包围内部电极层16的引出部16a以外的端缘的方式形成。因此，内部电极层16与虚拟电极层18电绝缘。
本实施方式中，虚拟电极层18的外周缘露出于层叠体4的侧面4c～4f，并且具有：沿着边4e1的第一侧方图案18a、沿着边4f1的第二侧方图案18b、和沿着边4c1的连结图案18c。连结图案18c位于引出部16a的相反侧，并与两个侧方图案18a及18b相互连接。
另外，本实施方式中，第一外部电极6的第一侧面部6a与内部电极16的Y轴方向的宽度W1相同，或以比宽度W1小的宽度形成，虚拟电极层18与第一侧面部6a不连接。即，虚拟电极层18与内部电极层16及第一外部电极6电绝缘，无助于表现压电特性。通过这样形成虚拟电极层18，第一外部电极6与第二外部电极8不会经由虚拟电极层18短路。
此外，为了确保第一外部电极6与第二外部电极8的电绝缘，也可以在虚拟电极层18的侧方图案18a、18b形成狭缝，也可以以侧方图案18a、18b的端部不露出于边4d1的方式形成虚拟电极层18。在该情况下，第一外部电极6的第一侧面部6a能够设为与压电体层10的Y轴方向的宽度Wy相同的宽度。
本实施方式中，虚拟电极层18由热收缩行为与内部电极层16不同的材料构成。虽说热收缩行为不同，但也需要使虚拟电极层18与内部电极层16的热收缩差比压电体层10与内部电极层16的热收缩差小。因此，虚拟电极层18优选含有导电性金属。
更具体而言，在将内部电极层16由Ag-Pd合金构成的情况下，虚拟电极层18只要由Pd含量比内部电极层16多的Ag-Pd合金构成即可。另外，在将内部电极层16由Ag或Cu构成的情况下，虚拟电极层18只要由Ag-Pd合金或Ni构成即可。
此外，热收缩行为不同具体地是指，构成虚拟电极层18的材质的热收缩开始温度比构成内部电极层16的导电性金属的热收缩开始温度高。其作用效果在后段详细说明，但通过使虚拟电极层18的热收缩开始温度高于内部电极层16，能够降低层叠体4的内部的烧结的不均。
图4A所示的间隙20的宽度W3只要以内部电极层16与虚拟电极层18不接触的方式设计即可，本实施方式中，优选为0.03～0.6mm，更优选为0.05～0.3mm。如果为该范围内，则能够充分地确保内部电极层16与虚拟电极层18的绝缘距离，并且能够充分地发挥虚拟电极层18的作用。
图5是本实施方式的层叠型压电元件2的分解立体图。如图5所示，在将压电体层10层叠3层以上的情况下，需要将第一电极图案24a与第二电极图案24b交替地层叠。图4B中表示第二电极图案24b的概略俯视图。
第二电极图案24b具有以Z轴为轴使第一电极图案24a旋转180度的实施方式。即，第二电极图案24b中，内部电极层16的引出部16a露出于边4c1，虚拟电极层18的连结图案18c露出于边4d1。这些以外的结构与第一电极图案24a相同。
如图5所示，通过将压电体层10与电极图案24a、24b层叠多个，与非层叠型的压电元件相比，能够增大位移量及驱动量。本实施方式中，压电体层10的层叠数只要为2层以上即可，上限没有特别限定，优选为3～20层的程度。压电体层10的层叠数只要根据层叠型压电元件2的用途适当决定即可。
本实施方式的层叠型压电元件2的制造方法没有特别限定，例如能够通过如下的方法制造。
首先，对层叠体4的制造工序进行说明。在层叠体4的制造工序中，准备在烧成后成为压电体层10的陶瓷生坯片材、和在烧成后成为内部电极层16及虚拟电极层18的导电性膏。
陶瓷生坯片材通过例如如下的方法制造。首先，将构成压电体层10的材料的原料通过湿式混合等的方法均匀地混合之后，进行干燥。接着，以适当选定的烧成条件进行煅烧，并将煅烧粉湿式粉碎。然后，向经过粉碎的煅烧粉末中添加粘合剂进行浆料化。接着，将浆料通过刮刀法或丝网印刷法等的方法片材化，然后进行干燥，得到陶瓷生坯片材。此外，也可以在构成压电体层10的材料的原料中含有不可避免的杂质。
在这样得到的陶瓷生坯片材上，通过印刷法等的方法形成构成电极图案24的内部电极膏膜和虚拟电极膏膜。本实施方式中，将内部电极层16与虚拟电极层18由热收缩行为不同的材质构成，因此，准备包含各自不同的导电材料的内部电极用膏和虚拟电极用膏。然后，首先将内部电极用膏以规定的图案印刷于陶瓷生坯片材上，然后(或，这之前)以规定的图案印刷虚拟电极用膏。通过这样分成两次印刷内部电极膏膜和虚拟电极膏膜，能够形成期望的电极图案。
接着，将通过上述的顺序得到的生坯片材以规定的顺序层叠。即，将印刷有第一电极图案24a的生坯片材和印刷有第二电极图案24b的生坯片材交替地层叠。另外，在烧成后构成层叠体4的表面4a的部分，仅层叠陶瓷生坯片材。
进一步，在层叠后施加压力进行压接，经由干燥工序及脱粘合剂工序等必要的工序之后，为了得到层叠体4而进行烧成。在将内部电极层由Ag、Ag-Pd合金等的贵金属构成的情况下，烧成优选在炉内温度为800～1200℃的大气压条件下进行。另外，在将内部电极层由Cu、Ni等的贱金属构成的情况下，烧成优选在氧分压为1×10-7～1×10-9MPa、炉内温度为800～1200℃的气氛下进行。在该烧成工序烧结层叠体的过程中，在压电体层及电极层(内部电极层及虚拟电极层)，发生体积收缩。
在经由以上的工序得到的层叠体4上形成外部电极。外部电极的形成中，使用溅射法或蒸镀法、镀敷、或浸涂的方法。从层叠体4的表面4a至侧面4d形成第一外部电极6，从层叠体4的背面4b至侧面4c形成第二外部电极8。此外，也可以在未形成外部电极6、8的层叠体4的侧面4d～4f涂布绝缘性树脂，形成有绝缘层。
形成了外部电极之后，为了使压电体层10具有压电活性，实施极化处理。极化通过在80度～120度的程度的绝缘油中，对第一外部电极6及第二外部电极8施加1～10kV/mm的直流电场来进行。此外，施加的直流电场依赖于构成压电体层10的材质。经由这种过程，可以得到图1所示的层叠型压电元件2。
此外，上述中，表示了用于得到1个层叠型压电元件的顺序，但实际上，使用一张片材上形成有多个电极图案24的生坯片材。使用这种片材形成的集合层叠体在烧成前或烧成后适当切断，由此，最终成为图1所示那样的元件的形状。
如上所述，本实施方式的层叠型压电元件2中，在内部电极层16的外周形成有虚拟电极层18，该虚拟电极层18由热收缩开始温度比内部电极层16高的材质构成。形成有虚拟电极层18的层叠体4的外周侧在烧成工序中容易传导热。与之相对，内部电极层16的中央部、即层叠体4的中心部在烧成工序中难以传导热。本实施方式中，根据烧结工序中的热传导的倾向，使虚拟电极层18与内部电极层16的材质不同。
本实施方式中，根据烧成工序中的热传导的倾向，使内部电极层16与虚拟电极层18的材质不同，由此，使各电极层16、18的烧结行为实际上一致。因此，本实施方式的层叠型压电元件2中，能够在层叠体4的外周侧与内部之间减少烧结的不均，能够降低烧结的不均引起的内部应力的产生。另外，通过减轻内部应力，本实施方式中，即使在压电体层10的厚度较薄的情况或压电体层10的层叠数较多的情况下，另外，在层叠体4的层叠面积宽地大幅化的情况下等，也能够显著地抑制层叠体4的变形及裂纹的产生。
本实施方式中，压电体层10的厚度或层叠数、及层叠体4的大小没有特别限定，但在以下所示那样的情况下，能够更有效地应用。关于压电体层10的厚度，当压电体层10的厚度变薄时，层叠体4容易变形，但本实施方式中，即使在1～50μm的情况下，也可以得到平面度良好的层叠体4。同样地，关于压电体层10的层叠数，即使在层叠数多至3～20层的情况下，也可以得到平面度良好的层叠体4。另外，关于压电体层10的面积，即使在扩展为100(Wx)mm×100(Wy)mm以上的情况下，也可以得到平面度良好的层叠体4。
另外，本实施方式中，虚拟电极层18优选由热收缩开始温度比构成内部电极层16的导电性金属高50℃以上280℃以下的范围的材质构成。更优选为70℃以上210℃以下。通过热收缩开始温度的差处于上述范围内，能够抑制层叠体内部的裂纹，并且得到平面度良好的层叠体4。
此外，构成各电极层16、18的材质的热收缩开始温度取决于各电极层16、18的组成。因此，热收缩开始温度通过利用FE-SEM等观察层叠型压电元件的截面，并测定各电极层16、18的组成来掌握。
而且，对于热收缩开始温度的具体的数值，通过基于利用截面观察掌握的各电极层16、18的组成制作膏试样，并对其实施热机械分析(TMA)来进行测定。更具体而言，通过以下所示的顺序制作TMA用的试样，利用TMA测定样品的收缩率。
首先，使基于各电极层16、18的组成的膏试样以100℃干燥24小时，将干燥后的试样利用玛瑙研钵粉碎。然后，将粉碎的粉末试样利用冲压机进行压缩，制成直径3mm、高度5mm的圆柱状的压粉体。将该压粉体以350℃加热5小时，由此实施脱粘合剂处理，制成TMA用的固体试样。对于以这样的顺序制作的试样，在升温速度为300℃/h的条件下加热至1000℃，并利用TMA测定此时的试样的收缩率。
本发明中，热收缩开始温度的具体的数值设为利用上述TMA的测定中，试样的高度从初始状态收缩2％以上的时刻的温度。此外，在内部电极层16或虚拟电极层18由Ag或Ag-Pd合金等的贵金属构成的情况下，TMA测定在大气气氛中进行。另外，在内部电极层16或虚拟电极层18由Cu或Ni等的贱金属构成的情况下，TMA测定在氮气氛中进行。
第二实施方式
以下，基于图6A及图6B对本发明的第二实施方式进行说明。此外，第二实施方式中的与第一实施方式相同的结构省略说明，并使用相同的符号。
图6A是第二实施方式的层叠型压电元件3的与X轴方向垂直的概略剖视图。如图6A所示，层叠型压电元件3的层叠体4由压电体层10、内部电极层16和虚拟电极层18构成。另外，第二实施方式中，压电体层10、内部电极层16、虚拟电极层18的组成和层叠结构与图4A～图5所示的第一实施方式的结构相同。
图6B是将图6A所示的区域VIB扩大的主要部分剖视图。如图6B所示，第二实施方式的层叠体4中，在与内部电极层16与虚拟电极层18之间的间隙20对应的压电体层10中，形成有多个空孔22。该空孔22以相对于间隙20的宽度(W3)方向集中于中央部的方式存在，并且存在率在层叠体4的内部中央比层叠体4的表面4a及背面4b的附近高。
关于该空孔22带来的作用效果，在后段说明详情，但通过空孔22存在，能够缓和层叠体4的内部应力，并且抑制压电体层10的组成变动。
此外，空孔22能够通过利用FE-SEM等观察层叠体4的截面来进行实测。本实施方式中，空孔22的空孔率及空孔直径通过以下所示的方法定义。
首先，作为分析空孔22的前阶段，通过FE-SEM观察图6A所示的层叠型压电元件3的截面，在间隙20间的大致中央部选择至少10个分析区域A。在此，间隙20间的大致中央部是指间隙间的Y轴方向的大致中央位置，并且是Z轴方向的大致中央位置。此外，该分析中的截面是与间隙20的短边方向(即处于间隙宽度W3的方向)大致平行的截面。分析区域A例如将图6B所示的Za的宽度设为0.05mm左右，且将Ya的宽度设为0.02mm左右，并在该范围内拍摄截面照片。
空孔率及空孔直径通过如下算出，将上述中拍摄的分析区域A的截面照片读入图像分析用的软件，并以规定的条件辨别空孔22。此时，空孔率作为空孔面积总和Sh相对于分析区域A的面积Sa的比率(Sh/Sa)算出。另外，空孔直径通过将空孔22的面积换算成圆当量直径而得到。本实施方式中，空孔率及空孔直径作为10个分析区域A的平均值记载。
第二实施方式中，空孔22的空孔直径优选为0.05μm以上0.2μm以下。另外，空孔22的空孔率相对于间隙20的截面面积优选为3％以上20％以下。通过空孔22的空孔直径或空孔率处于上述范围内，能够更适当地抑制层叠体4的变形和裂纹的产生。
认为空孔22通过在烧成工序中，在内部电极层16和虚拟电极层18进行体积收缩的过程中，各电极层16、18相互牵引压电体层10而形成。此外，为了控制空孔率及空孔直径，例如可以举出以下所示的方法。
空孔率能够通过烧成工序中的升温速度，或构成各电极层16、18的材质的热收缩开始温度的差来控制。烧成工序中，当将升温速度减慢时，容易产生空孔22，且成为空孔率变高的倾向。与之相对，当加快升温速度时，成为空孔率降低的倾向。此外，烧成时的升温速度优选为200℃/h以上1500℃/h以下。
另外，构成各电极层16、18的材质的热收缩开始温度的差较大时，容易产生空孔22，空孔率变高。另一方面，在内部电极层16与虚拟电极层18的热收缩开始温度的差较小的情况下，成为空孔率降低的倾向。与第一实施方式同样地，热收缩开始温度的差优选为50℃以上280℃以下，更优选为70℃以上210℃以下。
空孔直径能够通过烧成工序中的保持时间，或内部电极层16与虚拟电极层18的热收缩开始温度的差来控制。在烧成工序中，当延长保持时间时，空孔22结合/生长，成为空孔直径变大的倾向。与之相对，当缩短保持时间时，成为空孔直径变小的倾向。此外，烧成时的保持时间优选设为1分钟以上240分钟以下，进一步优选设为15分钟以上120分钟以下。
另外，与空孔率同样地，当构成各电极层16、18的材质的热收缩开始温度的差较大时，空孔直径变大。另一方面，在构成各电极层16、18的材质的热收缩开始温度的差较小的情况下，成为空孔直径变小的倾向。
如上所述，第二实施方式的层叠型压电元件3中，在烧成工序的升温过程中，在与间隙20对应的压电体层10形成多个空孔22。与间隙20对应的压电体层10中，未层叠有电极层(内部电极层16、虚拟电极层18)，因此，与层叠有电极层的压电活性部12相比，容易成为弱强度，容易受到内部应力的影响。
第二实施方式中，在升温过程中形成多个空孔22，因此，与间隙20对应的压电体层10具备弹性或伸缩性。即，在层叠型压电元件3的制造时或使用时，认为空孔22显示在压电活性部12与非活性部之间缓和内部应力及伸缩差的作用。因此，第二实施方式中，即使在压电体层10的厚度较薄的情况或压电体层10的层叠数较多的情况下，另外在层叠体4的层叠面积宽地大幅化的情况下等，也能够显著地抑制层叠体4的变形及裂纹的产生。
另外，第二实施方式的层叠型压电元件3中，通过多个空孔22的存在，能够抑制压电体层10的组成变动。构成压电体层10的压电陶瓷中，大多含有Pb、Bi、K、Na这样的成分。这些成分在烧成工序中容易挥发，且放出至层叠体4的外部，因此，压电体层10的组成从目标的组成变动。第二实施方式中，认为空孔22完成将挥发成分保留于层叠体4的内部的作用。因此，压电体层10的组成难以变动，得到具有较高的压电常数的层叠型压电元件3。
此外，第二实施方式中，间隙20的宽度W3优选为0.05mm以上0.3mm以下，更优选为0.1mm以上0.3mm以下。通过间隙20的宽度处于上述范围内，空孔22介入的区域成为适当的范围，能够充分地确保空孔22的上述作用。
本发明不限定于上述的实施方式，能够在本发明的范围内进行各种改变。例如，上述的实施方式中，层叠型压电元件2、3具有大致矩形的俯视时形状，但不限定于此，也可以是圆形或椭圆形、多边形等的俯视时形状。另外，也可以将图4A所示的电极图案24a与不具有虚拟电极层18的电极图案(未图示)交替地层叠。
另外，本发明的层叠型压电元件能够用作从电能向机械能转换的转换元件。例如，本发明的层叠型压电元件能够适用于压电致动器或压电蜂鸣器、压电发声器、超声波马达、扬声器等，特别是能够适用作压电致动器。更具体而言，压电致动器可以举出：触觉装置用、镜头驱动用、HDD的磁头驱动用、喷墨打印机的喷头驱动用、燃料喷射阀驱动用等的用途。
实施例
以下，基于更详细的实施例来说明本发明，但本发明不限定于这些实施例。
(实验1)
首先，以压电体层由PZT系陶瓷构成的方式，称取规定量的化学上纯粹的主成分原料和副成分原料，利用球磨机进行湿式混合。混合后，以800℃～900℃煅烧，再次利用球磨机进行粉碎处理。向这样得到的煅烧粉末中添加粘合剂并进行浆料化。另外，将该浆料通过丝网印刷法制成片状，然后干燥，得到陶瓷生坯片材。
接着，通过印刷法，将内部电极用的导电性膏涂布于陶瓷生坯片材上，从其上进一步涂布虚拟电极用的导电性膏。此时，以内部电极层与虚拟电极层之间的间隙宽度(W3)平均成为0.3mm的方式，调整导电性膏的涂布位置，并印刷电极图案。
将这样得到的生坯片材以规定的顺序层叠9层以上之后，对其施加压力进行压接，并实施干燥处理及脱粘合剂处理。然后，在实验1中，将升温速度设为1500℃/h，将保持时间设为15min，将保持温度设为1000℃，实施烧成处理，得到层叠体试样。
此外，在制作层叠体试样时，导电性膏在每个实施例中变更，将各实施例中形成的内部电极层和虚拟电极层的组成在表1中表示。表1的组成栏中记载的数值是将合金中的各元素的含量以重量％表示的值。因此，例如Ag90-Pd10是指含有Ag 90wt％，并且含有Pd10wt％的Ag-Pd合金。
本实验1中，关于构成各电极层的材质的热收缩开始温度的差，将标准振动进行实验，得到实施例1～10所示的层叠体样品。
此外，本实验例1中的烧成后的层叠体为宽度(Wx)30mm×深度(Wy)30mm×厚度0.1mm的大致长方体形状。另外，压电体层的厚度平均为10μm，内部电极层的厚度平均为1μm。关于这样制作的层叠体，形成一对外部电极并实施极化处理，由此，制作层叠型压电元件的试样。对于各实施例，分别制作1000个试样，并进行以下所示的评价。
(比较例1)
比较例1中，未形成虚拟电极层，除此以外的结构与实施例1～10相同。
(比较例2)
比较例2中，形成虚拟电极层，但由与构成内部电极层的导电性金属相同的材质构成。即，比较例2中的热收缩开始温度的差为0℃。除此以外的结构与实施例1～10相同，制作比较例2的层叠型压电元件的试样。
(比较例3)
比较例3是与专利文献1(日本专利2014-72357号公报)对应的层叠型压电元件的试样。即，比较例3中，未形成虚拟电极层，以Ag-Pd合金的钯含量从内部电极层的内侧中央向外侧逐渐变多的方式构成。内部电极层的具体的组成在内侧中央设为Ag 90wt％-Pd10wt％，在外侧设为Ag 70wt％-Pd 30wt％。除此以外的结构与实施例1～10相同，制作比较例3的层叠型压电元件的试样。
(评价)
平面度的测定
各比较例及各实施例的平面度使用CNC图像测定机(NIKON INSTECH Co.,Ltd.制造，NEXIV VMZ-R6555)进行测定。平面度的测定通过如下方式进行，基于向层叠体照射激光而得到的高度数据，制作最小二乘平面，并算出以该最小二乘平面为基准面时的最大高度和最小高度。平面度以最大高度-最小高度表示，可以说平面度的值越小，则层叠体的变形越少。此外，就测定而言，对一个实施例实施900次，取得其平均值，并作为测定结果在表1中表示。此外，平面度的目标值设为200μm以下。
压电常数d33的测定
各比较例及各实施例的压电常数d33(压电输出常数)使用d33仪，并通过Berlincourt法进行测定。压电常数d33通过在对压电元件施加振动时，测量元件主体中产生的电荷而算出。此外，在压电体层以PZT为主成分的情况下，如果压电常数d33为400×10-12C/N以上，则判断为良好。另外，在以BFO-BT为主成分的情况下，如果为200×10-12C/N以上，则判断为良好；在以KNN为主成分的情况下，如果为250×10-12C/N以上，则判断为良好。将各实施例的测定结果在表1中表示。
裂纹的评价
裂纹的评价通过对制造后的层叠体试样，利用FE-SEM观察截面而进行。具体而言，通过以下的顺序算出裂纹产生率。首先，从1000个层叠体试样随机地提取100个试样，将其固定于树脂并镜面研磨任意的截面，由此，得到SEM观察用的试样。然后，对于各试样观察截面时，计数具有压电体层中的破裂或在压电体层与电极层之间的剥落等的试样，并算出裂纹产生率。关于裂纹产生率，将18％以下设为合格与否的判断标准，将15％以下判断为更良好的范围，将10％以下判断为进一步良好的范围。将各实施例的评价结果在表1中表示。
Figure BDA0002426498630000171
评价1
如表1所示，实施例1～10中，与比较例1及2相比，平面度的值较小，而且裂纹产生率降低。因此，能够确认通过使构成虚拟电极层的材质的热收缩开始温度高于内部电极层，能够抑制层叠体的变形和裂纹的产生。
特别是在实施例2～9中，裂纹产生率成为15％以下，平面度成为200μm以下，均满足最佳的标准值。另一方面，实施例1及实施例10中，与比较例相比，更良好，但与其它的实施例相比时，平面度的值较大。根据实施例1的结果可知，通过内部电极层与虚拟电极层的热收缩开始温度的差设为50℃以上，烧结不均的降低充分实现，并且是更有效的。
另外，根据实施例10的结果认为，在内部电极层和虚拟电极层中，在热收缩行为方面差异过大时，相反地在层叠体内部产生应力，从而平面度变差。根据以上的结果能够确认，内部电极层与虚拟电极层的热收缩开始温度的差具有适当的范围，如果为50℃～280℃的范围内，则可以得到特别良好的特性。另外，热收缩开始温度的差为70℃～210℃的范围内的实施例3～8中能够确认裂纹产生率为10％以下，特别适合于抑制层叠体的裂纹。
此外，比较例3中能够确认裂纹产生率比各实施例高。如比较例3那样，认为在内部电极层的内部变更Pd比率的情况下，内部电极层与压电体层之间的接合强度变差，从而产生裂纹。因此，能够证明本申请发明的优越性。
(实验2)
实验2中，将内部电极层和虚拟电极层由组成不同的Ag-Pd合金构成之后，振动烧结工序中的条件进行实验，制作在间隙间具有空孔的多个层叠型压电元件的试样。将各实施例的结构和空孔直径及空孔率的测定结果在表2中表示。此外，空孔直径及空孔率使用图像分析式粒度分布测定软件(Mac-View)进行测定。另外，实验2的各实施例中，表2所记载的项目以外的结构与实验1相同。
此外，实验2的实施例23、24中，变更构成压电体层的材质，在实施例23中使用了BFO-BT(铁酸铋-钛酸钡)，在实施例24中使用了KNN(铌酸钾钠)。以BFO-BT为主成分时的压电常数d33如果为200×10-12C/N以上，则判断为良好，以KNN为主成分时的压电常数d33如果为250×10-12C/N以上，则判断为良好。
另外，实验2的实施例25～36中，还降低间隙宽度的基准进行实验，制作层叠型压电元件的试样。详细的结构在表2中表示。
(比较例4、5)
比较例4、5中，变更构成压电体层的材质，除此以外的结构设为与比较例1相同，制作层叠型压电元件的试样。
(比较例6)
比较例6中，不形成虚拟电极层，在层叠体的内部不形成空孔。取而代之，比较例6中，在外部电极形成时，使外部电极原料中含有烧失粒子，并在外部电极内形成空孔。将比较例6的详细的结构在表2中表示。
Figure BDA0002426498630000201
评价2-1
如表2所示，根据实施例12～22的数据，当烧成工序中的升温速度较慢时，容易在间隙间产生空孔，能够确认有空孔率变高的倾向。另外，当延长烧成工序中的保持时间时，能够确认空孔结合/生长且空孔直径变大。
此外，空孔率及空孔直径也根据保持温度而变化。实施例21中可知，将保持温度设为比其它的实施例高的1050℃，并长时间烧成，由此，空孔直径变大为200nm以上。另外，实施例22中可知，将升温速度减慢为200℃/h，之后将保持温度设为1050℃，由此，空孔率变高为20％以上。
接着，实验2中也与实验1同样地，对于各比较例及各实施例实施平面度的测定、压电常数d33的测定、裂纹的评价。将其结果在表3中表示。
[表3]
Figure BDA0002426498630000221
评价2-2
根据表3，与比较例1及2相比，形成有空孔的实施例12～22中，平面度的值较小，而且裂纹产生率降低。因此，能够确认通过在间隙间形成空孔，能够抑制层叠体的变形和层叠体内部中的裂纹。
另外，相对于比较例1及2，实施例12～22中，压电常数d33较高，满足标准值。认为比较例1及2中，Pb成分在烧成时向层叠体外部挥发，与之相对，实施例12～22中，通过空孔的存在，能够防止挥发成分向外部的流出，从而得到较高的压电特性。
特别是在空孔率为3％～20％的范围内且空孔直径为50nm～200nm的范围内的实施例12～20中，裂纹率抑制在10％以下。另一方面，空孔直径为200nm以上的实施例21，及空孔率为20％以上的实施例22中，裂纹产生率为15％～18％的范围内，如果与实施例12～20相比变高。能够确认为了抑制层叠体的变形和裂纹的产生，将空孔率或空孔直径设为上述范围内是特别有效的。此外，能够确认即使在实施例21、22的情况下，平面度及压电常数d33也成为比比较例1及2良好的结果，相对于比较例具有优越性。
另外，当将实施例23、24与比较例4、5相比时，能够确认本发明的结构中，即使在改变压电体层的组成的情况下，也能够抑制层叠体的裂纹，得到平面度及压电特性良好的层叠型压电元件。
接着，对将间隙宽度W3的标准振动的实施例25～36进行考察。间隙宽度W3处于0.05mm～0.3mm的范围的实施例27～34中，裂纹产生率抑制在15％以下，并且平面度也成为200μm以下。特别是能够确认间隙宽度W3处于0.1mm～0.3mm的范围的实施例27～32中，裂纹产生率成为10％以下，上述范围特别适合于抑制层叠体的裂纹。
另一方面，间隙宽度W3较宽的实施例25、26中，与其它的实施例27～36相比时，平面度的值变高，间隙宽度W3过宽时，能够确认有平面度变差的倾向。另外，间隙宽度W3狭窄的实施例35、36中，虽然平面度良好，但与其它的实施例25～34相比时，裂纹产生率变高。作为原因认为是由于，间隙宽度W3过窄时，能够降低烧结不均，但空孔介入的区域变窄，空孔引起的裂纹抑制效果变弱。
此外，关于比较例6可知，通过在外部电极形成空孔，也能够某程度地抑制裂纹的产生。但是，比较例6中，平面度的值比本发明的实施例差，层叠体在制造时发生了变形。另外，比较例6中，与实施例相比，压电常数d33的值较低。根据该结果能够确认，在间隙间形成空孔的本发明的结构中，能够兼顾层叠体的变形抑制和裂纹的抑制，与在外部电极形成空孔的情况相比，具有优越性。

Claims (9)

1.一种层叠型压电元件，其中，
具有：
层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于所述压电体层的内部电极层；和
侧面电极，其形成于与所述层叠体的所述第一轴垂直的侧面，
所述内部电极层具有露出于所述层叠体的一侧面的引出部，并且在所述引出部与所述侧面电极电连接，
虚拟电极层以在所述压电体层的平面上经由间隙包围所述内部电极层的所述引出部以外的周围的方式形成，
所述虚拟电极层由热收缩开始温度比构成所述内部电极层的导电性金属高的材质构成。
2.根据权利要求1所述的层叠型压电元件，其中，
所述虚拟电极层由组成与所述内部电极层不同的导电性金属构成。
3.根据权利要求1所述的层叠型压电元件，其中，
所述虚拟电极层由热收缩开始温度比构成所述内部电极层的导电性金属高50℃以上280℃以下的范围的材质构成。
4.根据权利要求1～3中任一项所述的层叠型压电元件，其中，
在与所述内部电极层与所述虚拟电极层之间的所述间隙对应的所述压电体层形成有多个空孔。
5.根据权利要求4所述的层叠型压电元件，其中，
所述空孔的平均直径为0.05μm以上0.2μm以下。
6.根据权利要求4所述的层叠型压电元件，其中，
与所述间隙对应的所述压电体层的空孔率为3％以上20％以下。
7.根据权利要求5所述的层叠型压电元件，其中，
与所述间隙对应的所述压电体层的空孔率为3％以上20％以下。
8.根据权利要求1～3中任一项所述的层叠型压电元件，其中，
所述间隙的宽度为0.05mm以上0.3mm以下。
9.根据权利要求4所述的层叠型压电元件，其中，
所述间隙的宽度为0.05mm以上0.3mm以下。
CN202010222271.7A 2019-03-28 2020-03-26 层叠型压电元件 Withdrawn CN111755590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-064818 2019-03-28
JP2019064818A JP2020167225A (ja) 2019-03-28 2019-03-28 積層型圧電素子

Publications (1)

Publication Number Publication Date
CN111755590A true CN111755590A (zh) 2020-10-09

Family

ID=72604953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010222271.7A Withdrawn CN111755590A (zh) 2019-03-28 2020-03-26 层叠型压电元件

Country Status (4)

Country Link
US (1) US20200313067A1 (zh)
JP (1) JP2020167225A (zh)
CN (1) CN111755590A (zh)
DE (1) DE102020107305B4 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007651A1 (en) * 2001-07-03 2003-01-09 Murata Manufacturing Co., Ltd. Piezoelectric electroacoustic transducer and manufacturing method of the same
US6575565B1 (en) * 1999-09-30 2003-06-10 Brother Kogyo Kabushiki Kaisha Piezo-electric actuator of ink jet printer head and method for producing same
DE112005001022T5 (de) * 2005-01-06 2007-03-01 Murata Manufacturing Co., Ltd., Nagaokakyo Piezoelektrischer Aktuator und Verfahren zur Herstellung eines piezoelektrischen Aktuators
CN101507007A (zh) * 2006-09-28 2009-08-12 京瓷株式会社 层叠型压电元件、使用它的喷射装置和燃料喷射系统、层叠型压电元件的制造方法
US20100013359A1 (en) * 2005-08-29 2010-01-21 Kyocera Corporation Multi-Layer Piezoelectric Element and Injection Apparatus Using the Same
US20140056449A1 (en) * 2012-08-24 2014-02-27 Wisol Co., Ltd. Stacked piezoelectric speaker device
US20140091677A1 (en) * 2011-08-08 2014-04-03 Panasonic Corporation Piezoelectric element
JP2014072357A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 積層型圧電素子
CN107240639A (zh) * 2017-07-27 2017-10-10 苏州攀特电陶科技股份有限公司 预防裂纹扩展的致动器、制备方法及终端

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2986706B2 (ja) 1995-03-03 1999-12-06 日立金属株式会社 圧電素子及びそれを用いた圧電アクチュエータ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6575565B1 (en) * 1999-09-30 2003-06-10 Brother Kogyo Kabushiki Kaisha Piezo-electric actuator of ink jet printer head and method for producing same
US20030007651A1 (en) * 2001-07-03 2003-01-09 Murata Manufacturing Co., Ltd. Piezoelectric electroacoustic transducer and manufacturing method of the same
DE112005001022T5 (de) * 2005-01-06 2007-03-01 Murata Manufacturing Co., Ltd., Nagaokakyo Piezoelektrischer Aktuator und Verfahren zur Herstellung eines piezoelektrischen Aktuators
US20100013359A1 (en) * 2005-08-29 2010-01-21 Kyocera Corporation Multi-Layer Piezoelectric Element and Injection Apparatus Using the Same
CN101507007A (zh) * 2006-09-28 2009-08-12 京瓷株式会社 层叠型压电元件、使用它的喷射装置和燃料喷射系统、层叠型压电元件的制造方法
US20100072306A1 (en) * 2006-09-28 2010-03-25 Kyocera Corporation Multilayer Piezoelectric Element, Injection Device and Fuel Injection System Using The Same, and Method of Manufacturing Multilayer Piezoelectric Element
US20140091677A1 (en) * 2011-08-08 2014-04-03 Panasonic Corporation Piezoelectric element
US20140056449A1 (en) * 2012-08-24 2014-02-27 Wisol Co., Ltd. Stacked piezoelectric speaker device
JP2014072357A (ja) * 2012-09-28 2014-04-21 Kyocera Corp 積層型圧電素子
CN107240639A (zh) * 2017-07-27 2017-10-10 苏州攀特电陶科技股份有限公司 预防裂纹扩展的致动器、制备方法及终端

Also Published As

Publication number Publication date
DE102020107305B4 (de) 2022-01-20
US20200313067A1 (en) 2020-10-01
DE102020107305A1 (de) 2020-10-01
JP2020167225A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
CN111509118A (zh) 层叠型压电元件
JP5386848B2 (ja) 圧電磁器
JP4925825B2 (ja) 積層型電子部品及びこれを用いた噴射装置
WO2005011009A1 (ja) 積層型電子部品とその製造方法及び積層型圧電素子
JP4635439B2 (ja) 積層型圧電体素子及びその製造方法
KR20050055596A (ko) 압전 자기 디바이스의 제조방법
CN100448047C (zh) 叠层型电子部件及其制法、叠层型压电元件及喷射装置
JP4593912B2 (ja) 積層型圧電素子およびその製法、並びに噴射装置
JP4817610B2 (ja) 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置
JP5289322B2 (ja) 積層型圧電素子、これを用いた噴射装置及び積層型圧電素子の製造方法
JP4803956B2 (ja) 圧電セラミックスおよびこれを用いた積層型圧電素子並びに噴射装置
WO2005051862A1 (ja) 圧電磁器及び積層型圧電体素子
JP2009200359A (ja) 積層型圧電素子
CN103606623A (zh) 包括SrO应力缓冲体的压电元件的制造方法
CN111755590A (zh) 层叠型压电元件
JPH053349A (ja) 積層型圧電アクチユエータおよびその製造方法
CN112635648A (zh) 层叠型压电元件
CN111755589A (zh) 层叠型压电元件
WO2023157523A1 (ja) 積層型圧電素子及び電子機器
JP4622887B2 (ja) セラミック焼成体の製造方法
JP4889200B2 (ja) 積層型圧電素子および噴射装置
CN103700764A (zh) 包括HfO2应力缓冲体的压电元件的制造方法
JP4868707B2 (ja) 積層型圧電素子および噴射装置
JP5328750B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP4942461B2 (ja) セラミック電子部品及び噴射装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201009