CN111755589A - 层叠型压电元件 - Google Patents

层叠型压电元件 Download PDF

Info

Publication number
CN111755589A
CN111755589A CN202010221736.7A CN202010221736A CN111755589A CN 111755589 A CN111755589 A CN 111755589A CN 202010221736 A CN202010221736 A CN 202010221736A CN 111755589 A CN111755589 A CN 111755589A
Authority
CN
China
Prior art keywords
laminate
piezoelectric element
layer
content
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010221736.7A
Other languages
English (en)
Inventor
石﨑诚
平川昌治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN111755589A publication Critical patent/CN111755589A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/875—Further connection or lead arrangements, e.g. flexible wiring boards, terminal pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Fuel-Injection Apparatus (AREA)

Abstract

本发明提供一种层叠型压电元件，其具有：层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于压电体层的内部电极层；和侧面电极，其形成于与层叠体的第一轴垂直的侧面。内部电极层具有露出于层叠体的一侧面的引出部，并且在引出部与侧面电极电连接。该层叠型压电元件中，在层叠体的内部，在位于内部电极层的外周部的压电体层存在的外周侧空孔的含有率(Ro)比在层叠体的中央部存在的中央侧空孔的含有率(Rc)变高。

Description

层叠型压电元件
技术领域
本发明涉及层叠型压电元件。
背景技术
层叠型压电元件具有层叠有内部电极和压电体层的结构，与非层叠型的压电元件相比可增大每单位体积的位移量及驱动力。该层叠型压电元件中，由于产生于层叠体的内部的应力，有时在内部电极与压电体层的界面产生裂纹。当在层叠体的内部产生裂纹时，作为压电元件的特性(位移量)降低，因此，要求抑制裂纹的产生的技术。
例如，专利文献1中公开有一种技术，通过在内部电极层的外周形成虚拟电极，在制造时防止在压电体层产生裂纹。但是，专利文献1中公开的技术中，在压电体层的厚度较薄的情况或层叠数增加的情况、另外在元件主体大幅化的情况等，有时不能充分抑制裂纹的产生。
现有技术文献
专利文献
专利文献1：日本专利第3794292号公报
发明内容
发明所要解决的课题
本发明鉴于这种实际情况，其目的在于，提供能够抑制裂纹的产生的层叠型压电元件。
用于解决课题的方案
为了实现上述目的，本发明涉及的层叠型压电元件，其具有：
层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于所述压电体层的内部电极层；和
侧面电极，其形成于与所述层叠体的所述第一轴垂直的侧面，
所述内部电极层具有露出于所述层叠体的一侧面的引出部，并且在所述引出部与所述侧面电极电连接，
在所述层叠体的内部，在位于所述内部电极层的外周部的所述压电体层存在的外周侧空孔的含有率(Ro)比在所述层叠体的中央部存在的中央侧空孔的含有率(Rc)变高。
本发明涉及的层叠型压电元件中，在层叠体的中央部，空孔(中央侧空孔)较少。与之相对，位于内部电极层的外周部的压电体层中，空孔(外周侧空孔)的含有率变高。通过这种构成，本发明中，外周侧空孔能够缓和层叠体内部的收缩应力。因此，即使层叠体薄层化，或即使大幅化的情况，也能够抑制裂纹的产生，并提高层叠型压电元件的特性(位移等)。
优选的是，在所述层叠体的内部，所述外周侧空孔的含有率(Ro)与所述中央侧空孔的含有率(Rc)的差(Ro-Rc)为2％以上15％以下。更优选的是，所述含有率的差(Ro-Rc)为3％以上8％以下。通过外周侧空孔与中央侧空孔的含有率的差处于上述范围内，能够进一步提高层叠型压电元件的特性(位移等)。
另外，优选的是，在所述压电体层的所述平面，所述内部电极层的所述引出部以外的外周部处，经由间隙形成有虚拟电极层。而且，优选的是，在所述层叠体的内部，在与所述内部电极层与所述虚拟电极层之间的所述间隙对应的所述压电体层处，形成有间隙间空孔。
本发明涉及的层叠型压电元件中，通过存在间隙间空孔，也能够抑制压电体层的组成变动，可得到高的压电常数。
优选的是，在与所述间隙对应的所述压电体层，所述间隙间空孔的含有率为3％以上20％以下。
优选的是，所述间隙的宽度为0.05mm以上0.2mm以下。
另外，优选的是，所述间隙间空孔的平均直径为0.04μm以上0.18μm以下。
本发明涉及的层叠型压电元件能够用作从电能向机械能的转换元件。例如，本发明涉及的层叠型压电元件能够适用于压电促动器、或压电蜂鸣器、压电发声器、超声波马达，扬声器等，特别是能够适用作压电促动器。更具体而言，压电促动器可举出：触觉设备用、镜头驱动用、HDD的磁头驱动用、喷墨打印机的磁头驱动用、燃料喷射阀驱动用等的用途。
附图说明
图1是表示本发明的一实施方式涉及的层叠型压电元件的概略立体图。
图2是沿着图1的II-II线切断的概略剖视图。
图3A是沿着图1的III-III线切断的概略剖视图。
图3B是另一实施方式涉及的层叠型压电元件的概略剖视图。
图4A是表示图3A的层叠型压电元件中包含的电极图案的俯视图。
图4B是表示图3B的层叠型压电元件中包含的电极图案的俯视图。
图5是图1所示的层叠型压电元件的分解立体图。
图6是将图3A及图3B所示的区域VI扩大的概略剖视图。
图7A是将图3A所示的区域VIIA扩大的概略剖视图。
图7B是将图3B所示的区域VIIB扩大的概略剖视图。
符号说明
2、3…层叠型压电元件
4…层叠体
4a…层叠体表面
4b…层叠体背面
4c～4f…层叠体侧面
6…第一外部电极
6a…第一侧面部
6b…第一表面部
8…第二外部电极
8a…第二侧面部
8b…第二表面部
10…压电体层
12…压电活性部
14…外周部
16…内部电极层
16a…引出部
18…虚拟电极层
18a、18b…侧方图案
18c…连结图案
20…间隙
22…空孔
22a…中央侧空孔
22b、22c…外周侧空孔
22b1…虚拟电极侧空孔
22b2…间隙间空孔
24a、24b…电极图案
4c1～4f1…边
30…振动板
32…粘接层
具体实施方式
以下，基于附图所示的实施方式说明本发明。
第一实施方式
图1是本实施方式涉及的振动器件的概略立体图。如图1所示，层叠型压电元件2经由粘接层32张贴于振动板30。而且，层叠型压电元件2利用层叠体4、第一外部电极6、第二外部电极8构成。
层叠体4为大致长方体形状，具有：与Z轴方向大致垂直的表面4a及背面4b；与X轴(第一轴)方向大致垂直的侧面4c、4d；与Y轴(第二轴)方向大致垂直的侧面4e、4f。此外，在层叠体4的侧面4c～4f上，也可以除了形成外部电极6、8的部位之外，还形成有绝缘性的保护层(省略图示)。附图中，X轴、Y轴、Z轴相互大致垂直。
第一外部电极6具有沿着层叠体4的侧面4d形成的第一侧面部6a、沿着层叠体4的表面4a形成的第一表面部6b。第一侧面部6a和第一表面部6b均为大致矩形状，在它们的交叉部相互连接。此外，第一侧面部6a和第一表面部6b在附图上分开表示，但实际上作为一体形成。
第二外部电极8也与第一外部电极6同样地构成。即，第二外部电极8具有沿着层叠体4的侧面4c形成的第二侧面部8a和沿着层叠体4的表面4a形成的第二表面部8b，第二侧面部8a和第二表面部8b在交叉部相互连接。此外，在层叠体4的表面4a，第一表面部6b与第二表面部8b相互分离地形成并电绝缘。
如图2及图3A所示，层叠体4具有压电体层10和内部电极层16沿着层叠方向(Z轴方向)交替地层叠的内部结构。内部电极层16以引出部16a交替地露出于层叠体侧面4c或4d的方式层叠，在该露出的引出部16a与第一外部电极6或第二外部电极8电连接。
本实施方式中，层叠体4的中央部的压电体层10具有夹持于内部电极层16的压电活性部12。即，压电活性部12是指图2及图3A中的由虚线包围的区域，成为经由极性相互不同的第一外部电极6和第二外部电极8施加电压，而产生机械性的位移的部分。
内部电极层16利用导电材料构成。作为导电材料，例如示例：Ag、Pd、Au、Pt等的贵金属及它们的合金(Ag-Pd等)、或Cu、Ni等的贱金属及它们的合金等，但没有特别限定。
第一外部电极6及第二外部电极8均利用导电材料构成，能够使用与构成内部电极的导电材料同样的材料。另外，第一外部电极6及第二外部电极8也可以通过将Ag或Cu等的导电性金属粉与SiO2等的玻璃粉末混合，并进行烧接处理而形成。此外，也可以在第一外部电极6及第二外部电极8的外侧还形成有包含上述各种金属的镀敷层或溅射层。
压电体层10的材质如果是呈现压电效应或逆压电效应的材料，则没有特别限定，例如可举出：PbZrxTi1-xO3(PZT)、BaTiO3(BT)、BiNaTiO3(BNT)、BiFeO3(BFO)、(Bi2O2)2+(Am- 1BmO3m+1)2-(BLSF)、(K,Na)NbO3(KNN)等。另外，为了提高特性等，也可以含有副成分，其含量只要根据期望的特性适当决定即可。
此外，压电体层10的厚度没有特别限定，本实施方式中，优选为0.5～100μm左右。同样，内部电极层16的厚度也没有特别限定，但优选为0.5～2.0μm左右。另外，如图2及图3A所示，在层叠体4的表面4a及背面4b配置有压电体层10。
本实施方式中，振动板30用于放大层叠型压电元件2的振动。振动板30只要利用具有弹性的材质构成即可，没有特别限定，例如示例Ni、Ni-Fe合金、黄铜、不锈钢等的金属材料。另外，振动板30的厚度及大小只要根据层叠型压电元件2的使用形式适当决定即可，没有特别限定。例如，振动板30的厚度能够设为0.1mm～0.5mm，振动板30的大小能够将X轴方向及Y轴方向的宽度在俯视时设为元件主体的1倍～3倍左右。
如上述，层叠型压电元件2经由粘接层32张贴于振动板30。粘接层32利用例如环氧树脂、丙烯酸树脂、硅树脂、缩丁醛树脂等的接合材料构成。但是，粘接层32优选不含有导电性的填料而具有电绝缘性。通过粘接层32具有电绝缘性，即使将振动板30利用金属构成，第一外部电极6与第二外部电极8也会短路。
另外，粘接层32的厚度优选为10μm～1000μm。通过将粘接层32的厚度设为上述的范围，即使确保层叠型压电元件2与振动板30的密合性，也能够将从层叠型压电元件2产生的振动向振动板30有效地传递。
图4A是包含于层叠体4的电极图案24a的概略俯视图。在图4A的Z轴方向的下方，沿着包含X轴和Y轴的平面存在压电体层10，压电体层10具有与层叠体4的侧面4c～4f(参照图1)对应的边4c1～4f1。而且，在压电体层10的表面层叠有由内部电极层16和虚拟电极层18构成的电极图案24a。
图4A所示的电极图案24a中，内部电极层16具有露出于边4d1的引出部16a。虚拟电极层18以经由间隙20包围内部电极层16的引出部16a以外的端缘的方式形成。因此，内部电极层16与虚拟电极层18电绝缘。此外，本实施方式中，间隙20的宽度W3能够设为0.03mm以上0.3mm以下，优选为0.05mm以上0.2mm以下。
本实施方式中，虚拟电极层18的外周缘露出于层叠体4的侧面4c～4f，具有：沿着边4e1的第一侧方图案18a、沿着边4f1的第二侧方图案18b、沿着边4c1的连结图案18c。连结图案18c位于引出部16a的相反侧，并与两个侧方图案18a及18b相互连接。
另外，本实施方式中，第一外部电极6的第一侧面部6a与内部电极16的Y轴方向的宽度W1相同，或以比宽度W1小的宽度形成，虚拟电极层18与第一侧面部6a未连接。即，虚拟电极层18与内部电极层16及外部电极6、8电绝缘，无助于压电特性的体现。通过这样形成第一侧面部6a和第二侧面部8a，第一外部电极6与第二外部电极8不会经由虚拟电极层18短路。
此外，为了确保第一外部电极6与第二外部电极8的电绝缘，也可以在虚拟电极层18的侧方图案18a、18b形成狭缝，也可以以侧方图案18a、18b的端部不露出于边4d1的方式形成虚拟电极层18。在该情况下，第一外部电极6的第一侧面部6a能够设为与压电体层10的Y轴方向的宽度Wy相等的宽度。
另外，本实施方式中，虚拟电极层18优选以虚拟电极层18与内部电极层16的热收缩举动的差比内部电极层16与压电体层10的热收缩举动的差变小的方式设计。另外，虚拟电极层18优选包含导电性金属，也可以将虚拟电极层18和内部电极层16利用相同的材质构成，也可以利用不同的材质构成。
图5是本实施方式的层叠型压电元件2的分解立体图。如图5所示，在将压电体层10层叠3层以上的情况下，电极图案24a优选每隔一层改变方向进行层叠。更具体而言，第二层以后的电极图案24a每隔各层以Z轴为轴旋转180度进行层叠。因此，内部电极层16的引出部16a交替地露出于边4c1和边4d1，并与第一侧面部6a或第二侧面部8a连接。
如图5所示，通过层叠多个压电体层10和电极图案24a，与非层叠型的压电元件相比，可增大位移量及驱动量。本实施方式中，压电体层10的层叠数只要为2层以上即可，上限没有特别限定，优选为3～20层左右。压电体层10的层叠数只要根据层叠型压电元件2的用途适当决定即可。
本实施方式中，在层叠体4的内部的压电体层10，形成有多个空孔22。空孔22根据在层叠体内部的场所不同，其含有率不同。
图6是将图3A中与层叠体4的中央部相当的区域VI扩大的概略剖视图。如图6所示，在层叠体4的中央部，几乎不存在空孔。认为压电体层10与内部电极层16致密地层叠。但是，在后述的制造过程中层叠生片时，有时气泡稍微介在，由于该原因，形成中央侧空孔22a。层叠体4的中央部相当于压电活性部12，因此，中空侧空孔22a的含有率优选较少，具体而言，预定的每截面面积为10％以下，也可以为0％。
另一方面，图7A是将图3A中与内部电极层16的外周部14相当的区域VIIA扩大的概略剖视图。如图7A所示，在内部电极层16的外周部14，形成有外周侧空孔22b。外周侧空孔22b能够区分为形成于虚拟电极层18间的虚拟电极侧空孔22b1、形成于间隙20间的间隙间空孔22b2。
本实施方式中，位于内部电极层16的外周部14的外周侧空孔22b的含有率Ro比中央侧空孔22a的含有率Rc变高。另外，在内部电极层16的外周侧，成为间隙间空孔22b2的含有率比虚拟电极侧空孔22b1的含有率高的倾向。另外，各空孔22a、22b的平均直径优选为0.04μm以上0.2μm以下，更优选为0.04μm以上0.18μm以下。
此外，本实施方式中，“含有率Ro比含有率Rc高”是指，鉴于测定误差的影响，含有率的差(Ro-Rc)为2％以上。另外，各空孔22a、22b能够通过利用FE-SEM等观察层叠体4的截面而实测。本实施方式中，各空孔22a、22b的含有率及空孔径通过以下所示的方法定义。
首先，作为解析空孔的含有率及空孔径的前阶段，利用FE-SEM观察层叠体4的截面，且选择至少10个部位的解析区域A。在对中央侧空孔22a进行解析的情况下，在层叠体4的大致中心位置(即，在X轴方向、Y轴方向、Z轴方向的任意方向上均成为大致中央的位置)，在10个部位以上选择图6所示那样的解析区域A1(Ya1×Za1)。此外，中央侧空孔22a的解析中，解析的截面也可以是X-Z截面(图2)或Y-Z截面(图3A)的任一截面。
另外，在对外周侧空孔22b进行解析的情况下，采取Y-Z截面，在内部电极层16的外周部14且X轴方向及Z轴方向的大致中央部，在10个部位以上选择图7A所示那样的解析区域A2i(Ya2i×Za2)。另外，对于间隙间空孔22b2，特别是在解析在间隙20间的含有率的情况下，在间隙20间的Y轴方向的大致中央位置，且Z轴方向的大致中央位置，在10个部位以上选择解析区域A2ii(Ya2ii×Za2)。此外，各解析区域A1、A2i、A2ii的大小只要考虑观测的简便性和精确性适当决定即可。
空孔的含有率及空孔径通过如下算出，将上述中拍摄的各解析区域A1、A2i、A2ii的截面照片读入图像解析用的软件，并在预定的条件下判别空孔22。此时，空孔的含有率作为空孔面积总和Sh相对于解析区域A的面积Sa的比率(Sh/Sa)算出。另外，空孔径通过将空孔22的面积换算成圆当量直径而得到。本实施方式中，空孔22的含有率及空孔径是作为至少10个部位的解析区域A的平均值记载。
接着，对本实施方式涉及的层叠型压电元件2的制造方法进行说明。制造方法没有特别限定，例如能够通过以下所示那样的方法制造。
首先，对层叠体4的制造工序进行说明。层叠体4的制造工序中，准备在烧成后成为压电体层10的陶瓷生片和在烧成后成为内部电极层16及虚拟电极层18的导电性浆料。
陶瓷生片通过例如以下那样的方法制造。首先，将构成压电体层10的材料的原料通过湿式混合等的方法均匀地混合后，进行干燥。接着，以适当选定的烧成条件进行预烧成，并湿式粉碎预烧粉。然后，向粉碎的预烧粉末添加粘合剂进行浆料化。接着，将该浆料通过刮刀法或丝网印刷法等的方法进行片材化，然后干燥，由此，得到陶瓷生片。此外，也可以在构成压电体层10的材料的原料中含有不可避免的杂质。
接着，将包含导电材料的电极用膏通过印刷法等的方法涂布于陶瓷生片上。由此，得到形成有预定的图案的内部电极膏膜和虚拟电极膏膜的生片。
接着，将准备的生片以预定的顺序层叠。即，如图5所示，改变电极图案24a的方向进行层叠。另外，在烧成后构成层叠体4的表面4a的Z轴的最上层，仅层叠陶瓷生片。
另外，在层叠后施加压力进行压接，经由干燥工序及脱粘合剂工序等的必要的工序之后，为了得到层叠体4而进行烧成。在利用Ag-Pd合金等的贵金属构成内部电极层16的情况下，烧成优选在炉内温度800～1200℃的大气压条件下进行。另外，在利用Cu、Ni等的贱金属构成内部电极层16的情况下，烧成优选在氧分压为1×10-7～1×10-9MPa、炉内温度为800～1200℃的气氛下进行。
认为虚拟电极侧空孔22b1和间隙间空孔22b2的大半在烧成工序中生成。特别是认为间隙间空孔22b2主要通过如下形成，在烧成工序中，内部电极层16和虚拟电极层18进行体积收缩的过程中，各电极层16、18相互牵引压电体层10。因此，空孔22的含有率及空孔径能够通过烧成条件进行控制。特别是为了相对于中央侧空孔22a提高外周侧空孔22b的含有率，只要控制烧成时的升温速度、保持时间、保持温度即可。
烧成工序中，当提高保持温度，且增加赋予于层叠体4的热量时，烧结变过度，包含于压电体层10的Pb、Bi、K、Na等的成分大量挥发。因此，在层叠体4的内部大量形成空孔22。但是，当烧结变过度时，不仅在层叠体4的外周部14，而且在中央部，挥发成分逃逸，成为压电特性变差的倾向。本实施方式中，特别是通过放慢升温速度，抑制中央侧空孔22a的产生，也提高外周侧空孔22b的含有率(Ro)。
具体而言，烧成时的升温速度通常设为300℃/h～1500℃/h左右，但本实施方式中，设为200℃/h以下。通过比通常减慢升温速度，容易产生外周侧空孔22b，成为含有率(Ro)变高的倾向。其另一方面，在层叠体4的中央部，空孔较少能够提高密度。另外，烧成时的保持时间优选为15min～240min。
对于经过烧结工序得到的层叠体4，通过溅射法或蒸镀法、镀敷、或浸涂的方法，形成第一外部电极6及第二外部电极8。从层叠体4的表面4a至侧面4d形成第一外部电极6，从层叠体4的表面4a至侧面4c形成第二外部电极8。此外，也可以在未形成外部电极6、8的层叠体4的侧面4d～4f涂布有绝缘性树脂，并形成有绝缘层。
接着，将形成外部电极6、8的层叠型压电元件2张贴于振动板30。该工序中，首先，在振动板30的表面涂布构成粘接层32的粘接材料，并较薄地拉伸。然后，通过冲压等的方法，将层叠型压电元件2按压于振动板进行密合。此时，按压元件主体的力优选施加于层叠体4的中央部。
在将振动板张贴之前或之后，为了使压电体层10具有压电活性，实施极化处理。极化通过如下进行，在80度～120度左右的绝缘油中，对第一外部电极6及第二外部电极8施加1～10kV/mm的直流电场。此外，施加的直流电场依赖于构成压电体层10的材质。经由这种过程，得到图1所示的层叠型压电元件2。
此外，上述中，表示用于得到1个层叠型压电元件的顺序，但也可以使用一张片材形成有多个电极图案24a的生片。将使用这种片材形成的集合层叠体在烧成前或烧成后适当切断，由此，最终成为图1所示那样的元件的形状。
如上述，本实施方式涉及的层叠型压电元件2中，存在于内部电极层16的外周部14的外周侧空孔22b的含有率(Ro)比存在于层叠体4的中央部的中央侧空孔22a的含有率(Rc)变高。通过这种构成，在层叠体4的外周部14，在压电体层10具备弹性或伸缩性。即，在层叠型压电元件2的制造时或使用时，认为外周侧空孔22b在压电活性部12与惰性部之间呈现缓和内部应力及伸缩差的作用。因此，本实施方式的层叠型压电元件2中，能够抑制层叠体4的内部的裂纹的产生，层叠型压电元件2的特性不会降低。
因此，本实施方式中，即使在压电体层10的厚度较薄的情况或压电体层10的层叠数较多的情况、另外在层叠体4的层叠面积宽阔地大幅化的情况下等，也能够抑制在层叠体4的内部产生裂纹。另外，通过能够抑制裂纹，本实施方式的层叠型压电元件2中，特性(位移等)不会降低。
另外，本实施方式中，为了得到较大的位移，将层叠型压电元件2张贴于振动板30。这种使用方式中，成为元件主体越大幅化，层叠型压电元件2与振动板30的密合性越恶化的倾向。特别是在层叠型压电元件2与振动板30之间的粘接层32，当气泡或剩余的粘接成分介在时，阻碍振动从层叠型压电元件2向振动板30的传递，难以得到充分的位移。
本实施方式的层叠型压电元件2中，空孔在层叠体4的中央部较少，与之相对，外周侧空孔22b在外周部14变多。因此，在使层叠型压电元件2与振动板30贴合时，介在于粘接层32的气泡或剩余的粘接剂从层叠体4的中央侧向外周侧移动，且容易从粘接层32间排出。因此，本发明涉及的层叠型压电元件2中，层叠型压电元件2与振动板的密合性变高，能够得到更高的位移。
此外，外周侧空孔22b的含有率(Ro)与中央侧空孔22a的含有率(Rc)的差(Ro-Rc)优选为2％以上15％以下。上述含有率的差(Ro-Rc)更优选为3％以上8％以下。通过外周侧空孔22b与中央侧空孔22a的含有率的差处于上述范围内，能够抑制裂纹的产生，且还进一步提高层叠型压电元件2的特性(位移等)。
另外，本实施方式的层叠型压电元件2中，利用间隙间空孔22b2能够抑制压电体层10的组成变动。作为其原因，认为是以下所示的原因。
在层叠有虚拟电极层18的层叠体4的外周缘附近，包含于压电体层10的Pb、Bi、K、Na的挥发成分在烧成工序中挥发且释放至外部。认为虚拟电极侧空孔22b1主要在该挥发过程中生成，在虚拟电极层18间，压电体层10的组成稍微变动。但是，在层叠体4的外周部14，无助于压电特性的体现，因此，即使引起一些组成变动也没有问题。
本实施方式中，间隙间空孔22b2发挥将挥发成分保留于层叠体4的内部的作用，认为挥发成分难以从压电活性部12流出。因此，压电活性部12中，压电体层10的组成难以变动，得到具有较高的压电常数的层叠型压电元件2。
此外，本实施方式中，间隙间空孔22b2的含有率优选为3％以上20％以下。通过在间隙20间的空孔的含有率处于上述范围内，能够更适当地兼顾裂纹的抑制和良好的压电特性的确保。
另外，如上述，间隙间空孔22b2的平均直径更优选为0.04μm以上0.18μm以下。通过空孔径处于上述范围内，能够更适当地兼顾裂纹的抑制和良好的压电特性的确保。
另外，本实施方式中，间隙20的宽度W3更优选为0.05mm以上0.2mm以下。通过间隙20的宽度W3处于上述范围内，间隙间空孔22b2介在的区域成为适当的范围，能够进一步降低裂纹的产生。
本实施方式中，压电体层10的厚度或层叠数、及层叠体4的大小没有特别限定，在以下所示那样的情况下，能够更有效地应用。关于压电体层10的厚度，当压电体层10的厚度变薄时，层叠体容易变形，还容易产生裂纹。但是，本实施方式中，即使在压电体层10的厚度为1～50μm的情况下，通过上述的效果，也能够抑制裂纹的产生。同样，关于压电体层10的层叠数，即使在层叠数多至3～20层的情况下，通过上述的效果，也能够抑制裂纹的产生。
另外，关于压电体层10的面积，随着大幅化而张贴于振动板30时，气泡或剩余的粘接材料容易介在。但是，本实施方式中，即使在压电体层10的面积扩展为100(Wx)mm×100(Wy)mm以上的情况下，通过上述的效果，能够确保层叠型压电元件2与振动板30的密合性，得到较高的位移。另外，同样还能够抑制裂纹的产生。
第二实施方式
以下，基于图3B、图4B及图7B说明本发明的第二实施方式。此外，第二实施方式中的与第一实施方式相同的结构省略说明，并使用相同的符号。
图3B是第二实施方式涉及的层叠型压电元件3的Y-Z截面的概略图。另外，图4B是表示层叠型压电元件3的电极图案24b的俯视图。图3B、图4B所示，层叠型压电元件3中，与第一实施方式不同，在内部电极层16的外周未形成虚拟电极层18。因此，在内部电极层16的外周部14，仅层叠有压电体层10。
这种层叠结构中，内部电极层16的大小(W1×W2)优选相对于压电体层的大小(Wx×Wy)为0.90倍～0.98倍左右。通过设为上述范围内，能够确保产生外周侧空孔的区域，并且能够充分确保压电活性部12的区域。
第二实施方式的层叠型压电元件3中，在层叠体4的内部也形成有多个空孔22。关于存在于层叠体4的中央部的中央侧空孔22a，其形成过程和含有率(Rc)与第一实施方式相同，并以图6所示的方式观测。
另一方面，在内部电极层16的外周部14，如图7B所示，形成有外周侧空孔22c。认为外周侧空孔22c的形成过程与第一实施方式的外周侧空孔22b1相同，通过在烧成时包含于压电体层10的Pb、Bi、K、Na等的挥发成分释放至层叠体4的外部而形成。因此，越接近层叠体4的外表面，外周侧空孔22c越多地存在，且随着接近内部电极层16侧而变少。此外，第二实施方式中，空孔的含有率Rc、Ro也与第一实施方式同样地特定。
第二实施方式中，外周侧空孔22c的含有率Ro比中央侧空孔22a的含有率Rc变高，实现与第一实施方式同样的作用效果。但是，第二实施方式中，不存在虚拟电极层18，因此，第一实施方式的层叠型压电元件2一方成为压电特性比本实施方式的层叠型压电元件3高的倾向。认为是由于，第二实施方式的压电活性部12中，挥发成分比第一实施方式的层叠型压电元件2容易流出至层叠体4的外部。
以上，基于附图所示的实施方式说明本发明，但本发明不限定于上述的实施方式，能够在本发明的范围内进行各种改变。例如，上述的实施方式中，层叠型压电元件2、3具有大致矩形的俯视形状，但不限定于此，也可以是圆形或椭圆形、多边形等的俯视形状。振动板30也一样，振动板30的俯视形状也可以是圆形或椭圆形、多边形等的形状。另外，也可以将图4A所示的电极图案24a和图4B所示的不具有虚拟电极层18的电极图案24b交替地层叠。
另外，如上述，内部电极层16和虚拟电极层18也可以利用不同的材质构成，能够比内部电极层16提高构成虚拟电极层18的材质的热收缩开始温度。通过这样构成内部电极层16和虚拟电极层18，容易形成间隙间空孔22b2。另外，在将内部电极层16和虚拟电极层18利用异质材料构成的情况下，间隙20的宽度W3的最佳范围比同质材料构成的情况变宽，能够设为0.03mm以上0.6mm以下，更优选设为0.05mm以上0.3mm以下。
本发明涉及的层叠型压电元件能够用作从电能向机械能的转换元件。例如，本发明涉及的层叠型压电元件能够适用于压电促动器、或压电蜂鸣器、压电发声器、超声波马达，扬声器等，特别是能够适用作压电促动器。更具体而言，压电促动器可举出：触觉设备用、镜头驱动用、HDD的磁头驱动用、喷墨打印机的磁头驱动用、燃料喷射阀驱动用等的用途。
实施例
以下，基于详细的实施例进一步说明本发明，但本发明不限定于这些实施例。
(实验1)
首先，以压电体层利用PZT系陶瓷构成的方式，将化学上纯粹的主成分原料和副成分原料称重预定量，利用球磨机进行湿式混合。混合后，以800℃～900℃预烧成，再次利用球磨机进行粉碎处理。向这样得到的预烧粉末中添加粘合剂进行浆料化。然后，将该浆料通过丝网印刷法设为片状，然后干燥，得到陶瓷生片。
接着，通过印刷法，将以Ag-Pd合金为主成分含有的导电性浆料涂布于陶瓷生片上。此外，关于实施例1及2，未形成虚拟电极层，印刷了图4B所示的电极图案24b。
将这样得到的生片以预定的顺序层叠9层以上之后，对其施加压力进行压接，并实施干燥处理及脱粘合剂处理。然后，将该烧成前层叠体在大气压气氛下、升温速度200℃/h以下的条件下进行烧成。将各实施例的详细的烧成条件在表1中表示。实施例1、2中，使升温速度比以往减慢，长时间进行烧成，由此，在内部电极层的外周部形成空孔。
此外，本实验1中，烧成后的层叠体为宽度(Wx)30mm×深度(Wy)30mm×厚度0.1mm的大致长方体形状。另外，压电体层的厚度平均为10μm，内部电极层的厚度平均为1μm。对于这样制作的层叠体，形成一对外部电极并实施极化处理，由此，制作层叠型压电元件的试样。对于各实施例，分别制作1000个试样，并进行后述的评价。
(实施例3～14)
实施例3～14中，在内部电极层的外周经由间隙形成虚拟电极层。虚拟电极层设为与内部电极层相同的组成的Ag-Pd合金。此外，关于间隙宽度W3，实施例3～10中设为平均0.2mm，实施例11～14中，将标准进行改变来制作层叠体试样。
另外，各实施例3～10中，将烧成条件的标准进行改变来制作层叠体试样。特别是关于实施例3～5，将升温速度统一成200℃/h，且将保持温度统一成1000℃之后，对每个实施例变更保持时间。另外，关于实施例6～8，使升温速度比实施例3～5减慢，并设为100℃/h之后，对每个实施例变更保持时间。另外，关于实施例9、10，变更保持温度。将各实施例的详细的烧成条件在表1中表示。
此外，实施例3～14的上述以外的结构与实施例1、2相同，并进行同样的评价。
(比较例1)
比较例1中，与实施例1一样未形成虚拟电极层，但变更了烧成时的条件。具体而言，比实施例1加快升温速度(1500℃/h)，并且缩短保持时间(15min)，制作层叠体试样。比较例1的上述以外的结构与实施例1相同，并进行同样的评价。
(比较例2)
比较例2中，与实施例3一样形成有虚拟电极层，但使烧成时的升温速度比实施例3加快(1500℃/h)，制作层叠体试样。比较2的上述以外的结构与实施例3相同，并进行同样的评价。
(比较例3)
比较例3中，与比较例1一样，制作层叠体试样，在层叠体的内部几乎未形成空孔。但是，比较例3中，在外部电极形成时，在外部电极原料中含有烧毁颗粒，且在外部电极内形成空孔。此外，比较例3中，在外部电极内的空孔的含有率为8％，空孔的平均直径为133nm。
(评价)
空孔的评价
如上述，利用FE-SEM拍摄与图6～图7B所示的解析区域A1～A3对应的截面照片。各区域中的空孔的含有率和空孔径通过利用图像解析式粒度分布测定软件(Mac-View)解析上述截面照片而测定。
裂纹的评价
裂纹的评价通过对于制造后的层叠体试样，利用FE-SEM观察截面而进行。具体而言，通过以下的顺序算出裂纹产生率。首先，从1000个层叠体试样随机提取100个试样，并将其固定于树脂，并对任意的截面进行镜面研磨，由此，得到SEM观察用的试样。然后，对于各试样观察截面时，计数压电体层中的破裂或在压电体层与电极层之间具有剥落等的试样，并算出裂纹产生率。关于裂纹产生率，将10％以下判断为良好的范围。
压电常数d33的测定
各比较例及各实施例的压电常数d33(压电输出常数)使用d33仪表，通过Berlincourt法测定。压电常数d33通过在对压电元件施加振动时，测量产生于元件主体的电荷而算出。此外，在压电体层将PZT设为主成分的情况下，如果压电常数d33为400×10-12C/N以上，则判断为良好。
位移的评价
首先，作为进行位移的评价的前阶段，将协立化学产业株式会社制造的WORLDROCK 830用作粘接剂，在由Ni-Fe合金构成的振动板的表面张贴各实施例的层叠型压电元件试样。振动板的尺寸设为80mm×60mm，粘接剂的涂布量以在所有的实施例及比较例内成为一定的方式控制。将这样得到的振动器件的试样设置于NIKON株式会社制造的DIGIMICRO，并测定施加12V时的位移量。此外，就位移量的测定而言，关于各实施例及比较例，对10个试样进行，将其平均值在表1中表示。关于作为振动器件的位移量，在压电体层以PZT为主成分的情况下，将30μm以上判断为良好。
Figure BDA0002426332720000181
如表1所示，关于比较例1～3，如以往那样，在升温速度较快且保持时间较短的条件下烧成，因此，在层叠体内部几乎未形成空孔，在中央侧空孔和外周侧空孔，含有率几乎没有差别。其结果，比较例1及2中，裂纹产生率较高，压电常数d33和位移量均不能满足基准值。关于比较例3，在外部电极形成有空孔，因此，能够某程度抑制裂纹的产生，但不能满足压电常数d33及位移量的基准值。
与之相对，本发明的实施例1～14中，层叠体内部的空孔的含有率相对于各比较例变高。另外，所有的实施例中，外周侧空孔的含有率Ro比中央侧空孔的含有率Rc变高。其结果，实施例1～14中，裂纹产生率抑制在10％以下，并且位移量变高为30μm以上。根据该结果能够确认到在层叠体内部形成空孔(特别是外周侧空孔)的优越性。
接着，比较各实施例时，形成有虚拟电极层的实施例3～14中，压电常数d33的值比实施例1及2变高，满足基准值。根据该结果能够确认到，通过在间隙间形成空孔，能够抑制挥发成分的流出，并得到较高的压电常数d33。此外，关于比较例2，虽然形成虚拟电极层，但在间隙间未形成空孔，因此，不能防止挥发成分的释放，压电常数d33的值变低。
另外，实施例1～14中，外周侧空孔的含有率Ro与中央侧空孔的含有率Rc的差(Ro-Rc)处于3％～8％的范围内的实施例3～7、10～14中，位移量变高为39μm以上。根据该结果能够确认到，通过将含有率的差(Ro-Rc)设为上述范围内，位移特性进一步提高。
接着，对烧成条件与空孔的含有率的关系性进行考察。关于中央侧空孔及外周侧空孔的含有率，将实施例3～5与实施例6～8比较时，能够确认通过减慢升温速度，含有率变高的倾向。关于保持时间也能够确认到同样的倾向，当延长保持时间时，随之空孔的含有率变高。进一步比较实施例4、9、10时，能够确认到越提高保持温度，空孔的含有率越高的倾向。根据以上的结果可知，为了在层叠体内部形成期望的空孔，只要将升温速度设为200℃/h以下之后，可控制各烧成条件即可。
此外，对于间隙间空孔也能够确认与上述同样的倾向，当减慢升温速度、延长保持时间或提高保持温度时，随之能够确认含有率变高，并且空孔径也变大的倾向。另外，对间隙间空孔的含有率与各特性的关系性考察时，能够确认在间隙间空孔的含有率处于3％～20％的范围内的情况下，能够兼顾裂纹的抑制和良好的压电特性的确保。同样，关于间隙间空孔的平均直径与各特性的关系性也能够确认，在空孔径为40nm以上180nm以下的情况下，能够兼顾裂纹的抑制和良好的压电特性。
另一方面，关于实施例11，间隙间空孔的含有率和空孔径低于上述范围的下限值，因此，与其它的实施例相比，裂纹产生率变高。另外，关于实施例8，间隙间空孔的含有率和空孔径超过上述范围的上限值，因此，挥发成分的流出量较多，与其它的实施例相比，压电常数d33的值较低。根据该结果能够确认到，将间隙间空孔的含有率及空孔径控制在预定的范围内是有效果的。
另外，实施例4、11～14中，当考虑间隙宽度W3与各特性的关系性时能够确认，在间隙宽度W3为0.05mm以上0.2mm以下的情况下，裂纹产生率能够抑制在5％以下。另一方面，间隙宽度W3狭窄的实施例11中，与其它的实施例相比，裂纹产生率变高。作为其原因认为，当间隙宽度W3狭窄时，空孔介在的区域变窄，空孔引起的裂纹抑制效果变弱。
另外，间隙宽度W3较宽的实施例14中，也确认到随着间隙宽度W3的扩张，裂纹产生率变高的倾向。认为当间隙宽度较宽时，难以在压电体层形成空孔。
(实验2)
实验2中，改变压电体层或虚拟电极层的组成，制作层叠型压电元件的试样。
实施例21及22中，变更构成压电体层的材质，实施例21中使用了BFO-BT(铁酸铋-钛酸钡)，实施例22中使用了KNN(铌酸钾钠)。实施例21及22的制造条件与实验1的实施例4相同，但随着变更压电体层的材质，变更烧成时的保持温度。另外，实验2中，也实施了与实验1同样的评价，但在使用了BFO-BT的情况下，压电常数d33的基准值设为200×10-12C/N以上，位移量的基准值设为20μm以上。同样，在使用了KNN的情况下，压电常数d33的基准值设为250×10-12C/N以上，位移量的基准值设为20μm以上。
实施例24中，将虚拟电极层利用组成与内部电极层不同的Ag-Pd合金构成。具体而言，内部电极层的组成为Ag90wt％-Pd10wt％，与之相对，虚拟电极层中，提高Pd比率并设为Ag80wt％-Pd20wt％。此外，实施例23是用于与实施例24对比的实施例，将内部电极层和虚拟电极层以相同的组成构成。关于实验2的各实施例，将评价其特性等的结果在表2中表示。
(比较例21、22)
比较例21及22是与实施例21及22对应的比较例，使用BFO-BT或KNN形成压电体层。但是，比较例21及22中，未形成虚拟电极层，另外，关于烧成，也如以往那样，在升温速度较快且保持时间较短的条件下实施。比较例21及22中的上述以外的结构与实施例21及22相同。将评价结果在表2中表示。
Figure BDA0002426332720000221
如表2所示，关于比较例21及22，在层叠体内部几乎未形成空孔，在中央侧空孔和外周侧空孔，含有率几乎没有差。其结果，裂纹产生率较高，压电常数d33和位移量均不能满足基准值。
与之相对，实施例21及22中，层叠体内部的空孔的含有率比比较例21及22变高。另外，外周侧空孔的含有率Ro比中央侧空孔的含有率Rc变高。其结果，实施例21及22中，裂纹产生率抑制在10％以下。另外，实施例21及22中，压电常数d33和位移量均满足基准值。根据该结果能够确认到，即使在改变压电体层的组成的情况下，也能够抑制裂纹的产生，得到压电特性优异的层叠型压电元件。
另外，当比较实施例23与24时能够确认，改变了虚拟电极层的组成的实施例24中，间隙间空孔的含有率比实施例23高，空孔径也变大。作为该原因，认为在内部电极层和虚拟电极层改变了组成，由此，各电极层拉拽压电体层的力产生差，容易在间隙间形成空孔。此外，实施例23及24均能够充分抑制裂纹的产生，并满足压电常数d33的基准值和位移量的基准值。因此，能够确认到即使在利用不同种类材质构成虚拟电极层的情况下，也实现与利用同质材料构成的情况相同的作用效果。

Claims (10)

1.一种层叠型压电元件，其中，
具有：
层叠体，其具有沿着包含相互正交的第一轴和第二轴的平面形成的压电体层和层叠于所述压电体层的内部电极层；和
侧面电极，其形成于与所述层叠体的所述第一轴垂直的侧面，
所述内部电极层具有露出于所述层叠体的一侧面的引出部，并且在所述引出部与所述侧面电极电连接，
在所述层叠体的内部，在位于所述内部电极层的外周部的所述压电体层存在的外周侧空孔的含有率Ro比在所述层叠体的中央部存在的中央侧空孔的含有率Rc高。
2.根据权利要求1所述的层叠型压电元件，其中，
在所述层叠体的内部，所述外周侧空孔的含有率Ro与所述中央侧空孔的含有率Rc的差Ro-Rc为2％以上15％以下。
3.根据权利要求1所述的层叠型压电元件，其中，
在所述层叠体的内部，所述外周侧空孔的含有率Ro与所述中央侧空孔的含有率Rc的差Ro-Rc为3％以上8％以下。
4.根据权利要求1～3中任一项所述的层叠型压电元件，其中，
在所述压电体层的所述平面，在所述内部电极层的所述引出部以外的外周部处，经由间隙形成有虚拟电极层。
5.根据权利要求4所述的层叠型压电元件，其中，
在所述层叠体的内部，
在与所述内部电极层与所述虚拟电极层之间的所述间隙对应的所述压电体层处，形成有间隙间空孔。
6.根据权利要求5所述的层叠型压电元件，其中，
在与所述间隙对应的所述压电体层，所述间隙间空孔的含有率为3％以上20％以下。
7.根据权利要求4所述的层叠型压电元件，其中，
所述间隙的宽度为0.05mm以上0.2mm以下。
8.根据权利要求5所述的层叠型压电元件，其中，
所述间隙间空孔的平均直径为0.04μm以上0.18μm以下。
9.根据权利要求6所述的层叠型压电元件，其中，
所述间隙间空孔的平均直径为0.04μm以上0.18μm以下。
10.根据权利要求7所述的层叠型压电元件，其中，
所述间隙间空孔的平均直径为0.04μm以上0.18μm以下。
CN202010221736.7A 2019-03-28 2020-03-26 层叠型压电元件 Withdrawn CN111755589A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019064827A JP2020167226A (ja) 2019-03-28 2019-03-28 積層型圧電素子
JP2019-064827 2019-03-28

Publications (1)

Publication Number Publication Date
CN111755589A true CN111755589A (zh) 2020-10-09

Family

ID=72604885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010221736.7A Withdrawn CN111755589A (zh) 2019-03-28 2020-03-26 层叠型压电元件

Country Status (4)

Country Link
US (1) US20200313069A1 (zh)
JP (1) JP2020167226A (zh)
CN (1) CN111755589A (zh)
DE (1) DE102020108573B4 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007651A1 (en) * 2001-07-03 2003-01-09 Murata Manufacturing Co., Ltd. Piezoelectric electroacoustic transducer and manufacturing method of the same
JP2004063911A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 積層型圧電素子及び噴射装置
JP2005286014A (ja) * 2004-03-29 2005-10-13 Denso Corp 導電ペースト
CN101978520A (zh) * 2008-01-23 2011-02-16 埃普科斯股份有限公司 压电多层部件
CN102113142A (zh) * 2008-07-29 2011-06-29 京瓷株式会社 层叠型压电元件、使用该层叠型压电元件的喷射装置以及燃料喷射系统
CN102473834A (zh) * 2009-07-28 2012-05-23 京瓷株式会社 层叠型压电元件及使用该层叠型压电元件的喷射装置以及燃料喷射系统
JP2014183054A (ja) * 2013-03-15 2014-09-29 Ricoh Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置、画像形成装置及び圧電素子の製造方法
JP2016066677A (ja) * 2014-09-24 2016-04-28 京セラ株式会社 積層型圧電素子、圧電アクチュエータおよびこれを備えたマスフローコントローラ
CN107240639A (zh) * 2017-07-27 2017-10-10 苏州攀特电陶科技股份有限公司 预防裂纹扩展的致动器、制备方法及终端

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545639B2 (ja) 1990-07-30 1996-10-23 富士通株式会社 積層型圧電素子
EP1930962B1 (en) 2005-08-29 2013-03-20 Kyocera Corporation Layered piezoelectric element and injection device using the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007651A1 (en) * 2001-07-03 2003-01-09 Murata Manufacturing Co., Ltd. Piezoelectric electroacoustic transducer and manufacturing method of the same
JP2003018695A (ja) * 2001-07-03 2003-01-17 Murata Mfg Co Ltd 圧電型電気音響変換器およびその製造方法
JP2004063911A (ja) * 2002-07-30 2004-02-26 Kyocera Corp 積層型圧電素子及び噴射装置
JP2005286014A (ja) * 2004-03-29 2005-10-13 Denso Corp 導電ペースト
CN101978520A (zh) * 2008-01-23 2011-02-16 埃普科斯股份有限公司 压电多层部件
CN102113142A (zh) * 2008-07-29 2011-06-29 京瓷株式会社 层叠型压电元件、使用该层叠型压电元件的喷射装置以及燃料喷射系统
CN102473834A (zh) * 2009-07-28 2012-05-23 京瓷株式会社 层叠型压电元件及使用该层叠型压电元件的喷射装置以及燃料喷射系统
JP2014183054A (ja) * 2013-03-15 2014-09-29 Ricoh Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置、画像形成装置及び圧電素子の製造方法
JP2016066677A (ja) * 2014-09-24 2016-04-28 京セラ株式会社 積層型圧電素子、圧電アクチュエータおよびこれを備えたマスフローコントローラ
CN107240639A (zh) * 2017-07-27 2017-10-10 苏州攀特电陶科技股份有限公司 预防裂纹扩展的致动器、制备方法及终端

Also Published As

Publication number Publication date
US20200313069A1 (en) 2020-10-01
DE102020108573A1 (de) 2020-10-01
DE102020108573B4 (de) 2022-01-13
JP2020167226A (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
JP7503253B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5998724B2 (ja) 積層セラミックコンデンサ
CN111509118A (zh) 层叠型压电元件
WO2005093866A1 (ja) 積層型圧電素子及びその製造方法
JP4925825B2 (ja) 積層型電子部品及びこれを用いた噴射装置
JP5052175B2 (ja) 積層圧電アクチュエータおよび液体吐出ヘッド
JP5027448B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP4817610B2 (ja) 積層型圧電素子およびその製造方法ならびにこれを用いた噴射装置
JP4956054B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP5289322B2 (ja) 積層型圧電素子、これを用いた噴射装置及び積層型圧電素子の製造方法
JP2009200359A (ja) 積層型圧電素子
CN111755589A (zh) 层叠型压电元件
JP5200331B2 (ja) 積層型圧電素子
JP4925563B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
CN112635648A (zh) 层叠型压电元件
JP2001308402A (ja) セラミックス圧電素子
JP4868707B2 (ja) 積層型圧電素子および噴射装置
CN111755590A (zh) 层叠型压电元件
JP5153095B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
WO2023157523A1 (ja) 積層型圧電素子及び電子機器
JP5855509B2 (ja) 圧電／電歪膜型素子及び圧電／電歪膜型素子を製造する方法
JP4986486B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP2006156690A (ja) 積層型圧電素子およびこれを用いた噴射装置
JP2007266566A (ja) 積層圧電アクチュエータ、その製造方法、および印刷ヘッド
JP4873837B2 (ja) 積層型圧電素子および噴射装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201009