JP5069112B2 - 多層構成素子およびその製造方法 - Google Patents

多層構成素子およびその製造方法 Download PDF

Info

Publication number
JP5069112B2
JP5069112B2 JP2007524175A JP2007524175A JP5069112B2 JP 5069112 B2 JP5069112 B2 JP 5069112B2 JP 2007524175 A JP2007524175 A JP 2007524175A JP 2007524175 A JP2007524175 A JP 2007524175A JP 5069112 B2 JP5069112 B2 JP 5069112B2
Authority
JP
Japan
Prior art keywords
internal electrode
multilayer
multilayer component
ceramic substrate
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007524175A
Other languages
English (en)
Other versions
JP2008508737A (ja
Inventor
フローリアン ハインツ
ラゴスニッヒ ジグリット
リーマー シュテフェン
ゼドルマイアー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2008508737A publication Critical patent/JP2008508737A/ja
Application granted granted Critical
Publication of JP5069112B2 publication Critical patent/JP5069112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/87Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Description

本発明は多層構成素子およびその製造方法に関する。
圧電アクチュエータおよび強誘電体アクチュエータを包含する多層構成素子の用途にとって構成素子の機械的な固有の剛性が重要な役割を担う。
WO 99/12865からチタン酸ジルコン酸鉛を基礎とする圧電セラミック材料が公知である。ペロブスカイト構造A2+4+3を有するチタン酸ジルコン酸鉛においては、強誘電性の活性の化合物との部分的な置換によって、材料の得ようとされる安定性が達成され、それと同時に焼結温度を低下させることができる。
解決すべき課題は、可能な限り低い電圧において大きい変位距離を達成する多層構成素子を提供することである。
この課題は多層構成素子およびその製造に関して、それぞれの独立請求項に記載されている特徴によって解決される。
以下の特徴を有する多層構成素子が提案される。すなわち、セラミック基体およびこのセラミック基体内に配置されている少なくとも1つの内部電極を有し、内部電極が複数の孔を有する、多層構成素子が提案される。
その種の多層構成素子は、横軸方向の収縮に対する内部電極の剛性が部分的にまたは完全に低減され、それにより多層構成素子が軸方向に変位している間に内部電極の殆ど妨害の無い横軸方向の横方向収縮が実現されるという利点を有する。それと同時に横軸方向の収縮によって、印加される電圧が等しければ多層構成素子のより大きい軸方向の変位距離が達成される。
有利には、複数の孔が設けられている内部電極は焼結の間に常に収縮しようとする基体のセラミックに対して機械的に抵抗することがより少ないので、多層構成素子をより密に焼結することができる。焼結密度がより高いことによって電気的な特性も改善されるので、したがってこのようなより高い焼結密度は有利である。さらにより高い焼結密度はより大きい変位距離も実現する。このことは圧電アクチュエータの場合、用途によっては殊に有利である。
多層構成素子を製造するために、セラミックフィルムが準備され、このセラミックフィルム上に内部電極が有利にはペーストの形でプリントされることが提案される。フィルムは積層化されてから切断されるか、最初に切断されて、次に積層化される。そのようにして得られた多層構成素子が続けて焼結される。
有利には、内部電極材料として銀パラジウム混合物が使用され、この際有利には銀の重量の割合が60〜80%であり、パラジウムの重量の割合が20〜40%である。
この混合物からペーストが形成され、このペーストが積層化すべきセラミックフィルム上にプリントされる。そのようにして得られた構成素子が1120℃〜1220℃の温度、有利には1170℃の温度で焼結され、焼結工程の間に内部電極材料は網状の構造が生じる程に十分に軟化される。
殊に有利には、セラミック基体が焼結され、それと同時に内部電極に複数の孔が形成される程度でセラミック基体の焼結温度と僅かに異なる液相線温度を有する内部電極材料が使用される。複数の小さい孔を内部電極内に形成できる場合には有利である。この際、内部電極の孔をより小さく形成すればするほど、内部電極の電解密度はより均一になる。
択一的に内部電極材料として銅または銅合金を使用することができる。材料はペーストの形でシルクスクリーン法を用いてセラミックフィルム上に塗布され、この際有利には10〜20μmの直径を有する孔ないし中断部を有する内部電極の印刷パターンが得られるシルクスクリーンが使用される。フィルムを積層化した後に、この積層化により得られた構成素子が1000℃〜1100℃、有利には1050℃の温度で焼結される。
以下では多層構成素子を有利な実施例に基づき詳細に説明する。ここで、
図1は、複数の孔が設けられている内部電極に接している圧電セラミック層を有する多層圧電アクチュエータを示し、
図2は複数の孔が設けられている電極の拡大図を示し、
図3は複数の孔が設けられている内部電極の2次元の写真を示し、
図4は、複数の孔によって生じる内部電極の中断度合い、多層アクチュエータに印加される電圧、多層アクチュエータの変位距離が好適で最適に調節されているグラフを示す。
所与の構成部材幾何学および所定のセラミック材料ならびに内部電極材料において、多層構成素子の剛性をどのように能動的に変化させることができるかを説明する。
テストを目的として、例えば力測定場または変位測定場において、多層アクチュエータの剛性が測定された。その際に測定から得られた積分された構成部材剛性値には1:1でセラミックの弾性があるものとみなされた。換言すれば、セラミックにドナーがドープされていたか、アクセプタがドープされていたかに応じて、より高い剛性値はより硬いセラミックを表した。この考察から、殊にセラミック(セラミックレセプター)の組成に関して、多層圧電アクチュエータのE加群、したがって構成部材剛性を調節することが試みられた。
しかしながら一般的に多層構成素子の剛性Kを最初の段階では次式により評価することができる。
Figure 0005069112
ここで、YはE加群であり、Aは断面積であり、lは多層構成素子または多層構成素子の活性の基体の長さである。
以下では、多層構成素子が多層圧電アクチュエータを有することを前提とするが、例えば多層コンデンサまたはセラミックを含有する他の多層構成素子のような別の多層構成素子も同様に考えられる。
図1に示されている多層圧電アクチュエータPの固有剛性はE加群Y、および多層圧電アクチュエータPの断面積Aに直接比例するが、多層圧電アクチュエータの長さlには間接比例する。断面Aおよび長さlはそれぞれの用途によって設定されており、したがって多層圧電アクチュエータの用途に応じた設計によって決定されている。したがって構成材料剛性を調節するためには、E加群Yの変更のみが残されている。このE加群Yは、セラミック基体ないし積層化されたセラミック層1の配置構成、少なくとも1つの内部電極2および複数の内部電極2の内部電極結合体に依存する積分されたE加群である。つまり積分された構成部材E加群Yは一方ではセラミック材料自体によって決定され、他方では内部電極2の材料および幾何学によって決定される。
電圧が印加されると変位することが圧電性/誘電性材料の特性である。通常の場合、空間方向、例えば軸方向(下の矢印)への変位により、この変位方向に対して横軸方向の収縮(上の矢印)または空間方向における横方向の収縮も生じる。一貫して延びる内部電極を有する多層圧電アクチュエータにおいては、内部電極が機械的な対抗手段としてこの横方向の収縮を妨げ、またそれにより内部電極を有していないモノリシックな平行六面体に比べて横方向の収縮、したがって構成部材の変位も低減する。
すなわち本発明によれば、横方向の収縮を容易にするために内部電極2に複数の孔が設けられている。ここで、これらの孔は内部電極を完全に貫通している必要はなく、有利には孔を相当の凹部としても実現することができる。
2つのパラメータである内部電極2の厚さdおよび中断度合い3D、すなわち内部電極の面単位毎の内部電極における孔3の数を介して、多層圧電アクチュエータの積分されたE加群、したがって所定の幾何学におけるその剛性を変更することができる。断面の研磨面において、中断度合い3Dは内部電極内部の電極材料を含有しない領域として表われる。すなわち構成部材剛性を適合させるために2つのパラメータ、内部電極2の厚さdおよび内部電極の中断度合い3Dが設けられている。
この際有利には、内部電極の厚さが可能な限り薄く保たれる。何故ならば、この措置により一方では僅かな量の電極材料を使用すればよく、したがってコストが低減され、他方では多層構成素子の比較的高い焼結密度を達成できるからである。多層圧電アクチュエータは有利には、電圧源および電流源との電気的な接続を確立するために、内部電極が導電性のコンタクト層と接続されるよう構成されている。
図2は本発明による内部電極2の構造を示す。白い環状の領域は孔3を表す。中断度合い3Dを以下のように式として表すことができる:
Figure 0005069112
ここで、ALは孔の面積または有利には孔の平均面積(平方メートル)であり、Nは孔の数であり、bは内部電極の一辺の長さである。中断度合いはパーセントで表される。
複数の孔が設けられている内部電極2を、内部電極材料の液相線温度に関する最高焼結温度の適切な熱処理経過で製造することができる。内部電極材料の液相線温度および多層圧電アクチュエータの最大焼結温度を調節することによりその温度差が小さくなればなるほど内部電極はますます縮まり、その結果図2または図3のように内部電極の全体的に孔が設けられている構造が焼結の間に生じる。勿論この際には、最高焼結温度に達したときに内部電極が軟化するために、それ自体既知の内部電極材料の液相線温度は多層圧電アクチュエータの最高焼結温度を上回っていなければならない。
複数の孔が設けられている内部電極2を有する電気的な構成素子を製造するために、圧電特性を有するセラミック材料、例えばジルコン酸チタン酸鉛を含有するフィルムが準備される。しかしながら、他の組成を有する圧電的に活性のセラミック材料、例えばジルコン酸チタン酸鉛およびニッケルニオブ酸鉛からなる混合物、ならびに鉛を含有しない材料、例えばニオブ酸ナトリウムカリウムも使用することができる。
内部電極を製造するためにフィルムはシルクスクリーン法により有利には銀60〜95重量%とパラジウム5〜40重量%の割合の銀とパラジウムの混合物を含有するペーストを用いてプリントされる。殊にそれぞれの材料の70:30の重量の比率により殊に良好な特性が得られる。この重量の比率の変更に基づき、電気的な構成素子の製造に必要とされる処理温度を整合させることができ、異なる焼結温度を有する異なるセラミック材料において、内部電極2の網状の構造を形成、調整し、それと同時にセラミックの十分な焼結密度が達成される。
実施形態によれば、セラミックフィルム上へのシルクスクリーン印刷のために準備されるペーストは銅または銅合金を含有する。シルクスクリーンは、銅層にそれぞれ約10〜20μmの直径を有する円形の中断部ないし孔が設けられる印刷パターンが生じるようにコーティングされる。
銀・パラジウムペーストまたは銅ペーストまたは銅合金ペーストを用いてプリントされたフィルムは、電気的な構成素子の機能に相当する積層体が生じるように焼結され相互に押圧される。
フィルムおよび金属ペーストに含有されている有機結合剤を燃焼させた後に、前述の混合物、すなわち銀もパラジウムも内部電極として含有する構成素子が1170℃の温度に加熱され、この温度に2時間保持される。この温度は銀・パラジウム混合物の混合比に依存する液相線温度以下であり、この液相線温度は銀70%とパラジウム30%の混合比に対しては1228℃である。セラミックが焼結され、内部電極に所望の網状の構造が形成される。
銅または銅合金を内部電極として含有する構成素子は有機結合剤の燃焼後に1050℃に加熱され、その温度に2時間保持され、その間に焼結される。銅電極の網状の構造は適切なシルクスクリーンを用いるプリントにより生じる。
図3は熱処理によって網状に構成されている内部電極のREM画像を示す。
焼結の際に期待される孔3の数およびその総面積を試験結果からの経験値によって求めることができ、孔の形成は焼結の際の温度および圧力ならびに内部電極の材料に影響される。
図4は、中断度合いUGに依存する内部電極の剛性の変化を表す曲線Kを定性的に示す。曲線Vは多層圧電アクチュエータの所定の変位距離Lを達成するために多層圧電アクチュエータに印加される電圧を示す。曲線Lは、一定の電圧により達成される種々の変位距離を示す。付加的に、曲線LおよびVの形状は内部電極の中段度合いないし内部電極の剛性Kに依存する。曲線V,KおよびLは全て異なる物理的な特性量に関係するので、グラフの左の軸には特定の単位を示していない。殊に、内部電極が図4に示されている最適な範囲OB内の中断度合いを有することは有利である。何故ならば、ここでは曲線Vの一番低い点、すなわち低い電圧が曲線Lの一番高い点、すなわち大きい変位距離に対応するからである。145Vの最小電圧において多層圧電アクチュエータの40μmの最大変位距離を達成するために、約30%の中断度合い(定性的に下側の水平軸においてxでマークされている)UGが適していることが分かった。
内部電極の円形状の孔の直径が10μm〜15μmにある、および/または、非円形状の孔の面積が約50〜90μm2にある場合には有利である。この比較的小さい大きさは、孔に不所望且つ妨害的な電界が生じることを回避する。この措置により、内部電極全体にわたる電界を均質なものとして考察することができる。したがってこの種の小さい孔に関しては、それらの孔を焼結の間に本発明による製造方法により形成することは有利である。何故ならば、シルクスクリーン法によってこの種の小さい孔を実現することは困難だからである。
セラミック基体ないしその誘電体層またはセラミック層の焼結密度は内部電極の幾何学的な構造と関連している。内部電極が一貫したものである場合には、これらの内部電極は焼結の間にセラミック基体が収縮しようとすることに強く抵抗する。これに対し孔が設けられている内部電極を用いることにより、傾向上比較的高い焼結密度を有する多層構成素子を製造することができる。何故ならば、内部電極はセラミック基体の縮小に対しあまり抵抗しないからである。焼結密度が比較的高いということは、セラミック材料の細孔の除去ないし自由な粒子表面の低減を伴いながら比較的大きい粒子の成長が実現され、この際一般的には焼結ボディの全ての自由なエンタルピーを低減させる表面エネルギないし粒界エネルギの低減が得られるという利点を有する。したがって、例えばより均質な電解分布および多層圧電アクチュエータの予測可能な変位特性が保証されるので、焼結された多層圧電アクチュエータの電気的な特性は改善される。したがって比較的高い焼結密度は多層圧電アクチュエータに対してのみでなく、例えば多層コンデンサにとっても殊に有用である。
複数の孔が設けられている内部電極に接している圧電セラミック層を有する多層圧電アクチュエータ。 複数の孔が設けられている電極の拡大図。 複数の孔が設けられている内部電極の2次元の写真。 複数の孔によって生じる内部電極の中断度合い、多層アクチュエータに印加される電圧、多層アクチュエータの変位距離が好適で最適に調節されているグラフ。
符号の説明
1 セラミック層、 2 内部電極、 3 内部電極の孔、 A 圧電アクチュエータの断面積、 l 圧電アクチュエータの長さ、 b 内部電極の一辺の長さ、 P 圧電アクチュエータ

Claims (10)

  1. 多層構成素子(P)において、
    セラミック基体と、
    該セラミック基体内に配置されている少なくとも1つの内部電極(2)とを有し、該内部電極が複数の孔(3)を有し、
    前記内部電極(2)は、該内部電極(2)の液相線温度が、多層構成素子を焼結する際の温度よりも高くなるように選定されている混合比を有する材料を有し、
    前記孔(3)は前記焼結時に形成されていることを特徴とする、多層構成素子。
  2. 前記内部電極(2)は多層構成素子の横方向収縮により伸長する、請求項1記載の多層構成素子(P)。
  3. 多層構成素子(P)は多層圧電アクチュエータである、請求項1または2記載の多層構成素子。
  4. 前記セラミック基体は複数の内部電極(2)を有する、請求項1から3までのいずれか1項記載の多層構成素子。
  5. 前記内部電極(2)は銀とパラジウムの混合物を含有し、ここで銀の重量の割合は60〜95%であり、パラジウムの重量の割合は5〜40%である、請求項1から4までのいずれか1項記載の多層構成素子。
  6. 前記内部電極(2)は銅または銅合金を含有する、請求項1から5までのいずれか1項記載の多層構成素子。
  7. 少なくとも1つの内部電極(2)は、前記セラミック基体の焼結と、前記内部電極内の複数の孔の形成が同時に達成される程度で前記セラミック基体(P)の焼結温度よりも前記内部電極(2)の液相線温度が高くなるように選定されている混合比を有する材料を有する、請求項1から6までのいずれか1項記載の多層構成素子。
  8. 内部電極(2)およびセラミック基体を有する多層構成素子(P)の製造方法において、
    前記セラミック基体が焼結され、同時に前記内部電極に複数の孔(3)が形成される程度で前記セラミック基体の焼結温度よりも前記内部電極(2)の液相線温度が高くなるように選定されている混合比を有する内部電極材料を使用することを特徴とする、製造方法。
  9. 前記内部電極材料として銀とパラジウムの混合物を使用し、ここで銀の重量の割合は60〜80%であり、パラジウムの重量の割合は20〜40%であり、多層構成素子を1178℃〜1278℃の温度で焼結する、請求項8記載の方法。
  10. 多層構成素子(P)として多層圧電アクチュエータを形成する、請求項8または9記載の方法。
JP2007524175A 2004-08-05 2005-08-05 多層構成素子およびその製造方法 Expired - Fee Related JP5069112B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004038103.8 2004-08-05
DE102004038103A DE102004038103A1 (de) 2004-08-05 2004-08-05 Vielschichtbauelement und Verfahren zu dessen Herstellung
PCT/DE2005/001389 WO2006012891A1 (de) 2004-08-05 2005-08-05 Vielschichtbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2008508737A JP2008508737A (ja) 2008-03-21
JP5069112B2 true JP5069112B2 (ja) 2012-11-07

Family

ID=35044666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007524175A Expired - Fee Related JP5069112B2 (ja) 2004-08-05 2005-08-05 多層構成素子およびその製造方法

Country Status (5)

Country Link
US (1) US7692368B2 (ja)
EP (2) EP1774603B1 (ja)
JP (1) JP5069112B2 (ja)
DE (1) DE102004038103A1 (ja)
WO (1) WO2006012891A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020329A1 (de) * 2004-04-26 2005-11-10 Epcos Ag Elektrische Funktionseinheit und Verfahren zu deren Herstellung
DE102005017108A1 (de) * 2005-01-26 2006-07-27 Epcos Ag Piezoelektrisches Bauelement
JP5256804B2 (ja) * 2008-03-19 2013-08-07 Tdk株式会社 圧電磁器及びそれを用いた圧電素子
DE102008029426A1 (de) 2008-06-23 2010-01-07 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements, Vielschichtbauelement und Schablone
JP5496210B2 (ja) * 2009-08-27 2014-05-21 京セラ株式会社 積層型圧電素子およびこれを用いた噴射装置ならびに燃料噴射システム
US9801590B2 (en) 2011-05-17 2017-10-31 University Health Network Breathing disorder identification, characterization and diagnosis methods, devices and systems
DE102011113496A1 (de) 2011-09-15 2013-03-21 Epcos Ag Vielschichtbauelement und Verfahren zu dessen Herstellung
WO2013157293A1 (ja) * 2012-04-19 2013-10-24 日本碍子株式会社 膜型圧電/電歪素子
JP2014072329A (ja) * 2012-09-28 2014-04-21 Taiheiyo Cement Corp 圧電素子の製造方法
US10506969B2 (en) 2015-11-03 2019-12-17 University Health Network Acoustic upper airway assessment system and method, and sleep apnea assessment system and method relying thereon

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094078B1 (en) * 1982-05-11 1988-11-02 Nec Corporation Multilayer electrostrictive element which withstands repeated application of pulses
US4803763A (en) * 1986-08-28 1989-02-14 Nippon Soken, Inc. Method of making a laminated piezoelectric transducer
JPS63142875A (ja) * 1986-12-05 1988-06-15 Sumitomo Special Metals Co Ltd 圧電積層アクチユエ−タ−
JP2567046B2 (ja) * 1987-09-25 1996-12-25 日立金属株式会社 積層型変位素子
JPH0352211A (ja) * 1989-07-20 1991-03-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2893741B2 (ja) * 1989-08-02 1999-05-24 日本電気株式会社 電歪効果素子
JP3043387B2 (ja) * 1990-10-01 2000-05-22 日立金属株式会社 積層型変位素子
JPH0855753A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
CN1096439C (zh) 1997-09-05 2002-12-18 创新陶瓷工程技术公司 高效压电陶瓷
DE19946836A1 (de) * 1999-09-30 2000-11-09 Bosch Gmbh Robert Piezoaktor und ein Verfahren zu dessen Herstellung
DE10006352A1 (de) * 2000-02-12 2001-08-30 Bosch Gmbh Robert Piezoelektrischer Keramikkörper mit silberhaltigen Innenelektroden
JP2002075774A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 電子部品
JP2002198250A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
JP2002208533A (ja) * 2001-01-09 2002-07-26 Matsushita Electric Ind Co Ltd 積層セラミック電子部品とその製造方法
EP1502310B1 (de) * 2002-05-06 2008-11-12 Epcos Ag Piezoaktor und verfahren zu dessen herstellung
US7633214B2 (en) * 2003-09-24 2009-12-15 Kyocera Corporation Multi-layer piezoelectric element
CN101694865B (zh) * 2004-03-09 2013-03-20 京瓷株式会社 叠层型压电元件及其制造方法

Also Published As

Publication number Publication date
US7692368B2 (en) 2010-04-06
US20080030105A1 (en) 2008-02-07
WO2006012891A1 (de) 2006-02-09
EP2256836A2 (de) 2010-12-01
JP2008508737A (ja) 2008-03-21
EP1774603A1 (de) 2007-04-18
EP2256836B1 (de) 2012-10-10
EP1774603B1 (de) 2013-03-20
DE102004038103A1 (de) 2006-02-23
EP2256836A3 (de) 2011-01-05

Similar Documents

Publication Publication Date Title
JP5069112B2 (ja) 多層構成素子およびその製造方法
JP7167227B2 (ja) 積層セラミックコンデンサ
JP2018107239A (ja) 積層セラミックコンデンサ及びその製造方法
US20200243745A1 (en) Multilayer piezoelectric element
JP4885869B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
WO2013186172A1 (en) A capacitive structure
JP5718910B2 (ja) 圧電素子
JP2006203070A (ja) 積層型圧電素子
KR20220106097A (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
JPWO2006001334A1 (ja) 積層型電子部品及びこれを用いた噴射装置
JP6609137B2 (ja) セラミック電子部品、及びその製造方法
CN103227278A (zh) 层叠型压电元件
JP2016143764A (ja) 積層コンデンサ
JP4635439B2 (ja) 積層型圧電体素子及びその製造方法
TWI333663B (ja)
JP2013035746A (ja) セラミック組成物及び該セラミック組成物を含む積層セラミック電子部品
JP5289322B2 (ja) 積層型圧電素子、これを用いた噴射装置及び積層型圧電素子の製造方法
JP2009200359A (ja) 積層型圧電素子
JP4670260B2 (ja) 積層型電子部品
JP2013518422A (ja) 圧電素子
JP2009200358A (ja) 積層型圧電素子
JP7427380B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP2971993B2 (ja) 積層セラミックコンデンサ
US20200313067A1 (en) Multilayer piezoelectric element
WO2018151029A1 (ja) コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees