JP2020150018A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020150018A
JP2020150018A JP2019043884A JP2019043884A JP2020150018A JP 2020150018 A JP2020150018 A JP 2020150018A JP 2019043884 A JP2019043884 A JP 2019043884A JP 2019043884 A JP2019043884 A JP 2019043884A JP 2020150018 A JP2020150018 A JP 2020150018A
Authority
JP
Japan
Prior art keywords
main
main terminal
terminal
heat sink
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019043884A
Other languages
English (en)
Other versions
JP7095632B2 (ja
Inventor
翔一朗 大前
Shoichiro Omae
翔一朗 大前
寛 石野
Hiroshi Ishino
寛 石野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019043884A priority Critical patent/JP7095632B2/ja
Priority to CN202080027821.8A priority patent/CN113661567B/zh
Priority to PCT/JP2020/005569 priority patent/WO2020184051A1/ja
Publication of JP2020150018A publication Critical patent/JP2020150018A/ja
Priority to US17/469,091 priority patent/US11996344B2/en
Application granted granted Critical
Publication of JP7095632B2 publication Critical patent/JP7095632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】インダクタンスを低減できる半導体装置を提供すること。【解決手段】ヒートシンク５０Ｅは、主端子６１Ｅを介して、半導体素子４０に接続されている。主端子６１Ｅは、エミッタ電極４１Ｅに接続された接続部６２Ｅと、接続部に連なり、ヒートシンク５０Ｃと対向する対向部６４Ｅと、接続部６２Ｅとは反対で対向部６４Ｅに連なり、主端子６１Ｃと並んで配置された非対向部６５Ｅを有している。リードフレーム６０は、主端子６１Ｃ及び非対向部６５Ｃの少なくとも一方を複数有している。主端子６１Ｃ及び非対向部６５Ｃは、側面が互いに対向するように交互に並んで配置され、互いに対向する側面の組を複数有している。【選択図】図６

Description

この明細書における開示は、半導体装置に関する。
特許文献１には、半導体装置が開示されている。半導体装置は、第１主電極及び第２主電極を有する半導体素子と、半導体素子を挟むように配置された放熱部材と、対応する主電極に電気的に接続された主端子を備えている。
半導体装置は、放熱部材として、第１主電極側に配置された第１放熱部材と、第２主電極側に配置された第２放熱部材を備えている。半導体装置は、主端子として、第１主電極に電気的に接続された第１主端子と、第２主電極に電気的に接続された第２主端子を備えている。
特開２０１５−８２６１４号公報
特許文献１の半導体装置では、第１主端子が第１放熱部材から延設され、第２主端子が第２放熱部材から延設されている。そして、第１放熱部材が第１主電極に接続され、第２放熱部材がターミナルを介して第２主電極に接続されている。第１放熱部材と第２放熱部材との間には、半導体素子及びターミナルが介在している。また、半導体装置は、第１主端子及び第２主端子をそれぞれ１つ有している。インダクタンスのさらなる低減が求められている。
開示されるひとつの目的は、インダクタンスを低減できる半導体装置を提供することにある。
ここに開示された半導体装置は、
主電極（４１）として一面側に第１主電極（４１Ｃ）を有し、一面とは厚み方向において反対の裏面側に第２主電極（４１Ｅ）を有する少なくともひとつの半導体素子（４０）と、
半導体素子を挟むように配置された放熱部材（５０）であって、一面側に配置され、第１主電極に接続された第１放熱部材（５０Ｃ）、及び、裏面側に配置された第２放熱部材（５０Ｅ）と、
対応する主電極に電気的に接続された主端子（６１）であって、第１放熱部材に接続された第１主端子（６１Ｃ）、及び、第２主電極に接続された第２主端子（６１Ｅ）を含むリードフレーム（６０）と、
を備えている。
この半導体装置において、第２主端子は、第２主電極との接続部（６２Ｅ）と、接続部から延設された部分であって、接続部に連なり、第１放熱部材と対向する対向部（６４Ｅ）、及び、接続部とは反対で対向部に連なり、厚み方向に直交する一方向において第１主端子と並んで配置された非対向部（６５Ｅ）を有し、
第２放熱部材は、第２主端子を介して、半導体素子に接続されており、
リードフレームは、第１主端子及び第２主端子の非対向部の少なくとも一方を複数有し、
第１主端子及び第２主端子の非対向部は、側面が互いに対向するように交互に並んで配置され、互いに対向する側面の組を複数有している。
開示された半導体装置によると、主端子を含むリードフレームが、放熱部材とは別部材として設けられている。第２主端子は、第２放熱部材と半導体素子の間に配置され、第２電極に接続されている。第１放熱部材は、第１主電極と同電位の部分である。第１放熱部材と対向する第２主電極と同電位の部分として、第２主端子の対向部がもっとも近くなる。また、第１主端子と第２主端子の非対向部とは、側面が互いに対向するように交互に配置されている。第１主端子と第２主端子（非対向部）とは、対向する側面の組を複数有している。この結果、インダクタンスを低減できる半導体装置を提供することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲及びこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、及び効果は、後続の詳細な説明、及び添付の図面を参照することによってより明確になる。
第１実施形態の半導体装置が適用される電力変換装置の概略構成を示す図である。 半導体装置を示す斜視図である。 封止樹脂体内の要素を示した斜視図である。 図２をＡ方向から見た平面図である。 図３をＢ方向から見た平面図である。 図２のVI-VI線に沿う断面図である。 図２のVII-VII線に沿う断面図である。 リードフレームの接続状態を示す斜視図である。 各ヒートシンク及びリードフレームの位置関係を示す斜視図である。 比較例を示す断面図である。 インダクタンス低減を示す図である。 インダクタンス低減を示す図である。 変形例を示す平面図である。 変形例を示す模式的な平面図である。 熱抵抗低減を示す図である。 第２実施形態の半導体装置を示す平面図であり、図５に対応している。 第３実施形態の半導体装置において、半導体素子周辺を示す断面図である。 変形例を示す断面図である。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分には同一の参照符号を付与する。以下において、半導体素子の厚み方向をＺ方向、Ｚ方向に直交する一方向をＸ方向と示す。また、Ｚ方向及びＸ方向の両方向に直交する方向をＹ方向と示す。特に断わりのない限り、上記したＸ方向及びＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。
（第１実施形態）
先ず、図１に基づき、半導体装置が適用される電力変換装置について説明する。
＜電力変換装置の概略構成＞
図１に示す電力変換装置１は、たとえば電気自動車やハイブリッド自動車に搭載される。電力変換装置１は、車両に搭載された直流電源２から供給される直流電圧を、三相交流に変換して、三相交流方式のモータ３に出力する。モータ３は、車両の走行駆動源として機能する。電力変換装置１は、モータ３により発電された電力を、直流に変換して直流電源２に充電することもできる。発電機能を有するモータ３は、モータジェネレータと称されることがある。電力変換装置１は、双方向の電力変換が可能となっている。
電力変換装置１は、平滑コンデンサ４と、電力変換器であるインバータ５を有している。平滑コンデンサ４の正極側端子は、直流電源２の高電位側の電極である正極に接続され、負極側端子は、直流電源２の低電位側の電極である負極に接続されている。インバータ５は、入力された直流電力を所定周波数の三相交流に変換し、モータ３に出力する。インバータ５は、モータ３により発電された交流電力を、直流電力に変換する。インバータ５は、ＤＣ−ＡＣ変換部である。
インバータ５は、三相分の上下アーム回路６を備えて構成されている。各相の上下アーム回路６は、正極側の電源ラインである高電位電源ライン７と、負極側の電源ラインである低電位電源ライン８の間で、２つのアームが直列に接続されてなる。各相の上下アーム回路６において、上アームと下アームの接続点は、モータ３への出力ライン９に接続されている。
本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型の絶縁ゲートバイポーラトランジスタ６ｉ（以下、ＩＧＢＴ６ｉと示す）を採用している。ＩＧＢＴ６ｉのそれぞれには、還流用のダイオードであるＦＷＤ６ｄが逆並列に接続されている。一相分の上下アーム回路６は、２つのＩＧＢＴ６ｉを有して構成されている。上アームにおいて、ＩＧＢＴ６ｉのコレクタ電極が、高電位電源ライン７に接続されている。下アームにおいて、ＩＧＢＴ６ｉのエミッタ電極が、低電位電源ライン８に接続されている。そして、上アームにおけるＩＧＢＴ６ｉのエミッタ電極と、下アームにおけるＩＧＢＴ６ｉのコレクタ電極が相互に接続されている。
電力変換装置１は、上記した平滑コンデンサ４及びインバータ５に加えて、インバータ５とは別の電力変換器であるコンバータ、インバータ５やコンバータを構成するスイッチング素子の駆動回路などを備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ−ＤＣ変換部である。
＜半導体装置＞
図２〜図９に示すように、半導体装置２０は、封止樹脂体３０と、半導体素子４０と、ヒートシンク５０と、主端子６１及び信号端子６７を含むリードフレーム６０を備えている。図３では、図２に対して封止樹脂体３０内の要素を示している。図５では、便宜上、封止樹脂体３０を省略して図示している。図８では、リードフレーム６０の接続状態、具体的には半導体素子４０や後述するヒートシンク５０Ｃとの接続状態を示している。図９では、各ヒートシンク５０とリードフレーム６０の位置関係を示している。図８及び図９では、リードフレーム６０として、タイバーカット前の状態を示している。
封止樹脂体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体３０の外に露出されている。封止樹脂体３０は、たとえば半導体素子４０を封止している。封止樹脂体３０は、半導体装置２０を構成する他の要素間に形成された接続部分を封止している。封止樹脂体３０は、半導体素子４０とリードフレーム６０との接続部分を封止している。封止樹脂体３０は、ヒートシンク５０とリードフレーム６０との接続部分を封止している。封止樹脂体３０は、モールド樹脂と称されることがある。
封止樹脂体３０は、たとえばエポキシ系樹脂からなる。封止樹脂体３０は、たとえばトランスファモールド法により成形されている。図２、図３、及び図４に示すように、封止樹脂体３０は、Ｚ方向において、一面３００と、一面３１０と反対の裏面３０１を有している。一面３００及び裏面３０１は、たとえば平坦面となっている。封止樹脂体３０は、一面３００と裏面３０１とをつなぐ側面を有している。本実施形態では、封止樹脂体３０が、平面略矩形状をなしている。封止樹脂体３０は、主端子６１が外部に突出する側面３０２と、信号端子６７が外部に突出する側面３０３を有している。側面３０３は、Ｙ方向において側面３０２とは反対の面である。
半導体素子４０は、Ｓｉ、ＳｉＣ、ＧａＮなどの半導体基板に、素子が形成されてなる。半導体装置２０は、少なくともひとつの半導体素子４０を備えている。本実施形態では、半導体素子４０を構成する半導体基板に、ＩＧＢＴ６ｉ及びＦＷＤ６ｄが形成されている。このように、半導体素子４０として、ＲＣ（Reverse Conducting）−ＩＧＢＴを採用している。半導体素子４０は、上記したアームのひとつを構成する。半導体素子４０は、半導体チップと称されることがある。
半導体素子４０は、Ｚ方向に主電流が流れるように縦型構造をなしている。図示を省略するが、半導体素子４０は、ゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。図６及び図７に示すように、半導体素子４０は、自身の厚み方向、すなわちＺ方向における両面に、主電極４１を有している。主電極４１間に、主電流が流れる。具体的には、主電極４１として、一面側にコレクタ電極４１Ｃを有し、一面と反対の裏面側にエミッタ電極４１Ｅを有している。コレクタ電極４１ＣはＦＷＤ６ｄのカソード電極も兼ねており、エミッタ電極４１ＥはＦＷＤ６ｄのアノード電極も兼ねている。コレクタ電極４１Ｃは、一面のほぼ全域に形成されている。エミッタ電極４１Ｅは、裏面の一部に形成されている。コレクタ電極４１Ｃが第１主電極に相当し、エミッタ電極４１Ｅが第２主電極に相当する。
図３及び図６に示すように、半導体素子４０は、エミッタ電極４１Ｅの形成面に、信号用の電極であるパッド４２を有している。パッド４２は、エミッタ電極４１Ｅとは別の位置に形成されている。パッド４２は、エミッタ電極４１Ｅと電気的に分離されている。半導体素子４０は、平面略矩形状をなしている。パッド４２は、Ｙ方向において、エミッタ電極４１Ｅの形成領域とは反対側の端部に形成されている。
半導体素子４０は、たとえば５つのパッド４２を有している。具体的には、パッド４２として、ゲート電極用、エミッタ電極４１Ｅの電位検出用、電流センス用、半導体素子４０の温度検出用を有している。温度検出用のパッド４２として、温度検出素子である感温ダイオードのアノード電位用と、カソード電位用を有している。５つのパッド４２は、Ｘ方向に並んで形成されている。
主電極４１、パッド４２など電極の構成材料としては、たとえばＡｌ系の材料を用いることができる。はんだなどによって接合される場合には、材料としてＣｕを含むとよい。たとえばＡｌＣｕＳｉを用いることができる。
ヒートシンク５０は、Ｚ方向において半導体素子４０を挟むように配置された放熱部材である。ヒートシンク５０は、半導体素子４０の生じた熱を放熱する機能を果たす。ヒートシンク５０は、Ｚ方向において半導体素子４０を挟むように、対をなして設けられている。半導体装置２０は、一対のヒートシンク５０として、コレクタ電極４１Ｃ側に配置されたヒートシンク５０Ｃと、エミッタ電極４１Ｅ側に配置されたヒートシンク５０Ｅを有している。ヒートシンク５０Ｃが第１放熱部材に相当し、ヒートシンク５０Ｅが第２放熱部材に相当する。
ヒートシンク５０Ｃ，５０Ｅは、Ｚ方向からの平面視において、半導体素子４０を内包するように設けられている。ヒートシンク５０Ｃは、Ｚ方向において、半導体素子４０側の実装面５００Ｃと、実装面５００Ｃとは反対の放熱面５０１Ｃを有している。ヒートシンク５０Ｅは、Ｚ方向において、半導体素子４０側の実装面５００Ｅと、実装面５００Ｅとは反対の放熱面５０１Ｅを有している。実装面５００Ｃ，５００Ｅは、Ｚ方向において互いに対向している。実装面５００Ｃ，５００Ｅは、互いに略平行とされている。実装面５００Ｃが、第１放熱部材における対向面に相当する。
本実施形態では、ヒートシンク５０Ｃ，５０Ｅが、平面略矩形状をなしている。Ｘ方向の長さは、ヒートシンク５０Ｃ，５０Ｅでほぼ一致している。Ｙ方向の長さは、ヒートシンク５０Ｃのほうがヒートシンク５０Ｅよりも長い。図３、図５、図６などに示すように、ヒートシンク５０Ｃは、Ｙ方向においてヒートシンク５０Ｅを跨いでいる。ヒートシンク５０Ｃは、重なり部５１Ｃと、非重なり部５２Ｃを有している。重なり部５１Ｃは、Ｚ方向からの平面視において、ヒートシンク５０Ｅと重なる部分である。重なり部５１Ｃは、Ｚ方向においてヒートシンク５０Ｅの実装面５００Ｅと対向する領域である。非重なり部５２Ｃは、重なり部５１Ｃに対して、Ｙ方向であって主端子６１側に連なっている。非重なり部５２Ｃは、ヒートシンク５０Ｅと重なっていない部分である。
ヒートシンク５０Ｃの実装面５００Ｃには、接合部材８０を介して、コレクタ電極４１Ｃが接続されている。コレクタ電極４１Ｃは、ヒートシンク５０Ｃの重なり部５１Ｃに接続されている。ヒートシンク５０Ｃには、コレクタ電極４１Ｃに対応する主端子６１（主端子６１Ｃ）が接続されている。主端子６１Ｃは、ヒートシンク５０Ｃの非重なり部５２Ｃに接続されている。主端子６１Ｃは、ヒートシンク５０Ｃを介して、コレクタ電極４１Ｃと電気的に接続されている。ヒートシンク５０Ｃは、コレクタ電極４１Ｃと主端子６１Ｃとをつなぐ配線としての機能も果たす。
ヒートシンク５０Ｅの実装面５００Ｅには、接合部材８１を介して、エミッタ電極４１Ｅに対応する主端子６１（主端子６１Ｅ）が接続されている。主端子６１Ｅには、接合部材８２を介して、エミッタ電極４１Ｅが接続されている。ヒートシンク５０Ｅは、接合部材８１，８２及び主端子６１Ｅを介して、エミッタ電極４１Ｅに接続されている。主端子６１Ｅは、ヒートシンク５０Ｅを介さずに、エミッタ電極４１Ｅと電気的に接続されている。
ヒートシンク５０Ｃ，５０Ｅそれぞれの少なくとも一部は、封止樹脂体３０によって封止されている。本実施形態では、ヒートシンク５０Ｃの放熱面５０１Ｃが、封止樹脂体３０から露出されている。放熱面５０１Ｃは、一面３００と略面一とされている。ヒートシンク５０Ｃの表面のうち、コレクタ電極４１Ｃとの接続部、放熱面５０１Ｃ、主端子６１Ｃとの接続部、を除く部分が、封止樹脂体３０によって覆われている。同様に、ヒートシンク５０Ｅの放熱面５０１Ｅが、封止樹脂体３０から露出されている。放熱面５０１Ｅは、裏面３０１と略面一とされている。ヒートシンク５０Ｅの表面のうち、主端子６１Ｅとの接続部、放熱面５０１Ｅ、を除く部分が、封止樹脂体３０によって覆われている。
ヒートシンク５０としては、たとえば金属板、金属体と絶縁体の複合材、を採用することができる。複合材として、たとえばＤＢＣ（Direct Bonded Copper）基板がある。ヒートシンク５０Ｃとヒートシンク５０Ｅとで、同じ種類の部材を用いてもよいし、互いに異なる部材を用いてもよい。本実施形態では、図３、図６、図７などに示すように、ヒートシンク５０Ｃ，５０ＥとしてＤＢＣ基板を採用している。
ヒートシンク５０は、絶縁体５０ｘと、絶縁体５０ｘを挟むように配置された金属体５０ｙ，５０ｚを有している。絶縁体５０ｘは、セラミックス基板である。金属体５０ｙ，５０ｚは、たとえばＣｕを含んで形成されている。金属体５０ｙ，５０ｚは、絶縁体５０ｘに対して直接的に接合されている。ヒートシンク５０は、半導体素子４０側から、金属体５０ｙ、絶縁体５０ｘ、金属体５０ｚの順に積層されている。ヒートシンク５０は、３層構造をなしている。
金属体５０ｙ，５０ｚの平面形状及び大きさは、互いに略一致している。中間層である絶縁体５０ｘの平面形状は、金属体５０ｙ，５０ｚと相似とされている。絶縁体５０ｃの大きさは、金属体５０ｙ，５０ｚよりも大きくされている。絶縁体５０ｘは、全周で金属体５０ｙ，５０ｚよりも外側まで延設されている。ヒートシンク５０Ｃ，５０Ｅにおいて、金属体５０ｙの一面が、実装面５００Ｃ，５００Ｅをなしている。ヒートシンク５０Ｃ，５０Ｅにおいて、金属体５０ｚの一面が、放熱面５０１Ｃ，５０１Ｅをなしている。
リードフレーム６０は、外部接続端子を備えている。外部接続端子は、上記したアームを、半導体装置２０の外部と電気的に接続する。半導体装置２０の外部とは、たとえば他の半導体装置２０、平滑コンデンサ４などである。リードフレーム６０は、外部接続端子として、主端子６１と、信号端子６７を備えている。リードフレーム６０は、ヒートシンク５０とは別部材として構成されている。リードフレーム６０は、Ｚ方向において、ヒートシンク５０Ｃ，５０Ｅの間に配置されている。リードフレーム６０は、Ｃｕなどを材料とする金属板を、プレスなどによって加工してなる。
主端子６１は、主電流が流れる外部接続端子である。リードフレーム６０には、複数の主端子６１が設けられている。主端子６１は、対応する主電極４１に電気的に接続されている。半導体装置２０は、主端子６１として、コレクタ電極４１Ｃに電気的に接続された主端子６１Ｃと、エミッタ電極４１Ｅに電気的に接続された主端子６１Ｅを有している。主端子６１Ｃが第１主端子に相当し、主端子６１Ｅが第２主端子に相当する。主端子６１Ｃは、コレクタ端子と称されることがある。主端子６１Ｅは、エミッタ端子と称されることがある。
主端子６１における主電極４１との電気的な接続部分は、封止樹脂体３０によって封止されている。主端子６１のそれぞれは、主電極４１との電気的な接続部分から、Ｙ方向であって半導体素子４０に対して遠ざかる方向に延びている。すべての主端子６１は、封止樹脂体３０の側面３０２から外部に突出している。
図３、図５、図７などに示すように、主端子６１Ｃは、接続部６２Ｃと、延設部６３Ｃを有している。接続部６２Ｃは、主端子６１Ｃのうち、ヒートシンク５０Ｃとの接続部分である。主端子６１Ｃは、はんだなどの接合部材を介して、ヒートシンク５０Ｃに接続されてもよい。主端子６１Ｃは、超音波接合、摩擦撹拌接合、レーザ溶接などにより、ヒートシンク５０Ｃに直接的に接続されてもよい。延設部６３Ｃは、接続部６２Ｃから延設された部分である。延設部６３Ｃは、接続部６２Ｃに一体的に連なっている。
図３、図５、図６などに示すように、主端子６１Ｅは、接続部６２Ｅと、延設部６３Ｅを有している。接続部６２Ｅは、主端子６１Ｅのうち、エミッタ電極４１Ｅとの接続部分である。上記したように、主端子６１Ｅの接続部６２Ｅは、接合部材８２を介して、エミッタ電極４１Ｅに接続されている。接続部６２Ｅは、Ｚ方向からの平面視において、エミッタ電極４１Ｅと重なる部分である。主端子６１Ｅは、接続部６２Ｅを含んでヒートシンク５０Ｅに接続されている。接続部６２Ｅにおいて、一面側に接合部材８１が配置され、一面と反対側に接合部材８２が配置されている。Ｚ方向からの平面視において、接合部材８１，８２の少なくとも一部が、互いに重なっている。
延設部６３Ｅは、接続部６２Ｅから延設された部分である。延設部６３Ｅは、接続部６２Ｅに一体的に連なっている。延設部６３Ｃは、対向部６４Ｅと、非対向部６５Ｅを有している。対向部６４Ｅは、ヒートシンク５０Ｃと対向する部分である。対向部６４Ｅは、Ｚ方向においてヒートシンク５０Ｃの実装面５００Ｃと対向している。対向部６４Ｅの一端に接続部６２Ｅが連なり、他端に非対向部６５Ｅが連なっている。
非対向部６５Ｅは、ヒートシンク５０Ｃと対向していない部分である。非対向部６５Ｅは、対向部６４Ｅから、半導体素子４０に対して遠ざかる方向に延設されている。非対向部６５Ｅは、Ｚ方向に直交する一方向において、主端子６１Ｃの延設部６３Ｃと並んで配置されている。主端子６１Ｃの延設部６３Ｃと主端子６１Ｅの非対向部６５Ｅは、側面６１０Ｃ，６１０Ｅが互いに対向するように配置されている。延設部６３Ｃの一部及び非対向部６５Ｅの一部が、外部との接続部分として提供される。延設部６３Ｃ及び非対向部６５Ｅは、端子部と称されることがある。リードフレーム６０は、主端子６１Ｃ及び非対向部６５Ｅの少なくとも一方を複数有している。
主端子６１Ｃ及び非対向部６５Ｅは、並び方向において交互に配置されている。交互とは、並び方向において、主端子６１Ｃと主端子６１Ｅとが隣り合う配置である。主端子６１Ｃ及び非対向部６５Ｅは、板面同士が対向するのではなく、側面６１０Ｃ，６１０Ｅ同士が対向している。交互配置により、リードフレーム６０は、対向する側面６１０Ｃ，６１０Ｅを複数組有している。側面６１０Ｃ，６１０Ｅは、主端子６１の板厚方向において少なくとも一部が対向すればよい。たとえば板厚方向にずれて設けられてもよい。好ましくは、互いに対向する側面７１０Ｃ，７１０Ｅのひとつが、他のひとつと厚み方向の全域で対向する配置がよい。
なお、交互の最小構成は、２本の主端子６１Ｃと１本の非対向部６５Ｅの組み合わせ、又は、１本の主端子６１Ｃと２本の非対向部６５Ｅの組み合わせである。たとえば２本の主端子６１Ｃと１本の非対向部６５Ｅの場合、並び方向において、主端子６１Ｃ、非対向部６５Ｅ、主端子６１Ｃの配置となる。互いに対向する側面６１０Ｃ，６１０Ｅが２組形成される。
本実施形態では、リードフレーム６０が４本の主端子６１Ｃと、５本の非対向部６５Ｅを有している。リードフレーム６０の板厚は、全域でほぼ均一とされている。複数の主端子６１Ｃは、互いに略同一構造とされている。主端子６１Ｃの接続部６２Ｃは、ヒートシンク５０Ｃの実装面５００Ｃのうち、非重なり部５２Ｃに超音波接合されている。接続部６２Ｃは、ヒートシンク５０Ｃを構成する金属体５０ｙに接続されている。接続部６２Ｃは、Ｙ方向における一端付近で、実装面５００Ｃに接続されている。
延設部６３Ｃは、Ｚ方向の平面視において、Ｙ方向に沿って延びている。すなわち、主端子６１Ｃが、同平面視において、Ｙ方向に沿って延びている。主端子６１Ｃは、幅をほぼ一定として延設されている。延設部６３Ｃは、屈曲部を有している。延設部６３Ｃは、Ｚ方向において接続部６２Ｃよりも実装面５００Ｅに近い位置で、封止樹脂体３０から突出している。主端子６１Ｃは、ＹＺ平面においてクランク形状をなしている。
主端子６１Ｅは、接続部６２Ｅをひとつのみ有している。主端子６１Ｅは、複数の非対向部６５Ｅに対して一体的に設けられた共通の接続部６２Ｅを有している。リードフレーム６０は、５本の延設部６３Ｅを有している。非対向部６５Ｅを含む延設部６３Ｅのそれぞれは、互いに共通するひとつの接続部６２Ｅから延設されている。延設部６３Ｅは、実装面５００Ｃ，５００Ｅに対して略平行に延設されている延設部６３Ｅの板面が、実装面５００Ｃ，５００Ｅと対向している。複数の対向部６４Ｅは、互いに離間しつつＸ方向に並んでいる。対向部６４Ｅは、ヒートシンク５０Ｅの実装面５００Ｅとの間に所定のギャップを有しつつ、延設されている。対向部６４Ｅと実装面５００Ｅとの間には、封止樹脂体３０が介在している。
複数の非対向部６５Ｅは、互いに略同一構造とされている。非対向部６５Ｅは、幅をほぼ一定として、Ｙ方向に延設されている。非対向部６５Ｅの幅は、主端子６１Ｅの幅とほぼ同じとされている。非対向部６５Ｅ及び主端子６１は、Ｘ方向において交互に配置されている。非対向部６５Ｅは、並び方向の両端に配置されている。主端子６１Ｃの屈曲部よりも先端側において、主端子６１Ｃ及び非対向部６５Ｅは、Ｚ方向においてほぼ同じ位置に配置されている。そして、側面６１０Ｃ，６１０Ｅのほぼ全面が、対向している。リードフレーム６０は、図４に示すように、互いに対向する側面６１０Ｃ，６１０Ｅの組を、８組有している。側面６１０Ｃ，６１０Ｅの対向距離、換言すれば主端子６１と非対向部６５Ｅ（第２主端子６１Ｅ）とのピッチは、ほぼ一定とされている。
主端子６１Ｃ，６１Ｅは、図８に示すように、Ｘ方向において、半導体素子４０の素子的中心を通る中心線ＣＬに対して線対称配置とされている。素子的中心とは、本実施形態のように半導体素子４０がひとつの場合、半導体素子４０の中心である。半導体素子４０がたとえば２つの場合、２つの半導体素子４０の並び方向において中心間の中央位置である。中心線ＣＬは、Ｘ方向に直交し、素子的中心を通る仮想線である。
信号端子６７は、対応する半導体素子４０のパッド４２に電気的に接続されている。リードフレーム６０は、複数の信号端子６７を有している。信号端子６７は、封止樹脂体３０の内部でパッド４２に接続されている。各パッド４２に接続された５つの信号端子６７は、それぞれＹ方向であって半導体素子４０から離れる方向に延びている。信号端子６７は、Ｘ方向に並んで配置されている。すべての信号端子６７は、封止樹脂体３０の側面３０３から外部に突出している。
本実施形態では、図６に示すように、信号端子６７が、接合部材８３を介してパッド４２に接続されている。上記した接合部材８０，８１，８２，８３としては、はんだや、Ａｇなどを含む導電性ペーストを用いることができる。本実施形態では、接合部材８０，８１，８２，８３として、はんだを用いている。
リードフレーム６０は、吊りリード６８を有している。図８及び図９に示すリードフレーム６０は、タイバーカット前の状態で、外周フレーム６９と、タイバー７０，７１を有している。外周フレーム６９は、外周枠体と称されることがある。タイバー７０は、Ｘ方向に延設されており、その両端で外周フレーム６９に連なっている。複数の信号端子６７は、タイバー７０によって外周フレーム６９に支持されている。吊りリード６８の一端は接続部６２Ｅに連なり、他端はタイバー７０に連なっている。Ｘ方向において信号端子６７を挟むように、２本の吊りリード６８が設けられている。
タイバー７１は、Ｙ方向においてタイバー７０との間に半導体素子４０が配置されるように、半導体素子４０に対してタイバー７０とは反対側に設けられている。タイバー７１は、Ｘ方向に延設されており、その両端で外周フレーム６９に連なっている。複数の主端子６１Ｃは、タイバー７１によって外周フレーム６９に支持されている。タイバー７１は、延設部６３Ｃに連なっている。複数の非対向部６５Ｅは、タイバー７１によって外周フレーム６９に支持されている。主端子６１Ｃ，６１Ｅの延設部６３Ｃ，６３Ｅの先端は、Ｙ方向において外周フレーム６９に連なっている。接続部６２Ｅは、吊りリード６８を介してタイバー７０に連なり、延設部６３Ｅを介してタイバー７１に連なっている。
封止樹脂体３０の成形後、外周フレーム６９及びタイバー７０，７１など、リードフレーム６０の不要部分が除去される。これにより、半導体装置２０において、主端子６１Ｃ，６１Ｅは、互いに電気的に分離される。また、複数の信号端子６７も電気的に分離される。半導体装置２０は、リードフレーム６０として、外周フレーム６９及びタイバー７０，７１を有さず、主端子６１、信号端子６７、及び吊りリード６８を有している。
以上のように構成される半導体装置１０では、封止樹脂体３０により、半導体素子４０、ヒートシンク５０それぞれの一部、主端子６１それぞれの一部、及び信号端子６７それぞれの一部が、一体的に封止されている。すなわち、１つのアームを構成する要素が封止されている。このような半導体装置２０は、１ｉｎ１パッケージと称されることがある。
また、ヒートシンク５０Ｃの放熱面５０１Ｃが、封止樹脂体３０の一面３００と略面一とされている。ヒートシンク５０Ｅの放熱面５０１Ｅが、封止樹脂体３０の裏面３０１と略面一とされている。半導体装置２０は、放熱面５０１Ｃ，５０１Ｅがともに封止樹脂体３０から露出された両面放熱構造をなしている。このような半導体装置２０は、たとえば、ヒートシンク５０を、封止樹脂体３０とともに切削加工することで形成することができる。また、放熱面５０１Ｃ，５０１Ｅを、封止樹脂体３０を成形する型のキャビティ壁面に接触させた状態で、封止樹脂体３０を成形してもよい。
＜第１実施形態のまとめ＞
図１０は、半導体装置の従来構造を示す比較例である。比較例では、関連する要素について、本実施形態の要素に付与した符号の末尾に、ｒを付加して示している。図１０に示すように、比較例の半導体装置２０ｒは、ボンディングワイヤ８５ｒと、ターミナル９０ｒを備えている。信号端子６７ｒは、ボンディングワイヤ８５ｒを介して、半導体素子４０ｒの図示しないパッドに接続されている。ターミナル９０ｒは、半導体素子４０ｒの図示しないエミッタ電極と、ヒートシンク５０Ｅｒとの間に介在している。ターミナル９０ｒは、ボンディングワイヤ８５ｒの高さを確保するスペーサとしての機能を果たす。
ヒートシンク５０Ｅｒは、ターミナル９０ｒを介して、エミッタ電極と熱的且つ電気的に接続されている。主端子６１Ｅｒは、ヒートシンク５０Ｅｒに連なっている。主端子６１Ｅｒは、たとえばヒートシンク５０Ｅｒに接続されている。ヒートシンク５０Ｅｒは、半導体素子４０の生じた熱を放熱する機能と、エミッタ電極と主端子６１Ｅｒとをつなぐ配線としての機能を果たす。
このような構成では、エミッタ電極と同電位の部分として、主としてヒートシンク５０Ｅｒが、コレクタ電極と同電位のヒートシンク５０Ｃｒに対向している。ヒートシンク５０Ｅｒの実装面５００Ｅｒが、ヒートシンク５０Ｃｒの実装面５００Ｃｒの大部分と対向している。図１０に破線矢印で示すように、ヒートシンク５０Ｃｒ，５０Ｅｒで主電流の向きは略逆向きとなる。これにより、主電流が流れたときに生じる磁束を互いに打ち消し、インダクタンスを低減することができる。インダクタンスの低減に寄与する対向距離Ｄｒは、実装面５００Ｃｒ，５００Ｅｒ間の距離である。
これに対し、本実施形態では、主端子６１を含むリードフレーム６０が、ヒートシンク５０とは別部材として設けられている。主端子６１Ｅは、ヒートシンク５０Ｅと半導体素子４０との間に配置され、エミッタ電極４１Ｅに接続されている。これにより、図６に示すように、ヒートシンク５０Ｃと対向するエミッタ電極４１Ｅと同電位の部分として、主端子６１Ｅの対向部６４Ｅがもっとも近くなる。エミッタ電極と同電位の部分として、主として主端子６１Ｅが、ヒートシンク５０Ｃに対向している。対向部６４Ｅとヒートシンク５０Ｃの実装面５００Ｃとの対向距離Ｄ１は、上記した対向距離Ｄｒよりも短い。これにより、磁束打ち消しの効果を比較例よりも高めることができる。この結果、図１１に示すように、比較例よりもインダクタンスを低減することができる。図１１は、ヒートシンク５０Ｃ（５０Ｃｒ）とエミッタ電位側の対向部分とのインダクタンスについて、磁場解析（シミュレーション）を行った結果を示している。
また、主端子６１Ｃ（延設部６３Ｃ）と主端子６１Ｅの非対向部６５Ｅとが、交互に配置されている。そして、隣り合う主端子６１Ｃと非対向部６５Ｅの側面６１０Ｃ，６１０Ｅ同士が対向している。主端子６１Ｃと非対向部６５Ｅとで、主電流の向きは略逆向きとなる。これにより、主電流が流れたときに生じる磁束を互いに打ち消し、インダクタンスを低減することができる。しかしながら、側面は板面に較べて小さい。これに対し、リードフレーム６０は、対向する側面６１０Ｃ，６１０Ｅを、複数組有している。したがって、インダクタンスを効果的に低減することができる。また、同じ種類の主端子６１Ｃ、対向部６５Ｅをそれぞれ複数本にして並列化している。これによっても、インダクタンスを低減することができる。
以上により、本実施形態の半導体装置２０によれば、インダクタンスを低減することができる。
図１２は、対向する側面６１０Ｃ，６１０Ｅを複数組有する効果を示す図である。図１２は、主端子６１の端子部の合計本数とインダクタンスとの関係を示す磁場解析結果である。端子部は、上記したように、主端子６１において外部との接続として提供される部分である。リードフレーム６０は、端子部として、主端子６１Ｃの延設部６３Ｃと、主端子６１Ｅの非対向部６５Ｅを含む。
端子部が２本、すなわち主端子６１Ｃと非対向部６５Ｅを１本ずつ備える構成を基準とする。図１２に示すように、端子部の合計本数を３本以上にすると、２本に較べて、インダクタンスを低減できることが明らかである。本実施形態では、主端子６１Ｃ及び非対向部６５Ｅの少なくとも一方を複数本有しているため、インダクタンスを低減することができる。また、端子部の本数を増やすほど、インダクタンスを低減できることが明らかである。本実施形態では、主端子６１Ｃを４本、主端子６１Ｅの非対向部６５Ｅを５本有している。よって、インダクタンスを効果的に低減することができる。
主端子６１の構成は、主端子６１Ｃを４本、主端子６１Ｅの非対向部６５Ｅを５本有する例に限定されない。主端子６１Ｃの本数を、主端子６１Ｅ（非対向部６５Ｅ）の本数より多くしてもよい。たとえば主端子６１Ｃを５本、非対向部６５Ｅを４本としてもよい。この場合、主端子６１Ｃが、並び方向の両端に配置されることとなる。端子部の合計本数は奇数に限定されない。偶数としてもよい。図１３に示す変形例では、主端子６１Ｃが３本、非対向部６５Ｅが３本の計６本とされている。
主端子６１Ｅは、複数の接続部６２Ｅを有してもよい。たとえば接続部６２Ｅを非対向部６５Ｅと同数とすれば、主端子６１Ｅは、主端子６１Ｃ同様、１本ずつ独立した構造となる。図１４に示す変形例では、主端子６１Ｅが、４本の非対向部６５Ｅを有している。主端子６１Ｅは接続部６２Ｅを２つ有しており、接続部６２Ｅのそれぞれから延設部６３Ｅが２本ずつ延びている。２つの接続部６２ＥはＸ方向に並んで配置され、この配置状態で、半導体素子４０のエミッタ電極４１Ｅに接続されている。
これに対し、本実施形態では、主端子６１Ｅが、接続部６２Ｅをひとつのみ有している。接続部６２Ｅがひとつなので、半導体素子４０のエミッタ電極４１Ｅに対して位置決めしやすい。ひとつの接続部６２Ｅを位置決めすれば、すべての対向部６４Ｅが、ヒートシンク５０Ｃに対して所望の位置関係となる。これにより、インダクタンスを効果的に低減することができる。また、接続部６２Ｅを複数に分割する構成に較べて、エミッタ電極４１Ｅからヒートシンク５０Ｅまでの伝熱経路において、熱抵抗を低減することができる。さらには、生産性を向上することができる。
なお、リードフレーム６０の接続部６２Ｅに、Ａｕめっきなど、濡れ性をよくする処理をしてもよい。たとえば、半導体素子４０側の面にＡｕめっきを施すことで、半導体素子４０がリードフレーム６０に対してセルフアラインする。これにより、製造工程を簡素化することができる。
図示を省略するが、信号端子６７は、ボンディングワイヤを介して、半導体素子４０のパッド４２に電気的に接続されてもよい。この場合、リードフレーム６０の板厚を厚くすることで、ボンディングワイヤの高さを稼ぐこととなる。しかしながら、対向部６４Ｅがヒートシンク５０Ｃの実装面５００Ｃに対して近いため、上記した比較例に較べてインダクタンスを低減することができる。
これに対し、本実施形態では、信号端子６７が、接合部材８３を介してパッド４２に接続されている。半導体装置２０は、ボンディングレス構造とされている。半導体素子４０とヒートシンク５０Ｅとの間に、ボンディングワイヤの高さを確保しなくてもよい。リードフレーム６０が薄いため、比較例に較べて、エミッタ電極４１Ｅからヒートシンク５０Ｅまでの距離を短くすることができる。よって、図１５に示すように、比較例に較べて熱抵抗を小さくすることができる。すなわち、放熱性を向上することができる。
リードフレーム６０が薄いため、図６に示す実装面５００Ｃ，５００Ｅ間の対向距離Ｄ２は、参考例の対向距離Ｄｒよりも短くなる。したがって、半導体装置２０を、Ｚ方向において小型化することができる。さらには、ボンディングワイヤが不要であるため、接合部材８０，８１，８２，８３の一括リフローが可能である。これにより、製造工程を簡素化することができる。図１５は熱解析（シミュレーション）の結果を示している。
ヒートシンク５０Ｃに対する主端子６１Ｃの接続位置は特に限定されない。たとえば、主端子６１Ｃが、ヒートシンク５０Ｃの側面に接続されてもよい。本実施形態では、ヒートシンク５０Ｃのほうが、ヒートシンク５０ＥよりもＹ方向において長くされている。これにより、ヒートシンク５０Ｃが、重なり部５１Ｃと、非重なり部５２Ｃを有している。そして、主端子６１Ｃの接続部６２Ｃが、ヒートシンク５０Ｃの実装面５００Ｃのうち、非重なり部５２Ｃに接続されている。したがって、リフロー後に、主端子６１Ｃをヒートシンク５０Ｃに接続することができる。はんだなどの接合部材を用いない接続手法を採用することができる。エレクトロマイグレーションの発生を抑制することができる。
本実施形態では、主端子６１Ｃ，６１Ｅは、Ｘ方向において、半導体素子４０の中心線ＣＬに対して線対称配置とされている。これにより、主電流は、中心線ＣＬに対して線対称となるように流れる。主電流は、中心線ＣＬの左右でほぼ均等に流れる。これにより、インダクタンスをさらに低減することができる。また局所的な発熱を抑制することができる。
（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、主端子６１Ｅの対向部６４Ｅを、非対向部６５Ｅごとに完全に分けていた。これに代えて、対向部６４Ｅの少なくとも一部を、複数の非対向部６５Ｅで一体化してもよい。
図１６は、本実施形態の半導体装置２０を示す図であり、図５に対応している。図５同様、便宜上、封止樹脂体３０を省略している。主端子６１Ｅは、対向部６４Ｅとして、共通部６４０Ｅと、分枝部６４１Ｅを有している。主端子６１Ｅは、先行実施形態同様、ひとつの接続部６２Ｅを有している。共通部６４０Ｅは、接続部６２Ｅに連なっている。共通部６４０Ｅは、延設部６３Ｅにおける接続部６２Ｅ側の根元部分に設けられている。延設部６３Ｅの延びる方向において、接続部６２Ｅから所定範囲の部分が、共通部６４０Ｅとされている。
共通部６４０Ｅは、複数の非対向部６５Ｅに対して共通化されている。共通部６４０Ｅは、接続部６２Ｅから、複数本に分かれることなく、一枚の板部としてＹ方向に延びている。共通部６４０Ｅは、主端子６１Ｃとヒートシンク５０Ｃとの接続を妨げないように設けられている。接続部６２Ｃは、先行実施形態同様、ヒートシンク５０Ｃの実装面５００Ｃであって非重なり部５２Ｃに接続されている。共通部６４０Ｅは、Ｚ方向からの平面視において、ヒートシンク５０Ｅと重なる範囲内で設けられている。共通部６４０Ｅは、ヒートシンク５０Ｃの重なり部５１Ｃに対向している。
分枝部６４１Ｅは、共通部６４０Ｅから複数に枝分かれした部分である。分枝部６４１Ｅは、共通部６４０Ｅと非対向部６５Ｅとをつないでいる。分枝部６４１Ｅは、非対向部６５Ｅと同数設けられている。分枝部６４１Ｅは、対応する非対向部６５Ｅと一体的に、Ｙ方向に沿って延設されている。分枝部６４１Ｅは、少なくともヒートシンク５０Ｃの非重なり部５２Ｃに対向している。
＜第２実施形態のまとめ＞
本実施形態では、主端子６１Ｅが、対向部６４Ｅとして共通部６４０Ｅを有している。したがって、先行実施形態に示したように、共通部６４０Ｅを有さない構成に較べて、主端子６１ＥのＸＹ平面に沿う面積が拡大されている。これにより、ヒートシンク５０Ｃと主端子６１Ｅとの対向面積を大きくし、インダクタンスをより低減することができる。また、熱抵抗を低減することができる。これにより、放熱性を向上することができる。
共通部６４０Ｅは、延設部６３Ｅの延設の方向において、対向部６４Ｅの一部分に設けられれば良い。たとえば、接続部６２Ｅから離れた位置に共通部６４０Ｅを設けることもできる。本実施形態では、共通部６４０Ｅが接続部６２Ｅに連なっている。すなわち、エミッタ電極４１Ｅの近傍で、主端子６１Ｅの面積が拡大されている。これにより、放熱性をさらに向上することができる。
（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例である。上記実施形態では、リードフレーム６０の厚みを、全域でほぼ一定としていた。これに代えて、リードフレーム６０の厚みを部分的に異ならせてもよい。異形条のリードフレーム６０を用いてもよい。
図１７は、本実施形態の半導体装置２０のうち、半導体素子４０周辺を示す断面図である。図１７では、便宜上、封止樹脂体３０、主電極４１、パッド４２を省略している。図１７に示すように、リードフレーム６０において、信号端子６７は、主端子６１Ｅに較べて厚みが薄くされている。そして、信号端子６７とヒートシンク５０Ｃの実装面５００Ｃとの対向距離Ｄ３は、主端子６１Ｅと実装面５００Ｃとの対向距離Ｄ１よりも長くされている。リードフレーム６０において、信号端子６７が薄肉部であり、それ以外の部分は厚肉部である。信号端子６７の板面は、ヒートシンク５０Ｅ側において主端子６１Ｅと略面一とされている。
＜第３実施形態のまとめ＞
本実施形態では、リードフレーム６０の信号端子６７部分を局所的に薄くしている。これにより、コレクタ電極４１Ｃに接続されたヒートシンク５０Ｃと信号端子６７との間で、電気絶縁性を確保することができる。このように、異形条のリードフレーム６０を採用することで、異電位間の絶縁性を確保することもできる。
異形条のリードフレーム６０は、上記例に限定されない。たとえば図１８に示す変形例のように、リードフレーム６０のうち、主端子６１Ｅの接続部６２Ｅを局所的に厚くしてもよい。リードフレーム６０において、接続部６２Ｅが厚肉部であり、それ以外の部分が薄肉部である。接続部６２Ｅの板面は、半導体素子４０側において延設部６３Ｅなどと略面一とされている。
これによれば、リードフレーム６０とヒートシンク５０Ｅの実装面５００Ｅとの対向距離Ｄ４を、先行実施形態に示した例よりも長くすることができる。したがって、封止樹脂体３０の成形時において、リードフレーム６０と実装面５００Ｅとの間に樹脂が流れ込みやすくなる。これにより、インダクタンス低減の効果を奏しつつ、封止樹脂体３０の成形不良を抑制することができる。なお、ボンディングワイヤを介して信号端子６７をパッド４２に接続する構成にも適用できる。
接続部６２Ｅの板面が、ヒートシンク５０Ｅ側において延設部６３Ｅなどと略面一とされてもよい。この場合、主端子６１Ｅが実装面５００Ｃから遠ざかるものの、上記した比較例に較べてインダクタンスを低減することができる。また、リードフレーム６０と実装面５００Ｃと間に樹脂が流れ込みやすくなり、成形不良を抑制することができる。
（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば開示は、実施形態において示された部品及び／又は要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品及び／又は要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品及び／又は要素の置き換え、又は組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
半導体装置２０をインバータ５に適用する例を示したが、これに限定されない。たとえばコンバータに適用することもできる。また、インバータ５及びコンバータの両方に適用することもできる。
半導体素子４０に、ＩＧＢＴ６ｉとＦＷＤ６ｄが形成される例を示したが、これに限定されない。ＦＷＤ６ｄを別チップとしてもよい。
スイッチング素子としてＩＧＢＴ６ｉの例を示したが、これに限定されない。たとえばＭＯＳＦＥＴを採用することもできる。
放熱面５０１Ｃ，５０１Ｅが、封止樹脂体３０から露出される例を示したが、これに限定されない。放熱面５０１Ｃ，５０１Ｅの少なくとも一方が、封止樹脂体３０によって覆われた構成としてもよい。封止樹脂体３０とは別の図示しない絶縁部材によって覆われた構成としてもよい。
図示を省略するが、リードフレーム６０において、ヒートシンク５０との対向部分に貫通孔を設けてもよい。これにより、成形不良を抑制することができる。主端子６１に貫通孔を設けてもよい。たとえば共通部６４０Ｅに設けてもよい。信号端子６７に貫通孔を設けてもよい。吊りリード６８に貫通孔を設けてもよい。
１…電力変換装置、２…直流電源、３…モータ、４…平滑コンデンサ、５…インバータ、６…上下アーム回路、６ｄ…ＦＷＤ、６ｉ…ＩＧＢＴ、７…高電位電源ライン、８…低電位電源ライン、９…出力ライン、２０…半導体装置、３０…封止樹脂体、３００…一面、３０１…裏面、３０２，３０３…側面、４０…半導体素子、４１，４１Ｃ，４１Ｅ…主電極、４２…パッド、５０，５０Ｃ，５０Ｅ…ヒートシンク、５０ｘ…絶縁体、５０ｙ，５０ｚ…金属体、５００Ｃ，５００Ｅ…実装面、５０１Ｃ，５０１Ｅ…放熱面、５１Ｃ…重なり部、５２Ｃ…非重なり部、６０…リードフレーム、６１，６１Ｃ，６１Ｅ…主端子、６１０Ｃ，６１０Ｅ…側面、６２Ｃ，６２Ｅ…接続部、６３Ｃ，６３Ｅ…延設部、６４Ｅ…対向部、６４０Ｅ…共通部、６４１Ｅ…分枝部、６５Ｅ…非対向部、６７…信号端子、６８…吊りリード、６９…外周フレーム、７０，７１…タイバー、８０〜８４…接合部材

Claims (7)

  1. 主電極（４１）として一面側に第１主電極（４１Ｃ）を有し、前記一面とは厚み方向において反対の面である裏面側に第２主電極（４１Ｅ）を有する少なくともひとつの半導体素子（４０）と、
    前記半導体素子を挟むように配置された放熱部材（５０）であって、前記一面側に配置され、前記第１主電極に接続された第１放熱部材（５０Ｃ）、及び、前記裏面側に配置された第２放熱部材（５０Ｅ）と、
    対応する前記主電極に電気的に接続された主端子（６１）であって、前記第１放熱部材に接続された第１主端子（６１Ｃ）、及び、前記第２主電極に接続された第２主端子（６１Ｅ）を含むリードフレーム（６０）と、
    を備え、
    前記第２主端子は、前記第２主電極との接続部（６２Ｅ）と、前記接続部から延設された部分であって、前記接続部に連なり、前記第１放熱部材と対向する対向部（６４Ｅ）、及び、前記接続部とは反対で前記対向部に連なり、前記厚み方向に直交する一方向において前記第１主端子と並んで配置された非対向部（６５Ｅ）を有し、
    前記第２放熱部材は、前記第２主端子を介して、前記半導体素子に接続されており、
    前記リードフレームは、前記第１主端子及び前記第２主端子の前記非対向部の少なくとも一方を複数有し、
    前記第１主端子及び前記第２主端子の前記非対向部は、側面が互いに対向するように交互に並んで配置され、互いに対向する前記側面の組を複数有している半導体装置。
  2. 前記第２主端子は、複数の前記非対向部と、複数の前記非対向部に対して一体的に設けられたひとつの前記接続部と、を有している請求項１に記載の半導体装置。
  3. 前記対向部は、前記延設の方向における少なくとも一部の範囲において、複数の前記非対向部に対して一体的に設けられている請求項２に記載の半導体装置。
  4. 前記半導体素子は、前記裏面側に形成された信号用のパッド（４２）を有し、
    前記リードフレームは、前記パッドに電気的に接続された信号端子（６７）を含んでいる請求項１〜３いずれか１項に記載の半導体装置。
  5. 前記信号端子は、接合部材（８３）を介して、前記パッドに接続されている請求項４に記載の半導体装置。
  6. 前記リードフレームにおいて、前記信号端子は、前記第２主端子に較べて薄くされ、
    前記第１放熱部材との対向距離は、前記信号端子のほうが前記第２主端子よりも長くされている請求項４又は請求項５に記載の半導体装置。
  7. 前記第１放熱部材は、前記厚み方向からの平面視において、第２放熱部材と重なる重なり部（５１Ｃ）と、前記重なり部に連なり、前記第２放熱部材と重ならない非重なり部（５２Ｃ）と、を有し、
    前記第１主端子は、前記第１放熱部材における前記第２放熱部材との対向面（５００Ｃ）のうち、前記非重なり部に接続されている請求項１〜６いずれか１項に記載の半導体装置。
JP2019043884A 2019-03-11 2019-03-11 半導体装置 Active JP7095632B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019043884A JP7095632B2 (ja) 2019-03-11 2019-03-11 半導体装置
CN202080027821.8A CN113661567B (zh) 2019-03-11 2020-02-13 半导体装置
PCT/JP2020/005569 WO2020184051A1 (ja) 2019-03-11 2020-02-13 半導体装置
US17/469,091 US11996344B2 (en) 2019-03-11 2021-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043884A JP7095632B2 (ja) 2019-03-11 2019-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150018A true JP2020150018A (ja) 2020-09-17
JP7095632B2 JP7095632B2 (ja) 2022-07-05

Family

ID=72427846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043884A Active JP7095632B2 (ja) 2019-03-11 2019-03-11 半導体装置

Country Status (4)

Country Link
US (1) US11996344B2 (ja)
JP (1) JP7095632B2 (ja)
CN (1) CN113661567B (ja)
WO (1) WO2020184051A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP7156105B2 (ja) 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150762A (ja) * 1998-11-09 2000-05-30 Fuji Electric Co Ltd リードフレームおよび半導体装置
EP2244289B1 (en) * 2000-04-19 2014-03-26 Denso Corporation Coolant cooled type semiconductor device
JP4158738B2 (ja) * 2004-04-20 2008-10-01 株式会社デンソー 半導体モジュール実装構造、カード状半導体モジュール及びカード状半導体モジュール密着用受熱部材
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP2010225720A (ja) * 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
US20120228757A1 (en) * 2009-11-25 2012-09-13 Toyota Jidosha Kabushiki Kaisha Cooling structure of semiconductor device
US8497572B2 (en) 2010-07-05 2013-07-30 Denso Corporation Semiconductor module and method of manufacturing the same
JP5585518B2 (ja) * 2011-04-08 2014-09-10 株式会社デンソー 半導体装置及び半導体装置の製造方法
US8772895B2 (en) * 2011-11-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dark current reduction for back side illuminated image sensor
JP5904041B2 (ja) * 2012-07-10 2016-04-13 株式会社デンソー 半導体装置
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
WO2014050389A1 (ja) * 2012-09-27 2014-04-03 富士電機株式会社 パワー半導体モジュール
JP6102676B2 (ja) 2013-10-23 2017-03-29 株式会社デンソー 半導体装置
JP6256145B2 (ja) * 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
JP6299441B2 (ja) * 2014-06-02 2018-03-28 株式会社デンソー 半導体装置
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
JP6349275B2 (ja) 2015-03-05 2018-06-27 日立オートモティブシステムズ株式会社 電力変換装置
EP3163608A4 (en) * 2015-04-28 2017-11-01 Shindengen Electric Manufacturing Co., Ltd. Semiconductor module and production method for semiconductor module
JP2017069352A (ja) * 2015-09-29 2017-04-06 サンケン電気株式会社 半導体装置
JP6517682B2 (ja) * 2015-12-17 2019-05-22 トヨタ自動車株式会社 半導体装置
JP6439750B2 (ja) * 2016-05-20 2018-12-19 株式会社デンソー 半導体装置
JP6708066B2 (ja) * 2016-09-05 2020-06-10 株式会社デンソー 半導体装置
US10002821B1 (en) * 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
JP6969501B2 (ja) * 2018-05-28 2021-11-24 株式会社デンソー 半導体装置
JP2019212833A (ja) * 2018-06-07 2019-12-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7010167B2 (ja) * 2018-07-25 2022-01-26 株式会社デンソー 半導体装置
JP7156105B2 (ja) 2019-03-11 2022-10-19 株式会社デンソー 半導体モジュール
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置
JP7103279B2 (ja) * 2019-03-11 2022-07-20 株式会社デンソー 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP2016066700A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 パワー半導体モジュール

Also Published As

Publication number Publication date
US20210407881A1 (en) 2021-12-30
WO2020184051A1 (ja) 2020-09-17
CN113661567A (zh) 2021-11-16
JP7095632B2 (ja) 2022-07-05
CN113661567B (zh) 2024-01-05
US11996344B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
JP7010167B2 (ja) 半導体装置
US10056309B2 (en) Electronic device
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
JP6969501B2 (ja) 半導体装置
US11908778B2 (en) Semiconductor module
US20210407875A1 (en) Semiconductor device
US11996344B2 (en) Semiconductor device
JP2018200953A (ja) 電子装置
WO2022024567A1 (ja) 半導体装置
US11887905B2 (en) Semiconductor device
JP2022152703A (ja) 半導体装置
WO2021065736A1 (ja) 半導体装置
JP2022123611A (ja) 半導体装置
JP2021061393A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220606

R151 Written notification of patent or utility model registration

Ref document number: 7095632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151