JP2020137102A - 光電変換装置、撮像システム及び移動体 - Google Patents

Abstract

【課題】ＡＤ変換に先立ってアナログ信号の電圧と基準電圧との比較を行う場合において、出力信号の精度が向上された光電変換装置を提供すること。【解決手段】光電変換により入射光に応じた第１の信号を生成する画素と、前記第１の信号を増幅して第２の信号を出力する増幅部と、前記第２の信号の電圧と、参照信号の電圧とを比較する比較部と、を有し、前記参照信号に含まれるランプ波形の傾きが、第１の傾きαと第２の傾きβとに切り替え可能であり、前記増幅部又は前記比較部におけるゲインの設定のための判定に用いられる基準電圧が、前記第１の傾きαに対応する第１の基準電圧Ｖｒｅｆ１と、前記第２の傾きβに対応する第２の基準電圧Ｖｒｅｆ２とに切り替え可能であり、α／β≠Ｖｒｅｆ１／Ｖｒｅｆ２を満たす。【選択図】図７

Description

本発明は、光電変換装置、撮像システム及び移動体に関する。

デジタルカメラ等に搭載される撮像装置には、光電変換により得られたアナログ信号をデジタル信号に変換して出力するものがある。特許文献１は、アナログ信号とランプ信号とを比較してアナログデジタル変換（ＡＤ変換）を行う方式のＡＤ変換器を備える光電変換装置を開示している。特許文献１の光電変換装置は、アナログ信号の電圧と閾値との比較結果に基づいて、傾きの異なる複数のランプ信号からＡＤ変換に用いるランプ信号を選択する手法を開示している。

特開２０１５−１６２７５１号公報

特許文献１に記載されているようなＡＤ変換に先立ってアナログ信号の電圧と基準電圧との比較を行う光電変換装置において、アナログ信号の電圧と基準電圧との比較が行われるタイミングがアナログ信号の電圧が整定する前である場合がある。このような場合、出力信号の精度が低下することがある。

そこで本発明は、ＡＤ変換に先立ってアナログ信号の電圧と基準電圧との比較を行う場合において、出力信号の精度が向上された光電変換装置、撮像システム及び移動体を提供することを目的とする。

本発明の一観点によれば、光電変換により入射光に応じた第１の信号を生成する画素と、前記第１の信号を増幅して第２の信号を出力する増幅部と、前記第２の信号の電圧と、参照信号の電圧とを比較する比較部と、を有し、前記第２の信号の電圧が整定する前である第１の期間において、前記参照信号の電圧は基準電圧であり、前記第１の期間において、前記比較部は、前記第２の信号の電圧と、前記基準電圧とを比較することにより、ゲインの設定に用いられる判定結果信号を生成し、前記第２の信号の電圧が整定した後である第２の期間において、前記参照信号は電圧が時間に応じて変化するランプ波形であり、前記第２の期間において、前記比較部は、前記第２の信号の電圧と、前記ランプ波形の電圧とを比較することによりアナログデジタル変換を行い、前記ランプ波形の傾きが、第１の傾きαと第２の傾きβとに切り替え可能であり、前記基準電圧が、前記第１の傾きαに対応する第１の基準電圧Ｖｒｅｆ１と、前記第２の傾きβに対応する第２の基準電圧Ｖｒｅｆ２とに切り替え可能であり、前記第１の傾きα、前記第２の傾きβ、前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、α／β≠Ｖｒｅｆ１／Ｖｒｅｆ２を満たすことを特徴とする光電変換装置が提供される。

ＡＤ変換に先立ってアナログ信号の電圧と基準電圧との比較を行う場合において、出力信号の精度が向上された光電変換装置、撮像システム及び移動体を提供する。

第１実施形態に係る撮像装置の構成例を示す図である。 第１実施形態に係る画素の構成例を示す図である。 第１実施形態に係る列増幅部の構成例を示す図である。 第１実施形態に係る列比較部の構成例を示す図である。 第１実施形態に係る演算増幅器の構成例を示す図である。 第１実施形態に係る撮像装置の動作を示すタイミング図である。 第１実施形態に係る基準電圧の設定を示す図である。 第１実施形態の効果を説明するための図である。 第２実施形態に係る撮像装置の動作を示すタイミング図である。 第２実施形態に係る基準電圧の設定を示す図である。 第２実施形態の効果を説明するための図である。 第３実施形態に係るランプ波形の例を示す図である。 第４実施形態に係る撮像システムの構成例を示すブロック図である。 第５実施形態に係る撮像システム及び移動体の構成例を示す図である。

図面を参照しつつ本発明の実施形態を説明する。なお、以下の実施形態においては、被写体の画像を撮影するための撮像装置を例示するが、本発明は、光電変換装置に一般的に適用可能である。言い換えると、本実施形態に係る撮像装置は、光電変換装置の一例である。

［第１実施形態］
図１は、本実施形態に係る撮像装置の構成例を示す図である。本実施形態の撮像装置は、例えば、１又は複数の半導体基板に形成されている。撮像装置は、画素アレイ１００、垂直走査回路１０３、列増幅部２００、列比較部３００、判定回路３５０、列メモリ部４００、参照信号生成部５００、カウント信号生成部６００、水平走査回路７００及び信号処理回路８００を有している。

画素アレイ１００は、複数の行及び複数の列をなして配された複数の画素１０を有している。列増幅部２００、列比較部３００、判定回路３５０及び列メモリ部４００は、画素アレイ１００の各列に対応して配されている。垂直走査回路１０３は、複数の画素１０に対して行ごとに光電変換動作、電荷転送動作等を行わせるための制御信号を出力する。垂直走査回路１０３には、シフトレジスタ、アドレスデコーダ等の論理回路が用いられ得る。複数の画素１０は、列ごとに共通の画素出力線１０２を介して画素出力信号Ｖｖｌ（第１の信号）を出力する。画素出力信号Ｖｖｌは、列増幅部２００に入力される。なお、画素アレイ１００の構成は複数の行及び複数の列をなして配されたものに限定されるものではなく、行数及び列数の少なくとも一方が単一であってもよい。

列増幅部２００は、画素出力信号Ｖｖｌを所定のゲインで増幅して増幅部出力信号Ｖａｍｐ（第２の信号）として出力する。増幅部出力信号Ｖａｍｐは、列比較部３００に入力される。参照信号生成部５００は、参照信号Ｖｒを生成し、各列の列比較部３００に参照信号Ｖｒを供給する。列比較部３００は、増幅部出力信号Ｖａｍｐと参照信号Ｖｒとの大小関係を比較して、比較結果を示す比較結果信号Ｖｃｍｐを出力する。比較結果信号Ｖｃｍｐは、判定回路３５０及び列メモリ部４００に入力される。判定回路３５０は、比較結果信号Ｖｃｍｐに基づいて増幅部出力信号Ｖａｍｐのレベルを判定し、判定結果を示す判定結果信号ＡＴＴを列メモリ部４００に出力する。なお、列増幅部２００、列比較部３００及び列メモリ部４００は、それぞれ、単に増幅部、比較部及びメモリ部と呼ばれることもある。

列メモリ部４００は、Ｊメモリ４０１、Ｎメモリ４０２及びＳメモリ４０３を有している。Ｊメモリ４０１は、判定回路３５０から入力された判定結果信号ＡＴＴを格納する。判定結果信号ＡＴＴは、列増幅部２００にフィードバックされる。列増幅部２００のゲインは、判定結果信号ＡＴＴのレベルに応じて変化する。

カウント信号生成部６００は、時間に応じて値（カウント値）が変化するカウント信号を生成し、各列の列メモリに供給する。カウント信号は、Ｎメモリ４０２及びＳメモリ４０３に供給される。比較結果信号Ｖｃｍｐのレベルが変化したタイミングに入力されているカウント値がＮメモリ４０２及びＳメモリ４０３に格納される。これにより、増幅部出力信号Ｖａｍｐをアナログデジタル変換（ＡＤ変換）した信号がＮメモリ４０２及びＳメモリ４０３に格納される。

水平走査回路７００は、シフトレジスタ、アドレスデコーダ等の論理回路により構成される。水平走査回路７００は、各列の列メモリ部４００に記憶されている値を列ごとに順次、信号処理回路８００に出力する。信号処理回路８００は、デジタルゲイン処理、デジタル相関二重サンプリング、デジタルオフセット、リニアリティ補正等のデジタル信号処理を行う。信号処理回路８００は信号処理後のデジタル信号を出力する。この出力信号の方式は、例えば、単一の端子から電圧出力を行うシングルエンド方式又は差動の２端子を持つＬＶＤＳ（Low Voltage Differential Signaling）方式であり得る。

図１の撮像装置を構成する要素について、図２から図５を参照しつつ、より詳細に説明する。図２は、画素１０の構成例を示す図である。画素１０は、光電変換部１１、転送トランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、選択トランジスタ１５を有している。これらのトランジスタは、例えば、ＭＯＳトランジスタである。

光電変換部１１は、入射光を光電変換するとともに、光電変換によって生成される電荷を蓄積する。光電変換部１１としては、例えばフォトダイオードが用いられ得る。以下の説明では光電変換部１１はアノードとカソードを有するフォトダイオードであるものとする。光電変換部１１のアノードは接地電位線に接続されており、カソードは、転送トランジスタ１２のソースに接続されている。

転送トランジスタ１２のドレインは、リセットトランジスタ１３のソース及び増幅トランジスタ１４のゲートに接続されている。転送トランジスタ１２のドレイン、リセットトランジスタ１３のソース及び増幅トランジスタ１４のゲートの接続ノードは、浮遊拡散領域ＦＤである。リセットトランジスタ１３のドレインは、電源電位線に接続されている。増幅トランジスタ１４のソースは、選択トランジスタ１５のドレインに接続されている。増幅トランジスタ１４のドレインは、電源電位線に接続されている。選択トランジスタ１５のソースは、画素出力線１０２に接続されている。画素出力線１０２には不図示の電流源が接続されている。

画素アレイ１００の各行には、行方向（図１及び図２において横方向）に延在して、複数の制御信号線が配されている。垂直走査回路１０３は、複数の制御信号線を介して画素１０内のトランジスタに制御信号を供給する。垂直走査回路１０３は、制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬを転送トランジスタ１２、リセットトランジスタ１３及び選択トランジスタ１５のゲートにそれぞれ供給する。

転送トランジスタ１２は、制御信号ＰＴＸによりオンに制御されることにより、光電変換部１１で生成された電荷を浮遊拡散領域ＦＤに転送する。リセットトランジスタ１３は、制御信号ＰＲＥＳによりオンに制御されることにより、浮遊拡散領域ＦＤの電位をリセットする。選択トランジスタ１５は、制御信号ＰＳＥＬによりオンに制御されることにより、該当行の増幅トランジスタ１４から画素出力線１０２に信号を出力させる。このとき、増幅トランジスタ１４と、画素出力線１０２に接続された電流源は、浮遊拡散領域ＦＤに転送された電荷に応じた信号を出力するソースフォロワ回路を構成することにより、出力部として機能する。

図３は、列増幅部２００の構成例を示す図である。列増幅部２００は、演算増幅器２０１、入力容量２０２、帰還容量２０３、２０４、スイッチ２０５、２０６及びＯＲ回路２０７を有している。入力容量２０２の一端は、画素出力信号Ｖｖｌが入力される列増幅部２００の入力端子を構成する。入力容量２０２の他端は、演算増幅器２０１の反転入力端子に接続される。演算増幅器２０１の非反転入力端子には接地電位等の所定の電位が与えられる。帰還容量２０３の一端は演算増幅器２０１の反転入力端子に接続されており、帰還容量２０３の他端は演算増幅器２０１の出力端子に接続されている。演算増幅器２０１の出力端子からは、増幅部出力信号Ｖａｍｐが出力される。すなわち、演算増幅器２０１の出力端子は、列増幅部２００の出力端子を構成している。

スイッチ２０６の一端は演算増幅器２０１の反転入力端子に接続されており、スイッチ２０６の他端は、帰還容量２０４の一端に接続されている。帰還容量２０４の他端は演算増幅器２０１の出力端子に接続されている。スイッチ２０５の一端は演算増幅器２０１の反転入力端子に接続されており、スイッチ２０５の他端は演算増幅器２０１の出力端子に接続されている。スイッチ２０５は、不図示のタイミングジェネレータから供給される制御信号ＰＡＭＰＲによって制御される。ＯＲ回路２０７の２つの入力端子には、Ｊメモリ４０１に格納されている判定結果信号ＡＴＴと、不図示のタイミングジェネレータから供給される制御信号ＰＦＢ２とがそれぞれ入力される。ＯＲ回路２０７は、これらの入力信号の論理和をスイッチ２０６に供給する。スイッチ２０６は、ＯＲ回路２０７から供給される信号によって制御される。

帰還容量２０３の容量値をＣとすると、帰還容量２０４の容量値及び入力容量２０２の容量値は、例えば、３Ｃ、４Ｃにそれぞれ設定される。この場合、スイッチ２０６がオン状態であるときには列増幅部２００のゲインは１倍であり、スイッチ２０６がオフ状態であるときには列増幅部２００のゲインは４倍である。すなわち、スイッチ２０６は、列増幅部２００のゲインを切り替える機能を有する。スイッチ２０５がオン状態になると、演算増幅器２０１の反転入力端子と出力端子が短絡され、各容量に保持される電荷がリセットされる。すなわち、スイッチ２０５は、列増幅部２００をリセットする機能を有する。なお、上述のゲインの値は絶対値である。本回路構成において、列増幅部２００は反転増幅回路となるため、実際には入出力間で電圧の符号は反転する。

図４は、列比較部３００の構成例を示す図である。列比較部３００は、差動増幅器３０１、入力容量３０２、３０３、スイッチ３０４、３０５及びＮＡＮＤ回路３０６を有している。入力容量３０２の一端は、増幅部出力信号Ｖａｍｐが入力される列比較部３００の第１の入力端子を構成する。入力容量３０２の他端は、差動増幅器３０１の入力端子ＩＮＰに接続されている。入力容量３０３の一端は、参照信号Ｖｒが入力される列比較部３００の第２の入力端子を構成する。入力容量３０３の他端は、差動増幅器３０１の入力端子ＩＮＮに接続されている。

スイッチ３０４の一端は差動増幅器３０１の入力端子ＩＮＰに接続されており、スイッチ３０４の他端は差動増幅器３０１のフィードバック端子ＦＢＰに接続されている。スイッチ３０５の一端は差動増幅器３０１の入力端子ＩＮＮに接続されており、スイッチ３０５の他端は差動増幅器３０１のフィードバック端子ＦＢＮに接続されている。スイッチ３０４、３０５は、不図示のタイミングジェネレータから供給される制御信号ＰＣＭＰＲによって制御される。なお、スイッチ３０４、３０５は、例えばＭＯＳトランジスタにより構成され得る。

ＮＡＮＤ回路３０６の２つの入力端子には、差動増幅器３０１の出力信号と、不図示のタイミングジェネレータから供給される制御信号ＰＣＭＰＥＮとがそれぞれ入力される。ＮＡＮＤ回路３０６の出力端子からは、比較結果信号Ｖｃｍｐが出力される。すなわち、ＮＡＮＤ回路３０６の出力端子は、列比較部３００の出力端子を構成している。

図５は、差動増幅器３０１の構成例を示す図である。差動増幅器３０１は、トランジスタ３１１、３１２、３１３、３１４、３１５及び電流源３１６、３１７を有している。トランジスタ３１１、３１２はＰチャネル型のＭＯＳトランジスタであり、トランジスタ３１３、３１４、３１５はＮチャネル型のＭＯＳトランジスタである。

トランジスタ３１１のゲートは、差動増幅器３０１の入力端子ＩＮＮを構成し、トランジスタ３１２のゲートは、差動増幅器３０１の入力端子ＩＮＰを構成する。トランジスタ３１１、３１２のソースは電流源３１６に接続されている。トランジスタ３１１のドレインは、トランジスタ３１３のドレイン、トランジスタ３１３のゲート及びトランジスタ３１４のゲートに接続されている。トランジスタ３１２のドレインは、トランジスタ３１４のドレイン及びトランジスタ３１５のゲートに接続されている。トランジスタ３１３、３１４のソースは、接地電位線に接続されている。トランジスタ３１１のドレイン、トランジスタ３１３のドレイン、トランジスタ３１３のゲート及びトランジスタ３１４のゲートの接続ノードは、フィードバック端子ＦＢＮを構成する。トランジスタ３１２のドレイン、トランジスタ３１４のドレイン及びトランジスタ３１５のゲートの接続ノードは、フィードバック端子ＦＢＰを構成する。トランジスタ３１１、３１２、３１３、３１４及び電流源３１６は、差動増幅器３０１の差動入力段として機能する。

トランジスタ３１５のソースは接地電位線に接続されており、トランジスタ３１５のドレインは電流源３１７に接続されている。トランジスタ３１５のドレインと電流源３１７の接続ノードは差動増幅器３０１の出力端子を構成する。トランジスタ３１５及び電流源３１７は、ソース接地回路を構成しており、差動増幅器３０１の出力段として機能する。

図６を参照して本実施形態の撮像装置の動作を説明する。図６は、本実施形態に係る撮像装置の動作を示すタイミング図である。なお、図６に示す制御信号が入力されるトランジスタ及びスイッチは、各制御信号がハイレベルのときにオン状態であり、ローレベルのときにオフ状態であるものとする。

時刻ｔ０から時刻ｔ１の期間は、撮像装置の各部のリセットが行われる期間である。当該期間において画素１０は、浮遊拡散領域ＦＤのリセット状態に対応する画素出力信号Ｖｖｌを画素出力線１０２に出力する。このときの画素出力信号Ｖｖｌは、画素基準信号と呼ばれることもある。この動作は、制御信号ＰＲＥＳ（図６において不図示）がハイレベルになり、リセットトランジスタ１３がオンになることにより行われる。

同期間において、制御信号ＰＡＭＰＲ、ＰＦＢ２がハイレベルになり、スイッチ２０５、２０６がオンになる。これにより、演算増幅器２０１の反転入力端子と出力端子が短絡して帰還容量２０３、２０４がリセットされるとともに、画素基準信号が入力容量２０２にクランプされる。リセット後の時刻ｔ１において、制御信号ＰＡＭＰＲ、ＰＦＢ２はローレベルに戻っており、スイッチ２０５、２０６はオフである。そのため、列増幅部２００はゲインが４倍の反転増幅回路として動作する。

更に同期間において、制御信号ＰＣＭＰＲがハイレベルになり、スイッチ３０４、３０５がオンになる。これにより、差動増幅器３０１の入力端子ＩＮＰとフィードバック端子ＦＢＰが短絡し、かつ、入力端子ＩＮＮとフィードバック端子ＦＢＮが短絡する。この動作により、入力容量３０２、３０３には、制御信号ＰＣＭＰＲにより時刻ｔ１時点での、増幅部出力信号Ｖａｍｐと参照信号Ｖｒとの差をゼロとするような電圧が保持される（オートゼロ動作）。このオートゼロ動作にあたって、参照信号Ｖｒの電位には、あらかじめオフセット電位Ｖｒ＿ｏｆｓが付加されている。また、同期間において、制御信号ＰＣＭＰＥＮは、ローレベルに維持されている。そのため、ＮＡＮＤ回路３０６の出力はハイレベルに固定されており、差動増幅器３０１の入力によらず比較結果信号Ｖｃｍｐはハイレベルである。すなわち、制御信号ＰＣＭＰＥＮは、列比較部３００での比較の有効化又は無効化を制御するための信号である。

時刻ｔ２から時刻ｔ４の期間は、画素１０のリセット状態に基づく信号のＡＤ変換が行われるＮ＿ＡＤ変換期間（第１の期間）である。この期間において、カウント信号生成部６００は、カウント信号をＮメモリ４０２に供給する。なお、図６の「カウント」は、カウント信号生成部６００によるカウント信号の供給の有無を示しており、ハイレベルの場合にカウント信号が供給されているものとする。また、図６の「カウント」における「Ｎ」はＮ＿ＡＤ変換用のカウントを示しており、「Ｓ」は後述するＳ＿ＡＤ変換用のカウントを示している。また、参照信号生成部５００から出力される参照信号Ｖｒは、時間に対して傾きαで電位が増加する方向に変化するランプ波形となっている。また、同期間において制御信号ＰＣＭＰＥＮはハイレベルとなり、ＮＡＮＤ回路３０６の出力である比較結果信号Ｖｃｍｐのレベルは、差動増幅器３０１の出力のレベルと一致する。すなわち、列比較部３００での比較が有効化され、比較結果信号Ｖｃｍｐのレベルは、増幅部出力信号Ｖａｍｐと参照信号Ｖｒの大小関係を示す。

時刻ｔ３において、参照信号Ｖｒの電位の上昇により増幅部出力信号Ｖａｍｐと参照信号Ｖｒとの大小関係が変化する。これにより、比較結果信号Ｖｃｍｐがローレベルからハイレベルに変化する。Ｎメモリ４０２は、比較結果信号Ｖｃｍｐのレベルが変化した瞬間に入力されているカウンタ値をＮ＿ＡＤ変換結果として格納する。時刻ｔ４においてカウント信号生成部６００によるカウント信号の供給が停止し、制御信号ＰＣＭＰＥＮがローレベルとなることによりＮ＿ＡＤ変換期間が終了する。Ｎメモリ４０２に記憶されたカウンタ値は、相関二重サンプリングによる信号の補正に用いられる。

時刻ｔ４から時刻ｔ５の期間において、参照信号Ｖｒの電位は、Ｎ＿ＡＤ変換期間に引き続いて傾きαで増加する。時刻ｔ５において参照信号Ｖｒの電位の増加が停止し、参照信号Ｖｒが基準電圧Ｖｒｅｆ１に固定される。このように、基準電圧Ｖｒｅｆ１は、参照信号Ｖｒのランプ波形を時刻ｔ５まで外挿することにより生成される。

時刻ｔ６から時刻ｔ８の期間において、画素１０からの光信号の出力及び列増幅部２００のゲイン設定のための動作が行われる。時刻ｔ６において、制御信号ＰＴＸ（図６において不図示）がハイレベルになり、転送トランジスタ１２がオンになる。これにより、光電変換部１１に蓄積された電荷が浮遊拡散領域ＦＤに転送され、当該電荷に対応する画素出力信号Ｖｖｌが画素出力線１０２に出力される。これにより、画素出力信号Ｖｖｌの電位は蓄積電荷に応じて低下し、増幅部出力信号Ｖａｍｐの電位は蓄積電荷に応じて上昇する。図６では、蓄積電荷が多い場合（図中のΔＶａ）と蓄積電荷が少ない場合（図中のΔＶｂ）の２種類の場合について、画素出力信号Ｖｖｌと増幅部出力信号Ｖａｍｐの電位の変化を重ねて示している。画素出力信号Ｖｖｌの信号振幅はΔＶａ又はΔＶｂである。列増幅部２００は４倍のゲインを有する増幅回路であるため、増幅部出力信号Ｖａｍｐの信号振幅は、（ΔＶａ×４）又は（ΔＶｂ×４）である。

時刻ｔ７から時刻ｔ８の判定期間において、制御信号ＰＣＭＰＥＮがハイレベルになり列比較部３００での比較が有効化される。比較結果信号Ｖｃｍｐのレベルは、増幅部出力信号Ｖａｍｐと参照信号Ｖｒ（判定期間においては、基準電圧Ｖｒｅｆ１）との大小関係に基づき、ローレベルになる。本実施形態では、増幅部出力信号Ｖａｍｐが整定する前に、増幅部出力信号Ｖａｍｐと基準電圧Ｖｒｅｆ１との比較を行うことで、整定を待つ時間が省略され、動作が高速化する。

ここで、基準電圧Ｖｒｅｆ１の設定について説明する。増幅部出力信号Ｖａｍｐの整定時の最大電圧が、後述の時刻ｔ９から時刻ｔ１１のＳ＿ＡＤ変換期間に供給される参照信号Ｖｒの振幅値（ランプ波形の電圧の変動幅）Ｖ１に等しいものとする。このとき、基準電圧Ｖｒｅｆ１は、増幅部出力信号ＶａｍｐがＶ１に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。このように設定することにより、時刻ｔ９から時刻ｔ１１のＳ＿ＡＤ変換期間における、参照信号Ｖｒのランプ波形のダイナミックレンジ（振幅値Ｖ１）を有効に活用することができる。

次に、列増幅部２００におけるゲインの切り替えについて説明する。上述のように、画素出力信号Ｖｖｌの信号振幅はΔＶａ又はΔＶｂであり、ΔＶａ×４＞Ｖｒｅｆ１＞ΔＶｂ×４の関係が成り立つものとする。列増幅部２００におけるゲインの設定は、増幅部出力信号Ｖａｍｐと基準電圧Ｖｒｅｆ１との比較結果に基づいて定められる。画素出力信号Ｖｖｌの信号振幅がΔＶａである場合には、Ｖａｍｐ＞Ｖｒｅｆ１であるため、比較結果信号Ｖｃｍｐのレベルはローレベルとなる。これに対し、画素出力信号Ｖｖｌの信号振幅がΔＶｂである場合には、Ｖａｍｐ＜Ｖｒｅｆ１であるため、比較結果信号Ｖｃｍｐのレベルはハイレベルとなる。

時刻ｔ８において、判定回路３５０は、比較結果信号Ｖｃｍｐのレベルに応じたレベルの判定結果信号ＡＴＴを出力する。具体的には、比較結果信号Ｖｃｍｐがローレベルの場合には、判定回路３５０はハイレベルの判定結果信号ＡＴＴを出力し、比較結果信号Ｖｃｍｐがハイレベルの場合には、判定回路３５０はローレベルの判定結果信号ＡＴＴを出力する。図６には、判定期間において比較結果信号Ｖｃｍｐがローレベルである場合（すなわち、画素出力信号Ｖｖｌの信号振幅がΔＶａである場合）の判定結果信号ＡＴＴの時間変化が示されている。判定結果信号ＡＴＴは、Ｊメモリ４０１に格納されるとともに、列増幅部２００にフィードバックされる。判定結果信号ＡＴＴがハイレベルになると、スイッチ２０６がオンになり、列増幅部２００のゲインが４倍から１倍に低下する。判定結果信号ＡＴＴがローレベルのままであれば、スイッチ２０６がオフのままであり、ゲインは４倍に維持される。このようにして、列増幅部２００のゲインは、列増幅部２００の出力振幅に応じて動的に制御される。

時刻ｔ９において、画素出力信号Ｖｖｌが整定する。画素出力信号Ｖｖｌの信号振幅がΔＶａである場合、列増幅部２００のゲインは１倍であるため、時刻ｔ９において増幅部出力信号ＶａｍｐはΔＶａ×１である。これに対し、画素出力信号Ｖｖｌの信号振幅がΔＶｂである場合、列増幅部２００のゲインは４倍であるため、時刻ｔ９において増幅部出力信号ＶａｍｐはΔＶｂ×４である。

時刻ｔ９から時刻ｔ１１の期間は、光電変換部１１への入射光に基づいて画素１０から出力された信号のＡＤ変化が行われるＳ＿ＡＤ変換期間（第２の期間）である。この期間において、カウント信号生成部６００は、カウント信号をＳメモリ４０３に供給する。参照信号生成部５００から出力される参照信号Ｖｒは、時間に対して傾きαで電位が増加する方向に変化するランプ波形となっている。この傾きαの値を変えることにより、Ｓ＿ＡＤ変換によるゲインを調整することができる。Ｓ＿ＡＤ変換期間においてもＮ＿ＡＤ変換期間と同様の処理により、Ｓメモリ４０３は、比較結果信号Ｖｃｍｐのレベルが変化した瞬間に入力されているカウンタ値をＳ＿ＡＤ変換結果として格納する。

時刻ｔ１１の後、各列のＪメモリ４０１、Ｎメモリ４０２及びＳメモリ４０３に格納されたデータは、水平走査回路７００による走査に応じて、順次、信号処理回路８００に転送される。信号処理回路８００は、Ｊメモリ４０１から転送されたデータに基づいて、同列のＳメモリ４０３から転送されたデジタル信号に対してデジタル的に増幅を行うデジタルゲイン処理を行う。

デジタルゲイン処理の例を説明する。信号処理回路８００は、Ｓメモリ４０３から転送されたデータに対して、判定結果信号ＡＴＴがローレベルの場合には１倍のゲインによるデジタルゲイン処理を行い、ハイレベルの場合には４倍のゲインによるデジタルゲイン処理を行う。これらのデジタルゲイン処理は、デジタルデータに対するビットシフトにより成され得る。これにより、入射光の光量と最終的な出力信号との間の連続性を維持することができる。このデジタルゲイン処理により、出力信号の分解能が変化する場合がある。判定結果信号ＡＴＴがローレベルになる領域（画素出力信号Ｖｖｌの信号振幅が小さい場合）では、出力信号の値は１ＬＳＢ（Least Significant Bit）単位で変化する。これに対し、判定結果信号ＡＴＴがハイレベルになる領域（画素出力信号Ｖｖｌの信号振幅が大きい場合）では、出力信号の値は４ＬＳＢ単位で変化する。このように、処理後のデジタル信号の分解能は、画素出力信号Ｖｖｌが小さい領域では高く、画素出力信号Ｖｖｌが大きい領域では低い。

図７を参照して本実施形態における基準電圧の設定方法を説明する。図７は、本実施形態に係る基準電圧の設定を示すタイミング図である。本実施形態において、撮像装置のトータルゲインは、列増幅部２００のゲインと、参照信号生成部５００からＳ＿ＡＤ変換期間中に出力される参照信号Ｖｒのランプ波形の傾きと、信号処理回路８００におけるデジタルゲインとにより決定されるものとする。トータルゲインを変更するための一手法として、時刻ｔ９から時刻ｔ１１のＳ＿ＡＤ変換期間における参照信号Ｖｒのランプ波形の傾きを変更するというものが挙げられる。図７は、ランプ波形の傾きをα及びβの２種類に変化させた場合の例を示している。傾きβは傾きαよりも小さいため、傾きαを傾きβに変化させることでトータルゲインを大きくすることができる。傾きがβの場合の参照信号Ｖｒの振幅値Ｖ２は、振幅値Ｖ１のβ／α倍である。すなわち、Ｖ１／Ｖ２＝α／βの関係が成り立つ。

また、ランプ波形の傾きがβに設定されているときの増幅部出力信号Ｖａｍｐの整定時の振幅は振幅値Ｖ２と等しいものとする。このときの基準電圧Ｖｒｅｆ２は、時刻ｔ２から時刻ｔ５におけるランプ波形の値を異なる値にすることにより、基準電圧Ｖｒｅｆ１とは異なる値に設定される。より具体的には、基準電圧Ｖｒｅｆ２は、時刻ｔ７から時刻ｔ８の判定期間における整定前の増幅部出力信号Ｖａｍｐになるように設定される。

このように設定すると、トータルゲインを変更する際の基準電圧の比（Ｖｒｅｆ１／Ｖｒｅｆ２）はランプ波形の傾きの比（α／β）と一致しない。その理由は、増幅部出力信号Ｖａｍｐが整定するまでの波形の変化は、入力信号のレベルだけでなく、列増幅部２００の応答性にも依存するためである。ランプ波形の傾きが小さい場合には、列増幅部２００に入力される信号振幅も小さいため、列増幅部２００の応答性が高くなり、増幅部出力信号Ｖａｍｐの整定時間が短くなる。そのため、増幅部出力信号Ｖａｍｐの整定時間が短くなる影響を考慮すると、傾きβが傾きαよりも小さい（α＞β）場合には、Ｖｒｅｆ２は、Ｖｒｅｆ１×β／αよりも小さい値に設定される（Ｖｒｅｆ２＜Ｖｒｅｆ１×β／α）ことが望ましい。以上の関係を整理すると、本実施形態において、第１の傾きα、第２の傾きβ、第１の基準電圧Ｖｒｅｆ１及び第２の基準電圧Ｖｒｅｆ２は、関係式（α／β＝Ｖ１／Ｖ２＜Ｖｒｅｆ１／Ｖｒｅｆ２）を満たす。

図８（ａ）乃至図８（ｆ）は、本実施形態の効果を説明するための図である。図８（ａ）及び図８（ｂ）は、本実施形態による基準電圧の設定がなされた場合を示す図である。図８（ｃ）乃至図８（ｆ）は、基準電圧の変更比を参照信号のランプ波形の傾きの変更比に一致させた場合に生じ得る問題を説明する図である。

図８（ａ）、図８（ｃ）及び図８（ｅ）は、図７に示したものと同様の増幅部出力信号ＶａｍｐとＳ＿ＡＤ変換期間の参照信号Ｖｒとを重ねて示したものである。また、図８（ａ）、図８（ｃ）及び図８（ｅ）において、参照信号Ｖｒのランプ波形の傾きがαである場合（ゲインが低い場合）の波形を破線で示し、傾きがβである場合（ゲインが高い場合）の波形を実線で示している。以下、前者を低トータルゲイン設定、後者を高トータルゲイン設定と呼ぶこともある。また、図８（ａ）、図８（ｃ）及び図８（ｅ）中の「×４」及び「×１」で示した増幅部出力信号Ｖａｍｐの分岐は、列増幅部２００のゲインが４倍又は１倍に切り替え可能であることを示している。

まず、図８（ａ）及び図８（ｂ）を参照して、図７を参照して説明したようなα／β≠Ｖｒｅｆ１／Ｖｒｅｆ２である場合の例を説明する。図８（ａ）は、本実施形態の基準電圧設定手法による増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２との関係を示した図である。例えば、傾きをαからβに変更してランプ波形の振幅値をＶ１からＶ２（＝β／α×Ｖ１）に変えることで低トータルゲイン設定から高トータルゲイン設定に切り替えることができる。これと併せて、図７の説明において述べたように参照信号Ｖｒの基準電圧もＶｒｅｆ１からＶｒｅｆ２に切り替える。本実施形態では、基準電圧Ｖｒｅｆ１は、増幅部出力信号ＶａｍｐがＶ１に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。また、基準電圧Ｖｒｅｆ２は、増幅部出力信号ＶａｍｐがＶ２に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。このとき、図７の説明において述べたように、基準電圧Ｖｒｅｆ１及び基準電圧Ｖｒｅｆ２は、α／β≠Ｖｒｅｆ１／Ｖｒｅｆ２となる。

図８（ｂ）は、図８（ａ）の基準電圧設定に対応する、画素１０の出力信号のレベルとＡＤ変換後の出力値との関係を示す図である。図中の実線は、高トータルゲイン設定の場合を示しており、破線は低トータルゲイン設定の場合を示している。実線及び破線のうちの細い部分は、列増幅部２００のゲインが４倍であり、かつ、デジタルゲインが１倍である区間を示している。実線及び破線のうちの太い部分は、列増幅部２００のゲインが１倍であり、かつ、デジタルゲインが４倍である区間を示している。細線で示されている区間は太線で示されている区間に対して出力信号の分解能が４倍である。

このように、図８（ａ）及び図８（ｂ）の場合において、高トータルゲイン設定、低トータルゲイン設定のいずれにおいても、列増幅部２００のゲインが切り替わるＡＤ変換後の出力値が等しい。したがって、本実施形態においては、ゲインによらず安定した入出力特性が得られる。

次に、図８（ｃ）乃至図８（ｆ）を参照して、α／β＝Ｖｒｅｆ１／Ｖｒｅｆ２である場合である２つの比較例（第１の比較例及び第２の比較例）を説明する。図８（ｃ）は、第１の比較例の基準電圧設定手法による増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２との関係を示した図である。本比較例では、基準電圧Ｖｒｅｆ２は、増幅部出力信号ＶａｍｐがＶ２に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。そして、基準電圧Ｖｒｅｆ１は、Ｖｒｅｆ１＝α／β×Ｖｒｅｆ２を満たすように設定される。このとき、低トータルゲイン設定の場合の増幅部出力信号Ｖａｍｐの整定後の電圧は、参照信号Ｖｒの振幅値Ｖ１よりも小さくなる。判定期間に増幅部出力信号Ｖａｍｐが基準電圧Ｖｒｅｆ１を超えると、列増幅部２００のゲインが４倍から１倍に切り替わる。増幅部出力信号Ｖａｍｐの整定後の電圧がＶ１未満の場合にも列増幅部２００のゲインが１倍に切り替わることがあるため、低トータルゲイン設定では、参照信号Ｖｒの振幅値Ｖ１の全範囲を有効に活用することができない。

図８（ｄ）は、図８（ｃ）の基準電圧設定に対応する、画素１０の出力信号のレベルとＡＤ変換後の出力値との関係を示す図である。グラフの表記は図８（ｂ）と共通であるため説明を省略する。低トータルゲイン設定では、列増幅部２００のゲインが切り替わるＡＤ変換後の出力値が高トータルゲイン設定のそれに比べて小さい。したがって、本比較例では、低トータルゲイン設定において高分解能区間が狭くなり、出力信号の精度が低下し得る。

図８（ｅ）は、第２の比較例の基準電圧設定手法による増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２との関係を示した図である。本比較例では、基準電圧Ｖｒｅｆ１は、増幅部出力信号ＶａｍｐがＶ１に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。そして、基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝β／α×Ｖｒｅｆ１を満たすように設定される。このとき、高トータルゲイン設定の場合の増幅部出力信号Ｖａｍｐの整定後の電圧は、参照信号Ｖｒの振幅値Ｖ２よりも大きくなる。増幅部出力信号Ｖａｍｐが参照信号Ｖｒの振幅値Ｖ２を超えた場合には、ランプ波形の全範囲で比較結果信号Ｖｃｍｐのレベルが変化しなくなるため、Ｓ＿ＡＤ変換結果としてＳメモリ４０３に格納されるカウント値が増幅部出力信号Ｖａｍｐによらず一定になる。この飽和現象は、増幅部出力信号ＶａｍｐがＶ２からＶｒｅｆ２の間の範囲である場合に生じる。

図８（ｆ）は、図８（ｅ）の基準電圧設定に対応する、画素１０の出力信号のレベルとＡＤ変換後の出力値との関係を示す図である。グラフの表記は図８（ｂ）及び図８（ｄ）と共通であるため説明を省略する。高トータルゲイン設定では、列増幅部２００のゲインが切り替わるＡＤ変換後の出力値が低トータルゲイン設定のそれに比べ大きい。このとき、高分解能区間よりも画素１０の出力が大きい範囲に上述の飽和現象が生じる飽和区間が生じる。したがって、本比較例では、飽和区間において入出力の線形性が劣化し、出力信号の精度が低下し得る。

以上の理由により、α／β＝Ｖｒｅｆ１／Ｖｒｅｆ２の場合には、出力信号の精度が低下し得る。そこで、本実施形態では、α／β≠Ｖｒｅｆ１／Ｖｒｅｆ２を満たすように、整定前の増幅部出力信号Ｖａｍｐのレベルを判定するための基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を設定する。これにより、参照信号Ｖｒのランプ波形の傾きを変化させてトータルゲインを変更した場合の特性劣化が軽減される。したがって、本実施形態によれば、出力信号の精度が向上された光電変換装置が提供される。

本実施形態において、参照信号生成部５００の回路構成は特に限定されるものではなく、ランプ波形が生成可能であれば、容量充放電方式、ＤＡＣ方式、カレントステアリング方式など、様々な方式が適用され得る。また、ランプ波形の形状は、本実施形態で示したような時間に応じて電位が上昇するアップスロープ型に限定されるものではなく、時間に応じて電位が下降するダウンスロープ型であってもよい。

［第２実施形態］
第１実施形態は、判定結果信号ＡＴＴに基づいて列増幅部２００のゲインが動的に変化する構成例を示している。これに対し、本実施形態では、判定結果信号ＡＴＴに基づいて参照信号Ｖｒのランプ波形の傾きが動的に変化する構成例を説明する。第１実施形態と共通する部分については説明を省略する。

図９は、本実施形態に係る撮像装置の動作を示すタイミング図である。図９では、Ｎ＿ＡＤ変換期間における参照信号Ｖｒのランプ波形の傾きをα１としている。時刻ｔ８において、判定回路３５０は、比較結果信号Ｖｃｍｐのレベルに応じたレベルの判定結果信号ＡＴＴを出力する。具体的には、比較結果信号Ｖｃｍｐがローレベルの場合には、判定回路３５０はハイレベルの判定結果信号ＡＴＴを出力し、比較結果信号Ｖｃｍｐがハイレベルの場合には、判定回路３５０はローレベルの判定結果信号ＡＴＴを出力する。

判定結果信号ＡＴＴは、参照信号ＶｒのＳ＿ＡＤ変換期間におけるランプ波形の傾きにフィードバックされる。判定結果信号ＡＴＴがハイレベルの場合には、ランプ波形の傾きはα１からα２に変化する。これによりＳ＿ＡＤ変換におけるゲインがα１／α２倍に低下する。判定結果信号ＡＴＴがローレベルの場合には、ランプ波形の傾きはα１のまま変化せず、Ｓ＿ＡＤ変換におけるゲインは維持される。このようにして、ランプ波形の傾きによるＳ＿ＡＤ変換のゲインは、列増幅部２００の出力振幅に応じて動的に制御される。

本実施形態において適用され得るデジタルゲイン処理の例を説明する。Ｓメモリ４０３から転送されたデータに対して、判定結果信号ＡＴＴがローレベルの場合には１倍のゲインによるデジタルゲイン処理を行い、ハイレベルの場合にはα２／α１倍のゲインによるデジタルゲイン処理がなされる。これにより、入射光の光量と最終的な出力信号との間の連続性を維持することができる。判定結果信号ＡＴＴがローレベルになる領域における出力信号の値の変化単位を１とすると、判定結果信号ＡＴＴがハイレベルになる領域における出力信号の値の変化単位はα２／α１となる。したがって、処理後のデジタル信号の分解能は、画素出力信号Ｖｖｌが小さい領域では高く、画素出力信号Ｖｖｌが大きい領域では低い。

図１０を参照して本実施形態における基準電圧の設定方法を説明する。図１０は、本実施形態に係る基準電圧の設定を示すタイミング図である。本実施形態においても、撮像装置のトータルゲインは、列増幅部２００のゲインと、参照信号生成部５００からＳ＿ＡＤ変換期間中に出力される参照信号Ｖｒのランプ波形の傾きと、信号処理回路８００におけるデジタルゲインとにより決定されるものとする。トータルゲインを変更するための一手法として、時刻ｔ９から時刻ｔ１１のＳ＿ＡＤ変換期間における参照信号Ｖｒのランプ波形の傾きを変更するというものが挙げられる。参照信号のランプ波形傾き変更によるゲインの変更に関しては、本実施形態ではランプ信号の傾きの変更が、トータルゲインの変更と、列増幅部２００の出力振幅に応じた傾き変更の２つの目的により行われるため、それぞれについて説明する。

Ｓ＿ＡＤ変換期間のランプ波形の傾きとして、図１０には、α１、α２、β１及びβ２の４つが示されている。図９の説明で述べた列増幅部２００の出力振幅に応じたＳ＿ＡＤ変換のゲインの変更は、α１とα２との間の傾きの切り替え、あるいは、β１とβ２との間の傾きの切り替えに相当する。

一方、トータルゲイン変更のためのランプ波形の傾きの変更は、α１とβ１との間の傾きの切り替え、あるいは、α２とβ２との間の傾きの切り替えに相当する。ここで、α１、α２、β１及びβ２の間にはβ１／α１＝β２／α２の関係が成り立つ。

図１０に示されるように、ランプ波形の傾きがα１、α２、β１、β２に設定されているときの増幅部出力信号Ｖａｍｐの整定時の振幅は、それぞれ、振幅値Ｖ１、Ｖ１’、Ｖ２、Ｖ２’と等しいものとする。トータルゲイン変更によるランプ波形の振幅の変化比率は、ランプ波形の傾きの比と一致する。すなわち、図１０に示されているＶ１、Ｖ２、Ｖ１’、Ｖ２’、α１及びβ１の間には、Ｖ１／Ｖ２＝Ｖ１’／Ｖ２’＝α１／β１の関係が成り立つ。また、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、第１実施形態と同様に設定される。すなわち、整定時の振幅値がＶ１である場合の基準電圧Ｖｒｅｆ１は、このときの判定期間における整定前の増幅部出力信号Ｖａｍｐになるように設定される。整定時の振幅値がＶ２である場合の基準電圧Ｖｒｅｆ２は、このときの判定期間における整定前の増幅部出力信号Ｖａｍｐになるように設定される。ここで、第１実施形態の場合と同様に本実施形態においても適切な基準電圧の設定値は、関係式（α１／β１＝Ｖ１／Ｖ２＜Ｖｒｅｆ１／Ｖｒｅｆ２）を満たす。

図１１（ａ）乃至図１１（ｆ）は、本実施形態の効果を説明するための図である。図１１（ａ）及び図１１（ｂ）は、本実施形態による基準電圧の設定がなされた場合を示す図である。図１１（ｃ）乃至図１１（ｆ）は、基準電圧の変更比を参照信号のランプ波形の傾きの変更比に一致させた場合に生じ得る問題を説明する図である。

図１１（ａ）は、高トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１との関係を示した図である。また、図１１（ｂ）は、低トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ２との関係を示した図である。トータルゲインの変更は、図１１（ａ）の状態と図１１（ｂ）の状態との切り替わりに相当する。参照信号Ｖｒのランプ波形の傾きにゲインの変化率に相当する共通の係数を掛けることでこの切り替えが実現される。例えば、高トータルゲイン設定から低トータルゲイン設定への切り替えは、参照信号Ｖｒのランプ波形の傾きに係数β１／α１＝β２／α２を掛けることにより実現される。このとき、第１実施形態と同様の理由により、ゲインによらず安定した出力特性が得られる。

次に、図１１（ｃ）乃至図１１（ｆ）を参照して、α１／β１＝Ｖｒｅｆ１／Ｖｒｅｆ２である場合である２つの比較例（第３の比較例及び第４の比較例）を説明する。図１１（ｃ）は、第３の比較例の低トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ２との関係を示した図である。図１１（ｄ）は、第３の比較例の高トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１との関係を示した図である。

本比較例では、基準電圧Ｖｒｅｆ２は、増幅部出力信号ＶａｍｐがＶ２に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。そして、基準電圧Ｖｒｅｆ１は、Ｖｒｅｆ１＝α１／β１×Ｖｒｅｆ２を満たすように設定される。このとき、低トータルゲイン設定の場合の増幅部出力信号Ｖａｍｐの整定後の電圧は、参照信号Ｖｒの振幅値Ｖ１よりも小さくなる。判定期間に増幅部出力信号Ｖａｍｐが基準電圧Ｖｒｅｆ１を超えると、ランプ波形の傾きがα２からα１に切り替わる。そのため、増幅部出力信号Ｖａｍｐの整定後の電圧がＶ１未満の場合にも列増幅部２００のランプ波形の傾きが切り替わることがあるため、低トータルゲイン設定では、参照信号Ｖｒの振幅値Ｖ１の全範囲を有効に活用することができない。したがって、本比較例では、第１の比較例と同様に、低トータルゲイン設定において高分解能区間が狭くなり、出力信号の精度が低下し得る。

図１１（ｅ）は、第４の比較例の高トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ１との関係を示した図である。図１１（ｆ）は、第４の比較例の低トータルゲイン設定の場合における増幅部出力信号Ｖａｍｐと、参照信号Ｖｒと、基準電圧Ｖｒｅｆ２との関係を示した図である。

本比較例では、基準電圧Ｖｒｅｆ１は、増幅部出力信号ＶａｍｐがＶ１に整定する前である判定期間における増幅部出力信号Ｖａｍｐの電圧値に一致するように設定される。そして、基準電圧Ｖｒｅｆ２は、Ｖｒｅｆ２＝β１／α１×Ｖｒｅｆ１を満たすように設定される。このとき、高トータルゲイン設定の場合の増幅部出力信号Ｖａｍｐの整定後の電圧は、参照信号Ｖｒの振幅値Ｖ２よりも大きくなる。増幅部出力信号Ｖａｍｐが参照信号Ｖｒの振幅値Ｖ２を超えた場合には、ランプ波形の全範囲で比較結果信号Ｖｃｍｐのレベルが変化しなくなるため、Ｓ＿ＡＤ変換結果としてＳメモリ４０３に格納されるカウント値が増幅部出力信号Ｖａｍｐによらず一定になる。この飽和現象は、増幅部出力信号ＶａｍｐがＶ２からＶｒｅｆ２の間の範囲である場合に生じる。したがって、本比較例では、第２の比較例と同様に、飽和区間において入出力の線形性が劣化し、出力信号の精度が低下し得る。

以上の理由により、本実施形態においても第１実施形態と同様に、α１／β１≠Ｖｒｅｆ１／Ｖｒｅｆ２を満たすように、整定前の増幅部出力信号Ｖａｍｐのレベルを判定するための基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を設定する。これにより、参照信号Ｖｒのランプ波形の傾きを変化させてトータルゲインを変更した場合の特性劣化が軽減される。これにより、出力信号の精度が向上された光電変換装置が提供される。

［第３実施形態］
第１実施形態及び第２実施形態において、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の設定は、図７及び図１０に示されるように、時刻ｔ２から開始するランプ波形の電位の増加を時刻ｔ５において停止することにより行われる。そして、第１実施形態及び第２実施形態では、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、ランプ波形の傾きを変えることにより互いに異なる値に設定されている。しかしながら、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の設定はこれ以外の手法により行われてもよい。本実施形態では、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の設定方法の別の例を説明する。

図１２（ａ）は、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２の第１の設定方法を示す図である。本例では、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２に対して、参照信号Ｖｒのランプ波形の傾きγは共通である。しかしながら、本例においては、電位の増加を時刻ｔ５において停止することにより基準電圧Ｖｒｅｆ１が設定され、電位の増加を時刻ｔ５’において停止することにより基準電圧Ｖｒｅｆ２が設定される。このように、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、ランプ波形の電位の変動時間を制御することにより設定されてもよい。

図１２（ｂ）は、基準電圧Ｖｒｅｆ２の第２の設定方法を示す図である。本例では、時刻ｔ２から時刻ｔ４までＮ＿ＡＤ変換期間のランプ波形の傾きはδ、時刻ｔ４から時刻ｔ５’までのランプ波形の傾きはεである。このように、本例においては、時刻ｔ２から時刻ｔ５の期間内にランプ波形の傾きを変化させて基準電圧Ｖｒｅｆ２が設定される。なお、基準電圧Ｖｒｅｆ１も同様の手法により設定されてもよい。

なお、上述の例においては基準電圧の設定は、ランプ波形の電位の増加の停止時の電位により設定されているが、これに限定されるものではない。例えば、撮像装置の駆動を制御する制御装置のレジスタに記憶されている値に基づいて基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２が設定されても良い。すなわち、基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、ランプ波形の供給源となる回路とは別の供給源からの制御により生成されてもよい。

［第４実施形態］
次に、上述の実施形態による撮像装置を適用した装置の例を説明する。図１３は、本実施形態による撮像システム１０００の構成を示すブロック図である。図１３に示す撮像装置１０２２は、上述の第１乃至第３実施形態で述べた撮像装置のいずれかである。撮像装置１０２２が適用可能な撮像システム１０００としては、例えば、デジタルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。図１３に、上述の実施形態に記載の撮像装置１０２２を適用したデジタルカメラの構成例を示す。

図１３に例示した撮像システム１０００は、撮像装置１０２２、被写体の光学像を撮像装置１０２２に結像させるレンズ１００２、レンズ１００２を通過する光量を可変にするための絞り１００４、レンズ１００２の保護のためのバリア１００６を有する。レンズ１００２及び絞り１００４は、撮像装置１０２２に光を集光する光学系である。

撮像システム１０００は、また、撮像装置１０２２から出力される出力信号の処理を行う信号処理部１００８を有する。信号処理部１００８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。

撮像システム１０００は、更に、画像データを一時的に記憶するためのバッファメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１２を有する。更に撮像システム１０００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１４、記録媒体１０１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１６を有する。なお、記録媒体１０１４は、撮像システム１０００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム１０００は、各種演算を行うとともにデジタルカメラ全体を制御する全体制御・演算部１０１８、撮像装置１０２２と信号処理部１００８に各種タイミング信号を出力するタイミング発生部１０２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム１０００は、少なくとも撮像装置１０２２と、撮像装置１０２２から出力された出力信号を処理する信号処理部１００８とを有すればよい。全体制御・演算部１０１８及びタイミング発生部１０２０は、上述の実施形態における制御信号の生成、参照電圧の生成等の光電変換装置の制御に関する機能の一部又は全部を実行するように構成してもよい。

撮像装置１０２２は、画像用信号を信号処理部１００８に出力する。信号処理部１００８は、撮像装置１０２２から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１００８は、画像用信号を用いて、画像を生成する。

以上のように、本実施形態の撮像システム１０００は、第１乃至第３実施形態による撮像装置１０２２を含む。これにより、より高品質な撮像が可能な撮像システム１０００を実現することができる。

［第４実施形態］
図１４（ａ）及び図１４（ｂ）は、本実施形態による撮像システム１１００及び移動体の構成を示す図である。図１４（ａ）は、車載カメラに関する撮像システム１１００の一例を示したものである。撮像システム１１００は、上述の第１乃至第３実施形態のいずれかに記載の撮像装置１１１０を有する。撮像システム１１００は、撮像装置１１１０により取得された複数の画像データに対し、画像処理を行う画像処理部１１１２と、撮像システム１１００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部１１１４を有する。また、撮像システム１１００は、算出された視差に基づいて対象物までの距離を算出する距離計測部１１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１１１８と、を有する。ここで、視差算出部１１１４や距離計測部１１１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム１１００は、車両情報取得装置１１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１１００には、衝突判定部１１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１１３０が接続されている。すなわち、制御ＥＣＵ１１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１１００は、衝突判定部１１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置１１４０とも接続されている。例えば、衝突判定部１１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ１１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１１００で撮像する。図１４（ｂ）に、車両前方（撮像範囲１１５０）を撮像する場合の撮像システム１１００を示した。車両情報取得装置１１２０は、撮像システム１１００を動作させ撮像を実行させるように指示を送る。第１乃至第３実施形態による撮像装置１１１０を含む本実施形態の撮像システム１１００は、測距の精度をより向上させることができる。

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［その他の実施形態］
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１０ 画素
２００ 列増幅部
３００ 列比較部
３５０ 判定回路
４００ 列メモリ部
５００ 参照信号生成部
６００ カウント信号生成部

Claims (11)

1. 光電変換により入射光に応じた第１の信号を生成する画素と、
   前記第１の信号を増幅して第２の信号を出力する増幅部と、
   前記第２の信号の電圧と、参照信号の電圧とを比較する比較部と、
   を有し、
   前記第２の信号の電圧が整定する前である第１の期間において、前記参照信号の電圧は基準電圧であり、
   前記第１の期間において、前記比較部は、前記第２の信号の電圧と、前記基準電圧とを比較することにより、ゲインの設定に用いられる判定結果信号を生成し、
   前記第２の信号の電圧が整定した後である第２の期間において、前記参照信号は電圧が時間に応じて変化するランプ波形であり、
   前記第２の期間において、前記比較部は、前記第２の信号の電圧と、前記ランプ波形の電圧とを比較することによりアナログデジタル変換を行い、
   前記ランプ波形の傾きが、第１の傾きαと第２の傾きβとに切り替え可能であり、
   前記基準電圧が、前記第１の傾きαに対応する第１の基準電圧Ｖｒｅｆ１と、前記第２の傾きβに対応する第２の基準電圧Ｖｒｅｆ２とに切り替え可能であり、
   前記第１の傾きα、前記第２の傾きβ、前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、α／β≠Ｖｒｅｆ１／Ｖｒｅｆ２を満たす
   ことを特徴とする光電変換装置。
2. 前記第１の傾きα、前記第２の傾きβ、前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、α＞β、かつ、α／β＜Ｖｒｅｆ１／Ｖｒｅｆ２を満たす
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記増幅部は、前記判定結果信号に応じて、前記第１の信号を増幅して前記第２の信号を出力する際のゲインを変化させる
   ことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記比較部は、前記判定結果信号に応じて、前記ランプ波形の傾きを変化させる
   ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記判定結果信号は、前記比較部におけるアナログデジタル変換によって生成されたデジタル信号に対するデジタルゲインの設定に用いられる
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記第１の期間において前記第２の信号の電圧が前記第１の基準電圧Ｖｒｅｆ１である場合に、前記第２の期間における前記第２の信号の電圧は、前記第１の傾きαの前記ランプ波形の電圧の変動幅と一致し、
   前記第１の期間において前記第２の信号の電圧が前記第２の基準電圧Ｖｒｅｆ２である場合に、前記第２の期間における前記第２の信号の電圧は、前記第２の傾きβの前記ランプ波形の電圧の変動幅と一致する
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、前記ランプ波形の電圧の変動時間を制御することにより生成される
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、前記ランプ波形の傾きを制御することにより生成される
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
9. 前記第１の基準電圧Ｖｒｅｆ１及び前記第２の基準電圧Ｖｒｅｆ２は、前記ランプ波形の供給源とは異なる供給源により生成される
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
10. 請求項１乃至９のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と、
    を備えることを特徴とする撮像システム。
11. 移動体であって、
    請求項１乃至９のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と、
    を備えることを特徴とする移動体。

Images