JP2020123736A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2020123736A
JP2020123736A JP2020072242A JP2020072242A JP2020123736A JP 2020123736 A JP2020123736 A JP 2020123736A JP 2020072242 A JP2020072242 A JP 2020072242A JP 2020072242 A JP2020072242 A JP 2020072242A JP 2020123736 A JP2020123736 A JP 2020123736A
Authority
JP
Japan
Prior art keywords
transistor
semiconductor layer
wiring
electrode
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020072242A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
坂倉　真之
Masayuki Sakakura
真之 坂倉
黒川　義元
Yoshimoto Kurokawa
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020123736A publication Critical patent/JP2020123736A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】製造コストが低減された撮像装置を提供する。【解決手段】受光部と、受光部に接続する第１のトランジスタと、周辺回路を有する撮像装置において、受光部において櫛歯状のｎ型半導体と櫛歯状のｐ型半導体が平面視において噛み合うように配置される。また、受光部と第１のトランジスタは互いに重なる。周辺回路は第２のトランジスタと第３のトランジスタとを有する。また、第２のトランジスタと第３のトランジスタは、互いに禁制帯幅の異なる半導体層を有する。また、第２のトランジスタまたは第３のトランジスタの一方は、第１のトランジスタの半導体層と同じ禁制帯幅の半導体層を有する。【選択図】図１

Description

本発明の一態様は、半導体装置に関する。特に、本発明の一態様は、酸化物半導体を含む
半導体装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、
物、方法、もしくは製造方法に関する。または、本発明の一態様は、プロセス、マシン、
マニュファクチャ、もしくは組成物（コンポジション・オブ・マター）に関する。または
、本発明の一態様は、記憶装置、プロセッサそれらの駆動方法またはそれらの製造方法に
関する。
本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を
指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置で
ある。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器
などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明
装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタを構成する技
術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表示装置に用い
られている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公
知であるが、その他の材料として酸化物半導体が注目されている。
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。
そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）
なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３）。
特開２００６−１６５５２７号公報 特開２００６−１６５５２８号公報 特開２００６−１６５５２９号公報
一方で、表示装置に近い構成ながらも、高い電気特性が要求される固体撮像素子などでは
、ＳＯＩやバルクの単結晶シリコンを用いたバルク型の電界効果型トランジスタが一般的
に用いられている。
しかしながら、単結晶シリコンを用いた電界効果型トランジスタであっても万能ではなく
、例えばオフ電流（リーク電流などとも呼ぶ）は実質的にゼロといえる程度に小さいもの
ではない。また、シリコンは温度特性の変化が大きい材料でもあり、特にオフ電流は変化
しやすい。従って、固体撮像素子など電荷保持型の半導体装置を構成する場合には、環境
に左右されず十分な電位保持期間の確保が可能であり、よりオフ電流が低減されたデバイ
スの開発が望まれている。
そこで、開示する本発明の一態様は、安定した電気特性（例えば、オフ電流が極めて低減
されている）を有するトランジスタを含んで構成される撮像素子を提供することを目的と
する。
固体撮像素子であるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサは信号電荷蓄積部に電位を保持し、それを
増幅トランジスタを介して配線に出力する。ここで、リセットトランジスタおよび／また
は転送トランジスタにリーク電流があるとそれによって充電または放電が起こり、信号電
荷蓄積部の電位が変わってしまう。信号電荷蓄積部の電位が変わると増幅トランジスタの
電位も変わってしまい、本来の電位からずれた値となり、撮像された映像が劣化してしま
うという問題点があった。
また、受光素子と受光素子を駆動するための画素回路は、一つの画素中に同一の半導体層
の異なる部分を用いて設けられる。このため、受光素子の大型化がしにくく、受光感度の
向上が難しかった。また、解像度を高めるために１画素あたりの面積を小さくすると、受
光素子の占有面積が小さくなり受光感度が低下してしまう。このため、解像度の高い撮像
装置の作製が困難であった。
本発明の一態様は、解像度の高い撮像装置を提供することを目的の一つとする。または、
検出感度の高い撮像装置を提供することを目的の一つとする。または、低消費電力の撮像
装置を提供することを目的の一つとする。または、動作温度範囲が広い撮像装置を提供す
ることを目的の一つとする。または、ノイズの影響を受けにくい撮像装置を提供すること
を目的の一つとする。または、リニアリティが高い撮像装置を提供することを目的の一つ
とする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、製
造コストが低減された撮像装置を提供することを目的の一つとする。または、新規な撮像
装置などを提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、受光部と、第１のトランジスタと、第１の回路と、を有し、受光部は
、第１のトランジスタと電気的に接続し、第１のトランジスタは、第１の回路と電気的に
接続し、受光部は、第１の領域と第２の領域を有し、第１の領域と第２の領域は、平面視
において櫛歯形状を有し、第１の領域と第２の領域は、互いに噛み合うように配置される
ことを特徴とする撮像装置である。
また、受光部と、第１のトランジスタは、互いに重なる。また、第１の回路は、第２のト
ランジスタと第３のトランジスタとを有し、第２のトランジスタのチャネル形成領域と、
第３のトランジスタのチャネル形成領域は、異なる禁制帯幅を有する。また、第２のトラ
ンジスタのチャネル形成領域または第３のトランジスタのチャネル形成領域の一方は、第
１のトランジスタのチャネル形成領域同じ禁制帯幅を有する。
本発明の一態様により、安定した電気特性（例えば、オフ電流が極めて低減されている）
を有するトランジスタを含んで構成される固体撮像素子を提供することができる。または
、検出感度の高い撮像装置を提供することができる。または、低消費電力の撮像装置を提
供することができる。または、動作温度範囲が広い撮像装置を提供することができる。ま
たは、ノイズの影響を受けにくい撮像装置を提供することができる。または、リニアリテ
ィが高い撮像装置を提供することができる。または、信頼性の高い撮像装置を提供するこ
とができる。または、製造コストが低減された撮像装置を提供することができる。または
、新規な撮像装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
本発明の一態様の撮像装置の構成例を説明する図。 画素の一例を説明する図。 画素の一例を説明する斜視図。 画素の等価回路図。 撮像装置の一例を説明する断面図。 トランジスタの一例を説明する断面図。 エネルギーバンド構造を説明する図。 回路構成の一例を説明する図。 撮像装置の画素の構成について説明する断面図。 撮像素子の画素の構成について説明する図。 撮像素子の画素の動作について説明する図。 フォトダイオードの動作について説明する図。 撮像装置の画素の構成について説明する図。 撮像装置の画素の動作について説明する図。 撮像装置の画素の構成について説明する図。 撮像装置の画素の動作について説明する図。 撮像装置の画素の構成について説明する図。 撮像装置の画素の動作について説明する図。 撮像装置の画素の構成について説明する図。 撮像装置の画素の動作について説明する図。 撮像装置の構成について説明する図。 リセット端子駆動回路および転送端子駆動回路の構成について説明する図。 配線駆動回路の構成について説明する図。 シフトレジスタとバッファ回路の一例を示す図。 画素回路の構成を説明する図。 グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 撮像装置の画像処理エンジンの構成例を説明するブロック図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 本発明の一態様に係る電子機器を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、実施の形態を説明するための全図において、同一部分または同
様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある
。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合で
あり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容
量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さず
に、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流す
か流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択
して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘ
とＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹ
とが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟ん
で接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹと
の間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されてい
る場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）
とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明
示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場
合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、
前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、およ
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プ
ラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合
わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライ
ムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ
）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表さ
れるプラスチック、またはアクリル等の可撓性を有する合成樹脂などがある。貼り合わせ
フィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポ
リ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポ
リイミド、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、
またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、ま
たは形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造
することができる。このようなトランジスタによって回路を構成すると、回路の低消費電
力化、または回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を
用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形
成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とす
るため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する
発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば
、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せず
に目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）において、図面をわかりやすくするために、
一部の構成要素の記載を省略する場合がある。また、一部の隠れ線等の記載を省略する場
合がある。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で
配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂
直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている
状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、電圧は、ある電位と、基準の電位（例えば接地電位またはソース電位）との電位差
のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度
が低下することや、結晶性が低下することなどが起こる場合がある。
半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、
第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷
移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シ
リコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの
不純物の混入によって酸素欠損を形成する場合がある。
また、半導体がシリコン膜である場合、半導体の特性を変化させる不純物としては、例え
ば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある
。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではな
い。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同
を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等
において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が
付される場合がある。また、本明細書等において序数詞が付されている用語であっても、
特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」ともいう）とは、
低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単
に「ＶＳＳ」ともいう）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また
、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の
場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤ
は接地電位より高い電位である。
なお、「チャネル長」とは、例えば、トランジスタの上面図において、半導体（またはト
ランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる
領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極
）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのト
ランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、
一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明
細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値
、最小値または平均値とする。
また、「チャネル幅」とは、例えば、半導体（またはトランジスタがオン状態のときに半
導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成され
る領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つ
のトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すな
わち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため
、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、
最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示される
チャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に
形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合
が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よ
りも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗ
ｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、
値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の撮像装置について、図面を参照して説明する。
［撮像装置１００］
図１（Ａ）は、本発明の一態様の撮像装置１００の構成例を示す平面図である。撮像装置
１００は、画素アレイ１２０と、画素アレイ１２０を駆動するための第１の回路２７０お
よび第２の回路２８０を有する。画素アレイ１２０は、マトリクス状に配置された複数の
画素２１０を有する。第１の回路２７０および第２の回路２８０は、複数の画素２１０に
接続し、それぞれの画素２１０を駆動するための信号を供給する機能を有する。なお、本
明細書等において、第１の回路２７０および第２の回路２８０などを「周辺回路」もしく
は「駆動回路」と呼ぶ場合がある。例えば、第１の回路２７０は周辺回路の一部である。
また、第２の回路２８０は周辺回路の一部である。
また、図１（Ｂ）に示すように、撮像装置１００が有する画素アレイ１２０において画素
２１０を傾けて配置してもよい。画素２１０を傾けて配置することにより、行方向および
列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置１００で撮
像された画像の品質をより高めることができる。
図２は、画素２１０の一例を説明する平面図である。また、図３は、画素２１０の一例を
説明する斜視図である。また、図４は画素２１０に用いることのできる回路の等価回路図
の一例であり、後述する回路やその他の回路を用いることもできる。画素２１０は、画素
回路２３０および光電変換素子（フォトダイオード）として機能する受光素子２２０を有
する。なお、画素回路２３０と受光素子２２０の配置をわかりやすくするため、図３の斜
視図では、画素回路２３０と受光素子２２０を分けて示している。
本発明の一態様の撮像装置１００は、固体撮像素子の一種であるＣＭＯＳイメージセンサ
である。
図５は、図２中に一点鎖線で示した部位Ａ１−Ａ２の断面図である。なお、図５では、第
１の回路２７０（または第２の回路２８０）の一部の断面図も併記している。よって、図
５は、撮像装置１００の一部の断面図である。また、図５に示すトランジスタ２４１の拡
大図を図６（Ａ）に示す。また、図５に示すトランジスタ２８１の拡大図を図６（Ｂ）に
示す。
［受光素子２２０］
本発明の一態様の受光素子２２０は、ｐｉｎ型の接合を有する。具体的には、基板１０１
上に絶縁層１０２が形成され、絶縁層１０２上にｐ型半導体層２２１、ｉ型半導体層２２
４、およびｎ型半導体層２２５が形成されている。
基板１０１としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基
板、半導体基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐
熱性を有するプラスチック基板を用いてもよい。その基板の一例としては、半導体基板（
例えば単結晶基板又はシリコン基板）、ＳＯＩ（ＳＯＩ：Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス
・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングス
テン・ホイルを有する基板、などがある。ガラス基板の一例としては、バリウムホウケイ
酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。
また、受光素子２２０および画素回路２３０の形成後に、機械研磨法やエッチング法など
を用いて基板１０１を除去してもよい。基板１０１を残す場合は、基板１０１として受光
素子２２０で検出する光が透過できる材料を用いればよい。
絶縁層１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラン
タン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物材料や、窒化シリ
コン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物材料な
どを、単層または多層で形成することができる。絶縁層１０２は、スパッタリング法やＣ
ＶＤ法、熱酸化法、塗布法、印刷法等を用いて形成することが可能である。
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５の形成は、例えば
、絶縁層１０２上に島状のｉ型半導体層２２４を形成した後に、ｉ型半導体層２２４の上
にマスクを形成し、ｉ型半導体層２２４の一部に選択的に不純物元素を導入すればよい。
不純物元素の導入は、例えば、質量分離を伴うイオン注入法や、質量分離を伴わないイオ
ンドーピング法を用いて行うことができる。不純物元素の導入後、マスクを除去する。
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５は、単結晶半導体
、多結晶半導体、微結晶半導体、ナノクリスタル半導体、セミアモルファス半導体、非晶
質半導体、等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマ
ニウム等を用いることができる。また、炭化シリコンやガリウム砒素などの化合物半導体
を用いることができる。
ｐ型半導体層２２１、ｉ型半導体層２２４、およびｎ型半導体層２２５を形成するための
材料としてシリコンを用いる場合、ｐ型の不純物元素としては、例えば第１３族元素を用
いることができる。また、ｎ型の不純物元素としては、例えば第１５族元素を用いること
ができる。
ｐ型半導体層２２１およびｎ型半導体層２２５は、平面視において櫛歯状に形成し、ｉ型
半導体層２２４を介して噛み合うように形成することが好ましい。ｐ型半導体層２２１お
よびｎ型半導体層２２５を櫛歯状にすることで、ｐ型半導体層２２１とｎ型半導体層２２
５が向き合う長さを大きくすることができる。ｐ型半導体層２２１とｎ型半導体層２２５
が向き合う長さを大きくすることにより、受光素子２２０の検出感度を高めることができ
る。よって、検出感度の高い撮像装置１００を提供することができる。
また、例えば、上記半導体層をＳＯＩにより形成する場合、絶縁層１０２はＢＯＸ層（Ｂ
ＯＸ：Ｂｕｒｉｅｄ Ｏｘｉｄｅ）であってもよい。
本実施の形態に示す撮像装置１００は、ｐ型半導体層２２１、ｉ型半導体層２２４、およ
びｎ型半導体層２２５上に絶縁層１０３と絶縁層１０４を有する。絶縁層１０３および絶
縁層１０４は、絶縁層１０２と同様の材料および方法で形成することができる。なお、絶
縁層１０３と絶縁層１０４のどちらか一方を省略してもよいし、絶縁層をさらに積層して
もよい。
また、本実施の形態に示す撮像装置１００は、絶縁層１０４上に平坦な表面を有する絶縁
層１０５を形成する。絶縁層１０５は、絶縁層１０２と同様の材料および方法で形成する
ことができる。また、絶縁層１０５として、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサ
ン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）などを用いてもよい。
また、絶縁層１０５表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉ
ｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（以下、「ＣＭＰ処理」ともいう。）を行ってもよい
。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導
電層の被覆性を高めることができる。
また、絶縁層１０３乃至絶縁層１０５のｐ型半導体層２２１と重なる領域に開口２２２が
形成され、絶縁層１０３乃至絶縁層１０５のｎ型半導体層２２５と重なる領域に開口２２
６が形成されている。また、開口２２２および開口２２６中に、コンタクトプラグ１０６
が形成されている。コンタクトプラグ１０６は絶縁層に設けられた開口内に導電性材料を
埋め込むことで形成される。導電性材料として、例えば、タングステン、ポリシリコン等
の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の
側面および底面を、チタン層、窒化チタン層又はこれらの積層等からなるバリア層（拡散
防止層）で覆うことができる。この場合、バリア層も含めてコンタクトプラグという。
また、絶縁層１０５の上に、電極２２３および電極２２７が形成されている。電極２２３
は、開口２２２において、コンタクトプラグ１０６を介してｐ型半導体層２２１と電気的
に接続されている。また、電極２２７は、開口２２６において、コンタクトプラグ１０６
を介してｎ型半導体層２２５と電気的に接続されている。
また、電極２２３および電極２２７を覆って絶縁層１０７を形成する。絶縁層１０７は、
絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１０７表面
にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、
この後形成される絶縁層や導電層の被覆性を高めることができる。
電極２２３および電極２２７は、アルミニウム、チタン、クロム、ニッケル、銅、イット
リウム、ジルコニウム、モリブデン、マンガン、銀、タンタル、またはタングステンから
なる金属、またはこれを主成分とする合金を単層構造または積層構造として用いることが
できる。例えば、マンガンを含む銅膜の単層構造、チタン膜上にアルミニウム膜を積層す
る二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム
−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構
造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その
チタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその
上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデ
ン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜
を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、タ
ングステン膜上に銅膜を積層し、さらにその上にタングステン膜を形成する三層構造等が
ある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、
ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化
膜を用いてもよい。
なお、インジウム錫酸化物、亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジ
ウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む
導電性材料を用いてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材
料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、
窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属
元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積
層構造とすることもできる。
受光素子２２０は、絶縁層１０２側から入射した光２６０を検出する。
［画素回路２３０］
画素回路２３０は、トランジスタ２３１、トランジスタ２３６、トランジスタ２４１、お
よびトランジスタ２４６を有する。本実施の形態では、トランジスタ２３１、トランジス
タ２３６、トランジスタ２４１、およびトランジスタ２４６をトップゲート構造のトラン
ジスタとして例示しているが、ボトムゲート構造のトランジスタとしてもよい。
また、上記トランジスタとして、逆スタガ型のトランジスタや、順スタガ型のトランジス
タを用いることも可能である。また、チャネルが形成される半導体層を２つのゲート電極
で挟む構造の、デュアルゲート型のトランジスタを用いることも可能である。また、シン
グルゲート構造のトランジスタに限定されず、複数のチャネル形成領域を有するマルチゲ
ート型トランジスタ、例えばダブルゲート型トランジスタとしてもよい。
また、上記トランジスタとして、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ−ＧＡＴＥ
型（トライゲート型）などの、様々な構成のトランジスタを用いることが出来る。
上記トランジスタは、それぞれが同様の構造を有していてもよいし、異なる構造を有して
いてもよい。トランジスタのサイズ（例えば、チャネル長、およびチャネル幅）等は、各
トランジスタで適宜調整することができる。
画素回路２３０が有する複数のトランジスタを全て同じ構造とする場合は、それぞれのト
ランジスタを同じ工程で同時に作製することができる。
本実施の形態に示すトランジスタ２３１は、ゲート電極として機能することができる電極
２３３と、ソース電極またはドレイン電極の一方として機能することができる電極２３４
と、ソース電極またはドレイン電極の他方として機能することができる電極２３５と、半
導体層２３２とを有する。また、トランジスタ２３６は、ゲート電極として機能すること
ができる電極２３８と、ソース電極またはドレイン電極の一方として機能することができ
る電極２３９と、ソース電極またはドレイン電極の他方として機能することができる電極
２３５と、半導体層２３７とを有する（図２、図３参照。）。
なお、本実施の形態に例示する画素回路２３０では、トランジスタ２３１のソース電極ま
たはドレイン電極の他方として機能することができる電極と、トランジスタ２３６のソー
ス電極またはドレイン電極の他方として機能することができる電極を、どちらも電極２３
５を用いて形成している。ただし、本発明の一態様はこれに限定されない。トランジスタ
２３１のソース電極またはドレイン電極の他方として機能することができる電極と、トラ
ンジスタ２３６のソース電極またはドレイン電極の他方として機能することができる電極
を、それぞれ異なる電極を用いて形成してもよい。
また、トランジスタ２４１は、ゲート電極として機能することができる電極２４３と、ソ
ース電極またはドレイン電極の一方として機能することができる電極２４４と、ソース電
極またはドレイン電極の他方として機能することができる電極２４５と、半導体層１１０
とを有する。また、トランジスタ２４６は、ゲート電極として機能することができる電極
２４８と、ソース電極またはドレイン電極の一方として機能することができる電極２４５
と、ソース電極またはドレイン電極の他方として機能することができる電極２４９と、半
導体層２４７とを有する（図２、図３参照。）。
電極２３８は、配線２６３に電気的に接続され、電極２３９は配線２６４に電気的に接続
されている。また、電極２３３は、配線２６２に電気的に接続され、電極２４３は開口２
５２において電極２３５と電気的に接続されている。また、電極２４４は、配線２６５と
電気的に接続されている。また、電極２４８は、配線２６６に電気的に接続され、電極２
４９は、配線２６７に電気的に接続されている。
画素回路２３０は、受光素子２２０と重ねて形成する。具体的には、トランジスタ２３１
、トランジスタ２３６、トランジスタ２４１、およびトランジスタ２４６を、絶縁層１０
８と絶縁層１０９を介して絶縁層１０７上に形成する。
絶縁層１０８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物の拡散を
防ぐ機能を有する絶縁膜を用いて形成することが好ましい。該絶縁膜としては、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニ
ウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、該
絶縁膜として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化
アルミニウム等を用いることで、受光素子２２０側から拡散する不純物が、半導体層１１
０、半導体層２３２、半導体層２３７、および半導体層２４７（以下、これらの半導体層
１１０と同時に形成される半導体層をまとめて「半導体層１１０」という場合がある。）
へ到達することを抑制することができる。なお、絶縁層１０８は、スパッタリング法、Ｃ
ＶＤ法、蒸着法、熱酸化法などにより形成することができる。絶縁層１０８は、これらの
材料を単層で、もしくは積層して用いることができる。
絶縁層１０９は絶縁層１０２と同様の材料および方法で形成することができる。また、半
導体層１１０として酸化物半導体を用いる場合、絶縁層１０８に化学量論的組成を満たす
酸素よりも多くの酸素を含む絶縁層を用いて形成することが好ましい。化学量論的組成を
満たす酸素よりも多くの酸素を含む絶縁層は、加熱により酸素の一部が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、ＴＤＳ分析にて、酸素原子に換
算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×
１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層である。なお、上記ＴＤＳ分析時における
膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範
囲が好ましい。
また、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層は、絶縁層に酸素を添
加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による
熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行う
ことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸
素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書で
は酸素を添加する処理を「酸素ドープ処理」ともいう。
本実施の形態では、半導体層１１０として酸化物半導体を用いる。また、本実施の形態で
は、半導体層１１０を、半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃ
の積層とする場合について説明する。
半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃは、ＩｎもしくはＧａの
一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを
含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（
Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強
い金属元素である。）がある。
半導体層１１０ａおよび半導体層１１０ｃは、半導体層１１０ｂを構成する金属元素のう
ち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような
材料を用いると、半導体層１１０ａおよび半導体層１１０ｂとの界面、ならびに半導体層
１１０ｃおよび半導体層１１０ｂとの界面に界面準位を生じにくくすることができる。よ
って、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度
を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減す
ることが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能
となる。
半導体層１１０ａおよび半導体層１１０ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好まし
くは３ｎｍ以上５０ｎｍ以下とする。また、半導体層１１０ｂの厚さは、３ｎｍ以上２０
０ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎ
ｍ以下とする。
また、半導体層１１０ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層１１０ａおよび半導体
層１１０ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１１０ａおよび半導体層１１０
ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１１０ｂをＩｎ：Ｍ：Ｚ
ｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる
ように半導体層１１０ａ、半導体層１１０ｃ、および半導体層１１０ｂを選択する。好ま
しくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導体層１１０ａ
、半導体層１１０ｃ、および半導体層１１０ｂを選択する。さらに好ましくは、ｙ１／ｘ
１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層１１０ａ、半導体層１１０ｃ、
および半導体層１１０ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３
倍以上大きくなるように半導体層１１０ａ、半導体層１１０ｃおよび半導体層１１０ｂを
選択する。このとき、半導体層１１０ｂにおいて、ｙ２がｘ２以上であるとトランジスタ
に安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると
、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると
好ましい。半導体層１１０ａ乃至半導体層１１０ｃを上記構成とすることにより、半導体
層１１０ａおよび半導体層１１０ｃを、半導体層１１０ｂよりも酸素欠損が生じにくい層
とすることができる。
なお、半導体層１１０ａおよび半導体層１１０ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚ
ｎおよびＯを除いてのＩｎと元素Ｍの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％
未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未
満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層１１０ｂがＩｎ−Ｍ−Ｚｎ
酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの原子数比率は好ましくはＩｎ
が２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが
３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層１１０ａ、およびＩｎまたはＧａを含む半導体層
１１０ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、
または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物
や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物
を用いることができる。また、半導体層１１０ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、
１：１：１または５：５：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−
Ｚｎ酸化物を用いることができる。なお、半導体層１１０ａ乃至半導体層１１０ｃの原子
数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層１１０ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体
層１１０ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層１１０ｂを真
性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくと
も半導体層１１０ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層
とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が
、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは
１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上である酸化物半導体層をい
う。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃの積層により構
成される半導体層１１０の機能およびその効果について、図７に示すエネルギーバンド構
造図を用いて説明する。図７は、図６（Ａ）にＣ１−Ｃ２の一点鎖線で示す部位のエネル
ギーバンド構造図である。図７は、トランジスタ２４１のチャネル形成領域のエネルギー
バンド構造を示している。
図７中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それ
ぞれ、絶縁層１０９、半導体層１１０ａ、半導体層１１０ｂ、半導体層１１０ｃ、絶縁層
１１１の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真
空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖ
ｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社
ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇ
ａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである
。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−
Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶであ
る。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ
−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶで
ある。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩ
ｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶ
である。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成した
Ｉｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅ
Ｖである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成
したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．
５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形
成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４
．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて
形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約
５．０ｅＶである。
絶縁層１０９と絶縁層１１１は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８
３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、半導体層１１０ａと半導体層１１０ｂとの界面近傍、および、半導体層１１０ｂと
半導体層１１０ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギ
ーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどな
い。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層１１０ｂ
を主として移動することになる。そのため、半導体層１１０ａと絶縁層１０９との界面、
または、半導体層１１０ｃと絶縁層１１１との界面に準位が存在したとしても、当該準位
は電子の移動にほとんど影響しない。また、半導体層１１０ａと半導体層１１０ｂとの界
面、および半導体層１１０ｃと半導体層１１０ｂとの界面に準位が存在しないか、ほとん
どないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半
導体の積層構造を有するトランジスタ２４１は、高い電界効果移動度を実現することがで
きる。
なお、図７に示すように、半導体層１１０ａと絶縁層１０９の界面、および半導体層１１
０ｃと絶縁層１１１の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成
され得るものの、半導体層１１０ａ、および半導体層１１０ｃがあることにより、半導体
層１１０ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ２４１は、半導体層１１０ｂの上面と側面が
半導体層１１０ｃと接し、半導体層１１０ｂの下面が半導体層１１０ａと接して形成され
ている。このように、半導体層１１０ｂを半導体層１１０ａと半導体層１１０ｃで覆う構
成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場
合、半導体層１１０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、
トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それ
ぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好
ましい。
また、半導体層１１０ａ、および半導体層１１０ｃのバンドギャップは、半導体層１１０
ｂのバンドギャップよりも広いほうが好ましい。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することがで
きる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明
の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼
性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導
体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる
。具体的には、チャネル幅１μｍ当たりのオフ電流を室温下において１×１０−２０Ａ未
満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０−２４Ａ未満とするこ
とができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よっ
て、消費電力が少ない半導体装置を実現することができる。
また、酸化物半導体はバンドギャップが広いため、酸化物半導体を用いた半導体装置は使
用できる環境の温度範囲が広い。本発明の一態様によれば、動作温度範囲が広い半導体装
置を実現することができる。
なお、上述の３層構造は一例である。例えば、半導体層１１０ａまたは半導体層１１０ｃ
の一方を形成しない２層構造としても構わない。
［酸化物半導体について］
ここで、半導体層１１０に適用可能な酸化物半導体について詳細に説明する。
半導体層１１０ａ、半導体層１１０ｂ、および半導体層１１０ｃに適用可能な酸化物半導
体の一例として、インジウムを含む酸化物を挙げることができる。酸化物は、例えば、イ
ンジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、
元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウ
ムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコ
ン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリ
ウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとし
て、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との
結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大
きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化
物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例
えば、亜鉛酸化物、亜鉛スズ酸化物、ガリウムスズ酸化物、ガリウム酸化物であっても構
わない。
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネ
ルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上
３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタ
の電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密
度化および高純度化することが有効である。酸化物半導体中の不純物濃度を低減するため
には、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合が
ある。そのため、酸化物半導体中のシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１
０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さら
に好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある
。酸化物半導体の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、
好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、
酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化
物半導体の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ま
しくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体の水素濃度を低減するために、半導体層１１０と接する絶縁層１０９
および絶縁層１１１の水素濃度を低減すると好ましい。絶縁層１０９および絶縁層１１１
の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×
１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下
、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体の
窒素濃度を低減するために、絶縁層１０９および絶縁層１１１の窒素濃度を低減すると好
ましい。絶縁層１０９および絶縁層１１１の窒素濃度は、ＳＩＭＳにおいて、５×１０１
９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ま
しくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
＜酸化物半導体の構造＞
次に、酸化物半導体膜の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ
Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉ
ｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３０（Ａ）に、
試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高
分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ
Ｃｏｒｒｅｃｔｉｏｎ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を
、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、
日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行う
ことができる。
図３０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３０（Ｂ）に示す。
図３０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる
。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）ま
たは上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図３０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３０（Ｃ）
は、特徴的な原子配列を、補助線で示したものである。図３０（Ｂ）および図３０（Ｃ）
より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットと
の傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペ
レットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡ
ＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）
を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレッ
ト５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造と
なる（図３０（Ｄ）参照。）。図３０（Ｃ）で観察されたペレットとペレットとの間で傾
きが生じている箇所は、図３０（Ｄ）に示す領域５１６１に相当する。
また、図３１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ
補正高分解能ＴＥＭ像を示す。図３１（Ａ）の領域（１）、領域（２）および領域（３）
を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３１（Ｂ）、図３１（Ｃ）および図
３１（Ｄ）に示す。図３１（Ｂ）、図３１（Ｃ）および図３１（Ｄ）より、ペレットは、
金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかし
ながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡ
ＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ
に対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３２（Ａ）に示すよう
に回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺ
ｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性
を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを
示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解
析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎ
ｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉｎ
ＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６
°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（
φスキャン）を行っても、図３２（Ｂ）に示すように明瞭なピークは現れない。これに対
し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφス
キャンした場合、図３２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピ
ークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、
ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの
電子線を入射させると、図３３（Ａ）に示すような回折パターン（制限視野透過電子回折
パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の
結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略
垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ
径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｂ）に示す。図３３
（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、
ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。
なお、図３３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面およ
び（１００）面などに起因すると考えられる。また、図３３（Ｂ）における第２リングは
（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結
晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をする
とＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さ
らに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ
線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検
出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎ
ｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観
測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプロ
ーブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎ
ｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い
領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される
場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高
分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認す
ることのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ
ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（
試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、
ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を
６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これ
らの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度で
あり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の
間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見
なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である
。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３４より、ａ−ｌｉｋ
ｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的
には、図３４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度
の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ
２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ
およびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／
ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図
３４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよ
びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度で
あることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−Ｏ
Ｓと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ
−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶
の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満となる。
なお、ある組成の単結晶が存在しない場合がある。その場合、適切な割合で組成の異なる
単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もる
ことができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせ
る割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない
種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、
ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
［成膜モデル］
次に、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルについて説明する。
図３５（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜
室内の模式図である。
ターゲット３１３０は、バッキングプレート上に接着されている。ターゲット３１３０お
よびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットに
よって、ターゲット３１３０上には磁場が生じている。マグネットの磁場を利用して成膜
速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット３１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。な
お、劈開面の詳細については後述する。
基板３１２０は、ターゲット３１３０と向かい合うように配置しており、その距離ｄ（タ
ーゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好まし
くは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸
素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０
１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここ
で、ターゲット３１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが
確認される。なお、ターゲット３１３０上の磁場によって、高密度プラズマ領域が形成さ
れる。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン３１０１が生じ
る。イオン３１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋
）などである。
イオン３１０１は、電界によってターゲット３１３０側に加速され、やがてターゲット３
１３０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペ
レット３１００ａおよびペレット３１００ｂが剥離し、叩き出される。なお、ペレット３
１００ａおよびペレット３１００ｂは、イオン３１０１の衝突の衝撃によって、構造に歪
みが生じる場合がある。
ペレット３１００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状の
スパッタ粒子である。また、ペレット３１００ｂは、六角形、例えば正六角形の平面を有
する平板状又はペレット状のスパッタ粒子である。なお、ペレット３１００ａおよびペレ
ット３１００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット３１００
と呼ぶ。ペレット３１００の平面の形状は、三角形、六角形に限定されない、例えば、三
角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）
が２個合わさった四角形（ひし形）となる場合もある。
ペレット３１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、
ペレット３１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのな
いペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット３１００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正
に帯電する場合がある。ペレット３１００は、側面に酸素原子を有し、当該酸素原子が負
に帯電する可能性がある。例えば、ペレット３１００ａが、側面に負に帯電した酸素原子
を有する例を図３７に示す。このように、側面が同じ極性の電荷を帯びることにより、電
荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−Ｏ
Ｓが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯
電する可能性がある。または、インジウム原子、ガリウム原子および亜鉛原子と結合した
酸素原子が負に帯電する可能性がある。
図３５（Ａ）に示すように、例えば、ペレット３１００は、プラズマ中を凧のように飛翔
し、ひらひらと基板３１２０上まで舞い上がっていく。ペレット３１００は電荷を帯びて
いるため、ほかのペレット３１００が既に堆積している領域が近づくと、斥力が生じる。
ここで、基板３１２０の上面では、基板３１２０の上面に平行な向きの磁場が生じている
。また、基板３１２０およびターゲット３１３０間には、電位差が与えられているため、
基板３１２０からターゲット３１３０に向けて電流が流れている。したがって、ペレット
３１００は、基板３１２０の上面において、磁場および電流の作用によって、力（ローレ
ンツ力）を受ける（図３８参照。）。このことは、フレミングの左手の法則によって理解
できる。なお、ペレット３１００に与える力を大きくするためには、基板３１２０の上面
において、基板３１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上
、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。
または、基板３１２０の上面において、基板３１２０の上面に平行な向きの磁場が、基板
３１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好まし
くは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
また、基板３１２０は加熱されており、ペレット３１００と基板３１２０との間で摩擦な
どの抵抗が小さい状態となっている。その結果、図３９（Ａ）に示すように、ペレット３
１００は、基板３１２０の上面を滑空するように移動する。ペレット３１００の移動は、
平板面を基板３１２０に向けた状態で起こる。その後、図３９（Ｂ）に示すように、既に
堆積しているほかのペレット３１００の側面まで到達すると、側面同士が結合する。この
とき、ペレット３１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、
ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−Ｏ
Ｓとなる。
また、ペレット３１００が基板３１２０上で加熱されることにより、原子が再配列し、イ
オン３１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット３１０
０は、ほぼ単結晶となる。ペレット３１００がほぼ単結晶となることにより、ペレット３
１００同士が結合した後に加熱されたとしても、ペレット３１００自体の伸縮はほとんど
起こり得ない。したがって、ペレット３１００間の隙間が広がることで結晶粒界などの欠
陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが
敷き詰められ、向きのずれたペレット３１００同士の側面を高速道路のように繋いでいる
と考えられる。
以上のようなモデルにより、ペレット３１００が基板３１２０上に堆積していくと考えら
れる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合
においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板３１２０の
上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能
である。
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板３１２０の上
面に凹凸がある場合でも、その形状に沿ってペレット３１００が配列することがわかる。
例えば、基板３１２０の上面が原子レベルで平坦な場合、ペレット３１００はａｂ面と平
行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を
有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡ
ＡＣ−ＯＳを得ることができる（図３５（Ｂ）参照。）。
一方、基板３１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット３１０
０が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板３１
２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット３１００間に隙間が生じやすい場
合がある。ただし、ペレット３１００間で分子間力が働き、凹凸があってもペレット間の
隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有
するＣＡＡＣ−ＯＳとすることができる（図３５（Ｃ）参照。）。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などで
あっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのない
ペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合
、基板３１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合が
ある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性
を有するＣＡＡＣ−ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、ペレット３１００のほかに酸化亜鉛粒子を有する成膜モデルに
よっても説明することができる。
酸化亜鉛粒子は、ペレット３１００よりも質量が小さいため、先に基板３１２０に到達す
る。基板３１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長するこ
とで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜
鉛層の結晶のｃ軸は、基板３１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は
、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結
晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、
ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほと
んど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高
い割合で亜鉛を含むターゲットを用いることが好ましい。
同様に、ｎｃ−ＯＳは、図３６に示す成膜モデルによって理解することができる。なお、
図３６と図３５（Ａ）との違いは、基板３１２０の加熱の有無のみである。
したがって、基板３１２０は加熱されておらず、ペレット３１００と基板３１２０との間
で摩擦などの抵抗が大きい状態となっている。その結果、ペレット３１００は、基板３１
２０の上面を滑空するように移動することができないため、不規則に降り積もっていくこ
とでｎｃ−ＯＳを得ることができる。
［劈開面］
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明
する。
まずは、ターゲットの劈開面について図４０を用いて説明する。図４０に、ＩｎＧａＺｎ
Ｏ４の結晶の構造を示す。なお、図４０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向
からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図４０（Ｂ）は、ｃ軸
に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算に
より算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プロ
グラム（ここでは、ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフ
ト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カ
ットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出
する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配
置の構造最適化を行った後に導出する。
図４０に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面
、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を
行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（０
０１）面（またはａｂ面）に平行な結晶面である（図４０（Ａ）参照。）。第２の面は、
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ
面）に平行な結晶面である（図４０（Ａ）参照。）。第３の面は、（１１０）面に平行な
結晶面である（図４０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平
行な結晶面である（図４０（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造
のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで
、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネ
ルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子
−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギー
は０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エ
ネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
@0001

この計算により、図４０に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面にお
ける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間
が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、
劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図４
０（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することが
できる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギ
ーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小
単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、
Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（
またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、第
４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことか
ら、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺ
ｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパ
ッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８
８原子）の断面構造を図４１（Ａ）に、上面構造を図４１（Ｂ）に示す。なお、図４１（
Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図４
１（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．
０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェ
ムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅ
Ｖのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を
衝突させる。
図４２（Ａ）は、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが衝突
してから１００ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図４２（Ｂ）は、セルに
酸素が衝突してから１００ピコ秒後の原子配列を示す。なお、図４２では、図４１（Ａ）
に示した固定層の一部を省略して示す。
図４２（Ａ）より、アルゴンがセルに衝突してから１００ピコ秒までに、図４０（Ａ）に
示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結
晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番
目）に大きな亀裂が生じることがわかる。
一方、図４２（Ｂ）より、酸素がセルに衝突してから１００ピコ秒までに、図４０（Ａ）
に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突
した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じる
ことがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面か
ら原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平
板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは
、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわか
る。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレット
に含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場
合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査す
る。
図４３（Ａ）に、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが衝突
した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図４
３（Ａ）は、図４１から図４２（Ａ）の間の期間に対応する。
図４３（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突す
ると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜
鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝
突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むタ
ーゲットにアルゴンを衝突させた場合、図４１（Ａ）における第２の面（２番目）に亀裂
が入ると考えられる。
また、図４３（Ｂ）に、図４１に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が衝
突した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図
４３（Ｂ）は、図４１から図４２（Ａ）の間の期間に対応する。
一方、図４３（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突
すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該
亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸
素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸
素を衝突させた場合、図４１（Ａ）における第２の面（１番目）に亀裂が入ると考えられ
る。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から
剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保
存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアル
ゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖ
Ａは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、
ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウ
ムの速度である。
@0002
@0003
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよび
ｖ’Ｇａの関係は式（３）のように表すことができる。
@0004
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝
突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
@0005
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が
衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギー
が同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４
倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴ
ンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速
度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方
が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットを
スパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面
を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレッ
トよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペ
レットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排
気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を
含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積
することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ
−ＯＳを成膜する図３５（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する
。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／
ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ
３程度となる。
図４４に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（
図４４（Ａ）参照。）、およびそのターゲット（図４４（Ｂ）参照。）の断面における原
子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡ
ＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃ
ａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）
を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例す
る。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほ
とんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７０
０を用いる。
図４４（Ａ）および図４４（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、とも
にホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。し
たがって、図３５（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写
されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
本実施の形態では、まず、絶縁層１０９上に半導体層１１０ａを形成し、半導体層１１０
ａ上に半導体層１１０ｂを形成する。
なお、酸化物半導体層の成膜には、スパッタ法を用いることが好ましい。スパッタ法とし
ては、ＲＦスパッタ法、ＤＣスパッタ法、ＡＣスパッタ法等を用いることができる。ＤＣ
スパッタ法、またはＡＣスパッタ法は、ＲＦスパッタ法よりも均一性良く成膜することが
できる。
本実施の形態では、半導体層１１０ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ
：Ｇａ：Ｚｎ＝１：３：２）を用いて、スパッタリング法により厚さ２０ｎｍのＩｎ−Ｇ
ａ−Ｚｎ酸化物を形成する。なお、半導体層１１０ａに適用可能な構成元素および組成は
これに限られるものではない。
また、半導体層１１０ａ形成後に酸素ドープ処理を行ってもよい。
次に、半導体層１１０ａ上に、半導体層１１０ｂを形成する。本実施の形態では、半導体
層１１０ｂとして、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
）を用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する
。なお、半導体層１１０ｂに適用可能な構成元素および組成はこれに限られるものではな
い。
また、半導体層１１０ｂ形成後に酸素ドープ処理を行ってもよい。
次に、半導体層１１０ａおよび半導体層１１０ｂに含まれる水分または水素などの不純物
をさらに低減して、半導体層１１０ａおよび半導体層１１０ｂを高純度化するために、加
熱処理を行ってもよい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下で、半導体層１１０ａおよび半導体層１１０
ｂに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化
性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性
ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層１０９に含まれる酸素を
半導体層１１０ａおよび半導体層１１０ｂに拡散させ、半導体層１１０ａおよび半導体層
１１０ｂの酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後
に、酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行
ってもよい。なお、加熱処理は、半導体層１１０ｂの形成後であれば、いつ行ってもよい
。例えば、半導体層１１０ｂの選択的なエッチング後に加熱処理を行ってもよい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えば
よい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招く
ため好ましくない。
次に、半導体層１１０ｂ上にレジストマスクを形成し、該レジストマスクを用いて、半導
体層１１０ａおよび半導体層１１０ｂの一部を選択的にエッチングする。この時、絶縁層
１０９の一部がエッチングされ、絶縁層１０９に凸部が形成される場合がある。
半導体層１１０ａおよび半導体層１１０ｂのエッチングは、ドライエッチング法でもウェ
ットエッチング法でもよく、両方を用いてもよい。エッチング終了後、レジストマスクを
除去する。
また、トランジスタ２４１は、半導体層１１０ｂ上に、半導体層１１０ｂの一部と接して
、電極２４４および電極２４５を有する。電極２４４および電極２４５（これらと同じ層
で形成される他の電極または配線を含む）は、電極２２３と同様の材料および方法で形成
することができる。
また、トランジスタ２４１は、半導体層１１０ｂ、電極２４４、および電極２４５上に半
導体層１１０ｃを有する。半導体層１１０ｃは、半導体層１１０ｂ、電極２４４、および
電極２４５の、それぞれの一部と接する。
本実施の形態では、半導体層１１０ｃを、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：３：２）を用いたスパッタリング法により形成する。なお、半導体層１１
０ｃに適用可能な構成元素および組成はこれに限られるものではない。例えば、半導体層
１１０ｃとして酸化ガリウムを用いてもよい。また、半導体層１１０ｃに酸素ドープ処理
を行ってもよい。
また、トランジスタ２４１は、半導体層１１０ｃ上に絶縁層１１１を有する。絶縁層１１
１はゲート絶縁層として機能することができる。絶縁層１１１は、絶縁層１０２と同様の
材料および方法で形成することができる。また、絶縁層１１１に酸素ドープ処理を行って
もよい。
半導体層１１０ｃおよび絶縁層１１１の形成後、絶縁層１１１上にマスクを形成し、半導
体層１１０ｃおよび絶縁層１１１の一部を選択的にエッチングして、島状の半導体層１１
０ｃ、および島状の絶縁層１１１としてもよい。
また、トランジスタ２４１は、絶縁層１１１上に電極２４３を有する。電極２４３（これ
らと同じ層で形成される他の電極または配線を含む）は、電極２２３と同様の材料および
方法で形成することができる。
本実施の形態では、電極２４３を電極２４３ａと電極２４３ｂの積層とする例を示してい
る。例えば、電極２４３ａを窒化タンタルで形成し、電極２４３ｂを銅で形成する。電極
２４３ａがバリア層として機能し、銅元素の拡散を防ぐことができる。よって、信頼性の
高い半導体装置を実現することができる。
また、トランジスタ２４１は、電極２４３を覆う絶縁層１１２を有する。絶縁層１１２は
、絶縁層１０２と同様の材料および方法で形成することができる。また、絶縁層１１２に
酸素ドープ処理を行ってもよい。また、絶縁層１１２表面にＣＭＰ処理を行ってもよい。
ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電
層の被覆性を高めることができる。
また、絶縁層１１２上に絶縁層１１３を有する。絶縁層１１３は、絶縁層１０５と同様の
材料および方法で形成することができる。また、絶縁層１１３表面にＣＭＰ処理を行って
もよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁
層や導電層の被覆性を高めることができる。また、絶縁層１１３および絶縁層１１２の一
部に開口が形成されている。また、該開口中に、コンタクトプラグ１１４が形成されてい
る。
また、絶縁層１１３の上に、配線２６１、配線２６２、配線２６４、配線２６５、および
配線２６７（これらと同じ層で形成される他の電極または配線を含む）が形成されている
。図５において、配線２６５は、開口において、コンタクトプラグ１１４を介して電極２
４４と電気的に接続されている。また、配線２６７は、開口において、コンタクトプラグ
１１４を介して電極２４９と電気的に接続されている。
また、撮像装置１００は、配線２６１、配線２６２、配線２６４、配線２６５、および配
線２６７を覆って絶縁層１１５を有する。絶縁層１１５は、絶縁層１０５と同様の材料お
よび方法で形成することができる。また、絶縁層１１５表面にＣＭＰ処理を行ってもよい
。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導
電層の被覆性を高めることができる。また、絶縁層１１５の一部に開口が形成されている
。また、該開口中に、コンタクトプラグが形成されている。
なお、図５に図示しないが、配線２６１、配線２６２、および配線２６４も、それぞれが
絶縁層中に形成された開口およびコンタクトプラグを介して、下層の配線または下層の電
極と電気的に接続されている。
また、絶縁層１１５の上に、配線２６３、および配線２６６（これらと同じ層で形成され
る他の電極または配線を含む）が形成されている（図５に図示せず。）。配線２６３、お
よび配線２６６（これらと同じ層で形成される他の電極または配線を含む）は、それぞれ
が絶縁層中に形成された開口およびコンタクトプラグを介して、他層の配線または他層の
電極と電気的に接続することができる。
また、配線２６３、および配線２６６を覆って絶縁層１１６を有する。絶縁層１１６は、
絶縁層１０５と同様の材料および方法で形成することができる。また、絶縁層１１６表面
にＣＭＰ処理を行ってもよい。
［受光素子２２０と画素回路２３０の接続］
上記に説明したとおり、本発明の一態様の撮像装置１００は、受光素子２２０に重ねて画
素回路２３０を形成する。受光素子２２０上に画素回路２３０を設けることで、平面視に
おいて受光素子２２０の占有面積を大きくすることができる。よって、撮像装置１００の
受光感度を高めることができる。また、解像度を高めても受光感度が低下しにくい撮像装
置１００を実現することができる。
画素回路２３０が有する電極２３４は、開口２５１を介して受光素子２２０が有する電極
２２３と接続される。また、受光素子２２０が有する電極２２７は、開口２５３を介して
配線２６１に接続される。
［周辺回路］
周辺回路を構成するトランジスタの一例として、図５にトランジスタ２８１とトランジス
タ２８２を示す。本実施の形態では、一例として、トランジスタ２８１がｐチャネル型の
トランジスタである場合について説明する。また、図５に示すトランジスタ２８１の拡大
図を図６（Ｂ）に示す。
トランジスタ２８１は、チャネルが形成されるｉ型半導体層２８３、ｐ型半導体層２８５
、絶縁層２８６、電極２８７、側壁２８８を有する。また、ｉ型半導体層２８３中の側壁
２８８と重なる領域に低濃度不純物領域２８４を有する。
トランジスタ２８１が有するｉ型半導体層２８３は、受光素子２２０が有するｉ型半導体
層２２４と同一工程で同時に形成することができる。また、トランジスタ２８１が有する
ｐ型半導体層２８５は、受光素子２２０が有するｐ型半導体層２２１と同一工程で同時に
形成することができる。
絶縁層２８６はゲート絶縁層として機能できる。また、電極２８７はゲート電極として機
能できる。低濃度不純物領域２８４は、電極２８７形成後、側壁２８８形成前に、電極２
８７をマスクとして用いて不純物元素を導入することにより形成することができる。すな
わち、低濃度不純物領域２８４は、自己整合方式により形成することができる。低濃度不
純物領域２８４はｐ型半導体層２８５と同じ導電型を有し、導電型を付与する不純物の濃
度がｐ型半導体層２８５よりも低い。
トランジスタ２８２は、トランジスタ２４１と同一工程で同時に形成することができる。
また、トランジスタ２８１とトランジスタ２８２を組み合わせて、ＣＭＯＳ回路を構成す
ることができる。周辺回路をＣＭＯＳ回路で作製することにより、消費電力の少ない撮像
装置を実現することができる。
また、周辺回路に用いるｎチャネル型のトランジスタを、画素回路２３０が有するトラン
ジスタと同時に形成することで、撮像装置１００の作製工程を低減することができる。よ
って、製造コストが低減された撮像装置を実現できる。
［回路構成例］
図８（Ａ）乃至図８（Ｃ）に、周辺回路に用いることができるＣＭＯＳ回路などの一例を
示す。また、図８（Ｄ）に画素２１０に用いることができる回路構成の一例を示す。図８
（Ａ）乃至図８（Ｄ）に示す回路図において、酸化物半導体を用いたトランジスタである
ことを明示するために、酸化物半導体を用いたトランジスタの回路記号に「ＯＳ」の記載
を付している。
図８（Ａ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタとｎチャネル型のトラン
ジスタを直列に接続し、且つ、それぞれのゲートを接続した、いわゆるインバータの構成
例を示している。
図８（Ｂ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタとｎチャネル型のトラン
ジスタを並列に接続した、いわゆるアナログスイッチの構成例を示している。
図８（Ｃ）に示す回路は、ｎチャネル型のトランジスタのソースまたはドレインの一方を
、ｐチャネル型のトランジスタのゲートおよび容量素子２５７の一方の電極に接続した、
いわゆるメモリ素子の構成例を示している。図８（Ｃ）に示す回路は、ｎチャネル型のト
ランジスタのソースまたはドレインの他方から入力された電荷を、ノード２５６に保持す
ることができる。また、トランジスタ２８１を、チャネルが形成される半導体層に酸化物
半導体を用いたトランジスタとしてもよい。また、当該メモリ素子を画素２１０に設ける
こともできる。
図８（Ｄ）に示す回路は、光センサの構成例を示している。チャネルが形成される半導体
層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができるた
め、受光した光量に応じて決定されるノード２５４の電位が変動しにくい。よって、ノイ
ズの影響を受けにくい撮像装置を実現することができる。また、リニアリティが高い撮像
装置を実現することができる。
なお画素は、図９（Ａ）の断面図に示すように画素回路２３０に形成したレンズ６００、
フィルター６０２（フィルター６０２ａ、フィルター６０２ｂ、フィルター６０２ｃ）、
および画素回路２３０等を通して光２６０を受光素子２２０に入射させる構造とすること
ができる。ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２６０の一部が配
線層６０４の一部によって遮光されてしまうことがある。したがって、図９（Ｂ）に示す
ように受光素子２２０側にレンズ６００およびフィルター６０２を形成して、入射光を受
光素子２２０に効率良く受光させる構造が好ましい。受光素子２２０側から光２６０を受
光素子２２０に入射させることで、検出感度の高い撮像装置１００を提供することができ
る。
フィルター６０２としてカラーフィルタを用いると、画素２１０毎に受光する光の波長帯
域を変えることができる。例えば、赤の波長帯域の光を透過するフィルター６０２ａと重
なる受光素子２２０、緑の波長帯域の光を透過するフィルター６０２ｂと重なる受光素子
２２０、青の波長帯域の光を透過するフィルター６０２ｃと重なる受光素子２２０を用い
ることで、フルカラー画像表示を実現するための情報を取得することができる。この時、
赤を検出する画素、緑を検出する画素、および青を検出する画素の画素数比（または受光
面積比）は、必ずしも１：１：１である必要は無い。例えば、画素数比（または受光面積
比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（ま
たは受光面積比）を赤：緑：青＝１：６：１としてもよい。また、使用するカラーフィル
タの色の組み合わせは赤、緑、青に限らない。例えば、黄、シアン、マゼンダとしてもよ
い。また、使用するカラーフィルタの色は３色に限らず、２色以下でもよいし、４色以上
でもよい。１つの画素２１０に使用するカラーフィルタの種類を増やすことで、取得した
画像の色の再現性をさらに高めることができる。
また、フィルター６０２としてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ
ー（減光フィルター）を用いると、受光素子２２０に大光量光が入射した時に生じる画素
２１０の出力飽和することを防ぐことができる。減光量の異なるＮＤフィルターを組み合
わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、フィルター６０２としてＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルター（赤外光フィ
ルター）を用いると、赤外光を検出可能な撮像装置１００を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、画素２１０に用いることができる回路構成例とともに、撮像装置１０
０の動作について説明する。
［回路構成例１］
図１０（Ａ）は、画素２１０に用いることができる回路構成の一例を示す図である。図１
０（Ａ）に示す回路１０００は、光電変換素子であるフォトダイオード１００２、転送ト
ランジスタ１００４、リセットトランジスタ１００６、増幅トランジスタ１００８、配線
１１００、配線１１１０、および配線１１２０で構成されている。複数の回路１０００を
マトリクス状に配置して、画素アレイを構成することができる。
フォトダイオード１００２は、例えば、上記実施の形態に示した受光素子２２０に相当す
る。また、転送トランジスタ１００４は、例えば、トランジスタ２３１に相当する。また
、リセットトランジスタ１００６は、例えば、トランジスタ２３６に相当する。また、増
幅トランジスタ１００８は、例えば、トランジスタ２４１に相当する。
回路１０００において、フォトダイオード１００２は、転送トランジスタ１００４のソー
スまたはドレインの一方と電気的に接続されており、転送トランジスタ１００４のソース
またはドレインの他方は信号電荷蓄積部１０１０（ＦＤ：フローティングディフュージョ
ンとも呼ぶ。）と電気的に接続されている。信号電荷蓄積部１０１０にはリセットトラン
ジスタ１００６のソースまたはドレインの一方と、増幅トランジスタ１００８のゲートが
電気的に接続されている。また、リセットトランジスタ１００６のソースまたはドレイン
の他方は配線１１１０と電気的に接続されている。また、増幅トランジスタ１００８のソ
ースまたはドレインの一方は配線１１２０と電気的に接続され、ソースまたはドレインの
他方は配線１１００と電気的に接続されている。
配線１１００には、例えば、ＶＤＤが供給される。配線１１１０には、例えば、リセット
電位が供給される。なお、別の構成として、配線１１１０を削除することもできる。例え
ば、リセットトランジスタ１００６のソースまたはドレインの他方を、配線１１１０では
なく、配線１１００または配線１１２０につなぐ方法がある。
次に図１１のタイミングチャートを用いて動作を説明する。まず、配線１１００にＶＤＤ
が供給される。続いて、リセットトランジスタ１００６のゲートにリセット信号（ＲＳＴ
）が供給され、リセットトランジスタ１００６がオン状態となる。信号電荷蓄積部１０１
０はリセット電位（例えば、ＶＤＤ。）に充電される。その後、ＲＳＴの供給が停止して
リセットトランジスタ１００６がオフ状態になり、信号電荷蓄積部１０１０にリセット電
位が保持される（期間Ｔ１）。ここで、リセットトランジスタ１００６および転送トラン
ジスタ１００４にリーク電流がほとんど流れなければ、次のトランジスタの動作まで電位
は保持される。
次に、転送トランジスタ１００４のゲートに転送信号（ＴＲＦ）が供給されて転送トラン
ジスタ１００４がオン状態となると、フォトダイオード１００２の受光強度に応じた電流
がフォトダイオード１００２と転送トランジスタ１００４に流れる。すなわち、受光量に
応じて信号電荷蓄積部１０１０の電位が変化する（期間Ｔ２）。ＴＲＦの供給が停止して
転送トランジスタ１００４がオフ状態となると、オフ状態となった時点での電位が信号電
荷蓄積部１０１０に保持される（期間Ｔ３）。リセットトランジスタ１００６および転送
トランジスタ１００４にリーク電流がほとんど流れなければ、次のトランジスタの動作ま
で電位は保持される。
そして、増幅トランジスタ１００８を介して信号電荷蓄積部１０１０に保持されている電
位に応じた電位が配線１１２０に出力される。配線１１２０の電位を検出することで、フ
ォトダイオード１００２の受光量を知ることができる。その後、配線１１００へのＶＤＤ
の供給が停止する。
リセットトランジスタ１００６および転送トランジスタ１００４に極めてオフ電流の低い
トランジスタを適用することによって、信号電荷蓄積部１０１０からトランジスタを介し
たリーク電流をほとんど無くすことができ、上記期間Ｔ１およびＴ３の保持期間中に極め
て高い電位保持機能を作用させることができる。
また、フォトダイオードに入射する光量が少ない場合、一回の撮像に要する期間を長くす
る必要がある。リセットトランジスタ１００６および転送トランジスタ１００４に極めて
オフ電流の低いトランジスタを適用することによって、長い撮像期間においても信号電荷
蓄積部１０１０の電荷量が変化しにくい。すなわち、撮像装置を低速で動作させる場合に
おいても、信号電荷蓄積部１０１０の電荷量が変化し過ぎずに、良好な映像を取得するこ
とができる。
また、図１０（Ｂ）に示す回路１０００ａのように、回路１０００に含まれる増幅トラン
ジスタ１００８のソースまたはドレインの他方と配線１１００の間に、選択トランジスタ
１００７を設けてもよい。選択トランジスタ１００７は、例えば、トランジスタ２４６に
相当する。選択トランジスタ１００７のゲートに選択信号（ＳＥＬ）が供給されると、選
択トランジスタ１００７がオン状態となる。選択トランジスタ１００７がオン状態である
期間中に配線１１２０に出力される電位を測定して、フォトダイオード１００２の受光量
を知ることができる。
［フォトダイオードの動作例］
次にフォトダイオード１００２の動作について図１２を用いて説明する。フォトダイオー
ドは光が照射されないときは通常のダイオードと同じ電圧電流特性を示す（図１２に示す
Ａの曲線。）光が照射されると、特に逆バイアス時において、照射されないときに比較し
て大きな電流が流れる（図１２に示すＢの曲線。）フォトダイオード動作点の動きを図１
０（Ａ）の画素の動作に合わせて説明する。転送トランジスタ１００４がオフ状態では、
フォトダイオード１００２に電流経路がないため、光が照射されるとフォトダイオードの
カソード（またはアノード）の電位は図１２のｃ点に位置する。リセットトランジスタ１
００６がオンし信号電荷蓄積部１０１０がリセット電源電位に保持されたあと、転送トラ
ンジスタ１００４がオンするとフォトダイオード１００２のカソード（またはアノード）
の電位はリセット電源電位となる。図１２ではｄ点に移動する。そして、信号電荷蓄積部
１０１０から転送トランジスタ１００４を介して、放電電流がフォトダイオード１００２
に流れ、信号電荷蓄積部１０１０の電位は低下する。転送トランジスタ１００４がオフし
たところで、放電は止まり、そのときの電位が図１２中のｅ点とすると、ｄとｅの間の電
位差がフォトダイオード１００２の放電によって得られる信号の電位差となる。
次に、リセットトランジスタ、増幅トランジスタ、各配線を複数の画素で兼用する場合の
動作について説明する。図１３は、リセットトランジスタ、転送トランジスタ、増幅トラ
ンジスタ、フォトダイオードが各画素に一つずつあり、かつリセット線、転送スイッチ線
、配線が画素に接続された基本形である。
基本形の動作を図１４のタイミングチャートに従って説明する。配線１２３０および配線
１３３０にはＶＤＤが供給されている。１ライン目の駆動については、まず第１のリセッ
ト線１２４０に第１のリセット信号（ＲＳＴ１）が供給され、第１のリセットトランジス
タ１２１６がオン状態となり、第１の信号電荷蓄積部１２１０（ＦＤ１）の電位がＶＤＤ
となる。その後、ＲＳＴ１の供給が停止して第１のリセットトランジスタ１２１６がオフ
状態となり、第１の信号電荷蓄積部１２１０の電位はＶＤＤに保持される。この時、他に
電流パスがなければＦＤ１の電位はＶＤＤに保持される。次に、第１の転送スイッチ線１
２５０に第１の転送信号（ＴＲＦ１）が供給されて第１の転送トランジスタ１２１４がオ
ン状態となり、第１のフォトダイオード１２１２（ＰＤ１）に光が当たると、受光強度に
応じた電流が第１のフォトダイオード１２１２と第１の転送トランジスタ１２１４に流れ
、ＦＤ１の電位が低下する。次に、ＴＲＦ１の供給が停止して第１の転送トランジスタ１
２１４がオフ状態となり、この時のＦＤ１の電位が保持される。そして、ＦＤ１に保持さ
れた電位に応じた電位が、第１の増幅トランジスタ１２１８を介して配線１２２０に出力
される。配線１２２０の電位を検出することで、ＰＤ１の受光量を知ることができる。
次に２ライン目の駆動が行われる。まず第２のリセット線１３４０に第２のリセット信号
（ＲＳＴ２）が供給され、第２のリセットトランジスタ１３１６がオン状態となり、第２
の信号電荷蓄積部１３１０（ＦＤ２）の電位がＶＤＤとなる。その後、ＲＳＴ２の供給が
停止して第２のリセットトランジスタ１３１６がオフ状態となり、ＦＤ２の電位はＶＤＤ
に保持される。次に、第２の転送スイッチ線１３５０に第２の転送信号（ＴＲＦ２）が供
給されて第２の転送トランジスタ１３１４がオン状態となり、第２のフォトダイオード１
３１２（ＰＤ２）に光が当たると、受光量に応じた電流が第２のフォトダイオード１３１
２と第２の転送トランジスタ１３１４に流れ、ＦＤ２の電位が低下する。次に、ＴＲＦ２
の供給が停止して第２の転送トランジスタ１３１４がオフ状態となり、この時のＦＤ２の
電位が保持される。そして、ＦＤ２に保持された電位に応じた電位が、第２の増幅トラン
ジスタ１３１８を介して配線１２２０に出力される。配線１２２０の電位を検出すること
で、ＰＤ２の受光量を知ることができる。この様にして順次駆動することができる。
［回路構成例２］
図１５は上記の回路構成とは異なり、縦４個の画素について、リセットトランジスタ、増
幅トランジスタ、リセット線を兼用する垂直４画素共有型の構成を示している。トランジ
スタおよび配線を削減することで画素面積の縮小による微細化や、フォトダイオードの受
光面積拡大によってノイズを低減することができる。縦４個の各画素の転送トランジスタ
のドレイン側が電気的に接続され、信号電荷蓄積部１４１０が形成されており、信号電荷
蓄積部１４１０にはリセットトランジスタ１４０６のソースおよび増幅トランジスタ１４
０８のゲートが接続されている。
垂直４画素共有型の動作を図１６のタイミングチャートに従って説明する。まず、配線１
４３０にＶＤＤが供給される。１ライン目の駆動は、まず第１のリセット線１４６１にＲ
ＳＴ１が供給され、第１のリセットトランジスタ１４０６がオン状態となる。すると、信
号電荷蓄積部１４１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると第１
のリセットトランジスタ１４０６がオフ状態となる。ＦＤの電位はＶＤＤに保持される。
次に、第１の転送スイッチ線１４５１に第１の転送信号（ＴＲＦ１）が供給されると、第
１の転送トランジスタ１４１４がオン状態となる。この時、第１のフォトダイオード１４
１２（ＰＤ１）に光が当たると、受光強度に応じた電流がＰＤ１と第１の転送トランジス
タ１４１４に流れ、信号電荷蓄積部１４１０の電位が低下する。ＴＲＦ１の供給が停止す
ると第１の転送トランジスタ１４１４がオフ状態となり、この時の電位がＦＤに保持され
る。この電位に応じた電位が第１の増幅トランジスタ１４０８を介して配線１４７０に出
力される。配線１４７０の電位を検出することで、ＰＤ１の受光量を知ることができる。
２ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセ
ットトランジスタ１４０６がオン状態となる。すると、ＦＤの電位がＶＤＤとなる。ＲＳ
Ｔ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。信号電
荷蓄積部１４１０の電位はＶＤＤに保持される。次に、第２の転送スイッチ線１４５２に
第２の転送信号（ＴＲＦ２）が供給されると、第２の転送トランジスタ１４２４がオン状
態となる。この時、第２のフォトダイオード１４２２（ＰＤ２）に光が当たると、受光強
度に応じた電流がＰＤ２と第２の転送トランジスタ１４２４に流れ、ＦＤの電位が低下す
る。ＴＲＦ２の供給が停止すると第２の転送トランジスタ１４２４がオフ状態となり、こ
の時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１４０
８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、ＰＤ２の
受光量を知ることができる。
３ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセ
ットトランジスタ１４０６がオン状態となる。これで、ＦＤの電位がＶＤＤとなる。ＲＳ
Ｔ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。ＦＤの
電位はＶＤＤに保持される。次に、第３の転送スイッチ線１４５３に第３の転送信号（Ｔ
ＲＦ３）が供給されると、第３の転送トランジスタ１４３４がオン状態となる。この時、
第３のフォトダイオード１４３２（ＰＤ３）に光が当たると、受光強度に応じた電流が第
３のフォトダイオード１４３２と第３の転送トランジスタ１４３４に流れ、ＦＤの電位が
低下する。ＴＲＦ３の供給が停止すると第３の転送トランジスタ１４３４がオフ状態とな
り、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ
１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、Ｐ
Ｄ３の受光量を知ることができる。
４ライン目の駆動は、再び第１のリセット線１４６１にＲＳＴ１が供給されて第１のリセ
ットトランジスタ１４０６がオン状態となる。これで、ＦＤの電位がＶＤＤとなる。ＲＳ
Ｔ１の供給が停止すると第１のリセットトランジスタ１４０６がオフ状態となる。ＦＤの
電位はＶＤＤに保持される。次に、第４の転送スイッチ線１４５４に第４の転送信号（Ｔ
ＲＦ４）が供給されると、第４の転送トランジスタ１４４４がオン状態となる。この時、
第４のフォトダイオード１４４２（ＰＤ４）に光が当たると、受光強度に応じた電流が第
４のフォトダイオード１４４２と第４の転送トランジスタ１４４４に流れ、ＦＤの電位が
低下する。ＴＲＦ４の供給が停止すると第４の転送トランジスタ１４４４がオフ状態とな
り、この時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ
１４０８を介して配線１４７０に出力される。配線１４７０の電位を検出することで、Ｐ
Ｄ４の受光量を知ることができる。
５ライン目から８ライン目までの駆動については、第２のリセット線１４６２にＲＳＴ２
が供給されて、１ライン目から４ライン目までと同様に順次駆動される。
［回路構成例３］
図１７は図１５とは異なる画素共有構成で、垂直、水平それぞれ２個ずつの画素について
、リセット線、リセットトランジスタ、増幅トランジスタを兼用する垂直水平４画素共有
型である。垂直４画素共有型と同じく、トランジスタおよび配線を削減することで画素面
積の縮小による微細化や、フォトダイオードの受光面積拡大によってノイズを低減するこ
とができる。縦横に隣り合う４個の画素について、各画素の転送トランジスタのドレイン
側が電気的に接続され、信号電荷蓄積部１５１０が形成されており、信号電荷蓄積部１５
１０にはリセットトランジスタ１５０６のソースおよび増幅トランジスタ１５０８のゲー
トが接続されている。
垂直水平４画素共有型の動作を図１８のタイミングチャートに従って説明する。まず、配
線１５８０にＶＤＤが供給される。次に、１ライン目の駆動について説明する。はじめに
、第１のリセット線１５６１にＲＳＴ１が供給されて第１のリセットトランジスタ１５０
６がオン状態となる。これで信号電荷蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。そ
の後、ＲＳＴ１の供給が停止して第１のリセットトランジスタ１５０６がオフ状態となり
、ＦＤの電位はＶＤＤに保持される。次に、第１の転送スイッチ線１５５１に第１の転送
信号（ＴＲＦ１）が供給されると、第１の転送トランジスタ１５１４がオン状態となる。
この時、第１のフォトダイオード１５１２（ＰＤ１）に光が当たると、受光強度に応じた
電流がＰＤ１と第１の転送トランジスタ１５１４に流れ、ＦＤの電位が低下する。ＴＲＦ
１の供給が停止すると第１の転送トランジスタ１５１４がオフ状態となり、この時の電位
がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０８を介して
配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ１の受光量を知
ることができる。
次に、再度第１のリセット線１５６１にＲＳＴ１が供給されると、第１のリセットトラン
ジスタ１５０６がオン状態となる。すると、信号電荷蓄積部１５１０（ＦＤ）の電位がＶ
ＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリセットトランジスタ１５０６がオフ
状態となり、ＦＤの電位はＶＤＤに保持される。次に、第２の転送スイッチ線１５５２に
第２の転送信号（ＴＲＦ２）が供給されると、第２の転送トランジスタ１５２４がオン状
態となる。この時、第２のフォトダイオード１５２２（ＰＤ２）に光が当たると、受光強
度に応じた電流がＰＤ２と第２の転送トランジスタ１５２４に流れ、ＦＤの電位が低下す
る。ＴＲＦ２の供給が停止すると第２の転送トランジスタ１５２４がオフ状態となり、こ
の時の電位がＦＤに保持される。この電位に応じた電位が第１の増幅トランジスタ１５０
８を介して配線１５７０に出力される。配線１５７０の電位を検出することで、ＰＤ２の
受光量を知ることができる。これらの２つの動作で１ライン目の画素の出力が、順に配線
１５７０に出力される。
次に、２ライン目の駆動について説明する。再び第１のリセット線１５６１にＲＳＴ１を
供給すると、第１のリセットトランジスタ１５０６がオン状態となる。すると、信号電荷
蓄積部１５１０（ＦＤ）の電位がＶＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリ
セットトランジスタ１５０６がオフ状態となり、信号電荷蓄積部１５１０の電位はＶＤＤ
に保持される。次に、第３の転送スイッチ線１５５３に第３の転送信号（ＴＲＦ３）が供
給されると、第３の転送トランジスタ１５３４がオン状態となる。この時、第３のフォト
ダイオード１５３２（ＰＤ３）に光が当たると、受光強度に応じた電流がＰＤ３と第３の
転送トランジスタ１５３４に流れ、ＦＤの電位が低下する。ＴＲＦ３の供給が停止すると
第３の転送トランジスタ１５３４がオフ状態となり、この時の電位がＦＤに保持される。
この電位に応じた電位が第１の増幅トランジスタ１５０８を介して配線１５７０に出力さ
れる。配線１５７０の電位を検出することで、ＰＤ３の受光量を知ることができる。
次に、再度第１のリセット線１５６１にＲＳＴ１が供給されると、第１のリセットトラン
ジスタ１５０６がオン状態となる。すると、信号電荷蓄積部１５１０（ＦＤ）の電位がＶ
ＤＤとなる。ＲＳＴ１の供給が停止すると、第１のリセットトランジスタ１５０６がオフ
状態となり、ＦＤの電位はＶＤＤに保持される。次に、第４の転送スイッチ線１５５４に
第４の転送信号（ＴＲＦ４）が供給されると、第４の転送トランジスタ１５４４がオン状
態となる。この時、第４のフォトダイオード１５４２（ＰＤ４）に光が当たると、受光強
度に応じた電流が、ＰＤ４と第４の転送トランジスタ１５４４に流れ、信号電荷蓄積部１
５１０の電位が低下する。ＴＲＦ４の供給が停止すると、第４の転送トランジスタ１５４
４がオフ状態となり、この時の電位がＦＤに保持される。この電位に応じた電位が第１の
増幅トランジスタ１５０８を介して配線１５７０に出力される。配線１５７０の電位を検
出することで、ＰＤ４の受光量を知ることができる。次に、第２のリセット線１５６２に
第２のリセット信号（ＲＳＴ２）が供給され、３ライン目および４ライン目の駆動を順次
行う。
［回路構成例４］
図１９は、垂直、水平それぞれ２個ずつの画素について、リセット線、転送スイッチ線、
リセットトランジスタ、増幅トランジスタを兼用する転送スイッチ線共有型である。前述
した画素共有型に更に転送スイッチ線を共有させたもので、トランジスタおよび配線を削
減することで画素面積の縮小による微細化や、フォトダイオードの受光面積拡大によって
ノイズを低減することができる。縦横に隣り合う４個の画素について、各画素の転送トラ
ンジスタのドレイン側が電気的に接続され、信号電荷蓄積部が形成されており、信号電荷
蓄積部にはリセットトランジスタのソースおよび増幅トランジスタのゲートが接続されて
いる。また、この構成は、垂直方向に位置する２つの転送トランジスタが転送スイッチ線
を共有していることで、水平方向だけでなく、垂直方向にも同時に動くトランジスタがあ
ることを特徴としている。
転送スイッチ線共有型の動作を図２０のタイミングチャートに従って説明する。はじめに
、１ライン目と２ライン目の駆動について説明する。まず第１のリセット線１６６５に第
１のリセット信号（ＲＳＴ１）が供給されて第１のリセットトランジスタ１６１６がオン
状態となる。また、第２のリセット線１６６６に第２のリセット信号（ＲＳＴ２）が供給
されて第２のリセットトランジスタ１６２６がオン状態となる。すると、第１の信号電荷
蓄積部１６１０（ＦＤ１）と第２の信号電荷蓄積部１６２０（ＦＤ２）の電位がＶＤＤと
なる。次に、ＲＳＴ１とＲＳＴ２の供給が停止すると、第１のリセットトランジスタ１６
１６と第２のリセットトランジスタ１６２６がオフ状態となり、ＦＤ１とＦＤ２の電位は
ＶＤＤに保持される。
次に第１の転送スイッチ線１７５１に第１の転送信号（ＴＲＦ１）が供給されると、第１
の転送トランジスタ１６１４および第３の転送トランジスタ１６３４がオン状態となる。
この時、第１のフォトダイオード１６１２（ＰＤ１）に光が当たると、受光強度に応じた
電流が第１のフォトダイオード１６１２と第１の転送トランジスタに流れ、ＦＤ１の電位
が低下する。また、第３のフォトダイオード１６３２（ＰＤ３）に光が当たると、受光強
度に応じた電流が第３のフォトダイオード１６３２と第３の転送トランジスタ１６３４に
流れ、ＦＤ２の電位が低下する。
ＴＲＦ１の供給が停止すると第１の転送トランジスタ１６１４および第３の転送トランジ
スタ１６３４がオフ状態となり、ＦＤ１およびＦＤ２の電位は保持される。そして、ＦＤ
１に保持された電位に応じた電位が第１の増幅トランジスタ１６１８を介して第１の配線
１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ１の受光量を
知ることができる。また、ＦＤ２に保持された電位に応じた電位が第２の増幅トランジス
タ１６２８を介して第２の配線１６７６に出力される。第２の配線１６７６の電位を検出
することで、ＰＤ３の受光量を知ることができる。
次に、再度第１のリセット線１６６５にＲＳＴ１が供給され、第１のリセットトランジス
タ１６１６がオン状態となる。また、第２のリセット線１６６６にＲＳＴ２が供給され、
第２のリセットトランジスタ１６２６がオン状態となる。すると、ＦＤ１およびＦＤ２の
電位がＶＤＤとなる。その後、ＲＳＴ１およびＲＳＴ２の供給が停止すると、第１のリセ
ットトランジスタ１６１６および第２のリセットトランジスタ１６２６がオフ状態となり
、ＦＤ１およびＦＤ２の電位が保持される。
次に、第２の転送スイッチ線１７５２に第２の転送信号（ＴＲＦ２）が供給されると、第
２の転送トランジスタ１６２４と第４の転送トランジスタ１６４４がオン状態となる。こ
の時、第２のフォトダイオード１６２２（ＰＤ２）に光が当たると、受光強度に応じた電
流がＰＤ２と第２の転送トランジスタ１６２４に流れ、ＦＤ１の電位が低下する。また、
この時、第４のフォトダイオード１６４２（ＰＤ４）に光が当たると、受光強度に応じた
電流がＰＤ４と第４の転送トランジスタ１６４４に流れ、ＦＤ２の電位が低下する。ＴＲ
Ｆ２の供給が停止すると、第２の転送トランジスタ１６２４および第４の転送トランジス
タ１６４４がオフ状態となり、ＦＤ１およびＦＤ２の電位は保持される。そして、ＦＤ１
に保持された電位に応じた電位が、第１の増幅トランジスタ１６１８を介して第１の配線
１６７５に出力される。第１の配線１６７５の電位を検出することで、ＰＤ２の受光量を
知ることができる。また、ＦＤ２に保持された電位に応じた電流が第２の増幅トランジス
タ１６２８を介して第２の配線１６７６に流れる。第２の配線１６７６の電位を検出する
ことで、ＰＤ４の受光量を知ることができる。このようにして１ライン目および２ライン
目の画素の情報を、順に第１の配線１６７５および第２の配線１６７６に出力することが
できる。
続いて、２ライン目と３ライン目の駆動について説明する。まず第２のリセット線１６６
６にＲＳＴ２が供給されて第２のリセットトランジスタ１６２６がオン状態となる。また
、第３のリセット線１６６７に第３のリセット信号（ＲＳＴ３）が供給されて第３のリセ
ットトランジスタ１６３６がオン状態となる。すると、ＦＤ２と第３の信号電荷蓄積部１
６３０（ＦＤ３）の電位がＶＤＤとなる。次に、ＲＳＴ２とＲＳＴ３の供給が停止すると
、第２のリセットトランジスタ１６２６と第３のリセットトランジスタ１６３６がオフ状
態となり、ＦＤ２とＦＤ３の電位はＶＤＤに保持される。
次に、第３の転送スイッチ線１７５３に第３の転送信号（ＴＲＦ３）が供給されると、第
５の転送トランジスタ１６５４および第７の転送トランジスタ１６７４がオン状態となる
。この時、第５のフォトダイオード１６５２（ＰＤ５）に光が当たると、受光強度に応じ
た電流がＰＤ５と第５の転送トランジスタ１６５４に流れ、ＦＤ２の電位が低下する。ま
た、第７のフォトダイオード１６７２（ＰＤ７）に光が当たると、受光強度に応じた電流
がＰＤ７と第７の転送トランジスタ１６７４に流れ、ＦＤ３の電位が低下する。
ＴＲＦ３の供給が停止すると第５の転送トランジスタ１６５４および第７の転送トランジ
スタ１６７４がオフ状態となり、ＦＤ２およびＦＤ３の電位は保持される。そして、ＦＤ
２に保持された電位に応じた電位が第２の増幅トランジスタ１６２８を介して第２の配線
１６７６に出力される。第２の配線１６７６の電位を検出することで、ＰＤ５の受光量を
知ることができる。また、ＦＤ３に保持された電位に応じた電位が第３の増幅トランジス
タ１６３８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検出
することで、ＰＤ７の受光量を知ることができる。
次に、第２のリセット線１６６６にＲＳＴ２が供給され、第２のリセットトランジスタ１
６２６がオン状態となる。また、第３のリセット線１６６７にＲＳＴ３が供給され、第３
のリセットトランジスタ１６３６がオン状態となる。すると、ＦＤ２およびＦＤ３の電位
がＶＤＤとなる。その後、ＲＳＴ２およびＲＳＴ３の供給が停止すると、第２のリセット
トランジスタ１６２６と第３のリセットトランジスタ１６３６がオフ状態となり、ＦＤ２
およびＦＤ３の電位が保持される。
次に、第４の転送スイッチ線１７５４に第４の転送信号（ＴＲＦ４）が供給されると、第
６の転送トランジスタ１６６４および第８の転送トランジスタ１６８４がオン状態となる
。この時、第６のフォトダイオード１６６２（ＰＤ６）に光が当たると、受光強度に応じ
た電流がＰＤ６と第６の転送トランジスタ１６６４に流れ、ＦＤ２の電位が低下する。ま
た、この時、第８のフォトダイオード１６６２（ＰＤ８）に光が当たると、受光強度に応
じた電流がＰＤ８と第８の転送トランジスタ１６８４に流れ、ＦＤ３の電位が低下する。
ＴＲＦ４の供給が停止すると、第６の転送トランジスタ１６６４および第８の転送トラン
ジスタ１６８４がオフ状態となり、ＦＤ２およびＦＤ３の電位は保持される。そして、Ｆ
Ｄ２に保持された電位に応じた電位が第２の増幅トランジスタ１６２８を介して第２の配
線１６７６に出力される。第２の配線１６７６の電位を検出することで、ＰＤ６の受光量
を知ることができる。また、ＦＤ３に保持された電位に応じた電位が第３の増幅トランジ
スタ１６３８を介して第１の配線１６７５に出力される。第１の配線１６７５の電位を検
出することで、ＰＤ８の受光量を知ることができる。このようにして、３ライン目、４ラ
イン目の画素の情報を順に第２の配線１６７６および第１の配線１６７５に出力すること
ができる。次に第３のリセット線１６６７にＲＳＴ３を供給し、第４のリセット線に第４
のリセット信号を供給する。順次このように動作を行う。
なお、図１９では、５ライン目の画素を構成する第９のフォトダイオード１６９２（ＰＤ
９）、第１０のフォトダイオード１７０２（ＰＤ１０）、第９の転送トランジスタ１６９
４、および第１０の転送トランジスタ１７０４と、第５の転送信号（ＴＲＦ５）が供給さ
れる第５の転送スイッチ線１７５５、および第６の転送信号（ＴＲＦ６）が供給される第
６の転送スイッチ線１７５６も付記している。
［撮像装置の構成例］
図２１は撮像装置全体の図である。画素２０００を有する画素アレイ２１００の両側にリ
セット端子駆動回路２０２０、転送端子駆動回路２０４０が配置されている。図２１では
画素アレイ２１００の両側に駆動回路を配置しているが、片側に２つの駆動回路を配置し
ても良い。上記駆動回路が配置されていない側に配線駆動回路２０６０が配置されている
。リセット端子駆動回路２０２０および転送端子駆動回路２０４０は、ロウおよびハイの
２値出力の駆動回路であるので、図２２で示す様にシフトレジスタ２２００とバッファ回
路２３００の組み合わせで駆動することができる。これらの駆動回路は単結晶シリコンな
どを用いたバルクトランジスタ、または酸化物半導体を用いたトランジスタなどで構成す
ることができる。
配線駆動回路２０６０は、図２３に示すようにシフトレジスタ２２１０とバッファ回路２
３１０とアナログスイッチ２４００によって構成することができる。各配線２１２０をア
ナログスイッチ２４００によって、選択し映像出力線２５００に出力する。アナログスイ
ッチ２４００はシフトレジスタ２２１０とバッファ回路２３１０で順次選択していくもの
とする。配線駆動回路２０６０はバルクトランジスタ、または薄膜トランジスタで構成す
ることができるが、相補型トランジスタの形成が可能なシリコン半導体を用いたバルクト
ランジスタを用いることが好ましい。
図２４にシフトレジスタとバッファ回路の例を示す。図２４に示すのはクロックドインバ
ーターによって構成されたシフトレジスタ２２２０とインバータによって構成されたバッ
ファ回路２３２０の例である。シフトレジスタ、バッファ回路はこの回路に限定されるも
のではなく、リセット端子駆動回路２０２０、転送端子駆動回路２０４０、配線駆動回路
２０６０も上記構成に限定されるものではない。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、図２５に示す画素回路の駆動方法の一例について説明する。
画素２１０として用いることのできる回路の一例を、回路２１１として図２５（Ａ）に示
す。回路２１１は、受光素子２２０としてフォトダイオード３２０、当該受光素子と接続
される第１のトランジスタ３０１、第２のトランジスタ３０２、および第３のトランジス
タ３０３を含んだ構成となっている。
フォトダイオード３２０のアノードは第１の配線３１１（ＲＳ）、フォトダイオード３２
０のカソードは第１のトランジスタ３０１のソースまたはドレインの一方、第１のトラン
ジスタ３０１のソースまたはドレインの他方は配線３０５（ＦＤ）、第１のトランジスタ
３０１のゲートは第２の配線３１２（ＴＸ）、第２のトランジスタ３０２のソースまたは
ドレインの一方は第４の配線３１４（ＧＮＤ）、第２のトランジスタ３０２のソースまた
はドレインの他方は第３のトランジスタ３０３のソースまたはドレインの一方、第２のト
ランジスタ３０２のゲートは配線３０５（ＦＤ）、第３のトランジスタ３０３のソースま
たはドレインの他方は第５の配線３１５（ＯＵＴ）、第３のトランジスタ３０３のゲート
は第３の配線３１３（ＳＥ）、に各々電気的に接続されている。
なお、第４の配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよ
い。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必
ずしも、０ボルトであるとは限らないものとする。
フォトダイオード３２０は受光素子であり、画素回路に入射した光に応じた電流を生成す
る動作を行う。第１のトランジスタ３０１は、フォトダイオード３２０による配線３０５
（ＦＤ）への電荷蓄積を制御する。第２のトランジスタ３０２は、配線３０５（ＦＤ）の
電位に応じた信号を出力する動作を行う。第３のトランジスタ３０３は、読み出し時に画
素回路の選択を制御する。
なお、配線３０５（ＦＤ）は、電荷保持ノードであり、フォトダイオード３２０が受ける
光の量に応じて変化する電荷を保持する、所謂電荷蓄積部である。実質的な電荷蓄積部は
、配線３０５（ＦＤ）と電気的に接続される第１のトランジスタ３０１のソース領域また
はドレイン領域近傍の空乏層容量、配線３０５（ＦＤ）の配線容量、配線３０５（ＦＤ）
と電気的に接続される第２のトランジスタ３０２のゲート容量などである。
なお、第２のトランジスタ３０２と第３のトランジスタ３０３とは、第５の配線３１５と
第４の配線３１４との間で、直列接続されていればよい。したがって、第４の配線３１４
、第２のトランジスタ３０２、第３のトランジスタ３０３、第５の配線３１５の順で並ん
でもよいし、第４の配線３１４、第３のトランジスタ３０３、第２のトランジスタ３０２
、第５の配線３１５の順で並んでもよい。
第１の配線３１１（ＲＳ）は、配線３０５（ＦＤ）をリセットするための信号線である。
なお、回路２１１における第１の配線３１１（ＲＳ）は、配線３０５（ＦＤ）への電荷蓄
積を行うための信号線でもある。第２の配線３１２（ＴＸ）は、第１のトランジスタ３０
１を制御するための信号線である。第３の配線３１３（ＳＥ）は、第３のトランジスタ３
０３を制御するための信号線である。第４の配線３１４（ＧＮＤ）は、基準電位（例えば
ＧＮＤ）を設定する信号線である。第５の配線３１５（ＯＵＴ）は、回路２１１で得られ
た情報を読み出すための信号線である。
また、画素２１０として用いることのできる回路の一例を、回路２１２として図２５（Ｂ
）に示す。図２５（Ｂ）に示す回路２１２は、図２５（Ａ）に示す回路２１１と構成要素
は同じであるが、フォトダイオード３２０のアノードが第１のトランジスタ３０１のソー
スまたはドレインの一方と電気的に接続され、フォトダイオード３２０のカソードが第１
の配線３１１（ＲＳ）と電気的に接続される点で異なる。
フォトダイオード３２０には、シリコン半導体などでｐｎ型やｐｉｎ型の接合が形成され
た素子を用いることができる。なお、ｉ型の半導体層を非晶質シリコンで形成したｐｉｎ
型フォトダイオードを用いてもよい。非晶質シリコンは可視光の波長領域における感度が
高く、微弱な可視光を検知しやすい。
なお、ｉ型の半導体とは、フェルミ準位がバンドギャップの中央に位置する所謂真性半導
体の他、半導体に含まれるｐ型を付与する不純物、またはｎ型を付与する不純物がそれぞ
れ１×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度であり、暗伝導度に対して光伝導度が高い
半導体を指す。
第１のトランジスタ３０１、第２のトランジスタ３０２、および第３のトランジスタ３０
３は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコ
ン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形
成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極
めてオフ電流が低い特性を示す特徴を有している。
特に、配線３０５（ＦＤ）と接続されている第１のトランジスタ３０１のリーク電流が大
きいと、配線３０５（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。した
がって、当該トランジスタに酸化物半導体を用いたトランジスタを使用することで、フォ
トダイオード３２０を介した不要な電荷の流出を防止することができる。
また、第２のトランジスタ３０２、第３のトランジスタ３０３においても、リーク電流が
大きいと、第４の配線３１４または第５の配線３１５に不必要な電荷の出力が起こるため
、これらのトランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジス
タを用いることが好ましい。
また、第２のトランジスタ３０２に酸化物半導体を用いた極めてオフ電流の低いトランジ
スタを用いることで、撮像のダイナミックレンジを拡大することができる。図２５（Ａ）
に示す画素回路構成では、フォトダイオード３２０に入射する光の強度が大きいときに第
２のトランジスタ３０２のゲート電位が小さくなる。また、図２５（Ｂ）に示す画素回路
構成では、フォトダイオード３２０に入射する光の強度が小さいときに第２のトランジス
タ３０２のゲート電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ電
流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流を
正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわ
ちダイナミックレンジを広げることができる。
また、図２５（Ｂ）に示す画素回路構成においては、第２のトランジスタ３０２のゲート
電位が比較的小さいとき、すなわち、フォトダイオードに照射される光の強度が小さい場
合においても十分なダイナミックレンジを得られる。
画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。撮像装
置１００を用いて動画を撮影する際には、一回の撮像に要する期間を短くする必要がある
。撮像期間の短縮を実現するためには、全画素回路のリセット動作、蓄積動作、選択動作
を速やかに実行することが必要である。
そのため、撮像方法としては、図２６（Ａ）のタイミングチャートに示すようなグローバ
ルシャッタ方式での駆動方法を用いることが好ましい。なお、図２６（Ａ）は、マトリク
ス状に複数の画素回路を有し、当該画素回路に図２５（Ａ）の回路２１１を有する撮像装
置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の回路２１１の動作を説明
するものである。なお、下記の動作説明は、本明細書に開示した他の回路にも適用するこ
とができる。
図２６（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、
第ｎ行目の各画素回路に接続された第１の配線３１１（ＲＳ）に入力される信号である。
また、信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素
回路に接続された第２の配線３１２（ＴＸ）に入力される信号である。また、信号５０７
、信号５０８、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された
第３の配線３１３（ＳＥ）に入力される信号である。
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素
回路がリセット動作を同時に行っている期間であり、期間５２０は、各行の画素回路が蓄
積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行われる
。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間である。
このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われ
た後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行われる。
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行わ
れているため、各行の画素回路における撮像の同時性が確保される。したがって、１回の
撮像に要する期間を短縮することができる。すなわち、グローバルシャッタ方式では、期
間５２０のみで蓄積動作を行うことができる。
一方、図２６（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートであ
る。なお、信号５０１乃至５０９は図２６（Ａ）の説明を参照することができる。期間６
１０は１回の撮像に要する期間である。期間６１１、期間６１２、期間６１２はそれぞれ
、第１行目、第２行目、第ｎ行目のリセット期間であり、期間６２１、期間６２２、期間
６２３はそれぞれ、第１行目、第２行目、第ｎ行目の蓄積動作期間である。また、期間６
３１は、１行目の画素回路が選択動作を行っている期間である。このように、ローリング
シャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われる
ため、各行の画素回路における撮像の同時性が確保されない。したがって、グローバルシ
ャッタ方式よりも撮像期間が長くなってしまう。ただし、蓄積動作期間を短くすることな
どによって、期間６２０を短くすることができるため、本発明の一態様の撮像装置の駆動
方式として、ローリングシャッタ方式を用いることもできる。
グローバルシャッタ方式を実現するためには、蓄積動作が終了した後も、読み出しまでの
間に各画素回路における配線３０５（ＦＤ）の電位を長時間保つ必要がある。配線３０５
（ＦＤ）の電位の長時間の保持は、前述したように第１のトランジスタ３０１に極めてオ
フ電流の低い、チャネル形成領域を酸化物半導体で形成したトランジスタを用いることで
実現できる。一方、第１のトランジスタ３０１にチャネル形成領域をシリコン半導体など
で形成したトランジスタを適用した場合は、オフ電流が高いために配線３０５（ＦＤ）の
電位を長時間保持できず、グローバルシャッタ方式を用いることが困難となる。
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用
いることでグローバルシャッタ方式を容易に実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、上記実施の形態に示したトランジスタ２３１、トランジスタ２３６、
トランジスタ２４１、トランジスタ２４６、および／またはトランジスタ２８２に用いる
ことができるトランジスタの構成例について、図２７および図２８を用いて説明する。
〔ボトムゲート型トランジスタ〕
図２７（Ａ１）に例示するトランジスタ４１０は、ボトムゲート型のトランジスタの１つ
であるチャネル保護型のトランジスタである。トランジスタ４１０は、半導体層１１０の
チャネル形成領域上に、チャネル保護層として機能できる絶縁層２０９を有する。絶縁層
２０９は、絶縁層１１１と同様の材料および方法により形成することができる。電極２４
４の一部、および電極２４９の一部は、絶縁層２０９上に形成される。
チャネル形成領域上に絶縁層２０９を設けることで、電極２４４および電極２４９の形成
時に生じる半導体層１１０の露出を防ぐことができる。よって、電極２４４および電極２
４９の形成時に半導体層１１０の薄膜化を防ぐことができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。
図２７（Ａ２）に示すトランジスタ４１１は、絶縁層１１２上にバックゲート電極として
機能できる電極２１３を有する点が、トランジスタ４１０と異なる。電極２１３は、電極
２４３と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体
層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電
極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位と
してもよいし、ＧＮＤ電位や、任意の電位としてもよい。また、バックゲート電極の電位
をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変
化させることができる。
電極２４３および電極２１３は、どちらもゲート電極として機能することができる。よっ
て、絶縁層１１１、絶縁層２０９、および絶縁層１１２は、ゲート絶縁層として機能する
ことができる。
なお、電極２４３または電極２１３の一方を、「ゲート電極」という場合、他方を「バッ
クゲート電極」という場合がある。例えば、トランジスタ４１１において、電極２１３を
「ゲート電極」と言う場合、電極２４３を「バックゲート電極」と言う場合がある。また
、電極２１３を「ゲート電極」として用いる場合は、トランジスタ４１１をトップゲート
型のトランジスタの一種と考えることができる。また、電極２４３および電極２１３のど
ちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合が
ある。
半導体層１１０を挟んで電極２４３および電極２１３を設けることで、更には、電極２４
３および電極２１３を同電位とすることで、半導体層１１０においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ４１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
に対する静電遮蔽機能）を有する。
また、電極２４３および電極２１３は、それぞれが外部からの電界を遮蔽する機能を有す
るため、絶縁層１０９側もしくは電極２１３上方に生じる荷電粒子等の電荷が半導体層１
１０のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の
電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験
）の劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の
変動を抑制することができる。なお、この効果は、電極２４３および電極２１３が、同電
位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジ
スタの特性変化（すなわち、経年変化）を、短時間で評価することができる。特に、ＢＴ
ストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるため
の重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほ
ど、信頼性が高いトランジスタであるといえる。
また、電極２４３および電極２１３を有し、且つ電極２４３および電極２１３を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおけ
る電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴ
ストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジ
スタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有す
る導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐ
ことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフト
するなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
図２７（Ｂ１）に例示するトランジスタ４２０は、ボトムゲート型のトランジスタの１つ
であるチャネル保護型のトランジスタである。トランジスタ４２０は、トランジスタ４１
０とほぼ同様の構造を有しているが、絶縁層２０９が半導体層１１０を覆っている点が異
なる。また、半導体層１１０と重なる絶縁層２０９の一部を選択的に除去して形成した開
口部において、半導体層１１０と電極２４４が電気的に接続している。また、半導体層１
１０と重なる絶縁層２０９の一部を選択的に除去して形成した開口部において、半導体層
１１０と電極２４９が電気的に接続している。絶縁層２０９の、チャネル形成領域と重な
る領域は、チャネル保護層として機能できる。
図２７（Ｂ２）に示すトランジスタ４２１は、絶縁層１１２上にバックゲート電極として
機能できる電極２１３を有する点が、トランジスタ４２０と異なる。
絶縁層２０９を設けることで、電極２４４および電極２４９の形成時に生じる半導体層１
１０の露出を防ぐことができる。よって、電極２４４および電極２４９の形成時に半導体
層１１０の薄膜化を防ぐことができる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトラ
ンジスタ４１１よりも、電極２４４と電極２４３の間の距離と、電極２４９と電極２４３
の間の距離が長くなる。よって、電極２４４と電極２４３の間に生じる寄生容量を小さく
することができる。また、電極２４９と電極２４３の間に生じる寄生容量を小さくするこ
とができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
〔トップゲート型トランジスタ〕
図２８（Ａ１）に例示するトランジスタ４３０は、トップゲート型のトランジスタの１つ
である。トランジスタ４３０は、絶縁層１０９の上に半導体層１１０を有し、半導体層１
１０および絶縁層１０９上に、半導体層１１０の一部に接する電極２４４および半導体層
１１０の一部に接する電極２４９を有し、半導体層１１０、電極２４４、および電極２４
９上に絶縁層１１１を有し、絶縁層１１１上に電極２４３を有する。
トランジスタ４３０は、電極２４３および電極２４４、並びに、電極２４３および電極２
４９が重ならないため、電極２４３および電極２４４間に生じる寄生容量、並びに、電極
２４３および電極２４９間に生じる寄生容量を小さくすることができる。また、電極２４
３を形成した後に、電極２４３をマスクとして用いて不純物元素２５５を半導体層１１０
に導入することで、半導体層１１０中に自己整合（セルフアライメント）的に不純物領域
を形成することができる（図２８（Ａ３）参照）。本発明の一態様によれば、電気特性の
良好なトランジスタを実現することができる。
なお、不純物元素２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズ
マ処理装置を用いて行うことができる。
不純物元素２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくと
も一種類の元素を用いることができる。また、半導体層１１０に酸化物半導体を用いる場
合は、不純物元素２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の
元素を用いることも可能である。
図２８（Ａ２）に示すトランジスタ４３１は、電極２１３および絶縁層２１７を有する点
がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層１０９の上に形成された
電極２１３を有し、電極２１３上に形成された絶縁層２１７を有する。前述した通り、電
極２１３は、バックゲート電極として機能することができる。よって、絶縁層２１７は、
ゲート絶縁層として機能することができる。絶縁層２１７は、絶縁層２０５と同様の材料
および方法により形成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図２８（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つ
である。トランジスタ４４０は、電極２４４および電極２４９を形成した後に半導体層１
１０を形成する点が、トランジスタ４３０と異なる。また、図２８（Ｂ２）に例示するト
ランジスタ４４１は、電極２１３および絶縁層２１７を有する点が、トランジスタ４４０
と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層１１０の一
部は電極２４４上に形成され、半導体層１１０の他の一部は電極２４９上に形成される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
トランジスタ４４０およびトランジスタ４４１も、電極２４３を形成した後に、電極２４
３をマスクとして用いて不純物元素２５５を半導体層１１０に導入することで、半導体層
１１０中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば
、集積度の高い半導体装置を実現することができる。
なお、本明細書等で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ
法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい。熱ＣＶ
Ｄ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧ま
たは減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を
成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層され
て薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返
すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順
序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微
細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ
−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、および
ジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３であ
る。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜
鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリ
メチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いること
もでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いること
もできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドあるいはハフニウムアミド
、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガ
スと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチル
アミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液として
は、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気
化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルア
ルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジ
メチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，
２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２
、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガス
に代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−
Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ
層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用い
てＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成し
ても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ
２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（
ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３
）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガ
スを用いても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、撮像装置（イメージセンサ）の画像処理エンジンの構成例について、
図２９を用いて説明する。
撮像装置は撮像部４０００、アナログメモリ部４０１０、画像処理エンジン部４０２０、
Ａ／Ｄ変換部４０３０より構成される。撮像部４０００は、マトリクス状に配置された複
数の画素と、ドライバ回路４００１と、読み出し回路４００２と、を有する。各画素はフ
ォトダイオードとトランジスタから構成される。アナログメモリ部４０１０は、複数のア
ナログメモリ４０１１を有する。ここで、各々のアナログメモリは、撮像部４０００にお
ける画素数以上のメモリセルを有する構成とする。すなわち、各々のアナログメモリは、
撮像部４０００で取得した撮像データ４００５を１フレーム分格納できる。
以下、撮像装置の動作について説明する。第１のステップとして、各画素で第１の撮像デ
ータ４００５を取得する。撮像は、各画素で順次露光し順次撮像データ４００５を読み出
す、所謂ローリングシャッタ方式でも良く、各画素で一括露光し順次撮像データ４００５
を読み出す、所謂グローバルシャッタ方式でも良い。
ローリングシャッタ方式とすることで、ある行の画素の撮像データ４００５を読み出して
いる際に、他の行の画素で露光を行うことができ、撮像のフレーム周波数を高めることが
容易である。また、グローバルシャッタ方式とすることで、被写体が移動する場合におい
ても、歪みが少ない撮像画像を取得することができる。
第２のステップとして、各画素で取得した第１の撮像データ４００５を読み出し回路４０
０２を介して、第１のアナログメモリに格納する。ここで、通常の撮像装置と異なり、撮
像データ４００５をアナログデータのまま第１のアナログメモリに格納する構成が有効で
ある。すなわち、アナログ−ディジタル変換処理が不要なため、撮像のフレーム周波数を
高めることが容易である。
以降、第１のステップ、第２のステップをｎ回繰り返す。ただし、ｎ回目の繰り返しにお
いては、各画素で取得した第ｎの撮像データ４００５を読み出し回路４００２を介して、
第ｎのアナログメモリに格納する。
第３のステップとして、画像処理エンジン部４０２０において、複数のアナログメモリに
格納された第１の撮像データ４００５乃至第ｎの撮像データ４００５を用いて、所望の画
像処理を行い、画像処理後撮像データ４０２５を取得する。
第４のステップとして、画像処理後撮像データ４０２５をＡ／Ｄ変換部４０３０において
、アナログ−ディジタル変換を行い、画像データ４０３５を取得する。
上記画像処理の一つとして、複数の撮像データ４００５から、焦点ボケの無い画像処理後
撮像データ４０２５を取得する。当該画像処理後撮像データ４０２５を取得するために、
各撮像データ４００５の鮮鋭度を算出して、鮮鋭度が最も高い撮像データ４００５を画像
処理後撮像データ４０２５として取得する構成が可能である。また、各撮像データ４００
５から、鮮鋭度の高い領域を抽出し、これらをつなぎ合わせて、画像処理後撮像データ４
０２５とする構成が可能である。
また、上記画像処理の異なる一つとして、複数の撮像データ４００５から、明るさが最適
な画像処理後データを取得する。当該画像処理後撮像データ４０２５を取得するために、
各撮像データ４００５の最高明度を算出し、白浮きしている撮像データ４００５、すなわ
ち、最高明度が飽和値に達している撮像データ４００５を除外した撮像データ４００５か
ら画像処理後撮像データ４０２５を取得する構成が可能である。
また、各撮像データ４００５の最低明度を算出し、黒つぶれしている撮像データ４００５
、すなわち、最低明度が飽和値に達している撮像データ４００５を除外した撮像データ４
００５から画像処理後撮像データ４０２５を取得する構成が可能である。
なお、撮像用のフラッシュライトの点灯に合わせて、上記第１のステップおよび第２のス
テップを実行した場合、最適な光量が照射されたタイミングに対応した撮像データ４００
５を取得することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、本発明の一態様に係る撮像装置を用いた電子機器の一例について説明
する。
本発明の一態様に係る撮像装置を用いた電子機器として、テレビ、モニタ等の表示装置、
照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ
、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶され
た静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレ
コーダ、ヘッドホンステレオ、ステレオ、ナビゲーションシステム、置き時計、壁掛け時
計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブ
レット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書
籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、
電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機
、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食
器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ
保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器、フ
ァクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売
機などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレ
ータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄
電装置等の産業機器が挙げられる。また、燃料を用いたエンジンや、非水系二次電池から
の電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとす
る。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハ
イブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪
を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、
電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケ
ット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図４５（Ａ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、
操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ
９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられて
いる。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されてお
り、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能であ
る。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４
２との間の角度に従って切り替える構成としても良い。レンズ９４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
図４５（Ｂ）は携帯電話であり、筐体９５１に、表示部９５２、マイク９５７、スピーカ
ー９５４、カメラ９５９、入出力端子９５６、操作用のボタン９５５等を有する。カメラ
９５９には本発明の一態様の撮像装置を用いることができる。
図４５（Ｃ）はデジタルカメラであり、筐体９２１、シャッターボタン９２２、マイク９
２３、発光部９２７、レンズ９２５等を有する。レンズ９２５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
図４５（Ｄ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図４５（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。カメラ９０９には本発明の一態様の撮像装置を用いることができる。
図４５（Ｅ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。カメ
ラ９３９には本発明の一態様の撮像装置を用いることができる。
図４５（Ｆ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができ
る。カメラ９１９には本発明の一態様の撮像装置を用いることができる。
なお、本発明の一態様の撮像装置を具備していれば、上記で示した電子機器に特に限定さ
れないことは言うまでもない。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、および／又は、一つ若しくは複数の別の実
施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換
えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、および／又は、一つ若しくは複
数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることによ
り、さらに多くの図を構成させることが出来る。
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除く
ことを規定した発明の一態様を構成することが出来る。または、ある値について、上限値
と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで
、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定
することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に
入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が
記載されているとする。その場合、その回路が、第６のトランジスタを有していないこと
を発明として規定することが可能である。または、その回路が、容量素子を有していない
ことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとってい
るような第６のトランジスタを有していない、と規定して発明を構成することができる。
または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定
して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続
されている第６のトランジスタを有していない、と発明を規定することが可能である。ま
たは、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有
していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「ある電圧が、３Ｖ以上１０Ｖ以下であ
ることが好適である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ
以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、
例えば、ある電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可
能である。なお、例えば、その電圧が、５Ｖ以上８Ｖ以下であると発明を規定することも
可能である。なお、例えば、その電圧が、概略９Ｖであると発明を規定することも可能で
ある。なお、例えば、その電圧が、３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除く
と発明を規定することも可能である。なお、ある値について、「このような範囲であるこ
とが好ましい」、「これらを満たすことが好適である」となどと記載されていたとしても
、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」など
と記載されていたとしても、必ずしも、それらの記載には、限定されない。
別の具体例としては、ある値について、例えば、「ある電圧が、１０Ｖであることが好適
である」と記載されているとする。その場合、例えば、ある電圧が、−２Ｖ以上１Ｖ以下
である場合を除く、と発明の一態様を規定することが可能である。または、例えば、ある
電圧が、１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と
記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く
、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶
縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、
その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。また
は、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可
能である。
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が
設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積
層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とそ
の膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である
。
なお、本明細書等において記載されている発明の一態様は、さまざまな人が実施すること
が出来る。しかしながら、その実施は、複数の人にまたがって実施される場合がある。例
えば、送受信システムの場合において、Ａ社が送信機を製造および販売し、Ｂ社が受信機
を製造および販売する場合がある。別の例としては、トランジスタおよび発光素子を有す
る発光装置の場合において、トランジスタが形成された半導体装置は、Ａ社が製造および
販売する。そして、Ｂ社がその半導体装置を購入して、その半導体装置に発光素子を成膜
して、発光装置として完成させる、という場合がある。
このような場合、Ａ社またはＢ社のいずれに対しても、特許侵害を主張できるような発明
の一態様を、構成することが出来る。つまり、Ａ社のみが実施するような発明の一態様を
構成することが可能であり、別の発明の一態様として、Ｂ社のみが実施するような発明の
一態様を構成することが可能である。また、Ａ社またはＢ社に対して、特許侵害を主張で
きるような発明の一態様は、明確であり、本明細書等に記載されていると判断する事が出
来る。例えば、送受信システムの場合において、送信機のみの場合の記載や、受信機のみ
の場合の記載が本明細書等になかったとしても、送信機のみで発明の一態様を構成するこ
とができ、受信機のみで別の発明の一態様を構成することができ、それらの発明の一態様
は、明確であり、本明細書等に記載されていると判断することが出来る。別の例としては
、トランジスタおよび発光素子を有する発光装置の場合において、トランジスタが形成さ
れた半導体装置のみの場合の記載や、発光素子を有する発光装置のみの場合の記載が本明
細書等になかったとしても、トランジスタが形成された半導体装置のみで発明の一態様を
構成することができ、発光素子を有する発光装置のみで発明の一態様を構成することがで
き、それらの発明の一態様は、明確であり、本明細書等に記載されていると判断すること
が出来る。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続
先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された
内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細
書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数の
ケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。した
がって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子な
ど）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の
一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定され
た発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そして、その発明の一態様は明確であると言える。そのた
め、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、
抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方
法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を
取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは
整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（
Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一
態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成
される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成
することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成さ
れるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態
様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、また
は、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、
ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、
または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能
である。
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは
、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる
図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概
念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可
能である。そして、その発明の一態様は、明確であると言える。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。そして、そ
の発明の一態様は明確であると言える。
１００ 撮像装置
１０１ 基板
１０２ 絶縁層
１０３ 絶縁層
１０４ 絶縁層
１０５ 絶縁層
１０６ コンタクトプラグ
１０７ 絶縁層
１０８ 絶縁層
１０９ 絶縁層
１１０ 半導体層
１１１ 絶縁層
１１２ 絶縁層
１１３ 絶縁層
１１４ コンタクトプラグ
１１５ 絶縁層
１１６ 絶縁層
１２０ 画素アレイ
２０５ 絶縁層
２０９ 絶縁層
２１０ 画素
２１１ 回路
２１２ 回路
２１３ 電極
２１７ 絶縁層
２２０ 受光素子
２２１ ｐ型半導体層
２２２ 開口
２２３ 電極
２２４ ｉ型半導体層
２２５ ｎ型半導体層
２２６ 開口
２２７ 電極
２３０ 画素回路
２３１ トランジスタ
２３２ 半導体層
２３３ 電極
２３４ 電極
２３５ 電極
２３６ トランジスタ
２３７ 半導体層
２３８ 電極
２３９ 電極
２４１ トランジスタ
２４３ 電極
２４４ 電極
２４５ 電極
２４６ トランジスタ
２４７ 半導体層
２４８ 電極
２４９ 電極
２５１ 開口
２５２ 開口
２５３ 開口
２５４ ノード
２５５ 不純物元素
２５６ ノード
２５７ 容量素子
２６０ 光
２６１ 配線
２６２ 配線
２６３ 配線
２６４ 配線
２６５ 配線
２６６ 配線
２６７ 配線
２７０ 回路
２８０ 回路
２８１ トランジスタ
２８２ トランジスタ
２８３ ｉ型半導体層
２８４ 低濃度不純物領域
２８５ ｐ型半導体層
２８６ 絶縁層
２８７ 電極
２８８ 側壁
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０５ 配線
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
３２０ フォトダイオード
３８２ Ｅｃ
３８６ Ｅｃ
３９０ トラップ準位
４１０ トランジスタ
４１１ トランジスタ
４２０ トランジスタ
４２１ トランジスタ
４３０ トランジスタ
４３１ トランジスタ
４４０ トランジスタ
４４１ トランジスタ
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５２０ 期間
５３１ 期間
６００ レンズ
６０２ フィルター
６０４ 配線層
６１０ 期間
６１１ 期間
６１２ 期間
６２０ 期間
６２１ 期間
６２２ 期間
６２３ 期間
６３１ 期間
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２１ 筐体
９２２ シャッターボタン
９２３ マイク
９２５ レンズ
９２７ 発光部
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３９ カメラ
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 筐体
９５２ 表示部
９５４ スピーカー
９５５ ボタン
９５６ 入出力端子
９５７ マイク
９５９ カメラ
１０００ 回路
１００２ フォトダイオード
１００４ 転送トランジスタ
１００６ リセットトランジスタ
１００７ 選択トランジスタ
１００８ 増幅トランジスタ
１０１０ 信号電荷蓄積部
１１００ 配線
１１１０ 配線
１１２０ 配線
１２１０ 信号電荷蓄積部
１２１２ フォトダイオード
１２１４ 転送トランジスタ
１２１６ リセットトランジスタ
１２１８ 増幅トランジスタ
１２２０ 配線
１２３０ 配線
１２４０ リセット線
１２５０ 転送スイッチ線
１３１０ 信号電荷蓄積部
１３１２ フォトダイオード
１３１４ 転送トランジスタ
１３１６ リセットトランジスタ
１３１８ 増幅トランジスタ
１３３０ 配線
１３４０ リセット線
１３５０ 転送スイッチ線
１４０６ リセットトランジスタ
１４０８ 増幅トランジスタ
１４１０ 信号電荷蓄積部
１４１２ フォトダイオード
１４１４ 転送トランジスタ
１４２２ フォトダイオード
１４２４ 転送トランジスタ
１４３０ 配線
１４３２ フォトダイオード
１４３４ 転送トランジスタ
１４４２ フォトダイオード
１４４４ 転送トランジスタ
１４５１ 転送スイッチ線
１４５２ 転送スイッチ線
１４５３ 転送スイッチ線
１４５４ 転送スイッチ線
１４６１ リセット線
１４６２ リセット線
１４７０ 配線
１５０６ リセットトランジスタ
１５０８ 増幅トランジスタ
１５１０ 信号電荷蓄積部
１５１２ フォトダイオード
１５１４ 転送トランジスタ
１５２２ フォトダイオード
１５２４ 転送トランジスタ
１５３２ フォトダイオード
１５３４ 転送トランジスタ
１５４２ フォトダイオード
１５４４ 転送トランジスタ
１５５１ 転送スイッチ線
１５５２ 転送スイッチ線
１５５３ 転送スイッチ線
１５５４ 転送スイッチ線
１５６１ リセット線
１５６２ リセット線
１５７０ 配線
１５８０ 配線
１６１０ 信号電荷蓄積部
１６１２ フォトダイオード
１６１４ 転送トランジスタ
１６１６ リセットトランジスタ
１６１８ 増幅トランジスタ
１６２０ 信号電荷蓄積部
１６２２ フォトダイオード
１６２４ 転送トランジスタ
１６２６ リセットトランジスタ
１６２８ 増幅トランジスタ
１６３０ 信号電荷蓄積部
１６３２ フォトダイオード
１６３４ 転送トランジスタ
１６３６ リセットトランジスタ
１６３８ 増幅トランジスタ
１６４２ フォトダイオード
１６４４ 転送トランジスタ
１６５２ フォトダイオード
１６５４ 転送トランジスタ
１６６２ フォトダイオード
１６６４ 転送トランジスタ
１６６５ リセット線
１６６６ リセット線
１６６７ リセット線
１６７２ フォトダイオード
１６７４ 転送トランジスタ
１６７５ 配線
１６７６ 配線
１６８４ 転送トランジスタ
１６９２ フォトダイオード
１６９４ 転送トランジスタ
１７０２ フォトダイオード
１７０４ 転送トランジスタ
１７５１ 転送スイッチ線
１７５２ 転送スイッチ線
１７５３ 転送スイッチ線
１７５４ 転送スイッチ線
１７５５ 転送スイッチ線
１７５６ 転送スイッチ線
２０００ 画素
２０２０ リセット端子駆動回路
２０４０ 転送端子駆動回路
２０６０ 配線駆動回路
２１００ 画素アレイ
２１２０ 配線
２２００ シフトレジスタ
２２１０ シフトレジスタ
２２２０ シフトレジスタ
２３００ バッファ回路
２３１０ バッファ回路
２３２０ バッファ回路
２４００ アナログスイッチ
２５００ 映像出力線
３１００ ペレット
３１０１ イオン
３１２０ 基板
３１３０ ターゲット
４０００ 撮像部
４００１ ドライバ回路
４００２ 回路
４００５ 撮像データ
４０１０ アナログメモリ部
４０１１ アナログメモリ
４０２０ 画像処理エンジン部
４０２５ 画像処理後撮像データ
４０３０ Ａ／Ｄ変換部
４０３５ 画像データ
５１００ ペレット
５１２０ 基板
５１６１ 領域
１０００ａ 回路
１１０ａ 半導体層
１１０ｂ 半導体層
１１０ｃ 半導体層
２４３ａ 電極
２４３ｂ 電極
３１００ａ ペレット
３１００ｂ ペレット
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
６０２ａ フィルター
６０２ｂ フィルター
６０２ｃ フィルター

Claims (2)

  1. 受光部と、第１の回路と、を有する撮像装置であって、
    前記受光部は、ｐ型半導体層と、ｎ型半導体層と、ｉ型半導体層と、を有し、
    前記ｐ型半導体層および前記ｎ型半導体層は、平面視において櫛歯状に形成され、且つ前記ｉ型半導体層を介して噛み合うように形成されており、
    第１の層と第２の層が積層され、
    前記第１の層内に前記受光部を有し、
    前記第２の層内に前記第１の回路に含まれる第１のトランジスタを有する、撮像装置。
  2. 請求項１において、
    前記第１の層内に第２の回路を有し、
    前記第２の回路は、第２のトランジスタを有し、
    前記第１のトランジスタのチャネル形成領域と、前記第２のトランジスタのチャネル形成領域は、異なる禁制帯幅を有する撮像装置。
JP2020072242A 2014-03-13 2020-04-14 撮像装置 Withdrawn JP2020123736A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014050384 2014-03-13
JP2014050384 2014-03-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015048532A Division JP6846859B2 (ja) 2014-03-13 2015-03-11 撮像装置

Publications (1)

Publication Number Publication Date
JP2020123736A true JP2020123736A (ja) 2020-08-13

Family

ID=54069776

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015048532A Active JP6846859B2 (ja) 2014-03-13 2015-03-11 撮像装置
JP2020072242A Withdrawn JP2020123736A (ja) 2014-03-13 2020-04-14 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015048532A Active JP6846859B2 (ja) 2014-03-13 2015-03-11 撮像装置

Country Status (3)

Country Link
US (1) US9324747B2 (ja)
JP (2) JP6846859B2 (ja)
KR (1) KR102386528B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102441585B1 (ko) * 2015-02-12 2022-09-07 삼성전자주식회사 광검출 소자 및 그 제조방법과, 이미지 센서 및 그 제조방법
US10890761B2 (en) * 2015-04-24 2021-01-12 University-Industry Cooperation Group Of Kyung Hee University Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10347681B2 (en) 2016-02-19 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US11367739B2 (en) 2017-06-27 2022-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic component
CN113646905A (zh) 2019-04-18 2021-11-12 株式会社半导体能源研究所 固态继电器以及半导体装置
US20220217289A1 (en) * 2019-05-21 2022-07-07 Sony Semiconductor Solutions Corporation Dual mode imaging devices
JP7123860B2 (ja) 2019-06-17 2022-08-23 株式会社東芝 演算装置
KR102271442B1 (ko) * 2019-10-30 2021-07-01 한국과학기술연구원 피드백 전계 효과 트랜지스터 및 이를 포함하는 광 센서
US11194063B2 (en) 2019-12-30 2021-12-07 Rayence Co., Ltd. X-ray detector having driver micro integrated chips printed on photodiode layer
JP7446826B2 (ja) * 2020-01-23 2024-03-11 株式会社ジャパンディスプレイ 検出装置
US11984508B2 (en) * 2021-02-24 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135314A (ja) * 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
JP2009239003A (ja) * 2008-03-27 2009-10-15 Oki Semiconductor Co Ltd 光センサ
JP2009295777A (ja) * 2008-06-05 2009-12-17 Epson Imaging Devices Corp 半導体装置、電気光学装置及び電子機器
JP2012253368A (ja) * 2010-02-19 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013102152A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01239879A (ja) * 1988-03-19 1989-09-25 Fujitsu Ltd モノリシック光受信器
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09246514A (ja) * 1996-03-12 1997-09-19 Sharp Corp 増幅型固体撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
FR2838565B1 (fr) 2002-04-12 2004-06-25 Commissariat Energie Atomique Matrice de photodetecteurs, a pixels isoles et grille de stockage, hybridee sur un circuit de lecture
WO2003087739A1 (en) 2002-04-17 2003-10-23 Hamamatsu Photonics K.K. Photosensor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
FR2842945B1 (fr) 2002-07-25 2005-11-11 Centre Nat Rech Scient Dispositif de photodetection de type msm et a cavite resonnante comprenant un miroir a reseau d'electrodes metalliques
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
KR20070025791A (ko) * 2005-09-05 2007-03-08 동부일렉트로닉스 주식회사 씨모스(ｃｍｏｓ) 이미지 센서의 테스트 패턴
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR100878379B1 (ko) 2006-07-12 2009-01-13 엡슨 이미징 디바이스 가부시키가이샤 액정 표시 장치
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
FR2909447B1 (fr) 2006-12-01 2009-07-31 Millipore Corp Dispositif de mesure de conductivite, sa fabrication et son utilisation
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102725961B (zh) * 2010-01-15 2017-10-13 株式会社半导体能源研究所 半导体器件和电子设备
SG2014013833A (en) * 2011-06-24 2014-10-30 Sharp Kk Display device and method for manufacturing same
JP6046377B2 (ja) 2011-08-09 2016-12-14 ローム株式会社 光検出素子、光検出装置およびオートライト装置
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135314A (ja) * 2007-11-30 2009-06-18 Oki Semiconductor Co Ltd フォトダイオードの製造方法およびそれを用いて形成されたフォトダイオード
JP2009239003A (ja) * 2008-03-27 2009-10-15 Oki Semiconductor Co Ltd 光センサ
JP2009295777A (ja) * 2008-06-05 2009-12-17 Epson Imaging Devices Corp 半導体装置、電気光学装置及び電子機器
JP2012253368A (ja) * 2010-02-19 2012-12-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013102152A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US9324747B2 (en) 2016-04-26
JP2015188077A (ja) 2015-10-29
KR102386528B1 (ko) 2022-04-14
KR20150107633A (ko) 2015-09-23
JP6846859B2 (ja) 2021-03-24
US20150263052A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP2020123736A (ja) 撮像装置
JP7466016B2 (ja) 半導体装置
KR102576928B1 (ko) 반도체 장치, 촬상 장치, 및 전자 기기
KR102572674B1 (ko) 촬상 장치 및 전자 기기
TW201535703A (zh) 攝像裝置
US11908876B2 (en) Semiconductor device including photoelectric conversion element
KR102683744B1 (ko) 반도체 장치, 촬상 장치, 및 전자 기기
JP2016105468A (ja) 撮像装置及び電子機器
KR20240109972A (ko) 반도체 장치, 촬상 장치, 및 전자 기기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210531

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210701