KR20070025791A - 씨모스(cmos) 이미지 센서의 테스트 패턴 - Google Patents
씨모스(cmos) 이미지 센서의 테스트 패턴 Download PDFInfo
- Publication number
- KR20070025791A KR20070025791A KR1020050082320A KR20050082320A KR20070025791A KR 20070025791 A KR20070025791 A KR 20070025791A KR 1020050082320 A KR1020050082320 A KR 1020050082320A KR 20050082320 A KR20050082320 A KR 20050082320A KR 20070025791 A KR20070025791 A KR 20070025791A
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- photodiode
- cmos image
- image sensor
- green
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 6
- 238000011161 development Methods 0.000 abstract description 5
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 씨모스 이미지 센서의 성능과 직결되는 포토다이오드의 전기적 특성(격리 특성 및 플러그의 연결 특성 등)을 보다 정확하게 모니터링할 수 있도록 하여 씨모스 이미지 센서의 개발 기간 및 개발 비용을 단축시킬 수 있는 씨모스 이미지 센서의 테스트 패턴에 관한 것으로, 적색, 녹색 및 청색 포토다이오드가 수직으로 배치되는 씨모스 이미지 센서의 포토다이오드의 전기적 특성을 평가하기 위한 테스트 패턴에 있어서, 제 1 도전형 에피택셜층에 평면구조가 빗 모양으로 형성되는 적어도 인접한 2개의 상기 적색, 녹색 및 청색 포토다이오드 중 임의의 포토다이오드 영역; 그리고 상기 인접한 2개의 포토다이오드 각각에 불순물 이온주 입의 의해 형성되는 적어도 1층 이상 적층된 플러그를 구비한 것이다.
수직구조의 씨모스 이미지 센서, 씨모스 이미지 센서의 테스트 패턴
Description
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도
도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도
도 3은 종래의 수직으로 포토 다이오드가 적층된 구조를 갖는 씨모스 이미지 센서의 대략적인 단면도
도 4는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서의 적색 포토다이오드의 테스트 패턴의 평면도
도 5는 도 4의 I-I' 선상의 단면도
도 6은 본 발명의 제 2 실시예에 따른 씨모스 이미지 센서의 녹색 포토다이오드의 테스트 패턴의 평면도
도 7은 도 6의 Ⅱ-Ⅱ' 선상의 단면도
도면의 주요 부분에 대한 부호의 설명
21 : 에피택셜층 22, 22a : 적색 포토다이오드
23, 23b : 녹색 포토다이오드 23a, 31, 32 : 플러그
24 : 금속 배선
본 발명은 씨모스 이미지 센서(CMOS image sensor)에 관한 것으로서, 특히 적색, 녹색 및 청색 포토다이오드가 적층된 형태의 수직 구조 씨모스 이미지 센서와 유사하도록 복수개의 층이 적층된 구조를 갖는 테스트 패턴을 형성하여 각종 전기적 특성을 모니터링 할 수 있는 씨모스(CMOS) 이미지 센서의 테스트 패턴에 관한 것이다.
일반적으로, 이미지 센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이다.
한편, 씨모스 이미지 센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수 만큼의 포토다이오드와 이에 연결되어 채널을 열고 닫는 트랜지스터들을 만들고 상기 트랜지스터들을 이용하여 차례로 적색(RED), 녹색(GREEN) 및 청색(BLUE)의 광학 신호를 검출하여 스위칭 방식에 의해 출력하는 소자이다.
상기와 같은 씨모스 이미지 센서는 낮은 소비전력, 낮은 공정 단가 및 높은 수준의 집적도 등의 많은 장점들을 가지고 있다. 특히 최근의 기술적 진보로 인해 씨모스 이미지 센서는 여러 응용 분야에서 고체촬상소자(Charge Coupled Devices; CCD)의 대안으로 각광을 받고 있다.
상기와 같은 CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 레이아웃(lay-out)을 살펴보면 다음과 같다.
도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위 화소를 나타낸 레이아웃도이다.
일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다.
그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다.
또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다.
따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.
일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다.
즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다.
여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다.
따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.
상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.
이와 같이 구성된 포토다이오드 3개가 하나의 화소를 구성한다. 즉, 하나의 픽셀을 구성하는 3개의 각 포토다이오드위에 적색, 녹색 및 청색의 칼라필터층이 형성되어 하나의 화소를 형성한다.
그러나, 하나의 화소를 구성하는 3개의 포토 다이오드가 평면상에 배치되므 로, 집적도가 떨어진다. 따라서, 최근에는 적색, 녹색 및 청색 포토다이오드를 수직적으로 배치하여 집적도를 향상시키는 씨모스 이미지 센서가 발표되었다.
도 3은 종래의 수직으로 포토 다이오드가 적층된 구조를 갖는 씨모스 이미지 센서의 대략적인 단면도이다.
P형 에피택셜층(Epitaxial layer)(1)층 내에 서로 격리되어 하측에서 상측으로 차례로 적색 포토다이오드(2), 녹색 포토다이오드(3) 및 청색 포토다이오드(5)가 적층되어 있다. 상기 각 적색, 녹색 및 적색 포토 다이오드들(2, 3, 5)은 n형 불순물 이온을 주입 에너지를 조절하여 서로 다른 깊이를 갖도록 형성되며, 빛의 스펙트럼을 보면, 적색의 파장이 상대적으로 길고, 청색의 파장이 상대적으로 짧으며 녹색의 파장은 상기 적색과 청색 파장의 중간 길이를 갖는다. 따라서, 상기 파장의 길이에 따라 상기 적색 포토다이오드(2)를 가장 깊은쪽에 형성하고, 그 다음 녹색 포토다이오드(3), 표면쪽에 청색 포토다이오드(5)를 형성한다.
그리고, 상기 각 포토다이오드들은 상기 에피택셜층(1)내부에서 복수개의 플러그(11, 3a, 12)에 의해 외부의 신호선(4)에 전기적으로 연결된다.
상기 복수개의 제 1, 제 2 및 제 3 플러그(11, 3a, 12)는 고농도 이온 주빙에 의해 만들어진다.
즉, 제 1 p형 에피택셜층의 소정 영역에 소정의 에너지로 n형 불순물 이온을 주입하여 상기 적색 포토다이도오드(2)를 형성하고, n형 불순물 이온 주입 에너지를 달리하여 상기 적색 포토다이오드(2)를 전기적으로 연결하기 위한 제 1 플러그(11)를 형성한 다음, 상기 적색 포토다이오드(2) 및 제 1 플러그(11)위에 제 2 p형 에피택셜층을 형성한다.
상기 제 2 p형 에피택셜층의 소정 영역에 소정의 에너지로 n형 불순물 이온을 주입하여 상기 녹색 포토다이도오드(3) 및 상기 제 1 플러그(11)와 전기적으로 연결하기 위한 제 2 플러그(3a)를 형성한 다음, 상기 녹색 포토다이오드(3) 및 제 2 플러그(3a)위에 제 3 p형 에피택셜층을 형성한다.
그리고, 상기 제 3 p형 에피택셜층에 소정의 에너지로 n형 불순물 이온을 주입하여 청색 포토다이도오드(5)를 형성하고, 상기 제 2 플러그(3a) 및 상기 녹색 포토다이오드(3)를 전기적으로 연결하기 위한 제 3 플러그(12)를 형성한다. 그 후, 상기 제 3 플러그(12) 및 청색 포토다이오드(5)에 금속 배선(4)을 형성한다.
여기서, 상기 도 1은 상기 적색, 녹색 및 청색 포토다이오드로 구성되는 하나의 픽셀을 나타낸 것으로, 실제 이미지 센서는 이러한 구조가 수십~수백만개가 서로 연결되어 있다.
따라서, 상술한 바와 같이, 상기 적색 포토다이오드(2), 녹색 포토다이오드(3) 및 청색 포토다이오드(5)가 수직으로 적층된 구조를 갖는 씨모스 이미지 센서에서 내부에 구성되는 각 구성 인자들 간의 격리 특성 및 플러그의 연결 특성을 평가하고 이를 토대로 수직으로 적층되는 복수개의 픽셀을 설계하여야 한다.
본 발명은 씨모스 이미지 센서의 성능과 직결되는 포토다이오드의 전기적 특성(격리 특성 및 플러그의 연결 특성 등)을 보다 정확하게 모니터링할 수 있도록 하여 씨모스 이미지 센서의 개발 기간 및 개발 비용을 단축시킬 수 있는 씨모스 이 미지 센서의 테스트 패턴을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스 이미지 센서의 테스트 패턴은, 적색, 녹색 및 청색 포토다이오드가 수직으로 배치되는 씨모스 이미지 센서의 포토다이오드의 전기적 특성을 평가하기 위한 테스트 패턴에 있어서, 제 1 도전형 에피택셜층에 평면구조가 빗 모양으로 형성되는 적어도 인접한 2개의 상기 적색, 녹색 및 청색 포토다이오드 중 임의의 포토다이오드 영역; 그리고 상기 인접한 2개의 포토다이오드 각각에 불순물 이온주 입의 의해 형성되는 적어도 1층 이상 적층된 플러그를 구비함에 그 특징이 있다.
여기서, 상기 빗 모양으로 형성된 2개의 포토다이오드 영역은 서로 오목부가 볼록부에 대응하도록 서로의 간격이 가변되어 배치됨에 특징이 있다.
상기 적어도 1층 이상 적층된 플러그는 각 층의 크기 또는 위치가 가변되어 형성됨에 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 씨모스 이미지 센서의 테스트 패턴을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서의 테스트 패턴의 평면도이고, 도 5는 도 4의 I-I' 선상의 단면도이로써, 적색 포토다이오드를 나타낸 것이다.
도 4 및 도 5에 도시한 바와 같이, P형 에피택설층(21)에 N형 불순물 이온 주입 공정으로 상기 적색, 녹색 및 청색 포토다이오드 중 하나의 포토다이오드 영 역이 2개 인접하도록 형성한다. 이 때, 상기 인접한 2개의 포토다이오드 영역은 빗(comb) 모양으로 형성하고, 서로 오복부가 볼록부에 대응하도록 배치하며, 인접한 2개의 포토다이오드 영역은 서로 "A" 만큼 이격되도록 한다. 상기 도 4 및 도 5에서는 인접한 2개의 적색 포토다이오드를 도시한 것이다.
즉, p형 에피택셜층(21)의 소정 영역에 소정의 에너지로 n형 불순물 이온을 주입하여 복수개의 상기 적색 포토다이도오드(22, 22a)를 형성한다.
상기 인접한 제 1, 제 2 적색 포토다이오드 영역은 빗(comb) 모양으로 형성되고, 서로 오복부가 볼록부에 대응하도록 배치되며, 인접한 제 1, 제 2 포토다이오드(22, 22a)는 "A" 만큼 이격되도록 한다.
그리고, 상기 제 1, 제 2 적색 포토다이오드(22, 22a)의 일부 영역에 불순물 이온 주입하여, 상기 도 1에서 설명한 바와 같은 구조를 갖도록 제 1, 제 2 및 제 3 플러그(31, 23a 및 32)를 형성하고, 상기 플러그에 금속 배선(24)을 형성한다. 이 때, 상기 인접한 2개의 포토다이오드의 간격(A)을 다양하게 변형하고, 각 플러그의 크기 또는 위치를 다양하게 변형한다.
이와 같은 방법으로 다양한 형태의 씨모스 이미지 센서의 테스트 패턴을 형성하고, 저항 및 전류를 측정하여 각 포토다이오드 간의 격리 특성 및 각 플러그의 전기적 연결 특성을 평가한다.
또한, 도 6는 본 발명의 제 2 실시예에 따른 씨모스 이미지 센서의 테스트 패턴의 평면도이고, 도 7는 도 6의 Ⅱ-Ⅱ' 선상의 단면도이로써, 녹색 포토다이오드를 나타낸 것이다.
상기 본 발명의 제 1 실시예에서 설명한 바와 같이, P형 에피택설층(21)에 N형 불순물 이온 주입 공정으로 복수개의 상기 녹색 포토다이도오드(23, 23b)를 형성한다.
상기 인접한 제 1, 제 2 녹색 포토다이오드 영역은 빗(comb) 모양으로 형성되고, 서로 오복부가 볼록부에 대응하도록 배치되며, 인접한 제 1, 제 2 포토다이오드(23, 23b)는 "A" 만큼 이격되도록 한다.
그리고, 상기 제 1, 제 2 녹색 포토다이오드(23, 23b)의 일부 영역에 불순물 이온 주입하여, 상기 도 1에서 설명한 바와 같은 구조를 갖도록 제 3 플러그(32)를 형성하고, 상기 플러그(32)에 금속 배선(24)을 형성한다. 이 때, 상기 인접한 2개의 포토다이오드의 간격(A)을 다양하게 변형하고, 각 플러그의 크기 또는 위치를 다양하게 변형한다.
이와 같은 방법으로 다양한 형태의 씨모스 이미지 센서의 테스트 패턴을 형성하고, 저항 및 전류를 측정하여 각 포토다이오드 간의 격리 특성 및 각 플러그의 전기적 연결 특성을 평가한다.
이상에서 설명한 바와 같은 본 발명에 따른 씨모스 이미지 센서의 테스트 패턴에 있어서는 다음과 같은 효과가 있다.
즉, 수직 구조를 갖는 이미지 센서의 인접한 포토다이오드 영역을 서로 오목부가 볼록부에 대응하도록 빗 모향으로 형성하고, 인접한 두 포토다이오드의 간격 및 각 포토다이오드를 전기적으로 연결하기 위한 플러그를 다양하게 구성하여, 저 항 및 전류를 측정하여 각 포토다이오드 간의 격리 특성 및 각 플러그의 전기적 연결 특성을 평가하므로 씨모스 이미지센서의 개발 기간 및 개발 비용을 단축시킬 수 있다.
Claims (7)
- 적색, 녹색 및 청색 포토다이오드가 수직으로 배치되는 씨모스 이미지 센서의 포토다이오드의 전기적 특성을 평가하기 위한 테스트 패턴에 있어서,제 1 도전형 에피택셜층에 평면구조가 빗 모양으로 형성되는 적어도 인접한 2개의 상기 적색, 녹색 및 청색 포토다이오드 중 임의의 포토다이오드 영역; 그리고상기 인접한 2개의 포토다이오드 각각에 불순물 이온주 입의 의해 형성되는 적어도 1층 이상 적층된 플러그를 구비함을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 제 1 항에 있어서,상기 빗 모양으로 형성된 2개의 포토다이오드 영역은 서로 오목부가 볼록부에 대응하도록 서로의 간격이 가변되어 배치됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 제 1 항에 있어서,상기 적어도 1층 이상 적층된 플러그는 각 층의 크기가 가변되어 형성됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 적색, 녹색 및 청색 포토다이오드가 수직으로 배치되는 씨모스 이미지 센서의 포토다이오드의 전기적 특성을 평가하기 위한 테스트 패턴에 있어서,제 1 도전형 에피택셜층에 평면구조가 빗 모양으로 형성되는 적어도 인접한 2개의 적색 포토다이오드 영역;상기 인접한 2개의 적색 포토다이오드 영역에 전기적으로 연결되도록 형성되는 제 1 플러그;상기 제 1 플러그에 연결되도록 상기 제 1 플러그 상에 형성되는 제 2 플러그;상기 제 2 플러그에 전기적으로 연결되도록 상기 제 2 플러그상에 형성되는 제 3 플러그; 그리고상기 제 3 플러그에 전기적으로 연결되도록 상기 제 3 플러그 상에 형성되는 금속 배선을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 제 4 항에 있어서,상기 빗 모양으로 형성된 인접한 적색 포토다이오드 영역은 서로 오목부가 볼록부에 대응하도록 서로의 간격이 가변되어 배치됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 적색, 녹색 및 청색 포토다이오드가 수직으로 배치되는 씨모스 이미지 센서의 포토다이오드의 전기적 특성을 평가하기 위한 테스트 패턴에 있어서,제 1 도전형 에피택셜층에 평면구조가 빗 모양으로 형성되는 적어도 인접한 2개의 녹색 포토다이오드 영역;상기 각 녹색 포토다이오드 영역에 전기적으로 연결되도록 형성되는 플러그;상기 플러그에 연결되도록 상기 플러그 상에 형성되는 금속 배선을 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
- 제 6 항에 있어서,상기 빗 모양으로 형성된 인접한 녹색 포토다이오드 영역은 서로 오목부가 볼록부에 대응하도록 서로의 간격이 가변되어 배치됨을 특징으로 하는 씨모스 이미지 센서의 테스트 패턴.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082320A KR20070025791A (ko) | 2005-09-05 | 2005-09-05 | 씨모스(cmos) 이미지 센서의 테스트 패턴 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082320A KR20070025791A (ko) | 2005-09-05 | 2005-09-05 | 씨모스(cmos) 이미지 센서의 테스트 패턴 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070025791A true KR20070025791A (ko) | 2007-03-08 |
Family
ID=38100012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050082320A KR20070025791A (ko) | 2005-09-05 | 2005-09-05 | 씨모스(cmos) 이미지 센서의 테스트 패턴 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070025791A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100948305B1 (ko) * | 2007-12-28 | 2010-03-17 | 주식회사 동부하이텍 | 수직형 씨모스 이미지 센서의 테스트 패턴 |
JP2015188077A (ja) * | 2014-03-13 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 撮像装置 |
-
2005
- 2005-09-05 KR KR1020050082320A patent/KR20070025791A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100948305B1 (ko) * | 2007-12-28 | 2010-03-17 | 주식회사 동부하이텍 | 수직형 씨모스 이미지 센서의 테스트 패턴 |
JP2015188077A (ja) * | 2014-03-13 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11302733B2 (en) | Image sensors | |
US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
KR102366416B1 (ko) | Cmos 이미지 센서 | |
EP1562233A2 (en) | Solid-state image pickup device | |
TWI740958B (zh) | 用於前照式紅外線影像感測器的光電閘及其製造方法 | |
US7655545B2 (en) | Image sensor and method of fabricating the same | |
US9197832B2 (en) | Solid-state image pickup apparatus and drive method therefor | |
KR20170084519A (ko) | 이미지 센서 | |
KR20070069970A (ko) | 수직형 씨모스 이미지 센서, 이의 제조 방법 및 이의 게터링 방법 | |
US10825990B2 (en) | Image sensor and methods of fabricating and measuring image sensor | |
KR20100080172A (ko) | 이미지 센서 및 그 제조 방법 | |
KR20070025791A (ko) | 씨모스(cmos) 이미지 센서의 테스트 패턴 | |
KR20030097648A (ko) | 이미지 센서 및 그 제조방법 | |
KR20070025792A (ko) | 씨모스(cmos) 이미지 센서의 테스트 패턴 | |
CN100559601C (zh) | Cmos图像传感器及其制造方法 | |
KR100685888B1 (ko) | 씨모스 이미지 센서 | |
KR100752168B1 (ko) | 수직형 씨모스 이미지 센서의 포토 다이오드 측정 패턴 | |
US10063800B2 (en) | Image sensor using nanowire and method of manufacturing the same | |
US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
KR20040093279A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
WO2023084989A1 (ja) | 光検出装置及び電子機器 | |
KR100922930B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
KR100399938B1 (ko) | 암전류를 측정하기 위한 이미지센서 | |
KR20060020399A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
KR20050122746A (ko) | 청색광감도를 향상시킬 수 있는 이미지센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |