KR20060020399A - 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 - Google Patents
에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 Download PDFInfo
- Publication number
- KR20060020399A KR20060020399A KR1020040069238A KR20040069238A KR20060020399A KR 20060020399 A KR20060020399 A KR 20060020399A KR 1020040069238 A KR1020040069238 A KR 1020040069238A KR 20040069238 A KR20040069238 A KR 20040069238A KR 20060020399 A KR20060020399 A KR 20060020399A
- Authority
- KR
- South Korea
- Prior art keywords
- epi layer
- impurity region
- sheet resistance
- measuring
- epi
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 42
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 16
- 230000035515 penetration Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 abstract description 8
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 101100084902 Mus musculus Psmd14 gene Proteins 0.000 description 5
- 101150057849 Padi1 gene Proteins 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 101150092599 Padi2 gene Proteins 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012812 general test Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 에피층의 불순물 농도가 변화하는 것을 방지하여 에피층의 면저항을 보다 정확하게 측정할 수 있는 면저항를 측정하기 위한 이미지센서의 테스트 패턴을 제공하기 위한 것으로, 이를 위해 본 발명은, 제1도전형의 기판; 상기 기판 상에 제공된 제1도전형의 에피층; 상기 에피층 표면 하부에 형성된 제1도전형의 제1불순물영역; 상기 제1불순물영역과 이격되어 상기 에피층 표면 하부에 형성된 제1도전형의 제2불순물영역; 상기 에피층 내에 제공되어 상기 에피층과 다이오드를 이루어 상기 에피층의 면저항을 측정하기 위한 신호가 상기 기판으로 흐르는 것을 차단하기 위한 제2도전형의 제3불순물영역; 및 이온주입에 의한 상기 에피층으로의 불순물 침투를 방지하기 위해 상기 제1불순물영역 및 상기 제2불순물영역을 제외한 상기 에피층을 덮는 더미패턴을 구비하여, 화소어레이영역과 동일한 상기 기판 상에 집적되어 상기 제1불순물영역 및 상기 제2불순물영역에 각각 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 제공한다.
테스트 패턴, 에피층, 면저항, 포토다이오드, 다이오드, 배리어용 웰, 더미패턴.
Description
도 1은 하나의 단위 화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서의 단위 화소를 도시한 회로도.
도 2는 종래기술에 따른 이미지센서의 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴을 도시한 단면도.
도 3은 전술한 도 2의 종래기술에서의 테스트 패턴 동작시의 등가회로도.
도 4는 개선된 종래기술에 따른 테스트 패턴을 도시한 단면도.
도 5는 도 4의 다이오드를 도시한 등가회로도
도 6은 본 빌명의 일실시예에 따른 P-에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 도시한 평면도.
도 7은 도 6을 a-a' 방향으로 절취한 단면도.
도 8은 테스트 동작시 도 7의 등가회로도.
도 9는 N형의 불순물영역으로 인한 전류 차단 특성을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
P++ : P형 기판 P-Epi : P형 에피층
B : 배이리용 웰 Fox : 필드절연막
P+ : P형 불순물영역 M : 금속배선
D : 더미패턴
본 발명은 이미지센서에 관한 것으로 특히, 에피층의 면저항(Sheet Resistance; 이하 Rs라 함)를 측정하기 위한 이미지센서의 테스트 패턴에 관한 것이다.
이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자이며, 이미지센서는 크게 전하결합소자(Charge Coupled Device; 이하 CCD라 함)와 CMOS(Complementary MOS; 이하 CMOS라 함) 이미지센서로 이루어진다.
CCD는 개개의 MOS(Metal Oxide Semiconductor) 캐패시터가 서로 매우 근접하도록 배치되어 있고, 전하 캐리어가 캐패시터에 저장되고 이송되는 방식의 소자이다.
반면, CMOS 이미지센서는 반도체의 CMOS 공정을 적용하여 하나의 단위 화소에 하나의 포토다이오드와 3개 또는 4개 등의 단위 화소 구동을 위한 트랜지스터를 포함한다. CMOS 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수만큼 구동을 위한 MOS 트랜지스터들을 만들고, 이들을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.
이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있으며, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있으며, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.
도 1은 하나의 단위 화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서의 단위 화소(Unit Pixel)를 도시한 회로도이다.
도 1에 도시된 단위 화소는, 광감도(Sensitivity)를 높이고 단위 화소 간의 크로스 토크(Cross talk) 효과를 줄이기 위하여 서브미크론(Sub-micron) CMOS 에피(Epi) 공정이 적용되었다.
도 1을 참조하면, 이미지센서의 단위 화소(U/C; Unit Cell)는, PNP, PNPN 등의 구조를 이루며, 빛을 입력받아 이에 해당하는 만큼 전자-정공 쌍 즉, 광전하(Photogenerated Charge)을 형성하는 포토다이오드(PD)와, 턴-온 동작에 따라 포토다이오드에 축적된 광전하를 플로팅 확산노드(FD)로 전달하기 위해 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)의 턴-온 동작에 의해 전달된 광전하를 전달받는 플로팅 확산노드(FD)와, 리셋 신호에 따라 플로팅 확산노드(FD)를 전원전압 (VDD) 레벨로 리셋시키기 위한 리셋 트랜지스터(Rx)와, 플로팅 확산노드(FD)로 부터 전달되는 광전하에 해당하는 전기 신호에 따라 턴-온되는 양이 달라지며, 이에 따라 광전하의 양에 비례하는 전기 신호를 출력하는 드라이브 트랜지스터(Dx)와, 셀렉트 신호의 제어를 받아 턴-온되며 드라이브 트랜지스터(Dx)를 통해 출력되는 단위 화소의 신호를 출력하기 위한 셀렉트 트랜지스터(Sx)를 구비하여 구성된다.
도시된 Lx는 로드 트랜지스터(Load transistor)이며, 플로팅 확산노드(FD)는 Cfd의 용량을 갖는다.
상기한 구조를 갖는 단위 화소로부터 출력(Vout)을 얻어내는 동작원리를 살펴보는 바, 이하에서는 각 트랜지스터를 Tx, Rx, Dx, Sx로 칭하며, 포토다이오드는 PD라 칭한다.
먼저, Tx, Rx, Sx를 오프 시킨다. 이때 PD는 완전한 공핍(Fully depletion) 상태이다. 집광(Integration)을 시작하여 광전하를 PD에 모은다.
Rx를 턴-온시켜 FD를 리셋(Reset) 시킨 다음, Sx를 턴-온시켜 리셋 동작 시의 단위 화소의 출력 전압(V1)을 측정한다. 이 값은 단지 FD의 직류 전위 변화(CD level shift)를 의미한다.
이어서, 적정 집광 시간 후에 Tx를 온 시켜 PD에 있는 모든 광전하를 FD로 운송시킨다. Tx를 오프 시킨다.
FD로 운송된 전하에 의한 출력 전압(V2)을 측정한다.
출력 전압(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.
상기한 과정을 반복한다.
한편, 암전류 및 저조도 특성이 향상된 고성능(High quality) 이미지센서의 제조를 위해 P(N)형의 에피층이 도입되었는 바, 이는 통상적으로 6㎛ ∼ 7㎛의 깊이로 고농도의 P(N)형의 기판에 형성하는 바, 이하 P형을 예로 하여 설명한다.
즉, P-에피층의 상태에 따라 그만큼의 이미지센서의 광특성이 민감하게 변화된다는 의미이다. 따라서, P-에피층의 면저항 등의 전기적 특성을 측정하기 위한 테스트 패턴이 화소어레이와 동일 기판 상에 집적되어 사용된다.
<종래기술>
도 2는 종래기술에 따른 이미지센서의 P-에피층(P-Epi)의 면저항(Rs)을 측정하기 위한 테스트 패턴을 도시한 단면도이다.
도 2를 참조하면, 고농도의 P형 기판(P++)과, P형 기판(P++) 상의 P형 에피층(P-Epi)과, 에피층 표면으로부터 하부로 확장된 고농도의 P형 불순물영역(P+)에 연결되어 외부에서 제공되는 면저항 측정용 신호를 일단의 소스/드레인 접합(P+)과 에피층(P-Epi)을 통해 타단의 소스/드레인 접합(P+)으로 전송하기 위한 금속배선(M)과, 필드절연막(Fox)과, 에피층(P-Epi)과 기판(P++)에 걸치며 테스트 패턴의 테스트 동작시 인접하는 타영역과 테스트 패턴 영역을 격리시키는 배리어용 N웰(N-Well)을 구비하여 구성된다.
도 2의 구성에서 패드를 통해 금속배선(M)으로 전송되는 전류 또는 전압을 통해 에피층(P-Epi)의 면저항을 측정한다.
도 3은 전술한 도 2의 종래기술에서의 테스트 패턴 동작시의 등가회로도이다.
여기서 R1은 에피층(P-Epi)의 저항을 나타내며, R2는 기판(P++)의 저항을 나타낸다.
에피층(P-Epi)은 기판(P++)에 비해 P형 불순물의 농도가 낮아 18Ω㎝ ∼ 23Ω㎝으로 비교적 저항이 크며, 도 2의 등가회로도에서 제1패드(Pad1)에 전류 또는 전압을 인가해 주었을 때, R1 ≫ R2인 경우를 제외하면 R2에 의한 전압 손실이 발생하므로 실제 에피층(P-Epi)의 면저항이 왜곡 및 변경된다(실제로는 R1 ＞R2).
즉, 에피층(P-Epi)의 저항 R1에 흐르는 전류(ie)에 기판(P++)으로 흐르는 기생전류(is)가 분리되므로 종래의 테스트 패턴으로는 정확한 에피층(P-Epi)의 면저항을 측정하는 것이 불가능하다.
이를 극복하기 위해 개선된 종래기술이 제안되었다.
<개선된 종래기술>
도 4는 개선된 종래기술에 따른 테스트 패턴을 도시한 단면도이다.
도 4를 참조하면, 개선된 종래기술에 따른 이미지센서의 테스트 패턴은 고농도의 P형 기판(P++)과, 기판(P++) 상에 제공된 P형의 에피층(P-Epi)과, 금속 콘택이 이루어질 에피층(P-Epi) 표면에 형성된 P형의 불순물영역(P+)과, 에피층(P-Epi) 내에 제공되어 에피층(P-Epi)과 다이오드(X)를 이루어 에피층(P-Epi)의 면저항을 측정하기 위한 신호가 기판(P++)으로 흐르는 것을 차단하기 N형의 불순물영역(n+)을 구비하여, 화소어레이영역과 동일한 기판(P++) 상에 집적되어 불순물영역(P+)에 전압 또는 전류의 신호를 인가하여 에피층(P-Epi)의 면저항을 측정한다.
여기서, 미설명된 'Fox'는 필드절연막을 도시하며, 'N-Well'은 전술한 바와 테스트 패턴에서 테스트 동작시 타영역과의 격리를 위한 배리어용 N웰이며, 금속배선인 M은 불순물영역인 P+에 연결되어 외부의 패드 등에 연결되어 신호를 인가하도록 하는 역할을 한다.
도 5는 도 4의 다이오드(X)를 도시한 등가회로도이다.
싱기한 바와 같이, 실제 기판(P++)의 저항은 에피층(P-Epi)의 저항에 비해 무시할 수 있을 정도로 작지는 않기 때문에 기판(P++)으로 흐르는 전류를 차단해야 만이 정확한 에피층으로 흐르는 전류의 값을 측정할 수 있다. 따라서, 개선된 종래기술에서는 N웰(N-Well)이 Rs 측정영역 하부로 확장된 형태인 n+영역에 의해 에피층(P-Epi)과 PN 다이오드를 구성하여 외부 단자에서 인가되는 전류가 기판(P++)으로 흐르는 기생전류 성분의 차단할 수 있다.
한편, 다이오드(X)가 전류를 차단하기 위해서는 역방향의 바이어스가 요구되는 바, 음의 전압(또는 전류)가 인가되어야 한다.
일반적으로 P형 저항체의 저항 또는 면저항 측정을 위해서는 반대극성의 소수 캐리어인(Minority carrier)인 전자를 인가하여야 하는데 이점 역시 공통되므로 종래의 방법대로 측정이 가능하다.
개선된 종래기술에서는 배리어용 N웰을 Rs 측정이 이루어지는 P-에피층 하부 까지 확장된 구조를 갖도록 함으로써, 기판으로 흐르는 기생전류를 차단할 수 있었다.
한편, 상기한 테스트 패턴은 실제 동작을 위해 제조하는 단위화소와 동일 웨이퍼에 집적된다. 따라서, 단위화소 형성 공정에 의한 영향을 받게 된다.
특히, 마스크를 사용하지 않는 즉, 블랭킷 이온주입 공정의 경우 도 4에서 노출되는 P-에피층에 불순물 도핑이 이루어지게 하므로, P-에피층의 불순물 농도 변화를 야기시켜 정확한 P-에피층의 Rs 측정을 불가능하게 한다.
포토다이오드는 기판 내부의 깊은 N형 불순물 영역과 기판 표면 하부의 P0영역으로 이루어진다. 광감도 향상 측면과 전하운송효율 측면을 모두 만족하기 위해 P0영역의 경우 두번의 이온주입 공정으로 이루어진다.
그 중 첫번째 이온주입의 경우 트랜지스터의 문턱전압에 영향을 줄 수 있으므로 통상 이온주입 마스크를 사용하나, 두번째의 이온주입의 경우 블랭킷 공정으로 이루어진다.
즉, 블랭킷 이온주입은 이러한 P0영역 형성을 위한 두번째의 이온주입 공정 등에서 적용된다.
따라서, 블랭킷 이온주입 공정에 의해 P-에피층의 불순물 농도가 변화하여 P-에피층의 면저항(Rs) 측정을 변화시키는 문제를 해결해야할 필요가 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 에피층 의 불순물 농도가 변화하는 것을 방지하여 에피층의 면저항을 보다 정확하게 측정할 수 있는 면저항를 측정하기 위한 이미지센서의 테스트 패턴을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 기판; 상기 기판 상에 제공된 제1도전형의 에피층; 상기 에피층 표면 하부에 형성된 제1도전형의 제1불순물영역; 상기 제1불순물영역과 이격되어 상기 에피층 표면 하부에 형성된 제1도전형의 제2불순물영역; 상기 에피층 내에 제공되어 상기 에피층과 다이오드를 이루어 상기 에피층의 면저항을 측정하기 위한 신호가 상기 기판으로 흐르는 것을 차단하기 위한 제2도전형의 제3불순물영역; 및 이온주입에 의한 상기 에피층으로의 불순물 침투를 방지하기 위해 상기 제1불순물영역 및 상기 제2불순물영역을 제외한 상기 에피층을 덮는 더미패턴을 구비하여, 화소어레이영역과 동일한 상기 기판 상에 집적되어 상기 제1불순물영역 및 상기 제2불순물영역에 각각 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 제공한다.
본 발명은 면저항 측정이 이루어질 에피층이 더미패턴에 의해 덮히도록 함으로써, 블랭킷 이온주입으로 인한 에피층으로의 불순물 도핑을 차단한다. 이를 위해 더미 패턴이 P-에피층 상부를 충분히 덮도록 배치한다. 더미 패턴은 게이트전극 패 턴으로 구현하는 것이 바람직하다.
따라서, 에피층의 면저항 측정시 기판으로의 전류의 흐름을 차단하면서 에피층으로의 이온주입시의 불순물 유입을 차단함으로써, 에피층의 면저항을 보다 정확하게 측정할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 6은 본 빌명의 일실시예에 따른 P-에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴을 도시한 평면도이다.
도 6을 참조하면, 가장 바깥의 영역에 전체를 둘러쌓는 폐루프 형태의 불순물영역 즉, N형의 배리어용 웰(n+)이 배치되어 있으며, 배리어용 웰(n+)의 일측면 및 그와 마주보는 타측면에 각각 그 일부가 접하는 P형 불순물영역(P+)이 형성되어 있다. P형 불순물영역(P+)에는 금속배선과의 전기적 연결을 위한 금속콘택(C/T)이 형성되어 있다. 배리어용 웰(n+)에 의해 둘러쌓인 P-에피층 중 P형 불순물영역(P+)을 제외한 영역을 모두 덮는 구조로 더미패턴(D)이 형성되어 있다. 더미패턴(D)은 블랭킷 이온주입시 면저항 측정이 이루어질 P-에피층으로 불순물이 이온주입되는 것을 방지하기 위한 것으로, 게이트전극 패턴 형성시 형성되는 것이 바람직하다.
도 7은 도 6을 a-a' 방향으로 절취한 단면도이다.
도 7을 참조하면, 본 발명의 일실시예에 따른 P-에피층의 면저항 측정을 위 한 테스트 패턴은 고농도의 P형 기판(P++)과, 기판(P++) 상에 제공된 P형의 에피층(P-Epi)과, 에피층(P-Epi) 표면 하부에 서로 이격되어 형성된 P형의 불순물영역(P+)과, 에피층(P-Epi) 내에 제공되어 에피층(P-Epi)과 다이오드(X)를 이루어 에피층(P-Epi)의 면저항을 측정하기 위한 신호가 기판(P++)으로 흐르는 것을 차단하기 N형(n+)의 불순물영역(B)과, 이온주입에 의한 에피층(P-Epi)으로의 불순물 침투를 방지하기 위해 P형의 불순물영역(P+)을 제외한 에피층(P-Epi)을 덮는 더미패턴(D)을 구비하며, 화소어레이영역과 동일한 기판(P++) 상에 집적되어 두 불순물영역(P+)에 각각 전압 또는 전류를 인가하여 에피층(P-Epi)의 면저항을 측정한다.
여기서, 미설명된 'Fox'는 필드절연막을 나타내며, N형(n+)의 불순물영역(B)은 테스트 동작시 타영역과의 격리를 위한 배리어용 N웰의 역할도 겸한다. 금속배선인 M은 불순물영역(P+)에 연결되어 외부의 패드 등에 연결되어 신호를 인가하도록 하는 역할을 한다.
도 8은 테스트 동작시 도 7의 등가회로도를 나타내며, 도 9는 N형(n+)의 불순물영역(B)으로 인한 전류 차단 특성을 설명하기 위한 도면이다.
이하, 도 7 내지 도 9를 참조하여 본 발명에 따른 테스트 패턴의 동작을 상세히 설명한다.
실제 기판(P++)의 저항(R2)은 에피층(P-Epi)의 저항(R1)에 비해 무시할 수 있을 정도로 작지는 않기 때문에 R2로 흐르는 전류(i2)를 차단해야 만이 정확한 R1의 값을 측정할 수 있다. 따라서, N형(n+)의 불순물영역(B)에 의해 에피층(P-Epi)과 PN 다이오드를 구성하여 외부 단자(Pad1 또는 Pad2)에서 인가되는 전류(itot)가 R2로 흐르는 기생전류(i2) 성분의 차단할 수 있다.
일반적으로, 면저항 측정용 테스트 패턴에는 전압 또는 전류를 인가하는 단자(Pad1 또는 Pad2)와 접지전원(GND)에 연결되는 단자(Pad2 또는 Pad1)가 각각 1개씩 존재하며, 이 두 단자는 서로 바꾸어 사용할 수 있으므로 본 발명에서의 테스트 패턴을 이용한 면저항 측정시 종래의 테스트 패턴에서 사용하는 단자(Pad1, Pad2)를 그대로 사용할 수 있다.
한편, 상기한 테스트 패턴을 이용한 면저항 측정시에는 도 9에 도시된 바와 같이 다이오드가 전류를 차단하기 위해서는 역방향의 바이어스가 요구되는 바, P_에피층(P-Epi)에 음의 전압이 인가되어야 한다.
그리고, 일반적으로 P형 저항체의 저항 또는 면저항 측정을 위해서는 반대극성의 소수 캐리어인 전자를 인가하여야 하는데 이점 역시 공통되므로 종래의 방법대로 측정이 가능하다.
한편, 전술한 일예에서는 P형의 기판을 기준으로 하였으나, 반대로 N형의 기팡을 사용할 경우에는 모든 영역의 극성을 반대로 하여 사용할 수 있으며, 이 때에는 양의 전압을 인가하게 된다.
전술한 바와 같이 이루어지는 본 발명은, 보다 정확한 에피층의 면저항 등의 파라메타를 추출 및 모니터링할 수 있으며, 에피 웨이퍼를 제공하는 공급자(Vendor) 측에서 제시한 스펙(Spec)과의 합일 정도를 파악할 수 있으며, 농도가 다른 두 층간의 접합 구조에서의 면저항 측정시 유용하게 사용할 수 있다.
아울러, 블랭킷 이온주입으로 인한 에피층으로의 불순물 유입을 방지함으로써, 에피층의 불순물 농도 변화로 인한 면저항 측정 결과의 여레 발생을 줄일 수 있음을 실시예를 통해 알아 보았다.
한편, 전술한 본 발명은 0.18㎛, 0.25㎛, 0.35㎛, 0.5㎛ 등의 기술에 관계없이 범용 테스트 패턴으로 활용할 수 있으며, 이미지센서 이외의 에피 웨이퍼로 생산하는 모든 소자의 경우에도 에피층의 물성 체크를 위해 광범위하게 활용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은, 이미지센서의 에피층에서의 면저항을 보다 정확하게 측정할 수 있도록 함으로써, 궁극적으로 이미지센서의 수율을 향상시킬 수 있는 효과가 있다.
Claims (9)
- 제1도전형의 기판;상기 기판 상에 제공된 제1도전형의 에피층;상기 에피층 표면 하부에 형성된 제1도전형의 제1불순물영역;상기 제1불순물영역과 이격되어 상기 에피층 표면 하부에 형성된 제1도전형의 제2불순물영역;상기 에피층 내에 제공되어 상기 에피층과 다이오드를 이루어 상기 에피층의 면저항을 측정하기 위한 신호가 상기 기판으로 흐르는 것을 차단하기 위한 제2도전형의 제3불순물영역; 및이온주입에 의한 상기 에피층으로의 불순물 침투를 방지하기 위해 상기 제1불순물영역 및 상기 제2불순물영역을 제외한 상기 에피층을 덮는 더미패턴을 구비하여,화소어레이영역과 동일한 상기 기판 상에 집적되어 상기 제1불순물영역 및 상기 제2불순물영역에 각각 소정의 신호를 인가하여 상기 에피층의 면저항을 측정하기 위한 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 1 항에 있어서,상기 더미패턴은 게이트전극 패턴인 것을 특징으로 하는 에피층의 면저항 측 정을 위한 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 제1도전형은 P형이며, 상기 제2도전형은 N형인 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 3 항에 있어서,상기 제1불순물영역에 음의 전압이 인가되고 상기 제2불순물영역으로 접지전압이 인가되는 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 3 항에 있어서,상기 제2불순물영역에 음의 전압이 인가되고 상기 제1불순물영역으로 접지전압이 인가되는 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 제1도전형은 N형이며, 상기 제2도전형은 P형인 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 6 항에 있어서,상기 제1불순물영역에 양의 전압이 인가되고 상기 제2불순물영역으로 접지전압이 인가되는 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 6 항에 있어서,상기 제2불순물영역에 양의 전압이 인가되고 상기 제1불순물영역으로 접지전압이 인가되는 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 및 제2불순물영역은 소스/드레인 접합을 포함하는 것을 특징으로 하는 에피층의 면저항 측정을 위한 이미지센서의 테스트 패턴.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040069238A KR20060020399A (ko) | 2004-08-31 | 2004-08-31 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040069238A KR20060020399A (ko) | 2004-08-31 | 2004-08-31 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060020399A true KR20060020399A (ko) | 2006-03-06 |
Family
ID=37127553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040069238A KR20060020399A (ko) | 2004-08-31 | 2004-08-31 | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060020399A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821474B1 (ko) * | 2006-12-20 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 |
| KR100828296B1 (ko) * | 2006-12-21 | 2008-05-07 | 동부일렉트로닉스 주식회사 | 에피 패턴 이동의 측정을 위한 테스트 패턴 및 그 제조방법 |
| CN110868556A (zh) * | 2018-08-28 | 2020-03-06 | 三星电子株式会社 | 操作图像传感器的方法、图像传感器及电子系统 |
-
2004
- 2004-08-31 KR KR1020040069238A patent/KR20060020399A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821474B1 (ko) * | 2006-12-20 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 |
| KR100828296B1 (ko) * | 2006-12-21 | 2008-05-07 | 동부일렉트로닉스 주식회사 | 에피 패턴 이동의 측정을 위한 테스트 패턴 및 그 제조방법 |
| CN110868556A (zh) * | 2018-08-28 | 2020-03-06 | 三星电子株式会社 | 操作图像传感器的方法、图像传感器及电子系统 |
| CN110868556B (zh) * | 2018-08-28 | 2024-06-11 | 三星电子株式会社 | 操作图像传感器的方法、图像传感器及电子系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101190443B1 (ko) | 고체 촬상 장치 | |
| KR101207052B1 (ko) | 이면 입사형 고체 촬상 장치 및 그 제조 방법 | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US11804510B2 (en) | Image sensor including active regions | |
| US10153313B2 (en) | Unit pixel for image sensor comprising contact pad connected to light receiving portion | |
| JP7400164B2 (ja) | 光検出器センサアレイ | |
| JP2018157156A (ja) | 固体撮像素子及びその製造方法 | |
| KR100539253B1 (ko) | 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 | |
| KR20060058584A (ko) | 베리드 채널 모스 트랜지스터를 구비한 씨모스 이미지 센서 | |
| US8462239B2 (en) | Solid-state imaging device and electronic imaging device having multi-stage element isolation layer | |
| KR20060020399A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| KR100803502B1 (ko) | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 | |
| KR100790587B1 (ko) | 커플링 캐패시터를 사용하는 핀드 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 | |
| US20050194655A1 (en) | Solid-state imaging device | |
| KR100766497B1 (ko) | 이미지 센서 | |
| KR20040093279A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| KR100429568B1 (ko) | 면저항을 측정하기 위한 이미지센서 및 그 제조 방법 | |
| KR100399938B1 (ko) | 암전류를 측정하기 위한 이미지센서 | |
| KR100705215B1 (ko) | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 | |
| KR20060020411A (ko) | 캐패시턴스 및 누설전류의 측정이 가능한 이미지센서 및그의 캐패시턴스 측정 방법 | |
| KR20060077077A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| WO2021085484A1 (ja) | 光検出器 | |
| JP2013084851A (ja) | 光電変換回路 | |
| KR20040092827A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| KR20090051789A (ko) | 이미지센서용 포토다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |