KR20040093279A - 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 - Google Patents
테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 Download PDFInfo
- Publication number
- KR20040093279A KR20040093279A KR1020030027151A KR20030027151A KR20040093279A KR 20040093279 A KR20040093279 A KR 20040093279A KR 1020030027151 A KR1020030027151 A KR 1020030027151A KR 20030027151 A KR20030027151 A KR 20030027151A KR 20040093279 A KR20040093279 A KR 20040093279A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- layer
- type
- substrate
- image sensor
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 238000010998 test method Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 2
- 238000004458 analytical method Methods 0.000 abstract description 6
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 80
- 235000012431 wafers Nutrition 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000003574 free electron Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 235000009754 Vitis X bourquina Nutrition 0.000 description 1
- 235000012333 Vitis X labruscana Nutrition 0.000 description 1
- 240000006365 Vitis vinifera Species 0.000 description 1
- 235000014787 Vitis vinifera Nutrition 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011158 quantitative evaluation Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법에 관한 것으로 특히, 포토다이오드용 n형 이온주입영역과 p형 기판 사이에 존재하는 p형 에피층의 두께를 모니터링할 수 있는 테스트 패턴을 구비한 시모스 이미지센서에 관한 것이다. 이를 위한 본 발명은, 제 1 도전형의 기판; 상기 기판 상에 형성되되, 상기 기판보다 저농도이며 그 표면의 일정영역에 소자분리막이 형성된 제 1 도전형의 에피층; 상기 에피층 하부의 상기 기판에 형성되어 상기 기판과 상기 에피층을 전기적으로 격리시키기 위한 제 2 도전형의 배리어; 상기 에피층 내부에 형성되되, 각기 다른 이온주입깊이를 갖는 복수개의 포토다이오드용 제 2 도전형의 이온주입영역; 및 패드와 연결되기 위해 상기 에피층에 형성된 복수개의 제 1 도전형의 이온주입영역을 포함하여 이루어진 테스트 패턴을 구비한 시모스 이미지센서를 제공한다.
Description
본 발명은 테스트 패턴을 구비한 시모스 이미지센서(CMOS Image Sensor : 이하, CIS 라 한다)및 테스트 방법에 관한 것으로 특히, 포토다이오드용 n형 이온주입영역의 하부와 고농도의 p형 기판 사이에 존재하는 p형 에피층의 두께에 대한 정량적 평가가 가능한 테스트 패턴을 구비한 시모스 이미지센서에 관한 것이다.
일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 이미지센서로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.
도1a는 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 플로팅확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.
도1b는 도1a에 도시된 단위화소에서 포토다이오드(100)와 트랜스퍼 트랜지스터(101)를 중심으로 그 단면구조를 도시한 도면으로, 포토다이오드를 p/n/p형 포토다이오드로 구성한 경우를 도시한 도면이다.
도1b를 참조하면 단위화소는 고농도의 p형 기판(10) 상에 비교적 저농도인 p형 에피층(11)이 형성되어 있으며, 에피층 표면의 일정영역에는 필드산화막(12)과 트랜스퍼 트랜지스터의 게이트 전극(13)이 형성되어 있다.
이와같이 고농도의 기판(10) 상에 저농도의 에피층(11)을 사용하는 이유는, 포토다이오드의 공핍층 깊이를 증가시켜 특성을 향상시킬 수 있으며, 또한 고농도의 기판은 단위화소간의 크로스토크(cross talk)를 방지할 수 있기 때문이다.
또한, 상기 p형 에피층(11) 내부에는 포토다이오드용 n형 이온주입영역(14)이 형성되고, 포토다이오드용 n형 이온주입영역(14)의 상부와 p형 에피층(11) 표면하부에 포토다이오드용 p형 이온주입영역(16)이 형성되어 구성된다.
그리고 트랜스퍼 트랜지스터의 게이트(13)는 그 측벽에 스페이서(15)를 구비하고 있으며, 상기 게이트(13)의 일측면에는 플로팅확산영역(Floating Diffusion : FD)(17)이 형성된다. 도1b에는 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터는 도시되어 있지 않다.
상기한 구조의 단위화소에서 포토다이오드용 n형 이온주입영역(14)과 p영역[포토다이오드용 p형 이온주입영역(16), p형 에피층(11)] 간에 역바이어스가 걸리면, 포토다이오드용 n형 이온주입영역(14)과 포토다이오드용 p형 이온주입영역(16)의 이온주입 농도가 적절히 배합되었을 때 포토다이오드용 n형 이온주입영역(14)이 완전공핍(Fully Depletion) 되면서 p형 에피층(11)과 포토다이오드용 p형 이온주입영역(16)으로 공핍영역이 확장되는 바, 도펀트농도가 상대적으로 낮은 p형 에피층(11)으로 보다 많은 공핍층 확장이 일어난다. 이와같은 공핍영역은 입사하는 빛에 의해 생성된 광전하를 축적, 저장할 수 있어 이를 이용하여 이미지 재현에 사용하게 된다.
이와같은 구조를 갖는 시모스 이미지센서에서 포토다이오드의 용량 (capacity)은, 포토다이오드용 n형 이온주입영역(14)의 크기와 깊이에 의해 결정되나, 고에너지 이온주입공정 후의 도판트의 확산 등으로 인해, 포토다이오드용 n형 이온주입영역(14)의 깊이에 대한 정확한 제어가 매우 어려웠다.
또한, 포토다이오드용 n형 이온주입영역(14)의 하부에 존재하는 p형 에피층(11)은 그 두께가 얇을 수록 이미지센서 특성을 향상시킬 수 있는데, 이에대해 설명하면 다음과 같다.
강한 빛에 이미지센서가 노출되어 많은 양의 광전하가 발생하면, 포토다이오드의 용량을 넘어서는 광전자가 p형 에피층(11)으로 유입되는 경우가 생기는데, 이때 비교적 저농도인 p형 에피층(11)은 고농도인 p형 기판(10)에 비해 상대적으로 홀(hole)의 농도가 작으므로, 재결합(recombination)을 통해서도 제거되지 않은 자유전자가 p형 에피층(11)에 존재할 확률이 매우 높다.
이와같은 자유전자는 p형 에피층(11)을 타고 흐르다가 포토다이오드 내로 침투하여 암전류 소스로 작용하거나 또는 화질을 저하시키는 요소로 작용한다.
이를 방지하기 위해서는, 포토다이오드용 n형 이온주입영역(14) 하부와 고농도의 p형 기판(10) 사이에 존재하는 p형 에피층(11)의 두께(h)를 가능한한 얇게 하는 것이 필요하다. 왜나하면, 포토다이오드용 n형 이온주입영역(14) 하부와 고농도의 p형 기판(10) 사이에 존재하는 p형 에피층(11)이 자유전자의 이동통로 역할을 하기 때문이다.
전술한 바와같이 포토다이오드용 n형 이온주입영역(14) 하부와 고농도의 p형 기판(10) 사이에 존재하는 p형 에피층(11)의 두께는 얇을 수록 좋은 반면에, 포토다이오드용 n형 이온주입영역(14)이 너무 깊게 형성되어 기판(10)과 접속하는 경우에는 포토다이오드의 기능을 상실할 수도 있기 때문에, 이온주입공정이 변화함에 따라 포토다이오드용 n형 이온주입영역(14) 하부와 기판(10)사이에 존재하는 에피층(11)의 두께가 어떻게 변화하는지에 대한 정확한 데이터가 필요하나 이에 대한 테스트 패턴이 전무하여 소자제작에 어려움이 많았다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 포토다이오드용 n형 이온주입영역의 하부와 기판 사이에 존재하는 에피층의 두께에 대한 모니터링이 가능한 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법을 제공함을 그 목적으로 한다.
도1a는 통상적인 시모스 이미지센서의 단위화소의 구성을 도시한 회로도,
도1b는 통상적인 시모스 이미지센서의 단위화소의 단면을 포토다이오드를 중심으로 도시한 단면도,
도2는 본 발명의 일실시예에 따라 형성된 테스트 패턴을 구성하는 단위모듈의 단면을 도시한 단면도,
도3은 본 발명의 일실시예에 따라 형성된 테스트 패턴을 구성하는 단위모듈의 레이아웃을 도시한 평면도,
도4는 본 발명의 일실시예에 따른 테스트 패턴의 단면을 도시한 단면도,
도5는 저항을 측정하는데 사용되는 모델을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명*
20 : p형 기판 21 : p형 에피층
22 : n형 배리어 23 : 소자분리막
24a, 24b, 24c : 포토다이오드용 n형 이온주입영역
25 ∼ 30 : p형 이온주입영역
31 : 제 1 폴리실리콘
32 : 제 2 폴리실리콘
상기한 목적을 달성하기 위한 본 발명은, 테스트 패턴을 구비한 이미지센서에 있어서, 상기 테스트 패턴은 제 1 도전형의 기판; 상기 기판 상에 형성되되, 상기 기판보다 저농도이며 그 표면의 일정영역에 소자분리막이 형성된 제 1 도전형의 에피층; 상기 에피층 하부의 상기 기판에 형성되어 상기 기판과 상기 에피층을 전기적으로 격리시키기 위한 제 2 도전형의 배리어; 상기 에피층 내부에 형성되되, 각기 다른 이온주입깊이를 갖는 복수개의 포토다이오드용 제 2 도전형의 이온주입영역; 및 패드와 연결되기 위해 상기 에피층에 형성된 복수개의 제 1 도전형의 이온주입영역을 포함하여 이루어진다.
본 발명은 포토다이오드 하부에 존재하는 에피층의 두께가 공정변화 정도에 따라 어떻게 변화하는 지를 모니터링 할 수 있는 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법에 관한 것이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2는 본 발명의 일실시예에 따라 형성된 테스트 패턴을 구성하는 단위모듈(unit module)의 단면구조를 도시한 단면도로서 이를 참조하면, 단위모듈은 p형 기판(20)과, 상기 기판(20)상에 형성되되 상기 기판보다는 저농도를 갖는 p형 에피층(21)과, 상기 p형 기판(20)과 상기 p형 에피층(21)을 전기적으로 격리시키기 위한 n형 배리어(22)와, 활성영역과 필드영역을 정의하기 위해 상기 에피층의 표면에 형성되는 소자분리막(23)과, p형 에피층 내에 형성된 포토다이오드용 n형 이온주입영역(24)과, 콘택저항을 낮추기 위해 p형 에피층(21)에 형성된 p형 이온주입영역(25, 26)을 포함하여 구성되어 있다. 여기서 p형 이온주입영역(25, 26)은 각각의 패드와 연결되어 있다.
이와같은 구조를 갖는 단위모듈에서 n형 배리어(22)는 고농도의 p형 기판(20)과 저농도의 p형 에피층(21)을 전기적으로 격리시키는 역할을 수행하는데, 이는 고농도의 p형 기판(20)에 의한 영향을 배제한 채로 p형 에피층(21)의 특성을 측정하기 위해서이다.
p형 에피층(21)은 암전류(dark current) 특성에 민감한 영향을 미치는 영역으로, 본 발명의 일실시예에 따른 테스트 패턴을 이용하면, 고농도의 기판(20)으로 인한 영향을 배제한 채로 에피층(21)의 특성을 모니터링할 수 있다. 도2에 도시된 'L'은 포토다이오드용 n형 이온주입영역(24)의 길이를 나타낸다.
도3은 본 발명의 일실시예에 따라 형성된 테스트 패턴을 구성하는 단위모듈의 레이아웃(layout)을 도시한 평면도로서 이를 참조하면, n형 배리어가 가장 큰 면적을 가지면서 형성되어 있으며, 그 내부에 형성된 포토다이오드용 n형 이온주입영역(24) 및 콘택저항을 줄이기 위한 p형 이온주입영역(26)과, 콘택이 도시되어 있다.
본 발명의 일실시예에 따른 테스트 패턴은, 전술한 바와같은 단위모듈이 복수개 모여서 구성되어 있는데, 3개의 단위모듈이 모여서 구성된 테스트 패턴의 단면을 도4에 도시하였다. 도4에서 3개의 단위모듈은 각각의 포토다이오드용 n형 이온주입영역(24a, 24b, 24c)에 각각 대응된다.
도4를 참조하면 본 발명의 일실시예에 따른 테스트 패턴은, p형 기판(20)과, 상기 기판(20)상에 형성되되 상기 기판보다는 저농도를 갖는 p형 에피층(21)과, 상기 p형 기판(20)과 상기 p형 에피층(21)을 전기적으로 격리시키기 위한 n형 배리어(22)와, 활성영역과 필드영역을 정의하기 위해 상기 에피층의 표면에 형성되는 소자분리막(23)과, p형 에피층 내에 형성되되 각기 다른 이온주입깊이(h1〉h2〉h3)를 갖는 포토다이오드용 n형 이온주입영역(24a, 24b, 24c)과, 콘택저항을 낮추기 위해 p형 에피층(21)에 형성된 p형 이온주입영역(25 ∼ 30)을 포함하여 이루어져 있다. 여기서, p형 이온주입영역(25 ∼ 30)은 각각의 패드들과 접속되어 있으나, 도4에는 이러한 패드들은 도시하지 않았다.
도4에 도시된 제 1 폴리실리콘층(31)과 제 2 폴리실리콘층(32)은 포토다이오드용 n형 이온주입영역(24a, 24b, 24c)의 이온주입 깊이를 각각 달리하기 위하여 형성된 것으로, 제 1 폴리실리콘층(31)은 3개의 단위모듈 중에서 2개의 단위모듈 상에만 형성되어 있으며, 제 2 폴리실리콘층(32)은 3개의 단위모듈 중 1개의 단위모듈 상에만 형성되되 상기 제 1 폴리실리콘층(31) 상에 형성되어 있음을 알 수 있다.
따라서, 포토다이오드용 n형 이온주입영역(24a, 24b, 24c)을 형성하기 위한 공정에서, 동일한 이온주입 에너지를 가지고 이온주입공정을 수행하는 경우, 이와같은 폴리실리콘층(31, 32)의 존재로 인하여 각기 다른 이온주입 깊이(h1, h2, h3)를 갖는 포토다이오드용 n형 이온주입영역(24a, 24b, 24c)을 형성할 수 있다.
즉, 본 발명의 일실시예에서는 포토다이오드용 이온주입영역의 이온주입깊이를 각기 달리하여 형성하기 위하여, 폴리실리콘층(31, 32)를 일종의 버퍼층(buffer layer)으로 사용하였으며, 버퍼층의 두께를 적절히 조절하면, 이온주입 에너지를 달리하여 이온주입공정을 진행하는 것과 동일한 효과를 얻을 수 있다.
본 발명의 일실시예에서는 폴리실리콘을 버퍼층으로 사용하였으나, 이외에도 각종 산화막이나 실리콘 질화막 또는 실리콘 질산화막도 버퍼층으로 이용될 수 있다. 또한 폴리실리콘막, 실리콘 질화막 및 실리콘 질산화막 중 2개 이상의 막이 적층된 복합층이 버퍼층으로 사용될 수도 있다. 그리고, 도4에는 도시되어 있지 않으나, 제 1 폴리실리콘층(31)과 제 2 폴리실리콘층(32) 사이에는 층간절연막이 개재되어 있다.
이와같이 버퍼층을 사용하는 방법이외에도, 각각의 단위모듈마다, 이온주입마스크 공정을 따로따로 진행하고, 또한 이온주입에너지를 각기 달리하여 이온주입공정을 진행하면, 이온주입깊이가 서로다른 포토다이오드용 n형 이온주입영역을 형성할 수도 있지만, 이러한 방법은 시간과 비용이 많이 드는 단점이 있기 때문에, 버퍼층을 사용하는 방법이 바람직하다.
도5는 저항(sheet resistance : Rs)을 측정하는데 사용되는 모델을 도시한 도면으로, 이를 참조하여 저항을 측정하는 방법을 설명하고, 이 방법을 도4에 도시된 본 발명의 테스트 패턴에 적용하여 에피층의 두께를 측정하는 방법에 대해 설명한다.
먼저, 도5를 참조하면, 비저항 ρ, 길이 L, 너비 W, 높이 h 를 갖는 물질의 저항은 수학식 1 과 같이 표현된다.
여기서, Rs는 면 저항(sheet resistance)을 나타내며, Rs = ρ/ h 이고, ρ는 물질의 비저항으로 상수값이다.
따라서, 저항값(R)을 측정한 이후에, 실측된 L 값과 W 값을 이용하면, Rs 값을 알 수 있으며, 이렇게 하여 얻어진 Rs 값과 물질상수인 ρ값을 이용하면, h 값을 구할 수 있다.
다음으로, 이와같은 모델을 도4에 도시된 본 발명의 일실시예에 따른 테스트패턴에 적용하는 경우에 대해 설명한다.
우선, 포토다이오드용 n형 이온주입영역(24a)을 포함하는 제 1 모듈에서 포토다이오드용 n형 이온주입영역(24a) 하부와 p형 기판 (20)사이에 존재하는 에피층의 두께(h1)를 측정하는 방법을 설명한다.
p형 이온주입영역(25, 26)에 각각 연결된 패드에 일정전압을 인가하고 흐르는 전류를 측정하면, 제 1 모듈에서의 저항을 측정할 수 있는데, 이와같이 측정된 저항값을 수학식 1에 대입하면, 제 1 모듈에서의 길이 L, 너비 W 는 이미 알고 있는 값이므로 Rs1값을 얻을 수 있다. 여기서, Rs1값은 제 1 모듈에서의 면 저항값이다.
따라서, 수학식 1 을 참조하면, Rs1= ρ/ h1이므로, h1(제 1 모듈에서 포토다이오드용 n형 이온주입영역 하부와 기판사이에 존재하는 에피층의 두께) 값을 얻을 수 있다.
다음으로 포토다이오드용 n형 이온주입영역(24b)을 포함하는 제 2 모듈에서 포토다이오드용 n형 이온주입영역(24b) 하부와 p형 기판 (20)사이에 존재하는 에피층의 두께(h2)를 측정하는 방법을 설명한다.
p형 이온주입영역(27, 28)에 각각 연결된 패드에 일정전압을 인가하고 흐르는 전류를 측정하면, 제 2 모듈에서의 저항을 측정할 수 있는데, 이와같이 측정된 저항값을 수학식 1에 대입하면, 제 2 모듈에서의 길이 L, 너비 W 는 이미 알고 있는 값이므로 Rs2값을 얻을 수 있다. 여기서, Rs2값은 제 2 모듈에서의 면 저항값이다.
따라서, 수학식 1 을 참조하면, Rs2= ρ/ h2이므로, h2(제 2 모듈에서 포토다이오드용 n형 이온주입영역 하부와 기판사이에 존재하는 에피층의 두께) 값을 얻을 수 있다.
마찬가지로, 제 3 모듈에도 동일한 식을 적용하면, Rs3= ρ/ h3이므로, h3값도 구할 수 있다.
상기한 바와같은 본 발명의 일실시예에 따른 테스트 패턴을 이용하면, 이온주입공정의 변화에 따른, 포토다이오드용 n형 이온주입영역의 하부와 기판 사이에 존재하는 에피층의 두께변화를 모니터링 할 수 있으므로, 이에 대한 데이터를 축적하면, 실패분석(Failure Analysis : FA) 과정에서 큰 도움을 줄 수 있을 것이다.
그리고, 본 발명을 적용하면 또 다른 장점이 있는데, 이에 대해 설명하면 다음과 같다. 시모스 이미지센서에 사용되는 p형 에피층은 웨이퍼(wafer) 제작업체로 부터 공급받아 사용하고 있으며, 웨이퍼 제작업체에서는 에피층의 전체두께에 대한 정보를 제공해 주고 있다,
하지만 수백 내지 수천장의 웨이퍼에서, 에피층의 전체두께가 높은 신뢰성을 갖을 정도로 균일하지 못할 수도 있는데, 본 발명을 적용하는 경우에는 실패분석에있어서 이로 인한 문제를 해결할 수 있다.
만일, 에피층의 전체두께가 높은 신뢰성을 갖을 정도로 균일하다면, 포토다이오드용 n형 이온주입영역을 형성하기 위한 이온주입공정에서, 공정조건을 일정하게 고정(fixed)시켜 놓고 공정을 진행하면, 포토다이오드용 n형 이온주입영역의 하부와 기판 사이에 존재하는 에피층의 두께는 모든 웨이퍼에서 일정하게 측정되어야 정상이다.
하지만, 웨이퍼 제작업체에서 공급하는 에피층의 전체두께가 웨이퍼별로 균일하지 않다면, 이로 인하여 포토다이오드용 n형 이온주입영역의 하부와 기판 사이에 존재하는 에피층의 두께는 일정하지 않을 수 있으며, 문제가 발생할 수 있었다.
하지만, 종래에는 에피층의 두께를 측정하는 방법이 없었으며, 이에 대한 데이터도 축적되어 있지 않았기 때문에, 실패분석시 이러한 문제가 공정조건의 변화 때문인지 아니면, 에피층 전체두께가 불균일하기 때문인지를 가려내기 어려웠다,
본 발명을 적용하면, 이온주입 공정조건을 일정하게 고정시킨 경우에도 에피층의 두께가 불균일하게 측정되면, 이는 공정조건때문이 아니라 에피층 전체두께의 불균일 때문이란걸 알 수 있으므로 실패분석시에 유용하게 사용할 수 있는 장점이 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 적용하면, 포토다이오드용 n형 이온주입영역 하부와 p형 기판 사이에 존재하는 에피층의 두께를 모니터링 할 수 있으므로 실패분석에 유용하게 사용할 수 있다. 또한, 포토다이오드용 n형 이온주입영역 하부와 p형 기판 사이에 존재하는 에피층의 두께는, 시모스 이미지센서의 암전류 특성 및 포도다이오드의 용량특성과 깊은 관계를 갖는 파라미터이므로, 본 발명을 적용하여 얻은 데이터를 생산공정에 피드백 하게되면 시모스 이미지센서의 특성을 향상시킬 수 있다.
또한, 부품공급업체에서 제공하는 웨이퍼에는 에피층의 두께가 일정두께로 설정되어 있으나, 수백 내지 수천장 웨이퍼에서 에피층의 두께가 모두 같기를 바랄수도 없으며, 실패분석(Failure Analysis)에서 본 발명의 일실시예에 따른 테스트 패턴을 유용하게 사용할 수 있다.
Claims (6)
- 테스트 패턴을 구비한 이미지센서에 있어서, 상기 테스트 패턴은제 1 도전형의 기판;상기 기판 상에 형성되되, 상기 기판보다 저농도이며 그 표면의 일정영역에 소자분리막이 형성된 제 1 도전형의 에피층;상기 에피층 하부의 상기 기판에 형성되어 상기 기판과 상기 에피층을 전기적으로 격리시키기 위한 제 2 도전형의 배리어;상기 에피층 내부에 형성되되, 각기 다른 이온주입깊이를 갖는 복수개의 포토다이오드용 제 2 도전형의 이온주입영역; 및패드와 연결되기 위해 상기 에피층에 형성된 복수개의 제 1 도전형의 이온주입영역을 포함하여 이루어진 시모스 이미지센서.
- 제 1 항에 있어서,상기 테스트 패턴은,상기 포토다이오드용 제 2 도전형의 이온주입영역의 이온주입 깊이를 달리하기 위한 이온주입 버퍼층이 상기 에피층 상부에 복수개 적층하여 형성된 것을 특징으로 하는 시모스 이미지센서.
- 제 2 항에 있어서,상기 이온주입 버퍼층은 폴리실리콘 층인 것을 특징으로 하는 시모스 이미지센서.
- 제 1 항의 테스트 패턴을 이용한 테스트 방법에 있어서,상기 제 1 도전형의 이온주입영역에 인가된 전원을 이용하여 저항을 측정하고, 상기 측정된 저항을 이용하여 상기 포토다이오드용 제 2 도전형의 이온주입영역과 상기 기판 사이에 개재된 상기 에피층의 두께를 평가하는 것을 특징으로 하는 시모스 이미지센서의 테스트 방법.
- 제 2 항에 있어서,상기 이온주입 버퍼층은 실리콘 질화물막 내지는 실리콘 질산화막 인 것을 특징으로 하는 시모스 이미지센서.
- 제 2 항에 있어서,상기 이온주입 버퍼층은폴리실리콘막, 실리콘 질화막 및 실리콘 질산화막 중 2개 이상의 막을 이용하여 적층된 복합층인 것을 특징으로 하는 시모스 이미지센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027151A KR20040093279A (ko) | 2003-04-29 | 2003-04-29 | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027151A KR20040093279A (ko) | 2003-04-29 | 2003-04-29 | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040093279A true KR20040093279A (ko) | 2004-11-05 |
Family
ID=37373387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027151A KR20040093279A (ko) | 2003-04-29 | 2003-04-29 | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040093279A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731095B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100853793B1 (ko) * | 2006-12-29 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| CN102479793A (zh) * | 2010-11-29 | 2012-05-30 | 格科微电子（上海）有限公司 | Cmos图像传感器及其制造方法 |
| CN106504978A (zh) * | 2016-10-17 | 2017-03-15 | 上海华力微电子有限公司 | 一种用于提高衬底金属捕获能力的cis硅片处理方法 |
| CN112259624A (zh) * | 2020-09-08 | 2021-01-22 | 联合微电子中心有限责任公司 | 图像传感器及其形成方法 |
-
2003
- 2003-04-29 KR KR1020030027151A patent/KR20040093279A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731095B1 (ko) * | 2005-12-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| KR100853793B1 (ko) * | 2006-12-29 | 2008-08-25 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| CN102479793A (zh) * | 2010-11-29 | 2012-05-30 | 格科微电子（上海）有限公司 | Cmos图像传感器及其制造方法 |
| CN106504978A (zh) * | 2016-10-17 | 2017-03-15 | 上海华力微电子有限公司 | 一种用于提高衬底金属捕获能力的cis硅片处理方法 |
| CN112259624A (zh) * | 2020-09-08 | 2021-01-22 | 联合微电子中心有限责任公司 | 图像传感器及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US6555842B1 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US8247853B2 (en) | Stratified photodiode for high resolution CMOS image sensor implemented with STI technology | |
| CN100592528C (zh) | Cmos图像传感器及其制造方法 | |
| US8928041B2 (en) | Solid-state imaging device and manufacturing method therefor | |
| US7229878B2 (en) | Phototransistor of CMOS image sensor and method for fabricating the same | |
| US20080277702A1 (en) | Solid-state imaging device and camera having the same | |
| JP2020109851A (ja) | Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス | |
| US20080251820A1 (en) | CMOS image sensor and fabricating method thereof | |
| US6545331B1 (en) | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus | |
| KR20020061502A (ko) | 분할된 광전변환부를 구비한 고체촬상장치 | |
| US20080283880A1 (en) | Cmos pixel sensor with depleted photocollectors and a depleted common node | |
| KR20040093279A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| JP2005197352A (ja) | 固体撮像装置 | |
| KR100790585B1 (ko) | Ｃｍｏｓ 이미지 센서 픽셀 및 그 신호 감지 방법 | |
| US20050224844A1 (en) | Solid-state image sensing device | |
| US20050194655A1 (en) | Solid-state imaging device | |
| KR100766497B1 (ko) | 이미지 센서 | |
| KR100790224B1 (ko) | Ｓｔｉ 기술로 구현된 고해상도 ｃｍｏｓ 이미지 센서를위한 성층형 포토다이오드 | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| KR20060020399A (ko) | 에피층의 면저항을 측정하기 위한 이미지센서의 테스트 패턴 | |
| KR20040092827A (ko) | 테스트 패턴을 구비한 시모스 이미지센서 및 테스트 방법 | |
| KR100803502B1 (ko) | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 | |
| KR100429568B1 (ko) | 면저항을 측정하기 위한 이미지센서 및 그 제조 방법 | |
| KR100399938B1 (ko) | 암전류를 측정하기 위한 이미지센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |