JP2020109821A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2020109821A
JP2020109821A JP2019150752A JP2019150752A JP2020109821A JP 2020109821 A JP2020109821 A JP 2020109821A JP 2019150752 A JP2019150752 A JP 2019150752A JP 2019150752 A JP2019150752 A JP 2019150752A JP 2020109821 A JP2020109821 A JP 2020109821A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
recess
circuit element
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019150752A
Other languages
English (en)
Inventor
充弘 佐藤
Mitsuhiro Sato
充弘 佐藤
礼 高野
Rei Takano
礼 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase and Co Ltd
Original Assignee
Nagase and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase and Co Ltd filed Critical Nagase and Co Ltd
Publication of JP2020109821A publication Critical patent/JP2020109821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H01Q19/12—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces wherein the surfaces are concave
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

【課題】樹脂封止の際に半導体チップに位置ずれが生じることを抑制し、再配線層を簡易かつ正確に形成する半導体装置を提供する。【解決手段】半導体装置１００は、硬化済みの熱硬化性樹脂により形成され表裏両面に一又は複数の凹部１１が形成された基板１０と、表裏両面の凹部１１内に配置された回路素子２０と、表裏両面の凹部１１の開口側において回路素子２０に接続された再配線層４０と、凹部１１の周囲において基板１０を厚み方向に貫通する貫通ビア５０とを備える。貫通ビア５０によって表裏両面の再配線層４０を電気的に接続する。【選択図】図６

Description

本発明は，半導体装置及びその製造方法に関する。
従来から，半導体装置の製造に際し，ウエハ基板上に個片化された半導体チップを複数配置し，熱硬化性のモールド樹脂によって半導体チップを封止する技術が知られている（特許文献１）。モールド樹脂の熱硬化処理により半導体チップが絶縁層内に封止されることになるが，熱硬化処理の際の樹脂の収縮作用やウエハの熱膨張作用によって，ウエハ上に載置されている半導体チップが位置ずれを起こすという問題がある。また，半導体チップをウエハ上に配置した後に樹脂封止する工程をとると，チップ面とモールド面が必ずしも平坦にならず両者の間に段差が生じる恐れがあり，その段差によってチップ面上に再配線層を形成する際に様々な不具合が生じるという問題がある。
上記の問題を回避するために，例えば，基板に凹部を設けるとともに，その凹部内の表面に立体的に配線を施し，その配線上に半導体チップを搭載して，半導体チップの電極と配線とを接続するという技術が提案されている（特許文献２）。特許文献２の技術では，さらに，半導体チップと配線の接続箇所付近を少なくとも樹脂封止するとともに，その各配線の外部接続部を部分的に露出することとしている。
特開２０１５−０５３４６８号公報 特開２０００−１６４７５９号公報
ところで，特許文献２に記載の技術のように，基板の凹部の内部から外部に亘って立体的に配線（再配線層）を施すことは技術的な困難性を伴うものであり，製造コストの増大や歩留まりの悪化を招くという問題がある。また，配線を立体的に形成すると配線の接続経路が長くなるため，電気特性が不利になるという問題もある。
そこで，本発明は，樹脂封止の際に半導体チップに位置ずれが生じることを抑制するとともに，再配線層を簡易かつ正確に形成することのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の第１の側面は，半導体装置に関する。本発明に係る半導体装置は，少なくとも基板，回路素子，及び再配線層を備える。基板は，硬化済みの熱硬化性樹脂で形成されたものであり，一又は複数の凹部を有している。回路素子は，基板の凹部内に配置されている。「回路素子」の例は，ＬＳＩ等の半導体チップや，無線アンテナ，光学センサ，抵抗素子等の電子素子である。再配線層は，凹部の開口側において回路素子に電気的に接続される。すなわち，基板の凹部は，開口，側面，及び底面からなるものであり，そのうちの底面とは反対側の開口側に再配線層が形成される。再配線層は，平面的に形成されることが好ましい。
上記構成のように，本発明では，熱硬化済みの基板に凹部を形成し，そこに半導体チップ等の回路素子を配置しておく。これにより，回路素子を熱硬化性のモールド樹脂によって封止した場合であっても，その熱硬化処理の際に樹脂の収縮作用によって回路素子に位置ずれが生じることを回避できる。また，基板は熱硬化済みのものが用いられるため，モールド樹脂の熱硬化処理の際に，その基板が膨張することを抑制できる。さらに，凹部の開口側に平面的に再配線層を形成することで，特許文献２の技術のように立体的な配線を施す必要がなくなるため，再配線層を簡易かつ正確に形成することが可能になる。
従来，熱硬化性樹脂（モールド樹脂）は，主に回路素子を封止するために開発された材料であり，一般的には，モールド型の中に回路素子を設置し，そのモールド型の中に未硬化の熱硬化性樹脂を押し込んだ後に熱硬化処理を行うことで，樹脂内部に回路素子が封止される。本発明では，熱硬化性樹脂を回路素子封止の用途ではなく，あくまで回路素子を配置するための基材を作成するために使用している。このため，本発明において，熱硬化性樹脂は本来の封止の用途ではなく，凹部を有する基板（ウエハ又はパネルともいう）の形成にのみ使用されるものであり，また回路素子が基板上に搭載される段階では熱硬化性樹脂の硬化は完全に終了している。そして，基板上に配置された回路素子はその後再配線層を形成することにより回路形成される。従来の方法で熱硬化性樹脂を使用した場合，前述のとおり，硬化に伴う樹脂の収縮により回路素子の位置ずれなどの問題が生じる。本発明によれば，このような熱硬化性樹脂の弱点を克服することができる。
本発明に係る半導体装置において，基板は，深さの異なる複数の凹部を有することとしてもよい。このように，凹部の深さを異ならせることで，厚みの異なる複数種類の回路素子を基板上に配置することができる。
本発明に係る半導体装置において，基板の第１面と第２面の両方に一又は複数の凹部が形成されていてもよい。このように基板の両面に凹部を設けることで，回路素子の集積度を向上させることができる。
本発明に係る半導体装置において，基板の凹部の少なくとも１つは，その底面が凹状の曲面に形成されていてもよい。なお，「曲面」には，半球面，放物曲面の他，断面が曲線状のものが含まれる。この場合に，凹状の曲面に形成された底面を持つ凹部には，例えば回路素子として無線アンテナ又は光学センサが配置されていることが好ましい。このように，基板の凹部の底面を，そこに配置する回路素子の形状に合わせて曲面状に形成することも可能である。特に，凹状の曲面に形成された底面に無線アンテナを配置することで，その底面がパラボラアンテナの様に機能するため，無線アンテナによって微小無線信号を高感度あるいは広角で受信することができる。また，凹状の曲面に形成された底面に光学センサを配置することで，広角レンズのように機能させることができ，また検出感度を向上させることもできる。さらに，基板の凹部に光学センサを配置することで，当該センサの主光線角度（ＣＲＡ：Chief Ray Angle）を小さい角度とすることができ，例えば３０度以下の低ＣＲＡを基板の物理構造によって実現することができる。
本発明に係る半導体装置において，基板の凹部の少なくとも１つは，その底面が凸状の曲面に形成されていてもよい。この場合に，凸状の曲面に形成された底面を持つ凹部には，回路素子として無線アンテナ又は光学センサが配置されていることが好ましい。このように，基板の凹部の底面を，そこに配置する回路素子の形状に合わせて曲面状に形成することも可能である。特に，凸状の曲面に形成された底面に無線アンテナを配置することで，無線信号を広角出力できるため，そこに配置する無線アンテナの素子数を削減することができる。また，凸状の曲面に形成された底面に光学センサを配置することで，検出エリアの拡大や感度向上に寄与することができる。
本発明に係る半導体装置において，基板は，凹部内に，当該基板の厚み方向に貫通するように導体材料が配置されていてもよい。つまり，基板は，凹部内に穴部が形成されており，当該穴部内に導体材料が充填されていることとしてもよい。「導体材料」としては，導電性と熱伝導性の両方又は少なくとも一方を有する材料が用いられる。このように，回路素子を配置するための凹部に穴部を設け，その穴部内に導体材料を配置することで，回路素子の裏面側に導通を形成できたり，あるいは回路素子が放出する熱を効率的に放熱することができる。
本発明に係る半導体装置において，基板は，凹部の周囲に，当該基板の厚み方向に貫通するように導体材料が配置されていてもよい。このように，凹部の周囲に貫通ビアを形成することもできる。
本発明に係る半導体装置において，硬化前の熱硬化性樹脂の熱伝導率は，０．５Ｗ／ｍｋ以上であることが好ましい。０．５ｗ／ｍｋ以上の高い熱伝導率を持つ樹脂を用いることで，内部に埋め込んだ回路素子からの発熱を効果的に排出することができる。
本発明に係る半導体装置において，熱硬化性樹脂は，シリカ，アルミナ，窒化アルミ，及び窒化ホウ素のうちの１つ又は２つ以上を含むことが好ましい。このように，シリカや，アルミナ，窒化アルミ，窒化ホウ素のうちの１種又は２種以上を充填したエポキシ樹脂では熱伝導率を１．２Ｗ／ｍｋ以上にすることが可能であり，発熱排出効果をさらに高めることができる。
本発明の第２の側面は，半導体装置の製造方法に関する。本発明に係る製造方法では，まず，熱硬化性樹脂を一又は複数の凹部を持つ形状に成型した後に熱硬化させて基板を形成する（第１工程）。次に，基板の凹部内に回路素子を配置する（第２工程）。次に，凹部の開口側において回路素子に再配線層を接続する（第３工程）。これにより，上記第１の側面に係る半導体装置を効率的に製造することが可能になる。
本発明に係る製造方法において，回路素子を配置する工程では，凹部内又は回路素子に絶縁性の接着剤を配置し，当該接着剤によって基板と回路素子とを接合することとしてもよい。なお，ここにいう「接着剤」には，液状又はペースト状の接着剤の他，フィルム状の接着部材なども広く包含される。このように，基板と回路素子の接合に絶縁性の接着剤を用いることで，基板の凹部に回路素子を正確に接合すると同時に，その接着剤により回路素子の周囲に絶縁層を形成することができる。
本発明に係る製造方法において，回路素子を配置する工程では，凹部内又は回路素子に導電性の接着剤を配置し，当該接着剤によって基板と回路素子とを接合することとしてもよい。基板と回路素子の接合に導電性の接着剤を用いることで回路素子の裏面から導通をとることができる。また，金属粉を使った導電性ペーストを接着剤として用いることで，高い熱導電性を実現でき，良好な放熱特性を得ることができる。
本発明に係る製造方法は，基板の凹部が設けられた第１面とは反対側の第２面側から基板を穿孔することにより，この凹部の少なくとも１つを貫通孔とする工程をさらに含むことしてもよい（第４工程）。上記のとおり，基板の凹部は熱硬化性樹脂の成型（コンプレッション法やトランスファー法）により得られるが，この凹部の一部を反対面側から穿孔することで，貫通孔（貫通ビア）を効率的に形成することができる。
本発明に係る製造方法において，基板を形成する工程は，熱硬化性樹脂を一又は複数の凹部と一又は複数の貫通孔を持つ形状に成型した後に熱硬化させて基板を形成する工程であってもよい。このようにすれば，基板に凹部と貫通孔を同時に形成することができる。
本発明に係る製造方法にいて，基板を形成する工程は，導電性の凸部を有するプレート部材の表面に熱硬化性樹脂を圧接させ，当該凸部の周囲を熱硬化性樹脂が取り囲んだ状態で熱硬化させ，当該プレート部材の凸部を除く部分を切除することで，当該凸部を当該熱硬化性樹脂からなる基板を厚み方向に貫通する貫通ビアとして機能させることとしてもよい。これによれば，簡単な工程で基板に貫通ビアを形成することができる。
本発明によれば，樹脂封止の際に半導体チップに位置ずれが生じることを抑制するとともに，再配線層を簡易かつ正確に形成することができる。
図１は，第１の実施形態に係る半導体装置の断面構造を示している。 図２は，基板の製造工程の一例を示している。 図３は，基板の製造工程の別例を示している。 図４は，半導体装置の製造工程の一例を示している。 図５は，第１の実施形態に係る半導体装置の変形例を示している。 図６は，第２の実施形態に係る半導体装置の断面構造を示している。 図７は，半導体装置の製造工程の別例を示している。 図８は，半導体装置の変形例を示している。 図９は，基板の製造工程で用いられるプレート部材を示している。 図１０は，プレート部材を利用して基板を製造する工程を示している。 図１１は，図１０に示した工程で得られた基板を示している。
以下，図面を用いて本発明を実施するための形態について説明する。本発明は，以下に説明する形態に限定されるものではなく，以下の形態から当業者が自明な範囲で適宜変更したものも含む。
図１は，本発明の第１の実施形態に係る半導体装置１００の断面図である。図１に示されるように，半導体装置１００は，基板１０，回路素子２０，及び再配線層４０を含んで構成されたウエハレベルパッケージである。図１（ａ）は，半導体装置１００全体の断面構造を示し，図１（ｂ）は，基板１０のみの断面構造を示している。
基板１０は，未硬化の熱硬化性樹脂を所定の形状に成型した後に，熱硬化処理を施すことにより得られる。このため，基板１０は，硬化済みの熱硬化性樹脂から形成されたものとなる。熱硬化性樹脂としては，例えばエポキシ樹脂，ポリイミド樹脂，フェノール樹脂，シアネート樹脂，ポリエステル樹脂，アクリル樹脂，ビスマレイミド樹脂，ベンゾオキサジン樹脂又はこれらのうちの１種又は２種以上の混合樹脂を用いることができる。
より具体的に説明すると，基板１０を形成する熱硬化性樹脂としては，ガラス転移温度（Ｔｇ）が１２５℃以上（理想的には１５０℃以上），熱分解温度が２６０℃以上，室温弾性率が５００ＭＰａ以上で，かつ，線膨張係数が６０ｐｐｍ／℃以下という条件を満たす材料を用いることが好ましい。このような材料を選択することにより，硬化後の熱硬化性樹脂による基板１０が高耐熱，低線膨張率，及び高弾性率となるため，一般的な樹脂と比較して優れた特性が得られ，また基板１０の導入コストも低く抑えられる。また，未硬化の熱硬化樹脂の熱伝導率は０．５ｗ／ｍｋ以とであることが好ましい。０．５ｗ／ｍｋ以上の高い熱伝導率を持つ樹脂を用いることで，内部に埋め込んだ回路素子からの発熱を効果的に排出することができる。例えば，シリカや，アルミナ，窒化アルミ，窒化ホウ素のうちの１種又は２種以上を充填したエポキシ樹脂では熱伝導率を１．２Ｗ／ｍｋ以上にすることが可能である。
図１（ｂ）に示されるように，基板１０は，少なくとも一方面側に一又は複数の凹部１１が形成されている。凹部１１は，底面１１ａと，その周囲を囲う側面１１ｂとから構成され，底面１１ａと対面する部分が開口となる。図示した例においては，基板１０には複数箇所に凹部１１が設けられており，各凹部１１の深さがそれぞれ異なっている。後述するように，各凹部１１には半導体チップ等の回路素子２０が配置されることになるが，凹部１１の深さはそこに配置する回路素子２０の厚みに応じて適宜調整される。基板１０に深さの異なる複数の凹部１１を設けることで，厚みの異なる複数種類の回路素子２０を一つの基板１０上に配置できるようになる。例えば，隣接する２つの凹部１１を比較する場合に，より深い凹部１１の深さの値を１００％としたときに，より浅い凹部１１の深さの値は１０〜９５％又は５０〜９０％の範囲に設定すると良い。
基板１０の凹部１１において，その側面１１ｂにはテーパー角を設けることが好ましい。例えば，凹部１１の底面１１ａと側面１１ｂのなす角θは，９１〜１００度又は９２〜９５度とすると良い。これにより，凹部１１内に回路素子２０を配置しやすくなる。また，金型を利用して熱硬化性樹脂を所定の基板１０の形状に成型した後に，完成した基板１０を金型から取り外しやすくなる。
また，基板１０には，表面と裏面の導通を得るために，表面から裏面にかけて貫通した貫通孔１２を設けることとしてもよい。貫通孔１２は，後述するように凹部を持つ基板をモールド工法によって成型するときに，その基板に凹部とともに貫通孔１２を形成しておくこととしてもよい。また，貫通孔１２は，例えばドリル，パンチング，エッチング，サンドブラスト，レーザ等を用いて基板１０の任意箇所に穿設することもできる。
基板１０の製造方法は特に制限されないが，特に図２に示したコンプレッション法や，図３に示したトランスファー法などのモールド工法による成型によって，凹部１１を持つ基板１０を得ることが好ましい。また，基板１０には凹部１１と同時に貫通孔１２を形成することもできる。
コンプレッション法では，図２に示されるように，まず，突起部２１１を持つ上金型２１０と窪み部２２１を持つ下金型２２０との間に硬化前の熱硬化性樹脂１０´を充填する。上金型２１０の突起部２１１のパターンは，最終的に得ようとする基板１０の凹部１１のパターンに対応している。このため，上金型２１０と下金型２２０とによって熱硬化性樹脂１０´を加圧することによって，所定形状に成型された凹部を持つ熱硬化性樹脂１０´が得られる。そして，この成型後の熱硬化性樹脂１０´を加熱することで，硬化済みの熱硬化性樹脂によって形成された基板１０が得られる。なお，熱硬化性樹脂１０´の加熱と加圧は同時に行うこととしてもよいし，別の工程で行うこととしてもよい。
トランスファー法では，図３に示されるように，まず，突起部２１１と注入口２１２を持つ上金型２１０と窪み部２２１を持つ下金型２２０とを嵌合させて，両者の間に最終的に得ようとする基板１０の形状に対応した空間を形成する。そして，上金型２１０の注入口２１２を介して，上記空間の内部に硬化前の熱硬化性樹脂１０´を注入する。上金型２１０の突起部２１１のパターンは，最終的に得ようとする基板１０の凹部１１のパターンに対応している。その後，下金型２２０と上金型２１０とを閉じた状態で熱硬化性樹脂１０´を加熱することで，硬化済みの熱硬化性樹脂によって形成された基板１０が得られる。基板１０には，上金型２１０の注入口２１２の形状に対応したバリ１３が残るため，このバリ１３を切除する処理を行う。これにより，任意の凹部１１を持つ基板１０が得られる。
基板１０の凹部１１には，それぞれ回路素子２０が配置される。回路素子２０の例は，半導体チップや電子素子である。半導体チップの例としては，ＬＳＩ（Large Scale Integration），ＩＣ（Integrated Circuit），及びトランジスタが挙げられる。電子素子の例としては，無線アンテナ，光学センサ，コンデンサ，コイル，及び抵抗素子が挙げられる。また，回路素子２０は，電極パッド２１を有しており，この電極パッド２１を介して再配線層４０に電気的に接続される。図１（ａ）に示されるように，回路素子２０は，電極パッド２１が凹部１１の開口側に位置するように配置すればよい。このとき，回路素子２０本体は，その全体が凹部１１内に収容され，電極パッド２１のみが凹部１１の開口から露出していることが好ましい。また，回路素子２０は，公知の接着剤などを用いて，凹部１１の底面１１ａに接合しておくと良い。
基板１０の凹部１１内には，それぞれ回路素子２０を封止するための絶縁層３０が形成される。絶縁層３０は，例えば公知のモールド樹脂やセラミックなどの絶縁材料によって構成される。例えば，基板１０の凹部１１に回路素子２０を接合した後，この凹部１１内に熱硬化性のモールド樹脂（未硬化のもの）を充填し，その後熱硬化処理を行うことで回路素子２０をモールド樹脂内に封止できる。回路素子２０を凹部１１内に配置することで，モールド樹脂を充填する際に回路素子２０が位置ずれを起こすことを回避できる。
基板１０の凹部１１の開口側には再配線層４０が形成されており，この再配線層４０に回路素子２０の電極パッド２１が接続されている。再配線層４０は，任意の回路素子２０を電気的に接続しており，これにより電気回路が形成される。再配線層４０の形成方法は公知の手法を利用すればよい。例えば，基板１０の表面にめっきレジストを形成して所定の配線形状の開口を有するようにパターニングし，その後シード層等を形成して，電解めっき処理又は無電解めっき処理等を行うことにより，再配線層４０を形成してもよい。また，再配線層４０には，はんだボールが取り付けられていてもよい。はんだボールは，例えばパッケージ基板等（不図示）に接続することができる。
基板１０の貫通孔１２には導体材料が充填されており，これにより貫通ビア５０が形成されている。導体材料としては，金属などの公知の電気伝導性及び熱伝導性を有する材料を採用することができる。導体材料の例は，銅や，銀，アルミニウムなどである。貫通ビア５０を形成することで導体材料を介してウエハ同士を上下に接続することが可能になるため，複数の半導体チップを３次元的に集積することができるようになる。
続いて，図４を参照して，半導体装置１００を製造する工程について説明する。図４（ａ）は，基板１０の平面形状を示しており，図４（ｂ）は，IV−IVにおける断面構造を示している。図４（ａ）及び（ｂ）に示されるように，まず，所定の凹部１１を持つ基板１０を用意する。基板１０の製造工程としては，前述したとおりコンプレッション法（図２参照）やトランスファー法（図３参照）といった成型処理を採用することが好ましい。
次に，図４（ｃ）に示されるように，基板１０の凹部１１に接着剤３１を塗布する。この接着剤３１は，基板１０の凹部１１に回路素子２０を接合する用途で用いられる。また，接着剤３１を絶縁層として機能させるために，この接着剤３１としては絶縁性のものを用いることが好ましい。絶縁性の接着剤としては，例えばエポキシ樹脂，シリコーン樹脂，アクリル樹脂等の樹脂系接着剤を挙げることができる。
なお，接着剤３１は，絶縁性のものに限られず，導電性のものを用いてもよい。導電性の接着剤３１としては，例えば金属粉を含む導電性ペーストが挙げられる。導電性の接着剤を用いることにより回路素子２０の裏面から導通をとることが可能になる。また，回路素子２０の周囲に導電性接着剤を充填することで高い熱導電性が得られる。
次に，図４（ｄ）に示されるように，基板１０の凹部１１に任意の回路素子２０を配置し，接着剤３１によって回路素子２０と基板１０とを接合する。このとき，凹部１１に回路素子２０が挿入されたことにより接着剤３１が凹部１１内に広がり，回路素子２０の周囲に絶縁層を形成する。
次に，図４（ｅ）に示されるように，基板１０を加熱して接着剤３１を硬化させる。
次に，図４（ｆ）に示されるように，基板１０及び回路素子２０上に感光性樹脂膜３２を形成する。感光性樹脂膜３２としては，フォトレジスト，レジストインキ，ドライフィルム等を用いることができる。感光性樹脂膜３２の形成方法としては，例えば感光性樹脂組成物からなる樹脂シートを熱圧着等により基板１０上に対してラミネートする方法等が挙げられる。なお，感光性樹脂膜３２に代えて非感光性樹脂膜を用いることもできる。
次に，図４（ｇ）に示されるように，感光性樹脂膜３２に対して所定の開口を形成し，その開口から基板１０の回路素子２０の電極パッド２１を露出させる。開口部を形成する手法としては，例えば開口部のパターンに対応したマスクシート３００を用いて感光性樹脂膜３２を露光する方法（露光現像法）が挙げられる。また，感光性樹脂膜３２に代えて非感光性樹脂膜を用いる場合，レーザ加工等によって開口部を形成することもできる。
次に，図４（ｈ）に示されるように，感光性樹脂膜３２の表面に金属膜を設けて，再配線層４０を形成する。再配線層４０は，感光性樹脂膜３２の開口部にも埋設されるため，回路素子２０が再配線層４０に接続されることとなる。再配線層４０は，無電解めっき法やめっき法等の公知の方法によって形成すればよい。再配線層４０としては，例えば，銅，銅合金，４２合金，ニッケル，鉄，クロム，タングステン，金，半田等の導電性材料を用いることができる。また，次に，図４（ｉ）に示されるように，再配線層４０上にはんだボール４１を取り付けることとしてもよい。
次に，図４（ｊ）に示されるように，公知のダイシングソーを用いて，基板１０を任意のサイズにダイシングする。ダイシングの方向は，平面方向におけるｘ方向とｙ方向のいずれか一方のみでもよいし，ｘ方向とｙ方向の両方でもよい。これにより，回路素子２０を備えた基板１０が任意のサイズのものに個片化される。
続いて，図５は，図１に示した第１の実施形態に係る半導体装置１００の変形例を示している。図５に示した半導体装置１００は，図１に示したものと基本的に同じ構成を有しているが，基板１０に穴部１４が形成され，その穴部１４に導体材料６０が充填されている点において異なる。
図５に示されるように，穴部１４は基板１０の凹部１１内に形成されている。穴部１４の開口面積は，凹部１１の底面１１ａよりも小さくなっている。このため，凹部１１の底面１１ａは，穴部１４以外の箇所が段差部１１ｃとなる。回路素子２０を基板１０の凹部１１に配置すると，回路素子２０の本体部分な凹部１１の段差部１１ｃに当接し，穴部１４内には脱落しないようになっている。
穴部１４内に充填される導体材料６０としては，導電性と熱伝導性の両方又は少なくとも一方を有する材料が用いられる。導体材料６０の例は，銅や，銀，アルミニウムなどの金属材料である。穴部１４に充填された導体材料６０は回路素子２０に直接接し，回路素子２０から発せられた熱を放熱したり，あるいは回路素子２０を他の回路に電気的に接続する役割を果たす。図５に示した例では，導体材料６０を主に放熱部材として利用している。導体材料６０による放熱効果を高めるために，回路素子２０と導体材料６０の接触面積を広くすることが好ましい。
続いて，図６を参照して，本発明に係る半導体装置１００の第２の実施形態について説明する。図６に示した第２の実施形態は，図１に示した第１の実施形態と比較し，主に，基板１０の表裏両面に凹部１１が形成されている点で異なる。第２の実施形態に係る半導体装置１００に関し，第１の実施形態と同じ構成については同じ符号を付している。
図６に示されるように，半導体装置１００の基板１０には，表面（第１面）と裏面（第２面）の両方に凹部１１を形成することができる。基板１０の表面及び裏面に形成された複数の凹部１１には，第１の実施形態と同様に，それぞれ回路素子２０が配置される。
再配線層４０は，基板１０の表面及び裏面に形成されており，各面の回路素子２０が再配線層４０に電気的に接続されている。また，基板１０の表面から裏面に亘って貫通ビア５０が設けられ，この貫通ビア５０は，基板１０の表面の再配線層４０と裏面の再配線層４０とを電気的に接続している。これにより，基板１０の両面に電気回路が構築されることとなる。
また，第２の実施形態では，基板１０の両面の再配線層４０を覆うように絶縁膜７０が形成されている。絶縁膜７０によって，一部の開口部７１を除き，半導体装置１００のほぼ全体が覆われている。絶縁膜７０の開口部７１は，基板１０の表面及び／又は裏面の再配線層４０を構成する金属材料が露出するように設けられている。このため，絶縁膜７０の開口部７１を通じて再配線層４０に他の半導体装置や回路素子を接続できるようになっている。
図７は，第２の実施形態に係る半導体装置１００の製造工程の一例を示している。図７（ａ）に示されるように，まず，表面及び裏面に凹部１１が形成された基板１０を用意する。基板１０の形成方法は，図２に示したコンプレッション法や図３に示したトランスファー法に準じて行えばよい。図７（ａ）に示した例では，基板１０の表面（第１面）に，回路素子２０配置用の凹部１１の他に，貫通孔形成用の凹部１５が設けられている。この貫通孔用凹部１５は，他の凹部１１と同様に熱硬化性樹脂の成型によって得ることができる。
次に，図７（ｂ）に示されるように，基板１０の貫通孔用凹部１５に対応する部位を掘削することによって貫通孔１２を形成する。このとき，基板１０の表面側に貫通孔用凹部１５が設けられている場合には，基板１０の裏面側からドリル加工やレーザ加工を施して，この貫通孔用凹部１５を貫通孔１２とすることが好ましい。基板１０の片面側のみから貫通孔１２を形成しようとすると，貫通孔１２が徐々に先細りするという問題がある。すなわち，ドリルやレーザによって基板１０に貫通孔１２を形成する場合，その貫通孔１２の深い位置ほど開孔径がテーパー状に狭くなる。このため，貫通孔１２の開孔径を小さくすると上下の半導体装置の導通が取れなくなったり，あるいはその信頼性が低下するという問題がある。特に基板１０の厚みが増すと，この問題が顕著になる。そこで，本実施形態においては，基板１０の表面に貫通孔用凹部１５を形成し，その後，基板１０の裏面側からドリル加工やレーザ加工を施して貫通孔用凹部１５に対応する位置に貫通孔１２を穿設することとしている。このように基板１０の両面から順次穿孔を行うことで，貫通孔１２が孔径を小さくなるという問題を回避している。
次に，図７（ｃ）に示されるように，基板１０の貫通孔１２に導体材料を充填して貫通ビア５０を形成する。導体材料の充填は，基板１０の表面側又は裏面側のどちらからおこなってもよい。
次に，図７（ｄ）に示されるように，基板１０の凹部１１に接着剤を塗布して，その凹部１１内に任意の回路素子２０を接合する。接着剤を絶縁層として機能させるために，この接着剤としては絶縁性のものを用いることが好ましい。その後，接着剤を硬化させるために，基板１０に加熱処理を施す。
次に，図７（ｅ）に示されるように，基板１０の表面及び裏面の両方に絶縁層３０（モールド樹脂）を塗布して回路素子２０の樹脂封止を行う。絶縁層３０は，基板１０の凹部１１に配置された回路素子２０及び電極パッド２１全体を覆うことのできる十分な厚みとすればよい。
次に，図７（ｆ）に示されるように，絶縁層３０表面を切削して回路素子２０の電極パッド２１を露出させる。切削方法としては，電極パッド２１に対応する開口パターンのマスクシートを用いて絶縁層（特に感光性樹脂膜で形成されたもの）を露光する方法や，レーザ加工によって電極パッド２１に沿って絶縁層３０を切削する方法が挙げられる。
次に，図７（ｇ）及び図７（ｈ）に示されるように，絶縁層３０の表面に金属膜を設けて，各回路素子２０を電気的に接続するための再配線層４０を形成する。再配線層４０は，無電解めっき法やめっき法等の公知の方法によって形成すればよい。
次に，図７（ｉ）に示されるように，半導体装置の全体を覆うように絶縁膜７０を形成する。その後，図７（ｊ）に示されるように，絶縁膜７０の一部に開口部７１を形成し，その開口部７１から基板１０の表面及び裏面に設けられた再配線層４０を構成する金属材料が露出させる。これにより，基板１０の両面に回路素子２０が配置された集積度の高い半導体装置を得ることができる。
続いて，図８を参照して，半導体装置の別の変形例について説明する。特に，図８では，基板１０と回路素子２０の断面構造を示している。
図８（ａ）に示した例において，基板１０の凹部１１の底面１１ａの少なくとも一部は，凹状に窪んだ曲面状に形成されている。曲面は，断面が曲線状のものであればよく，半球面又は放物曲面の形態をとることができる。凹状の底面１１ａには，その曲面に沿って回路素子２０が配置される。凹部１１の底面１１ａが凹状の曲面である場合，回路素子２０としては無線アンテナなどの電波送受信用の素子を用いることが好ましい。凹状に曲面がパラボラアンテナの様に作用するため，無線アンテナに送受信感度を高めることができる。
図８（ｂ）に示した例において，基板１０の凹部１１の底面１１ａの少なくとも一部は，凸状に隆起した曲面状に形成されている。凸状の底面１１ａには，その曲面に沿って回路素子２０が配置される。凹部１１の底面１１ａが凸状の曲面である場合，回路素子２０としては光学センサなどのセンシング用の素子を用いることが好ましい。光学センサは，主に可視光線と赤外線の検出に利用される。光学センサは，可視光線と赤外線をレンズで集光し、撮像対象物の形状などを画像データとして取得する。凸状の曲面に光学センサを配置することで，そのセンシング方向が放射状に広がるため，検出エリアを拡大させたり，センサ感度を向上させることができる。
図８（ｃ）及び図８（ｂ）は，それぞれ，基板１０の表面に凹状又は凸状の曲面状の底面１１ａを含む凹部１１を設けるとともに，基板１０の裏面に平面状の底面１１ａを持つ凹部１１を設けた例を示している。このように，基板１０の片面の凹部１１を曲面状とし，反対面の凹部１１を平面状とすることも可能である。平面上の底面１１ａを持つ凹部１１には，半導体チップやその他電気素子を配置すればよい。
続いて，図９から図１１を参照して，基板１０の製造工程の別例について説明する。この製造工程では，例えば図９に示す構造を持つプレート部材４００を利用する。プレート部材４００は，銅や銀などの金属材料で形成された金属層４１０と，この金属層４１０の裏面側に設けられた樹脂層４２０を含む。なお，樹脂層４２０は金属層４１０を加工する際の支持部材として機能するものであり，プレート部材４００にとって必須のものではない。つまり，プレート部材４００は金属層４１０のみからなるものであってもよい。
また，図９に示されるように，金属層４１０は，表面側に例えばエッチング加工やレーザ加工によって所定パターンの凹凸が形成されている。具体的に説明すると，金属層４１０は，その外縁に沿って設けれた外枠部４１１と，その外枠部４１１内の領域に設けられた複数の凸部４１２とを有し，これらの外枠部４１１と凸部４１２以外の領域は窪んだ領域となっている。なお，外枠部４１１と凸部４１２は同程度の高さとすればよい。凸部４１２は，四角柱状に形成されているが，その他に円柱状や三角柱状，多角柱状とすることもできる。本実施形態において，凸部４１２は，横方向及び縦方向に一定のピッチで配置されている。また，金属層４１０の表面には，複数の凸部４１２によって周囲を囲われた囲繞領域４１３が複数設けられている。この囲繞領域４１３は，後述するように基板１０の凹部１１を形成するための部位である。このため，囲繞領域４１３は，回路素子を配置可能な程度の十分な面積を確保しておくと良い。
図１０は，上記したプレート部材４００を用いて基板１０を製造する工程の一例を示している。まず，図１０（ａ）に示されるように，突起部２１１を持つ上金型２１０と窪み部２２１を持つ下金型２２０との間に，プレート部材４００を配置する。このとき，上金型２１０の突起部２１１の真下にプレート部材４００の囲繞領域４１３が位置するように，位置合わせを行う。その後，プレート部材４００の上に，硬化前の熱硬化性樹脂１０´を充填する。
次に，図１０（ｂ）に示されるように，上金型２１０と下金型２２０とによって熱硬化性樹脂１０´を加圧して，この熱硬化性樹脂１０´をプレート部材４００の表面上の窪みの中に圧入させる。これにより，熱硬化性樹脂１０´がプレート部材４００の表面上の窪みに対応した形状に整形される。さらに，上金型２１０にはプレート部材４００の囲繞領域４１３に対応した位置に突起部２１１が設けられているため，上金型２１０によって熱硬化性樹脂１０´を押圧することで，この囲繞領域４１３内において熱硬化性樹脂１０´に凹部１１が形成されることとなる。その後に熱硬化性樹脂１０´を加熱して硬化させる。
次に，図１０（ｃ）に示されるように，プレート部材４１１の表面側にはみ出した硬化済みの熱硬化性樹脂を研磨して凸部４１１を露出させるとともに，プレート部材４１１の裏面側を研磨して樹脂層４２０と凸部４１１以外のプレート部材４１１の底面部分を除去する。また，プレート部材４００の外枠部４１１を切除するとともに，プレート部材４００を囲繞領域４１３を画定する凸部４１２同士の間で切断して，基板１０を任意のサイズにダイシングする。これにより，図１０（ｄ）に示すように，回路素子を配置するための凹部１１を持ち，またプレート部材４１１の凸部４１１が貫通ビア５０として機能する基板１０が得られる。また，図１１は，このようにして形成された基板１０の斜視図を示している。図１１に示されるように，基板１０は，その中央部分に凹部１１が設けられ，その凹部１１の周囲を囲うように厚み方向に貫通する導電性の貫通ビア５０が複数形成されたものとなる。このようにして形成された基板１０は，前述した実施形態に係る半導体装置の製造法において用いることができる
以上，本願明細書では，本発明の内容を表現するために，図面を参照しながら本発明の実施形態の説明を行った。ただし，本発明は，上記実施形態に限定されるものではなく，本願明細書に記載された事項に基づいて当業者が自明な変更形態や改良形態を包含するものである。
本発明は，半導体装置の製造業において好適に利用し得る。
１０…基板 １０´…熱硬化性樹脂
１１…凹部 １１ａ…底面
１１ｂ…側面 １１ｃ…段差部
１２…貫通孔 １３…バリ
１４…穴部 １５…貫通孔用凹部
２０…回路素子 ２１…電極パッド
３０…絶縁層 ３１…接着剤
３２…感光性樹脂膜 ４０…再配線層
４１…はんだボール ５０…貫通ビア
６０…導体材料 ７０…絶縁膜
７１…開口部 １００…半導体装置
２１０…上金型 ２１１…突起部
２１２…注入口 ２２０…下金型
２２１…窪み部 ３００…マスクシート
４００…プレート部材 ４１０…金属層
４１１…外枠部 ４１２…凸部
４１３…囲繞領域 ４２０…樹脂層

Claims (18)

  1. 硬化済みの熱硬化性樹脂により形成され，第１面と第２面を有し，前記第１面と前記第２面の両方に一又は複数の凹部が形成された基板と，
    前記第１面と前記第２面の両方の前記凹部内に配置された回路素子と，
    前記第１面と前記第２面の両方の前記凹部の開口側において前記回路素子に接続された再配線層と，
    前記凹部の周囲に前記基板を厚み方向に貫通する貫通ビアとを備え，
    前記貫通ビアによって前記第１面と前記第２面の再配線層が電気的に接続されている
    半導体装置。
  2. 前記基板は，深さの異なる複数の凹部を有する
    請求項１に記載の半導体装置。
  3. 前記凹部の少なくとも１つは，その底面が凹状の曲面に形成されている
    請求項１に記載の半導体装置。
  4. 前記凹状の曲面に形成された底面を持つ前記凹部には，前記回路素子として無線アンテナ又は光学センサが配置されている
    請求項３に記載の半導体装置。
  5. 前記凹部の少なくとも１つは，その底面が凸状の曲面に形成されている
    請求項１に記載の半導体装置。
  6. 前記凸状の曲面に形成された底面を持つ前記凹部には，前記回路素子として無線アンテナ又は光学センサが配置されている
    請求項５に記載の半導体装置。
  7. 前記基板は，前記凹部内に，当該基板の厚み方向に貫通するように導体材料が配置されている
    請求項１に記載の半導体装置。
  8. 前記基板は，前記凹部の周囲に，当該基板の厚み方向に貫通するように導体材料が配置されている
    請求項１に記載の半導体装置。
  9. 硬化前の前記熱硬化性樹脂の熱伝導率は，０．５Ｗ／ｍｋ以上である
    請求項１に記載の半導体装置。
  10. 前記熱硬化性樹脂は，シリカ，アルミナ，窒化アルミ，及び窒化ホウ素のうちの１つ又は２つ以上を含む
    請求項１に記載の半導体装置。
  11. 第１面と第２面を有する基板を形成する工程であって，熱硬化性樹脂を前記第１面と前記第２面の両方に一又は複数の凹部を持つ形状に成型した後に熱硬化させて基板を形成する工程と，
    前記第１面と前記第２面の両方の前記凹部内に回路素子を配置する工程と，
    前記第１面と前記第２面の両方の前記凹部の開口側において前記回路素子に再配線層を接続する工程とを含み，
    前記基板は，前記凹部の周囲に前記基板を貫通する貫通ビアを備え，
    前記貫通ビアによって前記第１面と前記第２面の再配線層が電気的に接続されている
    半導体装置の製造方法。
  12. 前記回路素子を配置する工程においては，前記凹部内又は前記回路素子に絶縁性の接着剤を配置し，当該接着剤によって前記基板と前記回路素子とを接合する
    請求項１１に記載の半導体装置の製造方法。
  13. 前記回路素子を配置する工程においては，前記凹部内又は前記回路素子に導電性の接着剤を配置し，当該接着剤によって前記基板と前記回路素子とを接合する
    請求項１１に記載の半導体装置の製造方法。
  14. 前記貫通ビアは，貫通孔形成用の前記凹部が設けられた面とは反対側の面から前記基板を穿孔することにより，貫通孔形成用の前記凹部を貫通孔とし，当該貫通孔に導体材料を充填することによって形成される
    請求項１１に記載の半導体装置の製造方法。
  15. 前記基板を形成する工程は，熱硬化性樹脂を一又は複数の凹部と一又は複数の貫通孔を持つ形状に成型した後に熱硬化させて基板を形成する工程である
    請求項１１に記載の半導体装置の製造方法。
  16. 前記基板を形成する工程は，導電性の凸部を有するプレート部材の表面に熱硬化性樹脂を圧接させ，当該凸部の周囲を熱硬化性樹脂が取り囲んだ状態で熱硬化させ，当該プレート部材の凸部を除く部分を切除することで，当該凸部を前記貫通ビアとして機能させる
    請求項１１に記載の半導体装置の製造方法。
  17. 硬化前の前記熱硬化性樹脂の熱伝導率は，０．５Ｗ／ｍｋ以上である
    請求項１１に記載の半導体装置の製造方法。
  18. 前記熱硬化性樹脂は，シリカ，アルミナ，窒化アルミ，及び窒化ホウ素のうちの１つ又は２つ以上を含む
    請求項１１に記載の半導体装置の製造方法。
JP2019150752A 2018-12-28 2019-08-20 半導体装置及びその製造方法 Pending JP2020109821A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862785993P 2018-12-28 2018-12-28
US62/785993 2018-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019022031A Division JP6621951B1 (ja) 2018-12-28 2019-02-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020109821A true JP2020109821A (ja) 2020-07-16

Family

ID=68917238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019022031A Active JP6621951B1 (ja) 2018-12-28 2019-02-08 半導体装置の製造方法
JP2019150752A Pending JP2020109821A (ja) 2018-12-28 2019-08-20 半導体装置及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019022031A Active JP6621951B1 (ja) 2018-12-28 2019-02-08 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20220102310A1 (ja)
JP (2) JP6621951B1 (ja)
KR (1) KR20210110302A (ja)
DE (1) DE112019006485T5 (ja)
TW (1) TW202029436A (ja)
WO (1) WO2020137600A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118293A1 (fr) * 2020-12-22 2022-06-24 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de mise en courbure collective de composants microélectroniques comportant un report des composants microélectroniques alors assemblés à une poignée temporaire
FR3118295A1 (fr) * 2020-12-22 2022-06-24 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de mise en courbure collective de composants microélectroniques

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640677B (zh) * 2020-03-02 2022-04-26 浙江集迈科微电子有限公司 一种凹槽内芯片放置方法
CN113078149B (zh) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113078148B (zh) * 2021-03-12 2024-03-26 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113097201B (zh) * 2021-04-01 2023-10-27 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品
CN113257786B (zh) * 2021-06-17 2021-11-02 浙江集迈科微电子有限公司 用于射频传输的多层布线转接板及其制备方法
CN115084046B (zh) * 2022-07-20 2022-11-08 威海市泓淋电力技术股份有限公司 一种混合集成半导体封装及其制造方法
US20240113075A1 (en) * 2022-09-29 2024-04-04 Intel Corporation Multichip ic devices with die embedded in glass substrate & a redistribution layer interconnect bridge

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243797A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Works Ltd スルーホール付回路基板の製造方法
JPH08250650A (ja) * 1995-03-09 1996-09-27 Sumitomo Electric Ind Ltd 半導体装置
JP2005236257A (ja) * 2004-01-23 2005-09-02 Sharp Corp 半導体パッケージ
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2009200185A (ja) * 2008-02-20 2009-09-03 Sumitomo Bakelite Co Ltd 半導体素子搭載基板
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
WO2011145490A1 (ja) * 2010-05-17 2011-11-24 太陽誘電株式会社 基板内蔵用電子部品および部品内蔵型基板
WO2016098455A1 (ja) * 2014-12-17 2016-06-23 京セラ株式会社 電子部品実装用パッケージおよび電子装置
JP2018160569A (ja) * 2017-03-23 2018-10-11 京セラ株式会社 半導体素子搭載基板
US20180374823A1 (en) * 2017-06-23 2018-12-27 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164759A (ja) 1998-11-30 2000-06-16 Apic Yamada Corp プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
JP4156154B2 (ja) * 1999-11-26 2008-09-24 富士フイルム株式会社 固体撮像装置
JP2007180164A (ja) * 2005-12-27 2007-07-12 Fujifilm Corp 固体撮像素子用パッケージ
JP2010219489A (ja) * 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP2012009547A (ja) * 2010-06-23 2012-01-12 Sony Corp 固体撮像装置、電子機器
JP2015053468A (ja) 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
JP2016178163A (ja) * 2015-03-19 2016-10-06 三菱電機株式会社 半導体パッケージ
WO2018159387A1 (ja) * 2017-03-03 2018-09-07 日本ユピカ株式会社 電気電子部品用結晶性ラジカル重合性組成物、当該組成物を使用した電気電子部品成形体、及び当該電気電子部品成形体の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243797A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Works Ltd スルーホール付回路基板の製造方法
JPH08250650A (ja) * 1995-03-09 1996-09-27 Sumitomo Electric Ind Ltd 半導体装置
JP2005236257A (ja) * 2004-01-23 2005-09-02 Sharp Corp 半導体パッケージ
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2009200185A (ja) * 2008-02-20 2009-09-03 Sumitomo Bakelite Co Ltd 半導体素子搭載基板
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
WO2011145490A1 (ja) * 2010-05-17 2011-11-24 太陽誘電株式会社 基板内蔵用電子部品および部品内蔵型基板
WO2016098455A1 (ja) * 2014-12-17 2016-06-23 京セラ株式会社 電子部品実装用パッケージおよび電子装置
JP2018160569A (ja) * 2017-03-23 2018-10-11 京セラ株式会社 半導体素子搭載基板
US20180374823A1 (en) * 2017-06-23 2018-12-27 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
JP2019009444A (ja) * 2017-06-23 2019-01-17 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体パッケージ、及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3118293A1 (fr) * 2020-12-22 2022-06-24 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de mise en courbure collective de composants microélectroniques comportant un report des composants microélectroniques alors assemblés à une poignée temporaire
FR3118295A1 (fr) * 2020-12-22 2022-06-24 Commissariat à l'Energie Atomique et aux Energies Alternatives Procédé de mise en courbure collective de composants microélectroniques
EP4020600A1 (fr) 2020-12-22 2022-06-29 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Procédé de mise en courbure collective de composants microélectroniques
WO2022136253A1 (fr) 2020-12-22 2022-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de mise en courbure collective de composants microelectroniques comportant un report des composants microelectroniques alors assembles a une poignee temporaire
US11908832B2 (en) 2020-12-22 2024-02-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Process for collectively bending microelectronic components using shaping carrier

Also Published As

Publication number Publication date
TW202029436A (zh) 2020-08-01
DE112019006485T5 (de) 2021-11-04
JP6621951B1 (ja) 2019-12-18
KR20210110302A (ko) 2021-09-07
JP2020109818A (ja) 2020-07-16
US20220102310A1 (en) 2022-03-31
WO2020137600A1 (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP6621951B1 (ja) 半導体装置の製造方法
TWI685079B (zh) 在孔穴中具有由可模造材料所囊封的電路模組的插入物及製造方法
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3466785B2 (ja) 半導体素子およびその形成方法
JP5635247B2 (ja) マルチチップモジュール
CN103077933B (zh) 三维的芯片到晶圆级集成
KR20190018812A (ko) 반도체 패키지와 이를 구비하는 전자 기기
JP6669586B2 (ja) 半導体装置、半導体装置の製造方法
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
US8994168B2 (en) Semiconductor package including radiation plate
JP2004235523A (ja) 半導体装置および半導体装置の製造方法
JP2011114192A (ja) 半導体装置
TW202114093A (zh) 半導體裝置及製造半導體裝置的方法
US7615408B2 (en) Method of manufacturing semiconductor device
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
CN111081554A (zh) 一种嵌入式封装结构及其制造方法
JP2003188342A (ja) 半導体装置
JP2006156574A (ja) 回路装置およびその製造方法
JP3628991B2 (ja) 半導体装置及びその製造方法
JP2022020941A (ja) 半導体装置
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
CN113964093A (zh) 封装结构及其制备方法
JP2810130B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230418