JP2005236257A - 半導体パッケージ - Google Patents

Abstract

【課題】 半導体素子を形式を問わずパッケージ化でき、しかもパッケージ化したものをそのまま表面実装できる半導体パッケージ構造を提供する。
【解決手段】 絶縁物質製基板１０の一面に形成された凹所１１の底面の印刷配線１６に半導体素子２０をボンディングする。印刷配線１６は凹所１１の内面に沿って基板１０の周縁部まで延びる。ここには他の基板に面接触する額縁状の平面部１５が設けられており、この平面部１５に端子部１７が形成される。半導体素子２０は、他の電子部品ととともに、印刷配線１６の上でＲＦ増幅回路、周波数選局回路、及び周波数変換回路を形成する。部品装着御後、凹所１１には段部１３の高さまで樹脂２４が注入される。完成した半導体パッケージ１を裏返し、チューナ基板３１に表面実装する。
【選択図】 図４

Description

本発明は半導体素子を基板にボンディングして封止した半導体パッケージに関する。

ＩＣやＬＳＩなどの半導体素子は、チップのままでは破損しやすいし、電子回路に接続するのも容易ではない。そのため半導体素子は、多くの場合、リードフレームや印刷回路基板に装着してワイヤボンディングするか、あるいはリードフレームや印刷回路基板にダイボンディングするなどしたうえで、合成樹脂やセラミックなど絶縁性物質製のパッケージ内に封止されている。半導体素子に他の素子を組み合わせ、所定の回路を形成したうえでパッケージ化することもある。このような半導体パッケージの例を特許文献１〜３に見ることができる。
特開２００２−４３７０６号公報（第３頁−第４頁、図１） 特開２００２−２３１８３７号公報（第３頁−第５頁、図１） 特開平１１−６７９６３号公報（第４頁、図１）

特許文献２、３には、完成した半導体パッケージを他の回路基板に実装する手法が示されている。すなわち特許文献２に記載された半導体パッケージはリード端子を備えており、このリード端子を他の回路基板のスルーホールに挿入して他の回路基板と機械的及び電気的に接続される。特許文献３に記載された半導体パッケージはセンターパッド型の半導体素子を立体回路基板に取り付けてパッケージ化したものであり、立体基板の底面から側面にかけて形成された回路パターンを利用して他の回路基板に表面実装される。

最近の電子回路基板は、電子部品を表面実装する形式のものが殆どである。そのため、半導体パッケージは表面実装可能な形態であることが望ましい。特許文献３に記載された半導体パッケージはこの要件を満たすが、センターパッド型の半導体素子しか対象とできないという難点がある。

本発明は上記の点に鑑みてなされたものであり、その目的とするところは、半導体素子を形式を問わずパッケージ化でき、しかもパッケージ化したものをそのまま表面実装できる半導体パッケージ構造を提供することにある。また、パッケージ化して扱いやすくした電子チューナー部品を提供することにある。

（１）上記目的を達成するために本発明は、絶縁物質製基板の一面に形成された凹所の底面の印刷配線に半導体素子をボンディングしてなる半導体パッケージにおいて、前記印刷配線は前記凹所の内面に沿って前記基板の周縁部まで延び、この周縁部に形成された外部接続用端子部に接続することを特徴としている。

この構成によると、絶縁物質製基板の一面に形成された凹所の底面の印刷配線に半導体素子をボンディングしてパッケージ化するものであり、半導体素子の形態を問わずパッケージ化できる。また印刷配線は凹所内面に沿って基板周縁部まで延び、この周縁部に形成された外部接続用端子部に接続するものであるから、半導体パッケージの完成品を裏返せば、そのまま表面実装できる形態となる。

（２）また本発明は、上記構成の半導体パッケージにおいて、前記基板の周縁部には他の基板に面接触する額縁状の平面部が設けられており、この平面部に前記端子部が形成されることを特徴としている。

この構成によると、基板周縁部には他の基板に面接触する額縁状の平面部が設けられているから、この半導体パッケージに上方から圧力がかかったとしてもその圧力は額縁状平面部に分散され、他の基板にとっても半導体パッケージ自身にとってもダメージが少ない。しかもこの平面部に外部接続用端子部が形成されるから、半田付面積を端子部に十分確保でき、接続を確実なものとすることができる。

（３）また本発明は、上記構成の半導体パッケージにおいて、前記端子部が、前記平面部をはみ出して基板の外周側面にまで回り込む形で形成されることを特徴としている。

この構成によると、端子部が、額縁状平面部をはみ出して基板の外周側面にまで回り込む形で形成されるから、半田付面積がさらに広がり、接続が一層確実なものとなる。

（４）また本発明は、上記構成の半導体パッケージにおいて、前記凹所に樹脂を注入して前記半導体素子を封止することを特徴としている。

この構成によると、凹所に樹脂を注入して半導体素子を封止するから、堅牢且つ耐腐食性の高い半導体パッケージを得ることができる。

（５）また本発明は、上記構成の半導体パッケージにおいて、前記凹所内に、樹脂注入の目安となる標識部が形成されることを特徴としている。

この構成によると、凹所内に樹脂注入の目安となる標識部があるので、樹脂を過不足なく注入することができる。

（６）また本発明は、上記構成の半導体パッケージにおいて、前記凹所の反対側にあたる基板面に凹所を形成し、前者の凹所を第１凹所、後者の凹所を第２凹所とし、第２凹所の底面にも印刷配線を形成するとともに、第２凹所の印刷配線は、基板に設けたスルーホールを通じて前記外部接続用端子部に接続することを特徴としている。

この構成によると、基板の両面とも配線部として利用することにより、半導体パッケージの単位投影面積当たりの回路要素密度を増すことができる。言い換えれば狭い面積の中に多数の素子や部品を配置することが可能になり、基板の小型化、ひいてはその基板を搭載する電子機器の小型化に貢献する。

（７）また本発明は、上記構成の半導体パッケージにおいて、前記第２凹所の印刷配線に半導体素子をボンディングすることを特徴としている。

この構成によると、基板の両面とも半導体素子の配置に利用することにより、半導体パッケージの単位投影面積当たりの半導体素子密度を増すことができる。言い換えれば狭い面積の中に多数の半導体素子を配置することが可能になり、基板の小型化、ひいてはその基板を搭載する電子機器の小型化に貢献する。

（８）また本発明は、上記構成の半導体パッケージにおいて、前記第１凹所及び第２凹所に樹脂を注入して前記半導体素子を封止することを特徴としている。

この構成によると、第１凹所と第２凹所に樹脂を注入して半導体素子を封止するから、堅牢且つ耐腐食性の高い半導体パッケージを得ることができる。

（９）また本発明は、上記構成の半導体パッケージにおいて、前記第１凹所及び第２凹所内に、樹脂注入の目安となる標識部が形成されることを特徴としている。

この構成によると、第１凹所と第２凹所は各々内部に樹脂注入の目安となる標識部を有するので、それぞれの凹所に樹脂を過不足なく注入することができる。

（１０）また本発明は、上記構成の半導体パッケージにおいて、前記基板表面には、前記端子部を回避した箇所にメッキが施されることを特徴としている。

この構成によると、基板表面には、外部接続用端子部を回避した箇所にメッキが施されており、別部品を用いることなく電磁シールドを行うことができる。

（１１）また本発明は、上記構成の半導体パッケージにおいて、前記基板表面には、前記端子部を回避した箇所に金属製の蓋がかぶせられることを特徴としている。

この構成によると、半導体パッケージの電磁シールド態勢を万全のものとすることができる。

（１２）また本発明は、上記構成の半導体パッケージにおいて、前記基板の１箇所の角部には他の角部にない特異形状を持たせることを特徴としている。

この構成によると、基板の１箇所の角部には他の角部にない特異形状を持たせるから、この角部を目印に、半導体パッケージを正しい向きで装着できる。

（１３）また本発明は、上記構成の半導体パッケージにおいて、前記印刷配線上に、前記半導体素子を構成要素の一とする回路が形成されることを特徴としている。

この構成によると、印刷配線上に、ボンディングした半導体素子を構成要素の一とする回路が形成されるから、半導体素子単独では達成できない機能を一つの半導体パッケージで実現できる。この回路はパッケージ化により保護されるので、衝撃などに強く、故障しにくい。

（１４）また本発明は、上記構成の半導体パッケージにおいて、前記回路がＲＦ増幅回路、周波数選局回路、及び周波数変換回路であることを特徴としている。

この構成によると、回路がＲＦ増幅回路、周波数選局回路、及び周波数変換回路であり、電子チューナの回路基幹部分がパッケージ化された。これにより、電子チューナの製作が容易になり、また機構的に堅牢化できる。

（１５）また本発明は、上記構成の半導体パッケージにおいて、前記回路がＲＦ増幅回路、周波数選局回路、周波数変換回路、及び信号復調回路であることを特徴としている。

この構成によると、回路がＲＦ増幅回路、周波数選局回路、周波数変換回路、及び信号復調回路であり、電子チューナの回路基幹部がパッケージ化された。これにより、電子チューナの製作が容易になり、また機構的に堅牢化できる。

本発明によると、絶縁物質製基板の一面に形成された凹所の底面の印刷配線に半導体素子をボンディングしてパッケージ化するから、半導体素子の形態を問わずパッケージ化できるうえ、印刷配線は凹所内面に沿って基板周縁部まで延び、この周縁部に形成された外部接続用端子部に接続するものであるから、半導体パッケージの完成品を裏返せば、そのまま表面実装できる。そして、前記凹所の反対側にあたる基板面にも凹所を形成し、基板の両面とも配線部として利用することにより、半導体パッケージの単位投影面積当たりの回路要素密度を増し、同じ回路構成を投影面積の小さい半導体パッケージで実現できる。

以下、本発明の実施形態を図に基づき説明する。

第１実施形態を図１−図６に示す。図１は半導体パッケージの外観斜視図、図２は半導体パッケージの裏面図、図３は半導体パッケージを裏面を上にして置いた状態の垂直断面図、図４は図３の状態の半導体パッケージに樹脂を注入した状態を示す垂直断面図、図５は完成状態の半導体パッケージを他の基板に実装した状態を示す垂直断面図、図６は本発明に係る半導体パッケージを含む電子チューナの概略構成を示す正面図である。

半導体パッケージ１は基板１０をベースとして組み立てられる。基板１０は単なる平板状ではなく、三次元形状であることに意義を有する、いわゆる三次元基板（立体基板）と称せられるものであり、絶縁性且つ耐熱性の素材、例えば熱硬化性樹脂やセラミックなどにより形成される。基板１０は偏平な直方体形状を有する。本明細書においては、他の基板への装着時、他の基板に接する側の面を「裏面」、その反対側の面を「表面」と定義する。

基板１０の裏面には凹所１１が形成される。凹所１１は基板１０の平面形状と相似の平面形状を有する浅い窪みである。凹所１１の深さは一様ではなく、底面（図３の姿勢で置いたときに底となる面）の所定箇所には後述する半導体素子を着座させる浅い窪み１２が形成されている。また凹所１１の内周壁には、全周にわたり、凹所底面より一段高く、基板１０の裏面より一段低くなった階段状の段部１３が形成されている。段部１３は樹脂注入の目安となる標識部として機能する。

基板１０の裏面側の周縁部にはフランジ部１４が形成されている。フランジ部１４の裏面は、基板１０の凹所１１以外の箇所の裏面と面一状態で連続し、額縁状の平面部１５を形成する。基板１０はこの平面部１５をもって他の基板に面接触する。

凹所１１の内面には所定パターンの印刷配線１６が施される。図２にはその一部が示されている。印刷配線１６を施す領域は凹所１１の内面全体である。すなわち底面をはじめとして、段部１３の垂直面及び水平面、段部１３と平面部１５の間の垂直面まで含む。

平面部１５には印刷配線１６を外部に接続するための端子部１７が形成される。端子部１７は、平面部１５の四辺を利用し、印刷配線１６の接続に必要な数だけ設けられている。印刷配線１６は凹所１１の内面に沿って基板１０の周縁部まで延び、端子部１７に接続する。端子部１７は平面部１５をはみ出して基板１０の外周側面、より具体的にはフランジ部１４の外周側面にまで回り込む形になっている。なお印刷配線１６も端子部１７もメタライズ法で形成したうえでメッキを施したものである。

半導体パッケージ１の向きを知る手がかりとするため、基板１０の１箇所の角部には他の角部にない特異形状を持たせる。本実施形態ではフランジ部１４の１箇所の角部に形成した面取り部１８が特異形状となっている。

基板１０の表面には、端子部１７を回避した箇所にメッキが施される。このメッキの目的は電磁シールドである。

上記のように形成した基板１０を、図３のように、裏面を上に向けた状態で置く。そして半導体素子２０を、それが割り当てられた窪み１２に、ボンディングパッド２１を上に向けて接着剤で固定する。そして、ボンディングパッド２１と印刷配線１６とを金属細線２２でワイヤボンディングする。

ワイヤボンディングでなく、ダイボンディングで半導体素子２０と印刷配線１６との接続を行うことも可能である。この場合には印刷配線１６を窪み１２の中まで引き回すとともに、半導体素子２０の下面には接続用の金属バンプを形成しておく。

印刷配線１６には半導体素子２０以外の電子部品２３も実装され、半導体素子２０を構成要素の一とする回路が形成される。この実施形態では、ＲＦ増幅回路、周波数選局回路、及び周波数変換回路という、電子チューナの基幹回路が形成される。これらの回路に加え、信号復調回路を形成してもよい。

半導体素子２０及びその他の電子部品２３の実装完了後、図４に示すように凹所１１に樹脂（封止用の合成樹脂）２４を注入する。樹脂２４は段部１３の水平面の高さまで注ぐ。ここまで注ぐと、金属細線２２は完全に樹脂２４の中に沈み、樹脂２４によって保護される。なおかつ、樹脂２４の注入をこのラインまでに留めておけば、樹脂２４が基板１０の底面を越えて盛り上がることがない。すなわち平面部１５と他の基板との密着が樹脂２４によって阻害されることがない。

樹脂注入の目安となる段部１３は、本実施形態では凹所１１の内周壁の全周にわたり設けたが、凹所１１の四辺の中央部のみに設ける、あるいは凹所１１の各隅部のみに設けるといった構成も可能である。一つの辺、あるいは一つの隅に段部１３を設けただけでは、基板１０が傾いて樹脂２４の深さに差が生じるような場合、そのチェックが困難なので、凹所１１全体にわたり樹脂２４の深さを把握できるよう、四辺及び／又は四隅に配置するのが望ましい。段部１３に代え、凹所１１の内周壁に目印のラインを形成しておいてもよい。

樹脂２４が固化すれば半導体パッケージ１の完成である。図５のように、基板１０の裏面が下、表面が上になるように半導体パッケージ１を裏返せば、他の基板（ここではチューナ基板３１）にそのまま表面実装することができる。部品実装機は自身の備える視覚認識機能によりフランジ部１４の面取り部１８を認識できるので、半導体パッケージ１が間違った向きで置かれることもない。

半導体パッケージ１をチューナ基板３１の上に置いた後、半田リフローや溶融半田浴など周知の手法で端子部１７とチューナ基板３１上の印刷配線を半田付けする。端子部１７は平面部１５からフランジ部１４の外周側面に回り込む形で設けられているから、平面同士のなすコーナー部に半田が溜まる。これにより半田付面積を十分に確保し、接続を確実なものとすることができる。

半導体パッケージ１をチューナ基板３１に実装した後は、基板１０の表面に施したメッキが電磁波を遮断する。そのため別部品を用いることなく電磁シールドを行うことができる。

図６に示すのは半導体パッケージ１を実装したチューナ基板３１を主たる要素とする電子チューナ３０である。チューナ基板３１を枠状のシャーシアングル３２に入れ、シールド板３３で蓋をする。シャーシアングル３２の一側面から突出した接続端子３４及び取付ピン３５をメイン基板３６に挿入する。３７は入力コネクタである。

図２７に従来の電子チューナを示す。従来の電子チューナ１３０では、素子単体をパッケージ化した半導体パッケージ１２０を他の電子部品１２３と共にチューナ基板１３１に実装し、チューナ基板１３１上でＲＦ増幅回路、周波数選局回路、周波数変換回路、信号復調回路などの回路を形成していた。そのためチューナ基板１３１を組み立てるのに多くの工数を要し、完成状態のチューナ基板１３１も構成が複雑になっていた。またシールド板１３３で蓋をするといっても、シャーシアングル１３２を完全に密閉することは難しく、シャーシアングル１３２の中に塵埃や排気ガスなどが侵入して回路に害を与えていた。

これに対し本発明に係る半導体パッケージ１を用いて組み立てられる電子チューナ３０は、半導体パッケージ１を組み立てる際に回路形成が済んでいるので、組立工数を大幅に削減できる。また回路部分は半導体パッケージ１に封止されているので塵埃や排気ガスなどの影響を受けにくく、動作が安定する。チューナ基板３１の構成が簡素化され、振動などに対する耐久性も向上する。

本発明の第２実施形態を図７に示す。図７は図１と同様の外観斜視図である。

第１実施形態では、基板１０の向きを知る手がかりとするため、フランジ部１４の１箇所の角部に面取り部１８を形成していた。本実施形態では、面取り部１８に代え、フランジ部１４の１辺の端に平面形状半円形の窪み１９を形成し、これを特異形状とする。

本発明の第３実施形態を図８に示す。図８は図２と同様の裏面図である。

第１実施形態では、半導体素子２０の辺は基板１０の辺と平行に配置されていた。印刷配線１６の各ラインが基板１０の辺と平行であればこのような配置が適切であるが、印刷配線１６を常にこのように形成できる訳ではない。場合によっては基板１０の辺に対しラインを斜めにせざるを得ない場合もある。そのような場合には、図８のように半導体素子２０も斜めに配置することにより、配線距離の短い、無理のない配線構成とすることができる。

本発明の第４実施形態を図９−図１２に示す。図９は半導体パッケージの垂直断面図、図１０は図９の半導体パッケージに樹脂を注入した状態を示す垂直断面図、図１１は半導体パッケージの表面図、図１２は半導体パッケージの裏面図である。

第４実施形態では、基板１０の表面にも凹所が形成されている。識別のため、裏面側の凹所は第１凹所１１、表面側の凹所は第２凹所１１ａとする。

第２凹所１１ａの内周壁には、全周にわたり、凹所底面より一段高く、基板１０の表面より一段低くなった階段状の段部１３ａが形成されている。段部１３ａは樹脂注入の目安となる標識部として機能する。

第２凹所１１ａの内面には所定パターンの印刷配線１６ａが施される。図１１にはその一部が示されている。印刷配線１６ａを施すのは第２凹所１１ａの底面だけである。印刷配線１６ａには電子部品２３が実装される。

基板１０には、第１凹所１１と第２凹所１１ａを連絡するスルーホール２５が所定箇所に形成される。印刷配線１６ａはスルーホール２５を通じて第１凹所１１に入り込み、第１凹所１１の中を引き回されて端子部１７に接続する。印刷配線１６ａをこのように直接端子部１７に接続する方式の他、印刷配線１６のいずれかの部分に接続し、印刷配線１６を経由して端子部１７に接続する方式も可能である。

印刷配線１６、１６ａに対する半導体素子２０のボンディングと電子部品２３の実装が完了した後、第１凹所１１と第２凹所１１ａに樹脂を注入する。樹脂２４の注入は、第１凹所１１にあっては段部１３の水平面の高さまで、第２凹所１１ａにあっては段部１３ａの水平面の高さまでである。

第１凹所１１と第２凹所１１ａのそれぞれで樹脂２４が固化すれば半導体パッケージ１の完成である。これまでの実施形態と同様、基板１０の裏面を下にして他の基板に表面実装する。

このように基板１０の表裏両面とも配線部として利用することにより、半導体パッケージ１の単位投影面積当たりの回路要素密度を増すことができる。言い換えれば狭い面積の中に多数の素子や部品を配置することが可能になり、基板の小型化、ひいてはその基板を搭載する電子機器の小型化に貢献する。

なお段部１３ａは、第２凹所１１ａの内周壁の全周に設けるのでなく、第２凹所１１ａの四辺の中央部のみ、あるいは凹所１１の各隅部のみに設けておいてもよい。段部１３ａに代え、第２凹所１１ａの内周壁に目印のラインを形成しておいてもよい。

本発明の第５実施形態を図１３−図１６に示す。図１３は半導体パッケージの垂直断面図、図１４は図１３の半導体パッケージに樹脂を注入した状態を示す垂直断面図、図１５は半導体パッケージの表面図、図１６は半導体パッケージの裏面図である。

第５実施形態は第４実施形態に次のような改変を加えたものである。すなわち第４実施形態では第１凹所１１の中に２個の半導体素子２０が配置されていたが、第５実施形態では、そのうちの１個が第２凹所１１ａに移され、印刷配線１６ａに対しワイヤボンディングされている。同一平面に２個の半導体素子２０が並べる必要がなくなったので、その分基板１０を第４実施形態よりも小型化できた。

このように基板１０の両面とも半導体素子２０の配置に利用することにより、半導体パッケージ１の単位投影面積当たりの半導体素子密度を増すことができる。言い換えれば狭い面積の中に多数の半導体素子を配置することが可能になり、基板の小型化、ひいてはその基板を搭載する電子機器の小型化に貢献する。

本発明の第６実施形態を図１７−図２０に示す。図１７は半導体パッケージの外観斜視図、図１８は半導体パッケージの垂直断面図、図１９は半導体パッケージの表面図、図２０は部分拡大垂直断面図である。

第４、第５実施形態の場合、第２凹所の樹脂２４が固化してから、端子部１７を回避する形で基板１０の表面にメッキを施して電磁シールドとすることができる。第６実施形態では、メッキでなく、金属製の蓋により電磁シールドを行う。なお第６実施形態のベースとなっているのは第５実施形態の半導体パッケージ１である。

基板１０の表面には、端子部１７を回避した箇所に、金属製の蓋２６がかぶせられる。蓋２６は、その四辺の各中央部に、基板１０に対する嵌合案内となる脚部２６ａを備えている。基板１０の側には脚部２６ａを受け入れる凹部２７が形成される。蓋２６の内面四隅には垂下片２６ｂが形成され（図１８、２０参照）、この垂下片２６ｂは基板１０の表面四隅に形成された接続パッド２８（図１９、２０参照）に半田付などの手段で電気的に接続される。接続パッド２８は接地ラインに接続されている。

このように金属製の蓋２６を用いることにより、半導体パッケージ１の電磁シールド態勢を万全のものとすることができる。なお蓋２６の１箇所の角部に他の角部にない特異形状を持たせることにより、この角部を目印に蓋２６を正しい向きで装着できる。第６実施形態では蓋２６の表面に、１箇所の角部にだけ円形のマーク２６ｃを印刷し、この角部を特異形状を備えた角部としている。マーク２６ｃは印刷でなくエンボス加工で形成することもできるし、円形の穴を打ち抜いてマーク２６ｃとすることもできる。

ちなみに第６実施形態では、印刷配線１６ａの端に配線それ自体よりも幅の広いパッド２９が形成され、ワイヤボンディングがやりやすくなっている。このような幅広パッドの技術は第１凹所１１の印刷配線１６にも応用できるし、他の実施形態の印刷配線にも応用できる。

本発明の第７実施形態を図２１−図２３に示す。図２１は半導体パッケージの垂直断面図、図２２は半導体パッケージの表面図、図２３は部分拡大垂直断面図である。

第７実施形態では、接続パッド２８を段部１３ａの水平面に形成し、それに合わせて垂下片２６ｂの位置を変えた。この構成によれば、基板１０の表面より一段と低くなった段部１３ａの上に垂下片２６ｂが移るので、基板１０の表面からの蓋２６の持ち上がりを小さくでき、半導体パッケージ１の高さを第６実施形態よりも低くすることができる。

本発明の第８実施形態を図２４−図２６に示す。図２４は半導体パッケージの垂直断面図、図２５は半導体パッケージの表面図、図２６は部分拡大垂直断面図である。

第８実施形態では、蓋２６は第２凹所１１ａの中にはまり込む形状となっている。基板１０の上に蓋２６がかぶさらないので、半導体パッケージ１の高さを第７実施形態よりもさらに低くすることができる。

以上、本発明の各実施形態につき説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。

本発明は電子機器用の半導体パッケージ全般に利用可能である。

本発明の第１実施形態に係る半導体パッケージの外観斜視図 半導体パッケージの裏面図 半導体パッケージの垂直断面図 樹脂注入後の半導体パッケージの垂直断面図 完成した半導体パッケージを他の基板に実装した状態を示す垂直断面図 本発明に係る半導体パッケージを用いて構成した電子チューナの概略正面図 本発明の第２実施形態に係る半導体パッケージの外観斜視図 本発明の第３実施形態に係る半導体半導体パッケージの裏面図 本発明の第４実施形態に係る半導体パッケージの垂直断面図 第４実施形態の半導体パッケージの樹脂注入後の垂直断面図 第４実施形態の半導体パッケージの表面図 第４実施形態の半導体パッケージの裏面図 本発明の第５実施形態に係る半導体パッケージの垂直断面図 第５実施形態の半導体パッケージの樹脂注入後の垂直断面図 第５実施形態の半導体パッケージの表面図 第５実施形態の半導体パッケージの裏面図 本発明の第６実施形態に係る半導体パッケージの外観斜視図 第６実施形態の半導体パッケージの樹脂注入後の垂直断面図 第６実施形態の半導体パッケージの表面図 第６実施形態の半導体パッケージの部分拡大垂直断面図 本発明の第７実施形態に係る半導体パッケージの樹脂注入後の垂直断面図 第７実施形態の半導体パッケージの表面図 第７実施形態の半導体パッケージの部分拡大垂直断面図 本発明の第８実施形態に係る半導体パッケージの樹脂注入後の垂直断面図 第８実施形態の半導体パッケージの表面図 第８実施形態の半導体パッケージの部分拡大垂直断面図 従来の電子チューナの概略正面図

符号の説明

１ 半導体パッケージ
１０ 基板
１１ 凹所（第１凹所）
１１ａ 第２凹所
１３、１３ａ 段部（標識部）
１４ フランジ部
１５ 平面部
１６、１６ａ 印刷配線
１７ 端子部
１８ 面取り部（特異形状）
１９ 窪み（特異形状）
２０ 半導体素子
２１ ボンディングパッド
２２ 金属細線
２３ 電子部品
２４ 樹脂
２５ スルーホール
２６ 蓋
３０ 電子チューナ
３１ チューナ基板
３２ シャーシアングル
３３ シールド板
３６ メイン基板

Claims (15)

1. 絶縁物質製基板の一面に形成された凹所の底面の印刷配線に半導体素子をボンディングしてなる半導体パッケージにおいて、
   前記印刷配線は前記凹所の内面に沿って前記基板の周縁部まで延び、この周縁部に形成された外部接続用端子部に接続することを特徴とする半導体パッケージ。
2. 前記基板の周縁部には他の基板に面接触する額縁状の平面部が設けられており、この平面部に前記端子部が形成されることを特徴とする請求項１に記載の半導体パッケージ。
3. 前記端子部が、前記平面部をはみ出して基板の外周側面にまで回り込む形で形成されることを特徴とする請求項２に記載の半導体パッケージ。
4. 前記凹所に樹脂を注入して前記半導体素子を封止することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
5. 前記凹所内に、樹脂注入の目安となる標識部が形成されることを特徴とする請求項４に記載の半導体パッケージ。
6. 前記凹所の反対側にあたる基板面に凹所を形成し、前者の凹所を第１凹所、後者の凹所を第２凹所とし、第２凹所の底面にも印刷配線を形成するとともに、この第２凹所の印刷配線は、基板に設けたスルーホールを通じて前記外部接続用端子部に接続することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。
7. 前記第２凹所の印刷配線に半導体素子をボンディングすることを特徴とする請求項６に記載の半導体パッケージ。
8. 前記第１凹所及び第２凹所に樹脂を注入して前記半導体素子を封止することを特徴とする請求項７に記載の半導体パッケージ。
9. 前記第１凹所及び第２凹所内に、樹脂注入の目安となる標識部が形成されることを特徴とする請求項８に記載の半導体パッケージ。
10. 前記基板表面には、前記端子部を回避した箇所にメッキが施されることを特徴とする請求項１〜９のいずれか１項に記載の半導体パッケージ。
11. 前記基板表面には、前記端子部を回避した箇所に金属製の蓋がかぶせられることを特徴とする請求項１〜９のいずれか１項に記載の半導体パッケージ。
12. 前記基板の１箇所の角部には他の角部にない特異形状を持たせることを特徴とする請求項１〜１１のいずれか１項に記載の半導体パッケージ。
13. 前記印刷配線上に、前記半導体素子を構成要素の一とする回路が形成されることを特徴とする請求項１〜１２のいずれか１項に記載の半導体パッケージ。
14. 前記回路がＲＦ増幅回路、周波数選局回路、及び周波数変換回路であることを特徴とする請求項１３に記載の半導体パッケージ。
15. 前記回路がＲＦ増幅回路、周波数選局回路、周波数変換回路、及び信号復調回路であることを特徴とする請求項１３に記載の半導体パッケージ。

Images