JP2020064970A - トレンチキャパシタおよびトレンチキャパシタの製造方法 - Google Patents
トレンチキャパシタおよびトレンチキャパシタの製造方法 Download PDFInfo
- Publication number
- JP2020064970A JP2020064970A JP2018195738A JP2018195738A JP2020064970A JP 2020064970 A JP2020064970 A JP 2020064970A JP 2018195738 A JP2018195738 A JP 2018195738A JP 2018195738 A JP2018195738 A JP 2018195738A JP 2020064970 A JP2020064970 A JP 2020064970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base material
- trench capacitor
- trench
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000463 material Substances 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 101
- 239000002184 metal Substances 0.000 claims abstract description 99
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 40
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 180
- 239000011241 protective layer Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 22
- 239000010408 film Substances 0.000 description 19
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 238000000605 extraction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052718 tin Inorganic materials 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polysilicon Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- SEQDDYPDSLOBDC-UHFFFAOYSA-N Temazepam Chemical compound N=1C(O)C(=O)N(C)C2=CC=C(Cl)C=C2C=1C1=CC=CC=C1 SEQDDYPDSLOBDC-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- SRLSISLWUNZOOB-UHFFFAOYSA-N ethyl(methyl)azanide;zirconium(4+) Chemical compound [Zr+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C SRLSISLWUNZOOB-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】単位面積あたりの発生容量を向上させることができるキャパシタを提供する。【解決手段】トレンチキャパシタ１において、一又は複数の第１金属層２２ａ１〜２２ａ４と、一又は複数の第１金属層と積層方向に交互に積層された一又は複数の第２金属層２２ｂ１〜２２ｂ３と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材２２と、導電性基材の上面及び一又は複数のトレンチを画定する壁面を被覆する誘電体層２１と、誘電体層を被覆する上部電極層２３と、を備える。一又は複数のトレンチの各々には、積層方向と垂直な方向に凹む一又は複数の凹部が設けられている。【選択図】図３
Description
本発明は、新規のトレンチキャパシタおよび当該トレンチキャパシタの製造方法に関する。
キャパシタの一種として薄膜キャパシタが知られている。薄膜キャパシタは、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる。ＭＩＭ構造体は、誘電体からなる誘電体層と導体からなる電極層とが交互に積層された積層体である。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された絶縁性の基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に伸びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積あたりの容量を向上させることができる。
従来のトレンチキャパシタとして、特開平６−２０４４０３号公報及び特開２００８−２５１９７２号公報が知られている。
トレンチキャパシタにおいては、ＭＩＭ構造体が基材の厚さ方向にも延伸していることからＭＩＭ構造体の電極層における電流経路が長くなる。その結果、トレンチキャパシタでは、等価直列抵抗（ＥＳＲ）が大きくなるという問題がある。この問題に対処するために、導電性材料から成る基材を有するキャパシタが特開２００３−０４５７３９号公報及び国際公開第２０１７／０２６３１６号により提案されている。これらのキャパシタにおいては、絶縁性の基材の表面に薄い下部電極層を設ける代わりに基材自体を導電性とすることで電流経路の断面積が大きくなるためＥＳＲを低減することができる。
導電性基材を有するキャパシタにおいても単位面積あたりの発生容量のさらなる向上が求められる。
本開示の目的の一つは、導電性基材を有するキャパシタにおいて単位面積あたりの発生容量を向上させることである。
一実施形態によるトレンチキャパシタは、一又は複数の第１金属層と、前記一又は複数の第１金属層と積層方向に交互に積層された一又は複数の第２金属層と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材と、前記導電性基材の前記上面及び前記一又は複数のトレンチを画定する壁面を被覆する誘電体層と、前記誘電体層を被覆する電極層と、を備える。当該実施形態において、前記一又は複数のトレンチの各々には、前記積層方向と垂直な方向に凹む一又は複数の凹部が設けられている。
一実施形態において、前記一又は複数の凹部は、前記一又は複数の第２金属層に設けられる。
一実施形態において、前記第１金属層は、前記第２金属層とは異なる材料から成る。
一実施形態において、前記一又は複数の第１金属層は、前記導電性基材の最下層となる最下層第１金属層を含む。
一実施形態によるトレンチキャパシタは、前記導電性基材の下に設けられた絶縁基材をさらに備える。当該実施形態において、前記一又は複数のトレンチと前記絶縁基材との間に、前記最下層第１金属層が設けられる。
一実施形態において、前記一又は複数の第１金属層は、前記導電性基材の最上層となる最上層第１金属層を含む。
一実施形態によるトレンチキャパシタは、前記電極層を被覆する他の誘電体層と、前記他の誘電体層を被覆する他の電極層と、をさらに備える。
一実施形態による電子部品は、上記のトレンチキャパシタの少なくとも一つを含む。
一実施形態によるトレンチキャパシタの製造方法は、絶縁基材の上に一又は複数の第１金属層と一又は複数の第２金属層とを積層方向において交互に積層して積層体を作成する工程と、前記積層体に前記積層方向に延びる一又は複数のトレンチを設ける工程と、前記トレンチに前記積層方向と垂直な方向に凹む一又は複数の凹部を設けることにより導電性基材を形成する工程と、前記導電性基材の上面及び前記一又は複数のトレンチを画定する壁面に誘電体層を形成する工程と、前記誘電体層の上に電極層を形成する工程と、を備える。
一実施形態において、前記一又は複数の凹部を設ける工程は、ウェットエッチングにより前記第２金属層を選択的に除去する工程を含む。
本発明の実施形態によれば、導電性基材を有するキャパシタにおいて単位面積あたりの発生容量を向上させることであるができる。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。
図１から図３を参照して一実施形態によるキャパシタ１について説明する。これらの図に示されているキャパシタ１は、ＭＩＭ構造体を有するトレンチキャパシタである。このＭＩＭ構造体が容量を発生させる。図１は、トレンチキャパシタ１の模式的な斜視図であり、図２は、トレンチキャパシタ１の模式的な平面図であり、図３は、トレンチキャパシタ１をＩ−Ｉ線で切断した断面を模式的に示す断面図である。
図示のように、一実施形態によるトレンチキャパシタ１は、絶縁性基材１０と、絶縁性基材１０の上に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。
トレンチキャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。
図１から図３には、互いに直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてトレンチキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、トレンチキャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてトレンチキャパシタ１及びその構成部材の上下方向に言及する際には、図３の上下方向を基準とする。つまり、文脈上別に解される場合を除き、Ｚ軸の正方向がトレンチキャパシタ１の上方向とされ、Ｚ軸の負方向がトレンチキャパシタ１の下方向とされる。
一実施形態において、絶縁性基材１０は、Ｓｉなどの絶縁材料から成る。一実施形態において、絶縁性基材１０は、概ね板状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ〜５００μｍとされる。本明細書において具体的に示される絶縁性基材１０の寸法は例示に過ぎず、絶縁性基材１０は任意の寸法をとることができる。
図３に示されているように、絶縁性基材１０の上面には、ＭＩＭ構造体２０が設けられている。ＭＩＭ構造体２０は、導電性基材２２と、誘電体層２１、電極層２３と、を備える。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、導電性基材２２、誘電体層２１、及び電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、電極層２３の上に設けられた誘電体層２１とは別の誘電体層と、この誘電体層の上に設けられた電極層２３とは別の電極層と、を備えることができる。この場合、電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。ＭＩＭ層の数は特に限定されない。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、導電性基材２２により近い側を「下」とし、導電性基材２２からより遠い側を「上」として説明がなされることがある。
導電性基材２２は、一又は複数の第１金属層と、この一又は複数の第１金属層と積層方向に交互に積層された一又は複数の第２金属層とを有する。図示の実施形態では、４層の第１金属層２２ａ１〜２２ａ４と３層の第２金属層２２ｂ１〜２２ｂ３とが交互に積層されている。図示の実施形態においては、積層方向はＺ方向である。この導電性基材２２において、第１金属層２２ａ１が最下層に設けられており、第１金属層２２ａ４が最上層に設けられている。第１金属層２２ａ１〜２２ａ４のうち最下層に設けられる層を最下層第１金属層ということがある。第１金属層２２ａ１は、最下層第１金属層の例である。第１金属層２２ａ１〜２２ａ４のうち最上層に設けられる層を最上層第１金属層ということがある。第１金属層２２ａ４は、最上層第１金属層の例である。第１金属層は４層より多い数または少なく数だけ積層されてもよい。第２金属層は３層よりも多い数または少ない数だけ積層されてもよい。第１金属層２２ａ１〜２２ａ４を互いに区別する必要がない場合には、これらを総称して第１金属層２２ａと呼ぶことがある。第２金属層２２ｂ１〜２２ｂ３を互いに区別する必要がない場合には、これらを総称して第２金属層２２ｂと呼ぶことがある。第１金属層２２ａ１〜２２ａ４及び第２金属層２２ｂ１〜２２ｂ３の厚さ（Ｚ方向寸法）は、例えば、０．０１μｍ〜１００μｍとされる。
第１金属層２２ａ及び第２金属層２２ｂは、いずれも導電性に優れた金属材料からなる。第１金属層２２ａは、第２金属層２２ｂの材料とは異なる材料から形成される。後述するように、導電性基材２２に形成されるトレンチの壁面は、ウェットエッチングによりエッチングされる。第１金属層２２ａのウェットエッチング速度（以下、「第１エッチング速度」ということがある。）は、第２金属層２２ｂのウェットエッチング速度（以下、「第２エッチング速度」ということがある。）と異なる。一実施形態においては、第２エッチング速度が第１エッチング速度よりも大きい。一実施形態において、第２エッチング速度の第１エッチング速度に対する比は、５：１以上が望ましく、２０：１以上がさらに望ましく、１００：１以上であることがさらに望ましい。第１金属層２２ａ及び第２金属層２２ｂの材料は、（１）Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｗ、Ｒｕ、Ｃｏ、Ｎｉ、Ｓｎ、Ｃｒ、Ｚｎ、Ｔｉ、Ａｌ、及びこれら以外の金属材料、（２）ポリシリコン等のＳｉ化合物、（３）ＴｉＮ、ＺｒＮ、及びこれら以外の窒化物、並びに（４）ＩＴＯ、ＳｒＲｕＯ３、及びこれら以外の酸化物から成る群より、第２エッチング速度が第１エッチング速度よりも大きいという条件を満たすように選択されてもよい。
第１金属層２２ａ及び第２金属層２２ｂは、メッキ法、スパッタリング法、真空蒸着法、ＣＶＤ法、ＡＬＤ法、ＰＬＤ法、ＭＢＥ法、及びこれら以外の公知の成膜手法を用いて絶縁性基材１０の上に設けられる。
導電性基材２２には、その上面２２ｃから第１金属層２２ａ及び第２金属層２２ｂの積層方向に延びる一又は複数のトレンチ１１が設けられる。図示の実施形態では、９つのトレンチ１１が設けられている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って伸びる辺とＹ軸方向に沿って伸びる辺とで画定されるほぼ正方形となるように形成されている。トレンチ１１の数及び形状には制限がない。
一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向又はＹ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の深さ）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ〜５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ〜１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状を取ることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。一実施形態において、トレンチ１１のＺ方向における底面と絶縁性基材１０との間には最下層第１金属層２２ａ１が設けられる。他の実施形態において、トレンチ１１は、導電性基材２２を上面２２ｃから下面（符号省略）まで貫通している。
トレンチ１１は、例えば導電性基材２２の上面２２ｃにトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該導電性基材２２をエッチングすることで形成され得る。導電性基材２２のエッチング加工は、深掘りＲＩＥ（深掘り反応性エッチング）などの反応性イオンエッチング法により行われ得る。
図示の実施形態において、９つのトレンチの各々には、積層方向と垂直な方向（すなわち、ＸＹ平面に延びる方向）に凹む凹部１１ａが設けられている。この凹部１１ａは、その深さが１ｎｍ〜１０μｍとされる。トレンチ１１に形成された凹部１１ａの深さは、当該トレンチ１１を画定する積層方向に延びる壁面から凹部１１ａの最も深い位置までの距離とすることができる。
一実施形態において、凹部１１ａは、トレンチ１１に露出している第２金属層２２ｂをウェットエッチングでエッチングすることにより形成される。上記のように、第２金属層２２ｂのウェットエッチング速度である第２エッチング速度は第１金属層２２ａのウェットエッチング速度である第１エッチング速度よりも大きいので、トレンチ１１を画定するＺ方向に延びる壁面から第２２金属層２２ｂが選択的に除去される。
一実施形態においては、図示のように、導電性基材２２の上面２２ｃ及び導電性基材２２に設けられたトレンチ１１内に誘電体層２１が設けられる。誘電体層２１は、トレンチ１１内において、当該トレンチ１１を画定する壁面に沿って延びる。誘電体層２１は、トレンチ１１内の積層方向に延びる壁面及び凹部１１ａを画定する壁面の両方に設けられる。誘電体層２１は、導電性基材２２の上面２２ｃ及びトレンチ１１及び凹部１１ａに追従する形状を有するように設けられる。
一実施形態において、誘電体層２１は、例えばジルコニア（ＺｒＯ2）を主成分とする。誘電体層２１は、ジルコニアと第２成分（例えば、Ｈ，Ｃ，Ｎ，Ｆ，Ｐ，Ｃｌなどプリカーサ由来の不純物）との固溶体であってもよい。
誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。一実施形態において、誘電体層２１の膜厚は、絶縁耐性を確保するために１０ｎｍ以上とされる。誘電体層２１の膜厚が大きくなると、キャパシタ１の単位面積あたりの発生容量が低下してしまう。そこで、一実施形態において、誘電体層２１の膜厚は、５００ｎｍ以下とされる。
電極層２３は、誘電体層２１を被覆するように設けられる。電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。電極層２３は、その膜厚が例えば５ｎｍ〜１０００ｎｍとなるように形成される。電極層２３の膜厚が１０００ｎｍを越えると、大きな残留応力が生じるため、電極層２３の厚さの上限は例えば１０００ｎｍとされる。
電極層２３の材料は、導電性基材２２の材料と同じであってもよい。例えば、電極層２３の材料は、（１）Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｗ、Ｒｕ、Ｃｏ、Ｎｉ、Ｓｎ、Ｃｒ、Ｚｎ、Ｔｉ、Ａｌ、及びこれら以外の金属材料、（２）ポリシリコン等のＳｉ化合物、（３）ＴｉＮ、ＺｒＮ、及びこれら以外の窒化物、（４）並びにＩＴＯ、ＳｒＲｕＯ3、及びこれら以外の酸化物から成る群より選択される。
続いて、保護層４０について説明する。保護層４０は、外部から受ける衝撃などの機械的ダメージからＭＩＭ構造体２０を保護するため、また、トレンチ１１が設けられている導電性基材２２の機械的強度を保つためにＭＩＭ構造体２０を覆うように設けられる。保護層４０は、第１保護層４０ａと第２保護層４０ｂとを有する。
第１保護層４０ａは、ＭＩＭ構造体２０を被覆するように設けられる。第１保護層４０ａは、導電性基材２２の表面にある電極層３０を被覆するように設けられる。第１保護層４０ａは、トレンチ１１及び凹部１１ａの内部にも設けられているので、ＭＩＭ構造体２０の機械的強度を向上させることができる。
第２保護層４０ｂは、第１保護層４０ａの上面及び導電性基材２２の側面２２ｄに設けられる。第２保護層４０ｂは、導電性基材２２及び第１保護層４０ａを被覆するように設けられる。
第１保護層４０ａ及び第２保護層４０ｂの材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。第１保護層４０ａは、例えば、ＣＶＤ法により、導電性基材２２の上面２２ｃ、トレンチ１１内、及び凹部１１ａ内に充填される。トレンチ１１及び凹部１１ａは、第１保護層４０ａによって完全に充填される必要はなく、トレンチ１１内及び凹部１１ａ内には空隙があってもよい。第２保護層４０ｂは、例えば、ＣＶＤ法により導電性基材２２、第１保護層４０ａ、及び絶縁性基材１０を被覆するように設けられる。第２保護層４０ｂは、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成されてもよい。第２保護層４０ｂは、これ以外の任意の公知の方法により形成され得る。第２保護層４０ｂのうち第１保護層４０ａの上面に設けられている部位は、その膜厚が例えば２００ｎｍ〜５０００ｎｍとなるように形成される。一実施形態において、第２保護層４０ｂのうち第１保護層４０ａの上面に設けられている部位の膜厚は３０００ｎｍとされる。保護層４０の材料、膜厚、及び製法は、本明細書で明示的に説明されたものには限定されない。
第１保護層４０ａと第２保護層４０ｂとの間、第１保護層４０ａとＭＩＭ構造体２０との間、第２保護層４０ｂと導電性基材２２との間には、不図示のバリア層が設けられてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、第２保護層４０ｂから放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と第２保護層４０ｂとの間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、第２保護層４０ｂの上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、第２保護層４０ｂの上側に、金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３は、めっき法により形成されてもよい。外部電極２及び外部電極３の材料として、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕもしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田濡れ層の少なくとも一方が形成されてもよい。
第１保護層４０ａ及び第２保護層４０ｂのＹ軸負方向の端の近くには貫通孔４１が設けられており、Ｙ軸正方向の端の近くには貫通孔４２が設けられている。貫通孔４１及び貫通孔４２はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通するように設けられている。貫通孔４１には引出電極２ａが設けられ、貫通孔４２には引出電極３ａが設けられている。
引出電極２ａは、その上端が外部電極２に接続され、その下端がＭＩＭ構造体２０の電極層２３に接続される。引出電極３ａは、その上端が外部電極３に接続され、その下端が導電性基材２２に接続される。
引出電極２ａ，３ａの材料として、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕもしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。引出電極２ａ，３ａは、蒸着法、スパッタ法、めっき法、又はこれら以外の公知の方法により形成される。上記の外部電極２及び外部電極３に代えて引出電極２ａ及び引出電極３ａを外部電極として用いてもよい。
続いて、図４ａ〜図４ｊを参照して、一実施形態によるトレンチキャパシタの製造方法について説明する。まず、図４ａに示されているように、Ｓｉなどの絶縁材料から成る絶縁性基材１０を準備する。次に、図４ｂに示すように、絶縁性基材１０の上に第１金属層２２ａと第２金属層２２ｂとを交互に積層することで積層体１２２を作成する。図示の積層体１２２は、４層の第１金属層２２ａ（第１金属層２２ａ１〜第４金属層２２ａ４）と３層の第２金属層２２ｂとを有している。積層体１２２の最下層が第１金属層２２ａであり、積層体１２２の最上層が第１金属層２２ａ４である。
次に、この積層体１２２の上面１２２ａにトレンチ１１のパターンに対応する開口が形成されたマスクを設ける。このマスクは、図１に示されているトレンチ１１に対応する開口パターンを有する。当該マスクに形成されている複数の開口は、平面視において概ね正方形の形状に形成される。次に、このマスクが設けられた積層体１２２にエッチングを行うことにより、当該積層体１２２に複数のトレンチが形成される。このエッチングは、深掘りＲＩＥにより行われても良い。このようにして、積層体１２２に複数のトレンチ１１が形成される。トレンチ１１は、積層方向（Ｚ方向）に延びる壁面により画定されている。
次に、絶縁性基材１０からマスクを除去した後、このトレンチ１１が形成された積層体１２２をウェットエッチング溶液に浸漬させる。このウェットエッチング溶液を用いた場合に第２金属層２２ｂの第２エッチング速度は、第１金属層２２ａの第１エッチング速度よりも速くなるように、第１金属層２２ａ及び第２金属層２２ｂの材料が選択されている。これにより、図４ｄに示されているように、トレンチ１１の壁面１１ｂから第２金属層２２ｂ（第２金属層２２ｂ１〜第２金属層２２ｂ３が）選択的に除去され、トレンチ１１の壁面１１ｂに凹部１１ａが形成された導電性基材２２が得られる。この凹部１１ａは、積層方向（Ｚ方向）に対して垂直な方向に沿って延びている。すなわち、凹部１１ａは、ＸＹ平面に沿って延びている。
次に、図４ｅに示されているように、導電性基材２２の上面２２ｃ、複数のトレンチ１１の各々の内部、及び複数の凹部１１ａの各々の内部に誘電体層２１となるのジルコニア膜を成膜する。ジルコニア膜は、例えば、ＡＬＤ法により成膜される。ジルコニア膜の成膜のために、プリカーサとしてＴＥＭＡＺ（Ｔｅｔｒａｋｉｓ（ｅｔｈｙｌｍｅｔｈｙｌａｍｉｎｏ）ｚｉｒｃｏｎｉｕｍ）を使用し、反応ガスとしてＯ3を使用することができる。一実施形態において、成膜温度は、１００℃から３５０℃とされる。別の実施形態において、成膜温度は、１５０℃から２７５℃とされる。次に、誘電体層２１の上に電極層２３となるＴｉＮ膜を成膜する。この電極層２３となるＴｉＮ膜は、例えば、ＡＬＤ法により成膜される。ＴｉＮ膜の成膜のために、プリカーサとしてＴｉＣｌ4を使用し、反応ガスとしてＮＨ3を使用することができる。一実施形態において、成膜温度は、１００℃から４００℃とされる。次に、誘電体層２１の上に電極層２３を成膜する。電極層２３は、例えば、ＡＬＤ法により成膜される。このようにして、導電性基材２２、当該導電性基材２２を被覆する誘電体層２１、当該誘電体層２１を被覆する電極層２３が積層されたＭＩＭ構造体２０が作成される。
次に、図４ｆに示されているように、導電性基材２２の上面２２ｃ、トレンチ１１内、及び凹部１１ａ内に設けられているＭＩＭ構造体２０を被覆するように、ＣＶＤ法により、酸化シリコン（ＳｉＯ2）から成る第１保護層４０ａが設けられる。
次に、図４ｇに示されているように、Ｚ軸方向から視た平面視における絶縁性基材１０の周縁部において、絶縁性基材１０の上に積層されている導電性基材２２、誘電体層２１、電極層２３、及び第１保護層４０ａが除去される。これらの各層が除去されることにより、絶縁性基材１０の上面１０ａの一部（平面視における周縁部）が露出する。この各層の除去は、ドライエッチング及びウェットエッチングにより行うことができる。
次に、図４ｈに示されているように、露出している絶縁性基材１０の上面１０ａ及び第１保護層４０ａの上に第２保護層４０ｂが例えばＣＶＤ法により設けられる。
次に、図４ｉに示されているように、第２保護層４０ｂのＹ軸方向の両端の各々の近くに、第１保護層４０ａ及び第２保護層４０ｂを貫通する貫通孔４１，４２がそれぞれ設けられる。貫通孔４１，４２は、例えば、ドライエッチングにより形成される。
次に、図４ｊに示されているように、めっき法により貫通孔４１，４２の内部に引出電極２ａ，３ａがそれぞれ形成され、保護層４０の表面に外部電極２及び外部電極３が形成される。以上により、トレンチキャパシタ１が得られる。
図５を参照して、別の実施形態によるトレンチキャパシタ１について説明する。図５に示されているトレンチキャパシタ１は、図１〜図３に示されているトレンチキャパシタ１と、トレンチの形状が異なっている。図５に示されているトレンチキャパシタ１は、導電性基材２２に、平面視においてＸ軸方向に長い長方形形状のトレンチ１１１が３つ設けられている。トレンチ１１１の数は任意である。
図６を参照して、別の実施形態によるトレンチキャパシタ１について説明する。図６に示されているトレンチキャパシタ１は、図５に示されているトレンチキャパシタ１と、トレンチの形状が異なっている。図６に示されているトレンチキャパシタ１は、導電性基材２２に、平面視においてＹ軸方向に長い長方形形状のトレンチ２１１が５つ設けられている。トレンチ２１１の数は任意である。
図７を参照して、別の実施形態によるトレンチキャパシタ１について説明する。図７に示されているトレンチキャパシタ１は、図１〜図３に示されているトレンチキャパシタ１と、トレンチ１１の壁面に設けられている凹部が異なっている。図７に示されているトレンチキャパシタ１は、凹部３１１ａの積層方向に垂直な方向における深さが、図２及び図３に示されている凹部１１ａよりも深くなるように構成されている。エッチング溶液への浸漬時間を長くすること、又は、第２金属層２２ｂの材料として使用されるエッチング溶液におけるエッチング速度が速い材料を選択することで、凹部３１１ａの深さを凹部１１ａの深さよりも深くすることができる。図７の実施形態においては、あるトレンチ１１からＸ方向の一方に延びる凹部１１ａが、当該トレンチ１１にＸ方向おいて隣接するトレンチ１１からＸ方向の他方に延びる凹部１１ａと接続されている。言い換えると、凹部１１ａは、Ｘ方向において導電性基材２２を貫通する貫通孔となっている。
続いて、上記の実施形態が奏する作用効果について説明する。上記の一実施形態によるトレンチキャパシタ１においては、第１金属層２２ａと第２金属層２２ｂとが積層方向において積層された導電性基材２２に当該積層方向に延びるトレンチ１１が設けられており、このトレンチ１１の壁面１１ｂに当該積層方向と垂直な方向に延びる凹部１１ａが設けられている。これにより、トレンチ１１が延びる方向だけでなく、トレンチ１１が延びる方向と垂直な方向においても容量発生に寄与する部位の面積を大きくすることができる。従来のトレンチキャパシタにおいては、トレンチは一方向に延伸しているだけなので、トレンチの延伸方向以外の方向での面積の拡大はなされていない。上記の実施形態によれば、トレンチが一方向に延びている従来のトレンチキャパシタに比べて単位面積あたりの発生容量を大きくすることができる。
上記の一実施形態において、凹部１１ａは、第２金属層２２ｂに設けられている。トレンチキャパシタ１において、第１金属層２２ａと第２金属層２２ｂとが交互に積層されているので、凹部１１ａを第２金属層２２ｂに設けることにより、トレンチ１１の壁面１１ｂに凹凸構造を設けることができる。この凹凸構造により、容量を発生させるトレンチ１１の壁面１１ｂの面積を大きくすることができる。
上記の一実施形態において、第１金属層２２ａ１が導電性基材２２の最下層であり、この最下層第１金属層２２ａ１が絶縁性基材１０とトレンチ１１（の底面）との間に設けられている。これにより、導電性基材１２の下端付近の領域においてＸＹ平面に沿う方向においても、導電性基材２２を流れる電流経路の断面積を大きくすることができ、その結果、ＥＳＲを低減できる。
上記の一実施形態において、第１金属層２２ａ４が導電性基材２２の最上層となることから、引出電極２ａ及び引出電極３ａと導電性基材２２との接続面積を増やすことができる。これにより、引出電極２ａ及び引出電極３ａと導電性基材２２との間の電流経路において電流の流れる断面積を増やすことができ、その結果、ＥＳＲを低減できる。
上記の一実施形態において、ウェットエッチングにより第２金属層２２ｂを選択的に除去することができる。これにより、簡便な手法で、導電性基材を有するトレンチキャパシタの単位面積あたりの発生容量を向上させることができる。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。
１ トレンチキャパシタ
２，３ 外部電極
１０ 絶縁性基材
１１，１１１，２１１ トレンチ
１１ａ，３１１ａ 凹部
１１ｂ 壁面
２０ ＭＩＭ構造体
２１ 誘電体層
２２ 導電性基材
２２ａ１〜２２ａ４ 第１金属層
２２ｂ１〜２２ｂ３ 第２金属層
２３ 上部電極層
４０ａ 第１保護層
４０ｂ 第２保護層
２，３ 外部電極
１０ 絶縁性基材
１１，１１１，２１１ トレンチ
１１ａ，３１１ａ 凹部
１１ｂ 壁面
２０ ＭＩＭ構造体
２１ 誘電体層
２２ 導電性基材
２２ａ１〜２２ａ４ 第１金属層
２２ｂ１〜２２ｂ３ 第２金属層
２３ 上部電極層
４０ａ 第１保護層
４０ｂ 第２保護層
Claims (10)
- 一又は複数の第１金属層と、前記一又は複数の第１金属層と積層方向に交互に積層された一又は複数の第２金属層と、を有し、上面から積層方向に延びる一又は複数のトレンチが設けられた導電性基材と、
前記導電性基材の前記上面及び前記一又は複数のトレンチを画定する壁面を被覆する誘電体層と、
前記誘電体層を被覆する電極層と、
を備え、
前記一又は複数のトレンチの各々には、前記積層方向と垂直な方向に凹む一又は複数の凹部が設けられている、
トレンチキャパシタ。 - 前記一又は複数の凹部は、前記一又は複数の第２金属層に設けられる、
請求項１に記載のトレンチキャパシタ。 - 前記第１金属層は、前記第２金属層とは異なる材料から成る、
請求項１に記載のトレンチキャパシタ。 - 前記一又は複数の第１金属層は、前記導電性基材の最下層となる最下層第１金属層を含む、
請求項１から請求項３のいずれか１項に記載のトレンチキャパシタ。 - 前記導電性基材の下に設けられた絶縁基材をさらに備え、
前記一又は複数のトレンチと前記絶縁基材との間に、前記最下層第１金属層が設けられる、
請求項１から請求項４のいずれか１項に記載のトレンチキャパシタ。 - 前記一又は複数の第１金属層は、前記導電性基材の最上層となる最上層第１金属層を含む、
請求項１から請求項５のいずれか１項に記載のトレンチキャパシタ。 - 前記電極層を被覆する他の誘電体層と、
前記他の誘電体層を被覆する他の電極層と、
をさらに備える、
請求項１から請求項６のいずれか１項に記載のトレンチキャパシタ。 - 請求項１から請求項７のいずれか１項に記載のトレンチキャパシタを含む電子部品。
- 絶縁基材の上に一又は複数の第１金属層と一又は複数の第２金属層とを積層方向において交互に積層して積層体を作成する工程と、
前記積層体に前記積層方向に延びる一又は複数のトレンチを設ける工程と、
前記トレンチに前記積層方向と垂直な方向に凹む一又は複数の凹部を設けることにより導電性基材を形成する工程と、
前記導電性基材の上面及び前記一又は複数のトレンチを画定する壁面に誘電体層を形成する工程と、
前記誘電体層の上に電極層を形成する工程と、
を備えるトレンチキャパシタの製造方法。 - 前記一又は複数の凹部を設ける工程は、ウェットエッチングにより前記第２金属層を選択的に除去する工程を含む、
請求項９に記載のトレンチキャパシタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018195738A JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
| PCT/JP2019/040236 WO2020080291A1 (ja) | 2018-10-17 | 2019-10-11 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018195738A JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020064970A true JP2020064970A (ja) | 2020-04-23 |
Family
ID=70284646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018195738A Pending JP2020064970A (ja) | 2018-10-17 | 2018-10-17 | トレンチキャパシタおよびトレンチキャパシタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2020064970A (ja) |
| WO (1) | WO2020080291A1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0469964A (ja) * | 1990-07-10 | 1992-03-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5153813A (en) * | 1991-10-31 | 1992-10-06 | International Business Machines Corporation | High area capacitor formation using dry etching |
| JPH06310675A (ja) * | 1993-04-23 | 1994-11-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE19536528A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Integrierbarer Kondensator und Verfahren zu seiner Herstellung |
-
2018
- 2018-10-17 JP JP2018195738A patent/JP2020064970A/ja active Pending
-
2019
- 2019-10-11 WO PCT/JP2019/040236 patent/WO2020080291A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020080291A1 (ja) | 2020-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7358692B2 (ja) | キャパシタ部品及びキャパシタ部品の製造方法 | |
| KR100642633B1 (ko) | 엠아이엠 캐패시터들 및 그의 제조 방법 | |
| KR101760999B1 (ko) | 금속-절연체-금속(ｍｉｍ) 커패시터 및 형성 방법 | |
| CN108735719B (zh) | 电容器及制造该电容器的方法 | |
| JP7427400B2 (ja) | キャパシタ | |
| JPWO2018003445A1 (ja) | キャパシタ | |
| JPWO2016158228A1 (ja) | 薄膜キャパシタ | |
| JP2019021898A (ja) | キャパシタ及びこれを含む実装基板 | |
| JP7160594B2 (ja) | キャパシタ | |
| KR101380309B1 (ko) | 커패시터 및 그 형성 방법 | |
| JP2017195321A (ja) | チップコンデンサ | |
| US11158456B2 (en) | Trench capacitor | |
| WO2019026771A1 (ja) | キャパシタ | |
| JP5128851B2 (ja) | 半導体装置及びその製造方法 | |
| WO2020080291A1 (ja) | トレンチキャパシタおよびトレンチキャパシタの製造方法 | |
| WO2021020322A1 (ja) | トレンチキャパシタ | |
| WO2021085573A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| EP3758067B1 (en) | Capacitor and manufacturing method therefor | |
| US10199166B2 (en) | Capacitor | |
| US20160233026A1 (en) | Capacitor | |
| EP3780098A1 (en) | Capacitor and preparation method therefor | |
| CN111199956A (zh) | 一种半导体器件及其形成方法 | |
| JP5040188B2 (ja) | 薄膜デバイスの製造方法 | |
| JP6399270B1 (ja) | 薄膜デバイスおよび薄膜デバイスの製造方法 | |
| JP7197311B2 (ja) | キャパシタおよびキャパシタの製造方法 |