JP2020057679A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020057679A JP2020057679A JP2018186458A JP2018186458A JP2020057679A JP 2020057679 A JP2020057679 A JP 2020057679A JP 2018186458 A JP2018186458 A JP 2018186458A JP 2018186458 A JP2018186458 A JP 2018186458A JP 2020057679 A JP2020057679 A JP 2020057679A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diffusion layer
- semiconductor device
- wirings
- passing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims description 56
- 230000000694 effects Effects 0.000 description 6
- 101100402800 Coffea arabica METAL1 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
実施形態1に係る半導体装置を説明する。図1は、実施形態1に係る半導体装置を例示した平面図である。図1に示すように、半導体装置1は、半導体基板10に形成されている。半導体装置1は、例えば、板状の形状であり、矩形の主面を有している。半導体装置1は、例えば、フラッシュ(Flash)モジュール60または高耐圧素子(図示せず)が搭載されたマイコン等の半導体チップ50である。なお、半導体装置1は、後述するトランジスタ及び通過配線を備えていれば、フラッシュモジュール60または高耐圧素子が搭載されたマイコン等の半導体チップ50に限らない。
電源スイッチ回路63におけるトランジスタ20は、例えば、フラッシュモジュール60に対して、電源のON及びOFFを制御する。例えば、トランジスタ20のゲート23の電圧を制御して、ドレイン21及びソース22間の導通を制御する。これにより、フラッシュモジュール60への電源の供給及び停止を制御する。
次に、実施形態2を説明する。本実施形態では、ソース配線をトランジスタ20の幅方向であるY軸方向に分割して配線している。図6は、実施形態2に係る半導体装置のトランジスタ及び通過配線を例示した平面図である。
次に、実施形態3を説明する。本実施形態では、ドレイン配線をトランジスタ20の幅方向であるY軸方向に分割して配置している。図7は、実施形態3に係る半導体装置のトランジスタ及び通過配線を例示した平面図である。
次に、実施形態4を説明する。本実施形態では、ドレイン配線31およびソース配線32をゲート長方向、すなわちX軸方向に延在させていない。そして、ドレイン配線31にコンタクトを介して接続させた第2層の配線と、ソース配線32にコンタクトを介して接続させた第2層の配線とが形成されている。
10 半導体基板
12 拡散層
20、20a、20b トランジスタ
21 ドレイン
22 ソース
23、23a、23b ゲート
30 通過配線
30a 配線
31 ドレイン配線
32、32a、32b ソース配線
41、42、42a、42b コンタクト
50 半導体チップ
51 I/O領域
52 ハードマクロ領域
53 ソフトマクロ領域
60 フラッシュモジュール
61 電源回路
62 制御ロジック回路
63 電源スイッチ回路
64 書込・消去用デコーダ回路
65 読出用デコーダ回路
66 書込回路
67 メモリセル
68 出力バッファ回路
69 信号端子
71a、71b、71c ドレイン配線
72a、72b、72c ソース配線
73 第3配線
74 第4配線
81a、81b、81c、82a、82b、82c コンタクト
83a、83b、83c、84a、84b、84c コンタクト
Claims (20)
- 半導体基板の主面側の部分に形成された第1拡散層と、前記主面側の部分に形成された第2拡散層と、前記第1拡散層及び前記第2拡散層間の電流を制御するゲートと、を含むトランジスタと、
第1コンタクトを介して前記第1拡散層に接続された第1配線と、第2コンタクトを介して前記第2拡散層に接続された第2配線と、の間に配置され、前記第1拡散層、前記第2拡散層及び前記ゲートと絶縁された通過配線と、
を備えた半導体装置。 - 前記第1拡散層、前記第2拡散層及び前記ゲートは、前記主面に平行な面内において、一方向に延在し、
前記第1配線、前記第2配線及び前記通過配線は、前記面内における前記一方向と交差する他方向に延在した、
請求項1に記載の半導体装置。 - 前記一方向は、前記トランジスタの幅方向であり、前記他方向は、前記ゲートのゲート長方向である、
請求項2に記載の半導体装置。 - 前記第1コンタクトは、前記第1拡散層と前記第1配線との交差部分に配置され、
前記第2コンタクトは、前記第2拡散層と前記第2配線との交差部分に配置された、
請求項2に記載の半導体装置。 - 前記第1配線、前記第2配線及び前記通過配線は、前記半導体基板の主面側から数えて第1層目の導電層に属する、
請求項1に記載の半導体装置。 - 前記第1配線、前記第2配線及び前記通過配線は、前記半導体基板の主面から略同一の距離だけ離れている、
請求項1に記載の半導体装置。 - 前記通過配線は、前記トランジスタを含むモジュール以外のモジュールに接続され、
前記トランジスタの動作電圧は、前記通過配線が接続された前記モジュールの動作電圧と異なる、
請求項1に記載の半導体装置。 - 前記第1配線は複数設けられ、
前記複数の前記第1配線は、同じ前記トランジスタの前記第1拡散層に接続され、
前記第2配線は、前記複数の前記第1配線の間に配置された、
請求項2に記載の半導体装置。 - 前記第2配線は複数設けられ、
前記複数の前記第2配線は、同じ前記トランジスタの前記第2拡散層に接続され、
前記第1配線は、前記複数の前記第2配線の間に配置された、
請求項2に記載の半導体装置。 - 前記他方向に隣接する複数のトランジスタを含み、
前記第1配線及び前記第2配線は、前記複数のトランジスタの前記第1拡散層及び前記第2拡散層に接続された、
請求項2に記載の半導体装置。 - 前記第1拡散層、前記第2拡散層及び前記ゲートは、前記主面に平行な面内における一方向に延在し、
前記通過配線は、前記面内における前記一方向と交差する他方向に延在した、
請求項1に記載の半導体装置。 - 前記第1拡散層には、複数の前記第1配線が接続され、
前記第2拡散層には、複数の前記第2配線が接続され、
前記通過配線は、前記複数の前記第1配線の間及び前記複数の前記第2配線の間に配置された、
請求項11に記載の半導体装置。 - 第3コンタクトを介して前記第1配線に接続された第3配線と、
第4コンタクトを介して前記第2配線に接続された第4配線と、
をさらに備え、
前記第3配線及び前記第4配線は、前記一方向に延在した、
請求項11に記載の半導体装置。 - 前記他方向に隣接する複数のトランジスタを含む、
請求項11に記載の半導体装置。 - 半導体基板の主面に形成されたフラッシュモジュールと、
前記主面に形成されたCPUを含むソフトマクロモジュールと、
を備え、
前記フラッシュモジュールは、
前記フラッシュモジュールで用いる電源のON及びOFFを制御する電源スイッチ回路と、
前記フラッシュモジュールのデコーダを制御する制御ロジック回路と、
を有し、
前記電源スイッチ回路は、前記半導体基板の前記主面側の部分に形成された第1拡散層と、前記主面側の部分に形成された第2拡散層と、前記第1拡散層及び前記第2拡散層間の電流を制御するゲートと、を含むトランジスタを有し、
前記制御ロジック回路と前記ソフトマクロモジュールとを接続する通過配線は、第1コンタクトを介して前記第1拡散層に接続された第1配線と、第2コンタクトを介して前記第2拡散層に接続された第2配線と、の間に配置され、前記第1拡散層、前記第2拡散層及び前記ゲートと絶縁された、
半導体装置。 - 前記第1拡散層、前記第2拡散層及び前記ゲートは、前記主面に平行な面内において、一方向に延在し、
前記第1配線、前記第2配線及び前記通過配線は、前記面内における一方向と交差する他方向に延在した、
請求項15に記載の半導体装置。 - 前記通過配線は、前記トランジスタを含むモジュール以外のソフトマクロモジュールに接続され、
前記トランジスタの動作電圧は、前記通過配線が接続された前記ソフトマクロモジュールの動作電圧と異なる、
請求項15に記載の半導体装置。 - 前記第1配線は複数設けられ、
前記複数の前記第1配線は、同じ前記トランジスタの前記第1拡散層に接続され、
前記第2配線は、前記複数の前記第1配線の間に配置された、
請求項15に記載の半導体装置。 - 前記第1拡散層、前記第2拡散層及び前記ゲートは、前記主面に平行な面内における一方向に延在し、
前記第1拡散層には、複数の前記第1配線が接続され、
前記第2拡散層には、複数の前記第2配線が接続され、
前記通過配線は、前記面内における前記一方向と交差する他方向に延在し、
前記通過配線は、前記複数の前記第1配線の間及び前記複数の前記第2配線の間に配置された、
請求項15に記載の半導体装置。 - 第3コンタクトを介して前記第1配線に接続された第3配線と、
第4コンタクトを介して前記第2配線に接続された第4配線と、
をさらに備え、
前記第3配線及び前記第4配線は、前記一方向に延在した、
請求項19に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018186458A JP7065007B2 (ja) | 2018-10-01 | 2018-10-01 | 半導体装置 |
US16/572,062 US10833011B2 (en) | 2018-10-01 | 2019-09-16 | Semiconductor device |
CN201910939969.8A CN110970430A (zh) | 2018-10-01 | 2019-09-30 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018186458A JP7065007B2 (ja) | 2018-10-01 | 2018-10-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020057679A true JP2020057679A (ja) | 2020-04-09 |
JP7065007B2 JP7065007B2 (ja) | 2022-05-11 |
Family
ID=69946064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018186458A Active JP7065007B2 (ja) | 2018-10-01 | 2018-10-01 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10833011B2 (ja) |
JP (1) | JP7065007B2 (ja) |
CN (1) | CN110970430A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
JP2009230805A (ja) * | 2008-03-24 | 2009-10-08 | Renesas Technology Corp | デコーダ回路 |
JP2010177512A (ja) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | 半導体記憶装置 |
JP2015177126A (ja) * | 2014-03-17 | 2015-10-05 | マイクロン テクノロジー, インク. | 半導体装置 |
US20160027768A1 (en) * | 2014-07-22 | 2016-01-28 | Freescale Semiconductor, Inc. | Synthesis of complex cells |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3244067B2 (ja) * | 1998-11-26 | 2002-01-07 | 日本電気株式会社 | 不揮発性半導体記憶装置とその製造方法 |
US7956421B2 (en) * | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
JP5078273B2 (ja) * | 2006-03-31 | 2012-11-21 | 株式会社リコー | 半導体装置 |
JP2009016448A (ja) * | 2007-07-02 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009032788A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
JP2010010369A (ja) * | 2008-06-26 | 2010-01-14 | Panasonic Corp | 混載メモリ装置及び半導体装置 |
JP5366127B2 (ja) * | 2008-11-28 | 2013-12-11 | スパンション エルエルシー | アナログ集積回路 |
US20120142177A1 (en) * | 2010-12-03 | 2012-06-07 | Jee-Yong Kim | Methods of manufacturing a wiring structure and methods of manufacturing a semiconductor device |
JP5736224B2 (ja) * | 2011-04-12 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP5801341B2 (ja) * | 2013-03-26 | 2015-10-28 | 株式会社東芝 | 半導体メモリ |
US9748246B2 (en) * | 2014-11-06 | 2017-08-29 | Samsung Electronics Co., Ltd. | Semiconductor integrated circuits having contacts spaced apart from active regions |
US10438947B2 (en) * | 2015-01-13 | 2019-10-08 | Mitsubishi Electric Corporation | Semiconductor device, manufacturing method therefor and semiconductor module |
KR20180028020A (ko) * | 2016-09-07 | 2018-03-15 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
-
2018
- 2018-10-01 JP JP2018186458A patent/JP7065007B2/ja active Active
-
2019
- 2019-09-16 US US16/572,062 patent/US10833011B2/en active Active
- 2019-09-30 CN CN201910939969.8A patent/CN110970430A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08330434A (ja) * | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
JP2009230805A (ja) * | 2008-03-24 | 2009-10-08 | Renesas Technology Corp | デコーダ回路 |
JP2010177512A (ja) * | 2009-01-30 | 2010-08-12 | Toshiba Corp | 半導体記憶装置 |
JP2015177126A (ja) * | 2014-03-17 | 2015-10-05 | マイクロン テクノロジー, インク. | 半導体装置 |
US20160027768A1 (en) * | 2014-07-22 | 2016-01-28 | Freescale Semiconductor, Inc. | Synthesis of complex cells |
Also Published As
Publication number | Publication date |
---|---|
CN110970430A (zh) | 2020-04-07 |
US20200105659A1 (en) | 2020-04-02 |
JP7065007B2 (ja) | 2022-05-11 |
US10833011B2 (en) | 2020-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI599019B (zh) | 包括限制邏輯閘階層布局架構中之交叉耦合電晶體配置的積體電路、及用以產生其布局的方法、及包括用以產生其布局之指令的資料儲存裝置 | |
US7453126B2 (en) | Semiconductor memory device having layout area reduced | |
US7443224B2 (en) | Multi-threshold MIS integrated circuit device and circuit design method thereof | |
US10153264B2 (en) | Static random access memory (SRAM) cell including fin-type transistor | |
US8499272B2 (en) | Semiconductor device based on power gating in multilevel wiring structure | |
CN101315928B (zh) | 具有单元金氧半组件的集成电路的布局方法 | |
US10748933B2 (en) | Semiconductor device | |
US8507994B2 (en) | Semiconductor device | |
JPH0113222B2 (ja) | ||
JP5004251B2 (ja) | Sramセル及びsram装置 | |
JP7065007B2 (ja) | 半導体装置 | |
JP2011199034A (ja) | 半導体装置 | |
KR100310116B1 (ko) | 반도체집적회로장치 | |
US20110198706A1 (en) | Semiconductor cell structure, semiconductor device including semiconductor cell structure, and semiconductor module including semiconductor device | |
JP2005197518A (ja) | 半導体装置とセル | |
JP2016040803A (ja) | 半導体装置 | |
KR20020042507A (ko) | 반도체장치, 그 제조방법 및 기억매체 | |
US20230178537A1 (en) | Semiconductor structure of hybrid cell array | |
JP2009260147A (ja) | 半導体集積回路装置 | |
KR20070023458A (ko) | 풀 씨모스형 에스램 셀 | |
EP0495990A1 (en) | Semiconductor device | |
TW202420932A (zh) | 半導體裝置和準位位移電路 | |
CN116484775A (zh) | 用于集成电路的逻辑单元、集成电路及其设计方法 | |
JP2008218751A (ja) | 半導体装置及びi/oセル | |
JPH0516187B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7065007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |