JP2015177126A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015177126A
JP2015177126A JP2014054063A JP2014054063A JP2015177126A JP 2015177126 A JP2015177126 A JP 2015177126A JP 2014054063 A JP2014054063 A JP 2014054063A JP 2014054063 A JP2014054063 A JP 2014054063A JP 2015177126 A JP2015177126 A JP 2015177126A
Authority
JP
Japan
Prior art keywords
antifuse
region
transistor
antifuse element
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014054063A
Other languages
English (en)
Inventor
真範 久我
Masanori Kuga
真範 久我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2014054063A priority Critical patent/JP2015177126A/ja
Publication of JP2015177126A publication Critical patent/JP2015177126A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】アンチヒューズ素子及びこれに関連するトランジスタなどをより高密度に配置する。【解決手段】活性領域ARに形成された2つのドライバトランジスタ110と、2つのドライバトランジスタ110を用いたコネクト動作によってそれぞれプログラミング可能な2つのアンチヒューズ素子AFとを備える。各ドライバトランジスタ110は、活性領域AR上をY方向に延在するゲート電極Gを含む。アンチヒューズ素子AFは、それぞれ対応する活性領域AR上をX方向に延在するゲート電極Gを含む。2つのアンチヒューズ素子AFの活性領域ARは互いにY方向にして配置され、アンチヒューズ素子AFの活性領域ARとドライバトランジスタ110の活性領域ARはX方向に隣接して配置されている。本発明によれば、アンチヒューズ素子AFとこれに割り当てられたドライバトランジスタ110を効率よく配置できる。【選択図】図8

Description

本発明は半導体装置に関し、特に、アンチヒューズ素子を備えた半導体装置に関する。
DRAM(Dynamic Random Access Memory)などの半導体装置においては、不良のあるメモリセルが冗長メモリセルに置換され、これによって当該アドレスが救済される。不良のあるメモリセルのアドレスは、製造段階においてアンチヒューズ素子などの不揮発性記憶素子にプログラミングされる(特許文献1,2参照)。
アンチヒューズ素子は、初期状態において両端間が絶縁されており、両端間に高電圧を印加することによって絶縁破壊すれば導通状態に遷移する。そして、絶縁破壊した後は、導通状態から絶縁状態に戻すことはできないため、不可逆的かつ不揮発的な情報の記憶が可能となる。
米国特許第8134882号明細書 米国特許出願公開第2009/0189248号明細書
不良アドレスを記憶するためのアンチヒューズ素子は、1チップあたり1万個以上も用いられることがある。また、各アンチヒューズ素子に対しては、コネクト動作を行うためのトランジスタや、アンチヒューズ素子から読み出されたデータをラッチするためのラッチ回路などが割り当てられるため、全体として非常に多くの素子が必要となる。このため、アンチヒューズ素子及びこれに関連するトランジスタなどをより高密度に配置することによって、チップ面積を削減することが望まれる。
本発明の一側面による半導体装置は、いずれも第1及び第2の電源間に直列に接続されたトランジスタ及びアンチヒューズ素子からなり、少なくとも第1乃至第4のユニットを含む複数のユニットを備え、前記トランジスタは、ゲート電極、活性領域及びゲート絶縁膜を含み、前記アンチヒューズ素子は、ゲート電極、活性領域及びコネクト動作によって絶縁破壊されるゲート絶縁膜を含み、前記第1及び第2のユニットにそれぞれ含まれる前記トランジスタは、第1のトランジスタ領域に配置され、前記第3及び第4のユニットにそれぞれ含まれる前記トランジスタは、第2のトランジスタ領域に配置され、前記第1乃至第4のユニットにそれぞれ含まれる前記アンチヒューズ素子は、第1の方向から前記第1及び第2のトランジスタ領域に挟まれたアンチヒューズ領域に配置され、前記アンチヒューズ素子の前記ゲート電極は、対応する前記活性領域上を前記第1の方向に延在し、前記トランジスタの前記ゲート電極は、対応する前記活性領域上を前記第1の方向と交差する第2の方向に延在することを特徴とする。
本発明の他の側面による半導体装置は、第1の活性領域に形成された第1及び第2のトランジスタと、前記第1のトランジスタを用いたコネクト動作によってプログラミング可能な第1のアンチヒューズ素子と、前記第2のトランジスタを用いたコネクト動作によってプログラミング可能な第2のアンチヒューズ素子と、を備え、前記第1のトランジスタは、前記第1の活性領域上を第2の方向に延在する第1のゲート電極を含み、前記第2のトランジスタは、前記第1の活性領域上を前記第2の方向に延在する第2のゲート電極を含み、前記第1のアンチヒューズ素子は、第2の活性領域上を前記第2の方向と交差する第1の方向に延在する第3のゲート電極を含み、前記第2のアンチヒューズ素子は、第3の活性領域上を前記第1の方向に延在する第4のゲート電極を含み、前記第2の活性領域と前記第3の活性領域は、前記第2の方向に隣接して配置されており、前記第1の活性領域と前記第2及び第3の活性領域は、前記第1の方向に隣接して配置されていることを特徴とする。
本発明によれば、アンチヒューズ素子とこれに割り当てられたトランジスタなどを効率よく組み合わせて配置することができるため、チップ面積を削減することが可能となる。
本発明の好ましい実施形態による半導体装置10の構成を示すブロック図である。 アンチヒューズ回路51aの回路図である。 アンチヒューズ素子AFの具体的な構造の一例を示すデバイス構造図である。 アンチヒューズ素子AFがコネクト状態である場合におけるアンチヒューズ回路51aの動作を説明するための波形図である。 アンチヒューズ素子AFが未コネクト状態である場合におけるアンチヒューズ回路51aの動作を説明するための波形図である。 発明者が発明に至る過程で考えた第1のプロトタイプによるレイアウト図である。 発明者が発明に至る過程で考えた第2のプロトタイプによるレイアウト図である。 本発明の第1の実施形態によるレイアウト図である。 本発明の第2の実施形態によるレイアウト図である。 本発明の第3の実施形態によるレイアウト図である。 本発明の第4の実施形態によるレイアウト図である。 第1〜第4の実施形態による効果を説明するための平面図であり、(a)は第1のプロトタイプによるレイアウトを採用した場合を示し、(b)は第1〜第4の実施形態によるレイアウトを採用した場合を示している。 第1の変形例によるアンチヒューズ回路の回路図である。 第2の変形例によるアンチヒューズ回路の回路図である。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の好ましい実施形態による半導体装置10の構成を示すブロック図である。
本実施形態による半導体装置10はDRAMであり、外部端子として、クロック端子11a,11b、コマンド端子12a〜12d、アドレス端子13、データ入出力端子14及び電源端子15v,15sを少なくとも備える。コマンド端子12a〜12dとアドレス端子13は共用しても構わない。
クロック端子11a,11bには、相補の外部クロック信号CK,CKBがそれぞれ供給される。外部クロック信号CK,CKBは、内部クロック生成回路21に供給される。内部クロック生成回路21は内部クロック信号ICLKを生成し、これをDLL回路22や各種内部回路に供給する役割を果たす。DLL回路22は、内部クロック信号ICLKを受けて出力用の内部クロック信号LCLKを生成し、これをデータ入出力回路80に供給する。
コマンド端子12a〜12dには、ロウアドレスストローブ信号RAS、カラムアドレスストローブ信号CAS、ライトイネーブル信号WE及びチップセレクト信号CSなどからなるコマンド信号CMDが供給される。これらのコマンド信号CMDは、コマンドデコーダ31に供給される。コマンドデコーダ31は、内部クロック信号ICLKに同期して、コマンド信号の保持、デコード及びカウントなどを行うことによって、各種内部コマンドICMDを生成する。
アドレス端子13には、複数ビットからなるアドレス信号ADDが供給される。アドレス信号ADDはアドレスラッチ回路41に供給され、内部クロック信号ICLKに同期してラッチされる。アドレスラッチ回路41にラッチされたアドレス信号ADDのうち、ロウアドレスXAについてはロウデコーダ51に供給され、カラムアドレスYAについてはカラムデコーダ52に供給される。
ロウデコーダ51は、ロウアドレスXAに基づいて、メモリセルアレイ60に含まれるいずれかのワード線WLを選択する。ロウデコーダ51にはアンチヒューズ回路51a及びアドレス比較回路51bが含まれており、不良のあるワード線WLに対応するロウアドレスXAが入力されると、当該ワード線WLの代わりに冗長ワード線RWLが選択される。これにより、不良のあるメモリセルMCの代わりに冗長メモリセルRMCにアクセスすることができる。
不良のあるワード線WLのロウアドレスXAは、アンチヒューズ回路51aに記憶される。そして、アクセスが要求されたロウアドレスXAと、アンチヒューズ回路51aに記憶されたロウアドレスXAは、アドレス比較回路51bによって比較される。アンチヒューズ回路51aへのプログラミングは、コネクト動作に供給される冗長アドレスRAに基づいて行われる。
図1に示すように、メモリセルアレイ60内においては、ワード線WLとビット線BLが交差しており、その交点にはメモリセルMCが配置されている。ビット線BLは、センスアンプ列53内の対応するセンスアンプSAに接続されている。
ビット線BLの選択は、カラムアドレスYAに基づきカラムデコーダ52によって行われる。カラムデコーダ52にはアンチヒューズ回路52a及びアドレス比較回路52bが含まれており、不良のあるビット線BLに対応するカラムアドレスYAが入力されると、当該ビット線BLの代わりに冗長ビット線RBLが選択される。これにより、不良のあるメモリセルMCの代わりに冗長メモリセルRMCにアクセスすることができる。
不良のあるビット線BLのカラムアドレスYAは、アンチヒューズ回路52aに記憶される。そして、アクセスが要求されたカラムアドレスYAと、アンチヒューズ回路52aに記憶されたカラムアドレスYAは、アドレス比較回路52bによって比較される。アンチヒューズ回路52aへのプログラミングは、コネクト動作に供給される冗長アドレスRAに基づいて行われる。
カラムデコーダ52によって選択されたビット線BL又は冗長ビット線RBLは、センスアンプSA及びメインI/O配線MIOを介してメインアンプ70に接続される。メインアンプ70は、リード動作時においてはメインI/O配線MIOを介してメモリセルから読み出されたリードデータを増幅してリードライトバスRWBSに供給し、ライト動作時においてはリードライトバスRWBSを介して供給されたライトデータをメインI/O配線MIOに供給する。
リードライトバスRWBSはデータ入出力回路80に接続されている。データ入出力回路80は、リードライトバスRWBSを介してパラレルに読み出されたリードデータDQをデータ入出力端子14からシリアルに出力するとともに、データ入出力端子14を介してシリアルに入力されたライトデータDQをリードライトバスRWBSにパラレルに供給する。
電源端子15v,15sには、それぞれ電源電位VDD及び接地電位VSSが供給される。これら電源端子15v,15sは電源回路90に接続されている。電源回路90は、電源電位VDD及び接地電位VSSに基づき、各種の内部電位を生成する。本実施形態において電源回路90が生成する内部電位には、内部電位VPP,VARY,VPERIなどが含まれる。内部電位VPPは、電源電位VDDを昇圧することによって生成される電位であり、主にロウデコーダ51において用いられる。内部電位VARYは、電源電位VDDを降圧することによって生成される電位であり、主にセンスアンプ列53において用いられる。内部電位VPERIは、電源電位VDDを降圧することによって生成される電位であり、大部分の回路ブロックにおいて電源電位として用いられる。
内部電位VPPは、ポンプ回路91,92にも供給される。後述するように、ポンプ回路91は内部電位VPPを用いてコネクト用の高電位を生成し、これを所定の電源配線(VPPSV)に供給する。また、ポンプ回路92は内部電位VPPを用いてコネクト用の負電位を生成し、これを所定の電源配線(VBBSV)に供給する。
図2は、アンチヒューズ回路51aの回路図である。
図2に示すように、アンチヒューズ回路51aは、アンチヒューズ素子AFと、アンチヒューズ素子AFへのコネクト動作に使用するドライバトランジスタ110、バイアストランジスタ120及びデコード回路130と、アンチヒューズ素子AFへのロード動作に使用するロードトランジスタ210及びラッチ回路220からなる。尚、図2に示すアンチヒューズ回路51aは1ビット分の回路であり、したがって、実際には記憶可能な冗長アドレス数×冗長アドレスのビット数分のアンチヒューズ回路51aが必要である。その他、イネーブルビット用にもアンチヒューズ回路51aが必要となる場合がある。また、アンチヒューズ回路52aについても、基本的にアンチヒューズ回路51aと同じ回路構成を有している。
アンチヒューズ素子AFは初期状態において絶縁されており、コネクト動作によって両端間に高電圧が印加されると絶縁破壊され、導通状態となる。アンチヒューズ素子AFの具体的な構造については特に限定されないが、デプレッション型のMOSトランジスタと類似の構成を利用し、そのゲート絶縁膜を絶縁破壊することによってプログラミングする。
図3は、アンチヒューズ素子AFの具体的な構造の一例を示すデバイス構造図である。
図3に示す例では、シリコン基板100の表面に素子分離領域STIが設けられ、素子分離領域STIによって区画されたデプレッション型の活性領域101にアンチヒューズ素子AFが形成されている。活性領域101の表面はゲート絶縁膜102によって覆われており、ゲート絶縁膜102を介してゲート電極103と活性領域101の一部が対向している。活性領域101のうちゲート電極103に覆われていない部分には、ドーパントが高濃度に導入された拡散領域104が形成されている。
シリコン基板100を覆う層間絶縁膜105の表面には、配線106,107が形成されている。配線106は、層間絶縁膜105を貫通して設けられたコンタクト導体108を介してゲート絶縁膜102に接続される。また、配線107は、層間絶縁膜105及びゲート絶縁膜102を貫通して設けられたコンタクト導体109を介して拡散領域104に接続される。
アンチヒューズ素子AFがこのような構造を有する場合、初期状態では配線106と配線107は絶縁状態にある。そして、配線106,107間に高電圧を印加することによってゲート絶縁膜102を絶縁破壊すれば、配線106と配線107が電気的に短絡される。そして、ゲート絶縁膜102を絶縁破壊した後は、導通状態から絶縁状態に戻すことはできないため、不可逆的かつ不揮発的な情報の記憶が可能となる。
ここで、配線106は図2に示す接続ノードN1に対応し、配線107は図2に示す電源配線VBBSVに対応する。特に限定されるものではないが、電源配線VBBSVにはコネクト動作において負電位が与えられ、ロード動作において接地電位が与えられる。
図2に戻って、ドライバトランジスタ110は、電源配線VPPSVと接続ノードN1との間に接続されている。特に限定されるものではないが、電源配線VPPSVにはコネクト動作において内部電位VPPよりも高い高電位が与えられ、ロード動作において接地電位が与えられる。ドライバトランジスタ110はPチャンネル型のMOSトランジスタからなり、そのゲート電極のレベルはバイアストランジスタ120及びデコード回路130によって制御される。ドライバトランジスタ110及びこれに対応するアンチヒューズ素子AFは、1つのユニットUを構成する。
バイアストランジスタ120はPチャンネル型のMOSトランジスタからなり、電源配線VPPSVとドライバトランジスタ110のゲート電極との間に接続されている。バイアストランジスタ120のゲート電極には、コネクト動作においてバイアス電位VB1が供給される。
デコード回路130は、ドライバトランジスタ110のゲート電極と、プログラミングデータPDが供給される信号配線との間に接続された複数のNチャンネル型のMOSトランジスタからなる。一例として、図2には、デコード回路130が2個のトランジスタ131,132によって構成されている例を示している。これらトランジスタ131,132のゲート電極には、コネクト動作に入力される冗長アドレスRAの一部である信号RA1,RA2が供給される。これにより、所定の冗長アドレスRAが入力され、且つ、プログラミングデータPDがローレベルを示すと、トランジスタ131,132がオンするため、ドライバトランジスタ110のゲート電極はローレベルとなる。これによりドライバトランジスタ110がオンするため、アンチヒューズ素子AFに高電圧が印加され、コネクト動作が行われる。尚、ドライバトランジスタ110のゲート−ソース間電圧は、バイアストランジスタ120によって調整される。
ロードトランジスタ210は、接続ノードN1と接続ノードN2との間に挿入されたNチャンネル型のMOSトランジスタからなり、そのゲート電極にはロード信号LOADが供給される。ロード信号LOADは、ロード動作時においてハイレベルとなる信号であり、これにより、ロード動作時においてはアンチヒューズ素子AFが接続ノードN2に接続されることになる。
ラッチ回路220は、Pチャンネル型のMOSトランジスタ221及びNチャンネル型のMOSトランジスタ222からなるインバータ回路と、Pチャンネル型のMOSトランジスタ223及びNチャンネル型のMOSトランジスタ224からなるインバータ回路が循環接続された構成を有している。トランジスタ221,222のゲート電極は、接続ノードN2に接続されている。
また、ラッチ回路220は、接続ノードN2をプリチャージするプリチャージトランジスタ225と、トランジスタ223と接続ノードN2との間に挿入されたバイアストランジスタ226をさらに含んでいる。
プリチャージトランジスタ225のゲート電極にはプリチャージ信号PREが供給される。プリチャージ信号PREは、ロード信号LOADが活性化する前の初期段階でローレベルに活性化する信号であり、これにより、ロード動作時の初期段階において接続ノードN2がハイレベルにプリチャージされる。
また、バイアストランジスタ226のゲート電極にはバイアス電位VB2が供給されている。バイアストランジスタ226は、ロード動作時にトランジスタ223を介して流れるセンス電流の電流量を調整する役割を果たす。
次に、アンチヒューズ回路51aに対するロード動作について説明する。
図4は、アンチヒューズ素子AFがコネクト状態である場合におけるアンチヒューズ回路51aの動作を説明するための波形図である。
図4に示す例では、まず時刻t11にバイアス電位VB2が所定のレベル(VDD−β)に設定された後、時刻t12にプリチャージ信号PREがローレベルに活性化する。これにより、時刻t13にて接続ノードN2の電位が上昇し、電源電位VDDに到達する。
次に、時刻t14にてプリチャージを解除するとともに、時刻t15にてロード信号LOADをハイレベルに活性化させる。これによりロードトランジスタ210がオンするため、トランジスタ223、バイアストランジスタ226及びロードトランジスタ210を介してアンチヒューズ素子AFにセンス電流が流れる。センス電流の電流量は、アンチヒューズ素子AFの抵抗値、つまり、コネクト状態であるか未コネクト状態であるかによって異なる。
図4に示す例では、アンチヒューズ素子AFがコネクト状態であるため、時刻t16からアンチヒューズ素子AFにセンス電流が流れ始め、これにより接続ノードN2の電位が徐々に低下する。そして、接続ノードN2の電位がトランジスタ221,222からなるインバータ回路の論理しきい値を下回ると、該インバータ回路の出力が反転し、この状態がラッチされる。つまり、出力信号LT,LBがそれぞれハイレベル及びローレベルとなる。
そして、時刻t17,t18にロード信号LOAD及びバイアス電位VB1がローレベルに戻り、一連のロード動作が完了する。
図5は、アンチヒューズ素子AFが未コネクト状態である場合におけるアンチヒューズ回路51aの動作を説明するための波形図である。
図5に示す例においても、時刻t21にバイアス電位VB2が所定のレベル(VDD−β)に設定された後、時刻t22にプリチャージ信号PREがローレベルに活性化する。これにより、時刻t23にて接続ノードN2の電位が上昇し、電源電位VDDに到達する。次に、時刻t24にてプリチャージを解除するとともに、時刻t25にてロード信号LOADをハイレベルに活性化させる。これによりロードトランジスタ210がオンする。
図5に示す例では、アンチヒューズ素子AFが未コネクト状態であるため、時刻t26になってもアンチヒューズ素子AFにはセンス電流がほとんど流れない。このため、接続ノードN2の電位はVDDレベルに維持され、出力信号LT,LBはそれぞれローレベル及びハイレベルの状態が維持される。
そして、時刻t27,t38にロード信号LOAD及びバイアス電位VB1がローレベルに戻り、一連のロード動作が完了する。
以上、ロウデコーダ51に含まれるアンチヒューズ回路51aの回路構成及びその動作について説明したが、カラムデコーダ52に含まれるアンチヒューズ回路52aの回路構成及びその動作についても同様である。
次に、アンチヒューズ回路51a,52aのレイアウトについて説明する。
図6は、発明者が発明に至る過程で考えた第1のプロトタイプによるレイアウト図である。
図6に示すプロトタイプでは、1ビット分のアンチヒューズ回路51a又は52aが一箇所に集中して配置され、これが必要ビット分繰り返してレイアウトされている。より具体的に説明すると、1ビット分のアンチヒューズ回路51a又は52aは、X方向を長手方向とする領域R1に集約され、複数の領域R1がY方向に配列されている。
領域R1は、図6の左側から順に、ドライバトランジスタ領域R110、アンチヒューズ領域RAF、ロードトランジスタ領域R210、バイアストランジスタ領域R120及びデコードラッチ領域RDLによって構成されている。
ドライバトランジスタ領域R110は、ドライバトランジスタ110が形成された領域であり、活性領域AR上を横切るようにゲート電極GがX方向に延在する構成を有している。当然ながら、活性領域ARとゲート電極Gとの間には、ゲート絶縁膜が介在している。この点は、他のトランジスタについても同様である。
アンチヒューズ領域RAFは、アンチヒューズ素子AFが形成された領域であり、活性領域AR上をゲート電極GがX方向に延在する構成を有している。アンチヒューズ素子AFにおいては、ゲート電極Gが活性領域ARを完全には横切らず、途中で終端した構造となっている。アンチヒューズ素子AFは、トランジスタのように必要な駆動能力に応じたチャネル長やチャネル幅などの設計が不要であることから、原則として、ゲート電極Gの延在方向(X方向)が長手方向となる。したがって、ゲート電極Gの延在方向と直行する方向(Y方向)における幅は小さい。
ロードトランジスタ領域R210は、ロードトランジスタ210が形成された領域であり、活性領域AR上をゲート電極GがY方向に延在する構成を有している。
バイアストランジスタ領域R120は、バイアストランジスタ120が形成された領域であり、活性領域AR上をゲート電極GがY方向に延在する構成を有している。
デコードラッチ領域RDLは、デコード回路130及びラッチ回路220が形成された領域であり、複数の活性領域AR上をゲート電極GがX方向に延在する構成を有している。
ここで、領域R1のY方向における幅Ly1は、Pチャンネル型のMOSトランジスタ223,225,226によって決まる。図6に示すように、トランジスタ223,225,226はY方向に配列されるため、これらトランジスタ223,225,226を形成する部分においてY方向における幅が最も大きくなる。このため、他の領域においてはY方向における幅がやや過剰であり、これにより発生する空きスペースによってチップ面積が増大する懸念があった。例えば、ドライバトランジスタ領域R110に必要なY方向における幅はLy110(<Ly1)であるが、領域R1のY方向における幅がLy1であることから、その差分であるLy1−Ly110だけ無駄な空きスペースが生じていた。
図7は、発明者が発明に至る過程で考えた第2のプロトタイプによるレイアウト図である。
図7に示すプロトタイプでは、Y方向における空きスペースを抑制すべく領域R1を2つに分離している。このうち、図7にはドライバトランジスタ領域R110及びアンチヒューズ領域RAFからなる領域R2のみを図示している。その他の領域R5、つまり、ロードトランジスタ領域R210、バイアストランジスタ領域R120及びデコードラッチ領域RDLは、チップ上の別のエリアにまとめてレイアウトされる。
図7に示すように、ドライバトランジスタ領域R110をデコードラッチ領域RDLなどとは別のエリアに形成すれば、ドライバトランジスタ領域R110のY方向における幅をLy110に圧縮することができる。
しかしながら、この場合であっても、領域R2のY方向における幅Ly110はアンチヒューズ領域RAFにおいては過剰である。つまり、アンチヒューズ領域RAFに必要なY方向における幅はLyAF(<Ly110)であるが、領域R2のY方向における幅がLy110であることから、その差分であるLy110−LyAFだけ無駄な空きスペースが生じてしまう。
図8は、本発明の第1の実施形態によるレイアウト図である。
図8に示すように、第1の実施形態においては、2個のドライバトランジスタ110を含むドライバトランジスタ領域R110と、2個のアンチヒューズ素子AFを含むアンチヒューズ領域RAFが集中配置され、領域R3を構成している。これら2個のドライバトランジスタ110及び2個のアンチヒューズ素子AFは、互いに異なるアンチヒューズ回路51a又は52aに属する素子である。
第1の実施形態におけるドライバトランジスタ領域R110では、活性領域AR上を横切るように2本のゲート電極GがY方向に延在している。各ゲート電極Gは、互いに異なるドライバトランジスタ110のゲート電極である。
活性領域ARには3つの拡散領域111〜113が含まれている。このうち、X方向における両端に位置する拡散領域111,113は、それぞれのドライバトランジスタ110のドレイン領域であり、中央に位置する拡散領域112は、2つのドライバトランジスタ110に共通なソース領域である。拡散領域112には、電源配線VPPSVが接続される。
また、アンチヒューズ領域RAFに含まれる2個のアンチヒューズ素子AFは、それぞれの活性領域AR上をゲート電極GがX方向に延在した構成を有している。これら2個のアンチヒューズ素子AFは、アンチヒューズ領域RAF内においてY方向に隣接して配置されている。そして、一方のアンチヒューズ素子AFのゲート電極は拡散領域111に接続され、他方のアンチヒューズ素子AFのゲート電極は拡散領域113に接続される。
かかる構成により、領域R3のY方向における幅Ly3は、図7に示した幅Lx110とほぼ一致する。幅Ly3は、図7に示した幅Ly110よりも大きいが、領域R3には2個のドライバトランジスタ110及び2個のアンチヒューズ素子AFを配置することができるため、高密度なレイアウトが可能となる。たとえば、図7及び図8で示される素子を同一サイズおよび同一形状で作成した場合、図7のレイアウトと比較して、図8のレイアウトであれば、約24%の面積の削減が実現できる。アンチヒューズ領域RAFに2個のアンチヒューズ素子AFをY方向に隣接して配置することができるのは、上述の通り、アンチヒューズ素子AFにおいては、ゲート電極Gの延在方向と直行する方向(Y方向)における幅が小さいためである。また、アンチヒューズ領域RAFのX方向における幅LxAFは、第1及び第2のプロトタイプと変わらない。
本実施形態では、以上のレイアウトによって複数の素子をより高密度に配置することができることから、チップ上における空きスペースを減少させることが可能となる。
図9は、本発明の第2の実施形態によるレイアウト図である。
図9に示すように、第2の実施形態によるレイアウトは、図8に示した領域R3の2つを結合し、Y方向に延在する線Cを軸として線対称に配置している。これにより、2つのドライバトランジスタ領域R110によって、1つのアンチヒューズ領域RAFがX方向に挟まれた構造となる。本実施形態では、1つのアンチヒューズ領域RAFに4個のアンチヒューズ素子AFが含まれることになる。
そして、これら4つのアンチヒューズ素子AFのゲート電極は、対応するドライバトランジスタ110のドレイン領域に接続される。図9に示す例では、線Cから見て左側に位置する2つのアンチヒューズ素子AFは、線Cから見て左側に位置する2つのドライバトランジスタ110に接続され、線Cから見て右側に位置する2つのアンチヒューズ素子AFは、線Cから見て右側に位置する2つのドライバトランジスタ110に接続されている。但し、これら4つのドライバトランジスタ110と4つのアンチヒューズ素子AFの接続関係がこれに限定されるものではない。
このように、本実施形態のレイアウトによれば、4個分のアンチヒューズ回路51a又は52aに含まれるドライバトランジスタ110及びアンチヒューズ素子AFを効率よく配置することが可能となる。
図10は、本発明の第3の実施形態によるレイアウト図である。
図10に示すように、第3の実施形態においては、3個のドライバトランジスタ110を含むドライバトランジスタ領域R110と、3個のアンチヒューズ素子AFを含むアンチヒューズ領域RAFが集中配置され、領域R4を構成している。これら3個のドライバトランジスタ110及び3個のアンチヒューズ素子AFは、互いに異なるアンチヒューズ回路51a又は52aに属する素子である。
第3の実施形態におけるドライバトランジスタ領域R110には、2つの活性領域AR1,AR2が含まれている。そして、活性領域AR1上を2本のゲート電極GがY方向に横切り、活性領域AR2上を1本のゲート電極GがY方向に横切っている。各ゲート電極Gは、互いに異なるドライバトランジスタ110のゲート電極である。
活性領域AR1には、図8に示した活性領域ARと同様、3つの拡散領域111〜113が含まれている。このうち、X方向における両端に位置する拡散領域111,113は、それぞれのドライバトランジスタ110のドレイン領域であり、中央に位置する拡散領域112は、2つのドライバトランジスタ110に共通なソース領域である。拡散領域112には、電源配線VPPSVが接続される。
一方、活性領域AR2には、2つの拡散領域114,115が含まれている。このうち、拡散領域114は対応するドライバトランジスタ110のドレイン領域であり、拡散領域115対応するドライバトランジスタのソース領域である。拡散領域115には、電源配線VPPSVが接続される。
また、アンチヒューズ領域RAFに含まれる3個のアンチヒューズ素子AFは、それぞれの活性領域AR上をゲート電極GがX方向に延在した構成を有している。これら3個のアンチヒューズ素子AFは、アンチヒューズ領域RAF内においてY方向に配列されている。そして、各アンチヒューズ素子AFのゲート電極は拡散領域111,113,114にそれぞれ接続される。
領域R4のY方向における幅Ly4は、図8に示した幅Ly3よりも大きい。これは、本実施形態においてはドライバトランジスタ110に必要なチャネル幅が広いためである。これにより、領域R4のY方向における幅Ly4が拡大するため、領域R4に3個のアンチヒューズ素子AFを配置することができる。尚、アンチヒューズ領域RAFのX方向における幅LxAFは、第1の実施形態と変わらない。
本実施形態では、以上のレイアウトにより、ドライバトランジスタ110に必要なチャネル幅が広い場合であっても、複数の素子を高密度に配置することができる。
図11は、本発明の第4の実施形態によるレイアウト図である。
図11に示すように、第4の実施形態によるレイアウトは、図10に示した領域R4の2つを結合し、Y方向に延在する線Cを軸として線対称に配置している。これにより、2つのドライバトランジスタ領域R110によって、1つのアンチヒューズ領域RAFがX方向に挟まれた構造となる。本実施形態では、1つのアンチヒューズ領域RAFに6個のアンチヒューズ素子AFが含まれることになる。
そして、これら6つのアンチヒューズ素子AFのゲート電極は、対応するドライバトランジスタ110のドレイン領域に接続される。図11に示す例では、線Cから見て左側に位置する3つのアンチヒューズ素子AFは、線Cから見て左側に位置する3つのドライバトランジスタ110に接続され、線Cから見て右側に位置する3つのアンチヒューズ素子AFは、線Cから見て右側に位置する3つのドライバトランジスタ110に接続されている。但し、これら6つのドライバトランジスタ110と6つのアンチヒューズ素子AFの接続関係がこれに限定されるものではない。
このように、本実施形態のレイアウトによれば、6個分のアンチヒューズ回路51a又は52aに含まれるドライバトランジスタ110及びアンチヒューズ素子AFを効率よく配置することが可能となる。
図12は、第1〜第4の実施形態による効果を説明するための平面図であり、(a)は第1のプロトタイプによるレイアウトを採用した場合を示し、(b)は第1〜第4の実施形態によるレイアウトを採用した場合を示している。
図12(a),(b)に示す例では、メモリセルアレイ60が4分割され、チップ上においてマトリクス状に配置されている。そして、X方向に隣接する2つのメモリセルアレイ60に挟まれた領域や、Y方向に隣接する2つのメモリセルアレイ60に挟まれた領域は、図1に示した種々の周辺回路が配置される周辺回路領域PEとして用いられる。周辺回路領域PEは、X方向に延在する周辺回路領域PEx1,PEx2と、Y方向に延在する周辺回路領域PEy1,PEy2を含む。
そして、図12(a)に示す第1のプロトタイプによるレイアウトにおいては、周辺回路領域PEx1,PEx2に内部電圧調整用のアンチヒューズ回路93が配置され、周辺回路領域PEy1,PEy2に不良アドレスを記憶するためのアンチヒューズ回路51a及び52aが配置される。内部電圧調整用のアンチヒューズ回路93は、電源回路90の特性を調整するためのトリミングデータを記憶する回路であり、その回路構成及びレイアウトは、図6を用いて説明したレイアウトと同じレイアウトを有している。つまり、1ビット分のアンチヒューズ回路93が領域R1に集中して配置され、これが多数繰り返し配列されている。
尚、図12(a)に示すアンチヒューズ回路51a,52a,93において、ハッチングが付されている部分は、ドライバトランジスタ110及びアンチヒューズ素子AFからなる部分(領域R2)である。図6に示した通り、第1のプロトタイプによるレイアウトでは、ドライバトランジスタ110及びアンチヒューズ素子AFからなる部分(領域R2)と、その他の部分(領域R5)とは、必ず隣接して配置される。
また、周辺回路領域PEx2には、電源回路90及びポンプ回路91,92が配置されている。電源回路90によって生成される各種内部電位は、電源配線VLを介して各回路ブロックに供給される。ポンプ回路91,92は、アンチヒューズ回路51a,52a,93の動作電圧を生成するための回路であり、それぞれ電源配線VPPSV,VBBSVに接続されている。電源配線VL,VPPSV,VBBSVは、周辺回路領域PEx1,PEx2をX方向に延在するように設けられるとともに、周辺回路領域PEy1,PEy2をY方向に延在するように設けられる。
これに対し、図12(b)に示す第1〜第4の実施形態によるレイアウトでは、ドライバトランジスタ110及びアンチヒューズ素子AFが形成された領域R3又はR4が集中配置されている。領域R3又はR4は、周辺回路領域PEx1においてチップのエッジEGの近傍に配置されている。領域R3又はR4には、不良アドレスを記憶するためのアンチヒューズ回路51a及び52aに含まれるドライバトランジスタ110及びアンチヒューズ素子AFだけでなく、内部電圧調整用のアンチヒューズ回路93に含まれるドライバトランジスタ110及びアンチヒューズ素子AFも配置される。
また、領域R3又はR4の近傍には、ポンプ回路91,92が配置されている。ポンプ回路91,92によって生成される電圧は、電源配線VPPSV,VBBSVを介して領域R3又はR4に供給される。
アンチヒューズ回路51a,52a,93を構成するその他の回路は、領域R5に配置される。領域R5は、主に周辺回路領域PEy1,PEy2に配置されるが、アンチヒューズ回路93に対応する部分など一部については、周辺回路領域PEx1,PEx2にも配置される。
かかる構成により、第1〜第4の実施形態によるレイアウトでは、チップのX方向における幅が第1のプロトタイプによるレイアウトに比べて縮小される。しかも、電源配線VPPSV,VBBSVの配線長を大幅に短縮することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記の実施形態におけるアンチヒューズ回路の回路構成はあくまで一例であり、本発明がこれに限定されるものではない。したがって、図13に示すアンチヒューズ回路や、図14に示すアンチヒューズ回路など、他の回路構成を有するアンチヒューズ回路を用いることも可能である。
図13に示すアンチヒューズ回路は、ドライバトランジスタ110に接続されたラッチ回路320と、ラッチ回路320にプログラミングデータPDを供給するトランスファゲート310を含んでいる。トランスファゲート310は、冗長アドレスRAをデコードすることに得られる選択信号SELの活性化に応答して、ラッチ回路320にプログラミングデータPDを出力する。ラッチ回路320の電源は電源配線VPPSVに接続されているため、プログラミングデータPDがローレベルである場合、ラッチ回路320の出力は高電位となる。
そして、ドライバトランジスタ110のゲート電極に供給されるドライブ信号DRVが活性化すると、ラッチ回路320がアンチヒューズ素子AFに接続され、ラッチ回路320の出力が高電位である場合、アンチヒューズ素子AFが絶縁破壊される。
また、図13に示すアンチヒューズ回路では、ラッチ回路220にプリチャージトランジスタ227が設けられている。プリチャージトランジスタ227は、接続ノードN3を基準電位Vref(<VDD)にプリチャージする。これにより、プリチャージ信号PREが活性化すると、接続ノードN2の方が接続ノードN3よりも高電位となる。その後、ロード信号LOADが活性すると、アンチヒューズ素子AFの抵抗値に応じて接続ノードN2の電位が低下し、出力信号LBが反転する。出力信号LBは、制御信号Daを受けるトランジスタ228によって、初期状態はハイレベルとされる。
一方、図14に示すアンチヒューズ回路は、1ビット当たり2個のアンチヒューズ素子AF1,AF2を用いる。アンチヒューズ素子AF1を含むブロック400Aは、ロードトランジスタ211及びプリチャージトランジスタ401を含む。同様に、アンチヒューズ素子AF2を含むブロック400Bは、ロードトランジスタ212及びプリチャージトランジスタ402を含む。
そして、ロードトランジスタ211,212がオンすると、接続ノードN11,N12は、それぞれアンプ回路411,412に接続される。アンプ回路411,412は、それぞれアンチヒューズ素子AF1,AF2にセンス電流を流すことによってその抵抗値を検出する回路であり、検出結果はそれぞれラッチ回路421,422にラッチされる。
ラッチ回路421,422からの出力信号LT1,LT2は、ORゲート回路430に入力される。これにより、出力信号LT1,LT2の少なくとも一方がハイレベル、つまり、アンチヒューズ素子AF1,AF2の少なくとも一方がコネクト状態であれば、出力信号LT3はハイレベルとなる。出力信号LT3がローレベルとなるのは、アンチヒューズ素子AF1,AF2が両方とも未コネクト状態である場合に限られる。
出力信号LT3は、比較回路440によってアドレス信号ADDの所定のビットAiと比較され、その結果に応じてヒット信号HITiが生成される。これにより、アンチヒューズ素子AF1,AF2の両方に対してコネクト動作を行えば、アンチヒューズ素子AF1,AF2の一方に対してコネクト動作が失敗した場合であっても、所望の値を保持することが可能となる。
さらに、出力信号LT1,LT2は比較回路450にも供給され、比較の結果は検出信号DETとして出力される。検出信号DETは、アンチヒューズ素子AF1,AF2が異なる値を記憶しているか否か、つまり、アンチヒューズ素子AF1,AF2の一方についてコネクト動作が失敗したか否かを示しており、設計段階における評価に利用することができる。
このように、本発明は、種々の回路構成を持ったアンチヒューズ回路を備える半導体装置に適用することが可能である。
10 半導体装置
11a,11b クロック端子
12a〜12d コマンド端子
13 アドレス端子
14 データ入出力端子
15v,15s 電源端子
21 内部クロック生成回路
22 DLL回路
31 コマンドデコーダ
41 アドレスラッチ回路
51 ロウデコーダ
51a,52a,93 アンチヒューズ回路
51b,52b アドレス比較回路
52 カラムデコーダ
53 センスアンプ列
60 メモリセルアレイ
70 メインアンプ
80 データ入出力回路
90 電源回路
91,92 ポンプ回路
100 シリコン基板
101 活性領域
102 ゲート絶縁膜
103 ゲート電極
104 拡散領域
105 層間絶縁膜
106,107 配線
108,109 コンタクト導体
110 ドライバトランジスタ
111〜115 拡散領域
120 バイアストランジスタ
130 デコード回路
131,132 トランジスタ
210〜212 ロードトランジスタ
220 ラッチ回路
221〜224,228 トランジスタ
225,227 プリチャージトランジスタ
226 バイアストランジスタ
310 トランスファゲート
320 ラッチ回路
400A,400B ブロック
401,402 プリチャージトランジスタ
411,412 アンプ回路
421,422 ラッチ回路
430 ORゲート回路
440,450 比較回路
AF,AF1,AF2 アンチヒューズ素子
AR,AR1,AR2 活性領域
BL ビット線
EG エッジ
G ゲート電極
MC メモリセル
N1〜N3,N11,N12 接続ノード
PEx1,PEx2,PEy1,PEy2 周辺回路領域
R1〜R5 領域
R110 ドライバトランジスタ領域
R120 バイアストランジスタ領域
R210 ロードトランジスタ領域
RAF アンチヒューズ領域
RBL 冗長ビット線
RDL デコードラッチ領域
RMC 冗長メモリセル
RWBS リードライトバス
RWL 冗長ワード線
SA センスアンプ
STI 素子分離領域
U ユニット
VL,VPPSV,VBBSV 電源配線
WL ワード線

Claims (11)

  1. いずれも第1及び第2の電源間に直列に接続されたトランジスタ及びアンチヒューズ素子からなり、少なくとも第1乃至第4のユニットを含む複数のユニットを備え、
    前記トランジスタは、ゲート電極、活性領域及びゲート絶縁膜を含み、
    前記アンチヒューズ素子は、ゲート電極、活性領域及びコネクト動作によって絶縁破壊されるゲート絶縁膜を含み、
    前記第1及び第2のユニットにそれぞれ含まれる前記トランジスタは、第1のトランジスタ領域に配置され、
    前記第3及び第4のユニットにそれぞれ含まれる前記トランジスタは、第2のトランジスタ領域に配置され、
    前記第1乃至第4のユニットにそれぞれ含まれる前記アンチヒューズ素子は、第1の方向から前記第1及び第2のトランジスタ領域に挟まれたアンチヒューズ領域に配置され、
    前記アンチヒューズ素子の前記ゲート電極は、対応する前記活性領域上を前記第1の方向に延在し、
    前記トランジスタの前記ゲート電極は、対応する前記活性領域上を前記第1の方向と交差する第2の方向に延在することを特徴とする半導体装置。
  2. 前記第1乃至第4のユニットに含まれる2つの前記アンチヒューズ素子は、前記第2の方向に隣接して配置され、
    前記第1乃至第4のユニットに含まれる残りの2つの前記アンチヒューズ素子は、前記第2の方向に隣接して配置されることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1のユニットに含まれる前記アンチヒューズ素子と、前記第3のユニットに含まれる前記アンチヒューズ素子は前記第1の方向に隣接して配置され、
    前記第2のユニットに含まれる前記アンチヒューズ素子と、前記第4のユニットに含まれる前記アンチヒューズ素子は前記第1の方向に隣接して配置されることを特徴とする請求項2に記載の半導体装置。
  4. 前記第1のユニットに含まれる前記アンチヒューズ素子と、前記第2のユニットに含まれる前記アンチヒューズ素子は前記第2の方向に隣接して配置され、
    前記第3のユニットに含まれる前記アンチヒューズ素子と、前記第4のユニットに含まれる前記アンチヒューズ素子は前記第2の方向に隣接して配置されることを特徴とする請求項3に記載の半導体装置。
  5. 前記複数のユニットは第5及び第6のユニットをさらに含み、
    前記第1、第2及び第5のユニットにそれぞれ含まれる前記トランジスタは、前記第1のトランジスタ領域に配置され、
    前記第3、第4及び第6のユニットにそれぞれ含まれる前記トランジスタは、前記第2のトランジスタ領域に配置され、
    前記第1乃至第6のユニットにそれぞれ含まれる前記アンチヒューズ素子は、前記アンチヒューズ領域に配置されることを特徴とする請求項1に記載の半導体装置。
  6. 前記第1乃至第6のユニットに含まれる3つの前記アンチヒューズ素子は、前記第2の方向に配列され、
    前記第1乃至第6のユニットに含まれる残りの3つの前記アンチヒューズ素子は、前記第2の方向に配列されることを特徴とする請求項5に記載の半導体装置。
  7. 前記第1及び第2のユニットにそれぞれ含まれる前記トランジスタは、ソース領域を共有しており、
    前記第3及び第4のユニットにそれぞれ含まれる前記トランジスタは、ソース領域を共有していることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 前記複数のユニットにそれぞれ対応して設けられ、前記アンチヒューズ素子から読み出されたデータをラッチする複数のラッチ回路と、
    複数のメモリセルアレイと、をさらに備え、
    前記複数のユニットは、前記第1及び第2の方向の一方に隣接する前記メモリセルアレイ間に配置され、
    前記複数のラッチ回路は、前記第1及び第2の方向の他方に隣接する前記メモリセルアレイ間に配置されていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
  9. 第1の活性領域に形成された第1及び第2のトランジスタと、
    前記第1のトランジスタを用いたコネクト動作によってプログラミング可能な第1のアンチヒューズ素子と、
    前記第2のトランジスタを用いたコネクト動作によってプログラミング可能な第2のアンチヒューズ素子と、を備え、
    前記第1のトランジスタは、前記第1の活性領域上を第2の方向に延在する第1のゲート電極を含み、
    前記第2のトランジスタは、前記第1の活性領域上を前記第2の方向に延在する第2のゲート電極を含み、
    前記第1のアンチヒューズ素子は、第2の活性領域上を前記第2の方向と交差する第1の方向に延在する第3のゲート電極を含み、
    前記第2のアンチヒューズ素子は、第3の活性領域上を前記第1の方向に延在する第4のゲート電極を含み、
    前記第2の活性領域と前記第3の活性領域は、前記第2の方向に隣接して配置されており、
    前記第1の活性領域と前記第2及び第3の活性領域は、前記第1の方向に隣接して配置されていることを特徴とする半導体装置。
  10. 前記第1及び第2のトランジスタは、ソース領域を共有しており、
    前記第1のトランジスタのドレイン領域は、前記第1のアンチヒューズ素子の前記第3のゲート電極に接続され、
    前記第2のトランジスタのドレイン領域は、前記第2のアンチヒューズ素子の前記第4のゲート電極に接続されていることを特徴とする請求項9に記載の半導体装置。
  11. 第4の活性領域に形成された第3のトランジスタと、
    前記第3のトランジスタを用いたコネクト動作によってプログラミング可能な第3のアンチヒューズ素子と、をさらに備え、
    前記第3のトランジスタは、前記第4の活性領域上を前記第2の方向に延在する第5のゲート電極を含み、
    前記第3のアンチヒューズ素子は、第5の活性領域上を前記第1の方向に延在する第6のゲート電極を含み、
    前記第2、第3及び第5の活性領域は、前記第2の方向に配列されており、
    前記第1及び第4の活性領域は、前記第1の方向に隣接して配置されていることを特徴とする請求項9又は10に記載の半導体装置。
JP2014054063A 2014-03-17 2014-03-17 半導体装置 Pending JP2015177126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014054063A JP2015177126A (ja) 2014-03-17 2014-03-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014054063A JP2015177126A (ja) 2014-03-17 2014-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2015177126A true JP2015177126A (ja) 2015-10-05

Family

ID=54255987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014054063A Pending JP2015177126A (ja) 2014-03-17 2014-03-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2015177126A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057679A (ja) * 2018-10-01 2020-04-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057679A (ja) * 2018-10-01 2020-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP7065007B2 (ja) 2018-10-01 2022-05-11 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4855851B2 (ja) 半導体記憶装置
JP2015207334A (ja) 半導体装置
US8154941B2 (en) Non-volatile semiconductor memory device and method of writing data therein
US9589663B2 (en) OTP memory capable of performing multi-programming and semiconductor memory device including the same
JP2006236511A (ja) 半導体集積回路装置
US10443531B2 (en) Apparatuses and methods for storing redundancy repair information for memories
US9830996B2 (en) Efuse bit cell, and read/write method thereof, and efuse array
KR20130021760A (ko) 자기터널접합 브레이크 다운을 이용한 안티퓨즈 회로, 및 이를 포함하는 반도체 장치
US9263149B2 (en) Semiconductor device with OTP memory cell
JP2010123753A (ja) 半導体装置、半導体装置におけるアンチヒューズ素子のプログラム方法、及び半導体装置の製造方法
US9064591B2 (en) Semiconductor device with OTP memory cell
US20110058402A1 (en) Semiconductor device having nonvolatile memory elements
US9754666B2 (en) Resistive ratio-based memory cell
JP2010244615A (ja) 半導体装置及び半導体装置の書き込み制御方法
JP2009277291A (ja) 不揮発性半導体記憶装置
US6535438B2 (en) Semiconductor memory device adopting redundancy system
US20120307578A1 (en) Semiconductor device having redundant select line to replace regular select line
JPWO2011101947A1 (ja) 半導体装置
US11282569B2 (en) Apparatus with latch balancing mechanism and methods for operating the same
US9431128B2 (en) Semiconductor device including fuse circuit
JP2010182365A (ja) アンチヒューズ回路及び半導体記憶装置
JP2015177126A (ja) 半導体装置
CN106601300B (zh) 一种电熔丝存储单元、电熔丝存储阵列及其使用方法
KR20100108699A (ko) 입력레벨 조절기능을 갖는 반도체 장치의 입력버퍼 회로
CN106601301B (zh) 一种电熔丝存储单元和电熔丝存储阵列