JP2020025283A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020025283A
JP2020025283A JP2019181255A JP2019181255A JP2020025283A JP 2020025283 A JP2020025283 A JP 2020025283A JP 2019181255 A JP2019181255 A JP 2019181255A JP 2019181255 A JP2019181255 A JP 2019181255A JP 2020025283 A JP2020025283 A JP 2020025283A
Authority
JP
Japan
Prior art keywords
transistor
circuit
terminal
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019181255A
Other languages
English (en)
Other versions
JP6815459B2 (ja
Inventor
拓郎 王丸
Takuo Oumaru
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020025283A publication Critical patent/JP2020025283A/ja
Application granted granted Critical
Publication of JP6815459B2 publication Critical patent/JP6815459B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals
    • H03K17/005—Switching arrangements with several input- or output terminals with several inputs only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】順序回路のバックアップ用記憶回路として用いることができる新規な保持回路を提供する。【解決手段】保持回路（半導体装置１００）は、入力端子ａ１、ａ２、ｃ１、出力端子ｂ１、スイッチＳＷ１〜ＳＷ３、容量素子ＣＰ１及びノードＦＮ１を有する。スイッチＳＷ１は、ノードＦＮ１と入力端子ａ１間の導通状態を制御し、スイッチＳＷ２は、ノードＦＮ１と出力端子ｂ１間の導通状態を制御し、スイッチＳＷ３は、入力端子ａ２と出力端子ｂ１間の導通状態を制御する。容量素子の第１端子はノードＦＮ１と電気的に接続され、容量素子の第２端子は入力端子ｃ１と電気的に接続されている。スイッチＳＷ１〜ＳＷ３は、半導体領域が酸化物半導体層で形成されているトランジスタである。これにより電気的に浮遊状態となったノードＦＮ１の電位の変動を抑えることができるため、保持回路は状態を長期間保持することが可能である。【選択図】図１

Description

本発明の一形態は、状態あるいはデータを保持することが可能な保持回路、または順序回
路やその他の半導体装置、そのための駆動方法、およびそのための作製方法等に関する。
本発明の一形態は、上記の技術分野に限定されない。本出願の明細書、図面、及び特許請
求の範囲（以下、本明細書等と呼ぶ。）で開示する発明の一形態の技術分野は、物、方法
、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するもので
ある。本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置
、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、処理装置、またはそれらの
駆動方法、または、それらの作製方法を一例として挙げることができる。
半導体装置の消費電力削減のため、パワーゲーティングやクロックゲーティングにより、
必要のない回路を停止させることが行われている。フリップフロップ回路（ＦＦ）は、半
導体装置に多く含まれる順序回路（状態を保持する記憶回路）の１つである。よって、Ｆ
Ｆの消費電力の削減は、ＦＦを組み込んだ半導体装置全体の消費電力の削減につながる。
一般的なＦＦは、単に電源を遮断すると保持している状態（データ）が失われてしまう。
また、半導体領域が酸化物半導体層で形成されているトランジスタ（以下、ＯＳトランジ
スタと呼ぶ場合がある）のオフ電流が極めて小さいという特性を利用して、電源遮断時で
も状態（データ）を保持することが可能な保持回路が提案されている。例えば、特許文献
１−３には、ＯＳトランジスタが適用された保持回路をＦＦに組み込むことで、ＦＦのパ
ワーゲーティングを可能にすることが記載されている。
特開２０１２−２５７１９２号公報 特開２０１３−９２９７号公報 特開２０１３−１７５７０８号公報
本発明の一形態は、新規な保持回路、新規な順序回路やその他の新規な半導体装置を提供
すること、または、これらの新規な駆動方法、または、これらの新規な作製方法を提供す
ることを課題の一とする。例えば、一形態の課題は、消費電力を低減することが可能な半
導体装置を提供すること、または、オーバーヘッドの増加を抑えることが可能な半導体装
置を提供することである。
本明細書等の記載から、列記された課題以外の課題も自ずと明らかとなるものであり、ま
た、本発明の各形態について、これら以外の課題を抽出することが可能である。複数の課
題の記載は、互いの課題の存在を妨げるものではなく、また、本発明の一形態は、これら
の課題の全てを解決する必要はない。
本発明の一形態は、第１乃至第３入力端子、第１出力端子、第１乃至第３スイッチ、容量
素子、および第１ノードを有し、第１スイッチは第１ノードと第１入力端子間の導通状態
を制御し、第２スイッチは第１ノードと第１出力端子間の導通状態を制御し、第３スイッ
チは第２入力端子と第１出力端子間の導通状態を制御し、容量素子の第１端子は第１ノー
ドと電気的に接続され、容量素子の第２端子は第３入力端子と電気的に接続され、第１お
よび第２スイッチは半導体領域が酸化物半導体層で形成されているトランジスタである保
持回路である。
上記の一形態において、第３スイッチを半導体領域が酸化物半導体層で形成されているト
ランジスタとしてもよい。この場合、酸化物半導体層はｃ軸に配向している結晶部を有す
ることが好ましい。
本明細書等にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を
避けるために付す場合があり、その場合は、数的に限定するものではない。
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（
トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体
特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えた
チップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及
び電子機器等は、それ自体が半導体装置であり、また半導体装置を有している場合がある
。
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲー
トは、トランジスタの導通状態を制御する制御端子として機能する。ゲート以外の一対の
端子はトランジスタの入出力端子として機能し、トランジスタの導電型及びトランジスタ
の３つの端子に与えられる電位によって、一方がソースとなり他方がドレインとなる。一
般的に、ｎ型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位
が与えられる端子がドレインと呼ばれる。逆に、ｐ型トランジスタでは、低い電位が与え
られる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。よって
、ゲートを除く２つの端子は、トランジスタの３つの端子に入力される電位によりその機
能が入れ替わる場合がある。したがって、本明細書等において、トランジスタのソースま
たはドレインとして機能する２つの端子を、一方を第１端子と、他方を第２端子と呼ぶ場
合がある。
本明細書では、回路構成やその動作の理解を容易にするため、トランジスタの２つの入出
力端子の一方をソースに、他方をドレインに限定して説明する場合がある。もちろん、駆
動方法によっては、トランジスタの３つの端子に印加される電位の大小関係が変化し、ソ
ースとドレインが入れ替わる場合がある。したがって、本発明の一形態において、トラン
ジスタのソースとドレインの区別は、明細書および図面での記載に限定されるものではな
い。
本発明の一形態により、新規な保持回路、新規な順序回路やその他の新規な半導体装置を
提供すること、または、これらの新規な駆動方法、または、これらの新規な作製方法を提
供することが可能になる。例えば、半導体装置の消費電力を低減することが可能になる。
または、パワーゲーティング中にデータを保持する機能を追加することで生じる面積およ
び性能のオーバーヘッドを抑えることが可能である。例えば、面積オーバーヘッドをゼロ
にすることも可能であり、また性能オーバーヘッドをゼロにすることも可能である。
これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は
、必ずしも、これらの効果の全てを有する必要はない。また、本発明の一形態はこれらの
効果によって限定されるものではない。例えば、場合によって、または、状況に応じて、
本発明の一形態はこれらの効果以外の効果を有する場合もあり、あるいは、これらの効果
を有さない場合もある。本発明の一形態について、上記以外の課題、効果、および新規な
構成については、本明細書等の記載から自ずと明らかになるものである。
半導体装置の構成の一例を示すブロック図。 半導体装置の構成の一例を示す回路図。 半導体装置の駆動方法の一例を示すタイミングチャート。 半導体装置の駆動方法の一例を示すタイミングチャート。 半導体装置の構成の一例を示すブロック図。 Ａ、Ｂ：半導体装置の構成の一例を示すブロック図。 半導体装置の構成の一例を示すブロック図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 ＯＳトランジスタの構成の一例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 Ａ：図８Ｂの部分拡大図。Ｂ：ＯＳトランジスタのエネルギーバンド図。 半導体装置の構成の一例を示す断面図。 プロセッシングユニット（ＣＰＵ）の一例を示すブロック図。 Ａ：電子部品の作製方法の一例を示すフローチャート。Ｂ：電子部品の構成の一例を示す図。 Ａ−Ｆ：電子機器の一例を説明する図。
図面を用いて、本発明の実施の形態について詳細に説明する。ただし、本発明は以下の説
明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細
を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、発明の実施の形態の説明に用いられる図面において、同一部分または同様な機能を
有する部分には同一の符号を付し、その繰り返しの説明は省略する場合がある。
本明細書において、例えば、クロック信号ＣＬＫを、単に信号ＣＬＫ、ＣＬＫ等と省略し
て記載する場合がある。これは、他の構成要素（例えば、信号、電圧、電位、回路、素子
、電極、配線等）についても同様である。
以下に、いくつかの実施の形態を示す。各実施の形態に記載された構成は他の実施の形態
と適宜組み合わせることが可能である。また、１つの実施の形態にいくつかの構成例が示
される場合は、互いの構成例を適宜組み合わせることが可能である。
（実施の形態１）
＜＜半導体装置の構成例１＞＞
図１は、半導体装置の構成の一例を示すブロック図である。半導体装置１００は、入力端
子ＩＮａ、入力端子ＩＮｂ、出力端子ＯＵＴａ、回路１０、および回路ＲＣ１を有する。
端子ＩＮａ、端子ＩＮｂは、半導体装置１００が処理するデータ信号を入力することが可
能な端子である。端子ＯＵＴａは、半導体装置１００（回路１０）で処理されたデータ信
号を出力する端子である。
＜回路１０＞
回路１０は回路２０および回路３０を有する。回路１０は論理回路として機能することが
可能な半導体装置である。回路１０には、クロック信号ＣＬＫ等の制御信号、高電源電位
ＶＤＤ、および低電源電位ＶＳＳが入力される。回路１０は、クロックゲーティングおよ
びパワーゲーティングが可能な回路ブロックであり、半導体装置１００が組み込まれてい
る半導体装置のクロックゲーティング回路によりクロック信号ＣＬＫの供給が制御され、
同半導体装置のパワーゲーティング回路により電源電位ＶＤＤの供給が制御される。
回路２０は選択回路として機能することが可能であり、入力端子ａ２０の入力信号、およ
び入力端子ａ２１の入力信号の何れか一方を選択し、出力端子ｂ２０から出力する機能を
有する。端子ａ２０は端子ＩＮａと電気的に接続され、端子ａ２１は回路ＲＣ１の出力端
子ｂ１と電気的に接続され、端子ｂ２０は回路３０の入力端子ａ３０と電気的に接続され
ている。回路３０の出力端子ｂ３０は端子ＯＵＴａと電気的に接続されている。
回路３０はデータ（状態）を保持することが可能な回路とすることができる。代表的には
、回路３０は順序回路とすればよい。この場合、端子ａ３０に入力されているデータ信号
により、または同データ信号および回路３０内部で保持しているデータ（状態）により、
端子ｂ３０から出力されるデータ信号の論理レベルが決定される。例えば、回路３０は、
ラッチ回路、フリップフロップ回路、シフトレジスタ、カウンタ回路、分周回路などの順
序回路で構成することができる。
＜回路ＲＣ１＞
回路ＲＣ１は、データ（状態）を保持することが可能な保持回路として機能する。回路Ｒ
Ｃ１は、ノードＦＮ１、入力端子ａ１、入力端子ａ２、入力端子ｃ１、出力端子ｂ１、ス
イッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３および容量素子ＣＰ１を有する。
ノードＦＮ１は電気的に浮遊状態となることが可能なように設けられており、回路ＲＣ１
のデータ（状態）保持部として機能するノードである。端子ａ１は端子ＩＮａと電気的に
接続され、端子ａ２は端子ＩＮｂと電気的に接続されている。
スイッチＳＷ１はノードＦＮ１と端子ａ１間の導通状態を制御することが可能である。ス
イッチＳＷ２はノードＦＮ１と端子ｂ１と間の導通状態を制御することが可能である。ス
イッチＳＷ３は端子ａ２と端子ｂ１と間の導通状態を制御することが可能である。容量素
子ＣＰ１の第１端子はノードＦＮ１と電気的に接続され、その第２端子は端子ｃ１と電気
的に接続されている。容量素子ＣＰ１により、ノードＦＮ１と端子ｃ１間は容量結合され
ている。そのため、端子ｃ１の電位によってノードＦＮ１の電位を制御することが可能で
ある。例えば、ノードＦＮ１が電気的に浮遊状態であるとき、端子ｃ１の電位を上昇させ
ることで、ノードＦＮ１の電位を昇圧することができる。
回路ＲＣ１は、端子ａ１から入力されるデータ、または端子ａ２から入力されるデータの
何れか一方を選択し、選択されたデータをノードＦＮ１で保持する機能と、ノードＦＮ１
で保持しているデータを端子ｂ１から出力する機能とを有する。端子ａ１から入力される
データを書き込む場合、スイッチＳＷ１を導通状態にし、スイッチＳＷ２およびスイッチ
ＳＷ３を非導通状態にする。端子ａ２から入力されるデータを書き込む場合、スイッチＳ
Ｗ２およびスイッチＳＷ３を導通状態にし、スイッチＳＷ１を非導通状態にする。データ
を読み出す場合は、スイッチＳＷ２を導通状態にし、スイッチＳＷ１およびスイッチＳＷ
３を非導通状態にする。データ保持状態にするには、スイッチＳＷ１およびスイッチＳＷ
２を非導通状態にして、ノードＦＮ１を電気的に浮遊状態にする。
容量素子ＣＰ１の静電容量は、ＲＣ１で保持しているデータを書き込むノード（図１の例
では、端子ａ３０に相当するノード）の負荷を考慮して設定すればよい。
回路ＲＣ１は、回路１０で保持しているデータのバックアップ用の記憶回路として機能さ
せることができる。そのため、回路ＲＣ１は、電源が遮断されている期間、退避したデー
タを保持することができるリテンション特性を備えている。ＲＣ１でデータを長時間保持
させるには、電気的に浮遊状態のノードＦＮ１の電位の変動（特に、電位の降下）を可能
な限り抑えることが好ましい。このための手段の１つとして、スイッチＳＷ１、ＳＷ２は
、非導通状態でのドレイン電流（オフ電流）が非常に小さいトランジスタで構成すること
が挙げられる。
トランジスタのオフ電流を下げるには、例えば、半導体領域をエネルギーキャップが広い
半導体で形成すればよい。この場合、半導体のエネルギーギャップは、２．５ｅＶ以上、
または２．７ｅＶ以上、または３ｅＶ以上であることが好ましい。このような半導体とし
て酸化物半導体が挙げられる。例えば、スイッチＳＷ１、ＳＷ２は、半導体領域が酸化物
半導体層で形成されているトランジスタ（ＯＳトランジスタ）とすればよい。例えば、チ
ャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースードレイン間電圧が１０
Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下
とすることが可能である。スイッチＳＷ１およびスイッチＳＷ２に適用されるＯＳトラン
ジスタのリーク電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、または、１×１
０−２１Ａ以下、または１×１０−２４Ａ以下が好ましい。または、リーク電流は８５℃
にて１×１０−１５Ａ以下、または１×１０−１８Ａ以下、または１×１０−２１Ａ以下
であることが好ましい。
酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量
が大きい半導体であるため、ＯＳトランジスタは、シリコン等を用いた一般的なトランジ
スタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因
するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を
有することとなり、高いドレイン電圧で駆動することが可能である。よって、回路ＲＣ１
にＯＳトランジスタを適用することで、信号の電位レベルや入力タイミング等の駆動条件
の余裕度（マージン）を高くすることができる。例えば、データ保持状態にノードＦＮ１
の電位が高くなるような駆動も可能になる。
また、ＯＳトランジスタは、ゲート絶縁層を酸化膜換算膜厚で１１ｎｍ程度まで厚くし、
チャネル長を５０ｎｍ程度まで短くしても、非常に良好なオフ電流特性およびサブスレッ
ショルド特性を有することが可能である。よって、ＯＳトランジスタは、論理回路を構成
する一般的なＳｉトランジスタよりも厚いゲート絶縁層を用いることができるため、ゲー
ト絶縁層を介したリーク電流が低減され、ゲート絶縁層の膜厚のばらつきによる電気特性
のばらつきも抑えることができる。ＯＳトランジスタの詳細については、実施の形態２で
説明する。
スイッチＳＷ３、及び回路１０を構成するトランジスタに特段の制約はなく、論理回路に
適用される一般的なトランジスタを用いることができ、例えば、半導体領域が第４族元素
（Ｓｉ、Ｇｅ、Ｃ）で形成されているトランジスタとすることができる。回路１０のトラ
ンジスタの代表例は、シリコンで半導体領域が形成されているトランジスタ（Ｓｉトラン
ジスタ）である。また、Ｓｉトランジスタの移動度を向上させる目的等のため、Ｓｉトラ
ンジスタの半導体領域にＧｅを添加した歪みトランジスタを用いてもよい。
スイッチＳＷ３は、スイッチＳＷ１およびスイッチＳＷ２と同様にＯＳトランジスタで構
成してもよいし、アナログスイッチ等のスイッチ回路で構成してもよい。スイッチＳＷ３
をＯＳトランジスタとすることで、下記に述べるように、回路ＲＣ１の追加による半導体
装置１００の面積オーバーヘッドをゼロにすることが可能である。また、スイッチＳＷ３
をアナログスイッチとする場合、ｐ型トランジスタはＳｉトランジスタで形成し、ｎ型ト
ランジスタはＯＳトランジスタとし、かつｐ型トランジスタ上に積層することで、スイッ
チＳＷ３をＳｉトランジスタだけで構成する場合よりも、半導体装置１００の面積を縮小
することができる。
半導体装置１００において、回路ＲＣ１を設けたことによる回路２０および回路３０の回
路構成の変更は不要であり、回路２０には、セレクタあるいはマルチプレクサと呼ばれる
ような一般的な選択回路も適用することができ、回路３０には、ラッチ回路やフリップフ
ロップ回路のような一般的な順序回路も適用することができる。回路２０および回路３０
上に回路ＲＣ１を積層することが可能であるため、回路２０および回路３０のレイアウト
変更を殆どせずに、回路ＲＣ１を設けることが可能である。つまり、本実施の形態により
、選択回路および順序回路で構成される回路ブロックの上にＯＳトランジスタを含む回路
ブロックを積層することで、ＯＳトランジスタを含む回路ブロックの追加による面積オー
バーヘッドをゼロにすること、および、選択回路および順序回路を通常動作させるときの
性能ペナルティーもゼロにすることが可能となる。
以下、半導体装置１００のより具体的な回路構成例および駆動方法例について説明する。
＜＜半導体装置の構成例２＞＞
図２は、半導体装置の構成例を示す回路図であり、図３および図４は図２に示す半導体装
置の駆動方法例を示すタイミングチャートである。図２の回路図は、図１に示す半導体装
置１００の具体例の１つである。図２に示す半導体装置１０１は回路１１および回路ＲＣ
２を有する。
回路１１は図１の回路１０に対応する回路ブロックであり、回路ＳＥＬＣ１およびフリッ
プフロップ回路（ＦＦ）３１を有する。
ＳＥＬＣ１は選択回路として機能することが可能であり、１つのインバータ（ＮＯＴゲー
ト）回路、および２つのアナログスイッチ回路を有する。ＳＥＬＣ１には、制御信号とし
て信号ＳＥＬが入力され、電源電位ＶＤＤ、ＶＳＳが入力される。
ＦＦ３１には、制御信号としてクロック信号ＣＬＫおよびリセット信号ＲＥＳＥＴが入力
され、電源電位としてＶＤＤおよびＶＳＳが入力される。ＣＬＫＢはＣＬＫの反転信号で
あり、回路１１に設けられたインバータ回路等により、ＣＬＫから生成される。図２の例
では、ＦＦ３１はマスタースレーブ型のＦＦであり、２つのラッチ回路（ＬＡＴａ、ＬＡ
Ｔｂ）で構成されている。ＬＡＴａは１つのアナログスイッチ、１つのＮＡＮＤゲート回
路、および１つのクロックドインバータ回路を有する。ＬＡＴｂは１つのアナログスイッ
チ、１つのインバータ回路および１つのクロックドＮＡＮＤゲート回路を有する。ＦＦ３
１において、クロックドインバータ回路の代わりに、１つのアナログスイッチと１つのイ
ンバータ回路を設けてもよいし、クロックドＮＡＮＤゲート回路の代わりに、１つのアナ
ログスイッチとＮＡＮＤゲート回路を設けてもよい。
回路ＲＣ２は図１の回路ＲＣ１に対応する回路である。トランジスタＭｏｓ１、トランジ
スタＭｏｓ２およびＭｏｓ３はｎ型トランジスタであり、ＯＳトランジスタであり、それ
ぞれ、ＳＷ１、ＳＷ２、ＳＷ３として機能する。信号ＯＧ１−ＯＧ３は、トランジスタＭ
ｏｓ１−Ｍｏｓ３の導通状態を制御する制御信号である。容量素子ＣＰ１の第２端子には
信号ＣＳＢが入力される。
図２に示す半導体装置１０１は、例えば、スキャンフリップフロップ回路として機能させ
ることが可能であり、複数の半導体装置１０１でスキャンチェーンを構成することができ
る。端子ＩＮａを通常動作時のデータ入力端子とし、端子ＩＮｂをスキャンチェーンの入
力部として機能させればよい。スキャンチェーンを構成するには、隣接する２つの半導体
装置１０１の一方の入力端子ＩＮｂを他方の出力端子ＯＵＴａに電気的に接続する。複数
の半導体装置１０１の各入力端子ＩＮａは組み合わせ回路の出力端子を接続すればよい。
例えば、半導体装置１０１は、ＦＰＧＡなどのＰＬＤ（プログラム可能な論理デバイス）
のロジックエレメントに適用することが可能である。ロジックエレメントを構成するレジ
スタおよびレジスタの入力信号を選択する選択回路を有する回路ブロックを回路１１で構
成すればよい。この場合、複数の半導体装置１０１により、バックアップ機能を有するレ
ジスタチェーンを構成することができる。
半導体装置１０１は、クロックゲーティングおよびパワーゲーティングが可能な半導体装
置であり、それが組み込まれている半導体装置の動作に必要がない期間、回路１１のＣＬ
ＫおよびＶＤＤの供給を遮断することが可能である。これにより、半導体装置１０１の動
的消費電力を削減することができる。以下、図３、図４を参照して、半導体装置１０１の
駆動方法例を説明する。
図３および図４には、制御信号（ＯＧ１−ＯＧ３、ＣＳＢ、ＣＬＫ、ＲＥＳＥＴ、ＳＥＬ
）、入力信号（Ｄ０、ＳＣ）、出力信号Ｑ０の波形、ノードＦＮ１の電位の変化、および
回路１１の電源電位ＶＤＤの入力端子の電位の変化を示す。図３、図４の例では、半導体
装置１０１に入力される信号（ＯＧ１−ＯＧ３、ＣＳＢ、ＣＬＫ、ＲＥＳＥＴ、ＳＥＬ、
Ｄ０、ＳＣ）は、高（Ｈ）レベルの電位がＶＤＤであり、低（Ｌ）レベルの電位はＶＳＳ
である。
＜＜半導体装置の駆動方法例１＞＞
図３に、クロックゲーティングおよびパワーゲーティングの制御方法の一例を示す。
＜期間Ｔ１＞
期間Ｔ１では、通常動作モードで半導体装置１０１が動作している。通常動作とは、半導
体装置１０１（回路１１）がフリップフロップ回路として動作していることをいう。図３
の例では、通常動作ではＦＦ３１が信号Ｄ０の状態を保持するように駆動されている。
回路１１にはＶＤＤおよびＣＬＫが供給されている。信号ＳＥＬの電位はＬレベルである
ため、ＳＥＬＣ１によりＦＦ３１の入力端子ａ３０と端子ＩＮａ間が導通状態となってい
る。ＦＦ３１の状態（出力信号Ｑ０）は信号ＣＬＫおよび端子ａ３０から入力される信号
Ｄ０に応じて変化する。
通常動作時では、ノードＦＮ１の電位は論理レベルがＬとなる電位に維持される。ここで
は、端子ＩＮｂから入力される信号ＳＣを利用して、ノードＦＮ１の論理レベルをＬに維
持している。具体的には、ＳＣの電位をＬレベル（ＶＳＳ）にし、トランジスタＭｏｓ２
およびトランジスタＭｏｓ３を導通状態にする。これにより、ノードＦＮ１の電位はＶＳ
Ｓとなる。つまり通常動作時では、ノードＦＮ１は信号ＳＣによりプリチャージされてい
ることになる。なお、ＳＣのＬレベルの電位はＶＳＳに限定されることはないが、ＳＣの
Ｌレベルの電位をＶＳＳとすることで、使用する電源電位の数を増やすことなく、信号Ｓ
Ｃを生成することが可能である。
＜期間Ｔ２＞
期間Ｔ２では、ＶＤＤの供給は継続しているが、ＣＬＫの供給が停止されるため、半導体
装置１０１は待機状態となる。ＲＣ２はＦＦ３１の状態をバックアップする。具体的には
、ＦＦ３１に入力されるデータ信号Ｄ０の論理レベルがＲＣ２に書き込まれる。
まず、トランジスタＭｏｓ２およびトランジスタＭｏｓ３を非導通状態にすることでノー
ドＦＮ１を電気的に浮遊状態にし、かつ信号ＣＳＢをＨレベルにして、ノードＦＮ１の電
位を論理レベルがＨとなるような電位に昇圧する。そして、トランジスタＭｏｓ１を導通
状態にすることで、信号Ｄ０をノードＦＮ１に入力する。信号Ｄ０の論理レベルがＬであ
れば、ノードＦＮ１の電荷が端子ＩＮａに引き抜かれるため、ノードＦＮ１の電位は降下
し、その論理レベルがＬとなる。信号Ｄ０の論理レベルがＨであれば、ノードＦＮ１の電
荷は保存され、ノードＦＮ１の論理レベルはＨが維持される。
このように、ノードＦＮ１の論理レベルをＬにするプリチャージ動作、および容量結合に
よるノードＦＮ１の昇圧動作により、ＲＣ２のバックアップ動作でノードＦＮ１の電荷の
移動が伴うのは、Ｌのデータを書き込む場合のみである。そのため、バックアップ動作を
高速に行うことができるため、ＣＬＫを遮断してから短期間でＶＤＤを遮断することがで
きる。また、Ｈのデータを書き込む場合でもトランジスタＭｏｓ１のしきい値電圧による
ノードＦＮ１の電圧降下は生じない。よって、トランジスタＭｏｓ１の制御信号ＯＧ１の
Ｈレベルの電位をＶＤＤよりも高い電位に設定しなくてもよい。
一定期間トランジスタＭｏｓ１を導通状態にした後、トランジスタＭｏｓ１を非導通状態
にして、ノードＦＮ１を電気的に浮遊状態する。これでＦＦ３１のバックアップが完了す
る。
図３の例では、ＣＳＢをＨレベルにしてから、ＯＧ１をＨレベルにしている。例えば、Ｃ
ＳＢとＯＧ１を同時にＨレベルに遷移させてもよい。これにより、バックアップ動作の時
間を短縮することができる。
＜期間Ｔ３＞
期間Ｔ３は、ＶＤＤが遮断され、半導体装置１０１が停止状態である。ＯＧ１およびＲＥ
ＳＥＴをＬレベルにした後、ＶＤＤを遮断する。
＜期間Ｔ４＞
半導体装置１０１を通常動作に復帰させるため、まずＶＤＤの供給を再開する。ＶＤＤの
供給が再開すると、ＳＥＬＣ１により、端子ａ２０と端子ａ３０間が導通状態となる。
＜期間Ｔ５＞
ＦＦ３１をＣＬＫ遮断前の状態に復帰する。具体的には、ＲＣ２で保持しているデータを
ＦＦ３１に書き込む。まず、ＳＥＬおよびＯＧ３をＨレベルにして、端子ＩＮｂとＦＦ３
１の入力端子ａ３０間を導通状態にし、信号ＳＣをＨレベルにする。これにより、端子ａ
３０の論理レベルがＨになる。次に、トランジスタＭｏｓ２を導通状態にして、ノードＦ
Ｎ１と端子ａ３０間を導通状態にする。ノードＦＮ１の論理レベルがＬであれば、端子ａ
３０の電位はＬレベルとなるので、端子ａ３０の論理レベルはＬになる。ノードＦＮ１の
論理レベルがＨであれば、端子ａ３０の電位はほとんど変化しないため、端子ａ３０は論
理レベルがＨの状態が維持される。以上により、ＦＦ３１の状態をノードＦＮ１で保持し
ていた状態にすることができる。つまり、ＦＦ３１をＣＬＫ遮断直前の状態に復帰するこ
とができる。
このようにＲＣ２の復帰動作では、端子ａ３０の論理レベルをＨにしてから、ＲＣ２で保
持していたデータをＦＦ３１に書き込むため、ノードＦＮ１の電荷の移動が伴うのは、Ｌ
のデータをＦＦ３１に書き込む場合のみである。よって、復帰動作を高速に行うことがで
きるため、ＶＤＤの供給を再開してから、短期間で半導体装置１０１を通常動作させるこ
とが可能である。また、Ｈのデータを書き込む場合にトランジスタＭｏｓ２のしきい値電
圧による端子ａ３０の電圧降下は生じないので、トランジスタＭｏｓ２の制御信号ＯＧ２
のＨレベルの電位をＶＤＤよりも高い電位にする必要がない。
また、端子ａ３０の論理レベルをＨにする動作は、ＦＦ３１の回路構成や、電源遮断時の
状態に影響されない。これは、回路１１に様々な順序回路を適用できることを示している
。このように、本実施の形態の保持回路は汎用性が高く、様々な順序回路にパワーゲーテ
ィングのためのデータ保持機能を追加することが可能である。
＜期間Ｔ６＞
ＣＬＫの供給を再開し、半導体装置１０１を通常動作させる。ＣＬＫ供給を再開する前の
期間Ｔ５において、信号ＲＥＳＥＴはＨレベルにされている。期間Ｔ６の半導体装置１０
１の駆動方法は、期間Ｔ１と同様であるため説明を省略する。
上述したように、ノードＦＮ１のプリチャージ動作、ＲＣ２の退避動作、およびＲＣ２の
復帰動作において、トランジスタＭｏｓ１−トランジスタＭｏｓ３のしきい値電圧はＲＣ
２またはＦＦ３１に書き込まれるデータの論理レベルに影響しない。そのため、トランジ
スタＭｏｓ１−トランジスタＭｏｓ３をＯＳトランジスタとしても、これらトランジスタ
の制御信号ＯＧ１−ＯＧ３のＨレベルの電位を、回路１１のＶＤＤと同じ電位とすること
が可能となる。つまり、半導体装置１０１にＲＣ２を設けても、動作に必要な電位の数が
増加することがない。
＜＜半導体装置の駆動方法例２＞＞
図３の駆動方法例では、ＲＣ２は端子ＩＮａに入力されるデータ信号Ｄ０をバックアップ
している。ＲＣ２は端子ＩＮｂに入力される信号ＳＣをバックアップすることも可能であ
る。そのような駆動方法例を図４に示す。図４の駆動方法例において、図３の駆動方法例
と同じ動作については、説明を省略し、図３の説明を援用する。
＜期間Ｔ１１＞
期間Ｔ１１では、半導体装置１０１は通常動作モードである。図３の期間Ｔ１と異なる点
は、信号Ｄ０の論理レベルがＬのままである点である。もちろん、期間Ｔ１１において、
信号Ｄ０は、図３のように論理レベルが変化するようなデータ信号であってもよい。
＜期間Ｔ１２＞
端子ＩＮｂに入力されるデータ信号のバックアップが行われる。ＣＬＫを遮断した後、ま
ず、ノードＦＮ１の論理レベルがＨになるようにその電位を昇圧する。そのため、トラン
ジスタＭｏｓ１−Ｍｏｓ３を非導通状態にし、信号ＣＳＢをＨレベルにする。次に、トラ
ンジスタＭｏｓ２およびトランジスタＭｏｓ３を導通状態にして、ノードＦＮ１に信号Ｓ
Ｃを書き込む。
＜期間Ｔ１３＞
期間Ｔ１３は、図３の期間Ｔ３と同様に半導体装置１０１を駆動する。トランジスタＭｏ
ｓ２およびトランジスタＭｏｓ３を非導通状態にし、またＶＤＤを遮断する。ＲＣ２は期
間Ｔ１２に端子ＩＮｂに入力されていたデータを保持する。
＜期間Ｔ１４、期間Ｔ１５＞
図３の期間Ｔ４、Ｔ５と同様に、半導体装置１０１が駆動される。ＶＤＤの供給を再開し
、ＲＣ２が保持しているデータをＦＦ３１の入力端子ａ３０に書き込み、ＦＦ３１の状態
を復帰する。そして、ＣＬＫの供給を再開し、半導体装置１０１を通常動作させる。
＜期間Ｔ１６＞
期間Ｔ１６は、半導体装置１０１が通常動作している期間である。図３の期間Ｔ６と異な
るのは、トランジスタＭｏｓ３により端子ＩＮｂと端子ａ２１間を導通状態としているこ
と、信号ＳＥＬをＨレベルにしてＳＥＬＣ１により端子ａ３０と端子ａ２１間を導通状態
としていることである。そのため、端子ＩＮｂに入力されているデータ信号（ＳＣ）がＦ
Ｆ３１に入力されることとなる。
例えば、半導体装置１０１をスキャンＦＦとして動作させる場合、期間Ｔ１２において、
端子ＩＮｂにテストデータを入力すればよい。例えば、期間Ｔ１２で、テストパターンを
半導体装置１０１（ＲＣ１）に設定するスキャンイン動作を行い、期間Ｔ１６で、シフト
動作を行えばよい。この場合、図４に示すように半導体装置１０１を駆動することで、回
路１１（スキャンＦＦ）の出力信号Ｑ０の論理値から、ＲＣ２で保持されていたデータが
正常であるか否かを判定することができるので、ＲＣ２の不具合の有無を判定することが
可能である。
図２の回路構成例は、回路１１を選択回路とフリップフロップ回路で構成される一般的な
スキャンフリップフロップ回路で構成することが可能であることを示し、図３、図４の駆
動方法例は、半導体装置１０１を一般的なスキャンＦＦとして動作させることが可能であ
ることを示している。
つまり、本実施の形態に係る半導体装置１０１は、スキャンＦＦ（回路１１）と、ＯＳト
ランジスタで構成される保持回路（ＯＳブロック）とを有する半導体装置とすることが可
能である。スキャンＦＦは一般的に用いられている回路が適用可能であるので、ＯＳブロ
ックを追加することによる回路構成およびレイアウトの変更が生じないようにすることが
できる。ＯＳブロックはＯＳトランジスタと容量素子によって構成することが可能である
ため、スキャンＦＦ上に積層させることができる。半導体装置１０１のデバイス構造をス
キャンＦＦ上にＯＳブロックが積層されている３次元的な構造とすることで、ＯＳブロッ
クの追加に伴うレイアウト面積のオーバーヘッドをゼロにすることができ、通常動作時に
おける性能ペナルティーもゼロにすることが可能である。
以上述べたように、本実施の形態に係る半導体装置は、ＯＳブロックを追加しても性能お
よび面積オーバーヘッドをほとんど発生させることなく、パワーゲーティングにより半導
体装置１０１の動的消費電力を削減することが可能である。
＜＜半導体装置の変形例＞＞
以下、半導体装置１００（図１）のいくつかの変形例を示す。
＜構成例３＞
図１には、ＲＣ１の入力端子ａ１を回路１０の入力端子ａ２０（入力端子ＩＮａ）と電気
的に接続している例を示している。端子ａ１の回路１０との接続ノードは端子ａ２０に限
定されない。そのような接続ノードとして、例えば、回路２０の出力端子ｂ２０、回路３
０の入力端子ａ３０、出力端子ｂ３０およびその内部ノード等がある。この場合の回路３
０の内部ノードとは、端子ａ３０から端子ｂ３０間のデータ信号の伝送経路にあるノード
である。例えば、回路３０を図２に示すＦＦ３１で構成する場合は、この内部ノードは、
ＬＡＴａのクロックドインバータ回路の出力端子、同ＮＡＮＤゲート回路の出力端子、Ｌ
ＡＴｂのインバータ回路の出力端子が該当する。
図５に示す半導体装置１１１は、端子ａ１を端子ｂ３０と電気的に接続した例である。図
５に示すように、この構成例でも、回路１０の回路構成やレイアウトの変更が不要である
。
＜構成例４＞
ＲＣ１の端子ａ１に入力される信号の論理レベルを補償するため、端子ａ１にバッファ部
を電気的に接続してもよい。このバッファ部は、１段のバッファ回路、カスケード接続さ
れている複数段のバッファ回路、１段のインバータ回路、およびカスケード接続されてい
る複数段のインバータ回路等で構成することができる。図１において、回路１０の回路構
成等の制約により、信号Ｄ０の論理を反転したデータをＲＣ１で保持させる必要がある場
合は、バッファ部を奇数段のインバータ回路で構成すればよい。
ＲＣ１の端子ｂ１からの出力信号の論理レベルを補償するため、あるいは、出力信号の論
理を反転するため、端子ｂ１にも、上記のバッファ部を電気的に接続してもよい。
図６Ａに示す半導体装置１１２は、端子ａ１に１段のバッファ回路５２を電気的に接続し
た例である。図６Ｂに示す半導体装置１１３は、端子ｂ１に１段のインバータ回路５３を
電気的に接続した例である。
＜構成例５＞
図１に示す回路ＲＣ１は、保持できる状態は１つである。複数の状態を保持することが可
能な保持回路を半導体装置に設けることもできる。図７にそのような構成例を示す。図７
に示す半導体装置１１４は、状態のバックアップ用の記憶回路として、回路ＲＣ１の代わ
りに、回路ＲＣ１４を有する。
ＲＣ１４は、ＲＣ１に、２つの回路（ＲＣ１ｃ、ＲＣ１ｄ）を追加した回路である。よっ
て、ＲＣ１４は３つの状態を保持することが可能である。ＲＣ１ｃとＲＣ１ｄはＲＣ１と
同じ構成の回路であり、ＲＣ１と同様に動作させることができる。ＲＣ１ｃおよびＲＣ１
ｄも、端子ＩＮａおよび端子ＩＮｂから入力されるデータ信号を保持することができ、保
持している状態を回路１０に書き込むことができる。ノードＦＮ１ｃ、ノードＦＮ１ｄが
、それぞれ、ＲＣ１ｃ、ＲＣ１ｄのデータ保持ノードである。
ＲＣ１４のスイッチ（ＳＷ１、ＳＷ１ｃ、ＳＷ１ｄ、ＳＷ２、ＳＷ２ｃ、ＳＷ２ｄ、ＳＷ
３、ＳＷ３ｃ、ＳＷ３ｄ）は、独立して導通状態が制御される。スイッチ（ＳＷ１、ＳＷ
１ｃ、ＳＷ１ｄ、ＳＷ２、ＳＷ２ｃ、ＳＷ２ｄ）はＯＳトランジスタで構成される。また
、スイッチ（ＳＷ３ｃ、ＳＷ３ｄ）は、ＳＷ３と同様に構成することができ、ＯＳトラン
ジスタで構成してもよいし、アナログスイッチ等のスイッチ回路で構成してもよい。
容量素子（ＣＰ１、ＣＰ１ｃ、ＣＰ１ｄ）の第２端子には、それぞれ、信号ＣＳＢが入力
される。あるいは、容量素子（ＣＰ１、ＣＰ１ｃ、ＣＰ１ｄ）の第２端子に互いに異なる
信号を入力できるようにして、ノード（ＦＮ１、ＦＮ１ｃ、ＦＮ１ｄ）の電位を独立して
昇圧できるようにしてもよい。
半導体装置１１４を通常動作させている期間、ＲＣ１４において、ＲＣ１、ＲＣ１ｃおよ
びＲＣ１ｄの何れか１つの保持回路で回路３０の状態の書き込み動作を行うことが可能に
なる。つまり、ＲＣ１４は、通常動作している半導体装置１１４（回路３０）の任意時間
の状態を最大３つ保持することが可能である。
（実施の形態２）
本実施の形態では、半導体装置の一例としてＯＳトランジスタについて説明する。
＜＜ＯＳトランジスタ構成例１＞＞
図８にＯＳトランジスタの構成の一例を示す。図８ＡはＯＳトランジスタの構成の一例を
示す上面図である。図８Ｂはｙ１−ｙ２線断面図であり、図８Ｃはｘ１−ｘ２線断面図で
あり、図８Ｄはｘ３−ｘ４線断面図である。デバイス構造を明確にするため、図８Ａでは
、一部の構成要素が省略されている。ここでは、ｙ１−ｙ２線の方向をチャネル長方向と
、ｘ１−ｘ２線方向をチャネル幅方向と呼称する場合がある。よって、図８Ｂは、ＯＳト
ランジスタのチャネル長方向の断面構造を示す図になり、図８Ｃおよび図８Ｄは、ＯＳト
ランジスタのチャネル幅方向の断面構造を示す図になる。
図８に示すように、ＯＳトランジスタ６００は基板６４０上に形成されており、絶縁層６
５４および絶縁層６５５に覆われている。ＯＳトランジスタは、絶縁層６５２、ゲート絶
縁層６５３、酸化物半導体（ＯＳ）層６６１−６６３、電極６７１、電極６７２、及びゲ
ート電極６７３を有する。ここでは、ＯＳ層６６１、ＯＳ層６６２およびＯＳ層６６３を
まとめて、ＯＳ層６６０と呼称する。
絶縁層６５２上に、酸化物半導体（ＯＳ）層６６１、酸化物半導体（ＯＳ）層６６２の順
で形成された酸化物半導体膜の積層が形成されている。電極６７１および電極６７２は該
積層と電気的に接続する。電極６７１および電極６７２は、それぞれ、ＯＳトランジスタ
６００のソース電極またはドレイン電極として機能することが可能な電極である。ＯＳ層
６６３はＯＳ層６６１、ＯＳ層６６２、電極６７１および電極６７２を覆っている。ＯＳ
層６６３上にゲート絶縁層６５３が積層されている。ゲート電極６７３は、ゲート絶縁層
６５３を介してＯＳ層６６１−６６３の積層部分と重なり、ゲート絶縁層６５３およびＯ
Ｓ層６６３の積層を介して電極６７１および電極６７２と重なっている。
＜＜ＯＳトランジスタの構成例２＞＞
図９にＯＳトランジスタの構成の一例を示す。図９ＡはＯＳトランジスタの構成の一例を
示す上面図である。図９Ｂはｙ１−ｙ２線断面図であり、図９Ｃはｘ１−ｘ２線断面図で
あり、図９Ｄはｘ３−ｘ４線断面図である。デバイス構造を明確にするため、図９Ａでは
、一部の構成要素が省略されている。
図９に示すＯＳトランジスタ６０１は、ＯＳトランジスタ６００に第２のゲート電極を設
けたトランジスタに対応する。絶縁層６５１を介して、基板６４０上に導電層６７４が形
成されている。導電層６７４はゲート電極層としての機能する領域を有する。導電層６７
４には、ゲート電極６７３と同じ電位または信号を供給できるようにしてもよいし、ゲー
ト電極６７３とは独立してその電位を制御できるようにしてもよい。前者の場合、ゲート
電極６７３と導電層６７４とを電気的に接続してもよい。
ＯＳトランジスタ６００、６０１のような立体的なデバイス構造とすることで、６０ｎｍ
以下、さらには３０ｎｍ以下のテクノロジーノードのＯＳトランジスタを提供することが
可能である。以下、ＯＳトランジスタ６００、６０１の構成要素について説明する。
＜＜酸化物半導体層＞＞
ＯＳ層６６１−６６３の半導体材料は、代表的に、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物
、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、Ｓｎまたは
Ｈｆ）等である。ＯＳ層６６０は、Ｉｎ−Ｍ−Ｚｎ酸化物膜であることが好ましい。もち
ろん、ＯＳ層６６１−６６３は、インジウムを含む酸化物膜に限定されない。ＯＳ層６６
１−６６３は、例えば、Ｚｎ−Ｓｎ酸化物膜、Ｇａ−Ｓｎ膜で形成することができる。
ＯＳ層６６１−６６３が、スパッタリング法で作製されたＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは
、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ
酸化物膜を成膜するために用いるターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧
Ｍを満たすことが好ましい。このようなターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２
、Ｉｎ：Ｍ：Ｚｎ＝２：１：３が好ましい。なお、スパッタリング法で成膜される酸化物
半導体膜の原子数比はそれぞれ、誤差として使用したスパッタリングターゲットに含まれ
る金属元素の原子数比のプラスマイナス４０％の変動を含む。
例えば、ＯＳ層６６１及びＯＳ層６６３として、スパッタリング法でＩｎ−Ｇａ−Ｚｎ酸
化物膜を形成する場合、この酸化物半導体膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ
：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜
条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ
用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい
。
ＯＳ層６６２としてスパッタリング法でＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する場合、酸化
物半導体膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］）を含む多結晶ターゲットを用いることが好ましい。このようなターゲットを用い
ることで、ＣＡＡＣ−ＯＳ膜を形成することができる。ＣＡＡＣ−ＯＳ膜については後述
する。このターゲットを用いた成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０
ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃と
し、ＤＣ電力０．５ｋＷとすることができる。また、多結晶のＩｎ−Ｇａ−Ｚｎ酸化物（
Ｉｎ：Ｇａ：Ｚｎ＝２：１：３［原子数比］）をターゲットに用いてもよい。なお、ＣＡ
ＡＣ−ＯＳ膜は、ｃ軸に配向した結晶部を有する酸化物半導体膜であり、これについては
後述する。半導体領域をＣＡＡＣ−ＯＳ膜で形成することで、可視光や紫外光の照射によ
る電気特性の変動が小さいなど、信頼性の高いＯＳトランジスタを得ることができる。
（エネルギーバンド構造）
次に、ＯＳ層６６１、ＯＳ層６６２、およびＯＳ層６６３の積層により構成されるＯＳ層
６６０の機能およびその効果について、図１０Ｂに示すエネルギーバンド構造図を用いて
説明する。図１０Ａは、ＯＳトランジスタ６００のチャネルを拡大した図であり、図８Ｂ
の部分拡大図である。図１０Ｂに、図１０Ａで点線ｚ１−ｚ２で示した部位（ＯＳトラン
ジスタ６００のチャネル）のエネルギーバンド構造を示す。
図１０Ｂ中、Ｅｃ６５２、Ｅｃ６６１、Ｅｃ６６２、Ｅｃ６６３、Ｅｃ６５３は、それぞ
れ、絶縁層６５２、ＯＳ層６６１、ＯＳ層６６２、ＯＳ層６６３、ゲート絶縁層６５３の
伝導帯下端のエネルギーを示している。
真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と
価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギ
ャップを引いた値となる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ
ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子
帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐ
ｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰ
ｒｏｂｅ）を用いて測定できる。
例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用いて
形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約
４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のスパッタリングタ
ーゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ
、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６の
スパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャッ
プは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚ
ｎ＝１：６：２のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物の
エネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比
がＩｎ：Ｇａ：Ｚｎ＝１：６：８のスパッタリングターゲットを用いて形成したＩｎ−Ｇ
ａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである
。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のスパッタリングターゲットを用い
て形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は
約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリング
ターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅ
Ｖ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２
のスパッタリングターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャ
ップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層６５２とゲート絶縁層６５３は絶縁体であるため、Ｅｃ６５３とＥｃ６５２は、Ｅ
ｃ６６１、Ｅｃ６６２、およびＥｃ６６３よりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ６６１は、Ｅｃ６６２よりも真空準位に近い。具体的には、Ｅｃ６６１は、Ｅ
ｃ６６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上真空準位に近く、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ
以下真空準位に近いことが好ましい。
また、Ｅｃ６６３は、Ｅｃ６６２よりも真空準位に近い。具体的には、Ｅｃ６６３は、Ｅ
ｃ６６２よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅ
Ｖ以上真空準位に近く、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ
以下真空準位に近いことが好ましい。
また、ＯＳ層６６１とＯＳ層６６２との界面近傍、および、ＯＳ層６６２とＯＳ層６６３
との界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化
する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
従って、当該エネルギーバンド構造を有する積層構造において、電子はＯＳ層６６２を主
として移動することになる。そのため、ＯＳ層６６１と絶縁層６５２との界面、または、
ＯＳ層６６３とゲート絶縁層６５３との界面に準位が存在したとしても、当該準位は電子
の移動にほとんど影響しない。また、ＯＳ層６６１とＯＳ層６６２との界面、およびＯＳ
層６６３とＯＳ層６６２との界面に準位が存在しないか、ほとんどないため、当該領域に
おいて電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有する
ＯＳトランジスタ６００は、高い電界効果移動度を実現することができる。
なお、図１０Ｂに示すように、ＯＳ層６６１と絶縁層６５２の界面、およびＯＳ層６６３
とゲート絶縁層６５３の界面近傍には、不純物や欠陥に起因したトラップ準位Ｅｔ６００
が形成され得るものの、ＯＳ層６６１およびＯＳ層６６３があることにより、ＯＳ層６６
２と当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するＯＳトランジスタ６００は、チャネル幅方向において、Ｏ
Ｓ層６６２の上面と側面がＯＳ層６６３と接し、ＯＳ層６６２の下面がＯＳ層６６１と接
して形成されている（図８Ｃ参照）。このように、ＯＳ層６６２をＯＳ層６６１とＯＳ層
６６３で覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる
。
ただし、Ｅｃ６６１またはＥｃ６６３と、Ｅｃ６６２とのエネルギー差が小さい場合、Ｏ
Ｓ層６６２の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ
準位に電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジス
タのしきい値電圧はプラス方向にシフトしてしまう。従って、Ｅｃ６６１、およびＥｃ６
６３と、Ｅｃ６６２とのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５
ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気
特性を良好なものとすることができるため、好ましい。
また、ＯＳ層６６１、およびＯＳ層６６３のバンドギャップは、ＯＳ層６６２のバンドギ
ャップよりも広いほうが好ましい。
ＯＳ層６６１およびＯＳ層６６３には、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓ
ｎ、Ｌａ、ＣｅまたはＨｆをＯＳ層６６２よりも高い原子数比で含む材料を用いることが
できる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好まし
くは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体に
生じることを抑制する機能を有する。すなわち、ＯＳ層６６１およびＯＳ層６６３は、Ｏ
Ｓ層６６２よりも酸素欠損が生じにくいということができる。
なお、ＯＳ層６６１、ＯＳ層６６２、ＯＳ層６６３が、少なくともインジウム、亜鉛およ
びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含
むＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＯＳ層６６１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１
［原子数比］、ＯＳ層６６２をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、ＯＳ層
６６３をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ
３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３は
ｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする
。このとき、ＯＳ層６６２において、ｙ２がｘ２以上であるとトランジスタの電気特性を
安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界
効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
ＯＳ層６６１およびＯＳ層６６３のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は
、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ま
しくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、ＯＳ
層６６２のＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５
ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏ
ｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
ＯＳ層６６１およびＯＳ層６６３の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎ
ｍ以上５０ｎｍ以下とする。また、ＯＳ層６６２の厚さは、３ｎｍ以上２００ｎｍ以下、
好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする
。また、ＯＳ層６６２は、ＯＳ層６６１およびＯＳ層６６３より厚い方が好ましい。
なお、酸化物半導体をチャネルとするＯＳトランジスタに安定した電気特性を付与するに
は、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にす
ることが有効である。ここで、実質的に真性とは、酸化物半導体のキャリア密度が１×１
０１７／ｃｍ３未満であること、または１×１０１５／ｃｍ３未満であること、または１
×１０１３／ｃｍ３未満であることを指す。
また、酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元
素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度
を増大させてしまう。シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不
純物準位はトラップとなり、ＯＳトランジスタの電気特性を劣化させることがある。した
がって、ＯＳ層６６１、ＯＳ層６６２およびＯＳ層６６３の層中や、それぞれの界面にお
いて不純物濃度を低減させることが好ましい。
酸化物半導体を真性または実質的に真性とするためには、酸化物半導体のある深さにおい
て、または、酸化物半導体のある領域において、シリコン濃度は１×１０１９ａｔｏｍｓ
／ｃｍ３未満、または５×１０１８ａｔｏｍｓ／ｃｍ３未満、または１×１０１８ａｔｏ
ｍｓ／ｃｍ３未満であることが好ましい。また、酸化物半導体のある深さにおいて、また
は、酸化物半導体のある領域において、水素濃度は２×１０２０ａｔｏｍｓ／ｃｍ３以下
、または５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３
以下、または５×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。また、酸化物
半導体のある深さにおいて、または、酸化物半導体のある領域において、窒素濃度は、５
×１０１９ａｔｏｍｓ／ｃｍ３未満、または５×１０１８ａｔｏｍｓ／ｃｍ３以下、また
は１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下で
あることが好ましい。
酸化物半導体が結晶部を含む場合、シリコンや炭素が高濃度で含まれると、酸化物半導体
の結晶性を低下させることがある。酸化物半導体の結晶性を低下させないためには、酸化
物半導体のある深さにおいて、または、酸化物半導体のある領域において、シリコン濃度
は１×１０１９ａｔｏｍｓ／ｃｍ３未満、または５×１０１８ａｔｏｍｓ／ｃｍ３未満、
または１×１０１８ａｔｏｍｓ／ｃｍ３未満である部分を有していることが好ましい。ま
た、酸化物半導体のある深さにおいて、または、酸化物半導体のある領域において、炭素
濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、または５×１０１８ａｔｏｍｓ／ｃｍ３未
満、または１×１０１８ａｔｏｍｓ／ｃｍ３未満である部分を有していることが好ましい
。
列記した酸素や炭素等の不純物の濃度はＳＩＭＳ（二次イオン質量分析）により得られる
値である。上述のように高純度化された酸化物半導体を用いることで、ＯＳトランジスタ
のオフ電流を低減することができる。例えば、ソース−ドレイン間の電圧が０．１Ｖ乃至
１０Ｖ程度の場合に、チャネル幅で規格化したオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍ
にまで低減することが可能となる。
本実施の形態に例示するＯＳトランジスタ６００、６０１は、ＯＳ層６６０のチャネル幅
方向を電気的に取り囲むようにゲート電極６７３が形成されているため、ＯＳ層６６０に
対しては垂直方向からのゲート電界に加えて、側面方向からのゲート電界が印加される（
図８Ｃ参照）。すなわち、酸化物半導体層の全体的にゲート電界が印加させることとなり
、電流はチャネルとなるＯＳ層６６２全体に流れるようになり、さらにオン電流を高めら
れる。以下、ＯＳトランジスタ６００、６０１の構成要素について説明する。
＜＜酸化物半導体の結晶構造＞＞
まず、ＯＳ層６６０を構成する酸化物半導体の構造について説明する。また、本明細書に
おいて、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに大別される。非単結晶
酸化物半導体とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化
物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ
ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などをいう
。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であっ
て不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離
秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔ
ｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない
（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物
半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期
構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、
物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像および回折パター
ンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認す
ることができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶
粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡ
Ｃ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向からＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察すると、結
晶部において金属原子が層状に配列していることを確認できる。金属原子の各層はＣＡＡ
Ｃ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であ
り、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。した
がって、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像からは、ＣＡＡＣ−ＯＳの一つの結晶部の大き
さは１ｎｍ以上のものや、３ｎｍ以上のものがあり、結晶部と結晶部との傾きにより生じ
る隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、結晶部を、ナノ結晶
（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡ
ＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導
体と呼ぶこともできる。
試料面と概略垂直な方向からＣＡＡＣ−ＯＳの平面の高分解能ＴＥＭ像を観察すると、結
晶部において金属原子が三角形状または六角形状に配列していることを確認できる。しか
しながら、異なる結晶部間で金属原子の配列に規則性は見られない。
Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いてＣＡＡＣ−ＯＳ
の構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−
ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合
がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、
ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向
を向いていることが確認できる。
ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による解
析では、２θが３１°近傍のピークの他に２θが３６°近傍にもピークが現れる場合があ
る。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部にｃ軸配向性を有さない結晶
が含まれることを示している。ＣＡＡＣ−ＯＳは２θが３１°近傍にピークを示し、２θ
が３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳは不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリコ
ン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの
、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体か
ら酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。ま
た、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半
径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、結
晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラッ
プやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導
体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリ
ア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は
、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当
該酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノー
マリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導体を用
いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお
、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥
準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合があ
る。
＜微結晶酸化物半導体、ｎｃ−ＯＳ＞
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確
な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、
１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお
、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化
物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を
明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと
起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼
ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは異なる結晶部
間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがっ
て、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区
別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用
いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では
、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、結晶部よりも大きいプ
ローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう
。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに
対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム
電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折
を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また
、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎ
ｃ−ＯＳは非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは異
なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳはＣＡＡＣ−ＯＳ
と比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物
半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。非
晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａ
ｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体
に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に
対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測され
る。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合があ
る。また、高分解能ＴＥＭ像において明確に結晶部を確認することのできる領域と、結晶
部を確認することのできない領域とを有する。鬆を有するため、ａ−ｌｉｋｅ ＯＳは、
不安定な構造である。ａ−ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射に
よって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳ
であれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ
像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ
−Ｏ層の間にＧａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子はＩｎ
−Ｏ層を３層有し、Ｇａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった
構造を有する。よって、これらの近接する層同士の間隔は、（００９）面の格子面間隔（
ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められて
いる。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎ
ｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の
結晶のａ−ｂ面に対応する。
酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導
体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層であってもよい。
＜基板＞
基板６４０は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成された
基板であってもよい。この場合、ＯＳトランジスタ６００のゲート電極６７３、電極６７
１、および電極６７２の一つは、上記の他のデバイスと電気的に接続されていてもよい。
＜下地絶縁膜＞
絶縁層６５２は、基板６４０からの不純物の拡散を防止する役割を有するほか、ＯＳ層６
６０に酸素を供給する役割を担うことができる。したがって、絶縁層６５２は酸素を含む
絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがよ
り好ましい。例えば、昇温脱離ガス（ＴＤＳ）分析にて、酸素原子に換算しての酸素の放
出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。ここでは、ＴＤＳ分析
での膜の表面温度が１００℃以上７００℃以下とする。また、上述のように基板６４０が
他のデバイスが形成された基板である場合、絶縁層６５２は、表面が平坦になるようにＣ
ＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処
理を行うことが好ましい。
絶縁層６５２は、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化シ
リコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化
ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの
酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化酸化アルミニウムなどの窒化物絶
縁膜、またはこれらの混合材料を用いて形成することができる。
＜ゲート電極＞
ゲート電極６７３は、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）
、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）
、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（
Ｃｏ）、ルテニウム（Ｒｕ）から選ばれた金属元素、並びに、これら１種または複数種の
金属元素を成分とする合金および導電性化合物等を用いて形成することができる。導電性
化合物としては、窒化チタン、ニッケルシリサイド等が挙げられる。
ゲート電極６７３は、一層構造でも、二層以上の積層構造としてもよい。例えば、シリコ
ンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、
窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層
する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する
二層構造、チタン膜、アルミニウム膜、チタン膜の順に積層する３層構造、Ｃｕ−Ｍｎ合
金膜の単層構造、Ｃｕ−Ｍｎ合金膜上にＣｕ膜を積層する二層構造、Ｃｕ−Ｍｎ合金膜、
Ｃｕ膜、Ｃｕ−Ｍｎ合金膜の順に積層する三層構造等がある。特にＣｕ−Ｍｎ合金膜は、
電気抵抗が低く、且つ、酸素を含む絶縁膜との界面に酸化マンガンを形成し、Ｃｕの拡散
を防ぐことができるため好ましい。
また、ゲート電極６７３を構成する導電体膜は、インジウム錫酸化物、酸化タングステン
を含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを
含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、
酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料で形成するこ
ともできる。例えば、上記透光性を有する導電性材料と上記金属元素の積層膜でゲート電
極６７３を形成してもよい。
＜ゲート絶縁層＞
ゲート絶縁層６５３は単層構造または積層構造の絶縁膜で形成される。この絶縁膜は、酸
化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニ
ウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル等の絶縁材料で
形成すればよい。ゲート絶縁層６５３に、ランタン（Ｌａ）、窒素、ジルコニウム（Ｚｒ
）などを、不純物として含んでいてもよい。絶縁層６５１はゲート絶縁層６５３と同様に
形成することができる。
例えば、ゲート絶縁層６５３を、酸化ハフニウム膜と酸化シリコン膜の積層膜、または酸
化ハフニウム膜と酸化窒化シリコン膜との積層膜で形成することができる。酸化ハフニウ
ムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリ
コンに対して膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすること
ができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶
構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電
率を備える。したがってＯＳトランジスタのオフ電流を低減するには、ゲート絶縁層６５
３が結晶構造を有する酸化ハフニウムを含むことが好ましい。結晶構造の例としては、単
斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない
。
＜ソース電極、ドレイン電極、第２のゲート電極＞
電極６７１、電極６７２および導電層６７４は、ゲート電極６７３と同様に形成すること
ができる。Ｃｕ−Ｍｎ合金膜は電気抵抗が低く、且つ、ＯＳ層６６０との界面に酸化マン
ガンを形成し、Ｃｕの拡散を防ぐことができるため、電極６７１、電極６７２に用いるこ
とが好ましい。
＜保護絶縁膜＞
絶縁層６５４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングで
きる機能を有する。絶縁層６５４を設けることで、ＯＳ層６６０からの酸素の外部への拡
散と、外部からＯＳ層６６０への水素、水等の入り込みを防ぐことができる。絶縁層６５
４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒
化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等が
ある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を
有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶
縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜として
は、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム
膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニ
ウム膜等がある。
酸化アルミニウム膜は水素、水分などの不純物、および酸素の両方に対して膜を透過させ
ない遮断効果が高いので、絶縁層６５４に適用するのに好ましい。したがって、酸化アル
ミニウム膜は、トランジスタの作製工程中および作製後において、トランジスタの電気特
性の変動要因となる水素、水分などの不純物のＯＳ層６６０への混入防止、ＯＳ層６６０
を構成する主成分材料である酸素の酸化物半導体からの放出防止、絶縁層６５２からの酸
素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化
アルミニウム膜に含まれる酸素を酸化物半導体中に拡散させることもできる。
＜層間絶縁膜＞
また、絶縁層６５４上には絶縁層６５５が形成されていることが好ましい。絶縁層６５５
は単層または積層の絶縁膜で形成することができる。当該絶縁膜は、例えば、酸化マグネ
シウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリ
ウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネ
オジム、酸化ハフニウムおよび酸化タンタル等でなる膜とすればよい。
＜＜成膜方法＞＞
半導体装置を構成する絶縁膜、導電膜、半導体膜等の成膜方法としては、スパッタ法や、
プラズマＣＶＤ法が代表的である。その他の方法、例えば、熱ＣＶＤ法により形成するこ
とも可能である。熱ＣＶＤ法として、例えば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用することができる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。熱ＣＶＤ法は、チャンバー内を大気圧または減圧
下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応さ
せて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。
例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り換えて２種類以上
の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原
料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第
２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキ
ャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよ
い。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後
、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原
子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単
原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さにな
るまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の
厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調
節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
導電膜や半導体膜を形成することができ、例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜
する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる
。なお、トリメチルインジウムの化学式は、（ＣＨ３）３Ｉｎである。また、ジエチル亜
鉛の化学式は、（Ｃ２Ｈ５）２Ｚｎである。また、これらの組み合わせに限定されず、ト
リメチルガリウムに代えてトリエチルガリウム（化学式（Ｃ２Ｈ５）３Ｇａ）を用いるこ
ともでき、ジエチル亜鉛に代えてジメチル亜鉛（化学式（ＣＨ３）２Ｚｎ）を用いること
もできる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ
＞０）膜を成膜する場合には、（ＣＨ３）３ＩｎガスとＯ３ガスを順次繰り返し導入して
ＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成す
る。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａ
Ｏ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物
層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得ら
れたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、
（ＣＨ３）３Ｉｎガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（
ＣＨ３）３ガスにかえて、（Ｃ２Ｈ５）３Ｇａガスを用いてもよい。また、（ＣＨ３）２
Ｚｎガスを用いてもよい。
（実施の形態３）
実施の形態１の半導体装置のデバイス構造について説明する。図１１は、半導体装置のデ
バイス構造の一例を示す断面図である。図１１に示す半導体装置は、は、ＯＳトランジス
タおよび容量素子を含む回路ブロックを、Ｓｉトランジスタを含む回路ブロック上に積層
することで形成された半導体装置であり、図１１は、半導体装置のＩＣチップダイの模式
的な断面図である。なお、図１１はＩＣチップダイを特定の切断線で切った図ではなく、
ＩＣチップダイの積層構造を説明するための図である。
図１１に示す半導体装置は、基板２２０１、トランジスタ２３０１、トランジスタ２３０
２、および容量素子２３０３を有する。図１１において、左側にトランジスタ２３０１及
びトランジスタ２３０２のチャネル長方向の断面を、右側に、それらのチャネル幅方向の
断面を示す。もちろん、実際の半導体装置において、トランジスタ２３０１及びトランジ
スタ２３０２のチャネル長方向がそろっていなくてもよい。
トランジスタ２３０１とトランジスタ２３０２は、プラグ２０１１およびプラグ２０１２
により電気的に接続されている。トランジスタ２３０２の一の電極と容量素子２３０３の
一の電極が同じ導電膜で形成されているため、トランジスタ２３０２と容量素子２３０３
とが電気的に接続されることとなる。
図１１において、符号及びハッチングパターンが与えられていない領域は絶縁体で構成さ
れた領域を表している。これらの領域には、酸化アルミニウム、窒化酸化アルミニウム、
酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体
を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリ
ル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもで
きる。
トランジスタ２３０１は、半導体領域が第１４族元素でなるトランジスタであり、ここで
はＳｉトランジスタである。トランジスタ２３０２はＯＳトランジスタである。図１１に
示す半導体装置が半導体装置１０１（図２）を有する場合、例えば、トランジスタ２３０
１は回路１１を構成し、トランジスタ２３０２および容量素子２３０３は回路ＲＣ２を構
成する。より具体的には、トランジスタ２３０１は回路ＳＥＬＣ１の端子ａ２０と電気的
に接続しているアナログスイッチを構成する。トランジスタ２３０２、容量素子２３０３
は、それぞれ回路ＲＣ１の、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、容量素
子ＣＰ１に対応する。
図１１に示すように、ＳｉトランジスタとＯＳトランジスタを積層することで、半導体基
板上に回路を３次元的に集積することができるため、ＯＳトランジスタを含む回路を半導
体装置に追加しても、面積オーバーヘッドをゼロにすることも可能である。
図１１の例では、ＯＳトランジスタ２３０２と容量素子２３０３を同じ素子層内に形成し
ている。例えば、容量素子２３０３をＯＳトランジスタ２３０２上に積層することも可能
であり、これにより回路面積を増加させずに容量素子２３０３の静電容量を大きくするこ
とができる。
基板２２０１としては、シリコンや炭化シリコン、シリコンゲルマニウムなどの単結晶半
導体基板、多結晶半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基
板などを用いることができる。半導体基板を用いて形成されたトランジスタは、高速動作
が容易である。なお、基板２２０１としてｐ型の単結晶シリコン基板を用いた場合、基板
２２０１の一部にｎ型を付与する不純物元素を添加してｎ型のウェルを形成し、ｎ型のウ
ェルが形成された領域にｐ型トランジスタを形成することも可能である。ｎ型を付与する
不純物元素としては、リン（Ｐ）、砒素（Ａｓ）等を用いることができる。ｐ型を付与す
る不純物元素としては、ボロン（Ｂ）等を用いることができる。
また、基板２２０１は導電体基板、または絶縁基板上に半導体膜を設けたものでもよい。
該導電体基板としては、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイ
ルを有する基板、タングステン基板、タングステン・ホイルを有する基板などが挙げられ
る。該絶縁基板として、例えば、ガラス基板、石英基板、プラスチック基板、可撓性基板
、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガ
ラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又は
ソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレー
ト（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ
）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼
り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、
ポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、
ポリイミド、アラミド、エポキシ、無機蒸着フィルム、紙類などがある。
ここでは、基板２２０１は、単結晶シリコン基板が用いられていることとする。そのため
、トランジスタ２３０１は、半導体領域が単結晶シリコンで形成されているＳｉトランジ
スタである。以下では、トランジスタ２３０１をＳｉトランジスタ２３０１と呼び、トラ
ンジスタ２３０２をＯＳトランジスタ２３０２と呼ぶ場合がある。
図１１において、２２０４は素子分離層である。Ｓｉトランジスタ２３０１は不純物領域
２００１、不純物領域２００２、ゲート電極２００３、ゲート絶縁膜２００４、および側
壁絶縁層２００５を有する。不純物領域２００１は、ソース領域またはドレイン領域とし
て機能する。不純物領域２００２はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
領域あるいはエクステンション領域として機能する。
図１１の例では、Ｓｉトランジスタ２３０１は、プレーナ型のトランジスタとしたが、プ
レーナ型のトランジスタだけでなく、様々なタイプのトランジスタとすることができる。
例えば、ＦＩＮ（フィン）型、ＴＲＩ−ＧＡＴＥ（トライゲート）型などの半導体領域が
３次元構造をとるトランジスタなどとすることができる。図１１の例では、ＯＳトランジ
スタ２３０２にバックゲートを設けているが、バックゲートを設けない構成であってもよ
い。
Ｓｉトランジスタ２３０１の半導体領域の近傍に設けられる絶縁膜中の水素はシリコンの
ダングリングボンドを終端し、Ｓｉトランジスタ２３０１の信頼性を向上させる効果があ
る。一方、上層に設けられるＯＳトランジスタ２３０２の酸化物半導体層にとって、絶縁
膜中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。したがって、図
１１に示すように、Ｓｉトランジスタ２３０１の上方にＯＳトランジスタ２３０２を積層
して設ける場合、これらの間に水素の拡散を防止する機能を有する絶縁膜２２０７を設け
ることは特に効果的である。絶縁膜２２０７により、下層に（基板２２０１側に）、水素
を閉じ込めることで、Ｓｉトランジスタ２３０１およびＯＳトランジスタ２３０２の双方
の信頼性を向上させることができる。
水素拡散を防止する膜として絶縁膜２２０７を機能させるには、例えば、絶縁膜２２０７
を、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化
イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリ
ア安定化ジルコニア（ＹＳＺ）等でなる膜で形成すればよい。
また、ＯＳトランジスタ２３０２を覆う絶縁膜２２０８も、絶縁膜２２０７と同様に水素
の拡散を防止する機能を有する絶縁膜で形成することが好ましい。特に、絶縁膜２２０８
を酸化アルミニウム膜とすることが好ましい。酸化アルミニウム膜は、水素、水分などの
不純物および酸素の双方に対して膜を透過させない遮断（ブロッキング）効果が高い。し
たがって、ＯＳトランジスタ２３０２を酸化アルミニウム膜で覆うことで、ＯＳトランジ
スタ２３０２の酸化物半導体層からの酸素の脱離を防止し、かつ酸化物半導体層への水お
よび水素の混入を防止することができる。図１１の例では、絶縁膜２２０８は容量素子２
３０３の誘電体としても用いられている。
（実施の形態４）
フリップフロップ回路等の順序回路は、デジタル信号処理、ソフトウェア無線、アビオニ
クス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子
機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフ
ォマティクス（生物情報科学）、機械装置のエミュレータ、バッテリー（２次電池）を制
御する、及び／又は保護するためのＩＣ、及び電波天文学における電波望遠鏡等、幅広い
分野の電子機器の集積回路に用いられている。また、実施の形態１に示した保持回路は、
順序回路の状態（データ）をバックアップするための記憶装置に適用することが可能であ
る。よって、実施の形態１等に示す半導体装置は、様々な半導体装置に組み込むことが可
能である。本実施の形態では、このような半導体装置の一例としてデータを処理するプロ
セッシングユニットについて説明する。
＜＜ＣＰＵ＞＞
図１２にＣＰＵの構成の一例を示す。図１２に示すＣＰＵ３００は、ＣＰＵコア３０１、
パワーマネージメントユニット３２１および周辺回路３２２を有する。パワーマネージメ
ントユニット３２１は、パワーコントローラ３０２、およびパワースイッチ３０３を有す
る。周辺回路３２２は、キャッシュメモリを有するキャッシュ３０４、バスインターフェ
ース（ＢＵＳ Ｉ／Ｆ）３０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）
３０６を有する。ＣＰＵコア３０１は、データバス３２３、制御装置３０７、ＰＣ（プロ
グラムカウンタ）３０８、パイプラインレジスタ３０９、パイプラインレジスタ３１０、
ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）３１１、及びレジスタファイル
３１２を有する。ＣＰＵコア３０１と、キャッシュ３０４等の周辺回路３２２とのデータ
のやり取りは、データバス３２３を介して行われる。
制御装置３０７は、ＰＣ３０８、パイプラインレジスタ３０９、パイプラインレジスタ３
１０、ＡＬＵ３１１、レジスタファイル３１２、キャッシュ３０４、バスインターフェー
ス３０５、デバッグインターフェース３０６、及びパワーコントローラ３０２の動作を統
括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令を
デコードし、実行する機能を有する。
ＡＬＵ３１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。キャッシ
ュ３０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ３０８は
、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図１２で
は図示していないが、キャッシュ３０４には、キャッシュメモリの動作を制御するキャッ
シュコントローラが設けられている。
パイプラインレジスタ３０９は、命令データを一時的に記憶する機能を有するレジスタで
ある。レジスタファイル３１２は、汎用レジスタを含む複数のレジスタを有しており、メ
インメモリから読み出されたデータ、またはＡＬＵ３１１の演算処理の結果得られたデー
タ、などを記憶することができる。パイプラインレジスタ３１０は、ＡＬＵ３１１の演算
処理に利用するデータ、またはＡＬＵ３１１の演算処理の結果得られたデータなどを一時
的に記憶する機能を有するレジスタである。
バスインターフェース３０５は、ＣＰＵ３００とＣＰＵ３００の外部にある各種装置との
間におけるデータの経路としての機能を有する。デバッグインターフェース３０６は、デ
バッグの制御を行うための命令をＣＰＵ３００に入力するための信号の経路としての機能
を有する。
パワースイッチ３０３は、ＣＰＵ３００が有する、パワーコントローラ３０２以外の各種
回路への、電源電位の供給を制御する機能を有する。上記各種回路は、幾つかのパワード
メインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッ
チ３０３によって電源電位の供給の有無が制御される。また、パワーコントローラ３０２
はパワースイッチ３０３の動作を制御する機能を有する。このような構成を有することで
、ＣＰＵ３００は、パワーゲーティングを行うことが可能である。パワーゲーティング制
御について、一例を挙げて説明する。
まず、ＣＰＵコア３０１が、パワーコントローラ３０２のレジスタに電源電位の供給を停
止するタイミングを設定する。次いで、ＣＰＵコア３０１からパワーコントローラ３０２
へパワーゲーティングを開始する旨の命令を送る。次いで、ＣＰＵ３００内に含まれる各
種レジスタとキャッシュ３０４が、データの退避を開始する。次いで、ＣＰＵ３００が有
するパワーコントローラ３０２以外の各種回路への電源電位の供給が、パワースイッチ３
０３により停止される。次いで、割込み信号がパワーコントローラ３０２に入力されるこ
とで、ＣＰＵ３００が有する各種回路への電源電位の供給が開始される。なお、パワーコ
ントローラ３０２にカウンタを設けておき、電源電位の供給が開始されるタイミングを、
割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、
各種レジスタとキャッシュ３０４が、データの復帰を開始する。次いで、制御装置３０７
における命令の実行が再開される。
このようなパワーゲーティングは、プロセッシングユニット全体、もしくはプロセッシン
グユニットを構成する一つ、または複数の論理回路において行うことができる。本実施の
形態１等の半導体装置を適用することで、空間的にあるいは時間的に細かい粒度でパワー
ゲーティングを行うことが可能となり、プロセッシングユニット全体の消費電力を削減す
ることができる。
ここでは、プロセッシングユニットとして、ＣＰＵについて説明したが、本発明の一形態
に係る半導体装置は、様々なプロセッシングユニットに適用することができる。例えば、
ＲＦＩＤタグ、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＰＬＤ
（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＤＳＰ（Ｄｉｇｉｔａｌ
Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＭＣＵ（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｕｎ
ｉｔ）、カスタムＬＳＩなどにも適用可能である。
（実施の形態５）
本実施の形態では、半導体装置の一例として、電子部品、及び電子部品を具備する電子機
器等について説明する。
＜電子部品の作製方法例＞
図１３Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パ
ッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端
子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例
について説明することにする。
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板
に脱着可能な部品が複数合わさることで完成する。後工程については、図１３Ａに示す各
工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完
成（ステップＳ１）した後、基板の裏面を研削する（ステップＳ２）。この段階で基板を
薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図る。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、
分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボン
ディング工程を行う（ステップＳ３）。このダイボンディング工程におけるチップとリー
ドフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適し
た方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合して
もよい。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的
に接続する、ワイヤーボンディングを行う（ステップＳ４）。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される（ステップＳ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ
、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する
（ステップＳ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。そして最終
的な検査工程（ステップＳ８）を経て電子部品が完成する（ステップＳ９）。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすること
ができる。そのため、消費電力の低減、及び小型化が図られた電子部品を実現することが
できる。
完成した電子部品の斜視模式図を図１３Ｂに示す。図１３Ｂでは、電子部品の一例として
、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１３Ｂ
に示すように、電子部品７００は、リード７０１及び回路部７０３を有する。電子部品７
００は、例えばプリント基板７０２に実装される。このような電子部品７００が複数組み
合わされて、それぞれがプリント基板７０２上で電気的に接続されることで電子機器の内
部に搭載することができる。完成した回路基板７０４は、電子機器等の内部に設けられる
。例えば、電子部品７００は、データを記憶するランダムアクセスメモリ、および、ＭＣ
Ｕ（マイクロコントローラユニット）やＲＦＩＤタグ、等の各種の処理を実行するプロセ
ッシングユニットとして用いることができる。
よって、電子部品７００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信
機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、Ａ
ＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティク
ス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等
、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このよ
うな電気機器としては、表示機器、パーソナルコンピュータ（ＰＣ）、記録媒体を備えた
画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の
記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることがで
きる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として
、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、カメラ（ビデオカ
メラ、デジタルスチルカメラ等）、ウエアラブル型表示装置（ヘッドマウント型、ゴーグ
ル型、眼鏡型、腕章型、ブレスレッド型、ネックレス型等）ナビゲーションシステム、音
響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミ
リ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが
挙げられる。これら電子機器の具体例を図１４に示す。
図１４Ａに示す携帯型ゲーム機９００は、筐体９０１、筐体９０２、表示部９０３、表示
部９０４、マイクロホン９０５、スピーカ９０６、操作キー９０７、およびスタイラス９
０８等を有する。
図１４Ｂに示す携帯情報端末９１０は、筐体９１１、筐体９１２、表示部９１３表示部９
１４、接続部９１５、および操作キー９１６等を有する。表示部９１３は筐体９１１に設
けられ、表示部９１４は筐体９１２に設けられている。接続部９１５により筐体９１１と
筐体９１２は接続されており、筐体９１１と筐体９１２の間の角度は、接続部９１５によ
り変更可能となっている。そのため、表示部９１３における映像を、接続部９１５におけ
る筐体９１１と筐体９１２との間の角度に従って、切り換える構成としてもよい。また、
表示部９１３および／または表示部９１４としてタッチパネル付の表示装置を使用しても
よい。
図１４Ｃに示すノート型ＰＣ９２０は、筐体９２１、表示部９２２、キーボード９２３、
およびポインティングデバイス９２４等を有する。
図１４Ｄに示す電気冷凍冷蔵庫９３０は、筐体９３１、冷蔵室用扉９３２、および冷凍室
用扉９３３等を有する。
図１４Ｅに示すビデオカメラ９４０は、筐体９４１、筐体９４２、表示部９４３、操作キ
ー９４４、レンズ９４５、および接続部９４６等を有する。操作キー９４４およびレンズ
９４５は筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。そ
して、筐体９４１と筐体９４２は、接続部９４６により接続されており、筐体９４１と筐
体９４２の間の角度は、接続部９４６により変えることが可能な構造となっている。筐体
９４１に対する筐体９４２の角度によって、表示部９４３に表示される画像の向きの変更
や、画像の表示／非表示の切り換えを行うことができる。
図１４Ｆは、自動車の構成の一例を示す外観図である。自動車９５０は、車体９５１、車
輪９５２、ダッシュボード９５３、およびライト９５４等を有する。
本実施の形態に示す電子機器には、上掲の実施の形態に係る半導体装置を有する電子部品
が搭載されている。このため、消費電力の低減、及び小型化が図られた電子機器を提供す
ることが可能になる。
なお、本明細書において、例えば、トランジスタのソース（または第１の端子など）が、
Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（また
は第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場
合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続さ
れ、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端
子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されて
いる場合では、以下のように表現することができる。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または
第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（ま
たは第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または
第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端
子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的
に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（
または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に
接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイ
ン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（また
は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これら
の表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、
Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）で
あるとする。
本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素
子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、
当業者であれば、発明の一形態を構成することは可能な場合がある。つまり、接続先を特
定しなくても、発明の一形態が明確であると言える。そして、接続先が特定された内容が
、本明細書等に記載されている場合、接続先を特定しない発明の一形態が、本明細書等に
記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース
考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって
、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）な
どが有する一部の端子についてのみ、その接続先を特定することによって、発明の一形態
を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つ
まり、機能を特定すれば、発明の一形態が明確であると言える。そして、機能が特定され
た発明の一形態が、本明細書等に記載されていると判断することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一形
態として開示されているものであり、発明の一形態を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一形態として
開示されているものであり、発明の一形態を構成することが可能である。
１００、１０１、１１１−１１４ 半導体装置
１０、２０、３０、ＲＣ１ 回路

Claims (1)

  1. 保持回路、および第１回路を有する半導体装置であって、
    前記保持回路は、
    第１、第２および第３入力端子と、
    第１出力端子と、
    第１、第２および第３スイッチと、
    容量素子と、
    第１ノードと、を有し、
    前記第１スイッチは、前記第１ノードと前記第１入力端子間の導通状態を制御できる機能を有し、
    前記第２スイッチは、前記第１ノードと前記第１出力端子間の導通状態を制御できる機能を有し、
    前記第３スイッチは、前記第２入力端子と前記第１出力端子間の導通状態を制御できる機能を有し、
    前記容量素子の第１端子は前記第１ノードと電気的に接続され、
    前記容量素子の第２端子は前記第３入力端子と電気的に接続され、
    前記第１回路は、
    第４入力端子、第５入力端子、および第２出力端子と、
    選択回路と、
    順序回路と、を有し、
    前記選択回路の出力端子は、前記順序回路の入力端子と電気的に接続され、
    前記第４入力端子および前記第５入力端子は、それぞれ前記選択回路の入力端子と電気的に接続され、
    前記第２出力端子は、前記順序回路の出力端子と電気的に接続され、
    前記第１入力端子は、前記第４入力端子と電気的に接続され、
    前記第１出力端子は、前記第５入力端子と電気的に接続される半導体装置。
JP2019181255A 2014-04-11 2019-10-01 半導体装置 Expired - Fee Related JP6815459B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014081831 2014-04-11
JP2014081831 2014-04-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015076110A Division JP6598486B2 (ja) 2014-04-11 2015-04-02 保持回路

Publications (2)

Publication Number Publication Date
JP2020025283A true JP2020025283A (ja) 2020-02-13
JP6815459B2 JP6815459B2 (ja) 2021-01-20

Family

ID=54265922

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015076110A Expired - Fee Related JP6598486B2 (ja) 2014-04-11 2015-04-02 保持回路
JP2019181255A Expired - Fee Related JP6815459B2 (ja) 2014-04-11 2019-10-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015076110A Expired - Fee Related JP6598486B2 (ja) 2014-04-11 2015-04-02 保持回路

Country Status (6)

Country Link
US (1) US9601215B2 (ja)
JP (2) JP6598486B2 (ja)
KR (1) KR102281727B1 (ja)
SG (1) SG11201607791PA (ja)
TW (1) TWI646782B (ja)
WO (1) WO2015155633A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8130880B1 (en) 2007-05-23 2012-03-06 Hypress, Inc. Wideband digital spectrometer
CN112671388B (zh) 2014-10-10 2024-07-05 株式会社半导体能源研究所 逻辑电路、处理单元、电子构件以及电子设备
US10177142B2 (en) * 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US10120470B2 (en) * 2016-07-22 2018-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device
US11424816B2 (en) * 2018-05-15 2022-08-23 Pratt & Whitney Canada Corp. Communication module for transmission of aircraft data

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197769A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置
JP2011054980A (ja) * 2003-11-13 2011-03-17 Renesas Electronics Corp 半導体集積回路装置
JP2012257200A (ja) * 2011-03-30 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2689416B2 (ja) 1986-08-18 1997-12-10 日本電気株式会社 フリツプフロツプ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5039883A (en) 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
US5142238A (en) * 1991-07-18 1992-08-25 Silicon Systems, Inc. Switched-capacitor differential amplifier
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07131299A (ja) * 1993-11-04 1995-05-19 Kawasaki Steel Corp 半導体集積回路装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6078194A (en) 1995-11-13 2000-06-20 Vitesse Semiconductor Corporation Logic gates for reducing power consumption of gallium arsenide integrated circuits
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5980092A (en) 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
US5872470A (en) * 1996-11-29 1999-02-16 Varian Associates, Inc. Pipelined sample and hold circuit with correlated double sampling
US6049883A (en) 1998-04-01 2000-04-11 Tjandrasuwita; Ignatius B. Data path clock skew management in a dynamic power management environment
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6204695B1 (en) 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
JP2001053167A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6281710B1 (en) 1999-12-17 2001-08-28 Hewlett-Packard Company Selective latch for a domino logic gate
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3727838B2 (ja) 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
US6570801B2 (en) 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10119051B4 (de) 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
EP1525488B1 (en) 2002-06-21 2009-01-14 Koninklijke Philips Electronics N.V. Electronic circuit with asynchronously operating components
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7076748B2 (en) 2003-08-01 2006-07-11 Atrenta Inc. Identification and implementation of clock gating in the design of integrated circuits
KR100515300B1 (ko) 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4483473B2 (ja) * 2004-08-10 2010-06-16 ソニー株式会社 パイプライン型アナログ／ディジタル変換器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US20060095975A1 (en) 2004-09-03 2006-05-04 Takayoshi Yamada Semiconductor device
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7374984B2 (en) 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7256622B2 (en) 2004-12-08 2007-08-14 Naveen Dronavalli AND, OR, NAND, and NOR logical gates
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7113116B2 (en) * 2005-01-26 2006-09-26 Analog Devices, Inc. Sample and hold apparatus
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101424794B1 (ko) * 2006-01-07 2014-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7576582B2 (en) 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
US8467231B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI632551B (zh) 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
KR101919056B1 (ko) 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
TWI552150B (zh) * 2011-05-18 2016-10-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP6088253B2 (ja) 2012-01-23 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9190172B2 (en) 2013-01-24 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199709A (ja) 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197769A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置
JP2011054980A (ja) * 2003-11-13 2011-03-17 Renesas Electronics Corp 半導体集積回路装置
JP2012257200A (ja) * 2011-03-30 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置

Also Published As

Publication number Publication date
US20150295570A1 (en) 2015-10-15
JP6815459B2 (ja) 2021-01-20
JP2015207997A (ja) 2015-11-19
KR20160144361A (ko) 2016-12-16
WO2015155633A1 (en) 2015-10-15
TW201547202A (zh) 2015-12-16
JP6598486B2 (ja) 2019-10-30
KR102281727B1 (ko) 2021-07-23
TWI646782B (zh) 2019-01-01
SG11201607791PA (en) 2016-10-28
US9601215B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
JP7325495B2 (ja) 半導体装置
JP6815459B2 (ja) 半導体装置
JP2019200834A (ja) 半導体装置
KR102398965B1 (ko) 반도체 장치, 전자 부품, 및 전자 기기
JP2016136622A (ja) 記憶装置および電子機器
JP7128871B2 (ja) 半導体装置
JP2017085565A (ja) 半導体装置、電子部品および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201222

R150 Certificate of patent or registration of utility model

Ref document number: 6815459

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees