JP2019520636A - 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム - Google Patents

高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム Download PDF

Info

Publication number
JP2019520636A
JP2019520636A JP2018560772A JP2018560772A JP2019520636A JP 2019520636 A JP2019520636 A JP 2019520636A JP 2018560772 A JP2018560772 A JP 2018560772A JP 2018560772 A JP2018560772 A JP 2018560772A JP 2019520636 A JP2019520636 A JP 2019520636A
Authority
JP
Japan
Prior art keywords
dram
integrated circuit
type
memory
drams
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018560772A
Other languages
English (en)
Inventor
スカルパ ビスワス
スカルパ ビスワス
ファリド ネマティ
ファリド ネマティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2019520636A publication Critical patent/JP2019520636A/ja
Priority to JP2021034975A priority Critical patent/JP7169387B2/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/108—Wide data ports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Semiconductor Memories (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一実施形態では、メモリシステムは、少なくとも１つの特性が異なる、少なくとも２つのタイプのＤＲＡＭを含むことができる。例えば、一方のＤＲＡＭタイプは高密度ＤＲＡＭであってよく、他方のＤＲＡＭタイプは、第１のＤＲＡＭタイプよりも低い密度を有し得るが、より低いレイテンシ及びより高いバンド幅も有することができる。第１のタイプのＤＲＡＭは１つ以上の第１の集積回路にあってよく、第２のタイプのＤＲＡＭは１つ以上の第２の集積回路にあってよい。一実施形態では、第１の集積回路と第２の集積回路はスタックにおいて互いに接続することができる。第２の集積回路は、他の回路（例えば、システムオンチップ（ＳＯＣ）など、メモリコントローラを有する集積回路）に接続するために物理層回路を含むことができ、この物理層回路は第１の集積回路のＤＲＡＭによって共有することができる。

Description

本明細書で説明する実施形態は、ダイナミックランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）を含む電子システムに関する。
ＤＲＡＭが発展し続けるにつれて、ＤＲＡＭの設計は、高バンド幅、大容量、及び低電力消費量（高いエネルギー効率）を有する高密度ストレージなどの、ＤＲＡＭの理想的な目的が異なることにより複雑化している。密度／容量を改善する設計選択は、バンド幅を低減する（又は少なくとも増加させない）傾向を有する。バンド幅を増加させ得る設計選択は、容量及びエネルギー効率を低減する（又は少なくとも増加させない）傾向を有する。
一実施形態では、メモリシステムは、少なくとも１つの特性が異なる少なくとも２つのタイプのＤＲＡＭを含むことができる。例えば、一方のＤＲＡＭタイプは高密度ＤＲＡＭであってよく、一方、他方のＤＲＡＭタイプは、一方のＤＲＡＭタイプよりも低い密度を有するが、より低いレイテンシ及びより高いバンド幅も有することができる。第１のタイプのＤＲＡＭは１つ以上の第１の集積回路にあってよく、第２のタイプのＤＲＡＭは１つ以上の第２の集積回路にあってよい。２つのタイプのＤＲＡＭ（例えば１つは高密度、及び１つは低レイテンシ、高バンド幅）を備えるメモリシステムを提供することにより、非常にエネルギー効率的な動作を可能にすることができ、それにより、消費されるエネルギー単位当たりのエネルギー効率及び性能が重要な属性であるポータブルデバイス及び他のデバイスに好適なメモリシステムを製作することができる。
一実施形態では、第１の集積回路と第２の集積回路はスタックにおいて互いに接続することができる。第２の集積回路は、他の回路（例えば、システムオンチップ（ＳＯＣ）など、メモリコントローラを有する集積回路）に接続するために物理層回路を含むことができ、この物理層回路は第１の集積回路のＤＲＡＭによって共有することができる。いくつかの実施形態では、このメモリを使用して高いエネルギー効率、大容量、及び低レイテンシを実現することができる。
以下の詳細な説明は、以下に簡単に記述する添付の図面を参照する。
メインメモリ及びキャッシュメモリへのメモリコントローラ及び物理層回路を有するシステムオンチップ（system on a chip、ＳＯＣ）の一実施形態のブロック図である。 キャッシュメモリからメインメモリへの別の物理層回路を備えるキャッシュメモリへのメモリコントローラ及び物理層回路を有するＳＯＣの別の実施形態のブロック図である。 キャッシュメモリへのメモリコントローラ及び物理層回路と、キャッシュメモリからメインメモリへの別の物理層回路を備えるメインメモリ及び別の物理層回路とを有する別の実施形態のブロック図である。 一実施形態のためのシステムオンチップ（ＳＯＣ）及びメモリを示すブロック図である。 一実施形態のための１つ以上のキャッシュを含むＳＯＣ、及びＳＯＣ／キャッシュに接続されたメインメモリを示すブロック図である。 一実施形態のためのＳＯＣ及び複数のメモリを示すブロック図である。 一実施形態のための１つ以上のキャッシュを含むＳＯＣ、及び複数のメインメモリを示すブロック図である。 パッケージオンパッケージ（package-on-package、ＰＯＰ）構成でメインメモリ及びキャッシュメモリを有するシステムの一実施形態のブロック図である。 パッケージオンパッケージ（ＰＯＰ）構成でメインメモリ及びキャッシュメモリを有するシステムの別の実施形態のブロック図である。 メインメモリ及びキャッシュメモリを有し、メインメモリが別々にパッケージングされたシステムの一実施形態のブロック図である。 メインメモリ及びキャッシュメモリを有し、メインメモリが別々にパッケージングされたシステムの別の実施形態のブロック図である。 キャッシュ及びメインメモリダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むシステムの一実施形態のブロック図である。 本システムの別の実施形態のブロック図である。 本システムのまた別の実施形態のブロック図である。
この開示に記述する実施形態には、各種の変更形態及び代替形態の余地があり得るが、その具体的な実施形態を例として図面に示し、本明細書で詳細に説明する。しかし、図面及び図面に関する詳細な説明は、開示する特定の形態に実施形態を限定することを意図しておらず、むしろその意図は、添付の請求項の趣旨及び範囲に含まれる全ての変更形態、均等形態、及び代替形態を網羅することであることを理解されたい。本明細書において用いられる表題は、構成を目的とするに過ぎず、説明の範囲を制限するために用いることを意図していない。本出願を通して使用するとき、「〜し得る、〜してもよい（may）」という語は、義務的な意味（すなわち、〜しなければならないことを意味する）ではなく、許容的な意味（すなわち、〜する可能性を有することを意味する）で使用される。同様に、「含む（include、including、及びincludes）」という語は、「〜を含むが、それに限定するものではないこと」を意味する。
本開示内で、（「ユニット」、「回路」、他の構成要素などと様々に呼ばれることがある）様々なエンティティは、１つ以上のタスク又は動作を実施するように「構成されている（configured）」ものとして記述又は請求されることがある。［１つ以上のタスクを実施する］ように構成されている［エンティティ］というこの明確な語句は、本明細書では構造（すなわち、電子回路など、物理的なもの）を指すために使用される。より具体的には、この明確な語句は、この構造が動作中に１つ以上のタスクを実施するように配置されたことを示すために使用される。構造は、その構造が現在動作していない場合でも、何らかのタスクを実施する「ように構成されている」と述べられることがある。「出力クロック信号を生成するように構成されているクロック回路」は、例えば、当該の回路が現在使用されていない（例えば、その回路に電源が接続されていない）場合でも、動作中にこの機能を実施する回路を網羅することを意図している。このように、何らかのタスクを実施するように「構成されている」ものとして記述又は具陳されるエンティティは、そのタスクを実装するように実行可能なデバイス、回路、プログラム命令を記憶したメモリなど、物理的なものを指す。この句は、本明細書では無形のものを指すために使用されない。概して、「〜ように構成されている」に対応する構造を形成する回路は、ハードウェア回路を含み得る。ハードウェア回路は、組み合わせ論理回路、フロップ、レジスタ、ラッチ等のクロックド記憶デバイス、有限状態マシン、スタティックランダムアクセスメモリ又は埋め込みダイナミックランダムアクセスメモリなどのメモリ、カスタム設計回路、アナログ回路、プログラマブル論理アレイなどの任意の組み合わせを含むことができる。同様に、種々のユニット／回路／構成要素は、説明を簡便にするために、タスク（単数又は複数）を実施するものとして述べられることがある。そのような説明は、「〜ように構成されている」という語句を含むものとして解釈されるべきである。
「〜ように構成されている」という用語は、「〜ように構成可能な」を意味することを意図していない。例えば、プログラムされていないＦＰＧＡは、何らかの特定の機能を実施する「ように構成可能」であり得るが、その機能を実施する「ように構成されている」とは見なされないであろう。適切なプログラミングの後に、ＦＰＧＡは、その場合、その機能を実施するように構成され得る。
１つ以上のタスクを実施するように構成されているユニット／回路／構成要素又は他の構造についての添付の請求項における記載は、その請求項要素について米国特許法第１１２条（ｆ）の解釈を援用しないことを明示的に意図している。したがって、出願された本出願中の請求項のいずれも、ミーンズプラスファンクション要素を有するものとして解釈されることを意図していない。出願人が審査過程中に１１２条（ｆ）を援用することを望む場合、それは、［機能を実施する］「ための手段」という構成体を使用して請求項要素を具陳することになる。
一実施形態では、本開示によるハードウェア回路は、回路の記述を、Ｖｅｒｉｌｏｇ又はＶＨＤＬなどのハードウェア記述言語（hardware description language、ＨＤＬ）でコーディングすることによって実装されてもよい。ＨＤＬ記述は、所与の集積回路製造技術のために設計されたセルのライブラリに対して合成されてもよく、タイミング、電力、及び他の理由のために修正されて、結果としてファウンドリに送信することができる最終設計データベースとなり、マスクを生成し、最終的に集積回路を製造することができる。いくつかのハードウェア回路又はその一部も、回路図エディタでカスタム設計して、合成された回路とともに集積回路設計に取り込むことができる。集積回路は、トランジスタを含んでもよく、他の回路素子（例えば、コンデンサ、抵抗、インダクタなどの受動素子）、及びトランジスタと回路素子との間の相互接続を更に含むことができる。いくつかの実施形態は、ハードウェア回路を実現するために一体的に接続された複数の集積回路を実装することができ、及び／又は、いくつかの実施形態では、個別素子を使用することができる。あるいは、ＨＤＬ設計は、フィールドプログラマブルゲートアレイ（field programmable gate array、ＦＰＧＡ）などのプログラム可能な論理アレイに統合してもよく、ＦＰＧＡに実装してもよい。
本明細書で使用する「〜に基づいて」又は「〜に依存して」という用語は、判定に影響を及ぼす１つ以上の要因を記述するために使用される。この用語は、追加の要因が判定に影響を及ぼすことがある可能性を除外しない。すなわち、判定は、指定された要因のみに基づくか、又は、指定された要因並びに他の指定されていない要因に基づき得る。「Ｂに基づいてＡを判定する」という句を検討する。この句により、Ｂは、Ａを判定するために使用されるか又はＡの判定に影響を及ぼす要因であることが指定される。この句は、Ａの判定が、Ｃなど、何らかの他の要因にも基づき得ることを除外しない。この句は、ＡがＢのみに基づいて判定される実施形態をも網羅することを意図している。本明細書で使用する「〜に基づいて」という句は、「〜に少なくとも部分的に基づいて」という句と同義である。
本開示が特定の一実装形態を指すことを意図しておらず、むしろ、添付の請求項を含む、本開示の趣旨内に入る実施形態の範囲を指すことを意図していることを示すために、本明細書は様々な実施形態への言及を含む。特定の特徴、構造、又は特性は、本開示と一貫したいずれかの適切な方式で組み合わされてもよい。
次に図１を参照すると、メモリシステム１０及び集積回路１２を含むシステムの一実施形態のブロック図が示されている。図示の実施形態では、集積回路１２はシステムオンチップ（ＳＯＣ）であり、本開示における他の実施形態ではＳＯＣを例として使用する。しかしながら、任意の集積回路を様々な実施形態で使用することができる。図１の実施形態では、メモリ１０は、複数のメインＤＲＡＭチップ（ＤＲＡＭ）１６Ａ〜１６Ｄ、及びキャッシュＤＲＡＭ１８を含む。メインＤＲＡＭ１６Ａ〜１６Ｄは物理層回路（ＰＨＹ）６０Ａを含み、キャッシュＤＲＡＭ１８はＰＨＹ６０Ｂを含む。ＰＨＹ６０ＡはＳＯＣ１２においてＰＨＹ６０Ｃに接続され、ＰＨＹ６０ＢはＳＯＣ１２においてＰＨＹ６０Ｄに接続される。より具体的には、ＰＨＹ６０Ｃはメインメモリコントローラ（ＭＣ）ブロック２８Ａに接続してよく、ＰＨＹ６０Ｄはキャッシュコントローラブロック（ＣＣ）２８Ｂに接続してよく、それらの両方は図１においてメモリコントローラ２８（Ｍｅｍ）の一部であってよい。
メモリシステム１０は２つの異なるタイプのＤＲＡＭを含むことができ、それらのＤＲＡＭについて、ＳＯＣ１２のメモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御することができる。メインＤＲＡＭ１６Ａ〜１６ＤとキャッシュＤＲＡＭ１８との組み合わせは、ＳＯＣ１２のメモリエージェントに高バンド幅を提供し、全体的に大きい記憶容量及び低電力をも提供することができる。記憶容量は、密度及び容量に対して設計されたメモリを有することのできるメインＤＲＡＭ１６Ａ〜１６Ｄによって提供することができる。高バンド幅は、キャッシュＤＲＡＭ１８とＳＯＣ１２との間の広いインタフェースによって提供することができる。インタフェースが広くなると、より遅いクロック速度でクロック制御することが可能になり、従来の同期型ＤＲＡＭの高速で狭いインタフェースと比較して電力が節約される。一実施形態では、キャッシュＤＲＡＭ１８とＳＯＣ１２との間のインタフェース、及びメインＤＲＡＭ１６Ａ〜１６ＤとＳＯＣ１２との間のインタフェースは幅が異なってもよい（例えば、キャッシュＤＲＡＭ１８は、メインＤＲＡＭ１６Ａ〜１６Ｄよりも２倍を超えて広いインタフェースを有してもよく、いくつかの実施形態では、２〜４倍広くてもよい）。更に、キャッシュＤＲＡＭ１８は、密度はより低いが、より小さいエネルギーでより高いバンド幅を実現することのできる比較的小さいメモリアレイを含むことができる。例えば、メモリアレイは、従来のＤＲＡＭ又はＤＲＡＭ１６Ａ〜１６Ｄと比較して、より多くのバンク、より小さいページサイズ、より低いレイテンシ、より多くのチャネルなどを有することができる。いくつかの実施形態では、メモリアレイは、電力を低減するために、ＤＲＡＭ１６Ａ〜１６Ｄの同様の特性と比較して、一ビット線当たりでより少ないメモリセル、一ワード線当たりでより少ないメモリセル、及び／又はより小さいバンク、のうちの１つ以上を含むことができる。より具体的には、一実施形態では、キャッシュＤＲＡＭ１８のメモリアレイは、エネルギー消費量を低減するために、メインＤＲＡＭ１６Ａ〜１６Ｄよりも低い密度をトレードオフすることができる。より低い密度は、（メインＤＲＡＭ１６Ａ〜１６Ｄと比較して）一ビット線当たりでより少ないメモリセル、一ワード線当たりでより少ないメモリセル、より多数のバンク、及び／又はより小さいバンク、のうちの１つ以上により、キャッシュＤＲＡＭ１８において実現することができる。一実施形態では、キャッシュＤＲＡＭ１８は、メインＤＲＡＭ１６Ａ〜１６Ｄのメモリアレイよりも４倍から１６倍低密度であり、好ましくは６倍から８倍低密度であるメモリアレイを有することができる。バンク内のデータ経路設計及びバンクからＰＨＹ６０Ｂへのデータ経路設計は最適化することができる。更に、キャッシュＤＲＡＭ１８からＳＯＣ１２へのデータ経路は、ポイントツーポイント、低キャパシタンス、低電圧接続であってよい。
２つのタイプのＤＲＡＭがメモリシステムを形成している場合、いくつかの実施形態では、それらのうちの一方をバンド幅のために最適化することができ、他方を容量のために最適化することができ、バンド幅増加及び容量増加の目的の両方を実現することができる。更に、エネルギー効率は、（より小容量／より小型であり、したがって密度をより低くすることのできる）メモリの高バンド幅部分において管理することができる。容量に関して最適化されたメモリの部分は、より低いバンド幅の目的、及び緩やかな（より長い）レイテンシの目的を有することができる。なぜなら、これらの目的は、バンド幅のために最適化された部分によって果たすことができるからである。同様に、バンド幅に関して最適化されたメモリの部分は、より低い面積効率の目的を有することができるが、レイテンシ及びエネルギー効率を改善することができる。いくつかの実施形態では、全体的に、高バンド幅、低レイテンシ、エネルギー効率的で大容量のメモリシステムを低コストで実現することができる。特に、高密度部分（メインＤＲＡＭ１６Ａ〜１６Ｄ）と高バンド幅、低レイテンシ部分（キャッシュＤＲＡＭ１８）とを、共にメインメモリシステム１０を形成する別個のチップに実装することにより、各メモリ１６Ａ〜１６Ｄ及び１８に対してエネルギー効率を改善することが可能になり、それにより、高性能及び高バンド幅でもあり、非常にエネルギー効率的なメモリソリューションを提供することができる。様々な実施形態における各メモリで行われ得る特定の最適化については、図１２〜図１４に関して以下で更に詳述する。
一実施形態では、キャッシュＤＲＡＭ１８は、アクセスごとにキャッシュＤＲＡＭ１８に送信されるコマンドの数を低減するために、簡略化されたコマンドセットを実装することができる。例えば、メインＤＲＡＭ１６Ａ〜１６Ｄは、アクティブコマンド、各読取りアクセス又は書込みアクセスのための列アドレスストローブ（column address strobe、ＣＡＳ）コマンド、並びに任意選択でリチャージコマンドを含むことができる。一方、キャッシュＤＲＡＭ１８は、読取りアクセスのための読取りコマンド、及び書込みアクセスのための書込みコマンドをサポートすることができる。キャッシュＤＲＡＭ１８の内部で、読取りコマンド又は書込みコマンドは、アクティブ化、１つ以上のＣＡＳ読取り又は書込み（それぞれ）、及びプリチャージなど、複数の内部動作を引き起こすことができる。所与のアクセスのために少数のコマンドしかインタフェースを介して送信されないので、アクセスのためのエネルギー消費量が低減することができる。
図示のように、メモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御する。特に、一実施形態において、メインメモリコントローラブロック２８Ａ及びキャッシュコントローラブロック２８Ｂが図示されている。メインメモリコントローラブロック２８ＡはメインＤＲＡＭ１６Ａ〜１６Ｄを制御することができ、キャッシュコントローラブロック２８ＢはキャッシュＤＲＡＭ１８を制御することができる。メインＤＲＡＭ１６Ａ〜１６ＤからキャッシュＤＲＡＭ１８へのデータのキャッシングは、メモリコントローラ２８の制御下にあり、メインＤＲＡＭ１６Ａ〜１６ＤからＳＯＣ１０を通してキャッシュＤＲＡＭ１８にデータを移動させることによって実行することができる。すなわち、キャッシュ線のキャッシングポリシー、割り当て及び割り当て解除などは、メモリコントローラ２８によって決定することができる。頻繁にアクセスされるデータを高バンド幅低電力キャッシュＤＲＡＭ１８に記憶することによって、有効メモリバンド幅をメインＤＲＡＭ１６Ａ〜１６Ｄのメモリバンド幅よりも高めることができ、それと同時に、メインＤＲＡＭ１６Ａ〜１６Ｄの大容量も享受することができる。メインメモリコントローラブロック２８Ａ及びキャッシュコントローラブロック２８Ｂの他にも、メモリコントローラ２８の追加の回路がキャッシングポリシー、データ転送などを協調させることができ、あるいは、ブロック２８Ａ〜２８Ｂはキャッシング動作を実施するために直接相互作用することができる。
図２は、メインＤＲＡＭ１６Ａ〜１６Ｄ、及びＳＯＣ１２に接続しているキャッシュＤＲＡＭ１８の別の実施形態のブロック図である。図２の実施形態では、単一のＰＨＹ６０ＤをＳＯＣ１２に実装することができ、ＳＯＣ１２は、キャッシュＤＲＡＭ１８の単一のＰＨＹ６０Ｂに接続される。メインＤＲＡＭ１６Ａ〜１６Ｄに向けられた動作を復号することのできる論理が存在してもよく、この復号された動作は、図２に示されているようにＰＨＹ６０Ｃ及び６０Ａを通ってＤＲＡＭ１６Ａ〜１６Ｄに転送することができる。
図３は、メインＤＲＡＭ１６Ａ〜１６Ｄ、及びＳＯＣ１２に接続しているキャッシュＤＲＡＭ１８の第３の実施形態のブロック図である。図３の実施形態では、キャッシュコントローラブロック２８ＢがキャッシュＤＲＡＭ１８（ＰＨＹ６０Ｂ）と通信するためと、メインメモリコントローラブロックがメインＤＲＡＭ１６Ａ〜１６Ｂ（ＰＨＹ６０Ａ）と通信するためとで、それぞれ別個のＰＨＹ６０Ｄ及び６０Ｃを実装することができる。しかしながら、キャッシュＤＲＡＭ１８は、図３に示されているように、ＰＨＹ６０Ｅを介してメインＤＲＡＭ１６Ａ〜１６ＤのＰＨＹ６０Ｆと通信する、メインＤＲＡＭ１６Ａ〜１６Ｄへのトランスポート層に対するホストとして動作することができる。
図１〜図３が示すように、いくつかの実施形態では、キャッシュＤＲＡＭ１８に対するＰＨＹプロトコルはメインＤＲＡＭ１６Ａ〜１６ＤのＰＨＹプロトコルとは異なってもよく、様々な構成において両方のプロトコルをサポートすることができる。他の実施形態では、同じＰＨＹプロトコルを使用することができる。
図４〜図７は、キャッシュＤＲＡＭ１８及びメインＤＲＡＭ１６Ａ〜１６ＤをＳＯＣ１２とパッケージングする様々な実施形態に基づき、種々異なる適用例のためのメモリシステム１０のスケーラビリティを示す。例えば、図４及び図６では、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８（すなわちメインメモリ１０）は、ＳＯＣ１２とは別々にパッケージングされている。モバイルフォンなどの小型フォームファクタデバイスには、図４のようなシステムを使用することができ、ＳＯＣ１２の一方の側面にメモリシステム１０を有する。一方、タブレットコンピュータ、ラップトップ、又はデスクトップコンピュータなど、より大きいフォームファクタデバイスには、図６のような実施形態を使用することができ、メモリシステム１０は、ＳＯＣ１２の様々な側面の複数の部分（例えば図６における部分１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄ）から形成される。様々な実施形態において任意の数の部分を使用することができる。図５及び図７は、ＳＯＣ１２とキャッシュＤＲＡＭ１８が一緒にパッケージングされ、メインＤＲＡＭ１６Ａ〜１６Ｄにインタフェースする実施形態を示す。図５は図４と同様であり、例えば、モバイルフォンなどの小形フォームファクタデバイスのために、ＳＯＣ１２／キャッシュＤＲＡＭ１８の一方の側面にメインＤＲＡＭ１６Ａ〜１６Ｄを示す。一方、より大きいフォームファクタデバイスには、図７などの実施形態を使用することができる。図７では、ＳＯＣ１２及びキャッシュＤＲＡＭ１８の様々な側面にメインＤＲＡＭ１６Ａ〜１６Ｄの複数のインスタンスが示されている。ＳＯＣ１２とパッケージされたキャッシュＤＲＡＭ１８も、必要に応じて、異なる実装形態ではスケーラブルである。例えば、以下の図８及び図９を参照されたい。様々な実施形態において任意の数のインスタンスを使用することができる。前述のように、図４〜図７に示されている各メインＤＲＡＭ１６Ａ〜１６Ｄは、様々な実施形態では必要に応じて、１つのＤＲＡＭ又は複数のＤＲＡＭであってよい。
図８は、ＳＯＣ１２及びキャッシュＤＲＡＭ１８を含むパッケージ５０を示すシステムの一実施形態のブロック図である。任意選択で、いくつかの実施形態ではキャッシュＤＲＡＭ１８の複数のインスタンスを含むことができる（例えば、図７には第２のキャッシュＤＲＡＭ１８が点線形状で示されている）。キャッシュＤＲＡＭ１８への比較的短い相互接続を含む接続層１４をパッケージに含んでもよい（例えば、さらなる詳細について以下の図１２及び説明を参照されたい）。１つ以上のメインＤＲＡＭ１６Ａ〜１６ＤをＳＯＣ１２／キャッシュＤＲＡＭ１８と共に、パッケージオンパッケージ（ＰＯＰ）基板５２を使用したＰＯＰ構成で組み立てることができ、メインＤＲＡＭ１６Ａ〜１６Ｄと接続層１４との間で（更にＳＯＣ１２へ、図８に示されていない接続層１４及びＰＯＰ基板５２における配線へ）接続することができる。図９は、１つ以上のメインＤＲＡＭ１６Ａ〜１６Ｄ及びＳＯＣ１２／キャッシュＤＲＡＭ１８を用いたＰＯＰパッケージングの別の例である。図９の実施形態において、１つのキャッシュＤＲＡＭ１８（又はいくつかの実施形態では複数のキャッシュＤＲＡＭ１８）は、任意の所望の技法を使用してＳＯＣ１２上に取り付けられている。例えば、チップオンウエハ（chip on wafer、ＣＯＷ）パッケージング、ウエハオンウエハ（wafer on wafer、ＷＯＷ）パッケージング、及びチップオンチップ（chip on chip、ＣＯＣ）パッケージングなどを使用することができる。
他の実施形態では、メインＤＲＡＭ１６Ａ〜１６Ｄは、ＳＯＣ１２及びキャッシュＤＲＡＭ１８とは別個にパッケージングしてもよい。例えば、図１０及び図１１は、それぞれ、図８及び図９に示されているようにＳＯＣ１２／キャッシュＤＲＡＭ１８を示すが、別々にパッケージングされたメインＤＲＡＭ１６Ａ〜１６Ｄがシステム用の基板又はメインボード５４に接続されている。いくつかの実装形態では、図１０及び図１１の実施形態はマルチチップモジュール（multi-chip module、ＭＣＭ）であってよく、基板５４はＭＣＭ基板であってよい。他の実施形態では、メインボード５４は様々なタイプの回路板であってよく、例えばプリント回路板（ＰＣＢ）であってよい。メインＤＲＡＭ１６Ａ〜１６Ｄの２つのセットが示されているが、各ＤＲＡＭは１つ以上のＤＲＡＭであってよく、図６及び図７に示されているように１つのＤＲＡＭ／ＤＲＡＭセット又は複数のＤＲＡＭセットがあってもよい。
図１２〜図１４は、ＳＯＣ１２、キャッシュＤＲＡＭ１８、及びメインＤＲＡＭ１６Ａ〜１６Ｄの様々な例示的な２．５次元（Ｄ）及び３Ｄ構成を示す。ただし、他の実施形態では、様々な他の２．５Ｄ及び／又は３Ｄソリューションを含む任意のパッケージングソリューションでも使用できることに留意されたい。
次に図１２を参照すると、接続層１４を通して接続されたメモリシステム１０及びＳＯＣ１２を含むシステムの一実施形態のブロック図が示されている。図１の実施形態では、メモリ１０は、複数のメインＤＲＡＭチップ（ＤＲＡＭ）１６Ａ〜１６Ｄ、及びキャッシュＤＲＡＭ１８を含む。各メインＤＲＡＭ１６Ａ〜１６Ｂは、図１に示されているように、１つ以上のメモリアレイ２０Ａ〜２０Ｈを含む。キャッシュＤＲＡＭ１８は、メモリアレイ２２及び物理層インタフェース回路（ＰＨＹ回路２４）を含む。ＰＨＹ回路２４は、キャッシュＤＲＡＭ１８のピンを通して接続層１４に接続され、接続層１４を通してＳＯＣ１２のピンに接続され、次いで、ＳＯＣ１２の対応するＰＨＹ回路２６に接続される。ＰＨＹ２６はＳＯＣ１２のメモリコントローラ２８に接続され、メモリコントローラ２８は様々な他の回路３０（例えばプロセッサ、周辺機器など）を更に含む。他の回路３０は、ＳＯＣ１２の他のピンを通して接続層１４の反対側に接続され、システムの他の構成要素に接続することができる。
上述のように、メモリシステム１０は２つの異なるタイプのＤＲＡＭを含むことができ、それらのＤＲＡＭについて、ＳＯＣ１２のメモリコントローラ２８はメインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御することができる。図１の実施形態には１つのＰＨＹ回路２４及び１つのＰＨＹ回路２６が示されているが、他の実施形態では、ＰＨＹ回路６０Ａ〜６０Ｄ（並びに図３の実施形態における６０Ｅ及び６０Ｆ）に関して上記で説明したように、キャッシュＤＲＡＭ１８のためとメインＤＲＡＭ１６Ａ〜１６Ｄのために、独立したＰＨＹ回路２４及び２６を有し得ることに留意されたい。
上述のように、メモリアレイ２０Ａ〜２０Ｈは、ＤＲＡＭ１６Ａ〜１６Ｄの単位面積当たりの高い記憶容量を提供するために、密度に関して設計することができる。ＤＲＡＭ１６Ａ〜１６Ｄは、キャッシュＤＲＡＭ１８と比較して、例えば、大きいページサイズを実装することができる。ＤＲＡＭ１６Ａ〜１６Ｄには、キャッシュＤＲＡＭ１８と比較してより少ないバンクが含むことができる。密度を更に高めるために、テスト回路、冗長性制御、誤り訂正コード（error correction code、ＥＣＣ）機構、基準電圧論理、温度制御基準論理など、ＤＲＡＭ１６Ａ〜１６Ｄへの何らかの制御論理をキャッシュＤＲＡＭ１８上に置くことができる。
キャッシュＤＲＡＭ１８のページサイズが小さくなればなるほど（及び、キャッシュＤＲＡＭ１８のバンクの数が増大することに起因して、開かれたページ数が大きくなるほど）、ＳＯＣ１２の多数のメモリエージェントによって（そのページサイズと比較して）頻繁な小さいアクセスが助長されることがある。例えば、プロセッサは、データの１つ又は少数のキャッシュ線しか読み取らない傾向があり、ここで、ＤＲＡＭの従来のページサイズは大きさが２〜４キロバイトであり得る。ページが開かれるたびに、データのページ全体がメモリアレイから読み取られ、アクセスのためにセンス増幅器及び／又はレジスタにおいてキャプチャすることができる。そのページが閉じられ、新しいページが開かれると、そのデータの新しいページ全体が読み取られる。一方、より小さいページを読み取れば、それに比例して電力の消費はより少なくなる。多数のエージェントがメモリへのアクセスについて競合している場合、ページ競合及びページオープン／クローズがより頻繁になることがあり、ページ当たりの電力消費量の低減が電力消費量全体の低減をもたらすことができる。
したがって、データを再利用できる場合には、メモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄから読み取られたデータをキャッシュＤＲＡＭ１８に書き込むように構成することができる。様々なキャッシング方式を使用することができる。しかしながら、キャッシュＤＲＡＭ１８は、ＳＯＣ上のスタティックＲＡＭ（on-SOC static RAM、ＳＲＡＭ）よりも高密度であるので、ＳＲＡＭを用いて可能であるよりも大きいキャッシュを実装することができる。更に、ＤＲＡＭは、記憶されたデータの一ビット当たりでＳＲＡＭよりも少ない数のトランジスタを含み（例えば、一ビット当たりで６つのトランジスタに対して一ビット当たりに１つのトランジスタ）、したがって、ＤＲＡＭは、ビット当たりの単位でＳＲＡＭよりも漏れ電力が小さい。更に、いくつかの実施形態では、オンチップメモリキャッシュを削減することによってＳＯＣ１２のシリコンダイ面積を節約すると、ある程度までキャッシュＤＲＡＭ１８の出費を埋め合わせすることができる。
メインＤＲＡＭ１６Ａ〜１６Ｄは、相互接続の長さ及びキャパシタンスを低減するために、シリコン貫通電極（through-silicon-via、ＴＳＶ）相互接続（例えば図１に示されているＴＳＶ３２）を採用することができる。ＴＳＶ３２は、例えば、知られているＴＳＶ製造技法を使用して形成することができる。ＴＳＶ３２は、ＤＲＡＭ１６Ａ〜１６Ｄがピンを通してメモリ間で積層されるときに、互いに接続することができる。ＤＲＡＭ１６Ｄ（スタックの底部にあるメインＤＲＡＭ）は、ピンを通してキャッシュＤＲＡＭ１８に接続することができ、キャッシュＤＲＡＭ１８は信号をＰＨＹ回路２４にルーティングすることができる。ＰＨＹ回路２４は、キャッシュＤＲＡＭ１８のエッジに沿って物理的に配置された、ＰＨＹ回路２６への出力端子及び／又はＰＨＹ回路２６からの入力端子を有してもよく、ＰＨＹ回路２６の入力端子／出力端子は、ＳＯＣ１２のエッジに沿って同様に物理的に配置することができる。このようにして、ＰＨＹ回路２４／２６を接続するために、接続層１４を通る短い配線経路を使用することができる。ＰＨＹ回路２４及びＰＨＹ回路２６は、比較的短い相互接続を介して、固定された小型の負荷と接続層１４を通して通信するように設計することができる。より長い相互接続を有し、複数のＤＲＡＭ負荷を有している従来のＤＲＡＭインタフェース比較して、小型の低電力ドライバを使用することができる。
更に、キャッシュＤＲＡＭ１８は、このキャッシュＤＲＡＭ１８のエッジにおける所望の位置にＴＳＶ相互接続を経路設定するので、ＴＳＶは、メインＤＲＡＭ１６Ａ〜１６Ｄ内により自由に位置することができる。いくつかの実施形態では、従来のＤＲＡＭにおいて可能であるよりも輻輳を軽減でき、より多くの相互接続を提供することができる。
図示の実施形態ではＴＳＶが使用されているが、他の実施形態では、台湾セミコンダクター・マニュファクチャリング・カンパニー（商標）（ＴＳＭＣ）から入手可能な集積ファンアウト（integrated fanout、ＩｎＦＯ）など、シリコンインターポーザー相互接続又はファンアウト技術を使用することができる。本明細書で言及するピンは、任意の形式のチップ間相互接続部とすることができる。例えば、ピンは「マイクロバンプ」であってもよく、あるいは半田ボール又は他のピン形成材料であってもよい。他の実施形態は明示的に半田ボールを示しているが、それらの実施形態では他のピン構成も同様に使用することができる。
接続層１４は任意の形態のチップ間相互接続であってもよい。例えば、接続層１４は、シリコンインターポーザー、再分布層、セラミック、有機物、又はプリント回路板様の基板などであってもよい。
図１３は、ＳＯＣ１２上のメモリシステム１０の別の実施形態のブロック図である。図２の実施形態では、パッケージは接続層１４を通して接続されるのではなく、直接接続されているので、ＰＨＹ回路２４をＰＨＹ回路２６に接続するピンは１つのエッジ上に存在する必要はない。ＳＯＣ１２の底面上のピン（図示せず）は、ＳＯＣをシステムの残部に接続するために使用することができる。上述したように、他の実施形態は、キャッシュＤＲＡＭ１８のためと、メインＤＲＡＭ１６Ａ〜１６Ｄのために、独立したＰＨＹ回路２４を有することができる。
図１４は、キャッシュＤＲＡＭ１８がＳＯＣ１０とのスタックに実装され、メインＤＲＡＭ１６Ａ〜１６Ｄが接続層１４を通してＳＯＣ１０に接続されているメモリシステムの第３の実施形態のブロック図である。この実施形態では、メインＤＲＡＭ１６Ａ〜１６Ｄがベースダイ４０上に積層されており、ベースダイ４０は、ＴＳＶ３２からの信号をＰＨＹ回路２４にルーティングし、（エッジ近傍の）短い相互接続を通してＳＯＣ１２のＰＨＹ２６にルーティングする。
ＤＲＡＭ１８及びＳＯＣ１２は様々なパッケージング技術を使用して接続することができる。ＤＲＡＭ１８又はＳＯＣ１２のいずれかが「上部」チップであってよい（ただし、「上部」は図１４の配向を基準にする）。任意の３Ｄチップパッケージング技術を使用することができる。例えば、様々な実施形態では、ＴＳＶ接続、ＣＯＷパッケージング、ＷＯＷパッケージング、ＰＯＰパッケージングなどのうちの１つ以上を使用することができる。
上述の開示内容が十分に理解されれば、多くの変形形態及び変更形態が当業者にとって明らかになるであろう。以下の「特許請求の範囲」は、そのような変形形態及び変更形態の全てを包含するように解釈されることを意図している。
本明細書で説明する実施形態は、ダイナミックランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）を含む電子システムに関する。
ＤＲＡＭが発展し続けるにつれて、ＤＲＡＭの設計は、高バンド幅、大容量、及び低電力消費量（高いエネルギー効率）を有する高密度ストレージなどの、ＤＲＡＭの理想的な目的が異なることにより複雑化している。密度／容量を改善する設計選択は、バンド幅を低減する（又は少なくとも増加させない）傾向を有する。バンド幅を増加させ得る設計選択は、容量及びエネルギー効率を低減する（又は少なくとも増加させない）傾向を有する。
一実施形態では、メモリシステムは、少なくとも１つの特性が異なる少なくとも２つのタイプのＤＲＡＭを含むことができる。例えば、一方のＤＲＡＭタイプは高密度ＤＲＡＭであってよく、一方、他方のＤＲＡＭタイプは、一方のＤＲＡＭタイプよりも低い密度を有するが、より低いレイテンシ及びより高いバンド幅も有することができる。第１のタイプのＤＲＡＭは１つ以上の第１の集積回路にあってよく、第２のタイプのＤＲＡＭは１つ以上の第２の集積回路にあってよい。２つのタイプのＤＲＡＭ（例えば１つは高密度、及び１つは低レイテンシ、高バンド幅）を備えるメモリシステムを提供することにより、非常にエネルギー効率的な動作を可能にすることができ、それにより、消費されるエネルギー単位当たりのエネルギー効率及び性能が重要な属性であるポータブルデバイス及び他のデバイスに好適なメモリシステムを製作することができる。
一実施形態では、第１の集積回路と第２の集積回路はスタックにおいて互いに接続することができる。第２の集積回路は、他の回路（例えば、システムオンチップ（ＳＯＣ）など、メモリコントローラを有する集積回路）に接続するために物理層回路を含むことができ、この物理層回路は第１の集積回路のＤＲＡＭによって共有することができる。いくつかの実施形態では、このメモリを使用して高いエネルギー効率、大容量、及び低レイテンシを実現することができる。
以下の詳細な説明は、以下に簡単に記述する添付の図面を参照する。
メインメモリ及びキャッシュメモリへのメモリコントローラ及び物理層回路を有するシステムオンチップ（system on a chip、ＳＯＣ）の一実施形態のブロック図である。 キャッシュメモリからメインメモリへの別の物理層回路を備えるキャッシュメモリへのメモリコントローラ及び物理層回路を有するＳＯＣの別の実施形態のブロック図である。 キャッシュメモリへのメモリコントローラ及び物理層回路と、キャッシュメモリからメインメモリへの別の物理層回路を備えるメインメモリ及び別の物理層回路とを有する別の実施形態のブロック図である。 一実施形態のためのシステムオンチップ（ＳＯＣ）及びメモリを示すブロック図である。 一実施形態のための１つ以上のキャッシュを含むＳＯＣ、及びＳＯＣ／キャッシュに接続されたメインメモリを示すブロック図である。 一実施形態のためのＳＯＣ及び複数のメモリを示すブロック図である。 一実施形態のための１つ以上のキャッシュを含むＳＯＣ、及び複数のメインメモリを示すブロック図である。 パッケージオンパッケージ（package-on-package、ＰＯＰ）構成でメインメモリ及びキャッシュメモリを有するシステムの一実施形態のブロック図である。 パッケージオンパッケージ（ＰＯＰ）構成でメインメモリ及びキャッシュメモリを有するシステムの別の実施形態のブロック図である。 メインメモリ及びキャッシュメモリを有し、メインメモリが別々にパッケージングされたシステムの一実施形態のブロック図である。 メインメモリ及びキャッシュメモリを有し、メインメモリが別々にパッケージングされたシステムの別の実施形態のブロック図である。 キャッシュ及びメインメモリダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含むシステムの一実施形態のブロック図である。 本システムの別の実施形態のブロック図である。 本システムのまた別の実施形態のブロック図である。
この開示に記述する実施形態には、各種の変更形態及び代替形態の余地があり得るが、その具体的な実施形態を例として図面に示し、本明細書で詳細に説明する。しかし、図面及び図面に関する詳細な説明は、開示する特定の形態に実施形態を限定することを意図しておらず、むしろその意図は、添付の請求項の趣旨及び範囲に含まれる全ての変更形態、均等形態、及び代替形態を網羅することであることを理解されたい。本明細書において用いられる表題は、構成を目的とするに過ぎず、説明の範囲を制限するために用いることを意図していない。本出願を通して使用するとき、「〜し得る、〜してもよい（may）」という語は、義務的な意味（すなわち、〜しなければならないことを意味する）ではなく、許容的な意味（すなわち、〜する可能性を有することを意味する）で使用される。同様に、「含む（include、including、及びincludes）」という語は、「〜を含むが、それに限定するものではないこと」を意味する。
本開示内で、（「ユニット」、「回路」、他の構成要素などと様々に呼ばれることがある）様々なエンティティは、１つ以上のタスク又は動作を実施するように「構成されている（configured）」ものとして記述又は請求されることがある。［１つ以上のタスクを実施する］ように構成されている［エンティティ］というこの明確な語句は、本明細書では構造（すなわち、電子回路など、物理的なもの）を指すために使用される。より具体的には、この明確な語句は、この構造が動作中に１つ以上のタスクを実施するように配置されたことを示すために使用される。構造は、その構造が現在動作していない場合でも、何らかのタスクを実施する「ように構成されている」と述べられることがある。「出力クロック信号を生成するように構成されているクロック回路」は、例えば、当該の回路が現在使用されていない（例えば、その回路に電源が接続されていない）場合でも、動作中にこの機能を実施する回路を網羅することを意図している。このように、何らかのタスクを実施するように「構成されている」ものとして記述又は具陳されるエンティティは、そのタスクを実装するように実行可能なデバイス、回路、プログラム命令を記憶したメモリなど、物理的なものを指す。この句は、本明細書では無形のものを指すために使用されない。概して、「〜ように構成されている」に対応する構造を形成する回路は、ハードウェア回路を含み得る。ハードウェア回路は、組み合わせ論理回路、フロップ、レジスタ、ラッチ等のクロックド記憶デバイス、有限状態マシン、スタティックランダムアクセスメモリ又は埋め込みダイナミックランダムアクセスメモリなどのメモリ、カスタム設計回路、アナログ回路、プログラマブル論理アレイなどの任意の組み合わせを含むことができる。同様に、種々のユニット／回路／構成要素は、説明を簡便にするために、タスク（単数又は複数）を実施するものとして述べられることがある。そのような説明は、「〜ように構成されている」という語句を含むものとして解釈されるべきである。
「〜ように構成されている」という用語は、「〜ように構成可能な」を意味することを意図していない。例えば、プログラムされていないＦＰＧＡは、何らかの特定の機能を実施する「ように構成可能」であり得るが、その機能を実施する「ように構成されている」とは見なされないであろう。適切なプログラミングの後に、ＦＰＧＡは、その場合、その機能を実施するように構成され得る。
１つ以上のタスクを実施するように構成されているユニット／回路／構成要素又は他の構造についての添付の請求項における記載は、その請求項要素について米国特許法第１１２条（ｆ）の解釈を援用しないことを明示的に意図している。したがって、出願された本出願中の請求項のいずれも、ミーンズプラスファンクション要素を有するものとして解釈されることを意図していない。出願人が審査過程中に１１２条（ｆ）を援用することを望む場合、それは、［機能を実施する］「ための手段」という構成体を使用して請求項要素を具陳することになる。
一実施形態では、本開示によるハードウェア回路は、回路の記述を、Ｖｅｒｉｌｏｇ又はＶＨＤＬなどのハードウェア記述言語（hardware description language、ＨＤＬ）でコーディングすることによって実装されてもよい。ＨＤＬ記述は、所与の集積回路製造技術のために設計されたセルのライブラリに対して合成されてもよく、タイミング、電力、及び他の理由のために修正されて、結果としてファウンドリに送信することができる最終設計データベースとなり、マスクを生成し、最終的に集積回路を製造することができる。いくつかのハードウェア回路又はその一部も、回路図エディタでカスタム設計して、合成された回路とともに集積回路設計に取り込むことができる。集積回路は、トランジスタを含んでもよく、他の回路素子（例えば、コンデンサ、抵抗、インダクタなどの受動素子）、及びトランジスタと回路素子との間の相互接続を更に含むことができる。いくつかの実施形態は、ハードウェア回路を実現するために一体的に接続された複数の集積回路を実装することができ、及び／又は、いくつかの実施形態では、個別素子を使用することができる。あるいは、ＨＤＬ設計は、フィールドプログラマブルゲートアレイ（field programmable gate array、ＦＰＧＡ）などのプログラム可能な論理アレイに統合してもよく、ＦＰＧＡに実装してもよい。
本明細書で使用する「〜に基づいて」又は「〜に依存して」という用語は、判定に影響を及ぼす１つ以上の要因を記述するために使用される。この用語は、追加の要因が判定に影響を及ぼすことがある可能性を除外しない。すなわち、判定は、指定された要因のみに基づくか、又は、指定された要因並びに他の指定されていない要因に基づき得る。「Ｂに基づいてＡを判定する」という句を検討する。この句により、Ｂは、Ａを判定するために使用されるか又はＡの判定に影響を及ぼす要因であることが指定される。この句は、Ａの判定が、Ｃなど、何らかの他の要因にも基づき得ることを除外しない。この句は、ＡがＢのみに基づいて判定される実施形態をも網羅することを意図している。本明細書で使用する「〜に基づいて」という句は、「〜に少なくとも部分的に基づいて」という句と同義である。
本開示が特定の一実装形態を指すことを意図しておらず、むしろ、添付の請求項を含む、本開示の趣旨内に入る実施形態の範囲を指すことを意図していることを示すために、本明細書は様々な実施形態への言及を含む。特定の特徴、構造、又は特性は、本開示と一貫したいずれかの適切な方式で組み合わされてもよい。
次に図１を参照すると、メモリシステム１０及び集積回路１２を含むシステムの一実施形態のブロック図が示されている。図示の実施形態では、集積回路１２はシステムオンチップ（ＳＯＣ）であり、本開示における他の実施形態ではＳＯＣを例として使用する。しかしながら、任意の集積回路を様々な実施形態で使用することができる。図１の実施形態では、メモリ１０は、複数のメインＤＲＡＭチップ（ＤＲＡＭ）１６Ａ〜１６Ｄ、及びキャッシュＤＲＡＭ１８を含む。メインＤＲＡＭ１６Ａ〜１６Ｄは物理層回路（ＰＨＹ）６０Ａを含み、キャッシュＤＲＡＭ１８はＰＨＹ６０Ｂを含む。ＰＨＹ６０ＡはＳＯＣ１２においてＰＨＹ６０Ｃに接続され、ＰＨＹ６０ＢはＳＯＣ１２においてＰＨＹ６０Ｄに接続される。より具体的には、ＰＨＹ６０Ｃはメインメモリコントローラ（ＭＣ）ブロック２８Ａに接続してよく、ＰＨＹ６０Ｄはキャッシュコントローラブロック（ＣＣ）２８Ｂに接続してよく、それらの両方は図１においてメモリコントローラ２８（Ｍｅｍ）の一部であってよい。
メモリシステム１０は２つの異なるタイプのＤＲＡＭを含むことができ、それらのＤＲＡＭについて、ＳＯＣ１２のメモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御することができる。メインＤＲＡＭ１６Ａ〜１６ＤとキャッシュＤＲＡＭ１８との組み合わせは、ＳＯＣ１２のメモリエージェントに高バンド幅を提供し、全体的に大きい記憶容量及び低電力をも提供することができる。記憶容量は、密度及び容量に対して設計されたメモリを有することのできるメインＤＲＡＭ１６Ａ〜１６Ｄによって提供することができる。高バンド幅は、キャッシュＤＲＡＭ１８とＳＯＣ１２との間の広いインタフェースによって提供することができる。インタフェースが広くなると、より遅いクロック速度でクロック制御することが可能になり、従来の同期型ＤＲＡＭの高速で狭いインタフェースと比較して電力が節約される。一実施形態では、キャッシュＤＲＡＭ１８とＳＯＣ１２との間のインタフェース、及びメインＤＲＡＭ１６Ａ〜１６ＤとＳＯＣ１２との間のインタフェースは幅が異なってもよい（例えば、キャッシュＤＲＡＭ１８は、メインＤＲＡＭ１６Ａ〜１６Ｄよりも２倍を超えて広いインタフェースを有してもよく、いくつかの実施形態では、２〜４倍広くてもよい）。更に、キャッシュＤＲＡＭ１８は、密度はより低いが、より小さいエネルギーでより高いバンド幅を実現することのできる比較的小さいメモリアレイを含むことができる。例えば、メモリアレイは、従来のＤＲＡＭ又はＤＲＡＭ１６Ａ〜１６Ｄと比較して、より多くのバンク、より小さいページサイズ、より低いレイテンシ、より多くのチャネルなどを有することができる。いくつかの実施形態では、メモリアレイは、電力を低減するために、ＤＲＡＭ１６Ａ〜１６Ｄの同様の特性と比較して、一ビット線当たりでより少ないメモリセル、一ワード線当たりでより少ないメモリセル、及び／又はより小さいバンク、のうちの１つ以上を含むことができる。より具体的には、一実施形態では、キャッシュＤＲＡＭ１８のメモリアレイは、エネルギー消費量を低減するために、メインＤＲＡＭ１６Ａ〜１６Ｄよりも低い密度をトレードオフすることができる。より低い密度は、（メインＤＲＡＭ１６Ａ〜１６Ｄと比較して）一ビット線当たりでより少ないメモリセル、一ワード線当たりでより少ないメモリセル、より多数のバンク、及び／又はより小さいバンク、のうちの１つ以上により、キャッシュＤＲＡＭ１８において実現することができる。一実施形態では、キャッシュＤＲＡＭ１８は、メインＤＲＡＭ１６Ａ〜１６Ｄのメモリアレイよりも４倍から１６倍低密度であり、好ましくは６倍から８倍低密度であるメモリアレイを有することができる。バンク内のデータ経路設計及びバンクからＰＨＹ６０Ｂへのデータ経路設計は最適化することができる。更に、キャッシュＤＲＡＭ１８からＳＯＣ１２へのデータ経路は、ポイントツーポイント、低キャパシタンス、低電圧接続であってよい。
２つのタイプのＤＲＡＭがメモリシステムを形成している場合、いくつかの実施形態では、それらのうちの一方をバンド幅のために最適化することができ、他方を容量のために最適化することができ、バンド幅増加及び容量増加の目的の両方を実現することができる。更に、エネルギー効率は、（より小容量／より小型であり、したがって密度をより低くすることのできる）メモリの高バンド幅部分において管理することができる。容量に関して最適化されたメモリの部分は、より低いバンド幅の目的、及び緩やかな（より長い）レイテンシの目的を有することができる。なぜなら、これらの目的は、バンド幅のために最適化された部分によって果たすことができるからである。同様に、バンド幅に関して最適化されたメモリの部分は、より低い面積効率の目的を有することができるが、レイテンシ及びエネルギー効率を改善することができる。いくつかの実施形態では、全体的に、高バンド幅、低レイテンシ、エネルギー効率的で大容量のメモリシステムを低コストで実現することができる。特に、高密度部分（メインＤＲＡＭ１６Ａ〜１６Ｄ）と高バンド幅、低レイテンシ部分（キャッシュＤＲＡＭ１８）とを、共にメインメモリシステム１０を形成する別個のチップに実装することにより、各メモリ１６Ａ〜１６Ｄ及び１８に対してエネルギー効率を改善することが可能になり、それにより、高性能及び高バンド幅でもあり、非常にエネルギー効率的なメモリソリューションを提供することができる。様々な実施形態における各メモリで行われ得る特定の最適化については、図１２〜図１４に関して以下で更に詳述する。
一実施形態では、キャッシュＤＲＡＭ１８は、アクセスごとにキャッシュＤＲＡＭ１８に送信されるコマンドの数を低減するために、簡略化されたコマンドセットを実装することができる。例えば、メインＤＲＡＭ１６Ａ〜１６Ｄは、アクティブコマンド、各読取りアクセス又は書込みアクセスのための列アドレスストローブ（column address strobe、ＣＡＳ）コマンド、並びに任意選択でリチャージコマンドを含むことができる。一方、キャッシュＤＲＡＭ１８は、読取りアクセスのための読取りコマンド、及び書込みアクセスのための書込みコマンドをサポートすることができる。キャッシュＤＲＡＭ１８の内部で、読取りコマンド又は書込みコマンドは、アクティブ化、１つ以上のＣＡＳ読取り又は書込み（それぞれ）、及びプリチャージなど、複数の内部動作を引き起こすことができる。所与のアクセスのために少数のコマンドしかインタフェースを介して送信されないので、アクセスのためのエネルギー消費量が低減することができる。
図示のように、メモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御する。特に、一実施形態において、メインメモリコントローラブロック２８Ａ及びキャッシュコントローラブロック２８Ｂが図示されている。メインメモリコントローラブロック２８ＡはメインＤＲＡＭ１６Ａ〜１６Ｄを制御することができ、キャッシュコントローラブロック２８ＢはキャッシュＤＲＡＭ１８を制御することができる。メインＤＲＡＭ１６Ａ〜１６ＤからキャッシュＤＲＡＭ１８へのデータのキャッシングは、メモリコントローラ２８の制御下にあり、メインＤＲＡＭ１６Ａ〜１６ＤからＳＯＣ１２を通してキャッシュＤＲＡＭ１８にデータを移動させることによって実行することができる。すなわち、キャッシュ線のキャッシングポリシー、割り当て及び割り当て解除などは、メモリコントローラ２８によって決定することができる。頻繁にアクセスされるデータを高バンド幅低電力キャッシュＤＲＡＭ１８に記憶することによって、有効メモリバンド幅をメインＤＲＡＭ１６Ａ〜１６Ｄのメモリバンド幅よりも高めることができ、それと同時に、メインＤＲＡＭ１６Ａ〜１６Ｄの大容量も享受することができる。メインメモリコントローラブロック２８Ａ及びキャッシュコントローラブロック２８Ｂの他にも、メモリコントローラ２８の追加の回路がキャッシングポリシー、データ転送などを協調させることができ、あるいは、ブロック２８Ａ〜２８Ｂはキャッシング動作を実施するために直接相互作用することができる。
図２は、メインＤＲＡＭ１６Ａ〜１６Ｄ、及びＳＯＣ１２に接続しているキャッシュＤＲＡＭ１８の別の実施形態のブロック図である。図２の実施形態では、単一のＰＨＹ６０ＤをＳＯＣ１２に実装することができ、ＳＯＣ１２は、キャッシュＤＲＡＭ１８の単一のＰＨＹ６０Ｂに接続される。メインＤＲＡＭ１６Ａ〜１６Ｄに向けられた動作を復号することのできる論理が存在してもよく、この復号された動作は、図２に示されているようにＰＨＹ６０Ｃ及び６０Ａを通ってＤＲＡＭ１６Ａ〜１６Ｄに転送することができる。
図３は、メインＤＲＡＭ１６Ａ〜１６Ｄ、及びＳＯＣ１２に接続しているキャッシュＤＲＡＭ１８の第３の実施形態のブロック図である。図３の実施形態では、キャッシュコントローラブロック２８ＢがキャッシュＤＲＡＭ１８（ＰＨＹ６０Ｂ）と通信するためと、メインメモリコントローラブロックがメインＤＲＡＭ１６Ａ〜１６Ｂ（ＰＨＹ６０Ａ）と通信するためとで、それぞれ別個のＰＨＹ６０Ｄ及び６０Ｃを実装することができる。しかしながら、キャッシュＤＲＡＭ１８は、図３に示されているように、ＰＨＹ６０Ｅを介してメインＤＲＡＭ１６Ａ〜１６ＤのＰＨＹ６０Ｆと通信する、メインＤＲＡＭ１６Ａ〜１６Ｄへのトランスポート層に対するホストとして動作することができる。
図１〜図３が示すように、いくつかの実施形態では、キャッシュＤＲＡＭ１８に対するＰＨＹプロトコルはメインＤＲＡＭ１６Ａ〜１６ＤのＰＨＹプロトコルとは異なってもよく、様々な構成において両方のプロトコルをサポートすることができる。他の実施形態では、同じＰＨＹプロトコルを使用することができる。
図４〜図７は、キャッシュＤＲＡＭ１８及びメインＤＲＡＭ１６Ａ〜１６ＤをＳＯＣ１２とパッケージングする様々な実施形態に基づき、種々異なる適用例のためのメモリシステム１０のスケーラビリティを示す。例えば、図４及び図６では、メインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８（すなわちメインメモリ１０）は、ＳＯＣ１２とは別々にパッケージングされている。モバイルフォンなどの小型フォームファクタデバイスには、図４のようなシステムを使用することができ、ＳＯＣ１２の一方の側面にメモリシステム１０を有する。一方、タブレットコンピュータ、ラップトップ、又はデスクトップコンピュータなど、より大きいフォームファクタデバイスには、図６のような実施形態を使用することができ、メモリシステム１０は、ＳＯＣ１２の様々な側面の複数の部分（例えば図６における部分１０Ａ、１０Ｂ、１０Ｃ、及び１０Ｄ）から形成される。様々な実施形態において任意の数の部分を使用することができる。図５及び図７は、ＳＯＣ１２とキャッシュＤＲＡＭ１８が一緒にパッケージングされ、メインＤＲＡＭ１６Ａ〜１６Ｄにインタフェースする実施形態を示す。図５は図４と同様であり、例えば、モバイルフォンなどの小形フォームファクタデバイスのために、ＳＯＣ１２／キャッシュＤＲＡＭ１８の一方の側面にメインＤＲＡＭ１６Ａ〜１６Ｄを示す。一方、より大きいフォームファクタデバイスには、図７などの実施形態を使用することができる。図７では、ＳＯＣ１２及びキャッシュＤＲＡＭ１８の様々な側面にメインＤＲＡＭ１６Ａ〜１６Ｄの複数のインスタンスが示されている。ＳＯＣ１２とパッケージされたキャッシュＤＲＡＭ１８も、必要に応じて、異なる実装形態ではスケーラブルである。例えば、以下の図８及び図９を参照されたい。様々な実施形態において任意の数のインスタンスを使用することができる。前述のように、図４〜図７に示されている各メインＤＲＡＭ１６Ａ〜１６Ｄは、様々な実施形態では必要に応じて、１つのＤＲＡＭ又は複数のＤＲＡＭであってよい。
図８は、ＳＯＣ１２及びキャッシュＤＲＡＭ１８を含むパッケージ５０を示すシステムの一実施形態のブロック図である。任意選択で、いくつかの実施形態ではキャッシュＤＲＡＭ１８の複数のインスタンスを含むことができる（例えば、図８には第２のキャッシュＤＲＡＭ１８が点線形状で示されている）。キャッシュＤＲＡＭ１８への比較的短い相互接続を含む接続層１４をパッケージに含んでもよい（例えば、さらなる詳細について以下の図１２及び説明を参照されたい）。１つ以上のメインＤＲＡＭ１６Ａ〜１６ＤをＳＯＣ１２／キャッシュＤＲＡＭ１８と共に、パッケージオンパッケージ（ＰＯＰ）基板５２を使用したＰＯＰ構成で組み立てることができ、メインＤＲＡＭ１６Ａ〜１６Ｄと接続層１４との間で（更にＳＯＣ１２へ、図８に示されていない接続層１４及びＰＯＰ基板５２における配線へ）接続することができる。図９は、１つ以上のメインＤＲＡＭ１６Ａ〜１６Ｄ及びＳＯＣ１２／キャッシュＤＲＡＭ１８を用いたＰＯＰパッケージングの別の例である。図９の実施形態において、１つのキャッシュＤＲＡＭ１８（又はいくつかの実施形態では複数のキャッシュＤＲＡＭ１８）は、任意の所望の技法を使用してＳＯＣ１２上に取り付けられている。例えば、チップオンウエハ（chip on wafer、ＣＯＷ）パッケージング、ウエハオンウエハ（wafer on wafer、ＷＯＷ）パッケージング、及びチップオンチップ（chip on chip、ＣＯＣ）パッケージングなどを使用することができる。
他の実施形態では、メインＤＲＡＭ１６Ａ〜１６Ｄは、ＳＯＣ１２及びキャッシュＤＲＡＭ１８とは別個にパッケージングしてもよい。例えば、図１０及び図１１は、それぞれ、図８及び図９に示されているようにＳＯＣ１２／キャッシュＤＲＡＭ１８を示すが、別々にパッケージングされたメインＤＲＡＭ１６Ａ〜１６Ｄがシステム用の基板又はメインボード５４に接続されている。いくつかの実装形態では、図１０及び図１１の実施形態はマルチチップモジュール（multi-chip module、ＭＣＭ）であってよく、基板５４はＭＣＭ基板であってよい。他の実施形態では、メインボード５４は様々なタイプの回路板であってよく、例えばプリント回路板（ＰＣＢ）であってよい。メインＤＲＡＭ１６Ａ〜１６Ｄの２つのセットが示されているが、各ＤＲＡＭは１つ以上のＤＲＡＭであってよく、図６及び図７に示されているように１つのＤＲＡＭ／ＤＲＡＭセット又は複数のＤＲＡＭセットがあってもよい。
図１２〜図１４は、ＳＯＣ１２、キャッシュＤＲＡＭ１８、及びメインＤＲＡＭ１６Ａ〜１６Ｄの様々な例示的な２．５次元（Ｄ）及び３Ｄ構成を示す。ただし、他の実施形態では、様々な他の２．５Ｄ及び／又は３Ｄソリューションを含む任意のパッケージングソリューションでも使用できることに留意されたい。
次に図１２を参照すると、接続層１４を通して接続されたメモリシステム１０及びＳＯＣ１２を含むシステムの一実施形態のブロック図が示されている。図１の実施形態では、メモリ１０は、複数のメインＤＲＡＭチップ（ＤＲＡＭ）１６Ａ〜１６Ｄ、及びキャッシュＤＲＡＭ１８を含む。各メインＤＲＡＭ１６Ａ〜１６Ｂは、図１に示されているように、１つ以上のメモリアレイ２０Ａ〜２０Ｈを含む。キャッシュＤＲＡＭ１８は、メモリアレイ２２及び物理層インタフェース回路（ＰＨＹ回路２４）を含む。ＰＨＹ回路２４は、キャッシュＤＲＡＭ１８のピンを通して接続層１４に接続され、接続層１４を通してＳＯＣ１２のピンに接続され、次いで、ＳＯＣ１２の対応するＰＨＹ回路２６に接続される。ＰＨＹ２６はＳＯＣ１２のメモリコントローラ２８に接続され、メモリコントローラ２８は様々な他の回路３０（例えばプロセッサ、周辺機器など）を更に含む。他の回路３０は、ＳＯＣ１２の他のピンを通して接続層１４の反対側に接続され、システムの他の構成要素に接続することができる。
上述のように、メモリシステム１０は２つの異なるタイプのＤＲＡＭを含むことができ、それらのＤＲＡＭについて、ＳＯＣ１２のメモリコントローラ２８はメインＤＲＡＭ１６Ａ〜１６Ｄ及びキャッシュＤＲＡＭ１８を独立して制御することができる。図１の実施形態には１つのＰＨＹ回路２４及び１つのＰＨＹ回路２６が示されているが、他の実施形態では、ＰＨＹ回路６０Ａ〜６０Ｄ（並びに図３の実施形態における６０Ｅ及び６０Ｆ）に関して上記で説明したように、キャッシュＤＲＡＭ１８のためとメインＤＲＡＭ１６Ａ〜１６Ｄのために、独立したＰＨＹ回路２４及び２６を有し得ることに留意されたい。
上述のように、メモリアレイ２０Ａ〜２０Ｈは、ＤＲＡＭ１６Ａ〜１６Ｄの単位面積当たりの高い記憶容量を提供するために、密度に関して設計することができる。ＤＲＡＭ１６Ａ〜１６Ｄは、キャッシュＤＲＡＭ１８と比較して、例えば、大きいページサイズを実装することができる。ＤＲＡＭ１６Ａ〜１６Ｄには、キャッシュＤＲＡＭ１８と比較してより少ないバンクが含むことができる。密度を更に高めるために、テスト回路、冗長性制御、誤り訂正コード（error correction code、ＥＣＣ）機構、基準電圧論理、温度制御基準論理など、ＤＲＡＭ１６Ａ〜１６Ｄへの何らかの制御論理をキャッシュＤＲＡＭ１８上に置くことができる。
キャッシュＤＲＡＭ１８のページサイズが小さくなればなるほど（及び、キャッシュＤＲＡＭ１８のバンクの数が増大することに起因して、開かれたページ数が大きくなるほど）、ＳＯＣ１２の多数のメモリエージェントによって（そのページサイズと比較して）頻繁な小さいアクセスが助長されることがある。例えば、プロセッサは、データの１つ又は少数のキャッシュ線しか読み取らない傾向があり、ここで、ＤＲＡＭの従来のページサイズは大きさが２〜４キロバイトであり得る。ページが開かれるたびに、データのページ全体がメモリアレイから読み取られ、アクセスのためにセンス増幅器及び／又はレジスタにおいてキャプチャすることができる。そのページが閉じられ、新しいページが開かれると、そのデータの新しいページ全体が読み取られる。一方、より小さいページを読み取れば、それに比例して電力の消費はより少なくなる。多数のエージェントがメモリへのアクセスについて競合している場合、ページ競合及びページオープン／クローズがより頻繁になることがあり、ページ当たりの電力消費量の低減が電力消費量全体の低減をもたらすことができる。
したがって、データを再利用できる場合には、メモリコントローラ２８は、メインＤＲＡＭ１６Ａ〜１６Ｄから読み取られたデータをキャッシュＤＲＡＭ１８に書き込むように構成することができる。様々なキャッシング方式を使用することができる。しかしながら、キャッシュＤＲＡＭ１８は、ＳＯＣ上のスタティックＲＡＭ（on-SOC static RAM、ＳＲＡＭ）よりも高密度であるので、ＳＲＡＭを用いて可能であるよりも大きいキャッシュを実装することができる。更に、ＤＲＡＭは、記憶されたデータの一ビット当たりでＳＲＡＭよりも少ない数のトランジスタを含み（例えば、一ビット当たりで６つのトランジスタに対して一ビット当たりに１つのトランジスタ）、したがって、ＤＲＡＭは、ビット当たりの単位でＳＲＡＭよりも漏れ電力が小さい。更に、いくつかの実施形態では、オンチップメモリキャッシュを削減することによってＳＯＣ１２のシリコンダイ面積を節約すると、ある程度までキャッシュＤＲＡＭ１８の出費を埋め合わせすることができる。
メインＤＲＡＭ１６Ａ〜１６Ｄは、相互接続の長さ及びキャパシタンスを低減するために、シリコン貫通電極（through-silicon-via、ＴＳＶ）相互接続（例えば図１２に示されているＴＳＶ３２）を採用することができる。ＴＳＶ３２は、例えば、知られているＴＳＶ製造技法を使用して形成することができる。ＴＳＶ３２は、ＤＲＡＭ１６Ａ〜１６Ｄがピンを通してメモリ間で積層されるときに、互いに接続することができる。ＤＲＡＭ１６Ｄ（スタックの底部にあるメインＤＲＡＭ）は、ピンを通してキャッシュＤＲＡＭ１８に接続することができ、キャッシュＤＲＡＭ１８は信号をＰＨＹ回路２４にルーティングすることができる。ＰＨＹ回路２４は、キャッシュＤＲＡＭ１８のエッジに沿って物理的に配置された、ＰＨＹ回路２６への出力端子及び／又はＰＨＹ回路２６からの入力端子を有してもよく、ＰＨＹ回路２６の入力端子／出力端子は、ＳＯＣ１２のエッジに沿って同様に物理的に配置することができる。このようにして、ＰＨＹ回路２４／２６を接続するために、接続層１４を通る短い配線経路を使用することができる。ＰＨＹ回路２４及びＰＨＹ回路２６は、比較的短い相互接続を介して、固定された小型の負荷と接続層１４を通して通信するように設計することができる。より長い相互接続を有し、複数のＤＲＡＭ負荷を有している従来のＤＲＡＭインタフェース比較して、小型の低電力ドライバを使用することができる。
更に、キャッシュＤＲＡＭ１８は、このキャッシュＤＲＡＭ１８のエッジにおける所望の位置にＴＳＶ相互接続を経路設定するので、ＴＳＶは、メインＤＲＡＭ１６Ａ〜１６Ｄ内により自由に位置することができる。いくつかの実施形態では、従来のＤＲＡＭにおいて可能であるよりも輻輳を軽減でき、より多くの相互接続を提供することができる。
図示の実施形態ではＴＳＶが使用されているが、他の実施形態では、台湾セミコンダクター・マニュファクチャリング・カンパニー（商標）（ＴＳＭＣ）から入手可能な集積ファンアウト（integrated fanout、ＩｎＦＯ）など、シリコンインターポーザー相互接続又はファンアウト技術を使用することができる。本明細書で言及するピンは、任意の形式のチップ間相互接続部とすることができる。例えば、ピンは「マイクロバンプ」であってもよく、あるいは半田ボール又は他のピン形成材料であってもよい。他の実施形態は明示的に半田ボールを示しているが、それらの実施形態では他のピン構成も同様に使用することができる。
接続層１４は任意の形態のチップ間相互接続であってもよい。例えば、接続層１４は、シリコンインターポーザー、再分布層、セラミック、有機物、又はプリント回路板様の基板などであってもよい。
図１３は、ＳＯＣ１２上のメモリシステム１０の別の実施形態のブロック図である。図２の実施形態では、パッケージは接続層１４を通して接続されるのではなく、直接接続されているので、ＰＨＹ回路２４をＰＨＹ回路２６に接続するピンは１つのエッジ上に存在する必要はない。ＳＯＣ１２の底面上のピン（図示せず）は、ＳＯＣをシステムの残部に接続するために使用することができる。上述したように、他の実施形態は、キャッシュＤＲＡＭ１８のためと、メインＤＲＡＭ１６Ａ〜１６Ｄのために、独立したＰＨＹ回路２４を有することができる。
図１４は、キャッシュＤＲＡＭ１８がＳＯＣ１２とのスタックに実装され、メインＤＲＡＭ１６Ａ〜１６Ｄが接続層１４を通してＳＯＣ１２に接続されているメモリシステムの第３の実施形態のブロック図である。この実施形態では、メインＤＲＡＭ１６Ａ〜１６Ｄがベースダイ４０上に積層されており、ベースダイ４０は、ＴＳＶ３２からの信号をＰＨＹ回路２４にルーティングし、（エッジ近傍の）短い相互接続を通してＳＯＣ１２のＰＨＹ２６にルーティングする。
ＤＲＡＭ１８及びＳＯＣ１２は様々なパッケージング技術を使用して接続することができる。ＤＲＡＭ１８又はＳＯＣ１２のいずれかが「上部」チップであってよい（ただし、「上部」は図１４の配向を基準にする）。任意の３Ｄチップパッケージング技術を使用することができる。例えば、様々な実施形態では、ＴＳＶ接続、ＣＯＷパッケージング、ＷＯＷパッケージング、ＰＯＰパッケージングなどのうちの１つ以上を使用することができる。
上述の開示内容が十分に理解されれば、多くの変形形態及び変更形態が当業者にとって明らかになるであろう。以下の「特許請求の範囲」は、そのような変形形態及び変更形態の全てを包含するように解釈されることを意図している。

Claims (29)

  1. 第１のタイプのダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む少なくとも１つの第１の集積回路と、
    第２のタイプのＤＲＡＭを含む少なくとも１つの第２の集積回路であって、前記第２のタイプのＤＲＡＭは前記第１のタイプのＤＲＡＭよりも低密度であり、前記第２のタイプのＤＲＡＭへのアクセスはエネルギー消費が前記第１のタイプのＤＲＡＭへのアクセスよりも小さい、少なくとも１つの第２の集積回路と、
    前記第２の集積回路と共にパッケージングされた第３の集積回路であって、前記第１の集積回路と前記第３の集積回路との間の接続と比較して、前記第３の集積回路と前記第２の集積との間の接続の長さ及びキャパシタンスを低減しており、前記メモリへのアクセスを制御するように構成されているメモリコントローラを含む第３の集積回路と、
    を備えるシステム。
  2. 前記第２の集積回路は、前記第１のタイプのＤＲＡＭ及び前記第２のタイプのＤＲＡＭを含み、前記メモリのために通信するように構成されている物理層回路を備える、請求項１に記載のシステム。
  3. 前記第１のタイプの複数のＤＲＡＭを含む複数の前記第１の集積回路を更に備える、請求項１に記載のシステム。
  4. 前記複数の第１の集積回路は、シリコン貫通電極（ＴＳＶ）相互接続によりスタックにおいて接続されている、請求項３に記載のシステム。
  5. 前記複数の第１の集積回路の前記スタックは前記第２の集積回路に接続されており、前記ＴＳＶ相互接続は前記第２の集積回路の物理層回路に接続されている、請求項３に記載のシステム。
  6. 前記第２のＤＲＡＭは前記物理層回路に接続されており、
    前記物理層回路は、前記第３の集積回路への複数の前記第１のＤＲＡＭのための通信線、及び前記第３の集積回路への前記第２のＤＲＡＭのための通信線を含む、請求項５に記載のシステム。
  7. 前記第２の集積回路及び前記第３の集積回路は、チップオンウエハパッケージング技術を使用してパッケージングされている、請求項１に記載のシステム。
  8. 前記第２の集積回路及び前記第３の集積回路は、ウエハオンウエハパッケージング技術を使用してパッケージングされている、請求項１に記載のシステム。
  9. 前記第２の集積回路及び前記第３の集積回路は、チップオンチップパッケージング技術を使用してパッケージングされている、請求項１に記載のシステム。
  10. 前記第１の集積回路は、前記第２の集積回路及び前記第３の集積回路のパッケージ上に積層されている、請求項１に記載のシステム。
  11. 前記第１の集積回路は、前記第２の集積回路及び前記第３の集積回路を含む前記パッケージを用いたパッケージオンパッケージ構成でパッケージングされている、請求項１０に記載のシステム。
  12. 前記第１の集積回路は、前記第１の集積回路及び前記第２の集積回路を含む前記パッケージの側面に配置されている、請求項１に記載のシステム。
  13. 前記第１の集積回路は複数の第１の集積回路のうちの１つであり、前記複数の第１の集積回路は、前記第２の集積回路及び前記第３の集積回路を含む前記パッケージの複数の側面に配置されている、請求項１に記載のシステム。
  14. 前記メモリコントローラは、複数のＤＲＡＭ、前記第１のタイプのＤＲＡＭからのデータを、前記第２のタイプのＤＲＡＭの少なくとも１つの第２のＤＲＡＭにキャッシュするように構成されている、請求項１に記載のシステム。
  15. 前記第２のタイプのＤＲＡＭは、一ビット線当たりで前記第１のタイプのＤＲＡＭよりも少ないメモリセルを含む、請求項１に記載のシステム。
  16. 前記第２のタイプのＤＲＡＭは、一ワード線当たりで前記第１のタイプのＤＲＡＭよりも少ないメモリセルを含む、請求項１に記載のシステム。
  17. 前記第２のタイプのＤＲＡＭは、前記第１のタイプのＤＲＡＭよりも少ないバンクを含む、請求項１に記載のシステム。
  18. 前記第２のタイプのＤＲＡＭは、前記第１のタイプのＤＲＡＭよりも多くのバンクを含む、請求項１に記載のシステム。
  19. 前記第２のタイプのＤＲＡＭは、前記第１のタイプのＤＲＡＭよりも４倍〜１６倍低密度である、請求項１に記載のシステム。
  20. 前記第２のタイプのＤＲＡＭは、前記第１のタイプのＤＲＡＭよりも６倍〜８倍低密度である、請求項１９に記載のシステム。
  21. 前記第１のタイプのＤＲＡＭへの所定のアクセスは、前記第１の集積回路への第１のインタフェースを介した複数のコマンドを含み、
    前記第２のタイプのＤＲＡＭへの所定のアクセスは、前記第２の集積回路への第２のインタフェースを介した単一のコマンドを含む、請求項１に記載のシステム。
  22. 少なくとも１つの第１の集積回路に第１のタイプのダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含み、少なくとも１つの第２の集積回路に第２のタイプのＤＲＡＭを含むメモリであって、前記第１のタイプのＤＲＡＭ及び前記第２のタイプのＤＲＡＭは少なくとも１つの特性が異なり、前記第２の集積回路は第１の物理層回路を含む、メモリと、
    前記メモリに接続されており、メモリコントローラ及び第２の物理層回路を含む第３の集積回路と、
    を備えるシステムであって、
    前記第１の物理層回路は、前記第２の物理層回路に接続されており、前記第１の集積回路及び前記第２の集積回路の両方のために前記第２の物理層回路と通信するように構成されている、システム。
  23. 前記少なくとも１つの第１の集積回路はスタックにおける複数の集積回路であり、前記複数の集積回路は前記第１の物理層回路に接続されている、請求項２２に記載のシステム。
  24. 前記複数の集積回路は、前記第１の物理層回路への相互接続の一部分を形成しているシリコン貫通電極を含む、請求項２３に記載のシステム。
  25. 前記メモリコントローラは、前記第１のタイプのＤＲＡＭのためのキャッシュとして前記第２のタイプのＤＲＡＭを動作させるように構成されている、請求項２２に記載のシステム。
  26. 前記第２のタイプのＤＲＡＭは前記第１のタイプのＤＲＡＭよりも高いバンド幅を有する、請求項２２に記載のシステム。
  27. 前記第２のタイプのＤＲＡＭは前記第１のタイプのＤＲＡＭよりも低いレイテンシを有する、請求項２２に記載のシステム。
  28. 前記第１のタイプのＤＲＡＭは前記第２のタイプのＤＲＡＭよりも密度が高い、請求項２２に記載のシステム。
  29. 第１のタイプの第１のダイナミックランダムアクセスメモリ（ＤＲＡＭ）を含む１つ以上の第１の集積回路と、
    スタックにおいて前記１つ以上の第１の集積回路に接続された第２の集積回路であって、第２のＤＲＡＭタイプの第２のＤＲＡＭを含み、前記第１のＤＲＡＭ及び前記第２のＤＲＡＭのために通信するように構成されている物理層回路を更に含む第２の集積回路と、
    を備えるメモリ。
JP2018560772A 2016-06-27 2017-03-06 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム Pending JP2019520636A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021034975A JP7169387B2 (ja) 2016-06-27 2021-03-05 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662355012P 2016-06-27 2016-06-27
US62/355,012 2016-06-27
PCT/US2017/020976 WO2018004756A1 (en) 2016-06-27 2017-03-06 Memory system having combined high density, low bandwidth and low density, high bandwidth memories

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021034975A Division JP7169387B2 (ja) 2016-06-27 2021-03-05 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム

Publications (1)

Publication Number Publication Date
JP2019520636A true JP2019520636A (ja) 2019-07-18

Family

ID=60787628

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018560772A Pending JP2019520636A (ja) 2016-06-27 2017-03-06 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
JP2021034975A Active JP7169387B2 (ja) 2016-06-27 2021-03-05 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
JP2022172887A Active JP7402959B2 (ja) 2016-06-27 2022-10-28 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
JP2023208341A Active JP7451819B2 (ja) 2016-06-27 2023-12-11 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021034975A Active JP7169387B2 (ja) 2016-06-27 2021-03-05 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
JP2022172887A Active JP7402959B2 (ja) 2016-06-27 2022-10-28 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
JP2023208341A Active JP7451819B2 (ja) 2016-06-27 2023-12-11 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム

Country Status (6)

Country Link
US (5) US10573368B2 (ja)
EP (3) EP3852107A1 (ja)
JP (4) JP2019520636A (ja)
KR (4) KR102273002B1 (ja)
CN (2) CN111210857B (ja)
WO (1) WO2018004756A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023209491A1 (ja) * 2022-04-29 2023-11-02 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273002B1 (ko) 2016-06-27 2021-07-06 애플 인크. 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
US10607136B2 (en) * 2017-08-03 2020-03-31 Xcelsis Corporation Time borrowing between layers of a three dimensional chip stack
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
KR102512017B1 (ko) 2016-10-07 2023-03-17 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
KR20190105346A (ko) * 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치
US11581282B2 (en) * 2018-08-30 2023-02-14 Intel Corporation Serializer-deserializer die for high speed signal interconnect
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
KR20200138493A (ko) 2019-05-30 2020-12-10 삼성전자주식회사 반도체 패키지
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
DE112019007422T5 (de) * 2019-05-31 2022-02-24 Micron Technology, Inc. Speicherkomponente für ein system-on-chip-gerät
KR20220013735A (ko) 2020-07-27 2022-02-04 삼성전자주식회사 인터포저를 구비하는 반도체 패키지
US11360695B2 (en) * 2020-09-16 2022-06-14 Micron Technology, Inc. Apparatus with combinational access mechanism and methods for operating the same
US20220188606A1 (en) * 2020-12-14 2022-06-16 Micron Technology, Inc. Memory Configuration to Support Deep Learning Accelerator in an Integrated Circuit Device
US11789641B2 (en) * 2021-06-16 2023-10-17 Intel Corporation Three dimensional circuit systems and methods having memory hierarchies
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
TWI769094B (zh) * 2021-10-07 2022-06-21 瑞昱半導體股份有限公司 多晶粒封裝

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282823A (ja) * 2002-03-26 2003-10-03 Toshiba Corp 半導体集積回路
US20090182977A1 (en) * 2008-01-16 2009-07-16 S. Aqua Semiconductor Llc Cascaded memory arrangement
US20140164713A1 (en) * 2012-12-09 2014-06-12 Advanced Micro Devices Bypassing Memory Requests to a Main Memory
US20140215177A1 (en) * 2012-08-02 2014-07-31 Boo Jin Kim Methods and Systems for Managing Heterogeneous Memories
US20150006805A1 (en) * 2013-06-28 2015-01-01 Dannie G. Feekes Hybrid multi-level memory architecture
US20150113356A1 (en) * 2013-10-23 2015-04-23 Etron Technology, Inc. System-in-package module with memory
JP2015079511A (ja) * 2013-10-16 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． システムとモバイルコンピューティング装置
JP2015528599A (ja) * 2012-08-06 2015-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ メタデータ管理による積層メモリデバイス

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877780A (en) 1996-08-08 1999-03-02 Lu; Hsuehchung Shelton Semiconductor chip having multiple independent memory sections, at least one of which includes simultaneously accessible arrays
JP3092557B2 (ja) * 1997-09-16 2000-09-25 日本電気株式会社 半導体記憶装置
TW498212B (en) 2000-08-12 2002-08-11 Acer Labs Inc Computer system to support DRAM of different types
US20030002692A1 (en) 2001-05-31 2003-01-02 Mckitrick Mark A. Point sound masking system offering visual privacy
US7145819B2 (en) * 2001-06-11 2006-12-05 Analog Devices, Inc. Method and apparatus for integrated circuit with DRAM
KR100396894B1 (ko) * 2001-06-27 2003-09-02 삼성전자주식회사 버스 효율을 향상시키는 메모리 시스템 및 반도체 메모리장치와 상기 반도체 메모리 장치의 리프레쉬 방법
KR100393232B1 (ko) * 2001-10-23 2003-07-31 삼성전자주식회사 제1 또는 제2메모리 아키텍쳐로의 구현이 가능한 반도체메모리 장치 및 이를 이용한 메모리 시스템
CN1421861A (zh) * 2001-11-26 2003-06-04 萧正杰 高性能半导体存储设备
US6807106B2 (en) 2001-12-14 2004-10-19 Sandisk Corporation Hybrid density memory card
US20030158995A1 (en) * 2002-02-15 2003-08-21 Ming-Hsien Lee Method for DRAM control with adjustable page size
US7110306B2 (en) * 2004-06-28 2006-09-19 United Memories, Inc. Dual access DRAM
US7385858B2 (en) * 2005-11-30 2008-06-10 Mosaid Technologies Incorporated Semiconductor integrated circuit having low power consumption with self-refresh
US7486104B2 (en) * 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
DE102006049867B4 (de) 2006-10-23 2021-09-16 Siemens Aktiengesellschaft Werkzeugmaschine und Verfahren zur Unterdrückung von Ratterschwingungen
US9195602B2 (en) * 2007-03-30 2015-11-24 Rambus Inc. System including hierarchical memory modules having different types of integrated circuit memory devices
US7822911B2 (en) * 2007-08-15 2010-10-26 Micron Technology, Inc. Memory device and method with on-board cache system for facilitating interface with multiple processors, and computer system using same
TW200917277A (en) 2007-10-15 2009-04-16 A Data Technology Co Ltd Adaptive hybrid density memory storage device and control method thereof
JP5127435B2 (ja) * 2007-11-01 2013-01-23 パナソニック株式会社 半導体記憶装置
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
KR20100010167A (ko) 2008-07-22 2010-02-01 현대자동차주식회사 차량의 스티프너 마운팅 구조
US8097956B2 (en) 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
JP5389490B2 (ja) 2009-03-23 2014-01-15 東京エレクトロン株式会社 三次元集積回路の製造方法及び装置
US8219746B2 (en) 2009-10-08 2012-07-10 International Business Machines Corporation Memory package utilizing at least two types of memories
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US8595429B2 (en) 2010-08-24 2013-11-26 Qualcomm Incorporated Wide input/output memory with low density, low latency and high density, high latency blocks
KR20130141635A (ko) 2010-12-15 2013-12-26 알리손 트랜스미션, 인크. 토로이달 트랙션 드라이브 변속기용 배리에이터 스위칭 밸브 구조물
JP2012209424A (ja) 2011-03-30 2012-10-25 Tokyo Electron Ltd 半導体装置の製造方法
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US20130031327A1 (en) * 2011-07-28 2013-01-31 Yung Chang System and method for allocating cache memory
US8957691B2 (en) 2011-10-21 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Probe cards for probing integrated circuits
US9753858B2 (en) * 2011-11-30 2017-09-05 Advanced Micro Devices, Inc. DRAM cache with tags and data jointly stored in physical rows
KR101867571B1 (ko) 2012-07-03 2018-06-15 현대자동차주식회사 차량용 도어스위치
US8526234B1 (en) 2012-11-16 2013-09-03 Avalanche Technology, Inc. Controller management of memory array of storage device using magnetic random access memory (MRAM)
KR20140070301A (ko) * 2012-11-29 2014-06-10 삼성전자주식회사 다이나믹 랜덤 억세스 메모리에 캐시 기능이 탑재된 반도체 메모리 장치
US20140146589A1 (en) * 2012-11-29 2014-05-29 Samsung Electronics Co., Ltd. Semiconductor memory device with cache function in dram
US9053039B2 (en) * 2012-12-21 2015-06-09 Advanced Micro Devices, Inc. Installation cache
US9110592B2 (en) * 2013-02-04 2015-08-18 Microsoft Technology Licensing, Llc Dynamic allocation of heterogenous memory in a computing system
US9679615B2 (en) * 2013-03-15 2017-06-13 Micron Technology, Inc. Flexible memory system with a controller and a stack of memory
KR102238717B1 (ko) 2014-10-27 2021-04-09 삼성전자주식회사 메모리 시스템 및 이의 동작 방법
KR102273002B1 (ko) 2016-06-27 2021-07-06 애플 인크. 조합된 높은 밀도, 낮은 대역폭 및 낮은 밀도, 높은 대역폭 메모리들을 갖는 메모리 시스템
US10818331B2 (en) * 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282823A (ja) * 2002-03-26 2003-10-03 Toshiba Corp 半導体集積回路
US20090182977A1 (en) * 2008-01-16 2009-07-16 S. Aqua Semiconductor Llc Cascaded memory arrangement
WO2009092036A1 (en) * 2008-01-16 2009-07-23 S. Aqua Semiconductor Llc Cascaded memory arrangement
JP2011510408A (ja) * 2008-01-16 2011-03-31 エス． アクア セミコンダクター， エルエルシー 従属接続メモリ配置
US20140215177A1 (en) * 2012-08-02 2014-07-31 Boo Jin Kim Methods and Systems for Managing Heterogeneous Memories
JP2015528599A (ja) * 2012-08-06 2015-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ メタデータ管理による積層メモリデバイス
US20140164713A1 (en) * 2012-12-09 2014-06-12 Advanced Micro Devices Bypassing Memory Requests to a Main Memory
US20150006805A1 (en) * 2013-06-28 2015-01-01 Dannie G. Feekes Hybrid multi-level memory architecture
JP2015079511A (ja) * 2013-10-16 2015-04-23 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． システムとモバイルコンピューティング装置
KR20150044370A (ko) * 2013-10-16 2015-04-24 삼성전자주식회사 이종 메모리들을 관리하는 시스템들
US20150113356A1 (en) * 2013-10-23 2015-04-23 Etron Technology, Inc. System-in-package module with memory
CN104575584A (zh) * 2013-10-23 2015-04-29 钰创科技股份有限公司 具有嵌入式内存的系统级封装内存模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023209491A1 (ja) * 2022-04-29 2023-11-02 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JP7451819B2 (ja) 2024-03-18
KR20230151553A (ko) 2023-11-01
JP7169387B2 (ja) 2022-11-10
EP3449482A4 (en) 2019-12-11
CN109219848B (zh) 2020-01-03
JP2021099850A (ja) 2021-07-01
US10573368B2 (en) 2020-02-25
KR102592777B1 (ko) 2023-10-25
US20190198083A1 (en) 2019-06-27
EP3449482A1 (en) 2019-03-06
US20240161804A1 (en) 2024-05-16
EP4145447A1 (en) 2023-03-08
CN111210857B (zh) 2023-07-18
JP2024028937A (ja) 2024-03-05
US11830534B2 (en) 2023-11-28
EP3852107A1 (en) 2021-07-21
JP7402959B2 (ja) 2023-12-21
KR20180133524A (ko) 2018-12-14
WO2018004756A1 (en) 2018-01-04
KR102392083B1 (ko) 2022-04-29
KR20220058966A (ko) 2022-05-10
US10916290B2 (en) 2021-02-09
US20210125657A1 (en) 2021-04-29
US20200143866A1 (en) 2020-05-07
KR102273002B1 (ko) 2021-07-06
JP2023017848A (ja) 2023-02-07
CN111210857A (zh) 2020-05-29
US20220415379A1 (en) 2022-12-29
US11468935B2 (en) 2022-10-11
KR20210083406A (ko) 2021-07-06
CN109219848A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
JP7451819B2 (ja) 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
TWI585775B (zh) 記憶裝置
US9851401B2 (en) Stacked memory device and semiconductor memory system including the same
JP5559507B2 (ja) 半導体装置及びこれを備える情報処理システム
US20100078635A1 (en) Semiconductor device
JP2009522782A (ja) 構成可能な入力と出力を有するメモリスタッキングシステムと方法
TW202145492A (zh) 包括堆疊在控制器晶粒上方的核心晶粒的堆疊封裝件
US11289174B2 (en) Stacked semiconductor device and semiconductor system including the same
US8611127B1 (en) Stacked memory device having a scalable bandwidth interface
US11164608B2 (en) Centralized placement of command and address in memory devices
JP2024069323A (ja) 高密度低バンド幅メモリと低密度高バンド幅メモリを組み合わせたメモリシステム
CN114610665A (zh) 存储器扩展卡
CN117389459A (zh) 存储器、芯片堆叠结构、芯片封装结构及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181119

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201105