JP2019207949A - 炭化ケイ素半導体装置及びその製造方法 - Google Patents

炭化ケイ素半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2019207949A
JP2019207949A JP2018102560A JP2018102560A JP2019207949A JP 2019207949 A JP2019207949 A JP 2019207949A JP 2018102560 A JP2018102560 A JP 2018102560A JP 2018102560 A JP2018102560 A JP 2018102560A JP 2019207949 A JP2019207949 A JP 2019207949A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
layer
silicon carbide
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018102560A
Other languages
English (en)
Other versions
JP7135443B2 (ja
Inventor
研一 井口
Kenichi Iguchi
研一 井口
中澤　治雄
Haruo Nakazawa
治雄 中澤
雄友 和田
Taketomo Wada
雄友 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018102560A priority Critical patent/JP7135443B2/ja
Priority to US16/362,077 priority patent/US11069779B2/en
Publication of JP2019207949A publication Critical patent/JP2019207949A/ja
Application granted granted Critical
Publication of JP7135443B2 publication Critical patent/JP7135443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

【課題】オーミックコンタクト中のカーボンの析出が抑制された高品質のＳｉＣ半導体装置及びその製造方法を提供する。【解決手段】炭化ケイ素半導体装置は、炭化ケイ素の第１半導体層２の上部に設けられたデバイス構造３ａ〜３ｄと、第１半導体層２の下に設けられ、オーミックコンタクトをなす、第１半導体層２より高不純物濃度の炭化ケイ素の第２半導体層４と、第２半導体層４の下に設けられた金属電極膜５とを備え、第２半導体層４と金属電極膜５との間に析出するカーボンの存在領域の厚みが１０ｎｍ以下となっている。【選択図】図１

Description

本発明は、炭化ケイ素半導体装置及びその製造方法に関する。
半導体基板の上面及び下面の電極間で電流が流れる縦型のパワー半導体装置において、例えばＭＯＳデバイスの場合、オン状態では、電流はおもて面側の電極、チャネル領域、ドリフト層、裏面側の電極を経由して流れ、電気抵抗に応じた損失が生じる。例えば特許文献１には、縦型の半導体装置において、表面上に設けられたエピタキシャル成長層より高不純物濃度のベース領域を備える構造によって、オン抵抗を低減する技術が開示されている。
一方、パワー半導体装置用の素材としてワイドバンドギャップ半導体、特に炭化ケイ素（ＳｉＣ）が期待されている。ＳｉＣは各種の結晶構造を有するが、中でも４Ｈ−ＳｉＣは優れた物性を有することから使用されている。例えば特許文献２には、ＳｉＣの半導体基板を不純物元素の分子の液相に浸漬させ、浸漬した半導体基板の表面にレーザー光を照射して不純物を導入することによって、所望の半導体領域を形成するレーザードーピングの技術が開示されている。
ＳｉＣを用いた縦型パワーデバイスの製造プロセスでは、通常、最初にＳｉＣ半導体基板のおもて面側にダイオードやＭＯＳＦＥＴ等のデバイス構造を形成する。デバイス構造の形成では、例えば、基板の上に所望の不純物濃度のエピタキシャル成長層（エピ層）を成長させ、エピ層中への不純物イオンの注入及び注入イオンの活性化アニールが行われる。そしてイオン注入及び活性化アニールの繰り返しにより、デバイス構造として働くｐ型領域又はｎ型領域が形成される。形成されたｐ型領域及びｎ型領域の上には、電極として金属等が積層されと共に基板の裏面側にも電極として金属等が積層される。
例えば特許文献３には、不純物として燐（Ｐ）イオンを注入する工程、注入された不純物を活性化する工程及び金属を堆積する工程を含む、裏面オーミックコンタクトの形成方法が開示されている。ここで４Ｈ−ＳｉＣは金属との障壁が高く、ほとんどの金属との間で、直接接触するだけでは、実用上有効なオーミックコンタクトの形成が難しいという問題がある。そのためＳｉＣと金属との障壁を下げることによって低抵抗のオーミックコンタクトを形成し、大電流を流すための様々な方法が模索されている。
例えばＳｉＣの半導体層と金属層との間に、オーミックコンタクトとしてシリサイド層を形成する方法が知られている。シリサイド層は例えば、ＳｉＣの半導体層の表面上に金属層を成膜し、成膜された金属層を高温でアニールすることによって半導体層及び金属層間に金属−シリサイド反応（以下、単に「シリサイド反応」という。）を生じさせて形成できる。シリサイド反応によってＳｉＣの結晶状態が積極的に乱され、ＳｉＣと金属との障壁中に多数の準位が形成されることによって、オーミックコンタクトの抵抗を低下できる。
しかしシリサイド層を形成する場合、ＳｉＣ中にはカーボン（Ｃ）が構成元素として含まれているため、シリコン（Ｓｉ）と金属の反応により、余剰カーボンがシリサイド層表面及び内部やＳｉＣ中で層状或いはクラスター状に析出する。余剰カーボンの析出は、炉アニールのような半導体基板全体を加熱する処理であっても、レーザー光照射のような局所的な加熱処理であっても完全に回避することは難しい。また当該領域を除去しない限り、シリサイド中或いはＳｉＣ中に析出したカーボンを取り除くことは困難である。
特許文献４には、ＳｉＣ半導体装置の裏面に、カーバイドを形成する金属を含む金属薄膜を形成し、金属薄膜中の金属とＳｉＣに含まれるＣを反応させて、カーバイド層を含むドレイン電極を形成する技術が開示されている。また特許文献５には、裏面オーミックコンタクト中に析出する炭素凝集体を通電に活用することによって、低抵抗のオーミックコンタクトを実現できると記載されている。
しかし、余剰カーボンがシリサイド層表面及び内部やＳｉＣ中で層状やクラスター状のように一定の構造を有して析出すると、層間剥離の起点となり、オーミックコンタクト層の剥離や破損等の不具合が生じるという問題が生じる。また仮に半導体装置の製造直後の時点では析出カーボンの問題が顕在化していなくても、半導体装置の使用中の通電、或いは通電に付随して生じる熱によってＣの析出は加速され続ける。そのため長期的な視野で見ると、オーミックコンタクト中にカーボンを多量に含む半導体装置では、電極の剥離やボイドの発生といった問題が生じ半導体装置の品質が大きく低下する懸念がある。
国際公開第２０１１／１５５２３４号公報 特開２０１６−０５１７３７号公報 特許４６６０７３３号公報 特開２０１０−２０５８２４号公報 特許６０５３９６８号公報
本発明は上記した問題に着目して為されたものであって、オーミックコンタクト中のカーボンの析出が抑制された高品質のＳｉＣ半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る炭化ケイ素半導体装置の製造方法のある態様は、炭化ケイ素の半導体基板の上に第１半導体層を形成する工程と、第１半導体層の上部にデバイス構造を形成する工程と、半導体基板を薄化する工程と、薄化して露出した下面に対して不純物元素のイオンを注入する工程と、イオンの注入領域を活性化することにより、オーミックコンタクトをなす、第１半導体層より高不純物濃度の炭化ケイ素の第２半導体層を形成する工程と、第２半導体層の下面上に金属電極膜を形成する工程と、を含み、第２半導体層と金属電極膜との間に析出するカーボンの存在領域の厚みが１０ｎｍ以下であることを要旨とする。
また本発明に係る炭化ケイ素半導体装置のある態様は、炭化ケイ素の第１半導体層の上部に設けられたデバイス構造と、第１半導体層の下に設けられ、オーミックコンタクトをなす、第１半導体層より高不純物濃度の炭化ケイ素の第２半導体層と、第２半導体層の下に設けられた金属電極膜と、を備え、第２半導体層と金属電極膜との間に析出するカーボンの存在領域の厚みを１０ｎｍ以下とすることを要旨とする。
本発明に係るＳｉＣ半導体装置及びその製造方法によれば、オーミックコンタクト中のカーボンの析出が抑制された高品質のＳｉＣ半導体装置を実現できる。
本発明の第１の実施の形態に係るＳｉＣ半導体装置の構成の概略を模式的に説明する断面図である。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その１）。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その２）。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その３）。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その４）。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その５）。 不純物元素の注入領域の不純物濃度とコンタクト抵抗との関係を模式的に説明するグラフ図である。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その６）。 ＳｉＣへのレーザーアニールにおいて使用される複数のレーザー光の波長を模式的に説明するグラフ図である。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その７）。 第１の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その８）。 比較例に係るＳｉＣ半導体装置の構成の概略を模式的に説明する断面図である。 比較例に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その１）。 比較例に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その２）。 比較例に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その３）。 第１の実施の形態の変形例（第１変形例）に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である。 本発明の第２の実施の形態に係るＳｉＣ半導体装置の構成の概略を模式的に説明する断面図である。 第２の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その１）。 第２の実施の形態に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である（その２）。 第２の実施の形態の変形例（第２変形例）に係るＳｉＣ半導体装置の製造方法を模式的に説明する工程断面図である。 第３の実施の形態に係るＳｉＣ半導体装置の構成の概略を模式的に説明する断面図である。
以下に本発明の第１，第２及び第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。また本明細書及び添付図面においては、ｎ又はｐを冠した領域や層では、それぞれ電子又は正孔が多数キャリアであることを意味する。
またｎやｐに付す＋や−は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但しｎ＋とｎ＋のように同じ濃度を示す表記であっても、実際に同じ不純物濃度であることを限定するものではない。
−第１の実施の形態−
＜半導体装置＞
第１の実施の形態に係るＳｉＣ半導体装置は、デバイス構造としてショットキーバリアダイオード（ＳＢＤ）構造が設けられる薄型の縦型パワー半導体装置である。第１の実施の形態に係るＳｉＣ半導体装置は、図１に示すように、ＳｉＣのｎ型（ｎ＋型）の半導体基板１と、半導体基板１の上に設けられ半導体基板１より低不純物濃度のＳｉＣのｎ型（ｎ−型）の第１半導体層２とを備える。第１半導体層２の上部にはデバイス構造３ａ〜３ｄが設けられている。
第１半導体層２の下には、第１半導体層２より高不純物濃度のｎ型（ｎ＋＋型）のＳｉＣの第２半導体層４が半導体基板１の下面に接合して設けられている。第１半導体層２の上面から第２半導体層４の下面までの間の領域の厚みｔ１は、５０μｍ以下である。第２半導体層４の下には金属電極膜５が第２半導体層４の下面に接合して設けられている。第２半導体層４は、第１の実施の形態においてオーミックコンタクトを構成する。金属電極膜５は、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、又はＮｉＡｌ等で作製できる。
図１に示したＳｉＣ半導体装置の場合、第１半導体層２の上面側がおもて面側をなし、第２半導体層４の下面側が裏面側をなす。デバイス構造３ａ〜３ｄはおもて面側に設けられている。図１中に示したデバイス構造３ａ〜３ｄは模式的な例示であり、実際の半導体装置としての具体的なデバイス構造の詳細の図示は省略されている。具体的なデバイス構造としては、例えばＳＢＤの場合、ショットキー電極や周辺耐圧構造が設けられる。またＭＯＳ構造であれば、第１半導体層２の上部にチャネル領域やソース領域等の半導体領域が設けられると共に、それらの半導体領域の上に、絶縁膜を介してゲート電極が設けられる等の種々の構造が採用可能である。
第１の実施の形態に係るＳｉＣ半導体装置では、第２半導体層４の不純物濃度が、約３×１０１９ｃｍ−３と高濃度に構成されていると共に、第２半導体層４の厚みｔ２が、０．０５μｍ以上、０．５μｍ以下の範囲内の値でほぼ一様に制御されている。このように第２半導体層４の不純物濃度及び厚みｔ２が制御されることにより、第１の実施の形態では互いに接触する第２半導体層４と金属電極膜５との間において、シリサイド反応によって形成されるカーボンの量が抑制されている。
カーボン量は、例えばオーミックコンタクト中に存在する「カーボン領域の厚み」によって評価できる。「カーボン領域の厚み」は、図１に示すような断面図中で、半導体装置の厚みの場合と同様に、カーボンが存在する領域を上下方向に測った長さで表され、この厚みが薄い程、析出するカーボン量が抑えられていると評価できる。第１の実施の形態に係るＳｉＣ半導体装置ではカーボン領域の厚みは、１０ｎｍ以下に制御される。尚、図１に示したＳｉＣ半導体装置においては、第２半導体層４と金属電極膜５とに挟まれた領域中にカーボンがほとんど析出しない状態が例示されている。
第１の実施の形態に係るＳｉＣ半導体装置では、高濃度の第２半導体層４の厚みｔ２が０．０５μｍ以上、０．５μｍ以下に意図的に制御されて薄化されると共に、オーミックコンタクト中に析出するカーボンの存在領域の厚みが１０ｎｍ以下に制御されている。そのためカーボンの析出が大きく抑制された高品質のＳｉＣ半導体装置を実現できる。
また、縦型のパワー半導体装置においては半導体装置を薄化することによって導通領域の抵抗成分を減らすことが可能である。特に４Ｈ−ＳｉＣを用いたパワー半導体装置の場合、絶縁破壊電界強度が２．８ＭＶ／ｃｍと、Ｓｉを用いたパワー半導体装置の約１０倍程度と大きい。そのためＳｉＣの場合、Ｓｉの場合と同程度の耐圧を実現するにしても必要な厚さは、Ｓｉの１／１０程度に抑えられるので、例えば耐圧１２００Ｖの半導体装置であっても必要な厚さは１０μｍ程度で済む。この点、第１の実施の形態に係るＳｉＣ半導体装置では導通領域として機能する、第１半導体層２の上面から第２半導体層４の下面までの間の領域の厚みｔ１が５０μｍ以下に薄化されているため、オン抵抗を一層低減できる。
＜半導体装置の製造方法＞
次に第１の実施の形態に係るＳｉＣ半導体装置の製造方法を説明する。まず図２に示すように、４Ｈ−ＳｉＣを主材料とするｎ＋型の半導体基板１ａを用意する。半導体基板１ａは、例えば不純物濃度１×１０１８ｃｍ−３程度、厚さ３５０μｍ程度であって、バルク層を有する半導体ウェハである。そして半導体基板１ａの上にＳｉＣをエピタキシャル成長させて、厚さ１０μｍ程度のｎ−型のエピ層を第１半導体層２として形成する。
次に図３に示すように、第１半導体層２の上部に半導体チップを含むデバイス構造３ａ〜３ｄを形成する。具体的には、フォトリソグラフィ技術及びエッチング技術等を用いて、第１半導体層２の上部にイオン注入用マスクをパターニングして成膜し、イオン注入用マスクを介して所望の導電型を有する不純物イオンをイオン注入法により注入する。デバイス構造３ａ〜３ｄがＳＢＤの場合には、ｎ−型の第１半導体層２に対してＡｌ等のｐ型の不純物イオンを注入する。そして活性化アニールを施すことにより、イオン注入領域を活性化して周辺耐圧構造領域を形成する。このようにして、デバイス構造３ａ〜３ｄとして機能する半導体領域を形成する。
そしておもて面のショットキー電極用として例えばチタン（Ｔｉ）層を第１半導体層２の上面上に成膜し、成膜したＴｉ層をパターニングしてＴｉの電極パターンを形成する。そしてＴｉ電極パターン上に、例えばＡｌ膜を成膜し、所定の形状にパターニングすることによって、おもて面電極が完成する。
次に図４に示すように、第１半導体層２の上面に、例えば厚さ１０μｍ程度の厚みで接着剤６を塗布し、接着剤６を介して厚さ１ｍｍ程度のサポート板７を貼り付けて、ＳｉＣ半導体装置の強度を高める。薄化加工時には、デバイス構造３ａ〜３ｄの内部応力、或いは加工中に加えられる熱や圧力に起因して、基板に反りやうねり等の変形が発生し、基板が破損する懸念があるためである。特に、厚さ１０μｍ程度の極薄に薄化されるＳｉＣ半導体基板の加工の場合、変形や破損といった不具合が顕著に現われる。サポート板７は、例えばＳｉＣ基板、Ｓｉ基板或いはＳｉを原料とするガラス基板等で作製できる。また接着剤６としては、耐熱温度が１００℃〜２００℃程度である、エポキシ系、シリコーン系、アクリル系等の有機物系接着剤を使用できる。
次に図５に示すように、サポート板７によって強度が高められたＳｉＣ半導体装置の下部を、化学的機械研磨（ＣＭＰ）等の研削処理によって薄化する。薄化は、第１半導体層２の上面から、第２半導体層の下面となる半導体基板１の下面までの間の厚みｔ１ａが５０μｍ以下になるように行われる。図５中には、半導体基板１ａの上部が部分的に残存するように薄化され、残存した領域からなる半導体基板１が例示されている。加工によって半導体基板１の下部にダメージ層が生じた場合、エッチング等により除去することができる。
尚、研削の際、半導体基板１ａが部分的に残存する領域は必須ではなく、例えば製造されるＳｉＣ半導体装置の仕様に応じてドリフト層の厚みが厚く済むような場合には、半導体基板１ａの領域がすべて除去されてもよい。換言すると、後で実施される裏面側へのイオン注入において、注入対象領域となるＳｉＣ半導体装置の下面はエピ層である第１半導体層２の下面又は半導体基板１の下面のいずれであってもよい。
次に図６に示すように、ＳｉＣ半導体装置の温度を２００℃程度未満に調節する。ＳｉＣ半導体装置の温度は、例えばＳｉＣ半導体装置を搭載しているステージの温度の調節によって制御できる。図６中に例示したＳｉＣ半導体装置の場合、ＳｉＣ半導体装置の温度は約２５℃と常温に調節されている。ここでサポート板７を接合するための接着剤６である有機物系接着剤の耐熱温度が１００℃〜２００℃程度であるため、ＳｉＣ半導体装置の温度が２００℃程度未満の場合、接着剤６のガラス転移を防止できる。このように接着剤６による接合を堅固に確保した状態で、薄化して露出した半導体基板１の下面に対して不純物元素のイオンをドーパントとして注入し、イオン注入領域４ａを形成する。
ドーパントとして採用される注入イオンの不純物元素としては、窒素（Ｎ）が好適である。Ｎ以外にも、ｎ型のＳｉＣ半導体基板の内部に半導体基板より高濃度のｎ型の半導体層を形成する際には、Ｐがドーパントとして使用される場合がある。しかし、２００℃程度〜４００℃程度の低温プロセスにおいて、高濃度でＰイオンを注入すると、注入ダメージによる結晶欠陥の発生頻度がＮの場合より多くなり、リーク電流等のデバイス特性を劣化させる懸念がある。そのため第１の実施の形態においては、デバイス構造３ａ〜３ｄの維持の点や、樹脂等の素材を構造として追加使用できるというプロセス上の自由度が広い点から、Ｎの方がより好ましい。ただし、プロセス温度が許容する限り、ドーパントとしてＰの使用を排除するものではない。
イオン注入では、ＳｉＣの表面から０．０５μｍ程度以上、０．５μｍ程度以下の比較的浅い深さ範囲の領域にイオンが注入されるように、注入時の加速電圧が抑制される。イオン注入領域４ａの深さが０．０５μｍ未満の場合、オーミックコンタクトとして必要な厚さの確保が難しい。また深さが０．５μｍを超える場合、注入時のＳｉＣのダメージが大きくなる。
図７に示すように、ＳｉＣへのイオン注入によって形成される半導体領域の不純物濃度とコンタクト抵抗との間には相関がある。図７は、第２半導体層４の不純物濃度及びオーミックコンタクトの抵抗の関係を示す曲線である。コンタクト抵抗は任意単位（ａ．ｕ．）で表示されている。図７中に例示した不純物濃度及びコンタクト抵抗の関係を示す曲線は、下に凸状であって谷底の値を有する。また図７はドーパントがＮの場合の例示であるが、他のドーパントの場合も、それぞれの固溶限界濃度を考慮して同様に考えることが可能である。
図７に示すように、不純物濃度が約５×１０１８ｃｍ−３未満以下の場合、不純物濃度が不足し、ショットキー性の抵抗成分が大きいため、オーミック性のコンタクト抵抗は高い。一方、不純物濃度が約５×１０１８ｃｍ−３以上、約５×１０１９ｃｍ−３以下の範囲の場合、図７中の水平な破線で示すように、一定値以下の抵抗値が実現できる。しかし不純物濃度が、コンタクト抵抗の谷底の値に対応する約１×１０１９ｃｍ−３を超えて更に高まり、４Ｈ−ＳｉＣに対するＮの固溶限界濃度である約５×１０１９ｃｍ−３に近づくと、逆にコンタクト抵抗が上昇する。そして不純物濃度が約５×１０１９ｃｍ−３を超えると、抵抗値が高くなり過ぎてしまう。このように谷底の値を境にコンタクト抵抗の値の変化傾向が逆転するのは、不純物濃度が高過ぎると、ＳｉＣの結晶構造が歪み、注入したイオンが４Ｈ−ＳｉＣ中で不純物として機能しなくなることが原因と考えられる。
図７に示した相関を考慮して、第１の実施の形態では注入イオンの不純物濃度が約５×１０１８ｃｍ−３以上、約５×１０１９ｃｍ−３以下に制御されている。具体的には例えば、表面から深さ約２００ｎｍまでの領域に注入されるＮの濃度が、約３×１０１９ｃｍ−３で均一なボックスプロファイルとなるように、Ｎイオンの飛程を調整される。
次に図８に示すように、半導体基板１の下面のイオン注入領域４ａに対して、レーザー光を照射して活性化レーザーアニールを施す。第１の実施の形態では、レーザー光の波長が約１９０ｎｍ以上、約３８８ｎｍ以下に設定されており、例えばＫｒＦ(２４８ｎｍ)エキシマレーザー等が好適に採用できる。
ここでＳｉＣに対するイオン注入深さは０．５μｍ程度以下である。そのため図９に示すように、レーザー光の波長が約１９０ｎｍより短い場合、レーザー光の侵入長がイオン注入深さより浅くなり、イオン注入領域４ａ全体が十分に活性化されない懸念が生じる。またレーザー光の波長が約３８８ｎｍより長い場合、４Ｈ−ＳｉＣのバンドギャップが約３．２４ｅＶであるため、レーザー光がＳｉＣを透過してしまうことによって、活性化への実質的な寄与が小さくなる。
レーザーアニールによってイオン注入領域４ａが活性化されることにより、一定の厚みｔ２を有するｎ＋＋型のＳｉＣの第２半導体層４が形成される。第２半導体層４の厚みｔ２は、後で金属電極膜５を貼り合わせた際、第２半導体層４及び金属電極膜５間で析出するカーボンの量が抑制されるように、０．０５μｍ以上、０．５μｍ以下に制御されて形成される。尚、カーボンはＳｉＣ表面にも析出するが、アモルファス状なのでカーボンがあってもよく、容易に除去できるので、不活性ガスによるスパッタ等の公知の方法で除去してもよい。
次に図１０に示すように、第２半導体層４の下面上に、スパッタリングや真空蒸着等によって、Ｎｉ、Ａｌ、又はＮｉＡｌ等からなる導電膜を成膜する。そして成膜した導電膜を、フォトリソグラフィ技術及びエッチング技術等を用いて所定の形状にパターニングすることによって、裏面電極としての金属電極膜５を、第２半導体層４との間の接触抵抗率が低いオーミック電極として形成する。
次に図１１に示すように、例えば加熱や紫外線照射等により接着剤６の接着力を無効化することで接着力を消去して、第１半導体層２の上面からサポート板７を剥離除去する。図１１はデバイスから接着剤６を剥がした模式図である。図示しないが、デバイスと接着していた接着剤表面の形状はデバイス形状にならって凹凸形状となる。また剥離方法によっては、接着剤６とサポート板７が剥離することもある。その場合、デバイス表面に残った接着剤を、洗浄などの公知の方法で除去する。以下、洗浄や保護膜形成等の所定の処理を施すことにより、図１に示したような薄型のＳＢＤ素子を得ることができる。このように製造して得られたＳＢＤ素子のオーミックコンタクトを構成する第２半導体層４と、金属電極膜５との界面では、析出カーボンはほとんど観察されなかった。
第１の実施の形態では、おもて面側のデバイス構造３ａ〜３ｄの形成後からサポート板７の剥離までの間の製造プロセスにおいて、プロセス温度が最大でも有機物系接着剤の耐熱温度の低温に抑えられている。同時に、第２半導体層は厚みｔ２が一定の範囲内に収まるように制御され薄く形成される。こうしたプロセスが低温であること及び第２半導体層の厚みｔ２が意図的に薄く制御されることにより、第２半導体層４及び金属電極膜５間でカーボンの析出が大きく防止され、仮に析出したとしても、析出カーボンの領域の厚みは１０ｎｍ以下に抑制される。
換言すると、第１の実施の形態では、第２半導体層４及び金属電極膜５間において、シリサイド層が積極的に形成されない。オーミックコンタクトにおけるシリサイド反応は、ＳｉＣの第２半導体層４及び金属電極膜５が接合することによって、界面中に不可避的に生じるシリサイド反応のみに限定される。不可避的に生じるシリサイド反応に起因して形成されるシリサイドが分布する領域の厚みは、実質的に１０ｎｍ以下に抑制されている。
＜比較例＞
一方、図１２に、比較例としてシリサイド層を積極的に形成する場合のＳｉＣ半導体装置を示す。比較例に係るＳｉＣ半導体装置は、図１に示したＳｉＣ半導体装置と同様に、おもて面のデバイス構造３ａ〜３ｄとしてＳＢＤを備えた薄型構造である。また比較例に係るＳｉＣ半導体装置は、裏面に、図１で示したような高濃度ｎ層である第２半導体層４が設けられず、半導体基板１と金属電極膜５との間にオーミックコンタクト層としてのシリサイド層８が設けられている点が、図１で説明したＳｉＣ半導体装置の場合と異なる。
シリサイド層８中では、ＳｉＣと金属との積極的なシリサイド反応によってＳｉＣの結晶状態が大きく乱されるため、ＳｉＣ及び金属間の障壁中に多数の準位が形成され、コンタクト抵抗を低くすることが可能になる。しかし比較例の場合、オーミックコンタクト層としてのシリサイド層８の厚みｔ３ｘが薄く制御されておらず、反対に１００ｎｍ程と厚く形成されているため、シリサイド反応によって析出する余剰カーボンの量が非常に大きくなる。図１２中のシリサイド層８の内部には、シリサイド反応の際の余剰カーボンが層状に析出したカーボン層９ａと、余剰カーボンが塊状に析出した複数のクラスター状カーボン９ｂ１〜９ｂ３が例示されている。
ここで対比のため、比較例に係るＳｉＣ半導体装置の製造方法を説明する。まず図２〜図５に示した工程と同様に、予め用意したｎ＋型の半導体基板１ａの上にｎ−型の第１半導体層２を積層する。そして第１半導体層２のおもて面側にデバイス構造３ａ〜３ｄを形成した後、裏面側を研削して薄化する。
次に図１３に示すように、裏面側で、薄化された半導体基板１の下面上にシリサイド用金属層８ａをスパッタリング等によって、６０ｎｍ程度以上に厚く成膜する。シリサイド用金属層８ａとしては、Ｎｉ、Ｔｉ、モリブデン（Ｍｏ）、Ａｌ等のシリサイドを形成する任意の金属の単層膜、或いはそれらの合金層、混合層、積層膜等が採用できる。
ここで半導体層の不純物濃度が５×１０１８ｃｍ−３程度以下であって、半導体層と接合するシリサイド層８の厚みが１００ｎｍ程度より薄い場合、半導体層及びシリサイド層８間の抵抗が非常に大きくなる、或いは抵抗値が不安定になるためである。そこで比較例では、シリサイド用金属層８ａの厚みを６０ｎｍ程度以上に厚くすることによって金属とＳｉＣとを十分にシリサイド反応させ、シリサイド層８の厚みｔ３ｘを厚くするように構成されている。
次に図１４に示すように、シリサイド用金属層８ａの下面に対してＫｒＦエキシマレーザー等を用いた局所的な高温アニールを行うことにより、一定の厚みｔ３ｘを有するシリサイド層８をオーミックコンタクト層として形成する。厚さ６０ｎｍ程度のＮｉ層とＳｉＣとのシリサイド反応の場合、Ｎｉ層の厚さと同程度の深さの領域のＳｉＣまでシリサイド反応に消費され、反応後のシリサイド層８の厚みｔ３ｘは１００ｎｍ程度に拡大する。尚、局所的な高温アニールを行う理由は、ランプアニールなどの全体的な高温アニール処理の場合、サポート板７を貼り付けるための接着剤６として用いられている有機物系接着剤の耐熱温度を超えるためである。
以下、図示を省略するが、形成されたシリサイド層８の上に、第１の実施の形態の場合と同様に、裏面電極として金属電極膜５をスパッタリングにより成膜し、接着剤６を除去してサポート板７を剥離除去することで、比較例に係るＳＢＤ素子を形成する。このようにして得られたＳＢＤ素子には、図１２に示したように、シリサイド層８の内部にカーボン層９ａやクラスター状カーボン９ｂ１〜９ｂ３が、１０ｎｍ以上の大きな厚みを有して生じていた。
比較例に係るＳｉＣ半導体装置の製造方法では、シリサイド層８の厚みｔ３ｘが厚くなり過ぎたため、カーボンの析出量が著しく増加する。更にカーボンはシリサイド層８の表面側だけでなく、シリサイド層８中で凝集し、層状又はクラスター状に析出する。また、反応位置と反対側のシリサイド層８の表面（図１４中の下面）まで遊離できない余剰カーボンの量が増加する。表面まで遊離できなかったカーボンはシリサイド層８の内部に析出して蓄積され、ＳｉＣ半導体装置の不具合を引き起こすことになる。
一方、第１の実施の形態に係るＳｉＣ半導体装置の製造方法では、シリサイド層８は積極的に形成されない。そしてオーミックコンタクトをなす第２半導体層４の不純物濃度及び厚みｔ２が制御されることによって、第２半導体層４と金属電極膜５との界面中でカーボンがほとんど存在しないように、カーボンの析出が抑制される。よって析出カーボンに起因する、初期的な電極剥離の防止、及び長時間の連続通電或いは非連続通電によって加えられる熱的ストレス等によるボイドや剥離の発生が防止可能であって、安定したオーミックコンタクトを備えた高品質のＳｉＣ半導体装置を製造できる。
また第１の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、半導体装置の裏面に設けられるオーミックコンタクトは、２００℃程度以下の低温プロセスによって形成される。低温プロセスによって、第２半導体層４及び金属電極膜５間で析出するカーボン量が一層抑制される。また低温プロセスのため、おもて面側にデバイス構造３ａ〜３ｄが存在していても、裏面側のオーミックコンタクト形成中に生じる熱等のデバイス構造３ａ〜３ｄへの影響を抑制できる。よって半導体装置の信頼性を一層向上できる。
また第１の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、第１半導体層２の上面から第２半導体層４の下面までの間における厚みが５０μｍ以下に薄化されるため、オン抵抗を低減した薄型のＳｉＣの縦型パワー半導体装置を製造できる。また薄化加工はサポート板７を貼り付けることによって加工中の強度を高めて実施されるため、加工中の半導体装置の破損を防止できる。
ここでＳｉＣと金属との障壁を緩和する方法の一例として、高温のＳｉＣの半導体基板に高濃度の不純物イオンを注入し、注入したイオンを活性化することにより、高不純物濃度で低抵抗のオーミックコンタクト層を形成する方法が知られている。しかし４Ｈ−ＳｉＣの（０００１）面（（０００−１）面）に対して、例えば１０１５／ｃｍ２程度の高ドーズのイオン注入を行う場合、半導体基板を事前に３００℃〜８００℃に加熱する必要がある。事前の加熱処理が無い場合、４Ｈ−ＳｉＣの再結晶化及び不純物元素の活性化が有効に行われないためである。そのため高温のＳｉＣの半導体基板に高濃度の不純物イオンを注入する方法では、接着剤６として有機物系接着剤を使用できない。
この点、第１の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、サポート板７の貼り付け後に実施されるイオン注入はいずれも低温状態で実施されるため、耐熱温度が比較的低い有機物系接着剤が幅広く選択できる。有機物系接着剤は安価に入手可能であり、取扱い性が容易である。またイオン注入後にＳｉＣの活性化を目的とする１６００℃〜１８００℃程度の高温アニールを行う必要がないため、ＳｉＣ半導体装置の表面からのＳｉの脱落や、マイグレーションに起因する表面荒れ等が発生しない。また電極材料として多用されるＮｉ等の溶融が防止されるため、デバイス構造３ａ〜３ｄの安定維持に有利である。
また第１の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、ＳｉＣ半導体装置の温度を２００℃程度以下に低下させた状態でＮイオンを注入することによって、Ｐイオンを用いることなく、第２半導体層４となるイオン注入領域４ａを作製する。よって注入ダメージによる結晶欠陥の発生を抑制できる。
また第１の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、イオン注入に際し、不純物濃度とコンタクト抵抗との相関を考慮して注入イオンの不純物元素の濃度が、５×１０１８ｃｍ−３以上、５×１０１９ｃｍ−３以下の範囲であるように制御される。よってコンタクト抵抗を効果的に低減できる。
またイオン注入領域４ａの活性化は、ランプアニールのような半導体装置全体を加熱する方法ではなく、局所的なレーザー光照射による加熱によって実施される。そのため裏面側のイオン注入領域４ａの活性化の際に生じる熱のおもて面側への伝導によって、デバイス構造３ａ〜３ｄの特性の低下を防止できる。この熱伝導に起因するデバイス構造３ａ〜３ｄの特性低下の防止作用は、特に厚みが薄化されることでオン抵抗の低減を図るＳｉＣ半導体装置の製造において有効である。
またイオン注入領域４ａの活性化に使用されるレーザー光の波長は、ＳｉＣの半導体層への侵入長を考慮して、１９０ｎｍ以上、３８８ｎｍ以下に設定されている。よって厚みが薄化されることでオン抵抗の低減を図るＳｉＣ半導体装置の製造において有利である。
＜第１の実施の形態の変形例−第１変形例−＞
第１の実施の形態に係るＳｉＣ半導体装置の製造方法は、図１６に示すように、それぞれのデバイス構造３ａ〜３ｄの上に、デバイス構造３ａ〜３ｄを保護する保護膜１０ａ〜１０ｄを配置する工程を含んでもよい。図１６中に例示された保護膜１０ａ〜１０ｄは、ＳｉＣ半導体装置の主面を正面から見た平面パターンでは、外縁が矩形状の額縁型であり、額縁の内側の開口部がコンタクト領域として用いられる。
第１変形例に係るＳｉＣ半導体装置の製造方法としては、まず、図２〜図３に示した工程と同様に、用意したｎ＋型の半導体基板１ａの上にｎ−型の第１半導体層２を積層し、積層した第１半導体層２のおもて面側にデバイス構造３ａ〜３ｄを形成する。そしてデバイス構造３ａ〜３ｄの外周部の上に保護膜１０ａ〜１０ｄの額縁が重なるように保護膜１０ａ〜１０ｄを積層する。保護膜１０ａ〜１０ｄは、フォトリソグラフィ技術及びエッチング技術によって作製可能である。
保護膜１０ａ〜１０ｄの材料としては、裏面加工プロセスにおける最高温度に応じ、熱分解温度（耐熱性）が比較的低い、有機物系材料を使用した絶縁樹脂構造が使用できる。具体的には、裏面加工プロセスにおける最高温度を超えない範囲で、熱分解温度が３００℃程度〜４００℃程度のポリイミド系や１５０℃程度のフェノール樹脂系の熱硬化性プラスチック材料等が採用可能である。
特にポリイミド系材料は、熱分解温度が比較的高く、絶縁性に優れ、線膨張係数が低いことから金属配線との相性がよい等の点で好適である。尚、保護膜１０ａ〜１０ｄは、熱硬化性プラスチック材料等以外の有機物系材料であっても、裏面加工プロセスにおける最高温度より低い熱分解温度を有する材料であれば適宜採用できる。また保護膜１０ａ〜１０ｄの形状は適宜設定可能であり、図１６中に例示したものに限定されない。第２半導体層４を含む裏面加工プロセスが２００℃程度以下の低温状態で行われるため、樹脂材料のように耐熱性が低い材料であっても、おもて面側のデバイス構造３ａ〜３ｄの作製プロセス中で使用できる。
保護膜１０ａ〜１０ｄの成膜後、図４〜図１１に示した工程と等価な工程を行うことにより、第１の実施の形態の場合と同様の薄型のＳｉＣの縦型パワーＳＢＤ素子を得ることができる。第１変形例に係るＳｉＣ半導体装置の製造方法においては、保護膜１０ａ〜１０ｄが設けられる点以外については、第１の実施の形態に係るＳｉＣ半導体装置の製造方法と同様であるため、重複説明を省略する。
第１変形例に係るＳｉＣ半導体装置の製造方法によれば、熱分解温度が比較的低い有機物系材料を用いて、デバイス構造３ａ〜３ｄの保護構造を設けることが可能になるため、製造されるＳｉＣ半導体装置の品質がより高められる。第１変形例に係るＳｉＣ半導体装置の製造方法の他の効果については、図１〜図１１を用いて説明したＳｉＣ半導体装置の製造方法の場合と同様である。
−第２の実施の形態−
＜半導体装置＞
第２の実施の形態に係るＳｉＣ半導体装置は、図１７に示すように、第２半導体層４と金属電極膜５との間に、厚みｔ３が２０ｎｍ以下に制御されたシリサイド層１１を備える点が、第１の実施の形態に係るＳｉＣ半導体装置と異なる。尚、図１２に示した比較例に係るＳｉＣ半導体装置中にも、１００ｎｍ程度の厚みｔ３ｘを有するシリサイド層８が開示されていた。比較例に係るＳｉＣ半導体装置のシリサイド層８の場合、抵抗の増大又は抵抗値の不安定を回避しつつも、程度を制御することなくシリサイド反応を促進したため、オーミックコンタクト中に析出するカーボン量が大きくなった。しかし第２の実施の形態に係るＳｉＣ半導体装置は、抵抗の増大又は抵抗値の不安定を回避しつつカーボン量が抑制されるように、シリサイド反応の程度が制御されることによって、シリサイド層１１の厚みｔ３が比較例の場合の厚みｔ３ｘより薄い点を特徴とする。
第２の実施の形態に係るＳｉＣ半導体装置は、第１の実施の形態の場合と同様に、ＳｉＣのｎ＋型の半導体基板１と、半導体基板１の上に設けられたＳｉＣのｎ−型の第１半導体層２と、を備える。第１半導体層２の上部にはデバイス構造３ａ〜３ｄが設けられ、第１半導体層２の下にはｎ＋＋型のＳｉＣの第２半導体層４が半導体基板１の下面に接合して設けられている。第２半導体層４の下には金属電極膜５がシリサイド層１１の下面に接合して設けられている。第２半導体層４及びシリサイド層１１は、第２の実施の形態においてオーミックコンタクトを構成する。
第２半導体層４の厚みｔ２が０．０５μｍ以上、０．５μｍ以下に制御されることに加え、シリサイド層１１の厚みｔ３が２０ｎｍ以下と非常に薄く構成されることによって、析出するカーボンの存在領域９ｃの厚みが１０ｎｍ以下に抑制される。図１７中では、析出カーボンの存在領域９ｃが、部分的に破れた水平線によって例示されている。第２の実施の形態に係るＳｉＣ半導体装置におけるシリサイド層１１以外の構成については、第１の実施の形態におけるそれぞれ同名の部材と等価であるため、重複説明を省略する。
第２の実施の形態に係るＳｉＣ半導体装置によれば、第１の実施の形態の場合と同様に、第２半導体層４の厚みｔ２及びシリサイド層１１の厚みｔ３がそれぞれ一定値以下に薄く制御される。そのためオーミックコンタクト中のカーボンの析出を確実に抑制できる。第２の実施の形態に係るＳｉＣ半導体装置の他の効果については、第１の実施の形態の場合と同様である。尚、ＳｉＣ半導体装置に対してシンタリング等の加熱処理が追加して実施される場合には、シリサイド層１１の厚みｔ３は上限値が２０ｎｍに限定されず、３０ｎｍ程度まで拡がってもよい。
＜半導体装置の製造方法＞
次に第２の実施の形態に係るＳｉＣ半導体装置の製造方法を説明する。まず図２〜図８に示した工程と同様に、用意したｎ型の半導体基板１ａの上にエピタキシャル成長等によってｎ−型のＳｉＣの第１半導体層２を積層する。そして第１半導体層２のおもて面側にデバイス構造３ａ〜３ｄを形成した後、裏面側を研削して薄化し、半導体基板１の下に、ｎ＋＋型のＳｉＣの第２半導体層４を形成する。
尚、図７に例示した不純物濃度とコンタクト抵抗との間の相関は、第２半導体層４の下面上にＮｉのシリサイド用金属層１１ａを積層し、積層したシリサイド用金属層１１ａを活性化することによってシリサイド層１１を形成した場合にも成り立つ。よって第２の実施の形態においてもこの相関を考慮し、注入イオンの不純物濃度が、約５×１０１８ｃｍ−３以上、約５×１０１９ｃｍ−３以下に制御される。
次に図１８に示すように、裏面側で第２半導体層４の下面上にシリサイド用金属層１１ａをスパッタリング等により成膜し、高温アニールを行うことによってシリサイド用金属層１１ａと半導体基板１の下部のＳｉＣとのシリサイド反応を促進する。シリサイド用金属層１１ａのシリサイド化は、例えば高速アニール（ＲＴＡ）によるコンタクトアニールによって実施できる。シリサイド用金属層１１ａとしては、シリサイドを形成するための銀（Ａｇ）、白金（Ｐｔ）、Ｎｉ、Ｔｉ、Ｍｏ、Ａｌ等のうち少なくとも１つを含む金属の単層膜、或いはそれらの合金層、混合層、積層膜等が採用できる。特にＮｉ、Ｔｉ、Ｍｏ、Ａｌはコスト性に優れるため、好適に採用できる。
ここでカーボンの析出を効果的に防ぐためには、図１７に示したようにシリサイド層１１を薄くする必要があることから、シリサイド層１１となるシリサイド用金属層１１ａの厚さｔ３ａは３ｎｍ以上、１０ｎｍ以下が望ましい。厚さｔ３ａが５ｎｍ以上７ｎｍ以下であればより望ましい。厚さｔ３ａが３ｎｍより薄い場合、加熱に十分な熱量の確保が難しくなる。また厚さｔ３ａが１０ｎｍを超える場合、シリサイド用金属層１１ａをアニールして得られるシリサイド層１１の厚みｔ３を２０ｎｍ以下に維持することが難しくなる。
尚、シリサイド用金属層１１ａが薄くても、第１の実施の形態の場合と同様に、約３×１０１９ｃｍ−３のボックスプロファイルが形成されるようにＮイオンが注入されることによって、第２半導体層４が高濃度に実現されている。そのためシリサイド用金属層１１ａと第２半導体層４とのコンタクト抵抗を十分に小さく実現できる。
シリサイド用金属層１１ａにはカーバイドを形成するための金属が、単体或いは複合体の形で含まれることが望ましい。カーバイドを形成する金属が含まれることにより、余剰カーボンはシリサイド層１１中に層状に残ることなく、シリサイド層１１のおもて面側に析出するように促進される。また、おもて面側に析出するカーボンの領域の厚さは１０ｎｍ以下程度に抑えられる。おもて面側に析出したカーボンはエッチング等の公知の方法で容易に除去できる。
そして図１９に示すように、シリサイド用金属層１１ａの下面に対してＫｒＦ等のレーザー光を用いた局所的な高温アニールを行うことにより、デバイス構造３ａ〜３ｄ側への熱の波及を抑制するようにシリサイド用金属層１１ａを加熱する。加熱によって、オーミックコンタクト層をなすシリサイド層１１が、厚みｔ３が２０ｎｍ以下に抑制されて形成される。照射対象であるシリサイド用金属層１１ａの厚みｔ３ａが薄いため、照射に必要なレーザー光のエネルギーは低く抑えられる。過剰なレーザー光の照射が抑制されるので、照射によって半導体基板１に加えられる熱ダメージを低減できる。
次に図１０〜図１１に示した工程と同様に、形成されたシリサイド層１１の上に裏面電極として金属電極膜５をスパッタリングにより成膜する。そして、おもて面側の接着剤６を除去してサポート板７を剥離除去することによって、ＳｉＣ半導体装置として、薄型のＳｉＣの縦型パワーＳＢＤ素子を得る。
第２の実施の形態に係るＳｉＣ半導体装置の製造方法によれば、第１の実施の形態の場合と同様に、オーミックコンタクト中のカーボンの析出が大きく抑制された、高品質のＳｉＣ半導体装置を製造できる。第２の実施の形態に係るＳｉＣ半導体装置の製造方法の他の効果については、第１の実施の形態の場合と同様である。尚、第２の実施の形態に係るＳｉＣ半導体装置の製造方法においては、上記した仕様に限定されず、ＳｉＣの半導体基板１及び第２半導体層４の厚みや濃度の構成を適宜変化させることによって、さらにコンタクト抵抗を低減することも可能である。
＜第２の実施の形態の変形例−第２変形例−＞
第２の実施の形態に係るＳｉＣ半導体装置の製造方法では、シリサイド用金属層を水素プラズマ雰囲気中で選択的に加熱するプラズマ処理を実施することによって、オーミックコンタクトを構成するシリサイド層を形成してもよい。第２変形例では、プラズマ処理によるシリサイド用金属層の加熱によって、デバイス構造３ａ〜３ｄ側への熱の波及が抑制される。
第２変形例に係るＳｉＣ半導体装置の製造方法では、まず図２〜図８に示した工程と同様に、用意したｎ型の半導体基板１ａの上にｎ−型の第１半導体層２を積層し、第１半導体層２のおもて面側にデバイス構造３ａ〜３ｄを形成した後、裏面側を研削して薄化する。そして半導体基板１の下に、ｎ＋＋型の第２半導体層４を形成する。
次に図１８に示したように、裏面側で第２半導体層４の下面上にシリサイド用金属層（図２０中のシリサイド用金属層１２ａ参照。）をスパッタリングにより成膜する。第２変形例において使用されるシリサイド用金属層として採用される金属としては、シリサイドを形成する金属であることに加え、水素プラズマとの反応性も考慮される。具体的にはＮｉ、Ｔｉ、タングステン（Ｗ）、Ｍｏ、タンタル（Ｔａ）、等の遷移金属、又はＡｇのうち少なくとも１つを含む金属の単層膜、或いはそれらの金属を主成分として１つ以上含む合金膜が好ましい。遷移金属は、元素周期表の第３族元素から第１１族元素までの間に存在する金属元素である。
特にシリサイド用金属層としては、遷移金属のＮｉ、Ｔｉ、Ｔａ又はＷ、若しくはこれらの遷移金属を主成分として１つ以上含む合金膜がより好ましい。Ｎｉ、Ｔｉ、Ｔａ、Ｗは、他の金属に比べて材料コストが安く、かつ半導体層とのオーミックコンタクトを形成し易いため、実用性が高い点で有利である。
次に図２０に示すように、シリサイド用金属層１２ａを下部に有する半導体基板１を水素プラズマ雰囲気が形成されるチャンバー内に移動し、マイクロ波によって形成された水素プラズマ雰囲気にさらすことによって、シリサイド用金属層１２ａを発熱させる。このプラズマ処理工程において、水素プラズマ雰囲気を形成するマイクロ波としては、周波数２．４５ＧＨｚ、電力１ｋＷ程度の仕様が好適である。また水素の供給量については、チャンバー内圧力が１０Ｐａ以上、１００Ｐａ以下程度になるように調整されると、形成されるオーミックコンタクトの品質がより高められる。
プラズマ中でエネルギーを得た水素原子は水素ラジカルとなり、シリサイド用金属層１２ａの下面上で水素分子になる際に、熱エネルギーを放出する。放出された熱エネルギーによって第２半導体層４のシリサイド用金属層１２ａが接する部分が加熱され、シリサイド用金属層１２ａと第２半導体層４とが反応する。この反応によってシリサイド用金属層１２ａと第２半導体層４との界面に、オーミックコンタクト層として機能するシリサイド層１２が、厚みｔ３が２０ｎｍ以下に制御して形成される。
次に図１０〜図１１に示した工程と同様に、形成されたシリサイド層１２の上に裏面電極として金属電極膜５をスパッタリングにより成膜する。そして接着剤６を除去してサポート板７を剥離除去することによって、ＳｉＣ半導体装置として薄型のＳｉＣの縦型パワーＳＢＤ素子を得る。
第２変形例に係るＳｉＣ半導体装置の製造方法の効果については、図１７〜図１９に示した第２の実施の形態に係るＳｉＣ半導体装置の製造方法の場合と同様である。尚、第２変形例におけるプラズマ処理工程では、シリサイド用金属層１２ａが選択的に加熱されることから、必要に応じてシリサイド用金属層１２ａにパターンを形成することによって、シリサイド層１２をパターニングしてもよい。パターニングされたシリサイド層１２により、ＳｉＣ半導体装置の汎用性を高めることができる。
-第３の実施の形態-
第３の実施の形態に係るＳｉＣ半導体装置は、図２１に示すように、金属電極膜５側の第２半導体層４の表面が多結晶化領域４ｂとなっている点が、第１の実施の形態に係るＳｉＣ半導体装置と異なる。これにより、ＳｉＣ半導体装置下部の表面は多結晶と単結晶の界面となり、一様ではなくなるので、その後に形成する電極層との密着性を向上させることが可能である。このとき、第２半導体層４の多結晶化領域４ｂと金属電極膜５との間にさらにシリサイド層を設けてもよい。
この作製方法としては、第１の実施の形態に係るＳｉＣ半導体装置のイオン注入する工程（図６）において、半導体基板１の最表面にＳｉＣ半導体の固溶限界を超える量のイオンを注入すればよい。このようにすることで、第２半導体層４と同時に第２半導体層４の多結晶化領域４ｂを半導体基板１の裏面に形成することができる。ＳｉＣ結晶に対する固溶限界については、例えばＮの場合５×１０１９ｃｍ−３、Ｐの場合、５×１０２０ｃｍ−３程度である。
（その他の実施の形態）
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。例えば、第１及び第２の実施の形態ではデバイス構造３ａ〜３ｄとしてＳＢＤを用いる場合を説明したが、本発明はこれに限定されず、ＩＧＢＴやＭＯＳＦＥＴといったＭＯＳ構造等他のデバイス構造であっても効果に違いはない。
また第１〜第３の実施の形態では、オーミックコンタクトをなす高濃度の第２半導体層はｎ型であったが、第２半導体層の導電型はこれに限定されず、本発明ではｐ型であってもよい。ｐ型の不純物イオンとしては、Ａｌ、ボロン（Ｂ）、ベリリウム（Ｂｅ）等をそれぞれ単独或いは組み合わせて、低温状態でのイオン注入に採用できる。例えばＡｌ及びＢｅを組み合わせた場合、Ｂｅの拡散係数の方がＡｌより大きいので、所望の厚さや幅を有する高濃度のｐ型のイオン注入領域を形成し易い。そしてイオン注入領域の活性化深さを調節しながら活性化することによって、所定の濃度及び厚みを備えたｐ型のコレクタ層を裏面側に有するＩＧＢＴ等のＳｉＣ半導体装置を製造できると共に、裏面オーミックコンタクト中に析出する余剰カーボン量を抑制できる。
また比較例及び第２の実施の形態で説明したように、シリサイド層を具備させることによってＳｉＣの結晶状態を乱すことが可能であるが、ＳｉＣの結晶状態の乱れはＳｉＣに物理的衝撃を加えることによっても実現できる。よってオーミックコンタクトを構成する高濃度の半導体層及びシリサイド層、並びにＳｉＣへの物理的衝撃を加える方法を組み合わせてもよく、より高品質のオーミックコンタクトを備えたＳｉＣ半導体装置を実現できる。
また図１〜図２１で示したそれぞれの構造を組み合わせて本発明を構成してもよい。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１，１ａ 半導体基板
２ 第１半導体層
３ａ〜３ｄ デバイス構造
４ 第２半導体層
４ａ イオン注入領域
４ｂ 多結晶化領域
５ 金属電極膜
６ 接着剤
７ サポート板
８ シリサイド層
８ａ シリサイド用金属層
９ａ カーボン層
９ｂ１〜９ｂ３ クラスター状カーボン
９ｃ 析出カーボンの存在領域
１０ａ〜１０ｄ 保護膜
１１ シリサイド層
１１ａ シリサイド用金属層
１２ シリサイド層
１２ａ シリサイド用金属層
ｔ１，ｔ１ａ 第１半導体層及び第２半導体層間の厚み
ｔ２ 第２半導体層の厚み
ｔ３，ｔ３ａ，ｔ３ｘ シリサイド層の厚み

Claims (18)

  1. 炭化ケイ素の第１半導体層と、
    前記第１半導体層の上部に設けられたデバイス構造と、
    前記第１半導体層の下に設けられ、オーミックコンタクトをなす、前記第１半導体層より高不純物濃度の炭化ケイ素の第２半導体層と、
    前記第２半導体層の下に設けられた金属電極膜と、を備え、
    前記第２半導体層と前記金属電極膜との間に析出するカーボンの存在領域の厚みが１０ｎｍ以下である
    ことを特徴とする炭化ケイ素半導体装置。
  2. 前記第２半導体層の厚みは、０．０５μｍ以上、０．５μｍ以下であることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
  3. 前記第２半導体層のドーパントは窒素であることを特徴とする請求項１又は２に記載の炭化ケイ素半導体装置。
  4. 前記ドーパントの不純物濃度は、５×１０１８ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする請求項３に記載の炭化ケイ素半導体装置。
  5. 前記第２半導体層の前記金属電極膜側の面に、前記第２半導体層の多結晶領域が存在することを特徴とする請求項１に記載の炭化ケイ素半導体装置。
  6. 前記第１半導体層の上面から前記第２半導体層の下面までの間の厚みは、５０μｍ以下であることを特徴とする請求項１〜５のいずれか一項に記載の炭化ケイ素半導体装置。
  7. 前記第２半導体層と前記金属電極膜との間に、厚みが２０ｎｍ以下のシリサイド層を備えることを特徴とする請求項１〜６のいずれか一項に記載の炭化ケイ素半導体装置。
  8. 炭化ケイ素の半導体基板の上に第１半導体層を形成する工程と、
    前記第１半導体層の上部にデバイス構造を形成する工程と、
    前記半導体基板を薄化する工程と、
    薄化して露出した下面に対して不純物元素のイオンを注入する工程と、
    前記イオンの注入領域を活性化することにより、オーミックコンタクトをなす、前記第１半導体層より高不純物濃度の炭化ケイ素の第２半導体層を形成する工程と、
    前記第２半導体層の下面上に金属電極膜を形成する工程と、を含み、
    前記第２半導体層と前記金属電極膜との間に析出するカーボンの存在領域の厚みを１０ｎｍ以下とする
    ことを特徴とする炭化ケイ素半導体装置の製造方法。
  9. 前記半導体基板に、前記半導体基板の固溶限度を超える量の前記イオンを注入することを特徴とする請求項８に記載の炭化ケイ素半導体装置の製造方法。
  10. 前記薄化する処理は、前記第１半導体層の上面から前記第２半導体層の下面までの間の厚みが５０μｍ以下であるように行うことを特徴とする請求項８に記載の炭化ケイ素半導体装置の製造方法。
  11. 前記イオンを注入する工程は、前記炭化ケイ素半導体装置の温度を２００℃以下に維持し、
    前記イオンの不純物元素として窒素を用いることを特徴とする請求項８に記載の炭化ケイ素半導体装置の製造方法。
  12. 前記窒素イオンの不純物濃度は、５×１０１８ｃｍ−３以上、５×１０１９ｃｍ−３以下であることを特徴とする請求項１１に記載の炭化ケイ素半導体装置の製造方法。
  13. 前記イオンの注入領域を活性化する処理は、前記イオンが注入された下面に対してレーザー光の照射による活性化アニールを施すことによって行うことを特徴とする請求項８〜１２のいずれか一項に記載の炭化ケイ素半導体装置の製造方法。
  14. 前記レーザー光の波長は、１９０ｎｍ以上、３８８ｎｍ以下であることを特徴とする請求項１３に記載の炭化ケイ素半導体装置の製造方法。
  15. 前記薄化する工程の前に、製造プロセス中の最高温度より低い熱分解温度の有機物を含む保護膜を、前記デバイス構造の上に配置する工程を更に含み、
    前記保護膜が前記デバイス構造の上に配置された状態で、前記薄化する工程を行うことを特徴とする請求項８〜１４のいずれか一項に記載の炭化ケイ素半導体装置の製造方法。
  16. 前記第２半導体層の下にシリサイド用金属層を積層する工程と、
    前記シリサイド用金属層を加熱して、厚みが２０ｎｍ以下のシリサイド層を形成する工程と、を更に含むことを特徴とする請求項８〜１５のいずれか一項に記載の炭化ケイ素半導体装置の製造方法。
  17. 前記シリサイド用金属層を加熱する工程は、局所的なレーザーアニールによって行われることを特徴とする請求項１６に記載の炭化ケイ素半導体装置の製造方法。
  18. 前記シリサイド用金属層を加熱する工程は、水素プラズマ雰囲気中の水素ラジカルが放出する熱エネルギーによって行われることを特徴とする請求項１６に記載の炭化ケイ素半導体装置の製造方法。
JP2018102560A 2018-05-29 2018-05-29 炭化ケイ素半導体装置及びその製造方法 Active JP7135443B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018102560A JP7135443B2 (ja) 2018-05-29 2018-05-29 炭化ケイ素半導体装置及びその製造方法
US16/362,077 US11069779B2 (en) 2018-05-29 2019-03-22 Silicon carbide semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102560A JP7135443B2 (ja) 2018-05-29 2018-05-29 炭化ケイ素半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019207949A true JP2019207949A (ja) 2019-12-05
JP7135443B2 JP7135443B2 (ja) 2022-09-13

Family

ID=68694376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102560A Active JP7135443B2 (ja) 2018-05-29 2018-05-29 炭化ケイ素半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US11069779B2 (ja)
JP (1) JP7135443B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023009016A (ja) * 2021-07-06 2023-01-19 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド ウェハを薄化する方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525849A (ja) * 1998-09-16 2002-08-13 クリー インコーポレイテッド 縦型デバイスのための裏面オーミックコンタクトの低温形成
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法
JP2013222907A (ja) * 2012-04-18 2013-10-28 Fuji Electric Co Ltd 半導体デバイスの製造方法
JP2014146757A (ja) * 2013-01-30 2014-08-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2015103631A (ja) * 2013-11-22 2015-06-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015159436A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884644B1 (en) 1998-09-16 2005-04-26 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6803243B2 (en) 2001-03-15 2004-10-12 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6909119B2 (en) 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP5369762B2 (ja) 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
US20110233560A1 (en) * 2010-03-16 2011-09-29 Advanced Interconnect Materials, Llc Electrode for silicon carbide, silicon carbide semiconductor element, silicon carbide semiconductor device and method for forming electrode for silicon carbide
CN102859661B (zh) * 2010-04-14 2015-12-16 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2011258768A (ja) 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
WO2015122065A1 (ja) 2014-02-13 2015-08-20 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2015156381A1 (ja) * 2014-04-10 2015-10-15 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
JP6372881B2 (ja) 2014-08-28 2018-08-15 国立大学法人九州大学 不純物導入方法及び半導体素子の製造方法
DE102015120848B4 (de) * 2015-12-01 2017-10-26 Infineon Technologies Ag Herstellen einer Kontaktschicht auf einem Halbleiterkörper
US10847413B2 (en) * 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525849A (ja) * 1998-09-16 2002-08-13 クリー インコーポレイテッド 縦型デバイスのための裏面オーミックコンタクトの低温形成
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2013105881A (ja) * 2011-11-14 2013-05-30 Renesas Electronics Corp 半導体装置の製造方法
JP2013222907A (ja) * 2012-04-18 2013-10-28 Fuji Electric Co Ltd 半導体デバイスの製造方法
JP2014146757A (ja) * 2013-01-30 2014-08-14 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法
JP2015103631A (ja) * 2013-11-22 2015-06-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015159436A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023009016A (ja) * 2021-07-06 2023-01-19 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド ウェハを薄化する方法
JP7402929B2 (ja) 2021-07-06 2023-12-21 ファーウェイ デジタル パワー テクノロジーズ カンパニー リミテッド ウェハを薄化する方法

Also Published As

Publication number Publication date
JP7135443B2 (ja) 2022-09-13
US11069779B2 (en) 2021-07-20
US20190371893A1 (en) 2019-12-05

Similar Documents

Publication Publication Date Title
US8466474B2 (en) Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US9384981B2 (en) Method of manufacturing silicon carbide semiconductor device
JP2017199807A (ja) 炭化珪素半導体装置およびその製造方法
JP5737281B2 (ja) 半導体装置およびその製造方法、ならびに基板
JP2007019458A (ja) 半導体装置およびその製造方法
JP2013214657A (ja) 炭化珪素半導体装置およびその製造方法
JP2008205467A (ja) 低減されたオン抵抗を有するダイオード、および関連する製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2018098227A (ja) 半導体装置および半導体装置の製造方法
JP7135443B2 (ja) 炭化ケイ素半導体装置及びその製造方法
WO2015122065A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
JP5115735B2 (ja) 炭化珪素半導体基板とその製造方法
US10453687B2 (en) Method of manufacturing semiconductor device
US11784049B2 (en) Method for manufacturing a sic electronic device with reduced handling steps, and sic electronic device
JP2021177577A (ja) 半導体素子の製造方法及び半導体基板
TW200937631A (en) Semiconductor device and method for manufacturing semiconductor device
WO2012127748A1 (ja) 炭化珪素基板
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011100948A (ja) 半導体装置とその製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
WO2015163863A1 (en) Formation of ohmic contacts on wide band gap semiconductors
JP2023040706A (ja) 炭化珪素半導体装置の製造方法
JP2011134969A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R150 Certificate of patent or registration of utility model

Ref document number: 7135443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150