JP2019198198A

JP2019198198A - モータ制御装置

Info

Publication number: JP2019198198A
Application number: JP2018092247A
Authority: JP
Inventors: 謙治山下; Kenji Yamashita
Original assignee: Aisin Seiki Co Ltd
Current assignee: Aisin Corp
Priority date: 2018-05-11
Filing date: 2018-05-11
Publication date: 2019-11-14
Anticipated expiration: 2038-05-11
Also published as: US10715061B2; JP7031484B2; CN110474573A; US20190348932A1

Abstract

【課題】サージを抑制することが可能なモータ制御装置を提供する。【解決手段】モータ制御装置１は、インバータ３０をＰＷＭ制御するＰＷＭ制御部１０を備え、ＰＷＭ制御部１０は、通電期間における通電期間から非通電期間に移行する直前の第１の所定期間において、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に小さくするＳＷＥＥＰ制御を行うと共に、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方を、他のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を開状態にしている時に閉状態にする同期整流制御を行う。【選択図】図１

Description

本発明は、三相モータを駆動し、且つ、第１の電源ラインと当該第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置に関する。

従来、三相ブラシレスモータ（以下「三相モータ」とする）を駆動する際に、ＰＷＭ制御が利用されてきた。このＰＷＭ制御において、三相モータを流れる電流（モータ駆動電流）の大きさが急変すると、モータトルクも急変し、このモータトルクの急変に応じて騒音が発生することがあった。そこで、この騒音を抑制する技術が検討されてきた（例えば特許文献１）。

特許文献１に記載のモータ駆動装置では、ＰＷＭ信号によりＰＷＭ制御を行う際に、高インピーダンス状態から低インピーダンスの出力状態に切り替わる前の期間であって、高インピーダンス状態の区間の１／２未満である期間、及び低インピーダンスの出力状態から高インピーダンス状態に切り替わった後の期間であって高インピーダンス状態の区間の１／２未満である期間に、ＤＵＴＹ比をＳＷＥＥＰさせることにより、モータ駆動電流の変化を緩やかにし、静音化を行っている。

特開２００４−３２９５３号公報

特許文献１に記載の技術のように、高インピーダンス状態から低インピーダンスの出力状態に切り替わる前の期間や、低インピーダンスの出力状態から高インピーダンス状態に切り替わった後の期間に、ＤＵＴＹ比をＳＷＥＥＰする制御は、静音化に対する効果の他に、低インピーダンスの出力状態から高インピーダンス状態に切り替わった後に発生するサージを抑制する効果がある。一方、近年、静音化を行う方法として、従来の１２０度通電駆動から通電時間を延ばし、１５０度通電駆動や正弦波駆動に近づける方法が採用されている。しかしながら、センサレスで制御する三相モータにおいて、１２０度通電駆動から通電時間を長くすると、ロータの位置を検出する位置検出期間が短くなり、更に上記サージが大きくなり安定した制御を行うことができなくなる。ＤＵＴＹ比をＳＷＥＥＰする制御を用いることでサージを抑制することも可能であるが、三相モータの回転数によっては十分な効果を得られないこともある。

そこで、三相モータの回転数に拘らず、サージを抑制することが可能なモータ制御装置が求められる。

本発明に係るモータ制御装置の特徴構成は、三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置であって、前記ＰＷＭ制御部は、前記インバータをＰＷＭ制御して前記第１の電源ラインから前記三相モータへ通電する場合に前記３組のアーム部のうちの１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうちの一方を閉状態にする通電期間と、前記インバータをＰＷＭ制御して前記第１の電源ラインから前記三相モータへ通電する場合に前記１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の双方を開状態にする非通電期間とのうち、前記通電期間における前記通電期間から前記非通電期間に移行する直前の第１の所定期間において、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加する信号のオンＤＵＴＹを次第に小さくするＳＷＥＥＰ制御を行うと共に、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の他方を、前記第１の電源ラインから前記三相モータへ通電する前記ＰＷＭ制御中において前記ＳＷＥＥＰ制御が行われる前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を含むアーム部とは異なる他のアーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を開状態にしている時に閉状態にする同期整流制御を行う点にある。

このような特徴構成とすれば、ＳＷＥＥＰ制御と同期整流制御とを組み合わせて行う場合には、ＳＷＥＥＰ制御が行われるハイサイドスイッチング素子及びローサイドスイッチング素子の一方を開状態にしている時に、同期整流制御の対象のスイッチング素子を閉状態にするのではなく、ＳＷＥＥＰ制御が行われるハイサイドスイッチング素子及びローサイドスイッチング素子の一方を含むアーム部とは異なる他のアーム部のハイサイドスイッチング素子及びローサイドスイッチング素子の一方を開状態にしている時に、同期整流制御の対象のスイッチング素子を閉状態にすることになる。これにより、三相モータに意図しない電流が流れることを防止できるので、ＳＷＥＥＰ制御による静音化及びサージの抑制と共に、同期整流制御による発熱の抑制を実現することが可能となる。

また、前記ＰＷＭ制御部は、前記通電期間における前記非通電期間から前記通電期間に移行した直後の第２の所定期間において、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加する信号のオンＤＵＴＹを次第に大きくするＳＷＥＥＰ制御を行うと共に、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の他方を、前記他のアーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を開状態にしている時に閉状態にする同期整流制御を行うように構成すると好適である。

このような構成とすれば、ＳＷＥＥＰ制御による静音化及びサージの抑制の効果と、同期整流制御による発熱の抑制の効果とをより向上させることが可能となる。

また、前記ＰＷＭ制御部は、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうち、前記ハイサイドスイッチング素子をＰＷＭ制御するハイサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において、前記ローサイドスイッチング素子に対して前記ＳＷＥＥＰ制御を行っているときは、前記ハイサイドスイッチング素子に対する前記同期整流制御は行わないように構成すると好適である。

このような構成とすれば、ハイサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において意図しない電流を確実に生じないようにすることが可能となる。したがって、上述したＳＷＥＥＰ制御による効果と、同期整流制御による効果とをより高め易くできる。

あるいは、前記ＰＷＭ制御部は、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうち、前記ローサイドスイッチング素子をＰＷＭ制御するローサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において、前記ハイサイドスイッチング素子に対して前記ＳＷＥＥＰ制御を行っているときは、前記ローサイドスイッチング素子に対する前記同期整流制御は行わないように構成しても良い。

このような構成とすれば、ローサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において意図しない電流を確実に生じないようにすることが可能となる。したがって、上述したＳＷＥＥＰ制御による効果と、同期整流制御による効果とをより高め易くできる。

モータ制御装置の構成を模式的に示したブロック図である。ハイサイドＰＷＭ制御方式による１５０度通電駆動でＰＷＭ制御した場合の各部の波形を示す図である。同期整流制御について示した図である。相電流の電流波形である。

本発明に係るモータ制御装置は、三相モータの回転数に拘らず、サージを抑制する機能を備えて構成される。以下、本実施形態のモータ制御装置１について説明する。

図１は、モータ制御装置１の構成を模式的に示したブロック図である。モータ制御装置１は、ＰＷＭ制御部１０、ドライバ２０、インバータ３０、位置検出部４０を備えて構成される。

ＰＷＭ制御部１０は、ＰＷＭ信号を生成し、後述するインバータ３０をＰＷＭ制御する。ＰＷＭ信号によるＰＷＭ制御は、公知であるので説明は省略する。

ドライバ２０は、ＰＷＭ制御部１０とインバータ３０との間に設けられ、ＰＷＭ制御部１０により生成されたＰＷＭ信号が入力される。ドライバ２０は、入力されたＰＷＭ信号のドライブ能力を向上し、インバータ３０に出力する。

インバータ３０は、三相モータＭに流れる電流を制御して、三相モータＭを駆動する。本実施形態では、三相モータＭは図１に示されるようにスター結線により構成されたものを例に挙げるが、デルタ結線により構成されたものであっても良い。

また、インバータ３０は、第１の電源ライン２と当該第１の電源ライン２の電位より低い電位に接続される第２の電源ライン３との間で、直列に接続されたハイサイドスイッチング素子ＱＨとローサイドスイッチング素子ＱＬとを有するアーム部Ａを３組備えている。第１の電源ライン２とは、電源４に接続されるケーブルである。第１の電源ライン２の電位よりも低い電位に接続される第２の電源ライン３とは、電源４の出力電圧よりも低い電位が印加されたケーブルであり、本実施形態では接地されたケーブルが相当する。

本実施形態では、ハイサイドスイッチング素子ＱＨはＰ−ＭＯＳＦＥＴを用いて構成され、ローサイドスイッチング素子ＱＬはＮ−ＭＯＳＦＥＴを用いて構成される。ハイサイドスイッチング素子ＱＨは、ソース端子が第１の電源ライン２に接続され、ドレーン端子がローサイドスイッチング素子ＱＬのドレーン端子に接続される。ローサイドスイッチング素子ＱＬのソース端子は第２の電源ライン３に接続される。このように接続されたハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬでアーム部Ａを構成し、インバータ３０はこのアーム部Ａを３組備える。ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの夫々のゲート端子はドライバ２０と接続され、上述したドライブ能力が向上されたＰＷＭ信号が入力される。また、各アーム部Ａのハイサイドスイッチング素子ＱＨのドレーン端子は、三相モータＭが有する３つの端子に夫々接続される。

位置検出部４０は、三相モータＭに流れるモータ電流に基づいて、三相モータＭのロータ（図示せず）の位置を検出する。本実施形態では、位置検出部４０は、上述した各アーム部Ａのハイサイドスイッチング素子ＱＨのドレーン端子と三相モータＭが有する３つの端子の夫々とを接続するケーブルに、抵抗器Ｒを介して接続される。また、スター結線の中性点とも抵抗器Ｒを介して接続される。このような接続により、位置検出部４０はモータ電流を検出し、ロータの位置を検出（算定）することが可能となる。この検出については、公知であるので説明は省略する。位置検出部４０の検出結果は、ＰＷＭ制御部１０に伝達され、ＰＷＭ制御部１０はＰＷＭ制御に利用する。

次に、ＰＷＭ制御部１０によるサージ及び発熱の抑制について説明する。ＰＷＭ制御部１０は、通電期間と非通電期間とのうち、通電期間における通電期間から非通電期間に移行する直前の第１の所定期間において、当該通電期間から非通電期間に移行する直前のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に小さくするＳＷＥＥＰ制御を行う。

ここで、ＰＷＭ制御には、例えばハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうち、ハイサイドスイッチング素子ＱＨをＰＷＭ制御するハイサイドＰＷＭ制御方式や、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうち、ローサイドスイッチング素子ＱＬをＰＷＭ制御するローサイドＰＷＭ制御方式がある。

図２には、ハイサイドＰＷＭ制御方式による１５０度通電駆動でＰＷＭ制御した場合の各部の波形が示される。具体的には、図１におけるＵ点、Ｖ点、及びＷ点の夫々の電圧波形と、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの夫々の制御端子（図１の例ではゲート端子）に入力される制御信号とが示される。以下では夫々のアーム部Ａの各スイッチング素子を区別する必要がある場合には、Ｕ相のアーム部Ａのハイサイドスイッチング素子ＱＨをハイサイドスイッチング素子ＵＰとし、Ｕ相のアーム部Ａのローサイドスイッチング素子ＱＬをローサイドスイッチング素子ＵＮとして説明する。また、Ｖ相のアーム部Ａのハイサイドスイッチング素子ＱＨをハイサイドスイッチング素子ＶＰとし、Ｖ相のアーム部Ａのローサイドスイッチング素子ＱＬをローサイドスイッチング素子ＶＮとして説明する。更に、Ｗ相のアーム部Ａのハイサイドスイッチング素子ＱＨをハイサイドスイッチング素子ＷＰとし、Ｗ相のアーム部Ａのローサイドスイッチング素子ＱＬをローサイドスイッチング素子ＷＮとして説明する。

通電期間は、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合に３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が閉状態となる期間である。「インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合」とは、三相モータＭを運転するために三相モータＭの各相のコイルに対して電源４から第１の電源ライン２を介して電流を流す場合である。「ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が閉状態となる」とは、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が導通状態となることを意味する。

したがって、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合に３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が閉状態となる期間とは、具体的には、Ｕ相のアーム部Ａに着目した場合、本実施形態では図２において”Ｅ”で示されるように、時間ｔ１から時間ｔ２までの間のうち、１５度から３０度までの間、時間ｔ２から時間ｔ３までの間、時間ｔ３から時間ｔ４までの間、時間ｔ４から時間ｔ５までの間、時間ｔ５から時間ｔ６までの間、時間ｔ６から時間ｔ７までの間のうち、１５０度から１６５度までの間、時間ｔ７から時間ｔ８までの間のうち、１９５度から２１０度までの間、時間ｔ８から時間ｔ９までの間、時間ｔ９から時間ｔ１０までの間、時間ｔ１０から時間ｔ１１までの間、時間ｔ１１から時間ｔ１２までの間、時間ｔ１２から時間ｔ１３までの間のうち、３３０度から３４５度までの間が相当する。これらの期間は、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電するために、Ｕ相のアーム部Ａが有するハイサイドスイッチング素子ＵＰ及びローサイドスイッチング素子ＵＮのうちの一方が通電された状態であることから、通電期間と称される。

非通電期間は、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合に３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が開状態となる期間である。上述したように、「インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合」とは、三相モータＭを運転するために三相モータＭの各相のコイルに対して電源４から第１の電源ライン２を介して電流を流す場合である。「ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が開状態となる」とは、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が導通していない状態となることを意味する。

したがって、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合に３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの双方が開状態となる期間とは、具体的には、Ｕ相のアーム部Ａに着目した場合、本実施形態では図２において”Ｎ”で示されるように、時間ｔ１から時間ｔ２までの間のうち、０度から１５度までの間、時間ｔ６から時間ｔ７までの間のうち、１６５度から１８０度までの間、時間ｔ７から時間ｔ８までの間のうち、１８０度から１９５度までの間、時間ｔ１２から時間ｔ１３までの間のうち、３４５度から３６０度までの間が相当する。これらの期間は、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電するために、Ｕ相のアーム部Ａが有するハイサイドスイッチング素子ＵＰ及びローサイドスイッチング素子ＵＮの双方が通電されていない状態であることから、非通電期間と称される。

このような通電期間及び非通電期間は、Ｖ相のアーム部Ａ及びＷ相のアーム部Ａにおいても個別に設けられる。すなわち、Ｖ相のアーム部Ａにあっては、図２における時間ｔ１から時間ｔ２までの間、時間ｔ２から時間ｔ３までの間、時間ｔ３から時間ｔ４までの間、時間ｔ４から時間ｔ５までの間のうち、９０度から１０５度までの間、時間ｔ５から時間ｔ６までの間のうち、１３５度から１５０度までの間、時間ｔ６から時間ｔ７までの間、時間ｔ７から時間ｔ８までの間、時間ｔ８から時間ｔ９までの間、時間ｔ９から時間ｔ１０までの間、時間ｔ１０から時間ｔ１１までの間のうち、２７０度から２８５度までの間、時間ｔ１１から時間ｔ１２までの間のうち、３１５度から３３０度までの間、時間ｔ１２から時間ｔ１３までの間が通電期間に相当し、時間ｔ４から時間ｔ５までの間のうち、１０５度から１２０度までの間、時間ｔ５から時間ｔ６までの間のうち、１２０度から１３５度までの間、時間ｔ１０から時間ｔ１１までの間のうち、２８５度から３００度までの間、時間ｔ１１から時間ｔ１２までの間のうち、３００度から３１５度までの間が非通電期間に相当する。

また、Ｗ相のアーム部Ａにあっては、図２における時間ｔ１から時間ｔ２までの間、時間ｔ２から時間ｔ３までの間のうち、３０度から４５度までの間、時間ｔ３から時間ｔ４までの間のうち、７５度から９０度までの間、時間ｔ４から時間ｔ５までの間、時間ｔ５から時間ｔ６までの間、時間ｔ６から時間ｔ７までの間、時間ｔ７から時間ｔ８までの間、時間ｔ８から時間ｔ９までの間のうち、２１０度から２２５度までの間、時間ｔ９から時間ｔ１０までの間のうち、２５５度から２７０度までの間、時間ｔ１０から時間ｔ１１までの間、時間ｔ１１から時間ｔ１２までの間、時間ｔ１２から時間ｔ１３までの間が通電期間に相当し、時間ｔ２から時間ｔ３までの間のうち、４５度から６０度までの間、時間ｔ３から時間ｔ４までの間のうち、６０度から７５度までの間、時間ｔ８から時間ｔ９までの間のうち、２２５度から２４０度までの間、時間ｔ９から時間ｔ１０までの間のうち、２４０度から２５５度までの間が非通電期間に相当する。

「通電期間における通電期間から非通電期間に移行する直前の第１の所定期間」とは、Ｕ相のアーム部Ａに着目した場合には、時間ｔ６から時間ｔ７までの間にあっては時間ｔ６になった直後の期間であり、時間ｔ１２から時間ｔ１３までの間にあっては時間ｔ１２になった直後の期間である。また、Ｖ相のアーム部Ａに着目した場合には、時間ｔ４から時間ｔ５までの間にあっては時間ｔ４になった直後の期間であり、時間ｔ１０から時間ｔ１１までの間にあっては時間ｔ１０になった直後の期間である。更に、Ｗ相のアーム部Ａに着目した場合には、時間ｔ２から時間ｔ３までの間にあっては時間ｔ２になった直後の期間であり、時間ｔ８から時間ｔ９までの間にあっては時間ｔ８になった直後の期間である。本実施形態では、夫々の第１の所定期間は、第１の所定期間を含む期間の半分の長さに設定される（１５度分の長さに設定される）。

したがって、「アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に小さくするＳＷＥＥＰ制御」とは、上述した通電期間状態のうち、第１の所定期間を含む通電期間にあるアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を閉状態にする時間を次第に短くするような制御を意味する。なお、上述したように、本実施形態ではハイサイドスイッチング素子ＱＨはＰ−ＭＯＳＦＥＴを用いて構成され、ローサイドスイッチング素子ＱＬはＮ−ＭＯＳＦＥＴを用いて構成される。したがって、本実施形態では、ハイサイドスイッチング素子ＱＨに印加する信号のオンＤＵＴＹを次第に小さくする場合には、ハイサイドスイッチング素子ＱＨに印加する信号のローレベルの期間が次第に短くなるようにすることをいい、ローサイドスイッチング素子ＱＬに印加する信号のオンＤＵＴＹを次第に小さくする場合には、ローサイドスイッチング素子ＱＬに印加する信号のハイレベルの期間が次第に短くなるようにすることをいう。

ＰＷＭ制御部１０は、時間ｔ２から時間ｔ３までの間の第１の所定期間にあってはＷ相のアーム部Ａのハイサイドスイッチング素子ＷＰに印加する信号のローレベルの期間が次第に短くなるＳＷＥＥＰ制御を行い、時間ｔ４から時間ｔ５までの間の第１の所定期間にあってはＶ相のアーム部Ａのローサイドスイッチング素子ＶＮに印加する信号のハイレベルに期間が次第に短くなるＳＷＥＥＰ制御を行い、時間ｔ６から時間ｔ７までの間の第１の所定期間にあってはＵ相のアーム部Ａのハイサイドスイッチング素子ＵＰに印加する信号のローレベルの期間が次第に短くなるＳＷＥＥＰ制御を行い、時間ｔ８から時間ｔ９までの間の第１の所定期間にあってはＷ相のアーム部Ａのローサイドスイッチング素子ＷＮに印加する信号のハイレベルの期間が次第に短くなるＳＷＥＥＰ制御を行い、時間ｔ１０から時間ｔ１１までの間の第１の所定期間にあってはＶ相のアーム部Ａのハイサイドスイッチング素子ＶＰに印加する信号のローレベルの期間が次第に短くなるＳＷＥＥＰ制御を行い、時間ｔ１２から時間ｔ１３までの間の第１の所定期間にあってはＵ相のアーム部Ａのローサイドスイッチング素子ＵＮに印加する信号のハイレベルの期間が次第に短くなるＳＷＥＥＰ制御を行う。図２では、これらのＳＷＥＥＰ制御を行われる期間が”Ｉ”として示される。

また、ＰＷＭ制御部１０は、夫々の第１の所定期間において、アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方を、第１の電源ライン２から三相モータＭへ通電するＰＷＭ制御中においてＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を含むアーム部Ａとは異なる他のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を開状態にしている時に閉状態にする同期整流制御を行う。

「夫々の第１の所定期間」とは、上述したように夫々のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬに一方に対してＳＷＥＥＰ制御が行われる期間であり、「アーム部Ａ」とは、第１の所定期間においてＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が含まれるアーム部Ａが相当する。したがって、「夫々の第１の所定期間において、アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方」とは、第１の所定期間においてＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方と共に、アーム部Ａを構成する他方のスイッチング素子である。

「ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を含むアーム部Ａとは異なる他のアーム部Ａ」とは、３組のアーム部Ａのうち、ＳＷＥＥＰ制御が行われているスイッチング素子が含まれるアーム部Ａとは異なる他の２つのアーム部Ａであり、通電期間状態にあるアーム部Ａである。具体的には、Ｕ相のアーム部Ａのハイサイドスイッチング素子ＵＰ及びローサイドスイッチング素子ＵＮの一方に対してＳＷＥＥＰ制御が行われている場合には、Ｖ相のアーム部Ａ及びＷ相のアーム部Ａが相当し、Ｖ相のアーム部Ａのハイサイドスイッチング素子ＶＰ及びローサイドスイッチング素子ＶＮの一方に対してＳＷＥＥＰ制御が行われている場合には、Ｕ相のアーム部Ａ及びＷ相のアーム部Ａが相当し、Ｗ相のアーム部Ａのハイサイドスイッチング素子ＷＰ及びローサイドスイッチング素子ＷＮの一方に対してＳＷＥＥＰ制御が行われている場合には、Ｕ相のアーム部Ａ及びＶ相のアーム部Ａが相当する。

「他のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を開状態にしている時に閉状態にする同期整流制御を行う」とは、第１の電源ライン２から三相モータＭへ通電するためにインバータ３０に対して行われるＰＷＭ制御中において、他のアーム部Ａのスイッチング素子が開状態にされている時に、ＳＷＥＥＰ制御が行われているスイッチング素子が含まれるアーム部Ａの他方のスイッチング素子を閉状態にすることをいい、このような制御が同期整流制御と称される。

具体的には、時間ｔ２から時間ｔ３までの間の第１の所定期間にあっては、ＳＷＥＥＰ制御が行われるＷ相のハイサイドスイッチング素子ＷＰと共にアーム部Ａを構成するローサイドスイッチング素子ＷＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＵ相のアーム部Ａのハイサイドスイッチング素子ＵＰが開状態の時に閉状態にされる。また、時間ｔ６から時間ｔ７までの間の第１の所定期間にあっては、ＳＷＥＥＰ制御が行われるＵ相のハイサイドスイッチング素子ＵＰと共にアーム部Ａを構成するローサイドスイッチング素子ＵＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＶ相のアーム部Ａのハイサイドスイッチング素子ＶＰが開状態の時に閉状態にされる。また、時間ｔ１０から時間ｔ１１までの間の第１の所定期間にあっては、ＳＷＥＥＰ制御が行われるＶ相のハイサイドスイッチング素子ＶＰと共にアーム部Ａを構成するローサイドスイッチング素子ＶＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＷ相のアーム部Ａのハイサイドスイッチング素子ＷＰが開状態の時に閉状態にされる。これにより、各スイッチング素子が有するダイオードを介することなく、回生電流を回生することが可能となる。なお、図２では、これらの同期整流制御を行われる期間が”ＩＩ”として示される。

ここで、本実施形態では、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうち、ハイサイドスイッチング素子ＱＨをＰＷＭ制御するハイサイドＰＷＭ制御方式でＰＷＭ制御を行う場合を例に挙げている。すなわち、ハイサイドＰＷＭ制御方式とは、第１の電源ライン２から三相モータＭに通電する場合に、一つの通電期間内において夫々のアーム部Ａのハイサイドスイッチング素子ＱＨに対して周期的に変化する信号で開閉状態を切り替え、夫々のアーム部Ａのローサイドスイッチング素子ＱＬに対しては一つの通電期間内においては周期的に変化しない一定レベルの信号で閉状態にしておく方式をいう。

係る場合、ＰＷＭ制御部１０は、ローサイドスイッチング素子ＱＬに対してＳＷＥＥＰ制御を行っているときは、ハイサイドスイッチング素子ＱＨに対する同期整流制御は行わないように構成される。すなわち、時間ｔ４から時間ｔ５までの間の第１の所定期間にあってはＶ相のローサイドスイッチング素子ＶＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＶＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＶＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＶＰは開状態にされる。また、時間ｔ８から時間ｔ９までの間の第１の所定期間にあってはＷ相のローサイドスイッチング素子ＷＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＷＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＷＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＷＰは開状態にされる。また、時間ｔ１２から時間ｔ１３までの間の第１の所定期間にあってはＵ相のローサイドスイッチング素子ＵＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＵＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＵＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＵＰは開状態にされる。図２では、これらの同期整流制御が行われない期間が”ＩＩＩ”として示される。

更に、本実施形態では、ＰＷＭ制御部１０は、通電期間における非通電期間から通電期間に移行した直後の第２の所定期間において、当該非通電期間から通電期間に移行した直後のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に大きくするＳＷＥＥＰ制御を行う。

「通電期間における非通電期間から通電期間に移行した直後の第２の所定期間」とは、Ｕ相のアーム部Ａに着目した場合には、時間ｔ１から時間ｔ２までの間にあっては時間ｔ２になる直前の期間であり、時間ｔ７から時間ｔ８までの間にあっては時間ｔ８になる直前の期間である。また、Ｖ相のアーム部Ａに着目した場合には、時間ｔ５から時間ｔ６までの間にあっては時間ｔ６になる直前の期間であり、時間ｔ１１から時間ｔ１２までの間にあっては時間ｔ１２になる直前の期間である。更に、Ｗ相のアーム部Ａに着目した場合には、時間ｔ３から時間ｔ４までの間にあっては時間ｔ４になる直前の期間であり、時間ｔ９から時間ｔ１０までの間にあっては時間ｔ１０になる直前の期間である。本実施形態では、夫々の第２の所定期間は、第２の所定期間を含む期間の半分の長さに設定される（１５度分の長さに設定される）。

「アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に大きくする」とは、通電期間状態にあるアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を閉状態にする時間を次第に長くすることを意味する。したがって、本実施形態では、ハイサイドスイッチング素子ＱＨに印加する信号のオンＤＵＴＹを次第に大きくする場合には、ハイサイドスイッチング素子ＱＨに印加する信号のローレベルの期間が次第に長くなるようにすることをいい、ローサイドスイッチング素子ＱＬに印加する信号のオンＤＵＴＹを次第に大きくする場合には、ローサイドスイッチング素子ＱＬに印加する信号のハイレベルの期間が次第に長くなるようにすることをいう。

ＰＷＭ制御部１０は、時間ｔ１から時間ｔ２までの間の第２の所定期間にあってはＵ相のハイサイドスイッチング素子ＵＰに印加する信号のローレベルの期間が次第に長くなるＳＷＥＥＰ制御を行い、時間ｔ３から時間ｔ４までの間の第２の所定期間にあってはＷ相のローサイドスイッチング素子ＷＮに印加する信号のハイレベルに期間が次第に長くなるＳＷＥＥＰ制御を行い、時間ｔ５から時間ｔ６までの間の第２の所定期間にあってはＶ相のハイサイドスイッチング素子ＶＰに印加する信号のローレベルの期間が次第に長くなるＳＷＥＥＰ制御を行い、時間ｔ７から時間ｔ８までの間の第２の所定期間にあってはＵ相のローサイドスイッチング素子ＵＮに印加する信号のハイレベルの期間が次第に長くなるＳＷＥＥＰ制御を行い、時間ｔ９から時間ｔ１０までの間の第２の所定期間にあってはＷ相のハイサイドスイッチング素子ＷＰに印加する信号のローレベルの期間が次第に長くなるＳＷＥＥＰ制御を行い、時間ｔ１１から時間ｔ１２までの間の第２の所定期間にあってはＶ相のローサイドスイッチング素子ＶＮに印加する信号のハイレベルの期間が次第に長くなるＳＷＥＥＰ制御を行う。図２では、これらのＳＷＥＥＰ制御が行われる期間が”ＩＶ”として示される。

また、ＰＷＭ制御部１０は、夫々の第２の所定期間において、アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方を、他のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を開状態にしている時に閉状態にする同期整流制御を行う。

「夫々の第２の所定期間」とは、上述したように夫々のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬに一方に対してＳＷＥＥＰ制御が行われる期間であり、「アーム部Ａ」とは、第２の所定期間においてＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方が含まれるアーム部Ａが相当する。したがって、「夫々の第２の所定期間において、アーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方」とは、第２の所定期間においてＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうちの一方と共に、アーム部Ａを構成するスイッチング素子である。

具体的には、時間ｔ１から時間ｔ２までの間の第２の所定期間にあっては、ＳＷＥＥＰ制御が行われるＵ相のハイサイドスイッチング素子ＵＰと共にアーム部Ａを構成するローサイドスイッチング素子ＵＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＷ相のアーム部Ａのハイサイドスイッチング素子ＷＰが開状態の時に閉状態にされる。また、時間ｔ５から時間ｔ６までの間の第２の所定期間にあっては、ＳＷＥＥＰ制御が行われるＶ相のハイサイドスイッチング素子ＶＰと共にアーム部Ａを構成するローサイドスイッチング素子ＶＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＵ相のアーム部Ａのハイサイドスイッチング素子ＵＰが開状態の時に閉状態にされる。また、時間ｔ９から時間ｔ１０までの間の第２の所定期間にあっては、ＳＷＥＥＰ制御が行われるハイサイドスイッチング素子ＷＰと共にアーム部Ａを構成するＷ相のローサイドスイッチング素子ＷＮが、第１の電源ライン２から三相モータＭへ通電するためにＰＷＭ制御が行われるＶ相のアーム部Ａのハイサイドスイッチング素子ＶＰが開状態の時に閉状態にされる。これにより、各スイッチング素子が有するダイオードを介することなく、回生電流を回生することが可能となる。図２では、これらの同期整流制御が行われる期間が”Ｖ”として示される。

また、第２の所定期間にあっても、ＰＷＭ制御部１０は、ローサイドスイッチング素子ＱＬに対してＳＷＥＥＰ制御を行っているときは、ハイサイドスイッチング素子ＱＨに対する同期整流制御は行わないように構成される。すなわち、時間ｔ３から時間ｔ４までの間の第２の所定期間にあってはＷ相のローサイドスイッチング素子ＷＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＷＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＷＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＷＰは開状態にされる。また、時間ｔ７から時間ｔ８までの間の第２の所定期間にあってはＵ相のローサイドスイッチング素子ＵＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＵＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＵＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＵＰは開状態にされる。また、時間ｔ１１から時間ｔ１２までの間の第２の所定期間にあってはＶ相のローサイドスイッチング素子ＶＮに対してＳＷＥＥＰ制御が行われているので、ローサイドスイッチング素子ＶＮと共にアーム部Ａを構成するハイサイドスイッチング素子ＶＰに対する同期整流制御は行われず、ハイサイドスイッチング素子ＶＰは開状態にされる。図２では、これらの同期整流制御が行われない期間が”ＶＩ”として示される。

本実施形態では、ＰＷＭ制御部１０は、インバータ３０をＰＷＭ制御して第１の電源ライン２から三相モータＭへ通電する場合の通電期間において、３組のアーム部Ａのうちの１つのアーム部Ａが有するハイサイドスイッチング素子ＱＨが開状態にされた時に、当該ハイサイドスイッチング素子ＱＨと共にアーム部Ａを構成するローサイドスイッチング素子ＱＬが閉状態にする。

具体的には、時間ｔ２から時間ｔ６までの各通電期間にあってはＵ相のハイサイドスイッチング素子ＵＰが第１の電源ライン２から三相モータＭへ通電するために、ＰＷＭ制御が行われているので、ハイサイドスイッチング素子ＵＰが開状態にされた時に、ハイサイドスイッチング素子ＵＰと共にアーム部Ａを構成するローサイドスイッチング素子ＵＮが閉状態にされる。また、時間ｔ６から時間ｔ１０までの各通電期間にあってはＶ相のハイサイドスイッチング素子ＶＰが第１の電源ライン２から三相モータＭへ通電するために、ＰＷＭ制御が行われているので、ハイサイドスイッチング素子ＶＰが開状態にされた時に、ハイサイドスイッチング素子ＶＰと共にアーム部Ａを構成するローサイドスイッチング素子ＶＮが閉状態にされる。また、時間ｔ１から時間ｔ２まで通電期間及び時間ｔ１０から時間ｔ１３まで通電期間の各通電期間にあってはＷ相のハイサイドスイッチング素子ＷＰが第１の電源ライン２から三相モータＭへ通電するために、ＰＷＭ制御が行われているので、ハイサイドスイッチング素子ＷＰが開状態にされた時に、ハイサイドスイッチング素子ＷＰと共にアーム部Ａを構成するローサイドスイッチング素子ＷＮが閉状態にされる。これにより、各スイッチング素子が有するダイオードを介することなく、回生電流を回生することが可能となる。図２では、このようなＰＷＭ制御が行われている期間が”ＶＩＩ”として示され、これらの同期整流制御が行われる期間が”ＶＩＩＩ”として示される。

以上のように構成することで、図３の（ａ）に示されるように三相モータＭにＰＷＭ制御により通電した後、従来技術では（ｂ）のようにローサイドスイッチング素子ＱＬと並列に設けられたダイオードを介して回生電流が流れていたが、本モータ制御装置１では（ｃ）に示されるように、回生時にはローサイドスイッチング素子ＱＬを閉状態にすることにより回生電流がローサイドスイッチング素子ＱＬを流れるようにすることができる。上記ダイオードの順方向電圧に起因する電力損失に対して、ローサイドスイッチング素子ＱＬのオン抵抗に起因する電力損失の方が小さいため、回生時の発熱量を低減することが可能となる。

また、従来のモータ制御装置による制御では図４の（ａ）に示されるように、通電期間から非通電期間に切り替わった際の相電流に意図しない電流が重畳されていたが、本モータ制御装置１によれば（ｂ）に示されるように意図しない電流が重畳されることを防止できる。また、三相モータＭに意図しない電流が流れない（重畳されない）ので、当該電流に起因した三相モータＭの駆動による異音の発生を抑制できる。したがって、本モータ制御装置１によれば、三相モータＭの駆動時に、静音化することができる。

［その他の実施形態］
上記実施形態では、ハイサイドＰＷＭ制御方式による１５０度通電駆動でＰＷＭ制御した場合の各部の波形を例に挙げて説明したが、１５０度通電駆動のように通電期間が他の相とラップする通電方式に適用することが可能である。

上記実施形態では、ＰＷＭ制御部１０は、通電期間における非通電期間から通電期間に移行した直後の第２の所定期間において、当該通電期間から非通電期間に移行した直後のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方に印加する信号のオンＤＵＴＹを次第に大きくするＳＷＥＥＰ制御を行うと共に、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの他方を、他のアーム部Ａのハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬの一方を開状態にしている時に閉状態にする同期整流制御を行うとして説明したが、ＰＷＭ制御部１０は、当該第２の所定期間にあっては、ＳＷＥＥＰ制御も同期整流制御も行わないように構成することも可能である。

上記実施形態では、ＰＷＭ制御部１０は、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうち、ハイサイドスイッチング素子ＱＨをＰＷＭ制御するハイサイドＰＷＭ制御方式でＰＷＭ制御を行う場合を例に挙げて説明した。ＰＷＭ制御部１０は、ハイサイドスイッチング素子ＱＨ及びローサイドスイッチング素子ＱＬのうち、ローサイドスイッチング素子ＱＬをＰＷＭ制御するローサイドＰＷＭ制御方式でＰＷＭ制御を行う場合にも本発明を適用することが可能である。係る場合には、ＰＷＭ制御部１０は、ハイサイドスイッチング素子ＱＨに対してＳＷＥＥＰ制御を行っているときは、ローサイドスイッチング素子ＱＬに対する同期整流制御は行わないように構成すると良い。

本発明は、三相モータを駆動し、且つ、第１の電源ラインと当該第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置に用いることが可能である。

１：モータ制御装置
２：第１の電源ライン
３：第２の電源ライン
１０：ＰＷＭ制御部
３０：インバータ
Ａ：アーム部
Ｍ：三相モータ
ＱＨ：ハイサイドスイッチング素子
ＱＬ：ローサイドスイッチング素子

Claims

三相モータを駆動し、且つ、第１の電源ラインと前記第１の電源ラインの電位よりも低い電位に接続される第２の電源ラインとの間で、直列に接続されたハイサイドスイッチング素子とローサイドスイッチング素子とを有するアーム部を３組備えたインバータをＰＷＭ制御するＰＷＭ制御部を備えたモータ制御装置であって、
前記ＰＷＭ制御部は、前記インバータをＰＷＭ制御して前記第１の電源ラインから前記三相モータへ通電する場合に前記３組のアーム部のうちの１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうちの一方を閉状態にする通電期間と、前記インバータをＰＷＭ制御して前記第１の電源ラインから前記三相モータへ通電する場合に前記１つのアーム部が有する前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の双方を開状態にする非通電期間とのうち、前記通電期間における前記通電期間から前記非通電期間に移行する直前の第１の所定期間において、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加する信号のオンＤＵＴＹを次第に小さくするＳＷＥＥＰ制御を行うと共に、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の他方を、前記第１の電源ラインから前記三相モータへ通電する前記ＰＷＭ制御中において前記ＳＷＥＥＰ制御が行われる前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を含むアーム部とは異なる他のアーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を開状態にしている時に閉状態にする同期整流制御を行うモータ制御装置。
前記ＰＷＭ制御部は、前記通電期間における前記非通電期間から前記通電期間に移行した直後の第２の所定期間において、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方に印加する信号のオンＤＵＴＹを次第に大きくするＳＷＥＥＰ制御を行うと共に、前記アーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の他方を、前記他のアーム部の前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子の一方を開状態にしている時に閉状態にする同期整流制御を行う請求項１に記載のモータ制御装置。
前記ＰＷＭ制御部は、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうち、前記ハイサイドスイッチング素子をＰＷＭ制御するハイサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において、前記ローサイドスイッチング素子に対して前記ＳＷＥＥＰ制御を行っているときは、前記ハイサイドスイッチング素子に対する前記同期整流制御は行わない請求項１又は２に記載のモータ制御装置。
前記ＰＷＭ制御部は、前記ハイサイドスイッチング素子及び前記ローサイドスイッチング素子のうち、前記ローサイドスイッチング素子をＰＷＭ制御するローサイドＰＷＭ制御方式でＰＷＭ制御を行う場合において、前記ハイサイドスイッチング素子に対して前記ＳＷＥＥＰ制御を行っているときは、前記ローサイドスイッチング素子に対する前記同期整流制御は行わない請求項１又は２に記載のモータ制御装置。