JP2019153787A - スケジューラ、基板処理装置、及び基板搬送方法 - Google Patents

スケジューラ、基板処理装置、及び基板搬送方法 Download PDF

Info

Publication number
JP2019153787A
JP2019153787A JP2019036056A JP2019036056A JP2019153787A JP 2019153787 A JP2019153787 A JP 2019153787A JP 2019036056 A JP2019036056 A JP 2019036056A JP 2019036056 A JP2019036056 A JP 2019036056A JP 2019153787 A JP2019153787 A JP 2019153787A
Authority
JP
Japan
Prior art keywords
substrate
processing
unit
graph network
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019036056A
Other languages
English (en)
Other versions
JP2019153787A5 (ja
JP6995072B2 (ja
Inventor
宏司 野々部
Koji Nonobe
宏司 野々部
隆 三ツ谷
Takashi Mitsuya
隆 三ツ谷
竜也 小泉
Tatsuya Koizumi
竜也 小泉
邦夫 大石
Kunio Oishi
邦夫 大石
俊介 加賀谷
Shunsuke Kagaya
俊介 加賀谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Publication of JP2019153787A publication Critical patent/JP2019153787A/ja
Publication of JP2019153787A5 publication Critical patent/JP2019153787A5/ja
Application granted granted Critical
Publication of JP6995072B2 publication Critical patent/JP6995072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31281—Calculate optimum path for conveying workpieces
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32252—Scheduling production, machining, job shop
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36301—Optimisation of sequence of operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

【課題】基板搬送スケジュールのための計算量及び計算時間を削減する。【解決手段】基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置の前記制御部に内蔵され、基板搬送スケジュールを計算するスケジューラが提供される。このスケジューラは、基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、ノードへの最長経路長を計算するモデル化部と、最長経路長に基づいて基板搬送スケジュールを計算する計算部と、を有する。【選択図】図１５

Description

本発明は、スケジューラ、基板処理装置、及び基板搬送方法に関する。
基板処理装置には種々の構成のものが存在する。例えば、一般に、複数枚の基板を収容する基板収納容器と、複数の搬送機と、複数の処理部を有する基板処理装置が知られている。この基板処理装置では、複数枚の基板が基板収納容器から装置内に順次投入され、複数の搬送機により複数の処理部間を搬送されて並列的に処理され、処理後の基板が基板収納容器に回収される。また、複数の基板収納容器を有し、これらを交換可能とした基板処理装置も知られている。このような基板処理装置では、処理済の基板が装填された基板収納容器を未処理の基板が装填された基板収納容器に適宜交換することによって、連続的に基板処理装置の運転を行うことができる。
上記の基板処理装置の一例として、例えば、バンプ形成、ＴＳＶ形成、再配線めっきを行うめっき処理装置が知られている。このような基板処理装置では、厳しいプロセス制約条件（あるプロセスが開始してから次のプロセスを開始するまでの所定のプロセス時間間隔）を満たしながら、高いスループットを実現することが求められる。この厳しい要求を満たすため、めっき処理装置の基板搬送制御には最適な基板の搬送計画を立てる様々なスケジューリング手法が考えられてきた。このスケジューリング手法として、シミュレーション法を用いて基板搬送スケジュールを計算する基板処理装置が知られている（特許文献１）。
特許第５６２０６８０号
シミュレーション法を用いて基板搬送スケジュールを計算する場合、良好なスループットを得るために、予め与えられた処理条件及び制約条件に基づいて、スケジューリングに関連する多数のパラメータの組み合わせについてそれぞれシミュレーション計算を行うので、計算量が膨大となり、基板処理装置としての実際の運用には適さないという問題がある。この解決策として、設計時点において想定されるプロセスレシピ条件に対してスループット値が最大となるようなパラメータ設定を検索して、最適と想定されるパラメータ範囲を絞りこむことが考えられる。実際の基板処理実行時にはこれらの各々のパラメータに対して基板搬送シミュレーションを行い、スループットの評価値を計測し、その中から最大スループット値となるパラメータを選択する。このように、数多く存在するパラメータ群の中から最適と想定されるパラメータ範囲を事前に絞り込むことで、実際の運用時におけるシミュレーション計算時間を短縮させ、基板の処理開始に支障が出ないようにする必要がある。
しかしながら、装置に搭載したときのシミュレーション計算時間が実運用に支障のない計算時間に収まる範囲で、かつ最適と想定されるパラメータ範囲を予め用意するためには、長時間（例えば５時間）の事前の計算処理が必要となる。また、事前に用意された最適と想定されるパラメータ範囲は、想定されるプロセスレシピ条件に基づいて決定されたものであるので、想定されるプロセスレシピ以外の条件が与えられた場合や基板処理装置が故障等の非定常状態にある場合には、良好なスループットを達成することができないとい
う問題がある。
本発明は上述の点に鑑みてなされたものである。その目的は、基板搬送スケジュールのための計算量及び計算時間を削減し、あらゆる条件において良好なスループットを得ることである。
本発明の第１形態によれば、基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置の前記制御部に内蔵され、基板搬送スケジュールを計算するスケジューラが提供される。このスケジューラは、前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化部と、前記最長経路長に基づいて前記基板搬送スケジュールを計算する計算部と、を有する。前記モデル化部は、前記グラフ・ネットワークを作成する対象となる前記基板のうち所定枚数の前記基板を一単位として、前記基板の各々のグラフ・ネットワークを作成する。前記スケジューラは、作成された前記グラフ・ネットワークの一つを固定する。前記モデル化部は、前記グラフ・ネットワークを作成する対象となる前記基板のうち、前記グラフ・ネットワークが既に固定された前記基板を除いた所定枚数の前記基板を別の一単位として、該別の一単位の前記基板の各々のグラフ・ネットワークを作成して、前記固定されたグラフ・ネットワークに追加する。前記スケジューラは、追加された前記グラフ・ネットワークの一つを固定する。
この一形態によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化された各ノードへの最長経路長に基づいて計算される。したがって、従来多くの計算時間を要していたパラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減することができる。また、最適なスループットを得るためのパラメータ（処理条件）を予め制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。また、この一形態によれば、所定枚数を一単位（ミニバッチ）として基板についてのグラフ・ネットワークの作成及び最適化を行いながら、基板毎にグラフ・ネットワークが固定される。これにより、指定された全処理枚数について、グラフ・ネットワークを作成してから最適化する場合に比べ、効率的な搬送順序が得られやすく、かつ計算時間を低減することができる。また、基板毎にグラフ・ネットワークを追加作成することができるから、基板搬送の実行中に新たな基板が投入された場合であっても、対応可能となる。処理条件によってミニバッチの枚数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の第２形態によれば、第１形態において、スケジューラは、前記グラフ・ネットワークが作成された前記基板の前記処理の開始時刻を計算し、前記処理の開始時刻を固定する。
この一形態によれば、最長経路長の計算処理を低減することができる。
本発明の第３形態によれば、第２形態において、スケジューラは、前記別の一単位の前記基板のグラフ・ネットワークを前記固定されたグラフ・ネットワークに追加したときに、前記グラフ・ネットワークが固定された前記基板の前記処理の開始時刻が変化しなかった場合に、前記処理の開始時刻を固定する。
この一形態によれば、基板の各処理の開始時刻が所定期間に渡って変化が無かった場合は、各処理の開始時刻が固定される。これにより、指定された全処理枚数について、各動
作の処理開始時刻を可変な状態のままとする場合に比べ、最長経路長の計算処理を低減することができる。また、処理条件によって開始時刻固定判断数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の第４形態によれば、第１形態から第３形態のいずれかにおいて、前記モデル化部は、グラフ・ネットワークを作成する対象となる前記基板の全てのグラフ・ネットワークを作成する。
本発明の第５形態によれば、第１形態から第４形態のいずれかにおいて、スケジューラは、前記基板処理装置が非定常状態に移行したか否かを検知する検知部を有し、前記モデル化部は、前記基板処理装置が非定常状態に移行したことを前記検知部が検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行い、前記計算部は、前記非定常状態における前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算するように構成される。
この一形態によれば、基板処理装置が非定常状態に移行したときであっても、非定常状態における各ノードへの最長経路長に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。
本発明の第６形態によれば、第５形態において、前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、アノードホルダのメンテナンス時の状態、又は前記基板処理装置の稼働中に前記基板の処理が変更された場合を含む。
この一形態によれば、基板処理装置の故障のような突発的な非定常状態における適切な基板搬送スケジュールを計算することができる。また、基板ホルダ及びアノードホルダは、長時間使用されることにより洗浄や点検が必要になる場合があり、基板処理装置から取り出されて、もしくは基板処理装置内で定期的にメンテナンス（洗浄又は点検）される。この一形態によれば、メンテナンスのような定期的に発生する非定常状態においても、適切な基板搬送スケジュールを計算することができる。
本発明の第７形態によれば、第１形態から第６形態のいずれかのスケジューラを内蔵する前記制御部を備えた、基板処理装置が提供される。この基板処理装置において、前記制御部は、計算された前記基板搬送スケジュールに基づいて前記搬送部を制御するように構成される。
この一形態によれば、計算された基板搬送スケジュールに基づいて、基板を適切に搬送することができる。
本発明の第８形態によれば、基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置を用いた基板搬送方法が提供される。この基板搬送方法は、前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化工程と、前記最長経路長に基づいて基板搬送スケジュールを計算する計算工程と、前記基板搬送スケジュールに基づいて前記基板を搬送する工程と、を有する。前記計算工程は、前記グラフ・ネットワークを作成する対象となる前記基板のうち所定枚数の前記基板を一単位として、前記基板の各々のグラフ・ネットワークを作成する工程と、作成された前記グラフ・ネットワークの一つを固定する工程と、前記グラフ・ネットワークを作成する対象と
なる前記基板のうち、前記グラフ・ネットワークが既に固定された前記基板を除いた所定枚数の前記基板を別の一単位として、該別の一単位の前記基板の各々のグラフ・ネットワークを作成して、前記固定されたグラフ・ネットワークに追加する工程と、追加された前記グラフ・ネットワークの一つを固定する工程と、を含む。
この一形態によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化された各ノードへの最長経路長に基づいて計算される。したがって、従来多くの計算時間を要していたパラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減することができる。また、最適なスループットを得るためのパラメータ（処理条件）を予め制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。また、この一形態によれば、所定枚数を一単位（ミニバッチ）として基板についてのグラフ・ネットワークの作成及び最適化を行いながら、基板毎にグラフ・ネットワークが固定される。これにより、指定された全処理枚数について、グラフ・ネットワークを作成してから最適化する場合に比べ、効率的な搬送順序が得られやすく、かつ計算時間を低減することができる。また、基板毎にグラフ・ネットワークを追加作成することができるから、基板搬送の実行中に新たな基板が投入された場合であっても、対応可能となる。処理条件によってミニバッチの枚数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の第９形態によれば、第８形態の基板搬送方法において、前記計算工程は、前記グラフ・ネットワークが作成された前記基板の前記処理の開始時刻を計算する工程と、前記処理の開始時刻を固定する工程と、を含む。
この一形態によれば、最長経路長の計算処理を低減することができる。
本発明の第１０形態によれば、第９形態の基板搬送方法において、前記処理の開始時刻を固定する工程は、前記別の一単位の前記基板のグラフ・ネットワークを前記固定されたグラフ・ネットワークに追加したときに、前記グラフ・ネットワークが固定された前記基板の前記処理の開始時刻が変化しなかった場合に、前記処理の開始時刻を固定する。
この一形態によれば、基板の各処理の開始時刻が所定期間に渡って変化が無かった場合は、各処理の開始時刻が固定される。これにより、指定された全処理枚数について、各動作の処理開始時刻を可変な状態のままとする場合に比べ、最長経路長の計算処理を低減することができる。また、処理条件によって開始時刻固定判断数を任意に変えることで、計算時間の短い条件を選ぶことができる。
本発明の第１１形態によれば、第８形態から第１０形態のいずれかの基板搬送方法において、前記基板処理装置が非定常状態に移行したか否かを検知する工程を有し、前記モデル化工程は、前記基板処理装置が非定常状態に移行したことを検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、前記各ノードへの最長経路長の計算を行う工程を含み、前記計算工程は、前記非定常状態の前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算する工程を含む。
この一形態によれば、基板処理装置が非定常状態に移行したときであっても、その処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。
本発明の第１２形態によれば、第１１形態において、前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、アノードホルダのメンテナンス時の状態、又は前記基板処理装置の稼働中に前記基板の処理が変更された場合を含む。
本発明の実施形態に係るめっき処理装置の構成例を示す模式図である。 制御部の構成の一例を示すブロック図である。 図２に示した基板搬送制御スケジューラのブロック図である。 図３に示したモデル化部によりモデル化されたグラフ・ネットワークの一例を示す図である。 各ノードへの最長経路長を付記した図４に示したグラフ・ネットワーク図である。 図５に示したグラフ・ネットワーク図に、搬送機の競合を避けるためのエッジを追加した図である。 各ノードへの最長経路長を付記した図６に示したグラフ・ネットワーク図である。 基板搬送スケジュールの一部を示す図である。 基板搬送制御スケジューラに設定されるロードロボットの搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される搬送機の搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される搬送機の搬送処理時間の一例を示す図である。 基板搬送制御スケジューラに設定される制約条件の一例を示す図である。 基板搬送制御スケジューラに設定される全体レシピの一例を示す図である。 基板搬送制御スケジューラに設定されるプロセスレシピの一例を示す図である。 本実施形態に係る基板処理方法を示すフロー図である。 ステップＳ１０５のサブルーチンを示すフロー図である。 ステップＳ２０３のサブルーチンを示すフロー図である。 ステップＳ２０４のサブルーチンを示すフロー図である。 ステップＳ１０５のサブルーチンを示すフロー図である。 図１９に示したステップＳ５１０のサブルーチンを示すフロー図である。
以下、本発明の実施形態について図面を参照して説明する。以下で説明する図面において、同一の又は相当する構成要素には、同一の符号を付して重複した説明を省略する。本実施形態では、基板処理装置として半導体基板にめっき処理を行うめっき装置を例に説明するが、本発明に係る基板処理装置はこれに限らず、例えば、ガラス基板に対してＬＣＤ製造用の処理を行う基板処理装置等、各種の基板処理装置に適用できる。
図１は、本発明の実施形態に係るめっき処理装置の構成例を示す模式図である。本めっき処理装置１０は、ロードポート１１、ロードロボット１２、アライナ１３、スピンリンスドライヤ（ＳＲＤ）１４、フィキシングステーション１５ａ，１５ｂ、複数のストッカ１６を備えた基板ホルダ貯留領域２５、前水洗槽１７、前処理槽１８、水洗槽１９、粗乾燥槽（ブロー槽）２０、水洗槽２１、複数のめっき槽２２を備えためっき領域２６（めっき処理部の一例に相当する）、２台の搬送機２３，２４を有する。スピンリンスドライヤ１４、前水洗槽１７、前処理槽１８、水洗槽１９、ブロー槽２０、水洗槽２１、及びめっき槽２２は、基板に所定の処理を行う基板処理部として機能する。また、ロードロボット
１２及び搬送機２３，２４は、基板を搬送する搬送部として機能する。
図１において、矢印Ａは基板のロード移送行程を、矢印Ｂは基板のアンロードの移送行程を示す。ロードポート１１には複数枚の未処理基板及び複数枚の処理済基板を収納した基板収納容器（ＦＯＵＰ：Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）が載置されるようになっている。
このめっき処理装置１０において、ロードロボット１２はロードポート１１に載置された基板収納容器から未処理の基板を取り出し、アライナ１３に載置する。アライナ１３は、ノッチ、オリフラ（オリエンテーションフラット）等を基準に基板の位置決めを行う。次にロードロボット１２は基板をフィキシングステーション１５ａ，１５ｂに移送し、フィキシングステーション１５ａ，１５ｂは、ストッカ１６から取り出した基板ホルダに基板を装着する。このめっき処理装置１０は、２台のフィキシングステーション１５ａ，１５ｂでそれぞれの基板ホルダに基板を装着し、２つの基板ホルダを１組として搬送するように構成される。基板ホルダに装着された基板は搬送機２３により、前水洗槽１７に移送され前水洗槽１７で前水洗処理された後、前処理槽１８に移送される。前処理槽１８で前処理された基板は、更に水洗槽１９に移送され、水洗槽１９で水洗処理される。
水洗槽１９で水洗処理された基板は、搬送機２４でめっき領域２６のいずれかのめっき槽２２に移送され、めっき液に浸漬される。ここでめっき処理が施され基板に金属膜が形成される。金属膜が形成された基板は搬送機２４により水洗槽２１に移送され、水洗槽２１で水洗処理される。続いて、基板は、搬送機２４によりブロー槽２０に移送されて粗乾燥処理を施された後、搬送機２３によりフィキシングステーション１５ａ、１５ｂに移送され、基板ホルダから取り外される。基板ホルダから取り外された基板は、ロードロボット１２でスピンリンスドライヤ１４に移送され、洗浄・乾燥処理を施された後、ロードポート１１に載置されている基板収納容器の所定位置に収納される。
本実施形態に係るめっき処理装置１０は、便宜上、ロードポート１１とフィキシングステーション１５ａ，１５ｂとの間で基板を搬送するロードロボット１２（前段搬送部の一例に相当する）を含む装置前段部と、フィキシングステーション１５ａ，１５ｂとめっき領域２６との間で基板を搬送する搬送機２３，２４（後段搬送部の一例に相当する）を含む装置後段部とに分けられる。本実施形態に係るめっき処理装置１０においては、後述するように、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に計算する。
続いて、図１に示しためっき処理装置１０を制御する制御部について説明する。図２は、制御部の構成の一例を示すブロック図である。図１に示したロードロボット１２、搬送機２３、及び搬送機２４による矢印Ａに示す基板のロード移送行程の搬送制御、及び矢印Ｂに示す基板のアンロードの移送行程の搬送制御は、制御部の制御により行われる。
めっき処理装置１０の制御部は、装置コンピュータ３０と装置制御コントローラ３２を有する。装置コンピュータ３０は、主に計算やデータ処理等を行い、装置制御コントローラ３２は主に図１に示しためっき処理装置１０の各部を制御するように構成される。本実施形態では、装置コンピュータ３０と装置制御コントローラ３２とが別々に構成されるが、これに限らず、これらを一体の制御部として構成してもよい。
装置コンピュータ３０は、図示しない表示部に操作画面を表示させる操作画面アプリケーション３１と、基板搬送制御スケジュールを生成するための基板搬送制御スケジューラ４０と、を有する。装置コンピュータ３０は、この他、操作画面アプリケーション３１及び基板搬送制御スケジューラ４０を実現するために必要なＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒ
ｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、メモリ、ハードディスク等のハードウェアを有する。
装置制御コントローラ３２は、装置コンピュータ３０とネットワーク接続されており、装置コンピュータ３０から、基板搬送制御スケジューラ４０が生成した基板搬送制御スケジュールを受信するように構成される。装置制御コントローラ３２は、図１に示した搬送部及び基板処理部を含む動作機器５０と、入出力インターフェースを介して通信可能に接続される。装置制御コントローラ３２は、装置コンピュータ３０から受信した基板搬送制御スケジュールに従って、動作機器５０を制御する。
図３は、図２に示した基板搬送制御スケジューラ４０のブロック図である。図示のように、基板搬送制御スケジューラ４０は、モデル化部４１と、計算部４２と、検知部４３と、結合部４４とを有する。本実施形態に係る基板搬送制御スケジューラ４０は、基板搬送スケジュールを計算するために、後述するグラフ・ネットワーク理論を用いて、めっき処理装置１０の処理条件、処理時間、及び制約条件をノード及びエッジにモデル化する。ここで処理条件とは、処理の種類及び順序、並びに処理の優先度等を含む。処理時間とは、各プロセスの開始時間、搬送開始時間、プロセスに要する時間、及び搬送に要する時間等を含む。また、制約条件とは、ある処理の開始から次の処理を開始するまでにかかる時間を制約する条件等をいう。なお、スケジューラとは、外部から信号情報を受信し、これに基づいて基板搬送スケジュールを計算する一連の演算処理を行うためのソフトウェアが記録された記憶媒体を少なくとも有する演算処理装置のことをいう。なお、この基板搬送制御スケジューラ４０は、処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータ情報を記憶するための記憶部をさらに有し、この記憶部に保存された情報を参照しながら、上記の演算処理を行うように構成される。
モデル化部４１は、めっき処理装置１０の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジで表されるグラフ・ネットワークにモデル化し、各ノードへの最長経路長の計算を行う。計算部４２は、モデル化された各ノードへの最長経路長に基づいて基板搬送スケジュールを計算する。検知部４３は、図２に示した装置制御コントローラ３２からの信号を受信し、めっき処理装置１０が非定常状態に移行したか否かを検知する。ここで、非定常状態とは、例えば、めっき処理装置１０の故障時の状態、基板ホルダのメンテナンス時の状態、又はアノードホルダのメンテナンス時の状態等を含む。
また、本実施形態では、結合部４４は、装置前段部における前段側グラフ・ネットワークと、装置後段部における後段側グラフ・ネットワークとを別々に計算し、前段側グラフ・ネットワークと後段側グラフ・ネットワークとを結合して、めっき処理装置１０全体に係るグラフ・ネットワークを計算する。
次に、図３に示した基板搬送制御スケジューラ４０により基板搬送スケジュールを計算する具体例について説明する。図４は、図３に示したモデル化部４１によりモデル化されたグラフ・ネットワークの一例を示す図である。このグラフ・ネットワークは、説明のために簡素化されたものである。
このグラフ・ネットワークをモデル化するための前提を以下の通りとした。即ち、処理対象となる基板を保持した基板ホルダは２つ使用される。ここでは、それぞれの基板ホルダを第１基板ホルダ（Ｗａｆｅｒ Ｈｏｌｄｅｒ １）と第２基板ホルダ（Ｗａｆｅｒ Ｈｏｌｄｅｒ ２）と呼ぶ。この例におけるめっき処理装置１０は、４つのユニットＡ、ユニットＢ、ユニットＣ、ユニットＤを有し、２つの基板ホルダはそれぞれ別のユニットＡに収納された状態から処理が開始される。ユニットＢ，Ｃについては、基板ホルダは１
つしか存在できない。基板ホルダの各々には、図４においてノードとなる処理Ａ−Ｄが実施される。基板ホルダの各々に実施される処理Ａ−Ｄの考えられる順番はプロセスレシピに基づいて予め定められており、この順番は、図４に示されるエッジｅ１−ｅ１５の矢印で示される。処理Ａは、ユニットＡからの基板ホルダの取り出し処理である。処理Ｂは、ユニットＢからの基板ホルダの取り出し処理である。処理Ｃは、ユニットＣからの基板ホルダの取り出し処理である。処理Ａ，Ｂ，Ｃについてはそれぞれ、基板ホルダの取り出し、次のユニットへの移動、次のユニットへの収納の一連の処理を連続して実行するものとする。処理Ｄは、ユニットＤへの基板ホルダの収納処理である。処理Ａ−Ｃの取り出し処理時間は、それぞれ５秒とする。処理Ｄは、終了処理であり、取り出し処理時間は０である。基板ホルダの各々は、一つの搬送機により一つずつ搬送される。例えば、ユニットＢとユニットＣ間の搬送機の移動時間は３秒とする。ユニットＢ間、及びユニットＣ間の搬送機の移動時間は１秒とする。ユニットＢに収納された基板ホルダには、１５秒間の処理が行われ、ユニットＣに収納された基板ホルダには、１０秒間の処理が行われる。また、制約条件として、処理Ａが開始されてから処理Ｂが開始されるまでの時間を４０秒以内、処理Ｂが開始されてから処理Ｃが開始されるまでの時間を６０秒等とする。これらの前提条件の一覧を以下の表１に示す。
Figure 2019153787
図４に示すように、第１基板ホルダに関して処理Ａから処理Ｂへの所要時間は、ユニットＡからの取り出し処理時間である５秒と、ユニットＡからユニットＢへの搬送機の移動時間の５秒と、ユニットＢへの収納処理時間の５秒と、ユニットＢでのレシピ処理時間の１５秒とで、３０秒となる。よってエッジｅ１は３０秒となる。また、ユニットＡ，Ｂ間の処理の制約条件である４０秒が、エッジｅ４となる。ここでの制約条件は負数で表される。ユニットＢ，Ｃ間、ユニットＣ，Ｄ間についても同様である。第１基板ホルダに関して、処理Ｂから処理Ｃへの所要時間は、ユニットＢからの取り出し処理時間である５秒と、ユニットＢからユニットＣへの搬送機の移動時間３秒と、ユニットＣにおける収納処理時間である５秒と、ユニットＣでのレシピ処理時間の１０秒であり、エッジｅ２は２３秒となる。
続いて、第１基板ホルダに関して処理Ｃから処理Ｄへの所要時間は、ユニットＣからの取り出し処理時間である５秒と、ユニットＣからユニットＤへの搬送機の移動時間の２秒
と、ユニットＤへの収納処理時間の５秒で、１２秒となる。よってエッジｅ３は１２秒となる。第２基板ホルダに関して、処理Ａ−Ｄまでのそれぞれの所要時間は、第１基板ホルダと同様である。
第１基板ホルダの処理Ｂから第２基板ホルダの処理Ａへ移行する場合、第２基板ホルダが処理Ａ（ユニットＡから取り出し、ユニットＢへ移動、収納）を開始するためには、ユニットＢが空いている必要がある。このため、まず第１基板ホルダの処理Ｂが実行される必要がある。すなわちユニットＢからの取出し時間の５秒と、ユニットＢからユニットＣへの移動時間の３秒と、ユニットＣへの収納処理時間の５秒が必要となる。また、処理Ｂの最後はユニットＣで行われ、処理ＡがユニットＡで行われるので、搬送機がユニットＣからユニットＡへ移動する時間の７秒が必要となる。したがって、第１基板ホルダの処理Ｂから第２基板ホルダの処理Ａへの所要時間は、２０秒となる。よってエッジｅ１３は２０秒となる。エッジｅ１４についても同様に算出され、１６秒となる。エッジｅ１５はユニットＤのレシピ処理時間は０秒なので、ユニットＤからユニットＣまでの移動時間の２秒となる。
以上のようにして図３に示したモデル化部４１によって生成されたグラフ・ネットワーク図において、各ノードへの最長経路長を算出する。ここで、モデル化部４１は、最長経路長を算出するために、最短経路問題解決手法を用いる。具体的には、モデル化部４１は、各エッジの所要時間の値を正負反転し、ベルマン・フォード法等の公知の最短経路問題解決手法により、各ノードへの最短経路を算出する。ここでは、例えば第１基板ホルダの処理Ａから第１基板ホルダの処理Ｃへの最短経路は、第１基板ホルダの処理Ａ、第１基板ホルダの処理Ｂ、第１基板ホルダの処理Ｃを順次実施する場合が最短経路（値が最小）となり、その所要時間の値は「−５３」となる。モデル化部４１は、このようにして各ノードへの最短経路長の値を計算し、その値を再度正負反転する。この値が、各ノードへの最長経路長を示す値となる。この値は、各処理の実行可能な最速の処理開始時刻を示す。なお、ベルマン・フォード法の他、例えばダイクストラ法等を用いて、各ノードへの最長経路長を計算してもよい。
図５は、各ノードへの最長経路長を付記した図４に示したグラフ・ネットワーク図である。ここで、第１基板ホルダの処理Ｃの開始時刻５３秒と、第２基板ホルダの処理Ａの開始時刻５０秒について確認する。開始時刻の早い第２基板ホルダの処理Ａを開始すると、取出し処理の５秒と、ユニットＡからユニットＢへの移動処理の５秒と、ユニットＢへの収納処理の５秒が経過するまでは搬送機が使用できないため、第１基板ホルダの処理Ｃは実行できない。加えて、処理Ａの最後のユニットＢから処理Ｃの開始位置のユニットＣまでの移動時間の３秒を経過しないと第１基板ホルダの処理Ｃは開始できない。このように搬送機の競合を避けるため、図６に示すように新たに、例えばエッジｅ１６を追加する必要がある。このエッジｅ１６は上記から１８秒となる。図７はエッジｅ１６を加えた後で再度各ノードへの最長経路長を計算し、更新したグラフ・ネットワーク図である。なお、このエッジｅ１６に相当するエッジの向きは逆でも構わず、その場合、エッジ長は２０秒となる。
グラフ・ネットワーク図において、エッジの追加によって長さが正の閉路が生成される場合、実行不可能（制約条件を守れない）となるため、追加したエッジを削除し、別のエッジを追加する必要がある。図７の例では、第１基板ホルダの処理Ｂと、第２基板ホルダの処理Ａと、第１基板ホルダの処理Ｃの間で閉路が存在するが、長さの合計は２０＋１８−６０＝−２２となるので問題はない。
図７に示す各ノードへの最長経路長は、各処理の実行可能な最速の処理開始時刻を示す。したがって、最長経路長の値が示す時刻に各処理を実行すれば、スループットが高い基
板搬送処理を行うことができる。
計算部４２は、図７に示す最長経路長の値に基づいて、各基板ホルダを搬送するタイムテーブル、即ち基板搬送スケジュールを作成する。図８は、基板搬送スケジュールの一部を示す図である。基板搬送制御スケジューラ４０は、このようにして作成された基板搬送スケジュールを、図２に示した装置制御コントローラ３２に送信する。装置制御コントローラ３２は、この基板搬送スケジュールに基づいて、基板処理部及び搬送部を制御する。
このように、本実施形態に係る基板搬送制御スケジューラ４０によれば、基板搬送スケジュールが、グラフ・ネットワーク理論を用いてモデル化されたノード及びエッジに関して、各ノードへの最長経路長に基づいて計算される。したがって、パラメータ範囲の絞りこみのための事前の計算処理を行うことなく、基板搬送スケジュールを計算することができるので、計算量及び計算時間を低減することができる。また、最適なスループットを得るためのパラメータ（処理条件）を制限する必要もないので、想定されるプロセスレシピ以外の条件が与えられた場合でも良好なスループットを達成し得る基板搬送スケジュールを計算することができる。
次に、基板搬送制御スケジューラ４０に設定される、めっき処理装置１０の処理条件、処理時間、及び制約条件の具体例について説明する。図９は、基板搬送制御スケジューラ４０に設定されるロードロボット１２の搬送処理時間の一例を示す図である。この図には、一の基板収納容器（ＦＯＵＰ１）、他の基板収納容器（ＦＯＵＰ２）、及びスピンリンスドライヤ１４等の間で、ロードロボット１２が基板を搬送するために要する時間（秒）が例示される。例えば、ＦＯＵＰ１からＦＯＵＰ２にロードロボット１２が基板を搬送するには、１秒の処理時間を要する。図９に示すそれぞれの所要時間として、予め測定された値が基板搬送制御スケジューラ４０に設定される。
図１０は、基板搬送制御スケジューラ４０に設定される搬送機２３の搬送処理時間の一例を示す図であり、図１１は、基板搬送制御スケジューラ４０に設定される搬送機２４の搬送処理時間の一例を示す図である。図１０には、フィキシングステーション１５ａ，１５ｂ、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、及びブロー槽２０（Ｂｌｏｗ）等の間で、搬送機２３が基板を搬送するために要する時間（秒）が示される。また、図１１には、ブロー槽２０、一のめっき槽２２、及び他のめっき槽２２等の間で、搬送機２４が基板を搬送するために要する時間（秒）が示される。図９ないし図１１に示す各搬送部の移動所要時間は、処理時間として予め基板搬送制御スケジューラ４０に設定される。
続いて、基板搬送制御スケジューラ４０に設定される制約条件について説明する。図１２は、基板搬送制御スケジューラ４０に設定される制約条件の一例を示す図である。図示のように、この例では、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、一のめっき槽２２（Ｐｌａｔｉｎｇ Ａ）、及び他のめっき槽２２（Ｐｌａｔｉｎｇ Ｂ）等の制約条件（秒）が示される。図１２に示す制約条件に従えば、例えば、搬送機２３は、前処理が終了してから３０秒以内に前処理槽１８に収納された基板を取り出さなくてはならない。
次に、基板搬送制御スケジューラ４０に設定されるプロセスレシピ及びプロセス処理時間について説明する。図１３は、基板搬送制御スケジューラ４０に設定される全体レシピの一例を示す図である。図１３に示すように、基板搬送制御スケジューラ４０には、複数のプロセスレシピが設定される。図示の例では、レシピＩＤ「ＡＢＣ」と「ＸＹＺ」が設定されている。それぞれのレシピＩＤにおいては、ユニットレシピを選択することができる。図示の例ではレシピＩＤ「ＡＢＣ」において、前処理槽１８（Ｐｒｅｗｅｔ）におけ
る処理、他のめっき槽２２（Ｐｌａｔｉｎｇ Ｂ）における処理、ブロー槽２０（Ｂｌｏｗ）における処理、及びスピンリンスドライヤ１４（ＳＲＤ）における処理が、通常条件（ＳＴＤ：Ｓｔａｎｄａｒｄ）で行われるように設定されている。また、レシピＩＤ「ＸＹＺ」では、図示の各処理が試験条件（ＴＥＳＴ）で行われるように設定されている。
図１４は、基板搬送制御スケジューラ４０に設定されるプロセスレシピの一例を示す図である。図１４に示すように、前処理槽１８（Ｐｒｅｗｅｔ）、水洗槽１９（Ｐｒｅｓｏａｋ）、一のめっき槽２２（Ｐｌａｔｉｎｇ Ａ）、他のめっき槽２２（Ｐｌａｔｉｎｇ
Ｂ）、ブロー槽２０（Ｂｌｏｗ）、及びスピンリンスドライヤ１４（ＳＲＤ）における、通常条件（ＳＴＤ）と試験条件（ＴＥＳＴ）の処理時間がそれぞれ設定される。図１３に示した通常条件と試験条件は、図１４に示された処理時間に従う。
また、本実施形態では、基板搬送制御スケジューラ４０に設定されるプロセスレシピとして、基板毎に使用する処理槽の列及びサイドを指定するレシピを採用することもできる。具体的には、めっき処理装置１０では、図１に示したように、複数の処理槽が基板の搬送方向に沿って整列し、且つ基板の搬送方向に対して直交する方向に２つの処理槽が隣接するように配列されている。言い換えれば、めっき処理装置１０には、２つのサイドに沿って複数の処理槽が整列している。なお、ここでの処理槽とは、図１に示した前水洗槽１７、前処理槽１８、水洗槽１９、ブロー槽２０、水洗槽２１、又はめっき槽２２を含む。基板搬送制御スケジューラ４０には、これらの処理槽のうち、いずれの列の処理槽を使用するか、いずれのサイドの処理槽を使用するか、をプロセスレシピとして設定することができる。
同様に、本実施形態では、基板搬送制御スケジューラ４０に設定されるプロセスレシピとして、複数のめっき槽２２又は複数の基板ホルダをそれぞれグルーピングするレシピを採用することもできる。具体的には、複数のめっき槽２２を２以上のグループ（例えば、グループ１、グループ２等）にグルーピングすることができる。また、複数の基板ホルダを２以上のグループにグルーピングすることができる。めっき槽２２をグルーピングすることにより、例えばめっき槽２２のグループ１だけを使用するようなプロセスレシピを基板搬送制御スケジューラ４０に設定することができる。また、基板ホルダをグルーピングすることにより、例えばグループ１に属する基板ホルダとグループ２に属する基板ホルダとに、それぞれ異なる処理を行うプロセスレシピを基板搬送制御スケジューラ４０に設定することができる。
さらに、本実施形態では、基板搬送制御スケジューラ４０に設定されるプロセスレシピとして、複数のめっき槽２２において、２以上の異なる処理を行うレシピを採用することもできる。具体的には、例えば、第１の処理では比較的短い時間のめっき処理が第１基板に施され、第２の処理では比較的長い時間のめっき処理が第２基板に施される場合において、めっき処理装置１０では、第１の処理と第２の処理とをそれぞれのめっき槽２２において並列して行うことができる。本プロセスレシピによれば、比較的長い時間の第２の処理を第２基板に行っている間に、比較的短い時間の第１の処理を複数の第１基板に行うことができ、めっき処理装置１０のスループットを向上させることができる。
次に、本実施形態に係るめっき処理装置１０による基板処理方法について説明する。図１５は、本実施形態に係る基板処理方法を示すフロー図である。図１５に示すように、まず、オペレータは、めっき処理装置１０の装置コンピュータ３０が有する図示しない入力部を介して、図９から図１１に示した基板の搬送処理時間と、図１２に示した制約条件をめっき処理装置１０に設定する（ステップＳ１０１、ステップＳ１０２）。後述する非定常状態における処理時間及び制約条件は、故障の種類など非定常状態の状況に応じて、あらかじめめっき処理装置１０に規定されている。
続いて、新規ロット処理の命令、即ち新たな基板処理の命令があったか否かを判定する（ステップＳ１０３）。新規ロット処理の命令があったとき（ステップＳ１０３、ＹＥＳ）、図１３に示したプロセスレシピ（処理条件）のいずれかが選択され、処理が開始される（ステップＳ１０４）。なお、このプロセスレシピの選択は、オペレータが装置コンピュータ３０の入力部を介して入力してもよいし、装置コンピュータ３０とネットワーク接続された図示しないホストコンピュータから入力してもよい。
次に、基板搬送制御スケジューラ４０の計算部４２は、基板搬送スケジュールを計算する（ステップＳ１０５）。ステップＳ１０５の詳細なプロセスは後述する。ステップＳ１０５によって基板搬送スケジュール、即ちタイムテーブルが決定されると、装置制御コントローラ３２は、基板処理を実行する（ステップＳ１０６）。
基板処理の実行中に、めっき処理装置１０が非定常状態に移行したか否かを検知部４３が検知する（ステップＳ１０７）。ここで、非定常状態とは、めっき処理装置１０の故障時の状態、基板ホルダのメンテナンス時の状態、アノードホルダのメンテナンス時の状態、めっき処理装置１０の運転中に基板の処理が変更されたとき等を含む。めっき処理装置１０では、例えばめっき槽２２の整流器等が突発的に故障することがあり、この場合めっき槽２２の一つが使用不可になる。また、基板ホルダ及びアノードホルダは、長時間使用されることにより洗浄や点検が必要になる場合があり、めっき処理装置１０から取り出されて、もしくは基板処理装置内で定期的にメンテナンス（洗浄又は点検）される。この場合、使用可能な基板ホルダ及び基板ホルダの数が変更され、めっき処理装置１０のスループットに影響が出る。そこで、めっき処理装置１０が非定常状態に移行したと判定した場合（ステップＳ１０７、ＹＥＳ）、ステップＳ１０５に戻り、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを再び計算する。
より具体的に、非定常状態の例を説明する。まずは、めっき処理装置１０の故障時の状態の例を説明する。図１に示したフィキシングステーション１５ａ，１５ｂにおいて基板を基板ホルダに装着するとき、フィキシングステーション１５ａ，１５ｂでは、基板ホルダの接点が基板と適切に通電しているか否かを確認することができる。具体的には例えば、基板ホルダの接点に電圧を印加して、その抵抗値を監視することで、基板との通電を確認することができる。ここで、基板ホルダが基板と適切に通電していないことが判明した場合、検知部４３は、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。ここでの再計算では、例えば、適切に通電しなかった基板（ＮＧ基板）がロードポート１１に回収されるタイムテーブルが挿入される。また、例えば、ＮＧ基板の後続の処理のタイムテーブル、及びＮＧ基板に続いて処理される基板のタイムテーブルが削除され、当該後続の基板の処理のタイムテーブルが再構築される。
また、めっき処理装置１０の故障時の状態の例は、ロードロボット１２がロードポート１１から基板を取り出す際に、基板を吸着できなかった場合を含む。ロードロボット１２が例えば複数回の試行の結果、基板を吸着できなかったことが判明した場合、検知部４３は、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。ここでの再計算では、例えば、適切に吸着されなかった基板（ＮＧ基板）がロードポート１１に回収されるタイムテーブルが挿入される。また、例えば、ＮＧ基板の後続の処理のタイムテーブル、及びＮＧ基板に続いて処理される基板のタイムテーブルが削除され、当該後続の基板の処理のタイムテーブルが再構築される。
図１に示したフィキシングステーション１５ａ，１５ｂにおいて基板を基板ホルダから取り外すとき、フィキシングステーション１５ａ，１５ｂでは、基板ホルダの基板と接触するシールにリークが発生しているか否かを確認することができる。具体的には例えば、フィキシングステーション１５ａ，１５ｂは、基板ホルダのシールの外観を撮像して、めっき液が付着しているか否かに基づいて、リークの発生を確認することができる。即ち、めっき処理装置１０の故障時の状態は、基板ホルダにリークが発生した場合を含む。検知部４３は、基板ホルダにリークが発生したことを確認した場合、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。ここでの再計算では、例えば、リークが発生した基板ホルダ（ＮＧホルダ）に装着する予定であった基板がアライナ１３にロードされていた場合には、当該基板がロードポート１１に回収されるタイムテーブルが挿入される。また、例えば、ＮＧホルダに装着予定であった基板の処理のタイムテーブルが削除され、未処理の基板の処理のタイムテーブルが再構築される。なお、ＮＧホルダを使用禁止とする基板搬送スケジュールを再計算することもできる。
上述した、基板ホルダが基板と適切に通電していない場合、及び基板ホルダにリークが発生した場合において、基板がロードポート１１に回収されるタイムテーブルが挿入されると、めっき処理装置１０は、図示しない表示部から設定された回数に限り、基板を基板ホルダに再度ロードすることができる。具体的には、基板がロードポート１１に回収された後、装置コンピュータ３０から当該基板の再ロードの指示を装置制御コントローラ３２が受信した場合、装置制御コントローラ３２は、当該基板を後続の未処理の基板のロードの前に割り込ませる。即ち、めっき処理装置１０の故障時の状態は、基板ホルダ又は基板の不具合によりロードポート１１に回収された基板の割り込み処理が発生した場合を含む。検知部４３は、再ロードの指示を装置制御コントローラ３２が受信した場合、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。ここでの再計算では、例えば、再ロードの対象となる基板の処理のタイムテーブルが作成され、後続の未処理の基板の処理の前に挿入される。また、これに伴い、後続の未処理の基板のタイムテーブルが削除されて、後続の未処理の基板の処理のタイムテーブルが再構築される。
上述した、基板ホルダが基板と適切に通電していない場合において、基板を再度基板ホルダにロードした結果、基板ホルダと基板とが適切に通電されていないと判断される回数が設定された回数に達することがあり得る。このような場合等には、基板ホルダを使用しないことが好ましい。また、図１に示した各処理槽において何らかの故障が生じた場合も、当該処理槽を使用しないことが好ましい。そこで、本実施形態では、例えば図示しない表示部により、各処理槽のいずれか、又は基板ホルダに設定されたストッカ１６の使用が不可となる設定がされた場合、未処理の基板の処理のタイムテーブルを再計算することができる。即ち、めっき処理装置１０の故障時の状態は、基板ホルダ又は処理槽に不具合が発生した場合を含む。検知部４３は、基板ホルダ又は処理槽の使用不可の設定を受信した場合、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。なお、検知部４３は、図示しない表示部からの設定が無くとも、基板ホルダ又は処理槽の故障を検知した場合に自動的に非定常状態に移行したと判定してもよい。ここでの再計算により、故障が生じた基板ホルダ又は処理槽を使用しないタイムテーブルが作成される。
また、例えばフィキシングステーション１５ａ，１５ｂ等において故障が生じてめっき
処理装置１０が急停止することがあり得る。このような場合、処理中の基板は、各処理槽から戻ることができない。そこで、本実施形態では、めっき処理装置１０が停止後に再稼働するとき、各基板の処理のタイムテーブルを再計算することができる。即ち、めっき処理装置１０の故障時の状態は、めっき処理装置１０が停止後に再稼働する場合を含む。検知部４３は、めっき処理装置１０の停止後に図示しない表示部から再稼働する旨の入力を受信した場合、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。ここでの再計算により、例えば、処理中の基板が回収され、基板ホルダがストッカ１６に一端戻されるタイムテーブル、及び後続の未処理の基板の処理のタイムテーブルが作成される。
また、図１に示しためっき処理装置１０には、一台のスピンリンスドライヤ１４が設けられるが、スループットの向上のために複数台のスピンリンスドライヤ１４が設けられることがある。例えば、めっき処理装置１０に設けられた２台のスピンリンスドライヤ１４のうち、１台が故障等により使用できないことがあり得る。そこで、本実施形態では、複数台のスピンリンスドライヤ１４うちの一部のスピンリンスドライヤ１４が使用できなくなったとき、各基板の処理のタイムテーブルを再計算することができる。即ち、めっき処理装置１０の故障時の状態は、スピンリンスドライヤ１４が故障した場合を含む。検知部４３は、図示しない表示部から一部のスピンリンスドライヤ１４を使用不可とする旨の入力を受信した場合、めっき処理装置１０が非定常状態に移行したと判定し（ステップＳ１０７，ＹＥＳ）、非定常状態における処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールが再び計算される（ステップＳ１０５）。なお、検知部４３は、図示しない表示部からの入力が無くとも、基板ホルダ又は処理槽の故障を検知した場合に自動的に非定常状態に移行したと判定してもよい。ここでの再計算により、例えば、故障した一部のスピンリンスドライヤ１４を使用せず、残りのスピンリンスドライヤ１４で基板を処理するタイムテーブルが作成される。
本実施形態における非定常状態は、さらに、めっき処理装置１０の稼働中に基板の処理（ジョブ）が変更された場合を含む。具体的には、例えば図示しない操作部からの入力等により、めっき処理装置１０の稼働中に、処理対象の基板が追加された場合、当該追加された基板を含むタイムテーブルが再計算される。また、例えば図示しない操作部からの入力により、めっき処理装置１０の稼働中に、特定の基板に対する処理がキャンセルされた場合、当該基板及び後続の未処理の基板に設定されたタイムテーブルが削除され、後続の未処理の基板に対するタイムテーブルが再計算される。
めっき処理装置１０が非定常状態に移行していないと判定した場合（ステップＳ１０７、ＮＯ）、新規ロット内の全ての基板が処理されたか否かが判定される（ステップＳ１０８）。処理されるべき基板が残っている場合は（ステップＳ１０８、ＮＯ）、ステップＳ１０７に戻り、めっき処理装置１０が非定常状態に移行したか否かが検知される。新規ロット内の全ての基板が処理されると（ステップＳ１０８、ＹＥＳ）、新規ロットの処理を終了する（Ｓ１０９）。
図１５に示したステップＳ１０５の基板搬送スケジュールの具体的な計算手順の一例について説明する。図１６は、ステップＳ１０５のサブルーチンを示すフロー図である。図示のように、基板搬送スケジュールを計算するためには、まず、図９ないし図１１及び図１４に示した処理時間、図１２に示した制約条件、並びに図１３に示したプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０に取り込む（ステップＳ２０１）。なお、図１５のステップＳ１０７においてめっき処理装置１０が非定常状態に移行したことが検知された場合には、ステップＳ２０１においては、非定常状態のめっき処理装置１０の処理条件、処理時間、及び制約条件等のデータが基板搬送制御スケジューラ４０
に取り込まれる。
続いて、基板搬送制御スケジューラ４０は、まず指定された基板の処理枚数をｎ枚毎（ｎは１以上の任意の数字）のいくつかのミニバッチに分割する（ステップＳ２０２）。その後、基板搬送制御スケジューラ４０は、装置前段部のグラフ・ネットワークを計算する（ステップＳ２０３）。その後、基板搬送制御スケジューラ４０は、装置後段部のグラフ・ネットワークを計算する（ステップＳ２０４）。
結合部４４は、ステップＳ２０３で計算した装置前段部のグラフ・ネットワークと、ステップＳ２０４で計算した装置後段部のグラフ・ネットワークとを関係するノード間に対してエッジを追加することにより、装置全体としてのグラフ・ネットワークとして結合する（ステップＳ２０５）。次に、全ての指定処理枚数について計算が終了したか確認し、指定処理枚数に達していない場合（ステップＳ２０６、ＮＯ）、次のｎ枚分を追加し（ステップＳ２０７）、ステップＳ２０３の処理に戻る。指定処理枚数に達した場合（ステップＳ２０６、ＹＥＳ）、計算部４２は、この装置全体のグラフ・ネットワークの各ノードへの最長経路長に基づいて基板搬送スケジュールを計算し、基板搬送タイムテーブルとして、図２に示した装置制御コントローラ３２に送信する（ステップＳ２０８）。装置制御コントローラ３２は、この基板搬送タイムテーブルに基づいて、基板を搬送するように、めっき処理装置１０の搬送部を制御する。
続いて、図１６に示したステップＳ２０３の装置前段部の基板搬送スケジュールの具体的な計算手順について説明する。図１７は、ステップＳ２０３のサブルーチンを示すフロー図である。図示のように、装置前段部の基板搬送スケジュールを計算するためには、まず、装置前段部に関連する処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０に取り込む（ステップＳ３０１）。取り込んだこれらのデータから、装置前段部の搬送順序が作成される（ステップＳ３０２）。この搬送順序は、特にプロセスレシピ（処理条件）に基づいて作成される。
続いて、モデル化部４１が、処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、図４に示したような各基板ホルダに対応するグラフ・ネットワークを生成する（ステップＳ３０３）。図１６に示したステップＳ２０２で与えられたミニバッチ処理数の基板ホルダについてのグラフ・ネットワークが追加生成されると（ステップＳ３０４、Ｙｅｓ）、生成されたグラフ・ネットワークに基づいて、各ノードへの最長経路長を算出する（ステップＳ３０５）。
次に、図１８に示したステップＳ２０４の装置後段部の基板搬送スケジュールの具体的な計算手順について説明する。図１８は、ステップＳ２０４のサブルーチンを示すフロー図である。図示のように、装置後段部の基板搬送スケジュールを計算するためには、まず、装置後段部に関連する処理時間、制約条件、及びプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０が取得する（ステップＳ４０１）。取り込んだこれらのデータから、装置後段部の搬送順序が作成される（ステップ４０２）。この搬送順序は、特にプロセスレシピ（処理条件）に基づいて作成される。
続いて、モデル化部４１が、処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、図４に示したような各基板ホルダに対応するグラフ・ネットワークを生成する（ステップＳ４０３）。図１６に示したステップＳ２０２で与えられたミニバッチ処理数の基板ホルダについてのグラフ・ネットワークが追加生成されると（ステップＳ４０４、Ｙｅｓ）、生成されたグラフ・ネットワークに基づいて、各ノードへの最長経路長を算出する（ステップＳ４０５）。
図１６で説明したように、本実施形態では、装置前段部及び装置後段部の処理条件、処理時間、及び制約条件をそれぞれモデル化し、装置前段部における前段側基板搬送スケジュールと、装置後段部における後段側基板搬送スケジュールとを別々に計算する。このため、装置全体の基板搬送スケジュールを計算する場合に比べて、計算が単純化され、計算量及び計算時間を削減することができる。なお、装置前段部と装置後段部とをまとめて一度に基板搬送スケジュールを計算してもよい。
図１５に示したステップＳ１０５の基板搬送スケジュールの具体的な計算手順の他の例について説明する。図１９は、ステップＳ１０５のサブルーチンを示すフロー図である。図１９に示すフローでは、所定枚数の基板を一単位（ミニバッチ）としてグラフ・ネットワークを作成し、そのうちの１枚の基板のグラフ・ネットワークを固定する。続いて、次の一単位の基板に対するグラフ・ネットワークを、既に固定されたグラフ・ネットワークに追加作成して、さらに１枚の基板のグラフ・ネットワークを固定する。これにより２枚の基板のグラフ・ネットワークが固定される。これを順次繰り返し、指定された処理枚数分のグラフ・ネットワークを作成する。以下、図１９を参照して、詳細な処理を説明する。
図示のように、基板搬送スケジュールを計算するためには、まず、図９ないし図１１及び図１４に示した処理時間、図１２に示した制約条件、並びに図１３に示したプロセスレシピ（処理条件）等のデータを基板搬送制御スケジューラ４０に取り込む（ステップＳ５０１）。なお、図１５のステップＳ１０７においてめっき処理装置１０が非定常状態に移行したことが検知された場合には、ステップＳ５０１においては、非定常状態のめっき処理装置１０の処理条件、処理時間、及び制約条件等のデータが基板搬送制御スケジューラ４０に取り込まれる。
続いて、基板搬送制御スケジューラ４０は、グラフ・ネットワークを作成する対象となる基板の全数（指定処理枚数という）のうち、ミニバッチの基板処理枚数をｎとする（ステップＳ５０２）。言い換えれば、指定処理枚数のうち所定のｎ枚の基板を一単位とする。図示の例では、ｎの設定値として３が設定される。なお、ｎは１以上の任意の整数とすることができる。その後、基板搬送制御スケジューラ４０は、追加基板番号をｍとして、初期値を１とする（ステップＳ５０３）。ここで、追加基板番号とは、グラフ・ネットワークの作成対象となる基板を示すための変数である。次に、開始時刻固定判断数をｋとして、例えば設定値を１０とする（ステップＳ５０４）。なお、ｋは１以上の任意の整数とすることができる。
基板搬送制御スケジューラ４０は、「開始時刻変化なし連続カウント」として、基板ｍ毎にｎｃ［ｍ］を設定する（ステップＳ５０５）。例えば、ｍ＝１の基板にはｎｃ［１］が、ｍ＝２の基板にはｎｃ［２］が設定される。図示の例では、ｎｃ［ｍ］の初期値として０が設定される。基板搬送制御スケジューラ４０のモデル化部４１は、ｍ枚目から（ｍ＋ｎ−１）枚目までのグラフ・ネットワークを作成し、例えばクリティカルパスに基づく修正に局所探索法を用いた最適化を行う（ステップＳ５０６）。即ち、ｍが１、ｎが３の場合、基板搬送制御スケジューラ４０は、１枚目から３枚目までの基板に対するグラフ・ネットワークを作成し、これの最適化を行う。ステップＳ５０６では、これに加えてモデル化部４１により、図８に示したような各基板の各処理の開始時刻も計算される。
次に、基板搬送制御スケジューラ４０は、（ｍ＋ｎ−１）が指定処理枚数以上になったか否かを確認する（ステップＳ５０７）。即ち、基板搬送制御スケジューラ４０は、全ての指定処理枚数についてグラフ・ネットワークの作成が終了したか確認することになる。（ｍ＋ｎ−１）が指定処理枚数に達した場合（ステップＳ５０７、ＹＥＳ）、計算部４２は、この装置全体のグラフ・ネットワークの各ノードへの最長経路長に基づいて基板搬送
スケジュールを計算し、基板搬送タイムテーブルとして、図２に示した装置制御コントローラ３２に送信する（ステップＳ５１２）。装置制御コントローラ３２は、この基板搬送タイムテーブルに基づいて、基板を搬送するように、めっき処理装置１０の搬送部を制御する。
（ｍ＋ｎ−１）が指定処理枚数に達していない場合（ステップＳ５０７、ＮＯ）、１枚目からｍ枚目までの基板のグラフ・ネットワークが残され、（ｍ＋１）枚目から（ｍ＋ｎ−１）枚目までの基板のグラフ・ネットワークが削除される（ステップＳ５０８）。例えば、ｍが１、ｎが３の場合、１枚目の基板のグラフ・ネットワークは残され、２枚目から３枚目までの基板に対するグラフ・ネットワークが削除される。次に、１枚目からｍ枚目までのグラフ・ネットワークを固定する（ステップＳ５０９）。即ち、ｍが１の場合、１枚目の基板のグラフ・ネットワークのみが固定される。ここで、グラフ・ネットワークの固定とは、例えば、図４から図７に示したようなノード、ノードに接続されるエッジ、及び当該エッジの長さが不変にされることを意味する。
続いて、基板搬送制御スケジューラ４０は、ステップＳ５０６で計算された基板への処理の開始時刻の固定処理を行う（Ｓ５１０）。この処理開始時刻固定処理については、後に詳述する。処理開始時刻固定処理が完了した後、次の基板の計算を行うため、ｍに１を加算し（ステップＳ５１１）、ステップＳ５０６に戻る。
ステップＳ５０６では、１が加算されたｍ枚目から（ｍ＋ｎ−１）枚目までのグラフ・ネットワークの追加作成、最適化、開始時刻計算が行われる。例えば、ｍが２、ｎが３の場合は、２枚目から４枚目までのグラフ・ネットワークが１枚目の基板のグラフ・ネットワークに追加作成され、最適化され、開始時刻の計算が行われる。即ち、２回目以降のステップＳ５０６では、グラフ・ネットワークが既に固定された基板を除く残りの基板のうち、ｎ枚の基板を別の一単位として、この一単位の基板の各々のグラフ・ネットワークが作成されて、既に固定されたグラフ・ネットワークに追加される。このように、２回目以降のステップ５０６では、既に固定された１から（ｍ−１）枚目までの基板のグラフ・ネットワークに対して、ｍ枚目から（ｍ＋ｎ−１）枚目までの基板のグラフ・ネットワークが追加されることになる。このとき、１から（ｍ−１）枚目までの基板のグラフ・ネットワークにｍ枚目から（ｍ＋ｎ−１）枚目までのグラフ・ネットワークを追加することにより、１から（ｍ−１）枚目までの基板のグラフ・ネットワークにおけるクリティカルパスが変化し得る。この場合、１から（ｍ−１）枚目までの基板のグラフ・ネットワークにおける各処理の開始時刻が変化し得る。
続いて、（ｍ＋ｎ−１）が指定処理枚数に到達していなければ（Ｓ５０７、Ｎｏ）、ステップＳ５０８からステップＳ５１１の処理が繰り返される。ステップＳ５０８及びステップＳ５０９においてｍが２、ｎが３の場合は、１枚目から２枚目までの基板のグラフ・ネットワークが固定され、３枚目から４枚目までの基板のグラフ・ネットワークが削除される。言い換えれば、既に固定されている１枚の基板のグラフ・ネットワークに加え、グラフ・ネットワークが追加された３枚の基板のうちの１枚の基板のグラフ・ネットワークが固定される。したがって、ステップＳ５０８からステップＳ５１１を繰り返すことによって、１枚の基板のグラフ・ネットワークが、既に固定されているグラフ・ネットワークに順次追加されることになる。
図１９に示すように、この例では、所定枚数を一単位（ミニバッチ）として基板についてのグラフ・ネットワークの作成及び最適化を行いながら、基板毎にグラフ・ネットワークを固定していく。これにより、効率的な搬送順序が得られやすく、かつ計算時間を低減することができる。また、基板毎にグラフ・ネットワークを追加作成することができるから、基板搬送の実行中に新たな基板が投入された場合であっても、対応可能となる。
図２０は、図１９に示したステップＳ５１０のサブルーチンを示すフロー図である。図２０に示すフローでは、図１９のステップＳ５０６において、グラフ・ネットワークが作成され、各処理の開始時刻が計算された１枚目から（ｍ＋ｎ−１）枚目までの基板について、各処理の開始時刻を固定する処理が行われる。以下、詳細に説明する。
図２０に示すように、基板搬送制御スケジューラ４０は、内部演算用基板番号をｐとして、これに初期値として１を設定する（ステップＳ６０１）。なお、内部演算用基板番号とは、処理開始時刻固定処理の対象となる基板を示すための変数である。続いて、基板搬送制御スケジューラ４０は、基板ｐに関する全ての処理の開始時刻について変化があるか否かを判断する（ステップＳ６０２）。具体的には、基板搬送制御スケジューラ４０は、図１９のステップＳ５０６が複数回繰り返された場合に、直近のステップＳ５０６で計算された各処理の開始時刻が、その直前のステップＳ５０６で計算された各処理の開始時刻から変化したか否かを判断する。言い換えれば、図１９のステップＳ５０９において固定されたグラフ・ネットワークに対してステップＳ５０６で作成したグラフ・ネットワークを追加したときに、既にグラフ・ネットワークが固定された基板の処理の開始時刻が変化したか否かが判断される。
ステップＳ６０２において、各処理の開始時刻に変化があったと判断された場合（ステップＳ６０２，Ｎｏ）、基板搬送制御スケジューラ４０は、ｎｃ［ｐ］を０にして（ステップS６０３）、ステップＳ６０７に続く。なお、ステップＳ６０２の判断において、ステップＳ５０６が過去に一度しか実施されていない場合には、各処理の開始時刻に変化があったものとみなして（ステップＳ６０２，Ｎｏ）、ｎｃ［ｐ］を０にする（ステップＳ６０３）。
一方で、ステップＳ６０２において、各処理の開始時刻に変化がなかったと判断された場合（ステップＳ６０２，Ｙｅｓ）、基板搬送制御スケジューラ４０は、ｎｃ［ｐ］に１を加算する（ステップS６０４）。続いて、基板搬送制御スケジューラ４０は、ｎｃ［ｐ］と開始時刻固定判断数ｋとを比較し、ｎｃ［ｐ］がｋ以上か否かを判断する（ステップＳ６０５）。即ち、ステップＳ６０５の処理は、図１９のステップＳ５０６の処理によって算出された基板ｐに関する各処理の開始時刻の信頼性の程度を確認する処理であるということもできる。ｎｃ［ｐ］がｋに達していない場合は（ステップＳ６０５，Ｎｏ）、ステップＳ６０７に進む。ｎｃ［ｐ］がｋに達している場合は（ステップＳ６０５，Ｙｅｓ）、基板ｐの各処理の開始時刻が固定される（Ｓ６０６）。
続いて、基板搬送制御スケジューラ４０は、ｐの値が（ｍ＋ｎ−１）以上か否かを判断する（ステップＳ６０７）。即ち、ステップＳ６０７の処理では、図１９のステップＳ５０６からステップＳ５０９においてグラフ・ネットワークが作成された全ての基板に対してステップＳ６０２からステップＳ６０６の処理が行われたか否かを判断している。ｐの値が（ｍ＋ｎ−１）未満である判断された場合（ステップＳ６０７，Ｎｏ）、ｐに１を加算して（ステップＳ６０８）、ステップＳ６０２からステップＳ６０６の処理が繰り返される。
一方で、ｐの値が（ｍ＋ｎ−１）以上である判断された場合（ステップＳ６０７，Ｙｅｓ）、１から（ｍ＋ｎ−１）までの基板の各処理の開始時刻を、基板搬送制御スケジューラ４０の図示しない記憶部に保存する（ステップＳ６０９）。
図２０で説明したように、基板ｐの各処理の開始時刻が所定期間に渡って変化が無かった場合は、各処理の開始時刻が固定される。これにより、最長経路長の計算処理を低減することができる。
また、本実施形態によれば、図１５に示したように、めっき処理装置１０が非定常状態に移行したときであっても、その処理条件、処理時間、及び制約条件に基づいて基板搬送スケジュールを計算するので、非定常状態において適切な基板搬送スケジュールを計算することができる。具体的には、めっき処理装置１０の故障のような突発的な非定常状態において適切な基板搬送スケジュールを計算することができる。また、基板ホルダ及びアノードホルダのメンテナンスのような定期的に発生する非定常状態においても、適切な基板搬送スケジュールを計算することができる。
以上、本発明の実施形態について説明したが、上述した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることはもちろんである。また、上述した課題の少なくとも一部を解決できる範囲、または、効果の少なくとも一部を奏する範囲において、特許請求の範囲及び明細書に記載された各構成要素の任意の組み合わせ、又は省略が可能である。
１０…めっき処理装置
１１…ロードポート
１２…ロードロボット
１４…スピンリンスドライヤ
１５ａ、１５ｂ…フィキシングステーション
２３…搬送機
２４…搬送機
２６…めっき領域
３０…装置コンピュータ
３１…操作画面アプリケーション
３２…装置制御コントローラ
４０…基板搬送制御スケジューラ
４１…モデル化部
４２…計算部
４３…検知部
４４…結合部

Claims (12)

  1. 基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置の前記制御部に内蔵され、基板搬送スケジュールを計算するスケジューラであって、
    前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化部と、
    前記最長経路長に基づいて前記基板搬送スケジュールを計算する計算部と、を有し、
    前記モデル化部は、前記グラフ・ネットワークを作成する対象となる前記基板のうち所定枚数の前記基板を一単位として、前記基板の各々のグラフ・ネットワークを作成し、
    前記スケジューラは、作成された前記グラフ・ネットワークの一つを固定し、
    前記モデル化部は、前記グラフ・ネットワークを作成する対象となる前記基板のうち、前記グラフ・ネットワークが既に固定された前記基板を除いた所定枚数の前記基板を別の一単位として、該別の一単位の前記基板の各々のグラフ・ネットワークを作成して、前記固定されたグラフ・ネットワークに追加し、
    前記スケジューラは、追加された前記グラフ・ネットワークの一つを固定する、スケジューラ。
  2. 請求項１に記載されたスケジューラにおいて、
    前記グラフ・ネットワークが作成された前記基板の前記処理の開始時刻を計算し、
    前記処理の開始時刻を固定する、スケジューラ。
  3. 請求項２に記載されたスケジューラにおいて、
    前記別の一単位の前記基板のグラフ・ネットワークを前記固定されたグラフ・ネットワークに追加したときに、前記グラフ・ネットワークが固定された前記基板の前記処理の開始時刻が変化しなかった場合に、前記処理の開始時刻を固定する、スケジューラ。
  4. 請求項１から３のいずれか一項に記載されたスケジューラにおいて、
    前記モデル化部は、グラフ・ネットワークを作成する対象となる前記基板の全てのグラフ・ネットワークを作成する、スケジューラ。
  5. 請求項１から４のいずれか一項に記載されたスケジューラにおいて、
    前記基板処理装置が非定常状態に移行したか否かを検知する検知部を有し、
    前記モデル化部は、前記基板処理装置が非定常状態に移行したことを前記検知部が検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行い、
    前記計算部は、前記非定常状態における前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算するように構成される、スケジューラ。
  6. 請求項５に記載されたスケジューラにおいて、
    前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、アノードホルダのメンテナンス時の状態、又は前記基板処理装置の稼働中に前記基板の処理が変更された場合を含む、スケジューラ。
  7. 請求項１から６のいずれか一項に記載されたスケジューラを内蔵する前記制御部を備えた、基板処理装置であって、
    前記制御部は、計算された前記基板搬送スケジュールに基づいて前記搬送部を制御するように構成される、基板処理装置。
  8. 基板の処理を行う複数の基板処理部と、前記基板を搬送する搬送部と、前記搬送部と前記基板処理部を制御する制御部を備えた基板処理装置を用いた基板搬送方法であって、
    前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、各ノードへの最長経路長の計算を行うモデル化工程と、
    前記最長経路長に基づいて基板搬送スケジュールを計算する計算工程と、
    前記基板搬送スケジュールに基づいて前記基板を搬送する工程と、を有し、
    前記計算工程は、
    前記グラフ・ネットワークを作成する対象となる前記基板のうち所定枚数の前記基板を一単位として、前記基板の各々のグラフ・ネットワークを作成する工程と、
    作成された前記グラフ・ネットワークの一つを固定する工程と、
    前記グラフ・ネットワークを作成する対象となる前記基板のうち、前記グラフ・ネットワークが既に固定された前記基板を除いた所定枚数の前記基板を別の一単位として、該別の一単位の前記基板の各々のグラフ・ネットワークを作成して、前記固定されたグラフ・ネットワークに追加する工程と、
    追加された前記グラフ・ネットワークの一つを固定する工程と、を含む、基板搬送方法。
  9. 請求項８に記載された基板搬送方法において、
    前記計算工程は、
    前記グラフ・ネットワークが作成された前記基板の前記処理の開始時刻を計算する工程と、
    前記処理の開始時刻を固定する工程と、を含む、基板搬送方法。
  10. 請求項９に記載された基板搬送方法において、
    前記処理の開始時刻を固定する工程は、前記別の一単位の前記基板のグラフ・ネットワークを前記固定されたグラフ・ネットワークに追加したときに、前記グラフ・ネットワークが固定された前記基板の前記処理の開始時刻が変化しなかった場合に、前記処理の開始時刻を固定する、基板搬送方法。
  11. 請求項８から１０のいずれか一項に記載された基板搬送方法において、
    前記基板処理装置が非定常状態に移行したか否かを検知する工程を有し、
    前記モデル化工程は、前記基板処理装置が非定常状態に移行したことを検知したとき、前記非定常状態における前記基板処理装置の処理条件、処理時間、及び制約条件を、グラフ・ネットワーク理論を用いてノード及びエッジにモデル化し、グラフ・ネットワークを作成し、前記各ノードへの最長経路長の計算を行う工程を含み、
    前記計算工程は、前記非定常状態の前記各ノードへの最長経路長に基づいて、前記基板搬送スケジュールを計算する工程を含む、基板搬送方法。
  12. 請求項１１に記載された基板搬送方法において、
    前記非定常状態は、前記基板処理装置の故障時の状態、基板ホルダのメンテナンス時の状態、アノードホルダのメンテナンス時の状態、又は前記基板処理装置の稼働中に前記基板の処理が変更された場合を含む、基板搬送方法。
JP2019036056A 2018-03-01 2019-02-28 スケジューラ、基板処理装置、及び基板搬送方法 Active JP6995072B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018036660 2018-03-01
JP2018036660 2018-03-01

Publications (3)

Publication Number Publication Date
JP2019153787A true JP2019153787A (ja) 2019-09-12
JP2019153787A5 JP2019153787A5 (ja) 2021-11-04
JP6995072B2 JP6995072B2 (ja) 2022-01-14

Family

ID=67767661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019036056A Active JP6995072B2 (ja) 2018-03-01 2019-02-28 スケジューラ、基板処理装置、及び基板搬送方法

Country Status (5)

Country Link
US (1) US10824138B2 (ja)
JP (1) JP6995072B2 (ja)
KR (1) KR102363113B1 (ja)
CN (1) CN110223934B (ja)
TW (1) TWI758578B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517845B2 (ja) 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法
JP7311553B2 (ja) * 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216598A (ja) * 2002-01-25 2003-07-31 Nippon Telegr & Teleph Corp <Ntt> 秘密分散を用いた動的計画法の実行方法、その装置、及びそのプログラム
JP2008263177A (ja) * 2007-03-02 2008-10-30 Applied Materials Inc 集積基板処理システムのソフトウェアシーケンサー
JP2011243812A (ja) * 2010-05-19 2011-12-01 Ebara Corp 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
US20140067110A1 (en) * 2012-08-28 2014-03-06 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5442306A (en) 1977-09-09 1979-04-04 Osaka Shinku Kiki Seisakusho Strong flange joint device in vacuum melting furnace
US5444632A (en) * 1994-04-28 1995-08-22 Texas Instruments Incorporated Apparatus and method for controlling and scheduling processing machines
US6865437B1 (en) * 1998-12-31 2005-03-08 Asml Holdings N.V. Robot pre-positioning in a wafer processing system
US6418356B1 (en) * 1998-12-31 2002-07-09 Silicon Valley Group, Inc. Method and apparatus for resolving conflicts in a substrate processing system
WO2001054187A1 (fr) * 2000-01-17 2001-07-26 Ebara Corporation Appareil de commande de transfert de tranches et procede de transfert de tranches
US6714830B2 (en) * 2000-02-28 2004-03-30 Canon Kabushiki Kaisha Push-type scheduling for semiconductor fabrication
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
KR101012249B1 (ko) * 2007-07-10 2011-02-08 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리장치의 스케줄작성방법 및 그 프로그램
US9037279B2 (en) * 2009-09-09 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clustering for prediction models in process control and for optimal dispatching
JP5620680B2 (ja) 2010-01-12 2014-11-05 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板処理装置の運転方法
JP5449239B2 (ja) * 2010-05-12 2014-03-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及びプログラムを記録した記憶媒体
CN201796892U (zh) * 2010-09-17 2011-04-13 四川虹视显示技术有限公司 双面发光的oled显示装置
JP5852908B2 (ja) * 2011-09-16 2016-02-03 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法およびスケジュール作成プログラム
TWI637892B (zh) * 2011-10-26 2018-10-11 布魯克斯自動機械公司 基板處理系統
CN104022230B (zh) * 2014-06-11 2016-09-14 上海和辉光电有限公司 一种oled结构及提升oled出光量的方法
JP6313671B2 (ja) * 2014-06-23 2018-04-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置のためのスケジュール作成方法および基板処理装置
JP6373143B2 (ja) * 2014-09-22 2018-08-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、制御方法、およびコンピュータプログラム
KR20170015047A (ko) * 2015-07-31 2017-02-08 삼성전자주식회사 반도체 제조 장치의 처리량 측정 방법 및 시스템
JP6626392B2 (ja) * 2016-03-30 2019-12-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6517845B2 (ja) * 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003216598A (ja) * 2002-01-25 2003-07-31 Nippon Telegr & Teleph Corp <Ntt> 秘密分散を用いた動的計画法の実行方法、その装置、及びそのプログラム
JP2008263177A (ja) * 2007-03-02 2008-10-30 Applied Materials Inc 集積基板処理システムのソフトウェアシーケンサー
JP2011243812A (ja) * 2010-05-19 2011-12-01 Ebara Corp 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
US20140067110A1 (en) * 2012-08-28 2014-03-06 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling

Also Published As

Publication number Publication date
CN110223934A (zh) 2019-09-10
TWI758578B (zh) 2022-03-21
TW201937318A (zh) 2019-09-16
US20190271970A1 (en) 2019-09-05
KR102363113B1 (ko) 2022-02-15
CN110223934B (zh) 2021-10-08
US10824138B2 (en) 2020-11-03
KR20190104873A (ko) 2019-09-11
JP6995072B2 (ja) 2022-01-14

Similar Documents

Publication Publication Date Title
KR101547989B1 (ko) 기판 처리 장치 및 기판 반송 방법
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101757524B1 (ko) 기판 반송 방법 및 기판 반송 장치
US20120013859A1 (en) Coating and developing apparatus and method
US11099546B2 (en) Scheduler, substrate processing apparatus, and substrate conveyance method
JP2017183545A (ja) 基板処理装置および基板処理方法
JP2019153787A (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP4342921B2 (ja) 基板処理装置の制御方法及び基板処理装置
JP2016207767A (ja) 基板処理システム
JP5987796B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP3934275B2 (ja) 基板処理装置、基板処理装置のシミュレート装置、及び基板処理装置のシミュレートプログラムを記録したコンピュータ読み取り可能な記録媒体
JP6697107B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP2009076495A (ja) 真空処理装置
JP5867473B2 (ja) 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
US11982705B2 (en) Substrate analysis apparatus and substrate analysis method
US20230205179A1 (en) Method and computer program product for identifying element which limits throughput of plating apparatus
KR102207311B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2010225982A (ja) 被処理物の処理方法、処理装置および半導体装置の製造方法
KR20220017831A (ko) 기판 처리 장치 및 반송 스케줄 제작 방법
JP2011211218A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP2008135499A (ja) 基板処理装置、基板処理システム及び最適化方法
JP2006019540A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211214

R150 Certificate of patent or registration of utility model

Ref document number: 6995072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150