JP2006019540A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006019540A
JP2006019540A JP2004196243A JP2004196243A JP2006019540A JP 2006019540 A JP2006019540 A JP 2006019540A JP 2004196243 A JP2004196243 A JP 2004196243A JP 2004196243 A JP2004196243 A JP 2004196243A JP 2006019540 A JP2006019540 A JP 2006019540A
Authority
JP
Japan
Prior art keywords
processing
wafer
stored
wafers
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004196243A
Other languages
English (en)
Inventor
Kenji Kawano
健司 川野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004196243A priority Critical patent/JP2006019540A/ja
Publication of JP2006019540A publication Critical patent/JP2006019540A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 不良の大量発生を防止し、スループットを向上されることが可能な半導体装置の製造方法を提供する。
【解決手段】 ICカード11を備えたウエハカセット10を用いて先行作業などを行う。この際、前記ICカード11にはウエハ単位の処理内容および処理結果を記憶し、この処理内容に基づいて、まずは、3枚のウエハに対してホトリソグラフィを行い、続いてロット分割を行わずにスロットNo1のウエハに対するエッチングから外観検査までを先行作業によって行い、この先行作業の結果が問題なければ、続いてスロットNo2,No3のウエハに対するエッチングから外観検査までを行う。
【選択図】 図1

Description

本発明は、半導体装置の製造方法に関し、特に、自動化が進んだ生産ラインにおけるFOUP(Front Opening Unified Pod)を使用した半導体装置の製造方法に適用して有効な技術に関するものである。
本発明者が検討したところによれば、半導体装置の製造方法の技術に関しては、以下のようなものが考えられる。
例えば、特許文献1には、製造ロットの先行作業について作業者に対して自動的に指示できるようにする作業条件指示装置が示されている。この装置は、製造ロットの作業条件を記憶する手段と、先行作業の作業条件を記憶する手段と、先行作業の結果が所定の基準を満たしたとき前記記憶された製造ロットの作業条件をその先行ウエハが属する製造ロット本体に対する作業条件として指示する手段とを備えている。これによって、先行作業をスムースに間違いなく行うことが可能になり、ペーパーレス化を図ることもできる。
特開平5−90119号公報
ところで、前記のような半導体装置の製造方法の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
半導体装置の生産ラインでは、通常、ウエハカセット(キャリア)を単位として生産工程の管理が行なわれる。1つのキャリアは、通常、1つのロットに該当し、1つのロットは、キャリア内に収納可能な例えば25枚などの半導体ウエハから構成される。生産工程を管理する管理コンピュータ(MES:Manufacturing Execution System)は、このようなロット単位の処理手順ならびに進行状況を管理し、実際に行われた各種処理をロットの着工来歴として記録する。
こうした中、半導体装置の生産ラインでは、装置のメンテナンス直後や装置の処理条件を変更した直後などでその不備による製品不良の大量発生を防止する観点などから従来技術で述べたような先行作業を行う場合や、早期の歩留まり向上などを目的とした分流作業を行う場合などがある。分流作業とは、それぞれ異なる処理条件で半導体ウエハ(以下ウエハと略す)を形成し、これらのウエハの検査結果によって主にプロセスマージン(処理条件のばらつき許容範囲)などを導出する処理である。
先行作業や分流作業は、大口径のウエハが大量に処理され、さらに少量多品種化などが進んだ今日においては、益々重要性が増している。すなわち、先行作業によって、大口径のウエハに不良を作り込むことによる多大な損失を防止し、また、分流作業によって、製造プロセスの立ち上げおよび安定化を頻繁に図る必要がある。
ここで、先行作業を実際に行う際には、通常、図4に示すような処理手順となる。図4は、本発明の前提として検討した従来技術による半導体装置の製造方法において、先行作業の処理手順の一例を説明するための説明図である。
図4は、ホトリソグラフィ工程、エッチング工程、レジスト除去工程、寸法測定工程、外観検査工程からなる工程フローに対し、エッチング工程〜外観検査工程に先行作業を適用した場合の処理を示している。まず、ウエハカセット40内の3枚のウエハに対してホトリソグラフィを行う。その後、作業者等が例えば作業指示書といった書類の内容に基づいて、人手やウエハ移載機を用いて先行作業の対象ウエハ(図4では3枚中の1番下の1枚)を元のウエハカセット40から分割し、別のウエハカセット40aに格納する。
次に、ウエハが2枚となった元のウエハカセット(母体ロット)40を保管した状態で、先行作業の対象ウエハが格納されたウエハカセット(子ロット)40aに対してエッチング〜外観検査を実施する。そして、作業者等が、この子ロット40aの検査結果を判断し、問題がなかった場合、子ロット40aを保管した状態で母体ロット40に対してエッチング〜外観検査を実施する。その後、作業者等が、人手やウエハ移載機によって母体ロット40に子ロット40aを合流し、これによって3枚のウエハを再び一つのウエハカセット40に格納し、作業指示書を回収することで先行作業が終了する。
このように、先行作業にはロット分割や人手による作業が含まれている。このロット分割は、管理コンピュータがロット単位での管理(ロット内のウエハは全て同一処理とする管理)に基づいているため、ロット内で処理が異なることになったウエハは別のロットとしなければならないことが要因となっている。なお、分流作業などにおいても同様に、ロット内で処理条件が異なることになるウエハは、それぞれ別のロットに分割される。
しかしながら、このようなロット分割においては、人手を介することによる作業ミスの発生や、ウエハの載せ変え作業に伴うスループットの低下や煩雑さなどが懸念される。そうすると、特に、自動化が進み高い生産能力が要求される生産ラインでは、先行作業や分流作業などを行うこと自体が困難になってくる。
そこで、本発明の目的は、不良の大量発生を防止し、スループットを向上されることが可能な半導体装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置の製造方法は、複数の半導体ウエハを収納可能であり、情報を記憶する手段と記憶する情報を送受信する通信手段を備えたウエハカセットを準備する工程と、記憶する手段に、複数の半導体ウエハにおける各半導体ウエハ単位の処理内容を通信手段を用いて記憶する工程と、記憶する手段に記憶した処理内容を参照し、参照した処理内容に基づいて複数の半導体ウエハの処理を行う工程と、複数の半導体ウエハの処理によって生じる各半導体ウエハ単位の処理結果の情報を、通信手段を用いて記憶する手段に記憶する工程とを有するものである。
ここで、例えば、前記記憶する手段に記憶する処理内容は、複数の半導体ウエハ内の一部の半導体ウエハを用いて行う先行作業の内容を含み、前記記憶する手段に記憶する処理結果の情報は、先行作業を行うことによって得られた前記一部の半導体ウエハの検査結果を含むものである。
また、例えば、前記記憶する手段に記憶する処理内容は、複数の半導体ウエハを複数に分割して異なる処理条件で処理する分流作業の内容を含み、前記記憶する手段に記憶する処理結果の情報は、複数の半導体ウエハの各半導体ウエハ単位での来歴情報を含むものである。
すなわち、ウエハカセット自身が、その中に含まれる各半導体ウエハ単位の処理内容や処理結果を保持しているため、例えば先行作業および分流作業といった処理をロット分割なしで行うことが可能になる。これによって、スループットが向上し、人手による作業ミスの発生を低減することが可能になる。また、ウエハ単位の来歴情報などを容易に管理することが可能になる。
また、前記複数の半導体ウエハは、それぞれダミーウエハであり、前記記憶する手段に記憶する処理内容は、それぞれのダミーウエハに対して行う異物検査処理の内容を含み、前記記憶する手段に記憶する処理結果の情報は、異物検査処理を行うことによって得られるそれぞれのダミーウエハ毎の異物数を含むものである。これによって、ダミーウエハ毎の異物数を逐次人手によらず管理することができ、作業ミスの低減や作業の効率化を図ることができる。
そして、前述したようなウエハカセットは、例えば、FOUPであり、前記記憶する手段と前記通信手段は、例えば、非接触方式のICカードによって実現することができる。すなわち、前述したような製造方法は、FOUPが用いられるような自動化が進んだ大口径ウエハの生産ラインに適用して特に有益なものとなる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
記憶手段と通信手段を備えたウエハカセットを用い、記憶手段に半導体ウエハ単位の情報を記憶させることにより、先行作業や分流作業およびダミーウエハを用いた処理などが効率化され、スループットを向上されることが可能になる。また、人的な作業ミスを低減させることが可能になる。これらによって、先行作業や分流作業等の頻度を向上させることができ、大量の不良発生を防止することが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態による半導体装置の製造方法において、先行作業の処理手順の一例を説明するための説明図である。図2は、本発明の一実施の形態による半導体装置の製造方法において、それに使用するウエハカセットの構成および機能の一例を示す概略図である。
図2に示すウエハカセット20は、例えば、FOUP(Front Opening Unified Pod)となっており、その上面に、例えばICカード21などを備えている。ICカード21は、情報を記憶する機能と通信機能を有し、図2に示すようにサーバセンタ22との間で情報の送受信を行うことが可能となっている。この情報の送受信を行う際は、図2のように無線通信(非接触方式)であることが望ましいが、有線通信(接触方式)であってもよい。また、特にICカード21の形状に限定されるものではなく、いわゆるICタグやRFID(Radio Frequency Identification)タグといったものでもよい。
ICカード21内には、ウエハカセット20内に格納されたウエハに対するウエハ単位での処理内容の情報および実際の処理によって生じる処理結果の情報などを記憶させる。処理内容の情報としては、例えば、工程フローや、各工程フローで使用する処理装置Noや、処理条件となるレシピや、処理対象となるウエハNo(スロットNo)や、検査工程に関わるスペックデータなどが挙げられる。処理結果の情報としては、処理時間や、装置データ(実処理上のチャンバ圧力、ガス流用等)や、エッチングレイトや、トラブル有無などを示すイベントログや、検査結果データや、来歴情報(実処理の完了を確認する上での処理装置NoやレシピNo等)などが挙げられる。また、そのウエハ処理に関わる製造仕様書Noおよび製造指示書Noなどを記憶させてもよい。
そして、このようなウエハカセットを用いて、図1に示すような先行作業を行う。図1においては、例えばエッチング装置ET001のメンテナンス(全掃など)を行い、その確認のため、エッチング装置ET001を用いたエッチング工程などに先行作業を適用した場合を想定している。
まず、サーバセンタが、ICカード11内に、例えば、ウエハ単位での工程フローの詳細ステップを予め記憶させる。ここでは、1番目のステップとして、スロットNo1〜No3のウエハに対するレジスト塗布現像装置/露光装置IN105の処理内容が記憶されているものとする。塗布現像装置/露光装置IN105は、ICカード11から対象スロットNoとレシピの情報などを読み取り、それに従いスロットNo1〜No3のウエハに対する処理を行う。そして、処理が完了した際には、1番目のステップが完了したことを来歴情報としてICカード11に記憶する。これによって装置等に対する次の命令は2番目のステップに記憶された処理となる。
2番目のステップには、スロットNo1のウエハに対するエッチング装置ET001の処理内容が記憶されているものとする。搬送装置等は、ICカード11から命令(2番目のステップ)を読み取り、それに基づいてウエハカセット10をエッチング装置ET001に搬送する。エッチング装置ET001は、ICカード11から2番目のステップの情報(対象スロットNoとレシピの情報など)を読み取り、それに従いスロットNo1のウエハに対する処理を行う。そして、処理が完了した際には、2番目のステップが完了したことを来歴情報としてICカード11に記憶する。これによって装置等に対する次の命令は3番目のステップに記憶された処理となる。
3番目のステップには、スロットNo1のウエハを対象としたレジスト除去装置AS001の処理内容が記憶されているものとする。したがって、前述した処理と同様な経過を経て、レジスト除去装置AS001は、スロットNo1のウエハに対する処理を行う。
4番目のステップには、スロットNo1のウエハに対する寸法検査装置SE101の処理内容が記憶され、5番目のステップには、スロットNo1のウエハに対する外観検査装置DI001の処理内容が記憶されているものとする。したがって、ICカード11に記憶された情報に基づき、スロットNo1のウエハに対し、寸法検査(例えば配線幅計測など)と外観検査(例えば異物数測定など)が順に行われる。この際に、各検査装置は、検査の完了を示す来歴情報と検査結果をICカード11に対して記憶する。
6番目のステップには、管理コンピュータなどを用いてスロットNo1のウエハにおける検査結果を判定する処理が記憶されているものとする。管理コンピュータなどは、ICカード11から6番目のステップに関連する情報(検査結果とスペックデータなど)を読み取り、それに従いスロットNo1のウエハに対する良否判定を行う。「否」判定の場合には、管理コンピュータ等が作業者等に対してアラームメール等を通知し、「良」判定の場合には、6番目のステップが完了したことをICカード11に記憶する。これによって装置等に対する次の命令は7番目のステップに記憶された処理となる。
7番目のステップには、スロットNo2,No3のウエハを対象としたエッチング装置ET001の処理内容が記憶されているものとする。搬送装置等は、ICカード11から命令(7番目のステップ)を読み取り、それに基づいてウエハカセット10をエッチング装置ET001に搬送する。エッチング装置ET001は、ICカード11から7番目のステップの情報(対象スロットNoとレシピの情報など)を読み取り、それに従いスロットNo2,No3のウエハに対する処理を行う。そして、処理が完了した際には、7番目のステップが完了したことを来歴情報としてICカード11に記憶する。これによって装置等に対する次の命令は8番目のステップに記憶された処理となる。
なお、7番目のステップの来歴情報を記憶する際、好ましくは、各ウエハ単位で来歴情報を記憶させるとよい。これによって、例えば、ウエハをシリアルに処理する際、その処理最中にトラブルが発生した場合でも、どのウエハまでの処理が完了したかを認識することができる。
以下、同様に、8番目のステップ、9番目のステップおよび10番目のステップでウエハNo2,No3に対するレジスト除去工程、寸法検査および外観検査を行い、その後、着工済みの3枚のウエハを含んだウエハカセット10は、次の工程(成膜工程など)に流動される。なお、各ステップ毎に来歴情報を記憶する際には、同時にその所要時間や各種装置データ(チャンバ圧力、ガス流用等)などを記憶させてもよい。
このように、ICカード11を備えたウエハカセット10を用いて、先行作業を含めた各種工程を実施すると、ICカード11にウエハ単位の情報が記憶されているため、従来技術で行われていたロット分割やロット合流ならびに人手による作業などが不要となり、先行作業が簡素化される。これによって、工程のスループットが向上し、また、先行作業を容易に行えるようになるため不良の大量発生を防止することが可能となる。さらに、人的な作業ミスなどのポテンシャルを低減することで、不良の大量発生を防止することもできる。
また、本発明は、従来技術のように一元的な管理システムが主体となってウエハカセットを流動するのではなく、各ウエハカセットのそれぞれが主体となって自らを流動することになる。したがって、情報の負荷が全体的に軽くなるためスループットが向上するととともに、管理システムに故障が発生した際のリスクを分散することが可能になる。
なお、ここでは、ICカードに各ウエハ単位の処理を含めた詳細なステップを記憶させる例を示したが、ウエハ単位での情報の持たせ方は、特にこれに限定されるものではない。例えば、管理コンピュータ側で条件分岐やループを含めたウエハカセット単位(ロット単位)の工程フローを管理させ、その各工程フローで必要とされる各種詳細情報(処理対象のウエハNo、各ウエハ毎のレシピなど)をICカードに持たせ、管理コンピュータが各種詳細情報を参照しながら工程フローを進めていくような管理方法でもよい。
また、例えば、ある処理装置による処理が完了した際に、ICカードに対して来歴情報を記憶すると共に次のステップの処理を記憶し、この来歴情報の記憶と次のステップの処理の記憶をセットとして繰り返すことで工程フローを進めていくような管理方法でもよい。このような方法だと、ICカードの記憶容量が少なくて済むと共に、工程フローや処理条件の急な変更などにも迅速に対処することができる。
一方、分流作業に関しても、ICカードを備えたウエハカセットを用いることスループットの向上や、不良の大量発生の防止を図ることができる。すなわち、分流作業では、ウエハカセット内の各ウエハの処理条件(例えば、ホトリソグラフィ工程での露光量やイオン注入工程でのドーズ量など)がそれぞれ異なるため、従来技術では、ロット分割を用いることにより、これらの処理条件が異なるウエハの着工および管理を行っていた。
しかしながら、ICカードを備えたウエハカセットを用い、ICカード内に各ウエハ毎の処理条件(レシピ)および処理装置などを記憶させることによって、ロット分割を行わずに1つのウエハカセットで、異なる処理条件のウエハに対する着工および管理を行うことが可能になる。したがって、分流作業の簡略化によりスループットが向上し、分流作業の頻度を高めることにより工程の質が向上し、不良の大量発生を防止することができる。
さらに、ICカード内に各ウエハ毎の処理情報(処理時間、装置データおよびイベントログなど)や来歴情報を記憶させることで各ウエハ単位の管理を容易に行うことが可能となる。すなわち、処理条件が異なるウエハがそれぞれ別の処理装置で着工されたような場合、従来技術においては、情報が分散し各ウエハ単位の管理を行うことは容易ではなかった。本発明を用いると、各ウエハカセットに設けられたICカードが、そのウエハカセット内に含まれる各ウエハの来歴情報などを一元的に記憶するのでウエハ単位の管理が容易になる。
図3は、本発明の一実施の形態による半導体装置の製造方法において、ダミーウエハ処理の処理手順の一例を説明するための説明図である。ダミーウエハとは、例えば、チャンバ内の汚染度をチェックするための実験用のウエハであり、ウエハ上の膜質に依存してチェックの精度が変化することがあるので、膜を備えていないものから膜を備えたものまで様々な種類のものが存在する。
図3では、ICカード31を備えたウエハカセット30内に例えば3枚のダミーウエハが格納され、この3枚のダミーウエハを用いてエッチング装置ET001の汚染度を検査する例を示している。
まず、ICカード31に対して、各ダミーウエハ単位の処理内容を記憶する。そして、この処理内容に基づいて、異物検査装置PI502が、3枚のダミーウエハに対して異物数の初期測定を行う。ここでは、異物数が、例えば、スロットNo1〜スロットNo3のウエハ共に10個であったとする。なお、異物数の初期測定におけるスペック値は100個以内であるとする。そして、これらのダミーウエハ毎の異物数は、ICカード31に記憶される。続いて、ICカード31の処理内容に基づいて、エッチング装置ET001のチャンバA内にスロットNo1のウエハが搬送され、チャンバB内にスロットNo2のウエハが搬送され、チャンバC内にスロットNo3のウエハが搬送される。
その後、ICカード31の処理内容に基づき、例えば、一定時間放置といった処理を経た後、これらのウエハが搬出される。搬出されたウエハを含んだウエハカセット30は、異物検査装置P5002に搬送され、それぞれのウエハの異物測定が行われる。その結果、例えば、スロットNo1のウエハの異物数が30個、スロットNo2のウエハが50個、スロットNo3のウエハが150個であったすると、初期の異物数から差し引いた正味の異物発生数は、それぞれ20個、40個、140個となる。そして、これらの異物数および異物発生数は、ICカード31に記憶される。
ここで、この異物発生数が、予め定めた異物発生数のスペックをオーバーした場合は、当該チャンバのクリーニングなどを行う必要がある。そうでない場合は、問題なしとして処理を終了し、これらのダミーウエハを含んだウエハカセット30は、次のダミーウエハ処理のために備えられることになる。
次のダミーウエハ処理を行う際、スロットNo3のウエハは、ICカードの記憶情報によりその異物数が初期測定におけるスペック値をオーバーしていることが判っているため洗浄が行われ、再度異物の初期測定が行われる。一方、スロットNo1とスロットNo2のウエハは、ICカードの情報により初期の異物数が既に判明しており、スペック値内であることも判っているため、異物の初期測定を行わずともそのまま次の汚染度検査の対象装置に搬送することができる。
また、ダミーウエハ処理においては、膜質の異なる複数のダミーウエハを用いて処理を行う場合がある。このような場合、ダミーウエハ毎の膜質の情報をICカードに記憶させればよいため、1つのウエハカセットで膜質の異なる複数のダミーウエハを管理することが可能である。
一方、従来技術においては、ウエハ単位の異物数の管理は、作業者のメモ書きなどによって行われていた。したがって、メモ書きの紛失などによって、前述した次のダミーウエハ処理の際に、スロットNo1〜No3のダミーウエハに対して再度初期測定を行うような2度手間の発生や、その後、洗浄のためにスロットNo3のダミーウエハを分割する処理の発生や、更には作業ミスの発生なども懸念された。また、膜質の異なる複数のダミーウエハを用いる場合には、その膜質毎に複数のウエハカセットに振り分けて管理する必要があった。
本発明を用いると、このような2度手間の発生や、ウエハの分割処理の発生や、作業ミスの発生がなくなり、ダミーウエハ処理を簡略化することが可能となる。したがって、スループットが向上し、ダミーウエハ処理の頻度の向上や作業ミスの防止を図ることにより不良の大量発生を防止することが可能になる。また、条件が異なる複数のウエハ毎にウエハカセットを必要としないため、ウエハカセットの数を削減することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の半導体装置の製造方法は、FOUPを使用した最先端の生産ラインに適用して特に有益なものであり、これに限らず、ウエハカセットを用い、ロット単位で管理を行っている半導体装置の生産ラインに対して広く適用可能である。
本発明の一実施の形態による半導体装置の製造方法において、先行作業の処理手順の一例を説明するための説明図である。 本発明の一実施の形態による半導体装置の製造方法において、それに使用するウエハカセットの構成および機能の一例を示す概略図である。 本発明の一実施の形態による半導体装置の製造方法において、ダミーウエハ処理の処理手順の一例を説明するための説明図である。 本発明の前提として検討した従来技術による半導体装置の製造方法において、先行作業の処理手順の一例を説明するための説明図である。
符号の説明
10,20,30 ウエハカセット
11,21,31 ICカード
22 サーバセンタ
40 ウエハカセット(母体ロット)
40a ウエハカセット(子ロット)

Claims (5)

  1. 複数の半導体ウエハを収納可能であり、情報を記憶する手段と前記記憶する情報を送受信する通信手段を備えたウエハカセットを準備する工程と、
    前記記憶する手段に、前記複数の半導体ウエハにおける各半導体ウエハ単位の処理内容を前記通信手段を用いて記憶する工程と、
    前記記憶する手段に記憶した前記処理内容を参照し、前記参照した処理内容に基づいて前記複数の半導体ウエハの処理を行う工程と、
    前記複数の半導体ウエハの処理によって生じる各半導体ウエハ単位の処理結果の情報を、前記通信手段を用いて前記記憶する手段に記憶する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記記憶する手段に記憶する処理内容は、前記複数の半導体ウエハ内の一部の半導体ウエハを用いて行う先行作業の内容を含み、
    前記記憶する手段に記憶する処理結果の情報は、前記先行作業を行うことによって得られる前記一部の半導体ウエハの検査結果を含むことを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    前記記憶する手段に記憶する処理内容は、前記複数の半導体ウエハを複数に分割して異なる処理条件で処理する分流作業の内容を含み、
    前記記憶する手段に記憶する処理結果の情報は、前記複数の半導体ウエハの各半導体ウエハ単位での来歴情報を含むことを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記複数の半導体ウエハは、それぞれダミーウエハであり、
    前記記憶する手段に記憶する処理内容は、前記それぞれのダミーウエハに対して行う異物検査処理の内容を含み、
    前記記憶する手段に記憶する処理結果の情報は、前記異物検査処理を行うことによって得られたそれぞれのダミーウエハ毎の異物数を含むことを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれか1項に記載の半導体装置の製造方法において、
    前記ウエハカセットは、FOUPであり、
    前記記憶する手段と前記通信手段は、非接触方式のICカードによって実現されることを特徴とする半導体装置の製造方法。
JP2004196243A 2004-07-02 2004-07-02 半導体装置の製造方法 Pending JP2006019540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196243A JP2006019540A (ja) 2004-07-02 2004-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196243A JP2006019540A (ja) 2004-07-02 2004-07-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006019540A true JP2006019540A (ja) 2006-01-19

Family

ID=35793506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196243A Pending JP2006019540A (ja) 2004-07-02 2004-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006019540A (ja)

Similar Documents

Publication Publication Date Title
US7778721B2 (en) Small lot size lithography bays
JP3455458B2 (ja) 塗布、現像装置及び塗布現像処理における基板再生システム
US6303398B1 (en) Method and system of managing wafers in a semiconductor device production facility
US6766208B2 (en) Automatic production quality control method and system
JP4357134B2 (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
JPH10116875A (ja) 半導体製造システム
JP2004103761A (ja) 半導体装置製造ライン
US6974710B2 (en) Fabrication method of semiconductor integrated circuit device and testing method
KR101187844B1 (ko) 작은 랏 크기 리소그래피 베이
US6593154B2 (en) Apparatus and method for controlling semiconductor manufacturing system utilizing recycled wafers
JP2006019540A (ja) 半導体装置の製造方法
KR20190062240A (ko) 반도체 다이 소팅 및 테스트 핸들러 시스템 및 그 방법
JP2010245437A (ja) 半導体検査装置、及びウェハ検査方法
US7286891B2 (en) System and method for correcting material and data mismatch in an automated manufacturing environment
JP3909223B2 (ja) 電子デバイスの製造工程管理システム
US20080294282A1 (en) Use of logical lots in semiconductor substrate processing
US6969620B2 (en) Semiconductor device inspection system
KR100597595B1 (ko) 반도체 제조를 위한 사진공정에서의 샘플 웨이퍼 처리 방법
JP2541544B2 (ja) 半導体製造装置
US20060142887A1 (en) Systems and methods for managing lot aggregation
US9373533B2 (en) Systems and methods for providing wafer access in a wafer processing system
US6746879B1 (en) Guard filter methodology and automation system to avoid scrap due to reticle errors
US20080319565A1 (en) System and methods for managing process flow changes
JP2005044840A (ja) 検査データの解析プログラム、検査装置、レビュー装置、歩留り解析装置
US6397119B1 (en) Semiconductor manufacturing system for simultaneous processing of prescribed number of lots