KR20190104873A - 스케줄러, 기판 처리 장치, 및 기판 반송 방법 - Google Patents

스케줄러, 기판 처리 장치, 및 기판 반송 방법 Download PDF

Info

Publication number
KR20190104873A
KR20190104873A KR1020190008761A KR20190008761A KR20190104873A KR 20190104873 A KR20190104873 A KR 20190104873A KR 1020190008761 A KR1020190008761 A KR 1020190008761A KR 20190008761 A KR20190008761 A KR 20190008761A KR 20190104873 A KR20190104873 A KR 20190104873A
Authority
KR
South Korea
Prior art keywords
substrate
board
graph network
processing
unit
Prior art date
Application number
KR1020190008761A
Other languages
English (en)
Other versions
KR102363113B1 (ko
Inventor
고지 노노베
다카시 미츠야
류야 고이즈미
구니오 오이시
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20190104873A publication Critical patent/KR20190104873A/ko
Application granted granted Critical
Publication of KR102363113B1 publication Critical patent/KR102363113B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31281—Calculate optimum path for conveying workpieces
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32252—Scheduling production, machining, job shop
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36301—Optimisation of sequence of operations
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)

Abstract

본 발명의 과제는 기판 반송 스케줄을 위한 계산량 및 계산 시간을 삭감하는 것이다.
본 발명의 해결 수단에는, 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되어, 기판 반송 스케줄을 계산하는 스케줄러가 제공된다. 이 스케줄러는, 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 노드로의 최장 경로 길이를 계산하는 모델화부와, 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산부를 갖는다.

Description

스케줄러, 기판 처리 장치, 및 기판 반송 방법{SCHEDULER, SUBSTRATE PROCESSING APPARATUS, AND SUBSTRATE CONVEYANCE METHOD}
본 발명은 스케줄러, 기판 처리 장치 및 기판 반송 방법에 관한 것이다.
기판 처리 장치에는 다양한 구성으로 된 것이 존재한다. 예컨대, 일반적으로 여러 장의 기판을 수용하는 기판 수납 용기와, 복수의 반송기와, 복수의 처리부를 갖는 기판 처리 장치가 알려져 있다. 이 기판 처리 장치에서는, 여러 장의 기판이 기판 수납 용기로부터 장치 내에 순차 투입되고, 복수의 반송기에 의해 복수의 처리부 사이에서 반송되어 병렬적으로 처리되고, 처리 후의 기판이 기판 수납 용기에 회수된다. 또한, 복수의 기판 수납 용기를 가지고, 이들을 교환 가능하게 한 기판 처리 장치도 알려져 있다. 이러한 기판 처리 장치에서는, 처리 완료 기판이 장전된 기판 수납 용기를 미처리의 기판이 장전된 기판 수납 용기로 적절하게 교환함으로써 연속적으로 기판 처리 장치의 운전을 행할 수 있다.
상기한 기판 처리 장치의 일례로서, 예컨대 범프 형성, TSV 형성, 재배선 도금을 행하는 도금 처리 장치가 알려져 있다. 이러한 기판 처리 장치에서는, 엄격한 프로세스 제약 조건(어느 프로세스가 시작되고 나서 다음 프로세스를 시작하기까지의 미리 정해진 프로세스 시간 간격)을 만족하면서 높은 스루풋을 실현할 것이 요구된다. 이 엄격한 요구를 만족하기 위해서, 도금 처리 장치의 기판 반송 제어에는 최적의 기판의 반송 계획을 세우는 다양한 스케줄링 수법이 생각되어 왔다. 이 스케줄링 수법으로서, 시뮬레이션법을 이용하여 기판 반송 스케줄을 계산하는 기판 처리 장치가 알려져 있다(특허문헌 1).
일본 특허 제5620680호
시뮬레이션법을 이용하여 기판 반송 스케줄을 계산하는 경우, 양호한 스루풋을 얻기 위해서, 미리 주어진 처리 조건 및 제약 조건에 기초하여, 스케줄링에 관련된 다수의 파라미터의 조합에 관해서 각각 시뮬레이션 계산을 행하기 때문에, 계산량이 방대하게 되어, 기판 처리 장치로서의 실제의 운용에는 알맞지 않다고 하는 문제가 있다. 이 해결책으로서, 설계 시점에 있어서 상정되는 프로세스 레시피 조건에 대하여 스루풋치가 최대가 되는 파라미터 설정을 검색하여, 최적으로 상정되는 파라미터 범위를 좁히는 것을 생각할 수 있다. 실제의 기판 처리 실행 시에는 이들 각각의 파라미터에 대하여 기판 반송 시뮬레이션을 행하여 스루풋의 평가치를 계측하고, 그 중에서 최대 스루풋치가 되는 파라미터를 선택한다. 이와 같이 수많이 존재하는 파라미터군 중에서 최적으로 상정되는 파라미터 범위를 사전에 좁혀감으로써 실제 운용 시에 있어서의 시뮬레이션 계산 시간을 단축하게 하여, 기판의 처리 시작에 지장이 생기지 않게 할 필요가 있다.
그러나, 장치에 탑재했을 때의 시뮬레이션 계산 시간이 실제 운용에 지장 없는 계산 시간으로 수습되는 범위이며 또한 최적으로 상정되는 파라미터 범위를 미리 준비하기 위해서는, 장시간(예컨대 5시간)의 사전 계산 처리가 필요하게 된다. 또한, 사전에 준비된 최적이라고 상정되는 파라미터 범위는 상정되는 프로세스 레시피 조건에 기초하여 결정된 것이기 때문에, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우나 기판 처리 장치가 고장 등의 비정상 상태에 있는 경우에는 양호한 스루풋을 달성할 수 없다고 하는 문제가 있다.
본 발명은 상술한 점에 감안하여 이루어진 것이다. 그 목적은, 기판 반송 스케줄을 위한 계산량 및 계산 시간을 삭감하여, 모든 조건에 있어서 양호한 스루풋을 얻는 것이다.
본 발명의 제1 형태에 의하면, 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되어, 기판 반송 스케줄을 계산하는 스케줄러가 제공된다. 이 스케줄러는, 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을, 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하는 모델화부와, 상기 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하는 계산부를 갖는다. 상기 모델화부는, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 소정 장수의 상기 기판을 1 단위로 하여, 상기 기판의 각각의 그래프·네트워크를 작성한다. 상기 스케줄러는 작성된 상기 그래프·네트워크 중 하나를 고정한다. 상기 모델화부는, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중, 상기 그래프·네트워크가 이미 고정된 상기 기판을 제외한 소정 장수의 상기 기판을 다른 1 단위로 하여, 이 다른 1 단위의 상기 기판의 각각의 그래프·네트워크를 작성하고, 상기 고정된 그래프·네트워크에 추가한다. 상기 스케줄러는 추가된 상기 그래프·네트워크 중 하나를 고정한다.
이 일 형태에 의하면, 기판 반송 스케줄이, 그래프·네트워크 이론을 이용하여 모델화된 각 노드로의 최장 경로 길이에 기초하여 계산된다. 따라서, 종래 많은 계산 시간이 필요했던 파라미터 범위의 축소를 위한 사전의 계산 처리를 행하는 일 없이 기판 반송 스케줄을 계산할 수 있기 때문에, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 미리 제한할 필요도 없기 때문에, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다. 또한, 이 일 형태에 의하면, 소정 장수를 1 단위(Mini-batch)로 하여 기판에 관한 그래프·네트워크의 작성 및 최적화를 행하면서 기판마다 그래프·네트워크가 고정된다. 이에 따라, 지정된 전체 처리 장수에 관해서, 그래프·네트워크를 작성하고 나서 최적화하는 경우와 비교하여, 효율적인 반송 순서를 얻기 쉬우며 또한 계산 시간을 줄일 수 있다. 또한, 기판마다 그래프·네트워크를 추가 작성할 수 있으므로, 기판 반송의 실행 중에 새로운 기판이 투입된 경우라도 대응이 가능하게 된다. 처리 조건에 따라서 미니-배치의 장수를 임의로 바꿈으로써 계산 시간이 짧은 조건을 선택할 수 있다.
본 발명의 제2 형태에 의하면, 제1 형태에 있어서, 스케줄러는, 상기 그래프·네트워크가 작성된 상기 기판의 상기 처리의 시작 시각을 계산하여, 상기 처리의 시작 시각을 고정한다.
이 일 형태에 의하면, 최장 경로 길이의 계산 처리를 저감할 수 있다.
본 발명의 제3 형태에 의하면, 제2 형태에 있어서, 스케줄러는, 상기 다른 1단위의 상기 기판의 그래프·네트워크를 상기 고정된 그래프·네트워크에 추가했을 때, 상기 그래프·네트워크가 고정된 상기 기판의 상기 처리의 시작 시각이 변화하지 않은 경우에, 상기 처리의 시작 시각을 고정한다.
이 일 형태에 의하면, 기판의 각 처리의 시작 시각이 소정 기간에 걸쳐 변화가 없었던 경우는, 각 처리의 시작 시각이 고정된다. 이에 따라, 지정된 전체 처리 장수에 관해서, 각 동작의 처리 시작 시각을 가변인 상태 그대로로 하는 경우와 비교하여, 최장 경로 길이의 계산 처리를 저감할 수 있다. 또한, 처리 조건에 따라서 시작 시각 고정 판단수를 임의로 바꿈으로써, 계산 시간이 짧은 조건을 선택할 수 있다.
본 발명의 제4 형태에 의하면, 제1 형태 내지 제3 형태 중 어느 것에 있어서, 상기 모델화부는, 그래프·네트워크를 작성하는 대상이 되는 상기 기판의 모든 그래프·네트워크를 작성한다.
본 발명의 제5 형태에 의하면, 제1 형태 내지 제4 형태 중 어느 것에 있어서, 스케줄러는, 상기 기판 처리 장치가 비정상 상태로 이행했는지 여부를 검지하는 검지부를 가지고, 상기 모델화부는, 상기 기판 처리 장치가 비정상 상태로 이행했음을 상기 검지부가 검지했을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하고, 상기 계산부는, 상기 비정상 상태에 있어서의 상기 각 노드로의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하도록 구성된다.
이 일 형태에 의하면, 기판 처리 장치가 비정상 상태로 이행했을 때라도, 비정상 상태에 있어서의 각 노드로의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하기 때문에, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다.
본 발명의 제6 형태에 의하면, 제5 형태에 있어서, 상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 상기 기판 홀더의 메인터넌스 시의 상태 또는 애노드 홀더의 메인터넌스 시의 상태를 포함한다.
이 일 형태에 의하면, 기판 처리 장치의 고장과 같은 돌발적인 비정상 상태에 있어서의 적절한 기판 반송 스케줄을 계산할 수 있다. 또한, 기판 홀더 및 애노드 홀더는, 장시간 사용됨으로써 세정이나 점검이 필요하게 되는 경우가 있어, 기판 처리 장치로부터 빼내지거나 혹은 기판 처리 장치 내에서 정기적으로 메인터넌스(세정 또는 점검)된다. 이 일 형태에 의하면, 메인터넌스와 같은 정기적으로 발생하는 비정상 상태에 있어서도 적절한 기판 반송 스케줄을 계산할 수 있다.
본 발명의 제7 형태에 의하면, 제1 형태 내지 제6 형태 중 어느 한 스케줄러를 내장하는 상기 제어부를 구비한 기판 처리 장치가 제공된다. 이 기판 처리 장치에 있어서, 상기 제어부는 계산된 상기 기판 반송 스케줄에 기초하여 상기 반송부를 제어하도록 구성된다.
이 일 형태에 의하면, 계산된 기판 반송 스케줄에 기초하여 기판을 적절하게 반송할 수 있다.
본 발명의 제8 형태에 의하면, 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치를 이용한 기판 반송 방법이 제공된다. 이 기판 반송 방법은, 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하는 모델화 공정과, 상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산 공정과, 상기 기판 반송 스케줄에 기초하여 상기 기판을 반송하는 공정을 갖는다. 상기 계산 공정은, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 소정 장수의 상기 기판을 1 단위로 하여 상기 기판의 각각의 그래프·네트워크를 작성하는 공정과, 작성된 상기 그래프·네트워크 중 하나를 고정하는 공정과, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중, 상기 그래프·네트워크가 이미 고정된 상기 기판을 제외한 소정 장수의 상기 기판을 다른 1 단위로 하고, 이 다른 1 단위의 상기 기판의 각각의 그래프·네트워크를 작성하여, 상기 고정된 그래프·네트워크에 추가하는 공정과, 추가된 상기 그래프·네트워크 중 하나를 고정하는 공정을 포함한다.
이 일 형태에 의하면, 기판 반송 스케줄이, 그래프·네트워크 이론을 이용하여 모델화된 각 노드로의 최장 경로 길이에 기초하여 계산된다. 따라서, 종래 많은 계산 시간이 필요했던 파라미터 범위의 축소를 위한 사전의 계산 처리를 행하는 일 없이 기판 반송 스케줄을 계산할 수 있기 때문에, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 미리 제한할 필요도 없기 때문에, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다. 또한, 이 일 형태에 의하면, 소정 장수를 1 단위(미니-배치)로 하여 기판에 관한 그래프·네트워크의 작성 및 최적화를 행하면서 기판마다 그래프·네트워크가 고정된다. 이에 따라, 지정된 전체 처리 장수에 관해서, 그래프·네트워크를 작성하고 나서 최적화하는 경우와 비교하여, 효율적인 반송 순서를 얻기 쉬우며 또한 계산 시간을 줄일 수 있다. 또한, 기판마다 그래프·네트워크를 추가 작성할 수 있으므로, 기판 반송의 실행 중에 새로운 기판이 투입된 경우라도 대응이 가능하게 된다. 처리 조건에 따라서 미니-배치의 장수를 임의로 바꿈으로써, 계산 시간이 짧은 조건을 선택할 수 있다.
본 발명의 제9 형태에 의하면, 제8 형태의 기판 반송 방법에 있어서, 상기 계산 공정은, 상기 그래프·네트워크가 작성된 상기 기판의 상기 처리의 시작 시각을 계산하는 공정과, 상기 처리의 시작 시각을 고정하는 공정을 포함한다.
이 일 형태에 의하면, 최장 경로 길이의 계산 처리를 저감할 수 있다.
본 발명의 제10 형태에 의하면, 제9 형태의 기판 반송 방법에 있어서, 상기 처리의 시작 시각을 고정하는 공정은, 상기 다른 1 단위의 상기 기판의 그래프·네트워크를 상기 고정된 그래프·네트워크에 추가했을 때, 상기 그래프·네트워크가 고정된 상기 기판의 상기 처리의 시작 시각이 변화하지 않은 경우에, 상기 처리의 시작 시각을 고정한다.
이 일 형태에 의하면, 기판의 각 처리의 시작 시각이 소정 기간에 걸쳐 변화가 없었던 경우는, 각 처리의 시작 시각이 고정된다. 이에 따라, 지정된 전체 처리 장수에 관해서, 각 동작의 처리 시작 시각을 가변인 상태 그대로로 하는 경우와 비교하여, 최장 경로 길이의 계산 처리를 저감할 수 있다. 또한, 처리 조건에 따라서 시작 시각 고정 판단수를 임의로 바꿈으로써, 계산 시간이 짧은 조건을 선택할 수 있다.
본 발명의 제11 형태에 의하면, 제8 형태 내지 제10 형태 중 어느 한 기판 반송 방법에 있어서, 상기 기판 처리 장치가 비정상 상태로 이행했는지 여부를 검지하는 공정을 가지고, 상기 모델화 공정은, 상기 기판 처리 장치가 비정상 상태로 이행했음을 검지했을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 상기 각 노드로의 최장 경로 길이를 계산하는 공정을 포함하고, 상기 계산 공정은, 상기 비정상 상태의 상기 각 노드로의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는 공정을 포함한다.
이 일 형태에 의하면, 기판 처리 장치가 비정상 상태로 이행했을 때라도, 그 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 계산하기 때문에, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다.
본 발명의 제12 형태에 의하면, 제11 형태에 있어서, 상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 상기 기판 홀더의 메인터넌스 시의 상태 또는 애노드 홀더의 메인터넌스 시의 상태를 포함한다.
도 1은 본 발명의 실시형태에 따른 도금 처리 장치의 구성예를 도시한 모식도이다.
도 2는 제어부의 구성의 일례를 도시한 블럭도이다.
도 3은 도 2에 도시한 기판 반송 제어 스케줄러의 블럭도이다.
도 4는 도 3에 도시한 모델화부에 의해 모델화된 그래프·네트워크의 일례를 도시한 도면이다.
도 5는 각 노드로의 최장 경로 길이를 부기한 도 4에 도시한 그래프·네트워크 도면이다.
도 6은 도 5에 도시한 그래프·네트워크 도면에 반송기의 경합을 피하기 위한 엣지를 추가한 도면이다.
도 7은 각 노드로의 최장 경로 길이를 부기한 도 6에 도시한 그래프·네트워크 도면이다.
도 8은 기판 반송 스케줄의 일부를 도시한 도면이다.
도 9는 기판 반송 제어 스케줄러에 설정되는 로드 로봇의 반송 처리 시간의 일례를 도시한 도면이다.
도 10은 기판 반송 제어 스케줄러에 설정되는 반송기의 반송 처리 시간의 일례를 도시한 도면이다.
도 11은 기판 반송 제어 스케줄러에 설정되는 반송기의 반송 처리 시간의 일례를 도시한 도면이다.
도 12는 기판 반송 제어 스케줄러에 설정되는 제약 조건의 일례를 도시한 도면이다.
도 13은 기판 반송 제어 스케줄러에 설정되는 전체 레시피의 일례를 도시한 도면이다.
도 14는 기판 반송 제어 스케줄러에 설정되는 프로세스 레시피의 일례를 도시한 도면이다.
도 15는 본 실시형태에 따른 기판 처리 방법을 도시한 흐름도이다.
도 16은 단계 S105의 서브루틴을 도시한 흐름도이다.
도 17은 단계 S203의 서브루틴을 도시한 흐름도이다.
도 18은 단계 S204의 서브루틴을 도시한 흐름도이다.
도 19는 단계 S105의 서브루틴을 도시한 흐름도이다.
도 20은 도 19에 도시한 단계 S510의 서브루틴을 도시한 흐름도이다.
이하, 본 발명의 실시형태에 관해서 도면을 참조하여 설명한다. 이하에 설명하는 도면에 있어서 동일하거나 또는 상당하는 구성 요소에는 동일한 부호를 붙여 중복된 설명을 생략한다. 본 실시형태에서는 기판 처리 장치로서 반도체 기판에 도금 처리를 행하는 도금 장치를 예로 들어 설명하지만, 본 발명에 따른 기판 처리 장치는 이것에 한하지 않으며, 예컨대 유리 기판에 대하여 LCD 제조용 처리를 행하는 기판 처리 장치 등, 각종 기판 처리 장치에 적용할 수 있다.
도 1은 본 발명의 실시형태에 따른 도금 처리 장치의 구성예를 도시하는 모식도이다. 본 도금 처리 장치(10)는, 로드 포트(11), 로드 로봇(12), 얼라이너(13), 스핀 린스 드라이어(SRD)(14), 픽싱 스테이션(15a, 15b), 복수의 스토커(16)를 구비한 기판 홀더 저류 영역(25), 전수세조(前水洗槽)(17), 전처리조(前處理槽)(18), 수세조(水洗槽)(19), 조건조조(粗乾燥槽)(블로우조)(20), 수세조(21), 복수의 도금조(22)를 구비한 도금 영역(26)(도금 처리부의 일례에 상당한다), 2대의 반송기(23, 24)를 갖는다. 스핀 린스 드라이어(14), 전수세조(17), 전처리조(18), 수세조(19), 블로우조(20), 수세조(21) 및 도금조(22)는 기판에 미리 정해진 처리를 행하는 기판 처리부로서 기능한다. 또한, 로드 로봇(12) 및 반송기(23, 24)는 기판을 반송하는 반송부로서 기능한다.
도 1에 있어서, 화살표 A는 기판의 로드 이송 행정을, 화살표 B는 기판의 언로드 이송 행정을 나타낸다. 로드 포트(11)에는 여러 장의 미처리 기판 및 여러 장의 처리 완료 기판을 수납한 기판 수납 용기(FOUP: Front Opening Unified Pod)가 배치되도록 되어 있다.
이 도금 처리 장치(10)에 있어서, 로드 로봇(12)은 로드 포트(11)에 배치된 기판 수납 용기로부터 미처리의 기판을 빼내어, 얼라이너(13)에 배치한다. 얼라이너(13)는, 노치, 오리엔테이션 플랫(Orientation flat) 등을 기준으로 기판의 위치 결정을 행한다. 이어서, 로드 로봇(12)은 기판을 픽싱 스테이션(15a, 15b)으로 반송하고, 픽싱 스테이션(15a, 15b)은 스토커(16)로부터 빼낸 기판 홀더에 기판을 장착한다. 이 도금 처리 장치(10)는, 2대의 픽싱 스테이션(15a, 15b)에서 각각의 기판 홀더에 기판을 장착하고, 2개의 기판 홀더를 1조로 하여 반송하도록 구성된다. 기판 홀더에 장착된 기판은 반송기(23)에 의해 전수세조(17)에 반송되어 전수세조(17)에서 전수세 처리된 후, 전처리조(18)에 반송된다. 전처리조(18)에서 전처리된 기판은 또한 수세조(19)에 반송되어 수세조(19)에서 수세 처리된다.
수세조(19)에서 수세 처리된 기판은, 반송기(24)로 도금 영역(26) 중 어느 한 도금조(22)에 반송되어, 도금액에 침지된다. 여기서 도금 처리가 실시되어 기판에 금속막이 형성된다. 금속막이 형성된 기판은 반송기(24)에 의해 수세조(21)에 반송되어, 수세조(21)에서 수세 처리된다. 이어서, 기판은 반송기(24)에 의해 블로우조(20)에 반송되어 조건조(粗乾燥) 처리가 실시된 후, 반송기(23)에 의해 픽싱 스테이션(15a, 15b)에 반송되어 기판 홀더로부터 착탈된다. 기판 홀더로부터 착탈된 기판은, 로드 로봇(12)으로 스핀 린스 드라이어(14)에 반송되어, 세정·건조 처리가 실시된 후, 로드 포트(11)에 배치되어 있는 기판 수납 용기의 소정 위치에 수납된다.
본 실시형태에 따른 도금 처리 장치(10)는, 편의상 로드 포트(11)와 픽싱 스테이션(15a, 15b)의 사이에서 기판을 반송하는 로드 로봇(12)(전단 반송부의 일례에 상당한다)을 포함하는 장치 전단부와, 픽싱 스테이션(15a, 15b)과 도금 영역(26)의 사이에서 기판을 반송하는 반송기(23, 24)(후단 반송부의 일례에 상당한다)를 포함하는 장치 후단부로 나뉜다. 본 실시형태에 따른 도금 처리 장치(10)에 있어서는, 후술하는 것과 같이, 장치 전단부에 있어서의 전단 측의 그래프·네트워크와, 장치 후단부에 있어서의 후단 측의 그래프·네트워크를 따로따로 계산한다.
이어서, 도 1에 도시한 도금 처리 장치(10)를 제어하는 제어부에 관해서 설명한다. 도 2는 제어부 구성의 일례를 도시하는 블럭도이다. 도 1에 도시한 로드 로봇(12), 반송기(23) 및 반송기(24)에 의한 화살표 A에 나타내는 기판의 로드 이송 행정의 반송 제어 및 화살표 B에 나타내는 기판의 언로드 이송 행정의 반송 제어는 제어부의 제어에 의해 이루어진다.
도금 처리 장치(10)의 제어부는 장치 컴퓨터(30)와 장치 제어 컨트롤러(32)를 갖는다. 장치 컴퓨터(30)는 주로 계산이나 데이터 처리 등을 행하고, 장치 제어 컨트롤러(32)는 주로 도 1에 도시한 도금 처리 장치(10)의 각 부를 제어하도록 구성된다. 본 실시형태에서는 장치 컴퓨터(30)와 장치 제어 컨트롤러(32)가 따로따로 구성되지만, 이것에 한하지 않고, 이들을 일체의 제어부로서 구성하여도 좋다.
장치 컴퓨터(30)는, 도시하지 않는 표시부에 조작 화면을 표시하게 하는 조작 화면 애플리케이션(31)과, 기판 반송 제어 스케줄을 생성하기 위한 기판 반송 제어 스케줄러(40)를 갖는다. 장치 컴퓨터(30)는, 이 밖에 조작 화면 애플리케이션(31) 및 기판 반송 제어 스케줄러(40)를 실현하기 위해서 필요한 CPU(Central Processing Unit), ROM(Read Only Memory), 메모리, 하드디스크 등의 하드웨어를 갖는다.
장치 제어 컨트롤러(32)는, 장치 컴퓨터(30)와 네트워크 접속되어 있어, 장치 컴퓨터(30)로부터 기판 반송 제어 스케줄러(40)가 생성한 기판 반송 제어 스케줄을 수신하도록 구성된다. 장치 제어 컨트롤러(32)는, 도 1에 도시한 반송부 및 기판 처리부를 포함하는 동작 기기(50)와 입출력 인터페이스를 통해 통신 가능하게 접속된다. 장치 제어 컨트롤러(32)는, 장치 컴퓨터(30)로부터 수신한 기판 반송 제어 스케줄에 따라서 동작 기기(50)를 제어한다.
도 3은 도 2에 도시한 기판 반송 제어 스케줄러(40)의 블럭도이다. 도시하는 것과 같이, 기판 반송 제어 스케줄러(40)는 모델화부(41)와 계산부(42)와 검지부(43)와 결합부(44)를 갖는다. 본 실시형태에 따른 기판 반송 제어 스케줄러(40)는, 기판 반송 스케줄을 계산하기 위해서, 후술하는 그래프·네트워크 이론을 이용하여, 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건을 노드 및 엣지로 모델화한다. 여기서, 처리 조건에는 처리의 종류 및 순서, 그리고 처리의 우선도 등이 포함된다. 처리 시간에는, 각 프로세스의 시작 시간, 반송 시작 시간, 프로세스에 필요한 시간 및 반송에 필요한 시간 등이 포함된다. 또한 제약 조건이란, 어떤 처리의 시작에서부터 다음 처리를 시작할 때까지 걸리는 시간을 제약하는 조건 등을 말한다. 여기서 스케줄러란, 외부로부터 신호 정보를 수신하고, 이것에 기초하여 기판 반송 스케줄을 계산하는 일련의 연산 처리를 행하기 위한 소프트웨어가 기록된 기억 매체를 적어도 갖는 연산 처리 장치를 말한다. 또한, 이 기판 반송 제어 스케줄러(40)는, 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터 정보를 기억하기 위한 기억부를 추가로 가지고, 이 기억부에 보존된 정보를 참조하면서 상기한 연산 처리를 행하도록 구성된다.
모델화부(41)는, 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건을, 그래프·네트워크 이론을 이용하여 노드 및 엣지로 나타내어지는 그래프·네트워크로 모델화하여, 각 노드로의 최장 경로 길이를 계산한다. 계산부(42)는, 모델화된 각 노드로의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산한다. 검지부(43)는, 도 2에 도시한 장치 제어 컨트롤러(32)로부터의 신호를 수신하여, 도금 처리 장치(10)가 비정상 상태로 이행했는지 여부를 검지한다. 여기서 비정상 상태란, 예컨대 도금 처리 장치(10)의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태 또는 애노드 홀더의 메인터넌스 시의 상태 등을 포함한다.
또한 본 실시형태에서는, 결합부(44)는, 장치 전단부에 있어서의 전단 측의 그래프·네트워크와 장치 후단부에 있어서의 후단 측의 그래프·네트워크를 따로따로 계산하고, 전단 측의 그래프·네트워크와 후단 측의 그래프·네트워크를 결합하여, 도금 처리 장치(10) 전체에 따른 그래프·네트워크를 계산한다.
이어서, 도 3에 도시한 기판 반송 제어 스케줄러(40)에 의해 기판 반송 스케줄을 계산하는 구체예에 관해서 설명한다. 도 4는 도 3에 도시한 모델화부(41)에 의해 모델화된 그래프·네트워크의 일례를 도시한 도면이다. 이 그래프·네트워크는 설명을 위해서 간소화된 것이다.
이 그래프·네트워크를 모델화하기 위한 전제를 다음과 같이 했다. 즉, 처리 대상이 되는 기판을 유지한 기판 홀더는 2개 사용된다. 여기서는, 각각의 기판 홀더를 제1 기판 홀더(Wafer Holder 1)와 제2 기판 홀더(Wafer Holder 2)라고 부른다. 이 예에서의 도금 처리 장치(10)는, 4개의 유닛 A, 유닛 B, 유닛 C, 유닛 D를 가지고, 2개 기판 홀더는 각각 별도의 유닛 A에 수납된 상태에서 처리가 시작된다. 유닛 B, C에 관해서는 기판 홀더는 하나밖에 존재할 수 없다. 기판 홀더의 각각에는, 도 4에 있어서 노드가 되는 처리 A-D가 실시된다. 기판 홀더의 각각에 실시되는 처리 A-D의 생각할 수 있는 순서는 프로세스 레시피에 기초하여 미리 정해져 있고, 이 순서는 도 4에 도시된 엣지 e1-e15의 화살표로 표시된다. 처리 A는 유닛 A로부터 기판 홀더를 빼내는 처리이다. 처리 B는 유닛 B로부터 기판 홀더를 빼내는 처리이다. 처리 C는 유닛 C로부터 기판 홀더를 빼내는 처리이다. 처리 A, B, C에 관해서는 각각 기판 홀더의 빼내기, 다음 유닛으로의 이동, 다음 유닛에의 수납의 일련의 처리를 연속해서 실행하는 것으로 한다. 처리 D는 유닛 D에 기판 홀더를 수납하는 처리이다. 처리 A-C의 빼내기 처리 시간은 각각 5초로 한다. 처리 D는 종료 처리이며, 빼내기 처리 시간은 0이다. 기판 홀더의 각각은 하나의 반송기에 의해 하나씩 반송된다. 예컨대, 유닛 B와 유닛 C 사이의 반송기의 이동 시간은 3초로 한다. 유닛 B 사이 및 유닛 C 사이의 반송기의 이동 시간은 1초로 한다. 유닛 B에 수납된 기판 홀더에는 15초 동안의 처리가 행해지고, 유닛 C에 수납된 기판 홀더에는 10초 동안의 처리가 행해진다. 또한 제약 조건으로서, 처리 A가 시작되고 나서 처리 B가 시작되기까지의 시간을 40초 이내, 처리 B가 시작되고 나서 처리 C가 시작되기까지의 시간을 60초 등으로 한다. 이들 전제 조건의 일람을 이하의 표 1에 나타낸다.
Figure pat00001
도 4에 도시한 것과 같이, 제1 기판 홀더에 관해서 처리 A에서 처리 B로의 소요 시간은, 유닛 A로부터의 빼내기 처리 시간 5초와, 유닛 A에서 유닛 B로의 반송기의 이동 시간 5초와, 유닛 B로의 수납 처리 시간 5초와, 유닛 B에서의 레시피 처리 시간 15초로, 30초가 된다. 따라서 엣지 e1은 30초가 된다. 또한, 유닛 A, B 사이의 처리의 제약 조건인 40초가 엣지 e4가 된다. 여기서의 제약 조건은 음수로 표시된다. 유닛 B, C 사이, 유닛 C, D 사이에 관해서도 마찬가지이다. 제1 기판 홀더에 관해서, 처리 B에서 처리 C로의 소요 시간은, 유닛 B로부터의 빼내기 처리 시간인 5초와, 유닛 B에서 유닛 C로의 반송기의 이동 시간인 3초와, 유닛 C에서의 수납 처리 시간인 5초와, 유닛 C에서의 레시피 처리 시간인 10초이며, 엣지 e2는 23초가 된다.
이어서, 제1 기판 홀더에 관해서 처리 C에서 처리 D로의 소요 시간은, 유닛 C로부터의 빼내기 처리 시간인 5초와, 유닛 C에서 유닛 D로의 반송기의 이동 시간인 2초와, 유닛 D로의 수납 처리 시간인 5초로, 12초가 된다. 따라서 엣지 e3은 12초가 된다. 제2 기판 홀더에 관해서, 처리 A-D까지의 각각의 소요 시간은 제1 기판 홀더와 마찬가지다.
제1 기판 홀더의 처리 B에서 제2 기판 홀더의 처리 A로 이행하는 경우, 제2 기판 홀더가 처리 A(유닛 A로부터 빼내기, 유닛 B로 이동, 수납)를 시작하기 위해서는 유닛 B가 비어 있을 필요가 있다. 이 때문에, 우선 제1 기판 홀더의 처리 B가 실행될 필요가 있다. 즉 유닛 B로부터의 꺼내기 시간 5초와, 유닛 B에서 유닛 C로의 이동 시간 3초와, 유닛 C로의 수납 처리 시간 5초가 필요하게 된다. 또한, 처리 B의 마지막은 유닛 C에서 행해지고, 처리 A가 유닛 A에서 행해지기 때문에, 반송기가 유닛 C에서 유닛 A로 이동하는 시간인 7초가 필요하게 된다. 따라서, 제1 기판 홀더의 처리 B에서 제2 기판 홀더의 처리 A로의 소요 시간은 20초가 된다. 따라서 엣지 e13은 20초가 된다. 엣지 e14에 관해서도 같은 식으로 산출되어, 16초가 된다. 엣지 e15는 유닛 D의 레시피 처리 시간은 0초이기 때문에, 유닛 D에서부터 유닛 C까지의 이동 시간인 2초가 된다.
이상과 같이 하여 도 3에 도시한 모델화부(41)에 의해서 생성된 그래프·네트워크 도면에 있어서 각 노드로의 최장 경로 길이를 산출한다. 여기서, 모델화부(41)는 최장 경로 길이를 산출하기 위해서 최단 경로 문제 해결 수법을 이용한다. 구체적으로는, 모델화부(41)는 각 엣지의 소요 시간의 값을 정부(正負) 반전하여, 벨만-포드법 등의 공지된 최단 경로 문제 해결 수법에 의해 각 노드로의 최단 경로를 산출한다. 여기서는, 예컨대 제1 기판 홀더의 처리 A에서 제1 기판 홀더의 처리 C로의 최단 경로는, 제1 기판 홀더의 처리 A, 제1 기판 홀더의 처리 B, 제1 기판 홀더의 처리 C를 순차 실시하는 경우가 최단 경로(값이 최소)가 되고, 그 소요 시간의 값은 「-53」이 된다. 모델화부(41)는, 이와 같이 하여 각 노드로의 최단 경로 길이의 값을 계산하여, 그 값을 재차 정부 반전한다. 이 값이 각 노드로의 최장 경로 길이를 나타내는 값이 된다. 이 값은 각 처리의 실행 가능한 최고속의 처리 시작 시각을 나타낸다. 또한, 벨만-포드법 외에 예컨대 다익스트라법 등을 이용하여 각 노드로의 최장 경로 길이를 계산하여도 좋다.
도 5는 각 노드로의 최장 경로 길이를 부기한 도 4에 도시한 그래프·네트워크 도면이다. 여기서, 제1 기판 홀더의 처리 C의 시작 시각 53초와 제2 기판 홀더의 처리 A의 시작 시각 50초에 관해서 확인한다. 시작 시각이 빠른 제2 기판 홀더의 처리 A를 시작하면, 빼내기 처리 5초와, 유닛 A에서 유닛 B로의 이동 처리 5초와, 유닛 B로의 수납 처리 5초가 경과할 때까지는 반송기를 사용할 수 없기 때문에, 제1 기판 홀더의 처리 C는 실행할 수 없다. 아울러, 처리 A의 마지막의 유닛 B에서부터 처리 C의 시작 위치의 유닛 C까지의 이동 시간인 3초를 경과하지 않으면 제1 기판 홀더의 처리 C는 시작할 수 없다. 이와 같이 반송기의 경합을 피하기 위해서, 도 6에 도시한 것과 같이 새롭게 예컨대 엣지 e16을 추가할 필요가 있다. 이 엣지 e16은 상기한 것으로부터 18초가 된다. 도 7은 엣지 e16을 더한 후에 재차 각 노드로의 최장 경로 길이를 계산하여 갱신한 그래프·네트워크 도면이다. 또한, 이 엣지 e16에 상당하는 엣지의 방향은 역이라도 상관없으며 그 경우, 엣지 길이는 20초가 된다.
그래프·네트워크 도면에 있어서, 엣지의 추가에 의해서 길이가 정(正)인 폐로가 생성되는 경우, 실행 불가능(제약 조건을 지킬 수 없다)으로 되기 때문에, 추가한 엣지를 삭제하고 다른 엣지를 추가할 필요가 있다. 도 7의 예에서는, 제1 기판 홀더의 처리 B와 제2 기판 홀더의 처리 A와 제1 기판 홀더의 처리 C의 사이에서 폐로가 존재하지만, 길이의 합계는 20+18-60=-22가 되기 때문에 문제는 없다.
도 7에 도시하는 각 노드로의 최장 경로 길이는 각 처리의 실행 가능한 최고속의 처리 시작 시각을 나타낸다. 따라서, 최장 경로 길이의 값이 나타내는 시각에 각 처리를 실행하면, 스루풋이 높은 기판 반송 처리를 행할 수 있다.
계산부(42)는, 도 7에 도시하는 최장 경로 길이의 값에 기초하여, 각 기판 홀더를 반송하는 타임테이블, 즉 기판 반송 스케줄을 작성한다. 도 8은 기판 반송 스케줄의 일부를 도시한 도면이다. 기판 반송 제어 스케줄러(40)는, 이와 같이 하여 작성된 기판 반송 스케줄을 도 2에 도시한 장치 제어 컨트롤러(32)에 송신한다. 장치 제어 컨트롤러(32)는 이 기판 반송 스케줄에 기초하여 기판 처리부 및 반송부를 제어한다.
이와 같이, 본 실시형태에 따른 기판 반송 제어 스케줄러(40)에 의하면, 기판 반송 스케줄이, 그래프·네트워크 이론을 이용하여 모델화된 노드 및 엣지에 관해서, 각 노드로의 최장 경로 길이에 기초하여 계산된다. 따라서, 파라미터 범위의 축소를 위한 사전의 계산 처리를 행하지 않고서 기판 반송 스케줄을 계산할 수 있기 때문에, 계산량 및 계산 시간을 저감할 수 있다. 또한, 최적의 스루풋을 얻기 위한 파라미터(처리 조건)를 제한할 필요도 없기 때문에, 상정되는 프로세스 레시피 이외의 조건이 주어진 경우라도 양호한 스루풋을 달성할 수 있는 기판 반송 스케줄을 계산할 수 있다.
이어서, 기판 반송 제어 스케줄러(40)에 설정되는, 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건의 구체예에 관해서 설명한다. 도 9는 기판 반송 제어 스케줄러(40)에 설정되는 로드 로봇(12)의 반송 처리 시간의 일례를 도시한 도면이다. 이 도면에는, 하나의 기판 수납 용기(FOUP1), 다른 기판 수납 용기(FOUP2) 및 스핀 린스 드라이어(14) 등의 사이에서, 로드 로봇(12)이 기판을 반송하기 위해서 필요한 시간(초)이 예시된다. 예컨대, FOUP1에서 FOUP2에 로드 로봇(12)이 기판을 반송하려면 1초의 처리 시간이 필요하다. 도 9에 도시한 각각의 소요 시간으로서, 미리 측정된 값이 기판 반송 제어 스케줄러(40)에 설정된다.
도 10은 기판 반송 제어 스케줄러(40)에 설정되는 반송기(23)의 반송 처리 시간의 일례를 도시한 도면이고, 도 11은 기판 반송 제어 스케줄러(40)에 설정되는 반송기(24)의 반송 처리 시간의 일례를 도시한 도면이다. 도 10에는, 픽싱 스테이션(15a, 15b), 전처리조(18)(Prewet), 수세조(19)(Presoak) 및 블로우조(20)(Blow) 등의 사이에서 반송기(23)가 기판을 반송하기 위해서 필요한 시간(초)이 도시된다. 또한, 도 11에는 블로우조(20), 하나의 도금조(22) 및 다른 도금조(22) 등의 사이에서 반송기(24)가 기판을 반송하기 위해서 필요한 시간(초)이 도시된다. 도 9 내지 도 11에 도시하는 각 반송부의 이동 소요 시간은 처리 시간으로서 미리 기판 반송 제어 스케줄러(40)에 설정된다.
이어서, 기판 반송 제어 스케줄러(40)에 설정되는 제약 조건에 관해서 설명한다. 도 12는 기판 반송 제어 스케줄러(40)에 설정되는 제약 조건의 일례를 도시한 도면이다. 도시하는 것과 같이, 이 예에서는 전처리조(18)(Prewet), 수세조(19)(Presoak), 하나의 도금조(22)(Plating A) 및 다른 도금조(22)(Plating B) 등의 제약 조건(초)이 도시된다. 도 12에 도시하는 제약 조건에 의하면, 예컨대 반송기(23)는 전처리가 종료되고 나서 30초 이내에 전처리조(18)에 수납된 기판을 빼내야 한다.
이어서, 기판 반송 제어 스케줄러(40)에 설정되는 프로세스 레시피 및 프로세스 처리 시간에 관해서 설명한다. 도 13은 기판 반송 제어 스케줄러(40)에 설정되는 전체 레시피의 일례를 도시한 도면이다. 도 13에 도시한 것과 같이, 기판 반송 제어 스케줄러(40)에는 복수의 프로세스 레시피가 설정된다. 도시하는 예에서는, 레시피 ID 「ABC」와 「XYZ」가 설정되어 있다. 각각의 레시피 ID에 있어서는 유닛 레시피를 선택할 수 있다. 도시하는 예에서는 레시피 ID 「ABC」에 있어서, 전처리조(18)(Prewet)에 있어서의 처리, 다른 도금조(22)(Plating B)에 있어서의 처리, 블로우조(20)(Blow)에 있어서의 처리 및 스핀 린스 드라이어(14)(SRD)에 있어서의 처리가, 통상의 조건(STD: Standard)으로 행해지도록 설정되어 있다. 또한, 레시피 ID 「XYZ」에서는 도시하는 각 처리가 시험 조건(TEST)으로 행해지도록 설정되어 있다.
도 14는 기판 반송 제어 스케줄러(40)에 설정되는 프로세스 레시피의 일례를 도시한 도면이다. 도 14에 도시한 것과 같이, 전처리조(18)(Prewet), 수세조(19)(Presoak), 하나의 도금조(22)(Plating A), 다른 도금조(22)(Plating B), 블로우조(20)(Blow) 및 스핀 린스 드라이어(14)(SRD)에 있어서의, 통상 조건(STD)과 시험 조건(TEST)의 처리 시간이 각각 설정된다. 도 13에 도시한 통상 조건과 시험 조건은 도 14에 도시된 처리 시간에 따른다.
이어서, 본 실시형태에 따른 도금 처리 장치(10)에 의한 기판 처리 방법에 관해서 설명한다. 도 15는 본 실시형태에 따른 기판 처리 방법을 도시하는 흐름도이다. 도 15에 도시한 것과 같이, 우선, 오퍼레이터는 도금 처리 장치(10)의 장치 컴퓨터(30)가 갖는 도시하지 않는 입력부를 통해, 도 9 내지 도 11에 도시한 기판의 반송 처리 시간과 도 12에 도시한 제약 조건을 도금 처리 장치(10)에 설정한다(단계 S101, 단계 S102). 후술하는 비정상 상태에 있어서의 처리 시간 및 제약 조건은, 고장의 종류 등 비정상 상태의 상황에 따라서 미리 도금 처리 장치(10)에 규정되어 있다.
이어서, 신규 로트 처리의 명령, 즉 새로운 기판 처리의 명령이 있었는지 여부를 판정한다(단계 S103). 신규 로트 처리의 명령이 있었을 때(단계 S103, 예(YES)), 도 13에 도시한 프로세스 레시피(처리 조건) 중 어느 것이 선택되어, 처리가 시작된다(단계 S104). 또한, 이 프로세스 레시피의 선택은, 오퍼레이터가 장치 컴퓨터(30)의 입력부를 통해 입력하여도 좋고, 장치 컴퓨터(30)와 네트워크 접속된 도시하지 않는 호스트 컴퓨터로부터 입력하여도 좋다.
이어서, 기판 반송 제어 스케줄러(40)의 계산부(42)는 기판 반송 스케줄을 계산한다(단계 S105). 단계 S105의 상세한 프로세스는 후술한다. 단계 S105에 의해서 기판 반송 스케줄, 즉 타임테이블이 결정되면, 장치 제어 컨트롤러(32)는 기판 처리를 실행한다(단계 S106).
기판 처리 실행 중에, 도금 처리 장치(10)가 비정상 상태로 이행했는지 여부를 검지부(43)가 검지한다(단계 S107). 여기서 비정상 상태란, 도금 처리 장치(10)의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태 또는 애노드 홀더의 메인터넌스 시의 상태 등을 포함한다. 도금 처리 장치(10)에서는, 예컨대 도금조(22)의 정류기 등이 돌발적으로 고장이 나는 경우가 있으며, 이 경우 도금조(22) 중 하나가 사용 불가가 된다. 또한, 기판 홀더 및 애노드 홀더는, 장시간 사용됨으로써 세정이나 점검이 필요하게 되는 경우가 있어, 도금 처리 장치(10)로부터 빼내어지거나 혹은 기판 처리 장치 내에서 정기적으로 메인터넌스(세정 또는 점검)된다. 이 경우, 사용 가능한 기판 홀더 및 기판 홀더의 수가 변경되어, 도금 처리 장치(10)의 스루풋에 영향을 미친다. 그래서, 도금 처리 장치(10)가 비정상 상태로 이행했다고 판정한 경우(단계 S107, 예), 단계 S105로 되돌아가, 비정상 상태에 있어서의 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 다시 계산한다.
도금 처리 장치(10)가 비정상 상태로 이행하지 않았다고 판정한 경우(단계 S107, 아니오(NO)), 신규 로트 내의 모든 기판이 처리되었는지 여부가 판정된다(단계 S108). 처리되어야 하는 기판이 남아 있는 경우는(단계 S108, 아니오), 단계 S107로 되돌아가, 도금 처리 장치(10)가 비정상 상태로 이행했는지 여부가 검지된다. 신규 로트 내의 모든 기판이 처리되면(단계 S108, 예), 신규 로트의 처리를 종료한다(S109).
도 15에 도시한 단계 S105의 기판 반송 스케줄의 구체적인 계산 수순의 일례에 관해서 설명한다. 도 16은 단계 S105의 서브루틴을 도시하는 흐름도이다. 도시하는 것과 같이, 기판 반송 스케줄을 계산하기 위해서는, 우선 도 9 내지 도 11 및 도 14에 도시한 처리 시간, 도 12에 도시한 제약 조건 및 도 13에 도시한 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)에 받아들인다(단계 S201). 또한, 도 15의 단계 S107에 있어서 도금 처리 장치(10)가 비정상 상태로 이행했음이 검지된 경우에는, 단계 S201에서는, 비정상 상태의 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건 등의 데이터가 기판 반송 제어 스케줄러(40)에 받아들여진다.
이어서, 기판 반송 제어 스케줄러(40)는, 우선 지정된 기판의 처리 장수를 n장마다(n은 1 이상의 임의의 숫자)의 몇 개의 미니-배치로 분할한다(단계 S202). 그 후, 기판 반송 제어 스케줄러(40)는 장치 전단부의 그래프·네트워크를 계산한다(단계 S203). 그 후, 기판 반송 제어 스케줄러(40)는 장치 후단부의 그래프·네트워크를 계산한다(단계 S204).
결합부(44)는, 단계 S203에서 계산한 장치 전단부의 그래프·네트워크와 단계 S204에서 계산한 장치 후단부의 그래프·네트워크를 관계시키는 노드 사이에 대하여 엣지를 추가함으로써, 장치 전체적인 그래프·네트워크로서 결합한다(단계 S205). 이어서, 모든 지정 처리 장수에 관해서 계산이 종료되었는지 확인하여, 지정 처리 장수에 도달하지 않은 경우(단계 S206, 아니오), 다음 n장분을 추가하고(단계 S207), 단계 S203의 처리로 되돌아간다. 지정 처리 장수에 도달한 경우(단계 S206, 예), 계산부(42)는, 이 장치 전체의 그래프·네트워크의 각 노드로의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하여, 기판 반송 타임테이블로서 도 2에 도시한 장치 제어 컨트롤러(32)에 송신한다(단계 S208). 장치 제어 컨트롤러(32)는, 이 기판 반송 타임테이블에 기초하여 기판을 반송하도록 도금 처리 장치(10)의 반송부를 제어한다.
이어서, 도 16에 도시한 단계 S203의 장치 전단부의 기판 반송 스케줄의 구체적인 계산 수순에 관해서 설명한다. 도 17은 단계 S203의 서브루틴을 도시하는 흐름도이다. 도시하는 것과 같이, 장치 전단부의 기판 반송 스케줄을 계산하기 위해서는, 우선 장치 전단부에 관련된 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)에 받아들인다(단계 S301). 받아들인 이들 데이터로부터 장치 전단부의 반송 순서가 작성된다(단계 S302). 이 반송 순서는 특히 프로세스 레시피(처리 조건)에 기초하여 작성된다.
이어서, 모델화부(41)가 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하여, 도 4에 도시한 것과 같은 각 기판 홀더에 대응하는 그래프·네트워크를 생성한다(단계 S303). 도 16에 도시한 단계 S202에서 주어진 미니-배치 처리수의 기판 홀더에 관한 그래프·네트워크가 추가 생성되면(단계 S304, 예), 생성된 그래프·네트워크에 기초하여 각 노드로의 최장 경로 길이를 산출한다(단계 S305).
이어서, 도 18에 도시한 단계 S204의 장치 후단부의 기판 반송 스케줄의 구체적인 계산 수순에 관해서 설명한다. 도 18은 단계 S204의 서브루틴을 도시하는 흐름도이다. 도시하는 것과 같이, 장치 후단부의 기판 반송 스케줄을 계산하기 위해서는, 우선 장치 후단부에 관련된 처리 시간, 제약 조건 및 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)가 취득한다(단계 S401). 받아들인 이들 데이터로부터 장치 후단부의 반송 순서가 작성된다(단계 402). 이 반송 순서는 특히 프로세스 레시피(처리 조건)에 기초하여 작성된다.
이어서, 모델화부(41)가 처리 조건, 처리 시간 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하여, 도 4에 도시한 것과 같은 각 기판 홀더에 대응하는 그래프·네트워크를 생성한다(단계 S403). 도 16에 도시한 단계 S202에서 주어진 미니-배치 처리수의 기판 홀더에 관한 그래프·네트워크가 추가 생성되면(단계 S404, 예), 생성된 그래프·네트워크에 기초하여 각 노드로의 최장 경로 길이를 산출한다(단계 S405).
도 16에서 설명한 것과 같이, 본 실시형태에서는 장치 전단부 및 장치 후단부의 처리 조건, 처리 시간 및 제약 조건을 각각 모델화하여, 장치 전단부에 있어서의 전단 측의 기판 반송 스케줄과, 장치 후단부에 있어서의 후단 측의 기판 반송 스케줄을 따로따로 계산한다. 이 때문에, 장치 전체의 기판 반송 스케줄을 계산하는 경우와 비교하여 계산이 단순화되어, 계산량 및 계산 시간을 줄일 수 있다. 또한, 장치 전단부와 장치 후단부를 통합하여 한 번에 기판 반송 스케줄을 계산하여도 좋다.
도 15에 도시한 단계 S105의 기판 반송 스케줄의 구체적인 계산 수순의 다른 예에 관해서 설명한다. 도 19는 단계 S105의 서브루틴을 도시하는 흐름도이다. 도 19에 도시하는 흐름에서는, 소정 장수의 기판을 1 단위(미니-배치)로 하여 그래프·네트워크를 작성하고, 그 중 1장의 기판의 그래프·네트워크를 고정한다. 이어서, 다음 1 단위의 기판에 대한 그래프·네트워크를, 이미 고정된 그래프·네트워크에 추가 작성하여, 또 1장의 기판의 그래프·네트워크를 고정한다. 이에 따라 2장의 기판의 그래프·네트워크가 고정된다. 이것을 순차 반복하여, 지정된 처리 장수분의 그래프·네트워크를 작성한다. 이하, 도 19를 참조하여 상세한 처리를 설명한다.
도시하는 것과 같이, 기판 반송 스케줄을 계산하기 위해서는, 우선 도 9 내지 도 11 및 도 14에 도시한 처리 시간, 도 12에 도시한 제약 조건, 그리고 도 13에 도시한 프로세스 레시피(처리 조건) 등의 데이터를 기판 반송 제어 스케줄러(40)에 받아들인다(단계 S501). 또한, 도 15의 단계 S107에 있어서 도금 처리 장치(10)가 비정상 상태로 이행했음이 검지된 경우에는, 단계 S501에서는 비정상 상태의 도금 처리 장치(10)의 처리 조건, 처리 시간 및 제약 조건 등의 데이터가 기판 반송 제어 스케줄러(40)에 받아들여진다.
이어서, 기판 반송 제어 스케줄러(40)는, 그래프·네트워크를 작성하는 대상이 되는 기판 전체의 수(지정 처리 장수라고 한다) 중, 미니-배치의 기판 처리 장수를 n으로 한다(단계 S502). 바꿔 말하면, 지정 처리 장수 중 미리 정해진 n장의 기판을 1 단위로 한다. 도시하는 예에서는 n의 설정치로서 3이 설정된다. 또한, n은 1 이상의 임의의 정수로 할 수 있다. 그 후, 기판 반송 제어 스케줄러(40)는, 추가 기판 번호를 m으로 하고, 초기치를 1로 한다(단계 S503). 여기서, 추가 기판 번호란, 그래프·네트워크의 작성 대상이 되는 기판을 나타내기 위한 변수이다. 이어서, 시작 시각 고정 판단수를 k로 하고, 예컨대 설정치를 10으로 한다(단계 S504). 여기서, k는 1 이상의 임의의 정수로 할 수 있다.
기판 반송 제어 스케줄러(40)는, 「시작 시각 변화 없음 연속 카운트」로서, 기판 m마다 nc[m]를 설정한다(단계 S505). 예컨대, m=1의 기판에는 nc[1]이, m=2의 기판에는 nc[2]가 설정된다. 도시하는 예에서는, nc[m]의 초기치로서 0이 설정된다. 기판 반송 제어 스케줄러(40)의 모델화부(41)는, m번째 장부터 (m+n-1)번째 장까지의 그래프·네트워크를 작성하여, 예컨대 크리티컬 패스에 기초한 수정에 국소탐색법을 이용한 최적화를 행한다(단계 S506). 즉, m이 1, n이 3인 경우, 기판 반송 제어 스케줄러(40)는, 1번째 장부터 3번째 장까지의 기판에 대한 그래프·네트워크를 작성하여, 이것의 최적화를 행한다. 단계 S506에서는, 이에 더하여 모델화부(41)에 의해, 도 8에 도시한 것과 같은 각 기판의 각 처리의 시작 시각도 계산된다.
이어서, 기판 반송 제어 스케줄러(40)는 (m+n-1)이 지정 처리 장수 이상으로 되었는지 여부를 확인한다(단계 S507). 즉, 기판 반송 제어 스케줄러(40)는, 모든 지정 처리 장수에 관해서 그래프·네트워크의 작성이 종료되었는지 확인하게 된다. (m+n-1)이 지정 처리 장수에 도달한 경우(단계 S507, 예), 계산부(42)는, 이 장치전체의 그래프·네트워크의 각 노드로의 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하여, 기판 반송 타임테이블로서 도 2에 도시한 장치 제어 컨트롤러(32)에 송신한다(단계 S512). 장치 제어 컨트롤러(32)는, 이 기판 반송 타임테이블에 기초하여 기판을 반송하도록 도금 처리 장치(10)의 반송부를 제어한다.
(m+n-1)이 지정 처리 장수에 도달하지 않은 경우(단계 S507, 아니오), 1번째 장부터 m번째 장까지의 기판의 그래프·네트워크가 남겨지고, (m+1)번째 장부터 (m+n-1)번째 장까지의 기판의 그래프·네트워크가 삭제된다(단계 S508). 예컨대, m이 1, n이 3인 경우, 1번째 장의 기판의 그래프·네트워크는 남겨지고, 2번째 장부터 3번째 장까지의 기판에 대한 그래프·네트워크가 삭제된다. 이어서, 1번째 장부터 m번째 장까지의 그래프·네트워크를 고정한다(단계 S509). 즉, m이 1인 경우, 1번째 장의 기판의 그래프·네트워크만이 고정된다. 여기서 그래프·네트워크의 고정이란, 예컨대 도 4 내지 도 7에 도시한 것과 같은 노드, 노드에 접속되는 엣지 및 이 엣지의 길이가 불변으로 되는 것을 의미한다.
이어서, 기판 반송 제어 스케줄러(40)는, 단계 S506에서 계산된 기판에의 처리의 시작 시각의 고정 처리를 행한다(S510). 이 처리 시작 시각 고정 처리에 관해서는 후에 상세히 설명한다. 처리 시작 시각 고정 처리가 완료된 후, 다음 기판의 계산을 행하기 위해서, m에 1을 가산하고(단계 S511), 단계 S506으로 되돌아간다.
단계 S506에서는, 1이 가산된 m번째 장부터 (m+n-1)번째 장까지의 그래프·네트워크의 추가 작성, 최적화, 시작 시각 계산이 이루어진다. 예컨대 m이 2, n이 3인 경우는, 2번째 장부터 4번째 장까지의 그래프·네트워크가 1번째 장의 기판의 그래프·네트워크에 추가 작성되고, 최적화되어, 시작 시각의 계산이 이루어진다. 즉, 2회째 이후의 단계 S506에서는, 그래프·네트워크가 이미 고정된 기판을 제외한 나머지 기판 중, n장의 기판을 다른 1 단위로 하여, 이 1 단위의 기판의 각각의 그래프·네트워크가 작성되어, 이미 고정된 그래프·네트워크에 추가된다. 이와 같이, 2회째 이후의 단계 506에서는, 이미 고정된 1부터 (m-1)번째 장까지의 기판의 그래프·네트워크에 대하여, m번째 장부터 (m+n-1)번째 장까지의 기판의 그래프·네트워크가 추가되게 된다. 이 때, 1부터 (m-1)번째 장까지의 기판의 그래프·네트워크에 m번째 장부터 (m+n-1)번째 장까지의 그래프·네트워크를 추가함으로써, 1부터 (m-1)번째 장까지의 기판의 그래프·네트워크에 있어서의 크리티컬 패스가 변화할 수 있다. 이 경우, 1부터 (m-1)번째 장까지의 기판의 그래프·네트워크에 있어서의 각 처리의 시작 시각이 변화할 수 있다.
이어서, (m+n-1)이 지정 처리 장수에 도달하지 않았으면(S507, 아니오), 단계 S508부터 단계 S511의 처리가 반복된다. 단계 S508 및 단계 S509에 있어서 m이 2, n이 3인 경우는, 1번째 장부터 2번째 장까지의 기판의 그래프·네트워크가 고정되고, 3번째 장부터 4번째 장까지의 기판의 그래프·네트워크가 삭제된다. 바꿔 말하면, 이미 고정되어 있는 1장의 기판의 그래프·네트워크에 더하여, 그래프·네트워크가 추가된 3장의 기판 중 1장의 기판의 그래프·네트워크가 고정된다. 따라서, 단계 S508부터 단계 S511을 반복함으로써, 1장의 기판의 그래프·네트워크가 이미 고정되어 있는 그래프·네트워크에 순차 추가되게 된다.
도 19에 도시한 것과 같이, 이 예에서는, 소정 장수를 1 단위(미니-배치)로 하여 기판에 관한 그래프·네트워크의 작성 및 최적화를 행하면서 기판마다 그래프·네트워크를 고정해 나간다. 이에 따라, 효율적인 반송 순서를 얻기 쉬우며 또한 계산 시간을 저감할 수 있다. 또한, 기판마다 그래프·네트워크를 추가 작성할 수 있으므로, 기판 반송의 실행 중에 새로운 기판이 투입된 경우라도 대응 가능하게 된다.
도 20은 도 19에 도시한 단계 S510의 서브루틴을 도시하는 흐름도이다. 도 20에 도시하는 흐름에서는, 도 19의 단계 S506에 있어서 그래프·네트워크가 작성되고, 각 처리의 시작 시각이 계산된 1번째 장부터 (m+n-1)번째 장까지의 기판에 관해서 각 처리의 시작 시각을 고정하는 처리가 이루어진다. 이하, 상세히 설명한다.
도 20에 도시한 것과 같이, 기판 반송 제어 스케줄러(40)는, 내부 연산용 기판 번호를 p로 하고, 이것에 초기치로서 1을 설정한다(단계 S601). 여기서 내부 연산용 기판 번호란, 처리 시작 시각 고정 처리의 대상이 되는 기판을 나타내기 위한 변수이다. 이어서, 기판 반송 제어 스케줄러(40)는, 기판 p에 관한 모든 처리의 시작 시각에 관해서 변화가 있는지 여부를 판단한다(단계 S602). 구체적으로는, 기판 반송 제어 스케줄러(40)는, 도 19의 단계 S506이 여러 번 반복된 경우에, 직근의 단계 S506에서 계산된 각 처리의 시작 시각이, 그 직전의 단계 S506에서 계산된 각 처리의 시작 시각에서 변화되었는지 여부를 판단한다. 바꿔 말하면, 도 19의 단계 S509에 있어서 고정된 그래프·네트워크에 대하여 단계 S506에서 작성한 그래프·네트워크를 추가했을 때, 이미 그래프·네트워크가 고정된 기판의 처리의 시작 시각이 변화되었는지 여부가 판단된다.
단계 S602에 있어서, 각 처리의 시작 시각에 변화가 있었다고 판단된 경우(단계 S602, 아니오), 기판 반송 제어 스케줄러(40)는 nc[p]을 0으로 하고(단계 S603), 단계 S607로 이어진다. 또한, 단계 S602의 판단에 있어서, 단계 S506이 과거에 한 번밖에 실시되지 않은 경우에는, 각 처리의 시작 시각에 변화가 있었던 것으로 간주하고(단계 S602, 아니오), nc[p]를 0으로 한다(단계 S603).
한편, 단계 S602에 있어서 각 처리의 시작 시각에 변화가 없었다고 판단된 경우(단계 S602, 예), 기판 반송 제어 스케줄러(40)는 nc[p]에 1을 가산한다(단계 S604). 이어서, 기판 반송 제어 스케줄러(40)는, nc[p]와 시작 시각 고정 판단수 k를 비교하여, nc[p]가 k 이상인지 여부를 판단한다(단계 S605). 즉, 단계 S605의 처리는, 도 19의 단계 S506의 처리에 의해서 산출된 기판 p에 관한 각 처리의 시작 시각의 신뢰성 정도를 확인하는 처리라고 말할 수 있다. nc[p]가 k에 도달하지 않은 경우는(단계 S605, 아니오), 단계 S607로 진행한다. nc[p]가 k에 도달한 경우는(단계 S605, 예), 기판 p의 각 처리의 시작 시각이 고정된다(S606).
이어서, 기판 반송 제어 스케줄러(40)는 p의 값이 (m+n-1) 이상인지 여부를 판단한다(단계 S607). 즉, 단계 S607의 처리에서는, 도 19의 단계 S506부터 단계 S509에 있어서 그래프·네트워크가 작성된 모든 기판에 대하여 단계 S602부터 단계 S606의 처리가 행해졌는지 여부를 판단하고 있다. p의 값이 (m+n-1) 미만이라고 판단된 경우(단계 S607, 아니오), p에 1을 가산하고(단계 S608), 단계 S602부터 단계 S606의 처리가 반복된다.
한편, p의 값이 (m+n-1) 이상이라고 판단된 경우(단계 S607, 예), 1부터 (m+n-1)까지의 기판의 각 처리의 시작 시각을, 기판 반송 제어 스케줄러(40)의 도시하지 않는 기억부에 보존한다(단계 S609).
도 20에서 설명한 것과 같이, 기판 p의 각 처리의 시작 시각이 소정 기간에 걸쳐 변화가 없었던 경우는, 각 처리의 시작 시각이 고정된다. 이에 따라, 최장 경로 길이의 계산 처리를 저감할 수 있다.
또한, 본 실시형태에 의하면, 도 15에 도시한 것과 같이 도금 처리 장치(10)가 비정상 상태로 이행했을 때라도, 그 처리 조건, 처리 시간 및 제약 조건에 기초하여 기판 반송 스케줄을 계산하기 때문에, 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다. 구체적으로는, 도금 처리 장치(10)의 고장과 같은 돌발적인 비정상 상태에 있어서 적절한 기판 반송 스케줄을 계산할 수 있다. 또한, 기판 홀더 및 애노드 홀더의 메인터넌스와 같은 정기적으로 발생하는 비정상 상태에 있어서도 적절한 기판 반송 스케줄을 계산할 수 있다.
이상 본 발명의 실시형태에 관해서 설명했지만, 상술한 발명의 실시형태는 본 발명의 이해를 쉽게 하기 위한 것이며, 본 발명을 한정하는 것이 아니다. 본 발명은 그 취지를 일탈하지 않고서 변경, 개량될 수 있음과 더불어 본 발명에는 그 등가물이 포함되는 것은 물론이다. 또한, 상술한 과제의 적어도 일부를 해결할 수 있는 범위 또는 효과의 적어도 일부를 발휘하는 범위에 있어서, 청구범위 및 명세서에 기재된 각 구성 요소의 임의의 조합 또는 생략이 가능하다.
10: 도금 처리 장치, 11: 로드 포트, 12: 로드 로봇, 14: 스핀 린스 드라이어, 15a, 15b: 픽싱 스테이션, 23: 반송기, 24: 반송기, 26: 도금 영역, 30: 장치 컴퓨터, 31: 조작 화면 애플리케이션, 32: 장치 제어 컨트롤러, 40: 기판 반송 제어 스케줄러, 41: 모델화부, 42: 계산부, 43: 검지부, 44: 결합부

Claims (12)

  1. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치의 상기 제어부에 내장되어, 기판 반송 스케줄을 계산하는 스케줄러로서,
    상기 기판 처리 장치의 처리 조건, 처리 시간, 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하는 모델화부와,
    상기 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하는 계산부
    를 포함하고,
    상기 모델화부는, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 미리 정해진 장수의 상기 기판을 1 단위로 하여, 상기 기판의 각각의 그래프·네트워크를 작성하고,
    상기 스케줄러는 작성된 상기 그래프·네트워크 중 하나를 고정하고,
    상기 모델화부는, 상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 상기 그래프·네트워크가 이미 고정된 상기 기판을 제외한 미리 정해진 장수의 상기 기판을 다른 1 단위로 하고, 이 다른 1 단위의 상기 기판의 각각의 그래프·네트워크를 작성하여, 상기 고정된 그래프·네트워크에 추가하고,
    상기 스케줄러는 추가된 상기 그래프·네트워크 중 하나를 고정하는 것인 스케줄러.
  2. 제1항에 있어서,
    상기 그래프·네트워크가 작성된 상기 기판의 상기 처리의 시작 시각을 계산하고, 상기 처리의 시작 시각을 고정하는 스케줄러.
  3. 제2항에 있어서,
    상기 다른 1 단위의 상기 기판의 그래프·네트워크를 상기 고정된 그래프·네트워크에 추가했을 때, 상기 그래프·네트워크가 고정된 상기 기판의 상기 처리의 시작 시각이 변화하지 않은 경우에, 상기 처리의 시작 시각을 고정하는 스케줄러.
  4. 제1항에 있어서,
    상기 모델화부는, 그래프·네트워크를 작성하는 대상이 되는 상기 기판의 모든 그래프·네트워크를 작성하는 것인 스케줄러.
  5. 제1항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행했는지 여부를 검지하는 검지부를 포함하고,
    상기 모델화부는, 상기 기판 처리 장치가 비정상 상태로 이행했음을 상기 검지부가 검지했을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간, 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하고,
    상기 계산부는, 상기 비정상 상태에 있어서의 상기 각 노드로의 최장 경로 길이에 기초하여 상기 기판 반송 스케줄을 계산하도록 구성되는 것인 스케줄러.
  6. 제5항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는 것인 스케줄러.
  7. 제1항 내지 제6항 중 어느 한 항에 기재한 스케줄러를 내장하는 상기 제어부를 구비한 기판 처리 장치로서,
    상기 제어부는, 계산된 상기 기판 반송 스케줄에 기초하여 상기 반송부를 제어하도록 구성되는 것인 기판 처리 장치.
  8. 기판의 처리를 행하는 복수의 기판 처리부와, 상기 기판을 반송하는 반송부와, 상기 반송부와 상기 기판 처리부를 제어하는 제어부를 구비한 기판 처리 장치를 이용한 기판 반송 방법으로서,
    상기 기판 처리 장치의 처리 조건, 처리 시간, 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 각 노드로의 최장 경로 길이를 계산하는 모델화 공정과,
    상기 최장 경로 길이에 기초하여 기판 반송 스케줄을 계산하는 계산 공정과,
    상기 기판 반송 스케줄에 기초하여 상기 기판을 반송하는 공정
    을 포함하고,
    상기 계산 공정은,
    상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 미리 정해진 장수의 상기 기판을 1 단위로 하여, 상기 기판의 각각의 그래프·네트워크를 작성하는 공정과,
    작성된 상기 그래프·네트워크 중 하나를 고정하는 공정과,
    상기 그래프·네트워크를 작성하는 대상이 되는 상기 기판 중 상기 그래프·네트워크가 이미 고정된 상기 기판을 제외한 미리 정해진 장수의 상기 기판을 다른 1 단위로 하고, 이 다른 1 단위의 상기 기판의 각각의 그래프·네트워크를 작성하여, 상기 고정된 그래프·네트워크에 추가하는 공정과,
    추가된 상기 그래프·네트워크 중 하나를 고정하는 공정
    을 포함하는 것인 기판 반송 방법.
  9. 제8항에 있어서,
    상기 계산 공정은,
    상기 그래프·네트워크가 작성된 상기 기판의 상기 처리의 시작 시각을 계산하는 공정과,
    상기 처리의 시작 시각을 고정하는 공정
    을 포함하는 것인 기판 반송 방법.
  10. 제9항에 있어서,
    상기 처리의 시작 시각을 고정하는 공정은, 상기 다른 1 단위의 상기 기판의 그래프·네트워크를 상기 고정된 그래프·네트워크에 추가했을 때, 상기 그래프·네트워크가 고정된 상기 기판의 상기 처리의 시작 시각이 변화하지 않은 경우에, 상기 처리의 시작 시각을 고정하는 것인 기판 반송 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판 처리 장치가 비정상 상태로 이행했는지 여부를 검지하는 공정을 포함하고,
    상기 모델화 공정은, 상기 기판 처리 장치가 비정상 상태로 이행했음을 검지했을 때, 상기 비정상 상태에 있어서의 상기 기판 처리 장치의 처리 조건, 처리 시간, 및 제약 조건을 그래프·네트워크 이론을 이용하여 노드 및 엣지로 모델화하고, 그래프·네트워크를 작성하여, 상기 각 노드로의 최장 경로 길이를 계산하는 공정을 포함하고,
    상기 계산 공정은, 상기 비정상 상태의 상기 각 노드로의 최장 경로 길이에 기초하여, 상기 기판 반송 스케줄을 계산하는 공정을 포함하는 것인 기판 반송 방법.
  12. 제11항에 있어서,
    상기 비정상 상태는, 상기 기판 처리 장치의 고장 시의 상태, 기판 홀더의 메인터넌스 시의 상태, 또는 애노드 홀더의 메인터넌스 시의 상태를 포함하는 것인 기판 반송 방법.
KR1020190008761A 2018-03-01 2019-01-23 스케줄러, 기판 처리 장치, 및 기판 반송 방법 KR102363113B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018036660 2018-03-01
JPJP-P-2018-036660 2018-03-01

Publications (2)

Publication Number Publication Date
KR20190104873A true KR20190104873A (ko) 2019-09-11
KR102363113B1 KR102363113B1 (ko) 2022-02-15

Family

ID=67767661

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008761A KR102363113B1 (ko) 2018-03-01 2019-01-23 스케줄러, 기판 처리 장치, 및 기판 반송 방법

Country Status (5)

Country Link
US (1) US10824138B2 (ko)
JP (1) JP6995072B2 (ko)
KR (1) KR102363113B1 (ko)
CN (1) CN110223934B (ko)
TW (1) TWI758578B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517845B2 (ja) * 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法
JP7311553B2 (ja) * 2021-03-29 2023-07-19 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620680B2 (ko) 1977-09-09 1981-05-14
JPH0883115A (ja) * 1994-04-28 1996-03-26 Texas Instr Inc <Ti> プロセス機械の制御とスケジューリングを行う装置と方法
KR20090006009A (ko) * 2007-07-10 2009-01-14 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리장치의 스케줄작성방법 및 그 프로그램
KR20130030230A (ko) * 2011-09-16 2013-03-26 다이니폰 스크린 세이조우 가부시키가이샤 기판 처리 장치를 위한 스케줄 작성 방법 및 스케줄 작성 프로그램을 기록한 기록 매체
KR20170018936A (ko) * 2014-06-23 2017-02-20 가부시키가이샤 스크린 홀딩스 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865437B1 (en) * 1998-12-31 2005-03-08 Asml Holdings N.V. Robot pre-positioning in a wafer processing system
US6418356B1 (en) * 1998-12-31 2002-07-09 Silicon Valley Group, Inc. Method and apparatus for resolving conflicts in a substrate processing system
US6772029B2 (en) * 2000-01-17 2004-08-03 Ebara Corporation Wafer transfer control apparatus and method for transferring wafer
US6714830B2 (en) * 2000-02-28 2004-03-30 Canon Kabushiki Kaisha Push-type scheduling for semiconductor fabrication
JP2003216598A (ja) 2002-01-25 2003-07-31 Nippon Telegr & Teleph Corp <Ntt> 秘密分散を用いた動的計画法の実行方法、その装置、及びそのプログラム
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
US20080216077A1 (en) 2007-03-02 2008-09-04 Applied Materials, Inc. Software sequencer for integrated substrate processing system
US9037279B2 (en) * 2009-09-09 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Clustering for prediction models in process control and for optimal dispatching
JP5620680B2 (ja) 2010-01-12 2014-11-05 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板処理装置の運転方法
JP5415356B2 (ja) 2010-05-19 2014-02-12 株式会社荏原製作所 基板処理装置の基板搬送方法、スケジューラ、及び基板処理装置の運転制御装置
JP5449239B2 (ja) * 2010-05-12 2014-03-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及びプログラムを記録した記憶媒体
CN201796892U (zh) * 2010-09-17 2011-04-13 四川虹视显示技术有限公司 双面发光的oled显示装置
JP2015502654A (ja) * 2011-10-26 2015-01-22 ブルックス オートメーション インコーポレイテッド 半導体ウェハのハンドリングおよび搬送
US9659799B2 (en) * 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
CN104022230B (zh) * 2014-06-11 2016-09-14 上海和辉光电有限公司 一种oled结构及提升oled出光量的方法
JP6373143B2 (ja) * 2014-09-22 2018-08-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、制御方法、およびコンピュータプログラム
KR20170015047A (ko) * 2015-07-31 2017-02-08 삼성전자주식회사 반도체 제조 장치의 처리량 측정 방법 및 시스템
JP6626392B2 (ja) * 2016-03-30 2019-12-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6517845B2 (ja) * 2017-01-17 2019-05-22 株式会社荏原製作所 スケジューラ、基板処理装置、及び基板搬送方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620680B2 (ko) 1977-09-09 1981-05-14
JPH0883115A (ja) * 1994-04-28 1996-03-26 Texas Instr Inc <Ti> プロセス機械の制御とスケジューリングを行う装置と方法
KR20090006009A (ko) * 2007-07-10 2009-01-14 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리장치의 스케줄작성방법 및 그 프로그램
KR20130030230A (ko) * 2011-09-16 2013-03-26 다이니폰 스크린 세이조우 가부시키가이샤 기판 처리 장치를 위한 스케줄 작성 방법 및 스케줄 작성 프로그램을 기록한 기록 매체
KR20170018936A (ko) * 2014-06-23 2017-02-20 가부시키가이샤 스크린 홀딩스 기판 처리 장치를 위한 스케줄 작성 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN110223934B (zh) 2021-10-08
US20190271970A1 (en) 2019-09-05
CN110223934A (zh) 2019-09-10
JP6995072B2 (ja) 2022-01-14
JP2019153787A (ja) 2019-09-12
US10824138B2 (en) 2020-11-03
TWI758578B (zh) 2022-03-21
KR102363113B1 (ko) 2022-02-15
TW201937318A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
KR100823237B1 (ko) 기판반송제어장치 및 기판반송방법
KR101216836B1 (ko) 진공 처리 장치 및 기록 매체
US11099546B2 (en) Scheduler, substrate processing apparatus, and substrate conveyance method
KR20190104873A (ko) 스케줄러, 기판 처리 장치, 및 기판 반송 방법
WO2023124684A1 (zh) 一种任务调度方法和半导体工艺设备
US11164766B2 (en) Operating method of vacuum processing apparatus
JP2009158736A (ja) クラスタツールのスケジューリング管理方法
JP6697107B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
JP7471173B2 (ja) スケジュール作成方法およびスケジュール作成装置
US11615974B2 (en) Fab management with dynamic sampling plans, optimized wafer measurement paths and optimized wafer transport, using quantum computing
KR20230027246A (ko) 기판 라우팅 및 처리의 스케줄링
TW202228193A (zh) 在具備了具有複數個子模組的基板處理模組之半導體製造裝置中決定子模組之最佳使用數的方法、及半導體製造裝置
Eng et al. An Integrated Robust Optimization model of capacity planning under demand uncertainty in electronic industry
JP5867473B2 (ja) 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
KR20230098024A (ko) 도금 장치의 스루풋을 제한하는 요소를 식별하기 위한 방법 및 컴퓨터 프로그램
Boffadossi et al. Advanced hierarchical predictive routing control of a smart de-manufacturing plant
CN115169997B (zh) 物料加工进出时机的规划方法、设备及可读存储介质
TWI841084B (zh) 一種任務調度方法和半導體製程設備
Tamssaouet Ordonnancement multi-objectif d'ateliers complexes de type job-shop: application à la fabrication de semiconducteurs

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant