JP2019135751A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2019135751A
JP2019135751A JP2018018424A JP2018018424A JP2019135751A JP 2019135751 A JP2019135751 A JP 2019135751A JP 2018018424 A JP2018018424 A JP 2018018424A JP 2018018424 A JP2018018424 A JP 2018018424A JP 2019135751 A JP2019135751 A JP 2019135751A
Authority
JP
Japan
Prior art keywords
film
metal
semiconductor device
antireflection
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018018424A
Other languages
English (en)
Other versions
JP7032159B2 (ja
Inventor
哲也 佐久間
Tetsuya Sakuma
哲也 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018018424A priority Critical patent/JP7032159B2/ja
Priority to TW107143280A priority patent/TW201941258A/zh
Priority to KR1020180165274A priority patent/KR20190095095A/ko
Priority to CN201811561987.9A priority patent/CN110120334A/zh
Priority to US16/227,486 priority patent/US10892163B2/en
Publication of JP2019135751A publication Critical patent/JP2019135751A/ja
Application granted granted Critical
Publication of JP7032159B2 publication Critical patent/JP7032159B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】金属膜のパターニングを反射防止膜を用いて高精度に行う場合でも、反射防止膜が存在することに伴う異種の金属間で生じる局部的な電池効果を発生することを防止し、且つ、ＴＨＢ試験等において反射防止膜が腐食することを防止することが可能な信頼性の高い半導体装置の製造方法を提供する。【解決手段】第一の金属含有膜と該第一の金属含有膜上に積層された第一の金属含有膜とは異なる第二の金属含有膜からなる反射防止膜とを含む導電膜を形成する工程と、導電膜をパターニングする工程と、パターニングされた導電膜の側面に側壁保護膜を形成する工程と、側壁保護膜が形成された状態で、パターニングされた導電膜における反射防止膜をエッチング除去する工程と、第一の金属含有膜および側壁保護膜を覆うようにパッシベーション膜を形成する工程と、パッシベーション膜に第一の金属含有膜の上面の一部を露出させる開口部を形成する工程とを備える。【選択図】図３

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、導電膜を覆うパッシベーション膜に該導電膜からなるボンディングパッド等の上面を露出する開口部を有する半導体装置の製造方法および半導体装置に関する。
半導体装置においては、一般に、アルミニウム（Ａｌ）等の金属膜をボンディングパッド形状にパターニングし、これを覆うパッシベーション膜に開口部を形成して、この開口部に露出したボンディングパッド部により外部との電気的接続が行われる。
アルミニウム膜等の金属膜をパターニングするときのフォトリソグラフィ工程においては、レジストを露光する際の光の反射によるハレーションを防止して、所望のパターニングを高精度に行うために、金属膜上に窒化チタン（ＴｉＮ）膜等の反射防止膜を形成しておく必要がある。このため、パターニングされたボンディングパッドの上面には、反射防止膜が残存する。かかるボンディングパッドを覆うパッシベーション膜に開口部を形成する場合、開口部内に金属膜の上面が露出するように、パッシベーション膜に続いて反射防止膜も除去する。このように形成された開口部の内側面には、反射防止膜が露出することから、開口部内に窒化チタン膜等の反射防止膜とアルミニウム膜等の金属膜との界面が露出することとなる。
このように、開口部内に窒化チタン膜とアルミニウム膜のような異種金属の界面が露出していると、その後に行われるダイシング工程等の水溶液に浸される工程において、異種の金属間で生じる局部的な電池効果により、イオン化傾向の高い金属膜（アルミニウム膜）がこれよりもイオン化傾向の低い反射防止膜（窒化チタン膜）との界面から溶解し、ボンディングパッドに欠損部が発生するとともに、溶解した金属膜（アルミニウム膜）の反応生成物（水酸化アルミ）がボンディングパッドの表面に付着してしまう。
このような問題を解決するために、例えば、特許文献１には、反射防止膜にボンディングパッド部用の開口部よりも広い開口を形成しておき、その後、全面を覆うパッシベーション膜（またはボンディングパッドと同じアルミニウム膜）を形成し、該パッシベーション膜（またはアルミニウム膜）にボンディングパッド部用の開口部を形成することにより、開口部内に窒化チタン膜とアルミニウム膜のような異種金属の界面が露出しないようにする方法が提案されている。
また、特許文献１には、別の方法として、金属膜と反射防止膜との積層膜をボンディングパッド形状にパターニングした後、ボンディングパッド以外の領域を覆うフォトレジストパターンを形成し、これをマスクとして金属膜上の反射防止膜を全てエッチング除去し、その後、パッシベーション膜の形成および開口部の形成を行うことにより、異種金属の界面を形成しないようにする方法も提案されている（特許文献１の図６〜１０参照）。
また、特許文献１には、さらに別の方法として、第１のパッシベーション膜と反射防止膜とを同時にパターニングしてアルミニウム膜等の金属膜の上面を露出させる開口部を形成した後、全面に第２のパッシベーション膜を形成し、その後、スパッタエッチングにより第２のパッシベーション膜を金属膜の上面が露出するまでエッチングして、第２のパッシベーション膜によって開口部の内側面を覆うことにより異種金属の界面が開口部内に露出しないようにする方法も提案されている（特許文献１の図１７〜２２参照）。
また、上述のように、ボンディングパッドを覆うパッシベーション膜に形成された開口部の内側面に反射防止膜が露出すると、ＴＨＢ試験等の高温高湿度環境下でのバイアス印加を伴う長期信頼性試験において、反射防止膜が酸化されて腐食するという問題も生じる。
このような問題を解決するために、例えば、特許文献２では、特許文献１の上記一つ目の方法と同様に、反射防止膜にボンディングパッド部用の開口部よりも広い開口を形成しておき、その後、全面を覆うパッシベーション膜を形成し、該パッシベーション膜にボンディングパッド部用の開口部を形成することにより、開口部内側面に反射防止膜が露出しないようにする方法が提案されている。
特開２００６−３０３４５２号公報 特許第５４４３８２７号
しかしながら、特許文献１に示された上記一つ目の方法では、反射防止膜にボンディングパッド部用の開口部よりも広い開口を形成するために、フォトリソグラフィー工程の追加が必要となり、マスク増、工程増によりコストが増加してしまうという問題がある。
特許文献１に示された上記二つ目の方法においても、フォトリソグラフィー工程の追加が必要となる。さらに、この二つ目の方法では、図７に示すような問題も生じる。
図７（ａ）は、層間絶縁膜２０１上に、バリアメタル層２１１、金属膜２１２、および反射防止膜２１３が積層され、この積層膜がボンディングパッド２２１と配線２２２の形状にパターニングされ、ボンディングパッド２２１上に開口２５２を有するフォトレジストパターン２５１が形成された状態を示している。バリアメタル層２１１と反射防止膜２１３は、同じ金属を含む膜、例えば、窒化チタン等により形成されている。
このようにボンディングパッド２２１上に開口２５２を有するようにフォトレジストパターン２５１を形成する場合、特許文献１の図７に示されているように、フォトレジストパターンの開口をボンディングパッドの端部にぴったりと合わせることは非常に困難であり、通常は、図７（ａ）に示すように、ボンディングパッド２２１とフォトレジストパターン２５１の開口２５２との位置合わせずれが生じる。したがって、かかるフォトレジストパターン２５１をマスクとしてボンディングパッド２２１上の反射防止膜２１３をエッチング除去した場合、図７（ｂ）に示すように、反射防止膜２１３の上面がフォトレジストパターン２５１により一部覆われた状態であることから、ボンディングパッド２２１の金属膜２１２の上面に反射防止膜２１３が残存してしまう。また、反射防止膜２１３とバリアメタル層２１１とは、同一金属を含む膜であり、ボンディングパッド２２１とフォトレジストパターン２５１との間の隙間にバリアメタル層２１１が露出しているため、反射防止膜２１３のエッチングにおいて、バリアメタル層２１１もエッチングされ、ノッチＮｔが形成されてしまう。
反射防止膜２１３が残存すると、この後に全面にパッシベーション膜を形成し、このパッシベーション膜にボンディングパッド２２１の上面を露出する開口部を形成すると、結局、開口部の内側面に金属膜２１２と反射防止膜２１３との界面が露出してしまう可能性がある。また、ノッチＮｔが形成されている状態で全面にパッシベーション膜を形成すると、ノッチＮｔの部分にはパッシベーション膜が形成されず、これにより、パッシベーション膜にクラックが発生しやすくなってしまう等、信頼性の低下につながる。
また、特許文献１に示された上記三つ目の方法では、スパッタエッチングにより第２のパッシベーション膜を金属膜の上面が露出するまでエッチングする際、ボンディングパッドの上面に第２のパッシベーション膜が残存しないように十分なオーバーエッチングが必要となる。そのため、第１のパッシベーション膜もエッチングされ、その膜厚が薄くなってしまい、信頼性に悪影響を与える可能性がある。
さらに、特許文献２が解決できるとしている高温高湿度環境下でのバイアス印加を伴う長期信頼性試験における反射防止膜の腐食の問題については、ボンディングパッド部用の開口部の内側面に反射防止膜が露出していなくても、何らかの原因でパッシベーション膜に微小クラックなどの水分浸入経路が存在した場合、その部分から水分が浸入し、結果、残っている反射防止膜が腐食してしまう可能性が残る。よって、信頼性が十分とはいえない。
したがって、本発明は、金属膜のパターニングを反射防止膜を用いて高精度に行う場合でも、フォトリソグラフィー工程を追加することなく、反射防止膜が存在することに伴う異種の金属間で生じる局部的な電池効果を発生することを防止することができ、且つ、高温高湿度環境下でのバイアス印加を伴う長期信頼性試験において反射防止膜が腐食することを防止することが可能な信頼性の高い半導体装置の製造方法および半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、第一の金属含有膜と該第一の金属含有膜上に積層された前記第一の金属含有膜とは異なる第二の金属含有膜からなる反射防止膜とを含む導電膜を形成する工程と、前記導電膜をパターニングする工程と、パターニングされた前記導電膜の側面に側壁保護膜を形成する工程と、前記側壁保護膜が形成された状態で、パターニングされた前記導電膜における前記反射防止膜をエッチング除去する工程と、前記第一の金属含有膜および前記側壁保護膜を覆うようにパッシベーション膜を形成する工程と、前記パッシベーション膜に前記第一の金属含有膜の上面の一部を露出させる開口部を形成する工程とを備えることを特徴とする。
本発明によれば、パターニングされた導電膜の側面に側壁保護膜を形成した状態で反射防止膜を除去することから、反射防止膜除去のためのフォトリソグラフィー工程の追加が不要となる。また、パターニングされた反射防止膜を除去するため、第一の金属含有膜と反射防止膜である第二の金属含有膜との異種金属の界面自体が形成されないことから電池効果が発生することを防止できる。さらに、導電膜が第一の金属含有膜の下にバリアメタル層を含んでいる場合でも、導電膜の側面に側壁保護膜が形成されていることにより、反射防止膜除去の際にバリアメタル層がエッチングされ、ノッチが発生することも防止できる。したがって、信頼性の高い半導体装置を得ることが可能となる。
本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 図１に続く本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 図２に続く本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 図３に続く本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 図４に続く本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 図５に続く本発明の一実施形態の半導体装置の製造工程の一工程を示す断面図である。 従来の半導体装置の製造工程における問題を説明するための断面図である。
以下、図面を参照しながら本発明を実施するための形態を説明する。
図１〜図６は、本発明の一実施形態の半導体装置の製造工程を説明するための断面図である。
図１に示すように、半導体基板（図示せず）上に形成された層間絶縁膜１上に窒化チタンとチタンとがこの順で積層されてなるバリアメタル層１１と、アルミニウムからなる金属膜（「第一の金属含有膜」ともいう）１２と、窒化チタンからなる反射防止膜（「第二の金属含有膜」ともいう）１３とをスパッタ等により順次堆積させて異種金属の積層構造を有する導電膜（「配線層」ともいう）１０を形成する。その後、この導電膜１０上に、フォトリソグラフィ工程によりフォトレジストパターン（図示せず）を形成し、これをマスクとして導電膜１０をパターニングすることにより、ボンディングパッド２１および配線２２を形成する。
次に、図２に示すように、パターニングされた導電膜１０、すなわち、ボンディングパッド２１および配線２２の上面および側面を覆うように全面にシリコン酸化膜からなる絶縁膜３１をＣＶＤ法により全面に形成する。
続いて、図３に示すように、異方性のドライエッチングにより、絶縁膜３１をエッチバックする。このエッチバックは、反射防止膜１３の上面が露出するまで行う。これにより、ボンディングパッド２１および配線２２の側壁に側壁保護膜３２が形成される。
側壁保護膜３２が形成された状態で、図４に示すように、反射防止膜１３をドライエッチングまたは過酸化水素水等の薬液によるエッチングにより除去する。このとき、バリアメタル層１１は、反射防止膜１３を構成する窒化チタン膜と同じチタンを含む膜で構成されているが、ボンディングパッド２１および配線２２の側壁がシリコン酸化膜からなる側壁保護膜３２により保護されているため、バリアメタル層１１をエッチングさせずに、反射防止膜１３を全面除去することができる。よって、導電膜１０にノッチが形成されることを防止できる。
次に、図５に示すように、金属膜１２の上面および側壁保護膜３２の表面を含む全面を覆うようにシリコン酸化膜とシリコン窒化膜との積層膜からなるパッシベーション膜４１をＣＶＤ法により形成する。このとき、ボンディングパッド２１にはノッチが形成されていないため、パッシベーション膜４１が形成されない部分が生じることを防止できる。さらに、側壁保護膜３２によって、ボンディングパッド２１および配線２２の段差が緩和されていることから、良好なカバレッジでパッシベーション膜４１を堆積することが可能となるという効果も得られる。したがって、パッシベーション膜にクラックが発生しやすくなってしまう等の問題を防ぐことができ、信頼性を向上させることができる。
続いて、図６に示すように、フォトリソグラフィ工程により、ボンディングパッド２１上に開口を有するフォトレジストパターン（図示せず）を形成し、これをマスクとしてパッシベーション膜４１をパターニングして、ボンディングパッド２１の一部上に開口部４２を形成する。これにより、開口部４２に露出したボンディングパッド２１の上面がボンディングパッド部となる。ここで、反射防止膜１３は、図２に示す工程において事前に除去されていることから、開口部４２の内側面に反射防止膜１３が露出することはないため、電池効果の発生を防止することが可能となる。
一般に、反射防止膜を用いて金属膜のパターニングを行うのは、所望のパターニングを高精度に行う、すなわち、微細な配線幅や配線間隔を実現するためであり、したがって、本実施形態において、配線２２の幅、ボンディングパッド２１と配線２２との間隔および図示せぬ配線と配線との間隔（いずれも配線間隔と呼ぶ）は、非常に狭く、例えば、配線幅が１μｍ以下、配線間隔が１μｍ以下である。
しかしながら、このように微細な配線幅、配線間隔であっても、本実施形態によれば、反射防止膜１３を用いて高精度に金属膜１２をパターニングできるとともに、電池効果の発生を防止でき、さらにボンディングパッド２１の下端にノッチが形成されることがなく、カバレッジ良くパッシベーション膜４１を形成することができる。したがって、本実施形態によれば、信頼性の高い半導体装置を得ることができる。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、反射防止膜１３をドライエッチングまたは過酸化水素水等の薬液によるエッチングにより除去する例を示したが、これに限らず、絶縁膜３１のエッチバックの際に連続して、金属膜１２が露出するまでエッチングを行い、反射防止膜１３を除去してもよい。
また、上記実施形態においては、側壁保護膜がシリコン酸化膜である例を示したが、シリコン酸化膜の代わりにシリコン窒化膜としても構わない。
さらに、上記実施形態においては、第一の金属含有膜がアルミニウムであり、第二の金属含有膜（反射防止膜）が窒化チタンである例を示したが、第一の金属含有膜は、アルミニウム合金としてもよく、第二の金属含有膜は、チタンとしてもよい。
また、上記実施形態においては、パッシベーション膜がシリコン酸化膜とシリコン窒化膜との積層膜である例を示したが、シリコン酸化膜またはシリコン窒化膜の単層膜としても構わない。
１、２０１ 層間絶縁膜
１０ 導電膜
１１、２１１ バリアメタル層
１２、２１２ 金属膜
１３、２１３ 反射防止膜
２１、２２１ ボンディングパッド
２２、２２２ 配線
３１ 絶縁膜
３２ 側壁保護膜
４１ パッシベーション膜
４２ 開口部４２
２５１ フォトレジストパターン
２５２ 開口

Claims (12)

  1. 第一の金属含有膜と該第一の金属含有膜上に積層された前記第一の金属含有膜とは異なる第二の金属含有膜からなる反射防止膜とを含む導電膜を形成する工程と、
    前記導電膜をパターニングする工程と、
    パターニングされた前記導電膜の側面に側壁保護膜を形成する工程と、
    前記側壁保護膜が形成された状態で、パターニングされた前記導電膜における前記反射防止膜をエッチング除去する工程と、
    前記第一の金属含有膜および前記側壁保護膜を覆うようにパッシベーション膜を形成する工程と、
    前記パッシベーション膜に前記第一の金属含有膜の上面の一部を露出させる開口部を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 前記側壁保護膜を形成する工程は、
    パターニングされた前記導電膜の上面および側面を覆う絶縁膜を形成する工程と、
    前記絶縁膜を前記反射防止膜の上面が露出するまでエッチバックする工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜をエッチバックする工程において、前記反射防止膜がエッチング除去されることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記側壁保護膜がシリコン酸化膜またはシリコン窒化膜であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記第一の金属含有膜がアルミニウムまたはアルミニウム合金であり、前記第二の金属含有膜が窒化チタンまたはチタンであることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記導電膜が前記第一の金属含有膜の下層にチタン、窒化チタン、またはこれらの積層膜からなるバリアメタル層をさらに含むことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記パッシベーション膜がシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜であることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
  8. 同一の配線層に１μｍ以下の間隔で隣接して設けられた金属含有膜からなるボンディングパッドおよび配線と、
    前記ボンディングパッドおよび前記配線それぞれの側面に設けられた側壁保護膜と、
    前記ボンディングパッドおよび前記配線それぞれの上面および前記側壁保護膜の表面を覆い、前記ボンディングパッドの上面の一部を露出する開口部を有するパッシベーション膜とを備え、
    前記パッシベーション膜と前記ボンディングパッドおよび前記配線それぞれの上面とが直接接していることを特徴とする半導体装置。
  9. 前記側壁保護膜がシリコン酸化膜またはシリコン窒化膜であることを特徴とする請求項８に記載の半導体装置。
  10. 前記金属含有膜がアルミニウムまたはアルミニウム合金であることを特徴とする請求項８または９に記載の半導体装置。
  11. 前記金属含有膜の下層にチタン、窒化チタン、またはこれらの積層膜からなるバリアメタル層をさらに含むことを特徴とする請求項８乃至１０のいずれか一項に記載の半導体装置。
  12. 前記パッシベーション膜がシリコン酸化膜、シリコン窒化膜、またはこれらの積層膜であることを特徴とする請求項８乃至１１のいずれか一項に記載の半導体装置。
JP2018018424A 2018-02-05 2018-02-05 半導体装置の製造方法および半導体装置 Active JP7032159B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018018424A JP7032159B2 (ja) 2018-02-05 2018-02-05 半導体装置の製造方法および半導体装置
TW107143280A TW201941258A (zh) 2018-02-05 2018-12-03 半導體裝置的製造方法以及半導體裝置
KR1020180165274A KR20190095095A (ko) 2018-02-05 2018-12-19 반도체 장치의 제조 방법 및 반도체 장치
CN201811561987.9A CN110120334A (zh) 2018-02-05 2018-12-20 半导体装置的制造方法和半导体装置
US16/227,486 US10892163B2 (en) 2018-02-05 2018-12-20 Semiconductor device with side wall protection film for bond pad and wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018018424A JP7032159B2 (ja) 2018-02-05 2018-02-05 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2019135751A true JP2019135751A (ja) 2019-08-15
JP7032159B2 JP7032159B2 (ja) 2022-03-08

Family

ID=67475190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018018424A Active JP7032159B2 (ja) 2018-02-05 2018-02-05 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US10892163B2 (ja)
JP (1) JP7032159B2 (ja)
KR (1) KR20190095095A (ja)
CN (1) CN110120334A (ja)
TW (1) TW201941258A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725436A (zh) * 2020-06-09 2020-09-29 武汉华星光电半导体显示技术有限公司 基板及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217246A (ja) * 2000-02-04 2001-08-10 Toshiba Corp 半導体装置及びその製造方法
JP2005085929A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
JP2010272621A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014165276A (ja) * 2013-02-22 2014-09-08 Seiko Instruments Inc 半導体装置
JP2015133452A (ja) * 2014-01-15 2015-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443827A (en) 1977-09-16 1979-04-06 Sintokogio Ltd Mold making machine
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2006303452A (ja) 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217246A (ja) * 2000-02-04 2001-08-10 Toshiba Corp 半導体装置及びその製造方法
JP2005085929A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体集積回路装置の製造方法および半導体集積回路装置
JP2010272621A (ja) * 2009-05-20 2010-12-02 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014165276A (ja) * 2013-02-22 2014-09-08 Seiko Instruments Inc 半導体装置
JP2015133452A (ja) * 2014-01-15 2015-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
KR20190095095A (ko) 2019-08-14
TW201941258A (zh) 2019-10-16
US20190244808A1 (en) 2019-08-08
JP7032159B2 (ja) 2022-03-08
CN110120334A (zh) 2019-08-13
US10892163B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US7427569B2 (en) Metal etching process and rework method thereof
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US6242358B1 (en) Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same
KR100790245B1 (ko) 반도체 소자용 금속 배선 형성 방법
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
JP2019135751A (ja) 半導体装置の製造方法および半導体装置
JP2007103593A (ja) 半導体装置及びその製造方法
CN106601624B (zh) 一种化合物半导体的金属连线方法及结构
JP2006228986A (ja) 半導体装置の製造方法
CN115036215A (zh) 一种半导体器件制造方法
JP5596403B2 (ja) 半導体装置の製造方法
KR0131730B1 (ko) 금속배선층 형성방법
US10685917B2 (en) Semiconductor device and manufacture method of the same
JPS61222236A (ja) 半導体装置及びその製造方法
KR0168120B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100943495B1 (ko) 반도체 소자의 제조 방법
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100290910B1 (ko) 반도체소자의 배선 형성방법
KR100718803B1 (ko) 반도체 소자의 제조 방법
KR100835826B1 (ko) 금속 배선 및 이의 제조 방법
JP2005353980A (ja) 半導体装置の製造方法
KR100808369B1 (ko) 반도체 소자의 제조방법
KR100621810B1 (ko) 반도체소자의 형성방법
KR100197129B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0456151A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350