CN115036215A - 一种半导体器件制造方法 - Google Patents

一种半导体器件制造方法 Download PDF

Info

Publication number
CN115036215A
CN115036215A CN202110254790.6A CN202110254790A CN115036215A CN 115036215 A CN115036215 A CN 115036215A CN 202110254790 A CN202110254790 A CN 202110254790A CN 115036215 A CN115036215 A CN 115036215A
Authority
CN
China
Prior art keywords
layer
dielectric layer
photoresist pattern
semiconductor device
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110254790.6A
Other languages
English (en)
Inventor
金建澔
慎寿范
周娜
李俊杰
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202110254790.6A priority Critical patent/CN115036215A/zh
Publication of CN115036215A publication Critical patent/CN115036215A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体器件制造方法，涉及半导体制造技术领域，用于解决铝金属配线刻蚀过程中出现的顶部侵蚀与底部桥接的问题。所述半导体器件制造方法包括：提供一基底，基底包括自下而上层叠设置的衬底、层间介质层、铝导电层以及抗反射层。在抗反射层上形成光刻胶图案；以光刻胶图案为掩模，对抗反射层进行图案化处理，其中，抗反射层刻蚀气体至少包括氯化硼与氯气；抗反射层刻蚀气体条件为氯化硼流量为150sccm‑300sccm，氯气流量为75sccm‑125sccm。以光刻胶图案为掩模，依次对铝导电层，以及部分层间介质层进行图案化处理。

Description

一种半导体器件制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件制造方法。
背景技术
随着半导体器件的特征尺寸缩小，金属配线的限幅也在减少。在光刻工序中，基于金属配线限幅，光刻胶为了充分曝光，其厚度也需要减小。现有的金属配线刻蚀工艺，除了刻蚀铝导电层，还需要刻蚀铝导电层上下的绝缘层。当光刻胶厚度不足时，无法作为掩膜，实现底部的绝缘层的刻蚀，从而导致金属配线容易产生桥接。当光刻胶厚度不足时，仍对底部绝缘层刻蚀的话，导致金属配线的顶部受到侵蚀。
发明内容
本发明的目的在于提供一种半导体器件制造方法，用于解决铝金属配线刻蚀过程中出现的顶部侵蚀与底部桥接的问题。
本发明提供了一种半导体器件制造方法，包括：
提供一基底，基底包括自下而上层叠设置的衬底、层间介质层、铝导电层以及抗反射层。
在抗反射层上形成光刻胶图案；以光刻胶图案为掩模，对抗反射层进行图案化处理，其中，抗反射层刻蚀气体至少包括氯化硼与氯气；抗反射层刻蚀气体条件为氯化硼流量为150sccm-300sccm，氯气流量为75sccm-125sccm。
以光刻胶图案为掩模，依次对铝导电层，以及部分层间介质层进行图案化处理。
与现有技术相比，本发明在抗反射层刻蚀气体条件下，对抗反射层进行图案化处理，其中，抗反射层刻蚀气体条件为氯化硼流量为150sccm-300sccm，氯气流量为75sccm-125sccm。在采用上述流量的氯化硼对抗反射层进行图案化处理时，可以有效将光刻胶或基底产生的氧离子进行剥离，避免氧离子对光刻胶产生二次刻蚀。从而确保光刻胶的厚度，尤其是光刻胶边缘的厚度。在确保光刻胶的厚度的前提下，可以对铝导电层进行充分刻蚀，并对层间介质层进行部分刻蚀。由于对铝导电层进行了充分刻蚀，故可以避免铝配线之间的桥接的发生。再者，由于确保了光刻胶的厚度，在对部分层间介质层进行刻蚀时，可以保证铝导电层的顶部不受到侵蚀，
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1与图2为现有技术中金属配线出现缺陷时的结构示意图；
图3-图8为本发明实施例提供的半导体器件制备方法的过程图。
附图标记：
1-衬底，100-金属配线，101-第一绝缘层，102-第二绝缘层，2-层间介质层，3-铝导电层，301-铝金属层，302-阻挡层，4-抗反射层，401-氮氧化硅层，402-氮化钛层，5-光刻胶，6-钝化层/第一介质层。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
随着半导体器件的特征尺寸缩小，金属配线的限幅(或线宽)也在减少。在光刻工序中(特指干法刻蚀)，基于金属配线限幅，光刻胶为了充分曝光，其厚度也需要减小。例如，在特征尺寸在200微米以下，光刻胶厚度一般在4000埃米以下。现有的金属配线制造工艺，除了刻蚀导电层形成金属配线，还需要刻蚀导电层上下的绝缘层(介质层)。还有当光刻胶厚度不足时，无法对对导电层以及底部的绝缘层进行刻蚀，导致金属配线之间容易产生桥接。图1与图2示例出现有技术中金属配线出现缺陷时的结构示意图，如图1所示，导电层上下形成有第一绝缘层101与第二绝缘层102，当光刻胶被消耗完后，金属配线100间的凹槽并未完全形成，金属配线100底部产生桥接，参见图1中A所示的区域。如图2所示，当光刻胶厚度不足时，仍对底部第一绝缘层101刻蚀的话，导致金属配线100的顶部收到侵蚀，参见图2中B所述的虚线区域。上述金属配线100的材料针对于可被干法刻蚀的金属材料，如铝、钨以及氮化钛等，尤其是作为主要金属配线材料的铝。
图3-图8示例出本发明实施例提供的半导体器件制造方法的过程图。
如图3所示，提供一基底，基底包括自下而上层叠设置的衬底1、层间介质层2、铝导电层3以及抗反射层4。上述衬底1可以为硅衬底或绝缘体上硅衬底等常用的衬底，上述层间介质层2可以是采用化学气相沉积(Chemical Vapor Deposition，缩写为CVD)、分子束外延(Molecular Beam Epitaxy，缩写为MBE)等现有任意一种沉积工艺在衬底1的表面形成。上述铝导电层3的形成方式可以是采用物理气相沉积或电镀的方式形成在层间介质层2上。
上述抗反射层4可以包括氮化钛层402以及形成在其上的氮氧化硅层401，氮氧化硅层401可以是采用化学气相沉积法(CVD)、物理气相沉积法(PVD)和高温氮化法中可以实现的方式形成在氮化钛层402上。氮化钛层402可以采用物理气相沉积的方式形成。
如图4所示，在抗反射层4上形成光刻胶图案具体可以为：在抗反射层4上涂覆光刻胶，曝光并显影光刻胶，得到光刻胶图案。光刻胶5根据金属配线100的图形选择正性光刻胶或负性光刻胶，例如是曝光波段在365纳米的正性光刻胶。
如图5所示，以光刻胶图案为掩模，对抗反射层4进行图案化处理，其中，抗反射层刻蚀气体至少包括氯化硼与氯气。更为具体的，抗反射层刻蚀气体条件为氯化硼流量为150sccm-300sccm，氯气流量为75sccm-125sccm。抗反射层刻蚀气体的射频功率为700W-1300W，偏压功率为0-200W。例如，氯化硼流量可以为200sccm，氯气流量可以为100sccm；射频功率可以为1000W，偏压功率可以为180W。在射频功率较高的情况下，工艺气体进行充分电离。偏压功率较低的情况下，工艺气体对光刻胶5的侵蚀较少，在刻蚀的过程中，以化学刻蚀为主，物理刻蚀为辅。以降低物理刻蚀为前提，使得光刻胶5的损耗量降至最低。
在上述功率条件下，氯化硼可以产生硼离子与氯离子，氯气产生氯离子，氯离子对抗反射层4进行刻蚀，硼离子可以与抗反射层4(氮氧化硅层401)以及光刻胶5刻蚀产生的氧离子进行反应，形成氧化硼。较少腔内的氧离子数量，降低氧离子对光刻胶5的二次刻蚀，减缓光刻胶5被刻蚀的速度，保证光刻胶5边缘的厚度。采用高流量的氯化硼可以有效较少氧离子对光刻胶5的二次刻蚀，减缓光刻胶5的消耗。
如图6所示，以光刻胶图案为掩模，对铝导电层3进行图案化处理。具体的，以光刻胶图案为掩模，其中，铝导电层刻蚀气体至少包括氯化硼与氯气。铝导电层刻蚀气体的射频功率为700W-1300W，偏压功率为0-200W。例如，氯化硼流量可以为150sccm，氯气流量可以为200sccm；射频功率为可以1000W，偏压功率为可以200W。上述铝导电层3可以包括铝金属层301，以及铝金属层301下方的阻挡层302，阻挡层302一般为氮化钛。氯离子为铝与氮化钛的主要刻蚀离子，具有较高的选择比，硼离子可以与氧离子反应，例如与氧化铝反应。同时硼离子与腔体内氧离子反应，减少氧离子对铝的氧化，确保氯离子对铝的刻蚀速度。偏压功率较低的情况下，工艺气体对光刻胶5的侵蚀较少，在刻蚀的过程中，以化学刻蚀为主，物理刻蚀为辅。以降低物理刻蚀为前提，使得光刻胶5的损耗量降至最低。
如图7所示，以光刻胶图案为掩模，对部分层间介质层2进行图案化处理。
具体的，以光刻胶图案为掩模，对部分层间介质层2进行图案化处理，其中，介质层刻蚀气体至少包括氯化硼与氯气。介质层刻蚀气体条件为氯化硼流量为150sccm-300sccm，氯气流量为75sccm-125sccm。介质层刻蚀气体的射频功率为700W-1300W，偏压功率为0-200W。例如氯化硼流量为200sccm，氯气流量为100sccm；射频功率为1000W，偏压功率为180W。偏压功率较低的情况下，工艺气体对光刻胶5的侵蚀较少，在刻蚀的过程中，氯离子与氧化硅形成SiOxCly化合物，以化学刻蚀为主，物理刻蚀为辅。以降低物理刻蚀为前提，使得光刻胶5的损耗量降至最低。
上述层间介质层2可以是氧化硅，在上述功率条件下，氯化硼可以产生硼离子与氯离子，氯气产生氯离子，氯离子对层间介质层2进行刻蚀，硼离子可以与氧化硅以及光刻胶5刻蚀产生的氧离子进行反应，形成氧化硼。较少腔内的氧离子数量，降低氧离子对光刻胶5的二次刻蚀，减缓光刻胶5被刻蚀的速度，保证光刻胶5边缘的厚度。采用高流量的氯化硼可以有效较少氧离子对光刻胶5的二次刻蚀，减缓光刻胶5的消耗。
上述介质层刻蚀气体还可以包括甲烷，介质层刻蚀气体条件还为甲烷流量为10sccm-30sccm。具体的，甲烷的气体流量为20sccm，利用低流量的甲烷用于与氧离子反应，进一步保证防止氧离子对光刻胶5的二次刻蚀。
上述在以光刻胶图案为掩模，对铝导电层3进行图案化处理之后，在对部分层间介质层2进行图案化处理之前，本发明实施例提供的半导体器件制造方法还可以包括：
对图案化处理后的铝导电层3进行刻蚀终点检测。终点检测系统测量一些不同的参量，如刻蚀速率的变化、在刻蚀中被去除的腐蚀产物的类型或在气体放电中活性反应剂的变化。用于终点检测的一种方法是光发射谱。这一测量方法可以集成在刻蚀腔体中以便进行实时监测。当光发射谱变化值达到30％的，则停止对铝导电层3的刻蚀，随后对层间介质层2进行部分刻蚀。
上述在以光刻胶图案为掩模，对铝导电层3进行图案化处理之前，以及在对部分层间介质层2进行图案化处理之前，半导体器件制造方法还可以包括：
利用惰性气体对基底进行干法清洁。上述惰性气体可以是氮气。氮气进行干法清洁的时候，采用的气体功率为射频功率为1000W，偏压功率为180W。氮气可以将刻蚀过程中的副产物扫除，保证基底洁净度，还能对铝导电层3起到保护气体的作用。
如图8所示，半导体器件制造方法在以光刻胶图案为掩模，依次对铝导电层3，以及部分层间介质层2进行图案化处理之后，还包括：
去除抗反射层4上剩余的光刻胶5。可以采用氧气作为反应气体，采用干法刻蚀对剩余的光刻胶5进行干法去胶。也可以采用湿法去胶的方式，如常用的酚有机去除剂。
形成覆盖基底的钝化层6或第一介质层6。由于对层间介质层2进行了部分刻蚀，使得钝化层6或第一介质层6与层间介质层2的接触面在铝导电层3的高度外。当铝导电层3发生电迁移时，钝化层6或第一介质层6与层间介质层2的接触面的位置使得发生桥接的可能性降低。
当形成钝化层6时，钝化层6包括覆盖基底的氧化硅层，以及覆盖氧化硅层的氮化硅层。当形成第一介质层6时，第一介质层6为氧化硅。
当基底覆盖有氧化硅层时，钝化层6或第一介质层6与层间介质层2连接的部分，并不会由于材料不同，在压差的作用下产生浮动。即使在铝产生电迁移的情况下，在相邻的两个铝配线之间不存在可以连通的缝隙的前提下，不会桥接的问题。
与现有技术相比，通过高流量的氯化硼，可以有效将光刻胶或基底产生的氧离子进行剥离，避免氧离子对光刻胶产生二次刻蚀。从而确保光刻胶5的厚度，尤其是光刻胶5边缘的厚度。在确保光刻胶5的厚度的前提下，可以将铝导电层3进行充分刻蚀。并对层间介质层2进行部分刻蚀，在确保铝导电层3的顶部不收到侵蚀的前提下，对铝导电层3进行充分刻蚀时，从而避免铝配线之间的桥接的发生。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种半导体器件制造方法，其特征在于，包括：
提供一基底，所述基底包括自下而上层叠设置的衬底、层间介质层、铝导电层以及抗反射层；
在所述抗反射层上形成光刻胶图案；
以所述光刻胶图案为掩模，对所述抗反射层进行图案化处理，其中，所述抗反射层刻蚀气体至少包括氯化硼与氯气；所述抗反射层刻蚀气体条件为所述氯化硼流量为150sccm-300sccm，所述氯气流量为75sccm-125sccm；
以所述光刻胶图案为掩模，依次对所述铝导电层，以及部分所述层间介质层进行图案化处理。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，所述以所述光刻胶图案为掩模，对所述铝导电层，包括：
以所述光刻胶图案为掩模，对所述铝导电层进行图案化处理，其中，铝导电层刻蚀气体至少包括氯化硼与氯气。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，所述以所述光刻胶图案为掩模，对部分所述层间介质层进行图案化处理，包括：
以所述光刻胶图案为掩模，对部分所述层间介质层进行图案化处理，其中，介质层刻蚀气体至少包括氯化硼与氯气；所述介质层刻蚀气体条件为所述氯化硼流量为150sccm-300sccm，所述氯气流量为75sccm-125sccm。
4.根据权利要求3所述的半导体器件制造方法，其特征在于，所述介质层刻蚀气体还包括甲烷，所述介质层刻蚀气体条件还为所述甲烷流量为10sccm-30sccm。
5.根据权利要求1所述的半导体器件制造方法，其特征在于，产生所述抗反射层刻蚀气体所采用的射频电源的射频功率为700W-1300W，偏压功率为0-200W。
6.根据权利要求3所述的半导体器件制造方法，其特征在于，产生所述介质层刻蚀气体所采用的射频电源的射频功率为700W-1300W，偏压功率为0-200W。
7.根据权利要求1-6任一项所述的半导体器件制造方法，其特征在于，在所述以所述光刻胶图案为掩模，对所述铝导电层进行图案化处理之后，在对部分所述层间介质层进行图案化处理之前，所述半导体器件制造方法还包括：
对图案化处理后的所述铝导电层进行刻蚀终点检测。
8.根据权利要求7所述的半导体器件制造方法，其特征在于，在所述以所述光刻胶图案为掩模，对所述铝导电层进行图案化处理之前，以及在对部分所述层间介质层进行图案化处理之前，所述半导体器件制造方法还包括：
利用惰性气体对所述基底进行干法清洁。
9.根据权利要求1-6任一项所述的半导体器件制造方法，其特征在于，所述半导体器件制造方法在所述以所述光刻胶图案为掩模，依次对所述铝导电层，以及部分所述层间介质层进行图案化处理之后，还包括：
去除所述抗反射层上剩余的所述光刻胶；
形成覆盖所述基底的钝化层或第一介质层。
10.根据权利要求1-6任一项所述的半导体器件制造方法，其特征在于，所述抗反射层包括覆盖所述铝导电层的氮化钛层或钛金属层，以及覆盖所述氮化钛层或钛金属层的氮氧化硅层。
CN202110254790.6A 2021-03-08 2021-03-08 一种半导体器件制造方法 Pending CN115036215A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110254790.6A CN115036215A (zh) 2021-03-08 2021-03-08 一种半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110254790.6A CN115036215A (zh) 2021-03-08 2021-03-08 一种半导体器件制造方法

Publications (1)

Publication Number Publication Date
CN115036215A true CN115036215A (zh) 2022-09-09

Family

ID=83118196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110254790.6A Pending CN115036215A (zh) 2021-03-08 2021-03-08 一种半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN115036215A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881549A (zh) * 2023-01-19 2023-03-31 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881549A (zh) * 2023-01-19 2023-03-31 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构
CN115881549B (zh) * 2023-01-19 2023-05-09 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Similar Documents

Publication Publication Date Title
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
US6890447B2 (en) Method of forming noble metal thin film pattern
JPH06140396A (ja) 半導体装置とその製法
US6242358B1 (en) Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same
US6268287B1 (en) Polymerless metal hard mask etching
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
KR100294838B1 (ko) 콘택트구조의제조방법
CN115036215A (zh) 一种半导体器件制造方法
US7008869B2 (en) Method for forming metal wiring without metal byproducts that create bridge between metal wires in a semiconductor device
US20030129825A1 (en) Method for forming multi-layer metal line of semiconductor device
US5985750A (en) Manufacturing method of semiconductor device
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
KR20040013613A (ko) 반도체 장치의 제조에서 콘택 형성 방법
US6077777A (en) Method for forming wires of semiconductor device
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
US6848454B2 (en) Method of manufacturing semiconductor device
US6410417B1 (en) Method of forming tungsten interconnect and vias without tungsten loss during wet stripping of photoresist polymer
CN102097360B (zh) 刻蚀连接孔的方法
CN101308809A (zh) 铝导线的制作方法
JPH07297281A (ja) 接続孔の製造方法
JP3160972B2 (ja) 半導体装置の製造方法
JPH10125680A (ja) 多層配線の形成方法
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JP3652145B2 (ja) プラグの腐蝕を防止する内部配線の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination