JP2019105922A - 電子機器、電子機器における制御方法、及びプログラム - Google Patents

Abstract

【課題】電子機器の製造コストを抑制した上で、電子機器を過電流から保護する。【解決手段】本発明の電子機器は、複数の外部インタフェースの各々に割り当てられ、外部デバイスに対する電流の供給又は遮断を制御し、外部デバイスに供給される過電流の検出有無を過電流検出信号として出力する電源制御手段と、外部デバイスに対する電流の供給又は遮断を制御するための電源制御信号を出力する制御手段と、過電流検出信号の論理積を外部割込信号として出力する論理積回路と、過電流検出信号のいずれかがアサートされると、過電流が発生した外部インタフェースを特定する外部インタフェース情報を出力するインタフェース制御手段を備え、制御手段は、外部割込信号がアサートされると、外部インタフェース情報を取得し、過電流が発生した電源制御手段に、外部デバイスに対する電源の供給を遮断するように、電源制御信号を出力する。【選択図】図４

Description

本発明は、複数の外部接続インタフェースを有する電子機器における電源（電流）を制御するための技術に関する。

従来、情報処理装置としての電子機器と周辺機器を接続するインタフェースとして、ＵＳＢ（Universal Serial Bus）規格のインタフェースが多く普及している。このＵＳＢ規格では、データ通信以外に、バスパワーとして、電子機器（情報処理装置）から対象の周辺機器に電源電流を供給できることも、その仕様の一部として規定されている。

そして、この規格に準拠したＵＳＢインタフェースにより電源（電流）を供給する場合、電子機器には、周辺機器の動作が保証されるように、それに応じた電流（定格電流）を供給可能な電源が実装される。但し、接続される周辺機器を想定して、電源を実装した場合であっても、周辺機器は様々であり、接続される周辺機器によっては、許容値以上の電流が引かれてしまう可能性（即ち、過電流が発生する可能性）がある。そこで、この過電流から保護するために、通常、過電流を抑制するための回路（即ち、過電流制御回路）が実装される。

また、近年では、電子機器において、ＵＳＢインタフェースとして複数のＵＳＢポートを実装することが一般的であり、その場合、電子機器にＵＳＢハブＩＣが搭載され、さらに、その搭載されるＵＳＢハブＩＣに過電流制御回路が組み込まれる。例えば、特許文献１には、ＵＳＢハブＩＣに、過電流制御回路として、過電流を検出する信号と、過電流を制御する上で必要な信号（例えば、電源イネーブル信号等）をＵＳＢポート毎に搭載し、過電流から保護する装置が開示されている。

特開２０１３−１０９４６１号公報

しかしながら、特許文献１の装置のように、ＵＳＢハブＩＣに、過電流制御回路（より詳細には、過電流を制御するための信号）を組み込む場合、ピン（端子）と回路を実装する必要があることから、製造コストが高価になるという問題がある。本発明は、前記従来の問題に鑑みてなされたものであって、電子機器の製造コストを抑制した上で、電子機器を過電流から保護することを目的とする。

上記目的を達成するために、本発明は、複数の外部インタフェースを備え、前記外部インタフェースを介して接続された外部デバイスに電流を供給可能な電子機器であって、前記複数の外部インタフェースの各々に割り当てられ、前記外部デバイスに対する電流の供給又は遮断を制御するとともに、前記外部デバイスに供給される過電流の検出有無を過電流検出信号として出力する電源制御手段と、前記電源制御手段に、前記外部デバイスに対する電流の供給又は遮断を制御するための電源制御信号を出力する制御手段と、前記制御手段に、前記電源制御手段の各々より出力される前記過電流検出信号の論理積を外部割込信号として出力する論理積回路と、前記過電流検出信号を受信し、前記過電流検出信号のいずれかがアサートされると、前記制御手段に、前記過電流が発生した外部インタフェースを特定する外部インタフェース情報を出力するインタフェース制御手段とを備え、前記制御手段は、前記外部割込信号がアサートされると、前記外部インタフェース情報を取得するとともに、前記過電流を検出した電源制御手段に、前記外部デバイスに対する電源の供給を遮断するように、前記電源制御信号を出力することを特徴とする。

本発明により、電子機器の製造コストを抑制した上で、電子機器を過電流から保護することを目的とする。

従来における電子機器の構成を示すブロック図である。 従来における電子機器のＶＢＵＳ制御部の構成を示すブロック図である。 従来における電子機器のＵＳＢハブＩＣの構成を示すブロック図である。 本実施形態に係る電子機器の構成を示すブロック図である。 本実施形態に係る電子機器のＶＢＵＳ制御部の構成を示すブロック図である。 本実施形態に係る電子機器のＵＳＢハブＩＣの構成を示すブロック図である。 本実施形態に係る電子機器の電源制御に関するタイミングチャートである。 本実施形態に係る電子機器の電源制御に関する処理の手順を示すフローチャートである。

以下、本発明の好適な実施の形態に関して、添付図面を参照しながら、詳細に説明する。なお、以下の実施形態は、本発明を限定するものではなく、本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

はじめに、本発明の実施形態を説明する前に、従来の電子機器の電源制御構成について説明する。図１は、複数のＵＳＢポート（即ち、ＵＳＢインタフェースの接続口）を備える一般的なハードウェア構成を示すブロック図である。なお、図１では、複数のＵＳＢポートを備える一般的なハードウェア構成（電子機器）として、３つのＵＳＢポートを備える画像形成装置１０を用いて説明する。

画像形成装置１０は、コピー、ファックス等の複数の機能を備える複合機（ＭＦＰ：Multi Function Peripheral）であり、例えば、以下のように構成される。ＳＯＣ（System on a Chip）１０１は、内部にＣＰＵ（Central Processing Unit）を搭載する、画像形成装置１０全体を制御するメインユニットであり、各ユニットを制御するためのコントローラを備える。なお、各ユニットとは、ＳＯＣ１０１の有する各種インタフェースで接続される。

ＲＯＭ（Read Only Memory）１０２は、ＳＯＣ１０１を起動するためのプログラムや各種設定情報等を記憶するメモリである。ＲＡＭ（Random access memory）１０３は、ＳＯＣ１０１が動作するためのワークメモリである。ＲＡＭ１０３は、各種プログラムの展開や演算処理結果の記憶、プリント、スキャン等の動作実行により画像処理された画像データの保存（記憶）に用いられる。

記憶装置１０４は、データサイズの大きなプログラムやデータを記憶しておくための不揮発性メモリである。記憶装置１０４は、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、フラッシュメモリ等で構成される。

プリンタ部１０５は、ＳＯＣ１０１と画像データや制御信号のやりとり（送受信）をすることで動作するユニットであり、印刷動作に関わる感光体ドラム、レーザー発振器、トナー定着器、モーター等の各種デバイスで構成される。スキャナ部１０６は、ＳＯＣ１０１と読み取り動作に関する制御信号のやりとり（送受信）をすることで動作するユニットであり、原稿検知センサ、読み取りセンサ、モーター等の各種デバイスで構成される。

ＬＡＮ通信部１０７は、ネットワークコントローラや有線ＬＡＮインタフェースで構成され、外部の機器とＬＡＮ（Local Area Network）ケーブルで接続することで、ネットワーク通信を行う。ＵＳＢ通信部１０８は、ＵＳＢデバイスコントローラやＵＳＢデバイスのインタフェース（例えば、ＴｙｐｅＢ）で構成される。ＵＳＢ通信部１０８は、外部のパーソナルコンピュータの有するＵＳＢホストのインタフェース（例えば、ＴｙｐｅＡ）とＵＳＢケーブルで接続することで、ＵＳＢ規格の通信を行う。ＵＳＢ通信部１０８は、後述のＵＳＢハブＩＣ１１０と接続されるＵＳＢインタフェースと同じＵＳＢ規格により通信する通信部であるが、それらのＵＳＢインタフェースとはホスト側／デバイス側の観点で異なり、デバイス側の通信部に相当する。

操作部１０９は、ＳＯＣ１０１から表示用の画像データを受信し、その画像データを画面に表示させる他、タッチパネルやキー等を介して、ユーザーの操作を受信し、その操作に対応する制御信号をＳＯＣ１０１に送信する。なお、ＳＯＣ１０１は、操作部１０９から制御信号を受けると、その制御信号に基づいて、表示する画像データの変更や所定の機能（例えば、コピー等）を実行する。

ＵＳＢハブＩＣ１１０は、ＳＯＣ１０１とＵＳＢ規格で接続されており、ホスト側のＵＳＢインタフェースを複数のポートに拡張する。なお、図１では、ＳＯＣ１０１の有するＵＳＢホストのインタフェースは１ポートのみであり、ＵＳＢハブＩＣ１１０を使用することで、３ポートまで増やした（拡張した）構成として示している。

図１において、ＳＯＣ１０１とＵＳＢハブＩＣ１１０間におけるＵＳＢ規格の通信を、ＵＳＢアップストリーム信号１１１として示す。また、ＵＳＢハブＩＣ１１０とＵＳＢハブＩＣ１１０により分岐したＵＳＢポート間におけるＵＳＢ規格の通信を、ＵＳＢダウンストリーム信号１１２、１２３、１２９として示す。

なお、ＵＳＢハブＩＣ１１０は、信号を分配してポートを増やす他、接続されるデバイスの検出、通信速度の制御、ＶＢＵＳ制御部１１４、１２４、１３０への電源供給の制御（具体的には、イネーブル・ディセーブル信号の制御）を行う。その他、ＵＳＢハブＩＣ１１０から出力され、ＶＢＵＳ制御部１１４、１２４、１３０への電源供給を制御する信号を、図１において、ＵＳＢ電源制御信号１１３、１２１、１２７として示す。

ＶＢＵＳ制御部１１４、１２４、１３０は、電源部１１５からＵＳＢポート１１８、１２５、１３１に供給される電源のＯＮ又はＯＦＦを制御するブロックである。電源部１１５は、入力されたＡＣ電源をＤＣ電源に変換し、その変換したＤＣ電源を画像形成装置１０の各ユニットに供給する。

なお、図１に示す構成では、ＵＳＢポートに供給される電源を、ＶＢＵＳ制御部１１４、１２４、１３０の入力側のＵＳＢ上流電源１１６と、出力側のＵＳＢ下流電源１１７、１３３、１３４で示している。ＶＢＵＳ制御部１１４、１２４、１３０は、各々、ＵＳＢハブＩＣ１１０から送信されるＵＳＢ電源制御信号１１３、１２１、１２７に基づいて、ＵＳＢポート１１８、１２５、１３１への電源の供給（ＯＮ又はＯＦＦ）を制御する。ＶＢＵＳ制御部１１４、１２４、１３０は、例えば、ＵＳＢ電源制御信号１１３、１２１、１２７がイネーブル側に変更されたことを検知すると、内部接続をＯＮに制御し、ＵＳＢ下流電源１１７、１３３、１３４に電源を供給する。その他、ＶＢＵＳ制御部１１４、１２４、１３０以外のユニットに供給される電源については、本発明の主眼ではないので、不図示とし、その説明も省略する。

ＵＳＢポート１１８、１２５、１３１は、画像形成装置１０に、ＵＳＢインタフェースを有する外部デバイスを接続するためのＵＳＢコネクタ（ＴｙｐｅＡ）である。ＵＳＢデバイス１１９、１２６、１３２は、ＵＳＢコネクタ（ＴｙｐｅＡ）に接続可能なＵＳＢデバイス機器である。ＵＳＢデバイス１１９、１２６、１３２は、例えば、ＵＳＢメモリ、ＵＳＢカードリーダ、またＵＳＢをケーブル介して接続されるポータブルＨＤＤ等である。

ここで、これらのＵＳＢデバイスは、基本的に画像形成装置１０の規格を満たす電流を消費するが、ＵＳＢインタフェースを有していれば、どのようなＵＳＢデバイスでも接続可能であるため、場合によっては規格外のＵＳＢデバイスが接続されることもある。そして、その場合、供給される電流（電源）は、電源部１１５が供給可能な電流の許容値以上に引かれる過電流の状態になる可能性がある。

そこで、従来の電源制御構成においても、ＶＢＵＳ制御部１１４、１２４、１３０は、その機能として、供給する電源のＯＮ又はＯＦＦを制御するだけではなく、過電流が発生した場合にそれを検出して、ＵＳＢハブＩＣ１１０にエラー信号として通知する。なお、このエラー信号は、図１において、ＶＢＵＳエラー信号１２０、１２２、１２８として示される。ＵＳＢハブＩＣ１１０は、ＶＢＵＳエラー信号１２０、１２２、１２８を受信すると、ＵＳＢ電源制御信号１１３、１２１、１２７をディセーブルに制御することで、ＶＢＵＳ制御部１１４、１２４、１３０からの電源供給を遮断する。また、ＶＢＵＳ制御部１１４、１２４、１３０において検出する過電流の閾値は、定格電流を満たすように設計されるのが一般的であり、この従来の電源制御構成では、５００ｍＡとしている。その他、ＶＢＵＳ制御部１１４、１２４、１３０は、図２において詳細に説明するように、過電流の検出以外のエラーの検出、電源の遮断等も、その機能として実行する。

次に、従来の電源制御構成におけるＶＢＵＳ制御部１１４の内部構成を、図２を用いて、詳細に説明する。なお、ＶＢＵＳ制御部１２４、１３０は、ＶＢＵＳ制御部１１４と同様の内部構成であることから、ここでは、その説明を省略する。

スイッチ部２００は、スイッチ制御部２０１からの制御信号に基づいて、ＵＳＢ上流電源１１６とＵＳＢ下流電源１１７間の導通を制御する回路である。なお、スイッチ部２００は、例えば、ＦＥＴ（Field Effect Transistor）等のスイッチング素子で構成される。

スイッチ制御部２０１は、スイッチ部２００の導通を制御するための信号を生成する回路であり、例えば、チャージポンプ回路とゲートロジック回路で構成される。スイッチ制御部２０１は、より詳細には、後述する低電圧誤動作防止部２０２、過電流検出部２０３、過熱遮断部２０５からの通知、及びＵＳＢ電源制御信号１１３に応じて、スイッチ部２００の導通を制御する。また、スイッチ制御部２０１は、スイッチ部２００を非導通状態に制御した場合、出力放電部２０６に通知をすることで、ＵＳＢ下流電源１１７の放電制御を行う。

低電圧誤動作防止部２０２は、ＵＳＢ上流電源１１６の電圧が所定の電圧値以下である場合に、スイッチ制御部２０１に通知する回路である。なお、スイッチ制御部２０１は、低電圧誤動作防止部２０２から上述のＵＳＢ上流電源１１６の電圧が所定の電圧値以下である通知を受けると、スイッチ部２００を非導通状態に制御する。

過電流検出部２０３は、ＵＳＢ上流電源１１６又はＵＳＢ下流電源１１７として流れる電流の電流値が、予め定められた閾値以上の電流値である場合に、スイッチ制御部２０１及び過電流検出通知部２０４に通知する回路である。なお、スイッチ制御部２０１は、過電流検出部２０３から上述の閾値以上の電流が流れているという通知を受けると、スイッチ部２００を半導通状態にすることで、ＵＳＢ下流電源１１７として流れる電流を制限する。補足として、半導通状態にするとは、ＵＳＢデバイス１１９、１２６、１３２に供給される過電流を、過電流として検出される閾値未満に制限することである。

過電流検出通知部２０４は、過電流検出部２０３から上述の閾値以上の電流が流れているという通知を受けると、ＵＳＢハブＩＣ１１０にＶＢＵＳエラー信号１２０を出力する回路であり、例えば、オープンドレインのＦＥＴ等で構成される。

過熱遮断部２０５は、過電流制限状態が継続した場合等、ＶＢＵＳ制御部１１４の温度が所定の温度以上になった場合に、スイッチ制御部２０１に通知をする回路である。なお、スイッチ制御部２０１は、過熱遮断部２０５から上述のＶＢＵＳ制御部１１４の温度が所定の温度以上になったという通知を受けると、スイッチ部２００を非導通状態に制御する。出力放電部２０６は、スイッチ制御部２０１からの通知を受けると、ＵＳＢ下流電源１１７における出力電力を放電するように制御し、例えば、ＦＥＴ等のスイッチング素子で構成される。

次に、従来の電源制御構成におけるＵＳＢハブＩＣ１１０の内部構成を、図３を用いて、詳細に説明する。ＵＳＢポート部３００は、ＵＳＢ規格に準拠したインタフェース回路であり、アップストリーム通信が可能なように構成される。ＵＳＢポート部３００には、図３に示されるように、ＵＳＢアップストリーム信号１１１が接続される。

ＴＴ部３０１は、トランザクショントランスレータと呼ばれる回路であり、アップストリーム側の速度モードと、ダウンストリーム側の速度モードが異なる場合に、トランザクションの変換処理を行う。なお、ここで、速度モードとは、ＵＳＢ規格で定められたＨｉｇｈ ＳｐｅｅｄモードやＦｕｌｌ Ｓｐｅｅｄモードのことを示す。

リピーター部３０２は、アップストリーム側の速度モードと、ダウンストリーム側の速度モードが同じ場合に、それらの間のデータ転送を制御する回路である。ルーティング部３０３は、ＵＳＢポート部３００に対して、ＤＳポート部３０４、３０５、３０６のうち、どのＤＳポート部とデータ通信を行うかを制御する（即ち、ルート制御する）。ＤＳポート部３０４、３０５、３０６は、ＵＳＢ規格に準拠したインタフェース回路であり、ダウンストリーム通信が可能なように構成される。ＤＳポート部３０４、３０５、３０６には、図３に示されるように、各々、ＵＳＢダウンストリーム信号１１２、１２３、１２９が接続される。

ＤＳポート電源制御部３０７、３０８、３０９は、ダウンストリーム側に接続されるＶＢＵＳ制御部１１４、１２４、１３０に送信されるＵＳＢ電源制御信号１１３、１２１、１２７を生成する回路である。具体的には、ＤＳポート電源制御部３０７は、アップストリーム側のＳＯＣ１０１の要求に従って、ＵＳＢ電源制御信号１１３を、イネーブル又はディセーブルに制御する。なお、ＤＳポート電源制御部３０８、３０９に関しても、同様に、ＵＳＢ電源制御信号１２１、１２７を制御する。

また、ＤＳポート電源制御部３０７、３０８、３０９は、ＶＢＵＳエラー信号１２０、１２２、１２８による過電流発生通知に従って、ソフトウェア制御を介すことなく、ＵＳＢ電源制御信号１１３、１２１、１２７をディセーブルに制御することができる。さらに、ＤＳポート電源制御部３０７、３０８、３０９は、上述のＶＢＵＳエラー信号１２０、１２２、１２８による過電流発生通知を受信すると、ＵＳＢアップストリーム信号１１１を介して、ＳＯＣ１０１に過電流が発生したことを情報として通知する。

ＭＰＵ部３１０は、ＵＳＢハブＩＣ１１０を構成する各ブロックの設定・制御を行う回路であり、ＲＯＭやＲＡＭを備えている。以上、図１−図３を用いて、従来の電源制御構成について説明した。そこで、以下では、本発明の実施形態に係る電子機器（電源制御装置）に関して、図４−図８を用いて説明する。

図４は、本実施形態に係る電子機器の構成を示すブロック図である。なお、複数の外部インタフェース（即ち、ＵＳＢポート）を備える一般的な電子機器として、ＰＣ（Personal Computer）等も想定することができるが、図４では、３つのＵＳＢポートを備える画像形成装置４０を用いて説明する。

画像形成装置４０は、コピー、ファックス等の複数の機能を備える複合機（ＭＦＰ）であり、例えば、以下のように構成される。ＳＯＣ４０１は、内部にＣＰＵを搭載する、画像形成装置４０全体を制御するメインユニットであり、各ユニットを制御するためのコントローラを備える。なお、各ユニットとは、ＳＯＣ４０１の有する各種インタフェースで接続される。また、ＳＯＣ４０１は、後述のＵＳＢ電源制御信号４５３、４５４、４５５を出力するための汎用ポートを備えている。

ＲＯＭ４０２は、ＳＯＣ４０１を起動するためのプログラムや各種設定情報等を記憶するメモリである。ＲＡＭ４０３は、ＳＯＣ４０１が動作するためのワークメモリである。ＲＡＭ４０３は、各種プログラムの展開や演算処理結果の記憶、プリント、スキャン等の動作実行により画像処理された画像データの保存（記憶）に用いられる。

記憶装置４０４は、データサイズの大きなプログラムやデータを記憶しておくための不揮発性メモリである。記憶装置４０４は、例えば、ＨＤＤ、ＳＳＤ、フラッシュメモリ等で構成される。プリンタ部４０５は、ＳＯＣ４０１と画像データや制御信号のやりとり（送受信）をすることで動作するユニットであり、印刷動作に関わる感光体ドラム、レーザー発振器、トナー定着器、モーター等の各種デバイスで構成される。スキャナ部４０６は、ＳＯＣ４０１と読み取り動作に関わる制御信号のやりとり（送受信）をすることで動作するユニットであり、原稿検知センサ、読み取りセンサ、モーター等の各種デバイスで構成される。

ＬＡＮ通信部４０７は、ネットワークコントローラや有線ＬＡＮインタフェースで構成され、外部の機器とＬＡＮケーブルで接続することで、ネットワーク通信を行う。ＵＳＢ通信部４０８は、ＵＳＢデバイスコントローラやＵＳＢデバイスのインタフェース（例えば、ＴｙｐｅＢ）で構成される。ＵＳＢ通信部４０８は、外部のパーソナルコンピュータの有するＵＳＢホストのインタフェース（例えば、ＴｙｐｅＡ）とＵＳＢケーブルで接続することで、ＵＳＢ規格の通信を行う。ＵＳＢ通信部４０８は、後述のＵＳＢハブＩＣ４１０と接続されるＵＳＢインタフェースと同じＵＳＢ規格により通信する通信部であるが、それらのＵＳＢインタフェースとはホスト側／デバイス側の観点で異なり、デバイス側の通信部に相当する。

操作部４０９は、ＳＯＣ４０１から表示用の画像データを受信し、その画像データを画面に表示させる他、タッチパネルやキー等を介して、ユーザーの操作を受信して、その操作に対応する制御信号をＳＯＣ４０１に送信する。なお、ＳＯＣ４０１は、操作部４０９から制御信号を受けると、その制御信号に基づいて、表示する画像データの変更や所定の機能（例えば、コピー等）を実行する。

ＵＳＢハブＩＣ４１０は、ＳＯＣ４０１とＵＳＢ規格で接続されており、ホスト側のＵＳＢインタフェースを複数のポートに拡張する。なお、図４では、ＳＯＣ４０１の有するＵＳＢホストのインタフェースは１ポートのみであり、ＵＳＢハブＩＣ４１０を使用することで、３ポートまで増やした（拡張した）構成として示している。

図４において、ＳＯＣ４０１とＵＳＢハブＩＣ４１０間におけるＵＳＢ規格の通信を、ＵＳＢアップストリーム信号４１１として示す。また、ＵＳＢハブＩＣ４１０とＵＳＢハブＩＣ４１０により分岐したＵＳＢポート間におけるＵＳＢ規格の通信を、ＵＳＢダウンストリーム信号４１２、４２３、４２９として示す。なお、ＵＳＢハブＩＣ４１０は、インタフェースコントローラ（即ち、インタフェース制御手段）であり、信号を分配してポートを増やす他、接続されるデバイスの検出、通信速度の制御を行う。

ＶＢＵＳ制御部４１４、４２４、４３０は、電源部４１５からＵＳＢポート４１８、４２５、４３１に供給される電源のＯＮ又はＯＦＦを制御するブロックである。電源部４１５は、入力されたＡＣ電源をＤＣ電源に変換し、その変換したＤＣ電源を画像形成装置４０の各ユニットに供給する。

なお、図４に示す構成では、ＵＳＢポートに供給される電源を、ＶＢＵＳ制御部４１４、４２４、４３０の入力側のＵＳＢ上流電源４１６と、出力側のＵＳＢ下流電源４１７、４３３、４３４で示している。ＶＢＵＳ制御部４１４、４２４、４３０は、各々、ＳＯＣ４０１の出力ポートに接続されたＵＳＢ電源制御信号４５３、４５４、４５５に基づいて、ＵＳＢポート４１８、４２５、４３１への電源の供給（ＯＮ又はＯＦＦ）を制御する。ＶＢＵＳ制御部４１４、４２４、４３０は、例えば、ＵＳＢ電源制御信号４５３、４５４、４５５がイネーブル側に変更されたことを検知すると、内部接続をＯＮに制御し、ＵＳＢ下流電源４１７、４３３、４３４に電源を供給する。その他、ＶＢＵＳ制御部４１４、４２４、４３０以外のユニットに供給される電源については、本発明の主眼ではないので、不図示とし、その説明も省略する。また、ＶＢＵＳ制御部４１４、４２４、４３０は、例えば、ハイサイドスイッチ回路等で構成される。

ＵＳＢポート４１８、４２５、４３１は、画像形成装置４０に、ＵＳＢインタフェースを有する外部デバイスを接続するためのＵＳＢコネクタ（ＴｙｐｅＡ）である。ＵＳＢデバイス４１９、４２６、４３２は、ＵＳＢコネクタ（ＴｙｐｅＡ）に接続可能なＵＳＢデバイス機器である。ＵＳＢデバイス４１９、４２６、４３２は、例えば、キーボード、ＵＳＢメモリ、ＵＳＢカードリーダ、またＵＳＢケーブルを介して接続されるポータブルＨＤＤ等である。

ここで、これらのＵＳＢデバイスは、基本的に画像形成装置４０の規格を満たす電流を消費するが、ＵＳＢインタフェースを有していれば、どのようなＵＳＢデバイスでも接続可能であるため、場合によっては規格外のＵＳＢデバイスが接続されることもある。そして、その場合、供給される電流（電源）は、電源部４１５が供給可能な電流の許容値以上に引かれる過電流の状態になる可能性がある。

そこで、本実施形態に係る電子機器において、ＶＢＵＳ制御部４１４、４２４、４３０は、その機能として、供給する電源のＯＮ又はＯＦＦを制御するだけではなく、過電流が発生した場合にそれを検出して、ＵＳＢハブＩＣ４１０にエラー信号として通知する。なお、このエラー信号は、過電流の検出有無を示す過電流検出信号であり、図４において、ＶＢＵＳエラー信号４２０、４２２、４２８として示される。ＵＳＢハブＩＣ４１０は、ＶＢＵＳエラー信号４２０、４２２、４２８を受信すると、ＵＳＢアップストリーム信号４１１を介して、過電流が発生したＵＳＢポート、又は、過電流の発生及び過電流が発生したＵＳＢポートをＳＯＣ４０１に通知する。また、ＶＢＵＳ制御部４１４、４２４、４３０において検出する過電流の閾値は、定格電流を満たすように設計されるのが一般的であり、本実施形態では、５００ｍＡとしている。

ＡＮＤロジックゲート４５１は、論理積回路であり、ＶＢＵＳエラー信号４２０、４２２、４２８のＡＮＤ論理信号を、ＶＢＵＳエラー割込信号４５２としてＳＯＣ４０１に通知する（即ち、外部割込信号としてＳＯＣ４０１に通知する）。ＳＯＣ４０１は、ＶＢＵＳエラー割込信号４５２をトリガとして、ＵＳＢアップストリーム信号４１１を介して通知される過電流が発生したＵＳＢポートを情報として確認する。ＳＯＣ４０１は、その過電流が発生したＵＳＢポートを特定する情報に応じて、ＵＳＢ電源制御信号４５３、４５４、４５５のうち、過電流を検出したＶＢＵＳ制御部に対応する信号をディセーブルにする。その他、ＶＢＵＳ制御部４１４、４２４、４３０は、図５において詳細に説明するように、過電流の検出以外のエラーの検出、電源の遮断等も、その機能として実行する。

以上、本実施形態に係る電子機器として、画像形成装置４０を用いて、その電源制御構成について説明したが、電子機器としては必ずしもこれに限定されず、ＵＳＢホストのインタフェースを有する機器であればよい。したがって、例えば、パーソナルコンピュータ等であってもよい。

次に、本実施形態に係る電子機器におけるＶＢＵＳ制御部４１４の内部構成を、図５を用いて、詳細に説明する。なお、ＶＢＵＳ制御部４２４、４３０は、ＶＢＵＳ制御部４１４と同様の内部構成であることから、ここでは、その説明を省略する。

スイッチ部５００は、スイッチ制御部５０１からの信号に基づいて、ＵＳＢ上流電源４１６とＵＳＢ下流電源４１７間の導通を制御する回路である。なお、スイッチ制御部５０１は、例えば、ＦＥＴ等のスイッチング素子で構成される。

スイッチ制御部５０１は、スイッチ部５００の導通を制御するための信号を生成する回路であり、例えば、チャージポンプ回路とゲートロジック回路で構成される。スイッチ制御部５０１は、より詳細には、後述する低電圧誤動作防止部５０２、過電流検出部５０３、過熱遮断部５０５からの通知、及びＵＳＢ電源制御信号４５３に応じて、スイッチ部５００の導通を制御する。また、スイッチ制御部５０１は、スイッチ部５００を非導通状態に制御した場合、出力放電部５０６に通知をすることで、ＵＳＢ下流電源４１７の放電制御を行う。

低電圧誤動作防止部５０２は、低電圧検出手段であり、ＵＳＢ上流電源４１６の電圧（即ち、入力電圧）が所定の電圧値以下に低下した場合に、スイッチ制御部５０１に通知する回路である。なお、スイッチ制御部５０１は、低電圧誤動作防止部５０２から上述のＵＳＢ上流電源４１６の電圧が所定の電圧値以下である通知を受けると、スイッチ部５００を非導通状態に制御する。

過電流検出部５０３は、ＵＳＢ上流電源４１６又はＵＳＢ下流電源４１７として流れる電流の電流値が、予め定められた閾値以上の電流値である場合に、スイッチ制御部５０１及び過電流検出通知部５０４に通知をする回路である。なお、スイッチ制御部５０１は、過電流検出部５０３から上述の閾値以上の電流が流れているという通知を受けると、スイッチ部５００を半導通状態にすることで、ＵＳＢ下流電源４１７として流れる電流を制限する。補足として、半導通状態にするとは、ＵＳＢデバイス４１９、４２６、４３２に供給される過電流を、過電流として検出される閾値未満に制限することである。

過電流検出通知部５０４は、過電流検出部５０３から上述の閾値以上の電流が流れているという通知を受けると、ＵＳＢハブＩＣ４１０にＶＢＵＳエラー信号４２０を出力する回路であり、例えば、オープンドレインのＦＥＴ等で構成される。

過熱遮断部５０５は、過熱検出手段であり、過電流制限状態が継続した場合等、ＶＢＵＳ制御部４１４の温度が所定の温度以上になった場合に、スイッチ制御部５０１に通知をする回路である。なお、スイッチ制御部５０１は、過熱遮断部５０５から上述のＶＢＵＳ制御部４１４の温度が所定の温度以上になったという通知を受けると、スイッチ部５００を非導通状態に制御する。出力放電部５０６は、スイッチ制御部５０１からの通知を受けると、ＵＳＢ下流電源４１７における出力電力を放電するように制御し、例えば、ＦＥＴ等のスイッチング素子で構成される。

次に、本実施形態に係る電子機器におけるＵＳＢハブＩＣ４１０の内部構成を、図６を用いて、詳細に説明する。ＵＳＢポート部６００は、ＵＳＢ規格に準拠したインタフェース回路であり、アップストリーム通信が可能なように構成される。ＵＳＢポート部６００には、図６に示されるように、ＵＳＢアップストリーム信号４１１が接続される。

ＴＴ部６０１は、トランザクショントランスレータと呼ばれる回路であり、アップストリーム側の速度モードと、ダウンストリーム側の速度モードが異なる場合に、トランザクションの変換処理を行う。なお、ここで、速度モードとは、ＵＳＢ規格で定められたＨｉｇｈ ＳｐｅｅｄモードやＦｕｌｌ Ｓｐｅｅｄモードのことを示す。

リピーター部６０２は、アップストリーム側の速度モードと、ダウンストリーム側の速度モードが同じ場合に、それらの間のデータ転送を制御する回路である。ルーティング部６０３は、ＵＳＢポート部６００に対して、ＤＳポート部６０４、６０５、６０６のうち、どのＤＳポート部とデータ通信を行うかを制御する（即ち、ルート制御する）。ＤＳポート部６０４、６０５、６０６は、ＵＳＢ規格に準拠したインタフェース回路であり、ダウンストリーム通信が可能なように構成される。ＤＳポート部６０４、６０５、６０６には、図６に示されるように、各々、ＵＳＢダウンストリーム信号４１２、４２３、４２９が接続される。

ＤＳポート過電流通知受信部６０７、６０８、６０９は、ＶＢＵＳエラー信号４２０、４２２、４２８による過電流発生通知を受信する。ＤＳポート過電流通知受信部６０７、６０８、６０９は、過電流発生通知を信号として受信すると、ＵＳＢアップストリーム信号４１１を介して、ＳＯＣ４０１に過電流が発生したＵＳＢポートを情報として通知する。ＭＰＵ部６１０は、ＵＳＢハブＩＣ４１０を構成する各ブロックの設定・制御を行う回路であり、ＲＯＭやＲＡＭを備えている。

図７は、本実施形態に係る電子機器の電源制御に関するタイミングチャートであり、具体的には、過電流が発生してから、ＳＯＣ４０１によりＵＳＢ電源制御信号をディセーブルにするまでの処理をタイミングチャートとして示すものである。なお、図７では、ＵＳＢポート４３１において、過電流が発生したものとして説明する。

ＵＳＢポート４３１で過電流が発生すると、ＶＢＵＳ制御部４３０は、ＶＢＵＳエラー信号４２８をＬｏｗレベルに制御する（即ち、アサートする）（７００）。即ち、ＶＢＵＳ制御部４３０は、ＵＳＢハブＩＣ４１０に、過電流が発生したことを信号として通知する。ＶＢＵＳエラー信号４２８がＬｏｗレベルで出力されると、ＶＢＵＳエラー信号４２８のレベルの変化に応じて、ＡＮＤロジックゲート４５１の出力であるＶＢＵＳエラー割込信号４５２がＬｏｗレベルに変化する（即ち、アサートされる）（７０１）。

他方、ＵＳＢハブＩＣ４１０は、ＶＢＵＳエラー信号４２８により過電流発生通知を受信すると、ＳＯＣ４０１に、ＵＳＢアップストリーム信号４１１を介して、ＵＳＢポート４３１において過電流が発生したＵＳＢポートを情報として通知する（７０２）。また、ＳＯＣ４０１は、ＶＢＵＳエラー割込信号４５２のレベルの変化（７０１）をトリガとして、過電流ポート情報（７０２）を取得する。なお、図８において後述するが、ＳＯＣ４０１が過電流ポート情報（７０２）を取得しようとするタイミングで、ＵＳＢハブＩＣ４１０から過電流ポート情報（７０２）が未だ通知されていない場合、ＳＯＣ４０１は、再度、取得するように試みる。

ＳＯＣ４０１は、過電流ポート情報（７０２）を取得し、ＵＳＢポート４３１で過電流が発生したことを認識（判定）すると、ＵＳＢ電源制御信号４５５をディセーブルにすることで、ＵＳＢ下流電源４３４を遮断する（７０３）。その後、ＵＳＢ下流電源４３４が遮断されることで、ＵＳＢポート４３１は過電流状態から復帰するので、ＶＢＵＳ制御部４３０は、ＶＢＵＳエラー信号４２８において、過電流通知を解除する（７０４）。

図８は、本実施形態に係る電子機器の電源制御に関する処理の手順を示すフローチャートであり、具体的には、ＳＯＣ４０１において、ＶＢＵＳエラー割込信号４５２のレベルの変化を検知した場合の処理の手順を示すフローチャートである。

ＳＯＣ４０１は、ＶＢＵＳエラー割込信号４５２のレベルの変化を検知すると、それをトリガとして、過電流ポート情報を取得するために、ＵＳＢアップストリーム信号４１１を確認する（Ｓ８０１）。ＳＯＣ４０１は、ＵＳＢアップストリーム信号４１１を確認した結果、過電流ポート情報を取得することができたか否かを判定する（Ｓ８０２）。

なお、ＵＳＢハブＩＣ４１０がＵＳＢアップストリーム信号４１１を介して過電流ポート情報を通知する前に、ＳＯＣ４０１が過電流ポート情報を取得しようとした場合、ＳＯＣ４０１は過電流ポート情報を取得することができない。そのため、ＳＯＣ４０１は、処理をステップＳ８０１に返す。他方、ＳＯＣ４０１は過電流ポート情報を取得することができた場合、その過電流ポート情報に応じて、ＵＳＢ電源制御信号４５３、４５４、４５５のうち、過電流を検出したＶＢＵＳ制御部に対応する信号をディセーブルにする（Ｓ８０３）。

以上のように、本実施形態によれば、いずれかのＵＳＢポートにおいて過電流が発生すると、ＳＯＣは、ＶＢＵＳエラー割込信号をトリガとして、ＵＳＢアップストリーム信号を介して過電流ポート情報（外部インタフェース情報）を確認することができる。ＳＯＣは、その過電流ポート情報に応じて、ＵＳＢ電源制御信号のうち、過電流を検出したＶＢＵＳ制御部に対応する信号をディセーブルにすることで、過電流から保護することができる。

また、ＵＳＢハブＩＣにおいて過電流を制御する上で必要な機能（回路）を実装しないようにした上で（即ち、ＵＳＢハブＩＣの製造コストを抑制した上で）、汎用ポートを備えたＳＯＣよりＵＳＢポート毎に電子機器を過電流から保護することができる。

［その他の実施形態］
なお、本発明の目的は、以下の処理を実行することによっても達成することができる。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。また、この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

４０１ ＳＯＣ
４１０ ＵＳＢハブＩＣ
４１４ ＶＢＵＳ制御部
４１８ ＵＳＢポート
４２４ ＶＢＵＳ制御部
４２５ ＵＳＢポート
４３０ ＶＢＵＳ制御部
４３１ ＵＳＢポート
４５１ ＡＮＤロジックゲート（論理積回路）

Claims (9)

1. 複数の外部インタフェースを備え、前記外部インタフェースを介して接続された外部デバイスに電流を供給可能な電子機器であって、
   前記複数の外部インタフェースの各々に割り当てられ、前記外部デバイスに対する電流の供給又は遮断を制御するとともに、前記外部デバイスに供給される過電流の検出有無を過電流検出信号として出力する電源制御手段と、
   前記電源制御手段に、前記外部デバイスに対する電流の供給又は遮断を制御するための電源制御信号を出力する制御手段と、
   前記制御手段に、前記電源制御手段の各々より出力される前記過電流検出信号の論理積を外部割込信号として出力する論理積回路と、
   前記過電流検出信号を受信し、前記過電流検出信号のいずれかがアサートされると、前記制御手段に、前記過電流が発生した外部インタフェースを特定する外部インタフェース情報を出力するインタフェース制御手段と
   を備え、
   前記制御手段は、前記外部割込信号がアサートされると、前記外部インタフェース情報を取得するとともに、前記過電流を検出した電源制御手段に、前記外部デバイスに対する電源の供給を遮断するように、前記電源制御信号を出力することを特徴とする電子機器。
2. 前記外部インタフェースは、ＵＳＢ（Universal Serial Bus）規格のインタフェースであることを特徴する請求項１に記載の電子機器。
3. 前記電源制御手段は、所定の閾値以上の電流が前記外部デバイスに供給されると、過電流として検出する過電流検出手段を有し、
   前記電源制御手段は、前記過電流検出手段により過電流が検出されると、前記外部デバイスに、前記所定の閾値未満の電流を供給するように制御することを特徴とする請求項１又は２に記載の電子機器。
4. 前記電源制御手段は、入力電圧が所定の電圧値以下に低下すると、低電圧として検出する低電圧検出手段を有し、
   前記電源制御手段は、前記低電圧検出手段により低電圧が検出されると、前記外部デバイスに対して供給される電流を遮断するように制御することを特徴とする請求項１から３のいずれか１項に記載の電子機器。
5. 前記電源制御手段は、前記電源制御手段の過熱を検出する過熱検出手段を有し、
   前記電源制御手段は、前記過熱検出手段により過熱が検出されると、前記外部デバイスに対して供給される電流を遮断するように制御することを特徴とする請求項１から４のいずれか１項に記載の電子機器。
6. 前記電源制御手段は、前記外部デバイスに対して供給される電流を遮断するように制御した場合に、出力電力を放電するように制御する出力放電手段を有することを特徴とする請求項１から５のいずれか１項に記載の電子機器。
7. 前記電源制御手段は、ハイサイドスイッチ回路を含むことを特徴する請求項１から６のいずれか１項に記載の電子機器。
8. 複数の外部インタフェースを備え、前記外部インタフェースを介して接続された外部デバイスに電流を供給可能な電子機器における制御方法であって、
   前記複数の外部インタフェースの各々に割り当てられた電源制御手段により、前記外部デバイスに電流を供給する供給ステップと、
   前記電源制御手段により、前記外部デバイスに過電流が供給されると、過電流検出信号をアサートして出力する第１の出力ステップと、
   論理積回路により、制御手段に、前記電源制御手段の各々より出力される前記過電流検出信号の論理積を外部割込信号として出力する第２の出力ステップと、
   インタフェース制御手段により、前記過電流検出信号のいずれかがアサートされると、前記制御手段に、前記過電流が発生した外部インタフェースを特定する外部インタフェース情報を出力する第３の出力ステップと、
   前記制御手段により、前記外部割込信号がアサートされると、前記外部インタフェース情報を取得する取得ステップと、
   前記制御手段により、前記過電流を検出した電源制御手段に、前記外部デバイスに対する電源の供給を遮断するように、電源制御信号を出力する第４の出力ステップと、
   前記過電流を検出した電源制御手段により、前記電源制御信号に基づいて、前記外部デバイスに対する電源の供給を遮断するように制御する制御ステップと
   を含むことを特徴とする電子機器における制御方法。
9. コンピュータを、請求項１から７のいずれか１項に記載の電子機器の各手段として機能させるためのプログラム。

Images