JP2019047339A - 逐次比較型アナログデジタル変換器 - Google Patents
逐次比較型アナログデジタル変換器 Download PDFInfo
- Publication number
- JP2019047339A JP2019047339A JP2017168727A JP2017168727A JP2019047339A JP 2019047339 A JP2019047339 A JP 2019047339A JP 2017168727 A JP2017168727 A JP 2017168727A JP 2017168727 A JP2017168727 A JP 2017168727A JP 2019047339 A JP2019047339 A JP 2019047339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparator
- analog
- timing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims abstract description 8
- 230000007704 transition Effects 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims description 57
- 238000005070 sampling Methods 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000004304 visual acuity Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 description 49
- 239000003990 capacitor Substances 0.000 description 31
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/125—Asynchronous, i.e. free-running operation within each conversion cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
V_clk_cmp:コンパレータ制御クロック
V_clk_cmp0、V_clk_cmp0’:同期クロック
V_clk_cmp1:非同期クロック
V_valid:変換終了信号
V_clk:発振回路出力
Claims (11)
- アナログ入力信号をサンプルする、容量値が重み付けされた複数の容量素子と、
前記アナログ入力信号と参照アナログ信号とを比較し、比較結果を出力するコンパレータと、
前記比較結果に基づいたデジタルデータを格納する複数のレジスタと、
前記複数のレジスタの内容に基づいて前記参照アナログ信号を生成するDAC部と、
を備え、
前記コンパレータの出力に基づいて前記デジタルデータを逐次変化させていくことにより、前記アナログ入力信号をデジタルコードに変換する逐次比較型アナログデジタル変換器であって、
発振回路の出力に基づいて第1のタイミング信号を生成する第1のタイミング信号生成部と、
前記コンパレータの出力の状態変化に基づいて、第2のタイミング信号を生成する第2のタイミング信号生成部と、
前記第1のタイミング信号と、前記第2のタイミング信号を選択して、前記コンパレータに供給する、セレクタ回路を備える、
逐次比較型アナログデジタル変換器。 - 前記アナログ入力信号をサンプルする複数の容量素子の個数を変更し、前記デジタルコードのビット数を変更する制御回路を備える、
請求項1記載の逐次比較型アナログデジタル変換器。 - 前記制御回路は、前記デジタルコードのビット数を変更するのに伴って、前記セレクタ回路を切り替える、
請求項2記載の逐次比較型アナログデジタル変換器。 - 前記セレクタ回路は、
前記デジタルコードのビット数が所定閾値以上の場合、前記第1のタイミング信号を選択し、
前記デジタルコードのビット数が前記閾値未満の場合、前記第2のタイミング信号を選択する、
請求項2記載の逐次比較型アナログデジタル変換器。 - 前記第2のタイミング信号生成部は、
前記コンパレータの出力の状態変化に基づいて変換終了信号を生成する論理回路と、
前記変換終了信号を遅延させて前記第2のタイミング信号を生成する遅延生成回路と、を備える、
請求項2記載の逐次比較型アナログデジタル変換器。 - 前記第2のタイミング信号生成部は、
前記アナログ入力信号のサンプル終了のタイミングを遅延させて最初の第2のタイミング信号を生成し、2番目以降の第2のタイミング信号については、前記変換終了信号を遅延させて生成する、
請求項5記載の逐次比較型アナログデジタル変換器。 - 前記遅延生成回路の遅延量が可変であり、
前記制御回路は、前記デジタルコードのビット数を変更するのに伴って、前記遅延量を変更する、
請求項5記載の逐次比較型アナログデジタル変換器。 - 前記複数のレジスタのデータの取り込みのタイミングは、
前記第1のタイミング信号が前記コンパレータに供給されている第1のモードにおいては、前記第1のタイミング信号を基にしたタイミングで制御され、
前記第2のタイミング信号が前記コンパレータに供給されている第2のモードにおいては、前記変換終了信号を基にしたタイミングで制御される、
請求項5記載の逐次比較型アナログデジタル変換器。 - 前記複数のレジスタに供給するタイミング信号を切り替えるためのレジスタ用セレクタを備え、
前記レジスタ用セレクタは、前記セレクタ回路と同期して切替を行う、
請求項8記載の逐次比較型アナログデジタル変換器。 - 前記複数のレジスタのデータの取り込みのタイミングは、
前記第1のタイミング信号が前記コンパレータに供給されている第1のモードにおいては、前記変換終了信号を基にしたタイミングで制御され、
前記第2のタイミング信号が前記コンパレータに供給されている第2のモードにおいても、前記変換終了信号を基にしたタイミングで制御される、
請求項5記載の逐次比較型アナログデジタル変換器。 - デジタルコードに基づいてアナログ電圧を生成するデジタルアナログ変換器と、
前記デジタルアナログ変換器の出力である前記アナログ電圧を入力とするコンパレータと、
前記コンパレータの出力に基づいて前記デジタルコードを逐次変化させていくことにより、外部クロック信号からサンプルした入力電圧のデジタルコードを生成するDAC制御回路と、
前記コンパレータの出力の信号状態変化を遅延させて生成した信号遷移により前記コンパレータの判定を開始させる遅延回路と、
前記コンパレータの判定を開始させる信号を生成するクロック生成回路と、
前記遅延回路が生成する信号と、前記クロック生成回路が生成する信号を選択して、前記コンパレータに供給する、セレクタ回路を含むことを特徴とする逐次比較型アナログデジタル変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017168727A JP6899287B2 (ja) | 2017-09-01 | 2017-09-01 | 逐次比較型アナログデジタル変換器 |
US15/924,945 US10312932B2 (en) | 2017-09-01 | 2018-03-19 | Successive approximation analog-to-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017168727A JP6899287B2 (ja) | 2017-09-01 | 2017-09-01 | 逐次比較型アナログデジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047339A true JP2019047339A (ja) | 2019-03-22 |
JP6899287B2 JP6899287B2 (ja) | 2021-07-07 |
Family
ID=65518267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017168727A Active JP6899287B2 (ja) | 2017-09-01 | 2017-09-01 | 逐次比較型アナログデジタル変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10312932B2 (ja) |
JP (1) | JP6899287B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277270A (zh) * | 2020-03-22 | 2020-06-12 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111404550B (zh) * | 2019-01-03 | 2022-09-09 | 无锡华润上华科技有限公司 | 模数转换器及其时钟产生电路 |
CN110034762B (zh) * | 2019-04-23 | 2024-03-26 | 南京邮电大学 | 一种采样频率可调的模数转换器 |
US11424756B2 (en) * | 2020-08-31 | 2022-08-23 | Texas Instruments Incorporated | Successive approximation register analog-to-digital converter with embedded filtering |
JPWO2022102035A1 (ja) * | 2020-11-12 | 2022-05-19 | ||
CN114759926A (zh) * | 2021-01-08 | 2022-07-15 | 博通集成电路(上海)股份有限公司 | 逐次逼近寄存器模数转换器电路 |
US11677409B2 (en) | 2021-03-19 | 2023-06-13 | Microsoft Technology Licensing, Llc | Cloud assisted calibration of analog-to-digital converters |
US11387838B1 (en) * | 2021-03-19 | 2022-07-12 | Microsoft Technology Licensing, Llc | SAR analog-to-digital converter calibration |
US11929756B2 (en) | 2022-03-14 | 2024-03-12 | Avago Technologies International Sales Pte. Limited | System and method for offset calibration in a successive approximation analog to digital converter |
US11863198B2 (en) * | 2022-03-21 | 2024-01-02 | Avago Technologies International Sales Pte. Limited | Successive approximation register analog to digital converter with reduced data path latency |
CN115603750B (zh) * | 2022-12-15 | 2023-04-28 | 麦斯塔微电子(深圳)有限公司 | 一种用于模数转换器的逻辑控制装置、方法及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008032695A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur analogique/numérique et procédé de conversion analogique/numérique |
WO2010010661A1 (ja) * | 2008-07-21 | 2010-01-28 | 株式会社アドバンテスト | Ad変換装置 |
JP2011061597A (ja) * | 2009-09-11 | 2011-03-24 | Fujitsu Ltd | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 |
JP2014086748A (ja) * | 2012-10-19 | 2014-05-12 | Renesas Electronics Corp | 逐次比較型a/dコンバータ及び逐次比較型a/dコンバータの補正チャージ方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043942A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | A/d変換器 |
JP4977570B2 (ja) * | 2007-10-03 | 2012-07-18 | 株式会社日立製作所 | デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路 |
US7868796B2 (en) * | 2008-09-30 | 2011-01-11 | Freescale Semiconductor, Inc. | Self-calibrating data conversion circuitry and method therefor |
EP2270986B1 (en) * | 2009-01-26 | 2012-01-25 | Fujitsu Semiconductor Limited | Sampling |
JP4884519B2 (ja) * | 2009-12-03 | 2012-02-29 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
JP5517898B2 (ja) * | 2010-11-26 | 2014-06-11 | 株式会社日立製作所 | アナログデジタル変換器 |
JP5904022B2 (ja) * | 2012-06-08 | 2016-04-13 | 富士通株式会社 | Ad変換装置及びad変換方法 |
US8830106B2 (en) * | 2012-08-30 | 2014-09-09 | Texas Instruments Incorporated | Asynchronous analog-to-digital converter having adapative reference control |
JP6111662B2 (ja) * | 2012-12-28 | 2017-04-12 | 富士通株式会社 | アナログ/デジタル変換器 |
JP6114390B2 (ja) * | 2013-06-27 | 2017-04-12 | 株式会社日立製作所 | アナログデジタル変換器 |
-
2017
- 2017-09-01 JP JP2017168727A patent/JP6899287B2/ja active Active
-
2018
- 2018-03-19 US US15/924,945 patent/US10312932B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008032695A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur analogique/numérique et procédé de conversion analogique/numérique |
WO2008032694A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur analogique-numérique et procédé de conversion analogique-numérique |
WO2008032607A1 (fr) * | 2006-09-13 | 2008-03-20 | Advantest Corporation | Convertisseur a/n, procédé de conversion a/n, programme de conversion a/n et appareil de commande |
WO2010010661A1 (ja) * | 2008-07-21 | 2010-01-28 | 株式会社アドバンテスト | Ad変換装置 |
JP2011061597A (ja) * | 2009-09-11 | 2011-03-24 | Fujitsu Ltd | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 |
JP2014086748A (ja) * | 2012-10-19 | 2014-05-12 | Renesas Electronics Corp | 逐次比較型a/dコンバータ及び逐次比較型a/dコンバータの補正チャージ方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111277270A (zh) * | 2020-03-22 | 2020-06-12 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
CN111277270B (zh) * | 2020-03-22 | 2023-05-23 | 华南理工大学 | 一种高速逐次逼近型模数转换电路及dac权重分配方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190074845A1 (en) | 2019-03-07 |
JP6899287B2 (ja) | 2021-07-07 |
US10312932B2 (en) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019047339A (ja) | 逐次比較型アナログデジタル変換器 | |
US10050639B1 (en) | Partially asynchronous clock scheme for SAR ADC | |
JP6938538B2 (ja) | 時間インタリーブ型逐次比較アナログ−デジタル変換器のための非同期クロック生成 | |
TWI559687B (zh) | 逐次逼進型類比至數位轉換器 | |
JP4153026B2 (ja) | Ad変換器およびad変換方法 | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
TWI572143B (zh) | 連續逼近式類比數位轉換電路及其方法 | |
US10484000B2 (en) | Analog-to-digital converters | |
US10128860B1 (en) | High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling | |
US20120139771A1 (en) | Differential successive approximation analog to digital converter | |
US20110304493A1 (en) | Ternary search sar adc | |
US11025263B2 (en) | Adaptive low power common mode buffer | |
JP2009218964A (ja) | アナログデジタル変換回路およびそれを搭載した撮像装置 | |
JP2007013885A (ja) | パイプラインa/d変換器およびパイプラインa/d変換方法 | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP5695629B2 (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
TWI446726B (zh) | 連續逼近暫存式類比數位轉換器 | |
GB2495177A (en) | A capacitor array ADC using alternate comparators in successive conversion steps | |
JP2001267925A (ja) | 逐次比較型ad変換器 | |
JP7288645B2 (ja) | Ad変換器 | |
CN111384953A (zh) | 模数转换电路及其信号转换方法 | |
US20240178857A1 (en) | Time domain analog-to-digital converter and analog-to-digital converting method | |
JP2017135616A (ja) | アナログ・デジタル変換回路 | |
Dashtbayazi et al. | An Optimized DAC Timing Strategy in SAR ADC with Considering the Overshoot Effect | |
JP4941056B2 (ja) | アナログ信号処理回路および集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6899287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |