JP2019039785A - 電荷トラップ評価方法、及び半導体素子 - Google Patents

電荷トラップ評価方法、及び半導体素子 Download PDF

Info

Publication number
JP2019039785A
JP2019039785A JP2017161603A JP2017161603A JP2019039785A JP 2019039785 A JP2019039785 A JP 2019039785A JP 2017161603 A JP2017161603 A JP 2017161603A JP 2017161603 A JP2017161603 A JP 2017161603A JP 2019039785 A JP2019039785 A JP 2019039785A
Authority
JP
Japan
Prior art keywords
voltage
substrate
charge
trap
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017161603A
Other languages
English (en)
Other versions
JP7108386B2 (ja
Inventor
邦之 角嶋
Kuniyuki Kadoshima
邦之 角嶋
拓也 星井
Takuya Hoshii
拓也 星井
若林　整
Hitoshi Wakabayashi
整 若林
一生 筒井
Kazuo Tsutsui
一生 筒井
洋 岩井
Hiroshi Iwai
洋 岩井
大貴 山本
Hirotaka Yamamoto
大貴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017161603A priority Critical patent/JP7108386B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to US16/641,129 priority patent/US11652150B2/en
Priority to CN201880054957.0A priority patent/CN111051903B/zh
Priority to EP18847689.9A priority patent/EP3674723A4/en
Priority to PCT/JP2018/029483 priority patent/WO2019039256A1/ja
Priority to TW107128622A priority patent/TWI794270B/zh
Publication of JP2019039785A publication Critical patent/JP2019039785A/ja
Priority to JP2022114014A priority patent/JP7406596B2/ja
Application granted granted Critical
Publication of JP7108386B2 publication Critical patent/JP7108386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電荷トラップ評価方法、及びその方法により再現性よく評価することのできる半導体素子を提供する。
【解決手段】一実施の形態として、ＨＥＭＴ構造を有する半導体素子１のソース電極１５及びドレイン電極１６と基板１０との間に、閾値電圧と同符号かつ閾値電圧以上の大きさの初期化電圧を印加し、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化するステップと、トラップ状態の初期化後、ソース電極１５とドレイン電極１６の間に流れる電流をモニタして、電荷捕獲、電流コラプス、及び電荷放出のうちの少なくともいずれか１つを評価するステップと、を含む、電荷トラップ評価方法及び半導体素子を提供する。
【選択図】図２

Description

本発明は、電荷トラップ評価方法、及び半導体素子に関する。
いわゆるパワー半導体デバイス、特に、ＨＥＭＴ（High Electron Mobility Transistor）について解決すべき課題として、電流コラプスと呼ばれるオン抵抗が増加する現象がある。電流コラプスが発生すると、オン損失の増加、スイッチング不良等が生じ、パワー半導体デバイスの特性劣化を引き起こす場合がある。電流コラプスは、ＨＥＭＴのオフ状態にかかる電圧ストレスによって、電荷が半導体層中等のトラップ準位にトラップされることにより発生すると考えられている。なお、ここで、「電荷のトラップ」とは、電子に限らず、正孔も含めた電荷がトラップされることを意味する。電子の他に正孔のトラップもオン抵抗に影響を与えると考えられるからである。
従来の電流コラプスの評価方法として、ＧａＮ−ＨＥＭＴの表面の２つのオーミック電極と基板との間に電流コラプスが生じ得る１００〜２００Ｖの電圧を印加し、電圧印加の前後の２つのオーミック電極間の抵抗値の比を評価する方法が知られている（例えば、非特許文献１参照）。
非特許文献１の方法によれば、電流コラプスを発生させるためにＨＥＭＴに縦方向の電圧を印加するため、縦方向電界によるコラプスを評価することができる。
吉岡啓、外４名、「導電性基板上GaN HEMTの縦方向電界による電流コラプス現象」、電気学会研究会資料. EFM、電子材料研究会、2007年 11 月 30 日、EFM-07-18、p. 15―19
しかしながら、非特許文献１の方法には、深いトラップ準位を有するワイドバンドギャップ半導体を用いた半導体素子が試料として用いられた場合に、測定再現性が低いという問題があった。例えば、全く同一の試料であっても、測定を行う度に測定値にばらつきが発生していた。
本発明の目的は、深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電子および正孔を含む電荷トラップ評価方法、及びその方法により再現性よく評価することのできる半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、以下の［１］〜［５］の電荷トラップ評価方法、及び［６］〜［８］の半導体素子を提供する。
［１］横型構造を有する半導体素子のソース電極及びドレイン電極と基板との間に、閾値電圧と同符号かつ前記閾値電圧以上の大きさの初期化電圧を印加し、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化するステップと、前記トラップ状態の初期化後、前記ソース電極と前記ドレイン電極の間に流れる電流をモニタして、電荷捕獲、電流コラプス、及び電荷放出のうちの少なくともいずれか１つを評価するステップと、を含み、前記閾値電圧は、ソース電極及びドレイン電極と基板との間に印加される電圧であって、前記ソース電極と前記ドレイン電極の間に電圧が印加されているときにチャネル電流のオン・オフが切り替わる電圧である、電荷トラップ評価方法。
［２］前記電荷捕獲を評価するステップは、前記トラップ状態の初期化後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を前記初期化電圧から前記閾値電圧と同符号かつ前記閾値電圧以下の大きさのストレス電圧に変えたときの電荷捕獲を評価するステップである、上記［１］に記載の電荷トラップ評価方法。
［３］前記電流コラプスを評価するステップは、前記電荷捕獲の評価後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を前記ストレス電圧から０Ｖに変え、前記電圧が０Ｖになった直後の電流値と、一定時間経過した後の飽和した電流値の比を求めることにより、電流コラプスの評価を行うステップである、上記［２］に記載の電荷トラップ評価方法。
［４］前記電荷放出を評価するステップは、前記電流コラプスの評価後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を０Ｖから前記ストレス電圧に変えたときの電荷放出を評価するステップである、上記［３］に記載の電荷トラップ評価方法。
［５］前記半導体素子が、バンドギャップが２．５ｅＶ以上の半導体層を含む、上記［１］〜［４］のいずれか１項に記載の電荷トラップ評価方法。
［６］基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、前記ソース電極及び前記ドレイン電極と前記基板との間に、閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、半導体素子。
［７］前記半導体層のバンドギャップが２．５ｅＶ以上である、上記［６］に記載の半導体素子。
［８］基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、前記ソース電極及び前記ドレイン電極と前記基板との間に印加された電圧と前記ソース電極と前記ドレイン電極の間に流れる電流の関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧として前記基板に印加したときに、前記ストレス電圧を開放したときの前記電流の値の時間変化率が１０％以下である半導体素子。
本発明によれば、深いトラップ準位を有するワイドバンドギャップ半導体が用いられた半導体素子に対しても測定再現性を確保し、再現性よく電流コラプスの評価を行うことができる電荷トラップ評価方法、及びその方法により再現性よく評価することのできる半導体素子を提供することができる。
図１は、本実施の形態に係る電荷トラップ評価方法による評価に適した構造を有する半導体素子の一例の垂直断面図である。 図２は、本実施の形態に係る電荷トラップ評価方法の流れを示すフローチャートである。 図３は、本発明の実施例において、ソース電極及びドレイン電極と基板との間に印加される電圧と、ソース電極及びドレイン電極の間を流れるチャネル電流との関係を示すグラフである。 図４（ａ）は、本発明の実施例において、ステップＳ２〜Ｓ５の間にソース電極とドレイン電極の間に流れたチャネル電流を示すグラフである。図４（ｂ）、（ｃ）は、それぞれ、図４（ａ）の一部を拡大したグラフである。
発明者は、ＨＥＭＴに代表されるワイドバンドギャップ半導体を用いた半導体素子の電流コラプス評価における測定再現性が低いという課題について、測定の初期状態に何らかの擾乱要因があるものと考えた。鋭意検討の結果、ワイドバンドギャップ半導体は深いトラップ準位を有するため、完全な熱平衡状態に至りにくく、測定時の電荷のトラップ状態にばらつきがあることに原因があるものと考えた。そこで、測定前に電荷のトラップ状態を初期化する方法を検討した。
従来、半導体素子の試料に光の照射や加熱を行うことにより、トラップ状態を初期化する方法が知られている。また、トラップ状態測定後にトラップ状態を初期化する方法も知られている。しかしながら、これらの方法ではワイドバンドギャップ半導体を含む半導体素子のトラップ状態を、トラップ状態の測定前に初期化することは困難である。また、電圧を印加する工程と別に、光照射または加熱工程及び設備が必要になるため、工程数及び装置数が増加するという問題があった。
そこで、発明者は、電圧印加によるトラップ状態測定の前工程において、閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加し、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化する（理想的には、トラップされた全ての電荷をトラップ準位から放出する）工程を備えることにより、上記課題の解決を可能にしたものである。
また、上記の工程を備えたトラップ電荷評価方法を用いた評価に最適な半導体素子によれば、品質のばらつきを少なくすることができるので、良品率を上げ、最終的に製造歩留りを向上させることができる。
また、上記のトラップ電荷評価方法を用いて、ソース電極及び前記ドレイン電極と前記基板との間に電圧を印加した際に、ソース電極とドレイン電極の間を流れる電流の値の時間変化率を特定の範囲に設定した半導体素子を提供することで、上記の半導体素子と同様の効果を上げることができる。
（半導体素子１）
図１は、本実施の形態に係る電荷トラップ評価方法による評価に適した構造を有する半導体素子の一例である半導体素子１の垂直断面図である。
半導体素子１は、Ｓｉ等の半導体からなる基板１０と、基板１０上に順に積層されたＡｌＮ，ＡｌＧａＮ等の複数の半導体層からなるバッファ層１１、不純物が添加されたＧａＮ等の窒化物半導体からなる第１の窒化物半導体層１２、不純物が添加されていない第２の窒化物半導体層１３、及びＡｌＧａＮ等からなる第３の窒化物半導体層１４と、第３の窒化物半導体層１４の表面（第２の窒化物半導体層１３の反対側の面）に接続されたソース電極１５及びドレイン電極１６と、基板１０の裏面（バッファ層１１の反対側の面）に接続された電極１７と、を有する。
第１の窒化物半導体層１２は、不純物として、例えば、Ｃ（炭素）が添加されたＧａＮ膜からなる層であり、第２の窒化物半導体層１２ｂは、例えば、不純物が添加されていない（アンドープの）ＧａＮ膜からなる層である。第３の窒化物半導体層１４は、例えば、ＡｌＧａＮからなる層である。
ソース電極１５及びドレイン電極１６は、例えば、約数十μｍ〜数百μｍの幅Ｗｍｅｓを有する例えば線状の電極であり、ソース電極１５とドレイン電極１６の間隔Ｌｇａｐは約数十μｍ〜数百μｍである。電極１７は、例えば、基板１０の裏面の全面に形成されていてもよい。一例として、ソース電極１５及びドレイン電極１６は、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ等の複数の金属からなる積層構造を有し、電極１７は、Ｎｉ／Ａｕ等の複数の金属からなる積層構造を有する。
ソース電極１５とドレイン電極１６の間には、直流電源１８により電圧を印加することができる。これにより、第２の窒化物半導体層１３中の第２の窒化物半導体層１３と第３の窒化物半導体層１４の界面近傍の二次元電子ガスを通してソース電極１５とドレイン電極１６の間にチャネル電流を流すことができる。
チャネル電流Ｉｃｈは、直流電源１８によりソース電極１５及びドレイン電極１６との間に一定の（例えば１Ｖ）の電圧を印加したときに、ソース電極１５とドレイン電極１６との間に流れる電流である。
ソース電極１５及びドレイン電極１６と基板１０との間には、直流電源１９により電圧を印加することができる。
基板電圧ＶＢは、直流電源１９によりソース電極１５及びドレイン電極１６と基板１０との間に印加される電圧であり、ソース電極１５及びドレイン電極１６が低電位、基板１０が高電位となるとなるときに正の値をとる。
本実施の形態において、半導体素子１は、ＨＥＭＴ構造を有するが、試料として用いる際には、通常の三端子のＨＥＭＴから、電荷トラップ評価に不要なソース電極とドレイン電極の間のゲート電極を省略し、基板の裏面にさらに電極を設けた構造を有する。なお、半導体素子１はゲート電極を有していてもよい。
（電荷トラップ評価方法）
図２は、本実施の形態に係る電荷トラップ評価方法の流れを示すフローチャートである。以下、図２のフローチャートに沿って電荷トラップ評価方法の説明を行う。なお、本実施の形態では、測定値の擾乱要因を減らすために、下記の各ステップを一定の温度条件下（例えば１００℃）で実施する。
まず、直流電源１８によりソース電極１５とドレイン電極１６の間に一定の電圧を印加し、ソース電極１５とドレイン電極１６の間に流れる電流Ｉｃｈをモニタする（ステップＳ１）。
次に、直流電源１９により、ソース電極１５及びドレイン電極１６と基板１０との間に、閾値電圧Ｖｔｈと同符号かつ閾値電圧Ｖｔｈ以上の大きさの電圧（初期化電圧Ｖｉとする）を印加し、バッファ層１１、第１の窒化物半導体層１２、及び第２の窒化物半導体層１３のトラップ準位にトラップされた電荷を追い出してトラップ状態を初期化する（ステップＳ２）。
初期化電圧Ｖｉの値は後述するが、電圧印加時間は、装置の全体構造、閾値電圧、各層の組成等に基づき任意に設定することができる。一例として、初期化電圧を１分間印加するように設定してもよいが、これに限定されない。例えば、１秒〜６０分間の範囲で電圧を印加してもよい。
閾値電圧Ｖｔｈは、ソース電極１５及びドレイン電極１６と基板１０との間に印加される電圧であって、ソース電極１５とドレイン電極１６の間に電圧が印加されているときにソース電極１５とドレイン電極１６の間のチャネル電流Ｉｃｈのオン・オフが切り替わる電圧である。
次に、直流電源１９により、ソース電極１５及びドレイン電極１６と基板１０との間に、閾値電圧Ｖｔｈと同符号かつ閾値電圧Ｖｔｈ以下の大きさの電圧（ストレス電圧Ｖｓとする）を印加し、電圧ストレスを加える（ステップＳ３）。
半導体素子１において、閾値電圧Ｖｔｈが、例えば、−７００Ｖであるときには、ストレス電圧Ｖｓは−７００Ｖ以上、典型的には−６００〜−１００Ｖに設定することができる。ただし、ストレス電圧Ｖｓは負の電圧に限定されず、正の電圧もとることができる。
また、ストレス電圧Ｖｓの数値範囲は、後述する基板電圧ＶＢ−チャネル電流Ｉｃｈ曲線において、ヒステリシスが観測される電圧領域に基づいて設定することもできる。
ストレス電圧Ｖｓを印加することにより、ストレス電圧Ｖｓが印加された状態における準平衡状態に至るように、電荷がトラップされる。このときのソース電極１５とドレイン電極１６の間に流れる電流の変化から、電荷トラップをモニタすることができる。
なお、トラップ状態の初期化後、ステップＳ２に移る前に電荷が再度トラップされることを防ぐために、ステップＳ１とステップＳ２を連続的に実施すること、すなわち基板電圧ＶＢを初期化電圧Ｖｉからストレス電圧Ｖｓに直接切り替えることが好ましい。
次に、基板電圧ＶＢを０Ｖにして、基板電圧ＶＢが０Ｖになった直後の電流値と、一定時間経過した後の飽和した電流値の比を求めることにより、電荷トラップの評価を行う（ステップＳ４）。
次に、再度、直流電源１９により、ソース電極１５及びドレイン電極１６と基板１０との間にストレス電圧Ｖｓを印加、すなわち基板電圧ＶＢをストレス電圧Ｖｓとして、電圧ストレスを加える（ステップＳ５）。
このとき、電圧ＶＢを０Ｖにしたときに捕獲された電荷が放出されるため、ソース電極１５とドレイン電極１６の間に流れる電流Ｉｃｈの変化から、電荷放出をモニタすることができる。
本実施の形態によれば、ステップＳ３においてストレス電圧を印加する際の電荷トラップを評価し、ステップＳ４においてストレス電圧印加後のストレス電圧が印加されていない状態（電圧ＶＢが０Ｖ）での電荷トラップを評価し（すなわち、電流コラプスの評価を行い）、ステップＳ５においてストレス電圧を印加する際の電荷放出を評価することができる。
なお、本実施の形態のトラップ状態の初期化ステップ（ステップＳ２）を含まない従来の電荷トラップ評価方法では、測定の初期状態のばらつきが大きいため、電流コラプス評価における測定再現性が低く、また、電荷放出の評価の正確性や安定性が劣るものと考えられる。これは、ワイドバンドギャップ半導体は深いトラップ準位を有するため、完全な熱平衡状態に至りにくく、素子ごとに測定時の電荷トラップの状態にばらつきがあるためと思われる。
したがって、本実施の形態の電荷トラップ評価方法に適した半導体素子１は、基板１０と、基板１０上の半導体層１１〜１４と、半導体層１１〜１４に接続されたソース電極１５及びドレイン電極１６を備え、ソース電極１５及びドレイン電極１６と基板１０との間に、閾値電圧Ｖｔｈと同符号かつ閾値電圧Ｖｔｈ以上の大きさのストレス電圧Ｖｓを印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、横型構造の半導体素子であるということができる。
あるいは、半導体素子１は、基板１０と、基板１０上の半導体層１１〜１４と、半導体層１１〜１４に接続されたソース電極１５及びドレイン電極１６を備え、ソース電極１５及びドレイン電極１６と基板１９との間に印加された基板電圧ＶＢとソース電極１５とドレイン電極１６の間に流れる電流Ｉｃｈの関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧Ｖｓとして基板１０に印加したときに、ストレス電圧Ｖｓを開放したときの電流Ｉｃｈの値の時間変化率が、例えば１０％以下、好ましくは５％以下、より好ましくは２％以下、更に好ましくは１％である、半導体素子であってもよい。
図３は、本発明の実施例における、ソース電極１５及びドレイン電極１６と基板１０との間に印加される基板電圧ＶＢと、ソース電極１５及びドレイン電極１６の間を流れるチャネル電流Ｉｃｈとの関係を示すグラフである。
実施例において、図１に示された構造を有する半導体素子１を、電荷トラップ評価方法の試料として用いた。具体的には、半導体素子１は、Ｓｉ基板１０と、基板１０上に順に積層されたＡｌＮ層、ＡｌＧａＮ層からなるバッファ層１１、ＣドープＧａＮ層１２、アンドープＧａＮ層１３、及びＡｌＧａＮ層１４と、ＡｌＧａＮ層１４の表面（アンドープＧａＮ層１３の反対側の面）に接続されたＴｉ／Ａｌ／Ｎｉ／Ａｕ積層構造を有するソース電極１５及びＴｉ／Ａｌ／Ｎｉ／Ａｕ積層構造を有するドレイン電極１６と、基板１０の裏面（バッファ層１１の反対側の面）に接続されたＮｉ／Ａｕ積層構造を有する電極１７と、を有する。ソース電極１５及びドレイン電極１６は、幅Ｗｍｅｓａが１００μｍの線状の電極であり、ソース電極１５とドレイン電極１６の間隔Ｌｇａｐは１２０μｍであった。電極１７は、基板１０の裏面の全面に形成された。
なお、本実施例では、電荷トラップ評価方法のステップＳ１〜Ｓ５を１００℃の温度条件下で実施した。
図３は、実施例の半導体素子１において基板電圧ＶＢがおよそ−７００Ｖのときにチャネル電流Ｉｃｈが流れ始め、閾値電圧Ｖｔｈが−７００（閾値電圧Ｖｔｈの大きさは７００Ｖ）であることを示している。このため、初期化電圧Ｖｉは−７００Ｖ以下であり、言い換えると、閾値電圧Ｖｔｈと同符号かつ大きさが７００Ｖ以上である。
また、図３において、矢印Ａは０Ｖからマイナス方向へ基板電圧ＶＢを変化させるときの曲線を示し、矢印Ｂは閾値電圧Ｖｔｈからプラス方向へ基板電圧ＶＢを変化させるときの曲線を示し、これらの曲線は形状が異なる。矢印Ａに示すように、０Ｖからマイナス方向へ基板電圧ＶＢを変化させるときには、ＧａＮ層中の欠陥準位からトラップ電荷が放出されるまでに時間が掛かり、電荷が放出されるまでの間、二次元電子ガスの電流値が減少する。
一方で、基板電圧ＶＢが閾値電圧Ｖｔｈに至った時点でトラップ電荷は放出されているため、矢印Ｂに示すように、閾値電圧Ｖｔｈからプラス方向へ基板電圧ＶＢを変化させるときには、トラップ電荷が二次元電子ガスの電流値に影響を与えることがなく、曲線はヒステリシス曲線となる。また、矢印Ｂに示す曲線では、範囲（ａ）ではアンドープＧａＮ層１３は空乏化し、範囲（ｂ）ではアンドープＧａＮ層１３に中性領域が存在するものと考えられる。
本実施例の半導体素子１においては、閾値電圧Ｖｔｈが−７００Ｖであるため、ストレス電圧Ｖｓは−７００Ｖ以上、典型的には−６００〜−１００Ｖに設定される。ただし、ストレス電圧Ｖｓは負の電圧に限定されず、正の電圧もとり得る。また、ストレス電圧Ｖｓの数値範囲は、図３の基板電圧ＶＢ−チャネル電流Ｉｃｈ曲線において、ヒステリシスが観察される電圧領域（矢印Ｂで示される曲線のヒステリシス領域）に基づいて設定することもできる。
ソース電極１５とドレイン電極１６の間に流れる電流Ｉｃｈの変化に基づき、電荷トラップ及び電荷放出をモニタしたところ、本実施例の電荷捕獲の時定数τｆｉｌｌは１．３秒であり、電荷放出の時定数τｒｅｌｅａｓｅは２．０秒であった。
図４（ａ）は、実施例の上記のステップＳ１でモニタが開始された、ステップＳ２〜Ｓ５の間にソース電極１５とドレイン電極１６の間に流れた電流を示すグラフである。図４（ｂ）、（ｃ）は、それぞれ、図４（ａ）の一部を拡大したグラフである。ここで、ストレス電圧Ｖｓは、図３の基板電圧ＶＢ−チャネル電流Ｉｃｈ曲線において、ヒステリシスが観察される電圧領域に基づき、−４００Ｖに設定した。
図４（ａ）から明らかなように、電圧値を−８００Ｖから−４００Ｖに切り替えた直後の電流値は４．０９ｅ−４Ａであり、切り替えてから１００秒後は３．１７ｅ−４Ａとなる。したがって、安定時からの電流値の時間変化率は２９％となる。
次に、電圧値を−４００Ｖから０Ｖに切り替えた直後の電流値は５．８４ｅ−４Ａであり、切り替えてから５０秒後は５．７９ｅ−４Ａとなる。したがって、電流値の時間変化率は１％となる。
さらに、電圧値を０Ｖから−４００Ｖに再度切り替えた直後の電流値は２．８５ｅ−４Ａであり、切り替えてから１００秒後は３．１８ｅ−４Ａとなる。したがって、電流値の時間変化率は１０％となる。電流値の時間変化率は、少ない方が好ましく、例えば１０％以下、好ましくは５％以下、より好ましくは２％以下、更に好ましくは１％である。
（実施の形態の効果）
上記実施の形態の電荷トラップ評価方法によれば、高電圧の印加によるトラップ状態を初期化した状態をトラップ評価の初期状態とするため、測定ごとのソース電極−ドレイン電極間の電気抵抗値のばらつきが小さく、再現性よくトラップ評価を行うことができる。
上記実施の形態の電荷トラップ評価方法は、深いトラップ準位を有するために完全な熱平衡状態に至りにくいワイドバンドギャップ半導体を含む半導体素子に適用した場合であっても、再現性よくトラップ評価を行うことができる。
また、トラップ状態の初期化工程において、光照射や加熱等の特別の工程及び設備を要しないため、工程数及び装置数を削減することができる。
このため、上記実施の形態の電荷トラップ評価方法を適用する半導体素子としては、深いトラップ準位を有するワイドバンドギャップ半導体、例えばバンドギャップが２．５ｅＶ以上の半導体層を含むＨＥＭＴが好適であり、最も高い効果が得られると考えられる。しかしながら、本発明は必ずしもＨＥＭＴに限定されない。
また、上記実施の形態の電荷トラップ評価方法を適用する半導体素子としては、基板からの電圧印加（バックゲート）によりドレイン電流が変わるデバイスに対して用いることができるため、ＨＥＭＴ以外の横型構造を有する半導体素子（横方向を導通方向とする電子デバイス）も好適に実施することができる。
また、例えば、半導体層の層構成や組成は特に限定されない。また、ソース電極及びドレイン電極の材料は、オーミック電極となる材料であれば特に限定されない。基板裏面の電極の材料も特に限定されず、また、基板を電極として用いる場合には基板裏面の電極は不要である。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１ 半導体素子
１０ 基板
１１ バッファ層
１２ Ｃ−ＧａＮ層
１３ アンドープＧａＮ層
１４ ＡｌＧａＮ層
１５ ソース電極
１６ ドレイン電極
１７ 電極

Claims (8)

  1. 横型構造を有する半導体素子のソース電極及びドレイン電極と基板との間に、閾値電圧と同符号かつ前記閾値電圧以上の大きさの初期化電圧を印加し、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化するステップと、
    前記トラップ状態の初期化後、前記ソース電極と前記ドレイン電極の間に流れる電流をモニタして、電荷捕獲、電流コラプス、及び電荷放出のうちの少なくともいずれか１つを評価するステップと、
    を含み、
    前記閾値電圧は、ソース電極及びドレイン電極と基板との間に印加される電圧であって、前記ソース電極と前記ドレイン電極の間に電圧が印加されているときにチャネル電流のオン・オフが切り替わる電圧である、
    電荷トラップ評価方法。
  2. 前記電荷捕獲を評価するステップは、前記トラップ状態の初期化後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を前記初期化電圧から前記閾値電圧と同符号かつ前記閾値電圧以下の大きさのストレス電圧に変えたときの電荷捕獲を評価するステップである、
    請求項１に記載の電荷トラップ評価方法。
  3. 前記電流コラプスを評価するステップは、前記電荷捕獲の評価後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を前記ストレス電圧から０Ｖに変え、前記電圧が０Ｖになった直後の電流値と、一定時間経過した後の飽和した電流値の比を求めることにより、電流コラプスの評価を行うステップである、
    請求項２に記載の電荷トラップ評価方法。
  4. 前記電荷放出を評価するステップは、前記電流コラプスの評価後、前記ソース電極及び前記ドレイン電極と前記基板との間の電圧を０Ｖから前記ストレス電圧に変えたときの電荷放出を評価するステップである、
    請求項３に記載の電荷トラップ評価方法。
  5. 前記半導体素子が、バンドギャップが２．５ｅＶ以上の半導体層を含む、
    請求項１〜４のいずれか１項に記載の電荷トラップ評価方法。
  6. 基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、
    前記ソース電極及び前記ドレイン電極と前記基板との間に、閾値電圧と同符号かつ前記閾値電圧以上の大きさの電圧を印加することにより、トラップされた電荷をトラップ準位から追い出してトラップ状態を初期化することのできる、
    半導体素子。
  7. 前記半導体層のバンドギャップが２．５ｅＶ以上である、
    請求項６に記載の半導体素子。
  8. 基板と、前記基板上の半導体層と、前記半導体層に接続されたソース電極及びドレイン電極を備えた、横型構造を有する半導体素子であって、
    前記ソース電極及び前記ドレイン電極と前記基板との間に印加された電圧と前記ソース電極と前記ドレイン電極の間に流れる電流の関係を示す曲線において、ヒステリシスが観測される範囲の電圧をストレス電圧として前記基板に印加したときに、前記ストレス電圧を開放したときの前記電流の値の時間変化率が１０％以下である半導体素子。
JP2017161603A 2017-08-24 2017-08-24 電荷トラップ評価方法 Active JP7108386B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017161603A JP7108386B2 (ja) 2017-08-24 2017-08-24 電荷トラップ評価方法
CN201880054957.0A CN111051903B (zh) 2017-08-24 2018-08-06 电荷俘获评价方法以及半导体元件
EP18847689.9A EP3674723A4 (en) 2017-08-24 2018-08-06 PROCEDURE FOR CHARGE TRAP EVALUATION AND SEMICONDUCTOR ELEMENT
PCT/JP2018/029483 WO2019039256A1 (ja) 2017-08-24 2018-08-06 電荷トラップ評価方法、及び半導体素子
US16/641,129 US11652150B2 (en) 2017-08-24 2018-08-06 Charge trap evaluation method and semiconductor element
TW107128622A TWI794270B (zh) 2017-08-24 2018-08-16 電荷捕捉評估方法以及半導體元件
JP2022114014A JP7406596B2 (ja) 2017-08-24 2022-07-15 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161603A JP7108386B2 (ja) 2017-08-24 2017-08-24 電荷トラップ評価方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022114014A Division JP7406596B2 (ja) 2017-08-24 2022-07-15 半導体素子

Publications (2)

Publication Number Publication Date
JP2019039785A true JP2019039785A (ja) 2019-03-14
JP7108386B2 JP7108386B2 (ja) 2022-07-28

Family

ID=65439855

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017161603A Active JP7108386B2 (ja) 2017-08-24 2017-08-24 電荷トラップ評価方法
JP2022114014A Active JP7406596B2 (ja) 2017-08-24 2022-07-15 半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022114014A Active JP7406596B2 (ja) 2017-08-24 2022-07-15 半導体素子

Country Status (6)

Country Link
US (1) US11652150B2 (ja)
EP (1) EP3674723A4 (ja)
JP (2) JP7108386B2 (ja)
CN (1) CN111051903B (ja)
TW (1) TWI794270B (ja)
WO (1) WO2019039256A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022075804A1 (ko) * 2020-10-08 2022-04-14 고려대학교 산학협력단 트랩 사이트 정보의 판별 기능을 갖는 반도체 소자의 검사 방법 및 반도체 소자의 검사 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771983B (zh) * 2021-04-14 2022-07-21 國立中山大學 氮化鎵高電子移動率電晶體的缺陷檢測方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
JP2016057091A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体検査装置
JP2016154202A (ja) * 2015-02-20 2016-08-25 住友化学株式会社 トンネル電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
US6777753B1 (en) * 2000-07-12 2004-08-17 The United States Of America As Represented By The Secretary Of The Navy CMOS devices hardened against total dose radiation effects
JP2003069031A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体装置
CN1209821C (zh) * 2002-06-28 2005-07-06 中国科学院物理研究所 复合量子点器件及制备方法
US20040130942A1 (en) * 2003-01-02 2004-07-08 Macronix International Co., Ltd. Data retention for a localized trapping non-volatile memory
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
WO2008147497A2 (en) * 2007-05-03 2008-12-04 The Regents Of The University Of California Ultra-thin organic tft chemical sensor, making thereof, and sensing method
WO2011148898A1 (ja) * 2010-05-24 2011-12-01 国立大学法人東京大学 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
JP5721782B2 (ja) * 2013-06-26 2015-05-20 パナソニック株式会社 半導体装置
CN103474369B (zh) * 2013-08-21 2016-01-20 北京大学 一种提取半导体器件栅介质层陷阱时间常数的方法
US9691861B2 (en) * 2014-01-07 2017-06-27 Mitsubishi Electric Research Laboratories, Inc. Method for analyzing discrete traps in semiconductor devices
WO2016036950A1 (en) * 2014-09-05 2016-03-10 The Trustees Of The University Of Pennsylvania Volatile organic compound-based diagnostic systems and methods
US9627528B2 (en) * 2015-09-11 2017-04-18 Macronix International Co., Ltd. Semiconductor device having gate structures and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
JP2016057091A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体検査装置
JP2016154202A (ja) * 2015-02-20 2016-08-25 住友化学株式会社 トンネル電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022075804A1 (ko) * 2020-10-08 2022-04-14 고려대학교 산학협력단 트랩 사이트 정보의 판별 기능을 갖는 반도체 소자의 검사 방법 및 반도체 소자의 검사 장치

Also Published As

Publication number Publication date
EP3674723A4 (en) 2021-10-13
TW201920972A (zh) 2019-06-01
WO2019039256A1 (ja) 2019-02-28
EP3674723A1 (en) 2020-07-01
JP2022145705A (ja) 2022-10-04
US20200203493A1 (en) 2020-06-25
JP7108386B2 (ja) 2022-07-28
CN111051903A (zh) 2020-04-21
CN111051903B (zh) 2022-08-30
JP7406596B2 (ja) 2023-12-27
US11652150B2 (en) 2023-05-16
TWI794270B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
JP7406596B2 (ja) 半導体素子
JP6917160B2 (ja) 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
US7859289B2 (en) Method for measuring interface traps in thin gate oxide MOSFETS
DE102016216005A1 (de) Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
Berens et al. A straightforward electrical method to determine screening capability of GOX extrinsics in arbitrary, commercially available SiC MOSFETs
Meneghini et al. Impact of hot electrons on the reliability of AlGaN/GaN high electron mobility transistors
Ghizzo et al. Preconditioning of p-GaN power HEMT for reproducible Vth measurements
JP2016045042A (ja) 半導体トランジスタのテスト方法
Wespel et al. High-voltage stress time-dependent dispersion effects in AlGaN/GaN HEMTs
Dang et al. Long time-constant trap effects in nitride heterostructure field effect transistors
JP2023052789A (ja) 半導体素子
Zanoni et al. Hot electrons and time-to-breakdown induced degradation in AlGaN/GaN HEMTs
CN109522617B (zh) AlGaN/GaNHEMT器件降级的平均激活能的新型提取方法
Shiozaki et al. Characteristic degradation of power MOSFETs by X-ray irradiation and their recovery
Cornigli et al. Characterization and modeling of BTI in SiC MOSFETs
JP2013015416A (ja) 半導体素子の検査方法及び半導体検査装置
JP2016195225A (ja) 炭化ケイ素半導体装置及びその処理方法
RU2616876C1 (ru) СПОСОБ КОНТРОЛЯ НАЛИЧИЯ ГЛУБОКИХ ДЕФЕКТОВ МАТРИЦЫ GaAs, СВЯЗАННЫХ С ВСТРАИВАНИЕМ В НЕЁ СЛОЯ КВАНТОВЫХ ТОЧЕК InAs
JP2020187102A (ja) 半導体装置の検査方法および検査装置
Albany et al. An advanced ageing methodology for robustness assessment of normally-off AlGaN/GaN HEMT
Jiang et al. Evaluation of p-GaN HEMTs degradation under high temperatures forward and reverse gate bias stress
Lagger et al. Thermal activation of PBTI-related stress and recovery processes in GaN MIS-HEMTs using on-wafer heaters
Sušnik et al. Hot-carrier-degradation measured with charge-pumping in trench devices despite deep contacts
Lelis et al. Effect of SiC power DMOSFET threshold-voltage instability
Tang et al. Quasi-bipolar channel modulation instability analysis for p-GaN gate high electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220715

R150 Certificate of patent or registration of utility model

Ref document number: 7108386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150