TWI794270B - 電荷捕捉評估方法以及半導體元件 - Google Patents

電荷捕捉評估方法以及半導體元件 Download PDF

Info

Publication number
TWI794270B
TWI794270B TW107128622A TW107128622A TWI794270B TW I794270 B TWI794270 B TW I794270B TW 107128622 A TW107128622 A TW 107128622A TW 107128622 A TW107128622 A TW 107128622A TW I794270 B TWI794270 B TW I794270B
Authority
TW
Taiwan
Prior art keywords
voltage
drain
source
substrate
charge
Prior art date
Application number
TW107128622A
Other languages
English (en)
Other versions
TW201920972A (zh
Inventor
角嶋邦之
星井拓也
若林整
筒井一生
岩井洋
山本大貴
Original Assignee
日商住友化學股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友化學股份有限公司 filed Critical 日商住友化學股份有限公司
Publication of TW201920972A publication Critical patent/TW201920972A/zh
Application granted granted Critical
Publication of TWI794270B publication Critical patent/TWI794270B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本發明提供一種對於使用具有深的捕捉能階的寬能隙半導體的半導體元件亦可確保測定再現性，且可再現性良好地進行電流崩潰的評估的電荷捕捉評估方法，以及可藉由該方法而再現性良好地進行評估的半導體元件。作為一實施方式，提供如下的電荷捕捉評估方法及半導體元件，所述電荷捕捉評估方法包括：對具有HEMT結構的半導體元件1的源極15及汲極16與基板10之間施加與臨限值電壓同一符號且為臨限值電壓以上的大小的初始化電壓，自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化的步驟；以及於捕捉狀態的初始化後，對在源極15與汲極16之間流動的電流進行監視，並對電荷捕獲、電流崩潰、及電荷放出中的至少任一者進行評估的步驟。

Description

電荷捕捉評估方法以及半導體元件
本發明是有關於一種電荷捕捉評估方法以及半導體元件。
作為針對所謂的功率半導體器件，特別是高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)應解決的課題，有被稱為電流崩潰(current collapse)的導通電阻增加的現象。若產生電流崩潰，則存在產生導通損失的增加、開關不良等，並引起功率半導體器件的特性劣化的情況。可認為因於HEMT的關斷狀態下所承受的電壓應力，而導致電荷被半導體層中等的捕捉能階捕捉，由此產生電流崩潰。再者，此處所謂「電荷的捕捉」，是指不限於電子，亦包含電洞的電荷被捕捉。其原因在於：可認為除電子以外，電洞的捕捉亦對導通電阻造成影響。
作為先前的電流崩潰的評估方法，已知有如下的方法：對GaN-HEMT的表面的兩個歐姆電極(ohmic electrode)與基板之間施加可產生電流崩潰的100V~200V的電壓，並對施加電壓前後的兩個歐姆電極間的電阻值的比進行評估(例如，參照非專利文獻1)。
根據非專利文獻1的方法，為了產生電流崩潰而對 HEMT施加縱向的電壓，因此可評估由縱向電場所引起的崩潰。
[現有技術文獻]
[非專利文獻]
[非專利文獻1]吉岡啟及其他四人，「導電性基板上由GaN HEMT的縱向電場所引起的電流崩潰現象」，電氣學會研究會資料.EFM，電子材料研究會，2007年11月30日，EFM-07-18，p.15-19
但是，於非專利文獻1的方法中，當將使用具有深的捕捉能階的寬能隙半導體的半導體元件用作試樣時，存在測定再現性低這一問題。例如，即便是完全相同的試樣，每當進行測定時也在測定值中產生了偏差。
本發明的目的在於提供一種對於使用具有深的捕捉能階的寬能隙半導體的半導體元件亦可確保測定再現性，且可再現性良好地進行電流崩潰的評估的包含電子及電洞的電荷捕捉評估方法，以及可藉由該方法而再現性良好地進行評估的半導體元件。
為了達成所述目的，本發明的一形態提供以下的[1]~[5]的電荷捕捉評估方法、以及[6]~[8]的半導體元件。
[1]一種電荷捕捉評估方法，其包括：對具有橫型結構的半導體元件的源極及汲極與基板之間施加與臨限值電壓同一符 號且為所述臨限值電壓以上的大小的初始化電壓，自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化的步驟；以及於所述捕捉狀態的初始化後，對在所述源極與所述汲極之間流動的電流進行監視，並對電荷捕獲、電流崩潰、及電荷放出中的至少任一者進行評估的步驟；所述臨限值電壓是施加至源極及汲極與基板之間的電壓，且為在所述源極與所述汲極之間施加有電壓時通道電流(channel current)的接通‧斷開進行切換的電壓。
[2]如所述[1]中記載的電荷捕捉評估方法，其中對所述電荷捕獲進行評估的步驟是對在所述捕捉狀態的初始化後，將所述源極及所述汲極與所述基板之間的電壓自所述初始化電壓變成與所述臨限值電壓同一符號且為所述臨限值電壓以下的大小的應力電壓時的電荷捕獲進行評估的步驟。
[3]如所述[2]中記載的電荷捕捉評估方法，其中對所述電流崩潰進行評估的步驟是於所述電荷捕獲的評估後，將所述源極及所述汲極與所述基板之間的電壓自所述應力電壓變成0V，並求出所述電壓剛變成0V後的電流值與經過固定時間後的已飽和的電流值的比，藉此進行電流崩潰的評估的步驟。
[4]如所述[3]中記載的電荷捕捉評估方法，其中對所述電荷放出進行評估的步驟是對在所述電流崩潰的評估後，將所述源極及所述汲極與所述基板之間的電壓自0V變成所述應力電壓時的電荷放出進行評估的步驟。
[5]如所述[1]至[4]的任一項中記載的電荷捕捉評估方 法，其中所述半導體元件包含能隙為2.5eV以上的半導體層。
[6]一種半導體元件，其是具備基板、所述基板上的半導體層、以及連接於所述半導體層上的源極及汲極的具有橫型結構的半導體元件，藉由對所述源極及所述汲極與所述基板之間施加與臨限值電壓同一符號且為所述臨限值電壓以上的大小的電壓，可自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化。
[7]如所述[6]中記載的半導體元件，其中所述半導體層的能隙為2.5eV以上。
[8]一種半導體元件，其是具備基板、所述基板上的半導體層、以及連接於所述半導體層上的源極及汲極的具有橫型結構的半導體元件，當將於表示施加至所述源極及所述汲極與所述基板之間的電壓、與在所述源極與所述汲極之間流動的電流的關係的曲線中，觀測到遲滯的範圍的電壓作為應力電壓施加至所述基板中時，將所述應力電壓開放時的所述電流的值的時間變化率為10%以下。
根據本發明，可提供一種對於使用具有深的捕捉能階的寬能隙半導體的半導體元件亦可確保測定再現性，且可再現性良好地進行電流崩潰的評估的電荷捕捉評估方法，以及可藉由該方法而再現性良好地進行評估的半導體元件。
1:半導體元件
10:基板
11:緩衝層
12:C-GaN層/第1氮化物半導體層
13:無摻雜GaN層/第2氮化物半導體層
14:AlGaN層/第3氮化物半導體層
15:源極
16:汲極
17:電極
18、19:直流電源
A、B:箭頭
(a)、(b):範圍
S1~S5:步驟
VB:電壓/基板電壓
τfill、τrelease:時間常數
圖1是具有適合於利用本實施方式的電荷捕捉評估方法的評估的結構的半導體元件的一例的垂直剖面圖。
圖2是表示本實施方式的電荷捕捉評估方法的流程的流程圖。
圖3是表示於本發明的實施例中，施加至源極及汲極與基板之間的電壓、與在源極及汲極之間流動的通道電流的關係的圖表。
圖4A是表示於本發明的實施例中，於步驟S2~步驟S5的期間內在源極與汲極之間流動的通道電流的圖表。
圖4B是將圖4A的一部分放大的圖表。
圖4C是將圖4A的一部分放大的圖表。
發明者針對以HEMT為代表的使用寬能隙半導體的半導體元件的電流崩潰評估中的測定再現性低這一課題，認為於測定的初始狀態中存在某些擾亂因素。努力研究的結果，認為其原因在於：由於寬能隙半導體具有深的捕捉能階，因此難以達到完全的熱平衡狀態，且於測定時的電荷的捕捉狀態中存在偏差。因此，對在測定前將電荷的捕捉狀態初始化的方法進行了研究。
先前，已知有對半導體元件的試樣進行光的照射或加熱，藉此將捕捉狀態初始化的方法。另外，於測定捕捉狀態後將捕捉狀態初始化的方法亦為人所知。但是，於該些方法中，難以於捕捉狀態的測定前將包含寬能隙半導體的半導體元件的捕捉狀態初始化。另外，除施加電壓的工序以外，需要光照射或加熱工 序及設備，因此存在工序數及裝置數增加這一問題。
因此，發明者藉由在利用施加電壓來測定捕捉狀態的前工序中，具備施加與臨限值電壓同一符號且為所述臨限值電壓以上的大小的電壓，自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化(理想的是自捕捉能階中放出已被捕捉的所有電荷)的工序，而可解決所述課題。
另外，根據最適合於使用具備所述工序的捕捉電荷評估方法的評估的半導體元件，可減少品質的偏差，因此可提昇良品率，最終提昇製造成品率。
另外，藉由提供使用所述捕捉電荷評估方法，當對源極及所述汲極與所述基板之間施加了電壓時，將在源極與汲極之間流動的電流的值的時間變化率設定成特定的範圍的半導體元件，可提昇與所述半導體元件相同的效果。
(半導體元件1)
圖1是作為具有適合於利用本實施方式的電荷捕捉評估方法的評估的結構的半導體元件的一例的半導體元件1的垂直剖面圖。
半導體元件1具有：包含Si等半導體的基板10；依次積層於基板10上的包含AlN、AlGaN等的多個半導體層的緩衝層11，包含添加有雜質的GaN等氮化物半導體的第1氮化物半導體層12，未添加雜質的第2氮化物半導體層13，及包含AlGaN等的第3氮化物半導體層14；連接於第3氮化物半導體層14的表面(第2氮化物半導體層13的相反側的面)上的源極15及汲極16；以 及連接於基板10的背面(緩衝層11的相反側的面)上的電極17。
第1氮化物半導體層12例如為包含添加有作為雜質的C(碳)的GaN膜的層，第2氮化物半導體層13例如為包含未添加雜質的(無摻雜的)GaN膜的層。第3氮化物半導體層14例如為包含AlGaN的層。
源極15及汲極16例如為具有約幾十μm~幾百μm的寬度Wmes的例如線狀的電極，源極15與汲極16的間隔Lgap約為幾十μm~幾百μm。電極17例如可形成於基板10的背面的整個面上。作為一例，源極15及汲極16具有包含Ti/Al/Ni/Au等多個金屬的積層結構，電極17具有包含Ni/Au等多個金屬的積層結構。
可藉由直流電源18來對源極15與汲極16之間施加電壓。藉此，可使第2氮化物半導體層13中的第2氮化物半導體層13與第3氮化物半導體層14的界面附近的二維電子氣(two dimensional electron gas)穿過，而朝源極15與汲極16之間流出通道電流。
通道電流Ich是於藉由直流電源18對源極15及汲極16之間施加了固定的(例如1V)的電壓時，在源極15與汲極16之間流動的電流。
可藉由直流電源19來對源極15及汲極16與基板10之間施加電壓。
基板電壓VB是藉由直流電源19來對源極15及汲極16與基板10之間施加的電壓，當源極15及汲極16變成低電位，基板10 變成高電位時採用正的值。
於本實施方式中，半導體元件1具有HEMT結構，但當用作試樣時，具有自通常的三端子的HEMT中省略電荷捕捉評估中不需要的源極與汲極之間的閘極，並於基板的背面進而設置有電極的結構。再者，半導體元件1亦可具有閘極。
(電荷捕捉評估方法)
圖2是表示本實施方式的電荷捕捉評估方法的流程的流程圖。以下，按照圖2的流程圖進行電荷捕捉評估方法的說明。再者，於本實施方式中，為了減少測定值的擾亂因素，於固定的溫度條件下(例如100℃)實施下述的各步驟。
首先，藉由直流電源18來對源極15與汲極16之間施加固定的電壓，並對在源極15與汲極16之間流動的電流Ich進行監視(步驟S1)。
繼而，藉由直流電源19來對源極15及汲極16與基板10之間施加與臨限值電壓Vth同一符號且為臨限值電壓Vth以上的大小的電壓(設為初始化電壓Vi)，並逐出已被緩衝層11、第1氮化物半導體層12、及第2氮化物半導體層13的捕捉能階捕捉的電荷來將捕捉狀態初始化(步驟S2)。
雖然初始化電壓Vi的值將後述，但電壓施加時間可根據裝置的整體結構、臨限值電壓、各層的組成等而任意地設定。作為一例，能夠以施加1分鐘初始化電壓的方式設定，但並不限定於此。例如，亦可於1秒~60分鐘的範圍內施加電壓。
臨限值電壓Vth是施加至源極15及汲極16與基板10之間的電壓，且為在源極15與汲極16之間施加有電壓時，源極15與汲極16之間的通道電流Ich的接通‧斷開進行切換的電壓。
繼而，藉由直流電源19來對源極15及汲極16與基板10之間施加與臨限值電壓Vth同一符號且為臨限值電壓Vth以下的大小的電壓(設為應力電壓Vs)，而施加電壓應力(步驟S3)。
於半導體元件1中，當臨限值電壓Vth例如為-700V時，可將應力電壓Vs設定為-700V以上，典型的是設定為-600~-100V。但是，應力電壓Vs並不限定於負的電壓，亦可採用正的電壓。
另外，應力電壓Vs的數值範圍亦可根據於後述的基板電壓VB-通道電流Ich曲線中，觀測到遲滯的電壓區域來設定。
藉由施加應力電壓Vs來捕捉電荷，以達到施加有應力電壓Vs的狀態下的準平衡狀態。可根據此時的在源極15與汲極16之間流動的電流的變化，對電荷捕捉進行監視。
再者，於捕捉狀態的初始化後，為了防止於移至步驟S2之前電荷再次被捕捉，較佳為連續地實施步驟S1與步驟S2，即，將基板電壓VB自初始化電壓Vi直接切換成應力電壓Vs。
繼而，使基板電壓VB變成0V，求出基板電壓VB剛變成0V後的電流值與經過固定時間後的已飽和的電流值的比，藉此進行電荷捕捉的評估(步驟S4)。
繼而，再次藉由直流電源19來對源極15及汲極16與基板10之間施加應力電壓Vs，即，將基板電壓VB設為應力電壓 Vs來施加電壓應力(步驟S5)。
此時，使電壓VB變成0V時所捕獲的電荷被放出，因此可根據在源極15與汲極16之間流動的電流Ich的變化，對電荷放出進行監視。
根據本實施方式，可於步驟S3中對施加應力電壓時的電荷捕捉進行評估，可於步驟S4中對應力電壓施加後的未施加應力電壓的狀態(電壓VB為0V)下的電荷捕捉進行評估(即，進行電流崩潰的評估)，可於步驟S5中對施加應力電壓時的電荷放出進行評估。
再者，可認為於不包含本實施方式的捕捉狀態的初始化步驟(步驟S2)的先前的電荷捕捉評估方法中，由於測定的初始狀態的偏差大，因此電流崩潰評估中的測定再現性低，另外，電荷放出的評估的正確性或穩定性欠佳。可想到其原因在於：由於寬能隙半導體具有深的捕捉能階，因此難以達到完全的熱平衡狀態，且於各元件中，於測定時的電荷的捕捉狀態中存在偏差。
因此，可以說適合於本實施方式的電荷捕捉評估方法的半導體元件1是如下的橫型結構的半導體元件：具備基板10、基板10上的半導體層11~半導體層14、以及連接於半導體層11~半導體層14上的源極15及汲極16，通過對源極15及汲極16與基板10之間施加與臨限值電壓Vth同一符號且為臨限值電壓Vth以上的大小的初始化電壓Vi，可自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化。
或者，半導體元件1亦可為如下的半導體元件：具備基板10、基板10上的半導體層11~半導體層14、以及連接於半導體層11~半導體層14上的源極15及汲極16，當將於表示施加至源極15及汲極16與基板10之間的基板電壓VB、與在源極15與汲極16之間流動的電流Ich的關係的曲線中，觀測到遲滯的範圍的電壓作為應力電壓Vs施加至基板10中時，將應力電壓Vs開放時的電流Ich的值的時間變化率例如為10%以下，較佳為5%以下，更佳為2%以下，進而更佳為1%。
[實施例]
圖3是表示本發明的實施例中的施加至源極15及汲極16與基板10之間的基板電壓VB、與在源極15及汲極16之間流動的通道電流Ich的關係的圖表。
於實施例中，將具有圖1中所示的結構的半導體元件1用作電荷捕捉評估方法的試樣。具體而言，半導體元件1具有：Si基板10；依次積層於基板10上的包含AlN層、AlGaN層的緩衝層11，摻雜有C的GaN層12，無摻雜GaN層13，及AlGaN層14；連接於AlGaN層14的表面(無摻雜GaN層13的相反側的面)上的具有Ti/Al/Ni/Au積層結構的源極15、及具有Ti/Al/Ni/Au積層結構的汲極16；以及連接於基板10的背面(緩衝層11的相反側的面)上的具有Ni/Au積層結構的電極17。源極15及汲極16是寬度Wmesa為100μm的線狀的電極，源極15與汲極16的間隔Lgap為120μm。電極17形成於基板10的背面的整個 面上。
再者，於本實施例中，於100℃的溫度條件下實施電荷捕捉評估方法的步驟S1~步驟S5。
圖3表示於實施例的半導體元件1中，當基板電壓VB大概為-700V時通道電流Ich開始流動，臨限值電壓Vth為-700V(臨限值電壓Vth的大小為700V)。因此，初始化電壓Vi為-700V以下，換言之，與臨限值電壓Vth同一符號且大小為700V以上。
另外，於圖3中，箭頭A表示使基板電壓VB自0V朝負方向變化時的曲線，箭頭B表示使基板電壓VB自臨限值電壓Vth朝正方向變化時的曲線，該些曲線的形狀不同。如箭頭A所示，當使基板電壓VB自0V朝負方向變化時，於自GaN層中的缺陷能階中放出捕捉電荷之前耗費時間，且於電荷被放出之前的期間內，二維電子氣的電流值減少。
另一方面，於基板電壓VB已達到臨限值電壓Vth的時間點捕捉電荷正被放出，因此如箭頭B所示，當使基板電壓VB自臨限值電壓Vth朝正方向變化時，捕捉電荷不會對二維電子氣的電流值造成影響，曲線變成遲滯曲線。另外，於箭頭B所示的曲線中，可認為於範圍(a)中無摻雜GaN層13空乏化，於範圍(b)中在無摻雜GaN層13存在中性區域。
於本實施例的半導體元件1中，由於臨限值電壓Vth為-700V，因此將應力電壓Vs設定為-700V以上，典型的是設定為-600~-100V。但是，應力電壓Vs並不限定於負的電壓，亦可採 用正的電壓。另外，應力電壓Vs的數值範圍亦可根據於圖3的基板電壓VB-通道電流Ich曲線中，觀察到遲滯的電壓區域(由箭頭B所表示的曲線的遲滯區域)來設定。
根據在源極15與汲極16之間流動的電流Ich的變化，對電荷捕捉及電荷放出進行監視的結果，本實施例的電荷捕獲的時間常數τfill為1.3秒，電荷放出的時間常數τrelease為2.0秒。
圖4A是表示於實施例的所述步驟S1中開始了監視的於步驟S2~步驟S5的期間內在源極15與汲極16之間流動的電流的圖表。圖4B、圖4C分別是將圖4A的一部分放大的圖表。此處，應力電壓Vs根據於圖3的基板電壓VB-通道電流Ich曲線中，觀察到遲滯的電壓區域而設定為-400V。
如根據圖4A而明確般，剛將電壓值自-800V切換成-400V後的電流值為4.09e-4A，切換後經過100秒後變成3.17e-4A。因此，自穩定時起的電流值的時間變化率變成29%。
繼而，剛將電壓值自-400V切換成0V後的電流值為5.84e-4A，切換後經過50秒後變成5.79e-4A。因此，電流值的時間變化率變成1%。
進而，剛將電壓值自0V再次切換成-400V後的電流值為2.85e-4A，切換後經過100秒後變成3.18e-4A。因此，電流值的時間變化率變成10%。電流值的時間變化率較佳為少，例如為10%以下，較佳為5%以下，更佳為2%以下，進而更佳為1%。
(實施方式的效果)
根據所述實施方式的電荷捕捉評估方法，將藉由施加高電壓來對捕捉狀態進行初始化而成的狀態設為捕捉評估的初始狀態，因此各測定的源極-汲極間的電阻值的偏差小，可再現性良好地進行捕捉評估。
即便當應用於包含因具有深的捕捉能階而難以達到完全的熱平衡狀態的寬能隙半導體的半導體元件時，所述實施方式的電荷捕捉評估方法亦可再現性良好地進行捕捉評估。
另外，於捕捉狀態的初始化工序中，不需要光照射或加熱等特別的工序及設備，因此可削減工序數及裝置數。
因此，作為應用所述實施方式的電荷捕捉評估方法的半導體元件，可認為適宜是包含具有深的捕捉能階的寬能隙半導體，例如能隙為2.5eV以上的半導體層的HEMT，可獲得最高的效果。但是，本發明未必限定於HEMT。
另外，作為應用所述實施方式的電荷捕捉評估方法的半導體元件，由於可針對汲極電流因來自基板的電壓施加(後閘極)而變化的器件來使用，因此亦可適宜地實施HEMT以外的具有橫型結構的半導體元件(將橫向作為導通方向的電子器件)。
另外，例如半導體層的層結構或組成並無特別限定。另外，源極及汲極的材料只要是變成歐姆電極的材料，則並無特別限定。基板背面的電極的材料亦無特別限定，另外，當將基板用作電極時不需要基板背面的電極。
以上，對本發明的實施方式進行了說明，但本發明並不 限定於所述實施方式，可於不脫離發明的主旨的範圍內實施各種變形。
另外，所述中記載的實施方式並非限定專利申請範圍的發明者。另外，應注意實施方式中所說明的特徵的組合未必全部是用於解決發明的課題的手段中必需者這一點。
S1~S5‧‧‧步驟

Claims (7)

  1. 一種電荷捕捉評估方法，其包括：對具有橫型結構的半導體元件的源極及汲極與基板之間施加與臨限值電壓同一符號且為所述臨限值電壓以上的大小的初始化電壓，自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化的步驟；以及於所述捕捉狀態的初始化後，對在所述源極與所述汲極之間流動的電流進行監視，並對電荷捕獲、電流崩潰、及電荷放出中的至少任一者進行評估的步驟；所述臨限值電壓是施加至所述源極及所述汲極與所述基板之間的電壓，且為在所述源極與所述汲極之間施加有電壓時通道電流的接通、斷開進行切換的電壓。
  2. 如申請專利範圍第1項所述的電荷捕捉評估方法，其中對所述電荷捕獲進行評估的步驟是對在所述捕捉狀態的初始化後，將所述源極及所述汲極與所述基板之間的電壓自所述初始化電壓變成與所述臨限值電壓同一符號且為所述臨限值電壓以下的大小的應力電壓時的電荷捕獲進行評估的步驟。
  3. 如申請專利範圍第2項所述的電荷捕捉評估方法，其中對所述電流崩潰進行評估的步驟是於所述電荷捕獲的評估後，將所述源極及所述汲極與所述基板之間的電壓自所述應力電壓變成0V，並求出所述電壓剛變成0V後的電流值與經過固定時間後的已飽和的電流值的比，藉此進行電流崩潰的評估的步驟。
  4. 如申請專利範圍第3項所述的電荷捕捉評估方法，其中對所述電荷放出進行評估的步驟是對在所述電流崩潰的評估後，將所述源極及所述汲極與所述基板之間的電壓自0V變成所述應力電壓時的電荷放出進行評估的步驟。
  5. 如申請專利範圍第1項至第4項中任一項所述的電荷捕捉評估方法，其中所述半導體元件包含能隙為2.5eV以上的半導體層。
  6. 一種半導體元件，其是包括基板、所述基板上的半導體層、以及連接於所述半導體層上的源極及汲極的具有橫型結構的半導體元件，包括連接於所述基板的背面上的電極，所述半導體層的能隙為2.5eV以上，藉由對所述源極與所述汲極之間施加電壓，且對所述源極及所述汲極與所述基板之間施加臨限值電壓以上的電壓，可使所述半導體層中的二維電子氣穿過，而朝所述源極與所述汲極之間流出通道電流，藉由對所述源極及所述汲極與所述基板之間施加與所述臨限值電壓同一符號且為所述臨限值電壓以上的大小的電壓，可自捕捉能階中逐出已被捕捉的電荷來將捕捉狀態初始化。
  7. 一種半導體元件，其是包括基板、所述基板上的半導體層、以及連接於所述半導體層上的源極及汲極的具有橫型結構的半導體元件， 包括連接於所述基板的背面上的電極，所述半導體層的能隙為2.5eV以上，藉由對所述源極與所述汲極之間施加電壓，且對所述源極及所述汲極與所述基板之間施加臨限值電壓以上的電壓，可使所述半導體層中的二維電子氣穿過，而朝所述源極與所述汲極之間流出通道電流，當將於表示施加至所述源極及所述汲極與所述基板之間的電壓、與在所述源極與所述汲極之間流動的電流的關係的曲線中，觀測到遲滯的範圍的電壓作為應力電壓施加至所述基板中時，將所述應力電壓開放時的所述電流的值的時間變化率為10%以下。
TW107128622A 2017-08-24 2018-08-16 電荷捕捉評估方法以及半導體元件 TWI794270B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017161603A JP7108386B2 (ja) 2017-08-24 2017-08-24 電荷トラップ評価方法
JP2017-161603 2017-08-24

Publications (2)

Publication Number Publication Date
TW201920972A TW201920972A (zh) 2019-06-01
TWI794270B true TWI794270B (zh) 2023-03-01

Family

ID=65439855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128622A TWI794270B (zh) 2017-08-24 2018-08-16 電荷捕捉評估方法以及半導體元件

Country Status (6)

Country Link
US (1) US11652150B2 (zh)
EP (1) EP3674723A4 (zh)
JP (2) JP7108386B2 (zh)
CN (1) CN111051903B (zh)
TW (1) TWI794270B (zh)
WO (1) WO2019039256A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442512B1 (ko) * 2020-10-08 2022-09-13 고려대학교 산학협력단 트랩 사이트 정보의 판별 기능을 갖는 반도체 소자의 검사 방법 및 반도체 소자의 검사 장치
TWI771983B (zh) * 2021-04-14 2022-07-21 國立中山大學 氮化鎵高電子移動率電晶體的缺陷檢測方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
TW201711199A (zh) * 2015-09-11 2017-03-16 旺宏電子股份有限公司 具有閘極結構的半導體元件及其製造方法
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613594B2 (ja) * 1993-08-19 2005-01-26 株式会社ルネサステクノロジ 半導体素子およびこれを用いた半導体記憶装置
US6777753B1 (en) * 2000-07-12 2004-08-17 The United States Of America As Represented By The Secretary Of The Navy CMOS devices hardened against total dose radiation effects
JP2003069031A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体装置
CN1209821C (zh) * 2002-06-28 2005-07-06 中国科学院物理研究所 复合量子点器件及制备方法
US20040130942A1 (en) * 2003-01-02 2004-07-08 Macronix International Co., Ltd. Data retention for a localized trapping non-volatile memory
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
WO2008147497A2 (en) * 2007-05-03 2008-12-04 The Regents Of The University Of California Ultra-thin organic tft chemical sensor, making thereof, and sensing method
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JPWO2011148898A1 (ja) * 2010-05-24 2013-07-25 株式会社半導体理工学研究センター 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法
KR101746197B1 (ko) * 2010-06-25 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 검사 방법
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5903642B2 (ja) * 2011-08-08 2016-04-13 パナソニックＩｐマネジメント株式会社 半導体装置
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
JPWO2014108946A1 (ja) * 2013-01-10 2017-01-19 パナソニックＩｐマネジメント株式会社 電界効果トランジスタ
JP5721782B2 (ja) * 2013-06-26 2015-05-20 パナソニック株式会社 半導体装置
CN103474369B (zh) * 2013-08-21 2016-01-20 北京大学 一种提取半导体器件栅介质层陷阱时间常数的方法
US9691861B2 (en) * 2014-01-07 2017-06-27 Mitsubishi Electric Research Laboratories, Inc. Method for analyzing discrete traps in semiconductor devices
US11415546B2 (en) * 2014-09-05 2022-08-16 The Trustees Of The University Of Pennsylvania Volatile organic compound-based diagnostic systems and methods
JP6293623B2 (ja) * 2014-09-05 2018-03-14 株式会社東芝 半導体検査装置
JP6531243B2 (ja) * 2015-02-20 2019-06-19 住友化学株式会社 トンネル電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
TW201711199A (zh) * 2015-09-11 2017-03-16 旺宏電子股份有限公司 具有閘極結構的半導體元件及其製造方法
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20200203493A1 (en) 2020-06-25
JP7406596B2 (ja) 2023-12-27
JP2022145705A (ja) 2022-10-04
EP3674723A1 (en) 2020-07-01
US11652150B2 (en) 2023-05-16
JP7108386B2 (ja) 2022-07-28
CN111051903B (zh) 2022-08-30
JP2019039785A (ja) 2019-03-14
TW201920972A (zh) 2019-06-01
EP3674723A4 (en) 2021-10-13
CN111051903A (zh) 2020-04-21
WO2019039256A1 (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
JP7406596B2 (ja) 半導体素子
Huang et al. Effects of gate field plates on the surface state related current collapse in AlGaN/GaN HEMTs
Mizutani et al. A study on current collapse in AlGaN/GaN HEMTs induced by bias stress
WO2018155697A1 (ja) 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
Kuzmik et al. Proposal and Performance Analysis of Normally Off $\hbox {n}^{++} $ GaN/InAlN/AlN/GaN HEMTs With 1-nm-Thick InAlN Barrier
Zheng et al. Identifying the spatial position and properties of traps in GaN HEMTs using current transient spectroscopy
DE102016216005A1 (de) Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
Lei et al. Precise extraction of dynamic R dson under high frequency and high voltage by a double-diode-isolation method
CN109901038B (zh) 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
Chang et al. Threshold voltage instability in AlGaN/GaN HEMTs
Moghadam et al. Quantified density of active near interface oxide traps in 4H-SiC MOS capacitors
Wespel et al. High-voltage stress time-dependent dispersion effects in AlGaN/GaN HEMTs
Lakhdhar Reliability assessment of GaN HEMTs on Si substrate with ultra-short gate dedicated to power applications at frequency above 40 GHz
JP2023052789A (ja) 半導体素子
JP7013683B2 (ja) 炭化珪素半導体装置の選別方法
Shiozaki et al. Characteristic degradation of power MOSFETs by X-ray irradiation and their recovery
CN109522617B (zh) AlGaN/GaNHEMT器件降级的平均激活能的新型提取方法
Iucolano et al. Influence of properties of Si 3 N 4 passivation layer on the electrical characteristics of Normally-off AlGaN/GaN HEMT
JP6606847B2 (ja) 炭化ケイ素半導体装置及びその処理方法
Benvegnù et al. Trap investigation under class AB operation in AlGaN/GaN HEMTs based on output-admittance frequency dispersion, pulsed and transient measurements
JP6720062B2 (ja) 評価方法
Zhang et al. A study on the threshold voltage shift under gate-pulse stress in D-mode GaN MIS-HEMTs
Zhu et al. Dynamic on-resistance and tunneling based de-trapping in GaN HEMT
Rathaur et al. Investigation on Positive Bias-Induced Threshold Voltage Instability in GaN-on-Si D-mode Power MIS-HEMTs
Król et al. The Effect of Phosphorus Incorporation into SiO_2/4H-SiC (0001) Interface on Electrophysical Properties of MOS Structure