CN111051903A - 电荷俘获评价方法以及半导体元件 - Google Patents

电荷俘获评价方法以及半导体元件 Download PDF

Info

Publication number
CN111051903A
CN111051903A CN201880054957.0A CN201880054957A CN111051903A CN 111051903 A CN111051903 A CN 111051903A CN 201880054957 A CN201880054957 A CN 201880054957A CN 111051903 A CN111051903 A CN 111051903A
Authority
CN
China
Prior art keywords
voltage
substrate
charge
source
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880054957.0A
Other languages
English (en)
Other versions
CN111051903B (zh
Inventor
角岛邦之
星井拓也
若林整
筒井一生
岩井洋
山本大贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN111051903A publication Critical patent/CN111051903A/zh
Application granted granted Critical
Publication of CN111051903B publication Critical patent/CN111051903B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

作为一个实施方式，提供一种电荷俘获评价方法以及半导体元件，包括以下步骤：对具有HEMT结构的半导体元件(1)的源电极(15)及漏电极(16)与基板(10)之间施加符号与阈值电压的符号相同且大小为阈值电压的大小以上的初始化电压，从陷阱能级中逐出已被俘获的电荷，来将俘获状态初始化；以及在俘获状态的初始化后，对在源电极(15)与漏电极(16)之间流动的电流进行监视，并对电荷捕获、电流崩塌及电荷放出中的至少一个进行评价。

Description

电荷俘获评价方法以及半导体元件
技术领域
本发明涉及一种电荷俘获评价方法以及半导体元件。
背景技术
作为针对所谓的功率半导体器件、特别是HEMT(High Electron MobilityTransistor：高电子迁移率晶体管)要解决的问题，存在被称为电流崩塌的导通电阻增加的现象。当发生电流崩塌时，产生导通损失增加、开关不良等，有时引起功率半导体器件的特性劣化。认为是，由于HEMT在截止状态下承受的电压应力而导致电荷被半导体层中等的陷阱能级俘获，从而发生电流崩塌。此外，在此，“电荷的俘获”是指不限于电子还包含空穴的电荷被俘获。原因在于，认为除了电子以外，空穴的俘获也对导通电阻造成影响。
作为以往的电流崩塌的评价方法，已知有如下的方法(例如参照非专利文献1)：对GaN-HEMT的表面的两个欧姆电极与基板之间施加可能产生电流崩塌的100V～200V的电压，对电压施加前后的两个欧姆电极间的电阻值之比进行评价。
根据非专利文献1的方法，为了产生电流崩塌而对HEMT施加纵向的电压，因此能够对由纵向电场引起的崩塌进行评价。
现有技术文献
非专利文献
非专利文献1：吉岡啓、外4名、「導電性基板上GaN HEMTの縦方向電界による電流コラプス現象」、電気学会研究会資料、EFM、電子材料研究会、2007年11月30日、EFM－07－18、p.15－19(吉冈启及其他4人，“导电性基板上由GaN HEMT的纵向电场引起的电流崩塌现象”，电气学会研究会资料，EFM，电子材料研究会，2007年11月30日，EFM-07-18、p.15-19)
发明内容
发明要解决的问题
然而，在非专利文献1的方法中存在如下问题：在将使用具有深陷阱能级的宽带隙半导体的半导体元件用作试样的情况下，测定再现性低。例如，即使是完全相同的试样，每次进行测定时，测定值也产生了偏差。
本发明的目的在于提供一种针对使用具有深陷阱能级的宽带隙半导体的半导体元件也能够确保测定再现性并能够再现性良好地进行电流崩塌的评价的、包含电子和空穴的电荷俘获评价方法以及能够利用该方法来再现性良好地进行评价的半导体元件。
用于解决问题的方案
为了达到上述目的，本发明的一个方式提供下面的[1]～[5]的电荷俘获评价方法以及[6]～[8]的半导体元件。
[1]一种电荷俘获评价方法，包括以下步骤：在具有横型结构的半导体元件的源电极及漏电极与基板之间施加符号与阈值电压的符号相同且大小为所述阈值电压的大小以上的初始化电压，从陷阱能级中逐出已被俘获的电荷，来使俘获状态初始化；以及在所述俘获状态的初始化后，对在所述源电极与所述漏电极之间流动的电流进行监视，并对电荷捕获、电流崩塌及电荷放出中的至少一个进行评价，其中，所述阈值电压为施加至源电极及漏电极与基板之间的电压，且为在所述源电极与所述漏电极之间施加有电压时通道电流的接通和切断进行切换的电压。
[2]根据上述[1]所记载的电荷俘获评价方法，对所述电荷捕获进行评价的步骤是如下的步骤：在所述俘获状态的初始化后，对将所述源电极及所述漏电极与所述基板之间的电压从所述初始化电压变为符号与所述阈值电压的符号相同且大小为所述阈值电压的大小以下的应力电压时的电荷捕获进行评价。
[3]根据上述[2]所记载的电荷俘获评价方法，对所述电流崩塌进行评价的步骤是如下的步骤：在所述电荷捕获的评价后，将所述源电极及所述漏电极与所述基板之间的电压从所述应力电压变为0V，并求出紧接在所述电压变为0V后的电流值与经过固定时间后的饱和电流值之比，由此进行电流崩塌的评价。
[4]根据上述[3]所记载的电荷俘获评价方法，对所述电荷放出进行评价的步骤是如下的步骤：在所述电流崩塌的评价后，对将所述源电极及所述漏电极与所述基板之间的电压从0V变为了所述应力电压时的电荷放出进行评价。
[5]根据上述[1]～[4]中的任一项所记载的电荷俘获评价方法，所述半导体元件包含带隙为2.5eV以上的半导体层。
[6]一种半导体元件，具有横型结构，具备基板、所述基板上的半导体层以及与所述半导体层连接的源电极及漏电极，其中，所述半导体元件通过在所述源电极及所述漏电极与所述基板之间施加符号与阈值电压的符号相同且大小为所述阈值电压的大小以上的电压，能够从陷阱能级中逐出已被俘获的电荷来使俘获状态初始化。
[7]根据上述[6]所记载的半导体元件，所述半导体层的带隙为2.5eV以上。
[8]一种半导体元件，具有横型结构，具备基板、所述基板上的半导体层以及与所述半导体层连接的源电极及漏电极，其中，当将在表示电压与电流的关系的曲线中观测到迟滞的范围内的电压作为应力电压施加至所述基板时，将所述应力电压断开时的所述电流的值的时间变化率为10％以下，表示电压与电流的关系的曲线中的电压是施加至所述源电极及所述漏电极与所述基板之间的电压，电流是在所述源电极与所述漏电极之间流动的电流。
发明的效果
根据本发明，能够提供一种针对使用具有深陷阱能级的宽带隙半导体的半导体元件也能够确保测定再现性并能够再现性良好地进行电流崩塌的评价的电荷俘获评价方法以及能够利用该方法来再现性良好地进行评价的半导体元件。
附图说明
图1是具有适合于利用本实施方式所涉及的电荷俘获评价方法进行评价的结构的半导体元件的一例的垂直截面图。
图2是示出本实施方式所涉及的电荷俘获评价方法的流程的流程图。
图3示出在本发明的实施例中对源电极及漏电极与基板之间施加的电压、同流过源电极与漏电极之间的通道电流的关系的曲线图。
图4A是示出在本发明的实施例中在步骤S2～S5的期间内流过源电极与漏电极之间的通道电流的曲线图。
图4B是将图4(a)的一部分放大得到的曲线图。
图4C是将图4(a)的一部分放大得到的曲线图。
具体实施方式
针对以HEMT为代表的使用了宽带隙半导体的半导体元件的电流崩塌评价中的测定再现性低的问题，发明人认为在测定的初始状态中存在某些扰乱因素。努力研究的结果是，认为原因在于，由于宽带隙半导体具有深陷阱能级，因此难以达到完全的热平衡状态，从而在测定时的电荷的俘获状态中存在偏差。因此，对在测定前将电荷的俘获状态初始化的方法进行了研究。
以往，已知有通过对半导体元件的试样进行光的照射、加热来将俘获状态初始化的方法。另外，还已知有在俘获状态测定后将俘获状态初始化的方法。然而，在这些方法中，难以在俘获状态测定前将包括宽带隙半导体的半导体元件的俘获状态初始化。另外，由于除了施加电压的工序以外，还需要光照射或加热工序及设备，因此存在工序数及装置数增加的问题。
因此，发明人通过在利用电压施加来测定俘获状态的前工序中，具备施加符号与阈值电压的符号相同且大小为所述阈值电压以上的电压并自陷阱能级中逐出已被俘获的电荷来将俘获状态初始化(理想的是自陷阱能级中放出已被俘获的所有电荷)的工序，由此能够解决上述问题。
另外，根据最适于使用具备上述工序的俘获电荷评价方法进行评价的半导体元件，能够减少品质的偏差，因此提高良品率，最终能够提高制造成品率。
另外，通过提供在使用上述的俘获电荷评价方法对源电极及所述漏电极与所述基板之间施加电压时将在源电极与漏电极之间流动的电流的值的时间变化率设定在特定范围的半导体元件，能够起到与上述的半导体元件同样的效果。
(半导体元件1)
图1是具有适合于利用本实施方式所涉及的电荷俘获评价方法进行评价的结构的半导体元件的一例即半导体元件1的垂直截面图。
半导体元件1具有：基板10，其由Si等半导体形成；缓冲层11，其由在基板10上依次层叠的AlN、AlGaN等多个半导体层形成；第一氮化物半导体层12，其由添加有杂质的GaN等氮化物半导体形成；未添加杂质的第二氮化物半导体层13；第三氮化物半导体层14，其由AlGaN等形成；连接于第三氮化物半导体层14的表面(与第二氮化物半导体层13相反一侧的面)的源电极15及漏电极16；以及连接于基板10的背面(与缓冲层11相反一侧的面)的电极17。
第一氮化物半导体层12为由例如添加有C(碳)来作为杂质的GaN膜形成的层，第二氮化物半导体层12b例如为未添加杂质的(无掺杂的)GaN膜形成的层。第三氮化物半导体层14例如为由AlGaN形成的层。
源电极15和漏电极16例如为具有约几十μm～几百μm的宽度Wmes的例如线状的电极，源电极15与漏电极16的间隔Lgap为约几十μm～几百μm。电极17例如可以形成于基板10的背面的整个面。作为一例，源电极15和漏电极16具有由Ti/Al/Ni/Au等多个金属构成的层叠结构，电极17具有由Ni/Au等多个金属构成的层叠结构。
能够通过直流电源18来对源电极15与漏电极16之间施加电压。由此，能够通过第二氮化物半导体层13中的处于第二氮化物半导体层13与第三氮化物半导体层14的界面附近的二维电子气来在源电极15与漏电极16之间流动通道电流。
通道电流Ich是在由直流电源18对源电极15与漏电极16之间施加固定(例如1V)的电压时在源电极15与漏电极16之间流动的电流。
能够通过直流电源19来对源电极15及漏电极16与基板10之间施加电压。
基板电压VB为由直流电源19对源电极15及漏电极16与基板10之间施加的电压，在源电极15及漏电极16为低电位、基板10为高电位时取正的值。
在本实施方式中，半导体元件1具有HEMT结构，但是在用作试样时，具有从通常的三端子的HEMT中省略电荷俘获评价所不需要的源电极与漏电极之间的栅电极并在基板的背面还设置有电极的结构。此外，也可以是半导体元件1具有栅电极。
(电荷俘获评价方法)
图2是示出本实施方式所涉及的电荷俘获评价方法的流程的流程图。下面，按照图2的流程图进行电荷俘获评价方法的说明。此外，在本实施方式中，为了减少测定值的扰乱因素，在固定的温度条件(例如100℃)下实施下述的各步骤。
首先，通过直流电源18对源电极15与漏电极16之间施加固定的电压，对在源电极15与漏电极16之间流动的电流Ich进行监视(步骤S1)。
接着，通过直流电源19对源电极15及漏电极16与基板10之间施加符号与阈值电压Vth的符号相同且大小为阈值电压Vth的大小以上的电压(设为初始化电压Vi)，逐出已被缓冲层11、第一氮化物半导体层12以及第二氮化物半导体层13的陷阱能级俘获的电荷来将俘获状态初始化(步骤S2)。
初始化电压Vi的值在后面记述，电压施加时间能够基于装置的整体结构、阈值电压、各层的组成等来任意地设定。作为一例，可以设定为施加一分钟的初始化电压，但是不限定于此。例如，可以在1秒～60分钟的范围内施加电压。
阈值电压Vth为对源电极15及漏电极16与基板10之间施加的电压，且为在对源电极15与漏电极16之间施加有电压时源电极15与漏电极16之间的通道电流Ich的接通和切断进行切换的电压。
接着，通过直流电源19对源电极15及漏电极16与基板10之间施加符号与阈值电压Vth的符号相同且大小为阈值电压Vth的大小以下的电压(设为应力电压Vs)，从而施加电压应力(步骤S3)。
在半导体元件1中，在阈值电压Vth例如为-700V时，应力电压Vs能够设定为-700V以上，典型的是能够设定为-600V～-100V。但是，应力电压Vs不限定于负的电压，也能够取正的电压。
另外，应力电压Vs的数值范围也能够基于在后述的基板电压VB-通道电流Ich曲线中观测到迟滞的电压区域来设定。
通过施加应力电压Vs来俘获电荷，以达到施加了应力电压Vs的状态下的准平衡状态。能够根据此时的在源电极15与漏电极16之间流动的电流的变化来对电荷俘获进行监视。
此外，在俘获状态的初始化后，为了防止在转移到步骤S2之前电荷再次被俘获，而优选为连续地实施步骤S1和步骤S2，即将基板电压VB从初始化电压Vi直接切换为应力电压Vs。
接着，将基板电压VB变为0V，求出紧接在基板电压VB变为0V后的电流值与经过固定时间后的饱和电流值之比，由此进行电荷俘获的评价(步骤S4)。
接着，再次通过直流电源19对源电极15及漏电极16与基板10之间施加应力电压Vs，即将基板电压VB设为应力电压Vs来施加电压应力(步骤S5)。
此时，在将电压VB变为0V时所捕获的电荷被放出，因此能够根据在源电极15与漏电极16之间流动的电流Ich的变化来对电荷放出进行监视。
根据本实施方式，能够在步骤S3中对施加应力电压时的电荷俘获进行评价，能够在步骤S4中对应力电压施加后的未施加应力电压的状态(电压VB为0V)下的电荷俘获进行评价(即，进行电流崩塌的评价)，能够在步骤S5中对施加应力电压时的电荷放出进行评价。
此外，在不包括本实施方式的俘获状态的初始化步骤(步骤S2)的以往的电荷俘获评价方法中，认为由于测定的初始状态的偏差大，因此电流崩塌评价中的测定再现性低，并且电荷放出的评价的准确性、稳定性差。认为其原因在于，由于宽带隙半导体具有深陷阱能级，因此难以达到完全的热平衡状态，在各元件中测定时的电荷俘获的状态存在偏差。
因而，可以说适合于本实施方式的电荷俘获评价方法的半导体元件1是如下的横型结构的半导体元件：具备基板10、基板10上的半导体层11～14以及与半导体层11～14连接的源电极15及漏电极16，通过对源电极15及漏电极16与基板10之间施加符号与阈值电压Vth的符号相同且大小为阈值电压Vth的大小以上的应力电压Vs，能够自陷阱能级逐出已被俘获的电荷来将俘获状态初始化。
或者，半导体元件1也可以为如下的半导体元件：具备基板10、基板10上的半导体层11～14以及与半导体层11～14连接的源电极15及漏电极16，在将表示基板电压VB与电流Ich的关系的曲线中观测到迟滞的范围内的电压作为应力电压Vs施加至基板10时，将应力电压Vs断开时的电流Ich的值的时间变化率例如可以为10％以下，优选为5％以下，进一步优选为2％以下，更优选为1％，其中，该基板电压VB是施加至源电极15及漏电极16与基板19之间的电压，该电流Ich是在源电极15与漏电极16之间流动的电流。
实施例
图3是示出本发明的实施例中的施加至源电极15及漏电极16与基板10之间的基板电压VB、同在源电极15与漏电极16之间流动的通道电流Ich的关系的曲线图。
在实施例中，将具有图1所示的结构的半导体元件1用作电荷俘获评价方法的试样。具体地说，半导体元件1具有：Si基板10；缓冲层11，其由在基板10上依次层叠的AlN层、AlGaN层形成；掺杂有C的GaN层12；无掺杂GaN层13；AlGaN层14；连接于AlGaN层14的表面(与无掺杂GaN层13相反一侧的面)的具有Ti/Al/Ni/Au层叠结构的源电极15及具有Ti/Al/Ni/Au层叠结构的漏电极16；以及电极17，其具有Ni/Au层叠结构，连接于基板10的背面(与缓冲层11相反一侧的面)。源电极15及漏电极16为宽度Wmesa为100μm的线状的电极，源电极15与漏电极16的间隔Lgap为120μm。电极17形成于基板10的背面的整个面。
此外，在本实施例中，在100℃的温度条件下实施了电荷俘获评价方法的步骤S1～S5。
图3示出：在实施例的半导体元件1中在基板电压VB为大致-700V时通道电流Ich开始流动，阈值电压Vth为-700(阈值电压Vth的大小为700V)。因此，初始化电压Vi为-700V以下，换言之，符号与阈值电压Vth的符号相同且大小为700V以上。
另外，在图3中，箭头A表示使基板电压VB从0V向负方向变化时的曲线，箭头B表示使基板电压VB从阈值电压Vth向正方向变化时的曲线，这些曲线的形状不同。如箭头A所示，在使基板电压VB从0V向负方向变化时，在直到从GaN层中的缺陷能级中放出俘获电荷为止耗费时间，在直到电荷被放出为止的期间内，二维电子气的电流值减小。
另一方面，在基板电压VB达到阈值电压Vth的时间点，俘获电荷正被放出，因此如箭头B所示，在使基板电压VB从阈值电压Vth向正方向变化时，俘获电荷不会对二维电子气的电流值造成影响，曲线成为迟滞曲线。另外，在箭头B所示的曲线中，认为在范围(a)内无掺杂GaN层13耗尽化，在范围(b)内在无掺杂GaN层13中存在中性区域。
在本实施例的半导体元件1中，阈值电压Vth为-700V，因此应力电压Vs被设定为-700V以上，典型的是被设定为-600～-100V。但是，应力电压Vs不限定于负的电压，也能够取正的电压。另外，应力电压Vs的数值范围也能够基于在图3的基板电压VB-通道电流Ich曲线中观察到迟滞的电压区域(箭头B所示的曲线的迟滞区域)来设定。
在基于在源电极15与漏电极16之间流动的电流Ich的变化对电荷俘获及电荷放出进行监视时，本实施例的电荷捕获的时间常数τfill为1.3秒，电荷放出的时间常数τrelease为2.0秒。
图4A是示出在实施例的上述的步骤S1中开始监视的、在步骤S2～S5的期间内在源电极15与漏电极16之间流动的电流的曲线图。图4B、4C分别是将图4A的一部分放大得到的曲线图。在此，应力电压Vs基于在图3的基板电压VB-通道电流Ich曲线中观察到迟滞的电压区域而设定为-400V。
如从图4A显而易见，紧接在将电压值从-800V切换为-400V后的电流值为4.09e-4A，切换后的100秒后为3.17e-4A。因而，从稳定时起的电流值的时间变化率为29％。
接着，紧接在将电压值从-400V切换为0V后的电流值为5.84e-4A，切换后的50秒后为5.79e-4A。因而，电流值的时间变化率为1％。
并且，紧接在将电压值从0V再次切换为-400V后的电流值为2.85e-4A，切换后的100秒后为3.18e-4A。因而，电流值的时间变化率为10％。电流值的时间变化率优选为较少，例如为10％以下，优选为5％以下，进一步优选为2％以下，更优选为1％。
(实施方式的效果)
根据上述实施方式的电荷俘获评价方法，将通过施加高电压来对俘获状态进行初始化后的状态设为俘获评价的初始状态，因此各测定的源电极-漏电极间的电阻值的偏差小，能够再现性良好地进行俘获评价。
上述实施方式的电荷俘获评价方法即使应用于包括由于具有深陷阱能级而难以得到完全的热平衡状态的宽带隙半导体的半导体元件的情况下，也能够再现性良好地进行俘获评价。
另外，在俘获状态的初始化工序中，由于不需要光照射、加热等特殊的工序及设备，因此能够削减工序数及装置数。
因此，作为应用上述实施方式的电荷俘获评价方法的半导体元件，认为包括具有深陷阱能级的宽带隙半导体、例如带隙为2.5eV以上的半导体层的HEMT较佳，能够获得最高的效果。然而，本发明并不限定于HEMT。
另外，作为应用上述实施方式的电荷俘获评价方法的半导体元件，由于能够针对漏电流因来自基板的电压施加(后栅极)而改变的器件应用，因此对HEMT以外的具有横型结构的半导体元件(将横向设为导通方向的电子器件)也能够较佳地实施。
另外，例如半导体层的层结构、组成没有特别限定。另外，源电极及漏电极的材料只要是成为欧姆电极的材料即可，没有特别限定。基板背面的电极的材料也没有特别限定，另外，在将基板用作电极的情况下，不需要基板背面的电极。
以上对本发明的实施方式进行了说明，但是本发明不限定于上述实施方式，能够在不脱离发明的宗旨的范围内进行各种变形并实施。
另外，上述记载的实施方式不是对权利要求书所涉及的发明进行限定。另外，要注意的点在于，实施方式中所说明的特征的组合未必全部是用于解决发明的问题的方案所必须的。
产业上的可利用性
提供一种针对使用了具有深陷阱能级的宽带隙半导体的半导体元件也能够确保测定再现性并能够再现性良好地进行电流崩塌的评价的电荷俘获评价方法以及能够利用该方法来再现性良好地进行评价的半导体元件。
附图标记说明
1：半导体元件；10：基板；11：缓冲层；12：C-GaN层；13：无掺杂GaN层；14：AlGaN层；15：源电极；16：漏电极；17：电极。

Claims (8)

1.一种电荷俘获评价方法，包括以下步骤：
在具有横型结构的半导体元件的源电极及漏电极与基板之间施加符号与阈值电压的符号相同且大小为所述阈值电压的大小以上的初始化电压，从陷阱能级中逐出已被俘获的电荷，来使俘获状态初始化；以及
在所述俘获状态的初始化后，对在所述源电极与所述漏电极之间流动的电流进行监视，并对电荷捕获、电流崩塌及电荷放出中的至少一个进行评价，
其中，所述阈值电压为施加至源电极及漏电极与基板之间的电压，且为在所述源电极与所述漏电极之间施加有电压时通道电流的接通和切断进行切换的电压。
2.根据权利要求1所述的电荷俘获评价方法，其中，
对所述电荷捕获进行评价的步骤是如下的步骤：在所述俘获状态的初始化后，对将所述源电极及所述漏电极与所述基板之间的电压从所述初始化电压变为符号与所述阈值电压的符号相同且大小为所述阈值电压的大小以下的应力电压时的电荷捕获进行评价。
3.根据权利要求2所述的电荷俘获评价方法，其中，
对所述电流崩塌进行评价的步骤是如下的步骤：在所述电荷捕获的评价后，将所述源电极及所述漏电极与所述基板之间的电压从所述应力电压变为0V，并求出紧接在所述电压变为0V后的电流值与经过固定时间后的饱和电流值之比，由此进行电流崩塌的评价。
4.根据权利要求3所述的电荷俘获评价方法，其中，
对所述电荷放出进行评价的步骤是如下的步骤：在所述电流崩塌的评价后，对将所述源电极及所述漏电极与所述基板之间的电压从0V变为所述应力电压时的电荷放出进行评价。
5.根据权利要求1～4中的任一项所述的电荷俘获评价方法，其中，
所述半导体元件包含带隙为2.5eV以上的半导体层。
6.一种半导体元件，具有横型结构，具备基板、所述基板上的半导体层以及与所述半导体层连接的源电极及漏电极，其中，
所述半导体元件通过在所述源电极及所述漏电极与所述基板之间施加符号与阈值电压的符号相同且大小为所述阈值电压的大小以上的电压，能够从陷阱能级中逐出已被俘获的电荷来使俘获状态初始化。
7.根据权利要求6所述的半导体元件，其中，
所述半导体层的带隙为2.5eV以上。
8.一种半导体元件，具有横型结构，具备基板、所述基板上的半导体层以及与所述半导体层连接的源电极及漏电极，其中，
当将在表示电压与电流的关系的曲线中观测到迟滞的范围内的电压作为应力电压施加至所述基板时，将所述应力电压断开时的所述电流的值的时间变化率为10％以下，表示电压与电流的关系的曲线中的电压是施加至所述源电极及所述漏电极与所述基板之间的电压，电流是在所述源电极与所述漏电极之间流动的电流。
CN201880054957.0A 2017-08-24 2018-08-06 电荷俘获评价方法以及半导体元件 Expired - Fee Related CN111051903B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-161603 2017-08-24
JP2017161603A JP7108386B2 (ja) 2017-08-24 2017-08-24 電荷トラップ評価方法
PCT/JP2018/029483 WO2019039256A1 (ja) 2017-08-24 2018-08-06 電荷トラップ評価方法、及び半導体素子

Publications (2)

Publication Number Publication Date
CN111051903A true CN111051903A (zh) 2020-04-21
CN111051903B CN111051903B (zh) 2022-08-30

Family

ID=65439855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054957.0A Expired - Fee Related CN111051903B (zh) 2017-08-24 2018-08-06 电荷俘获评价方法以及半导体元件

Country Status (6)

Country Link
US (1) US11652150B2 (zh)
EP (1) EP3674723A4 (zh)
JP (2) JP7108386B2 (zh)
CN (1) CN111051903B (zh)
TW (1) TWI794270B (zh)
WO (1) WO2019039256A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102442512B1 (ko) * 2020-10-08 2022-09-13 고려대학교 산학협력단 트랩 사이트 정보의 판별 기능을 갖는 반도체 소자의 검사 방법 및 반도체 소자의 검사 장치
TWI771983B (zh) * 2021-04-14 2022-07-21 國立中山大學 氮化鎵高電子移動率電晶體的缺陷檢測方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398002A (zh) * 1993-08-19 2003-02-19 株式会社日立制作所 半导体元件和半导体存储器
CN1464563A (zh) * 2002-06-28 2003-12-31 中国科学院物理研究所 复合量子点器件及制备方法
CN1516198A (zh) * 2003-01-02 2004-07-28 �����ɷ� 局部俘获式非易失性存储器的数据保留
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
CN103038869A (zh) * 2010-07-30 2013-04-10 松下电器产业株式会社 场效应晶体管
CN103474369A (zh) * 2013-08-21 2013-12-25 北京大学 一种提取半导体器件栅介质层陷阱时间常数的方法
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
JP2016057091A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体検査装置
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777753B1 (en) * 2000-07-12 2004-08-17 The United States Of America As Represented By The Secretary Of The Navy CMOS devices hardened against total dose radiation effects
JP2003069031A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体装置
US7485512B2 (en) * 2005-06-08 2009-02-03 Cree, Inc. Method of manufacturing an adaptive AIGaN buffer layer
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
WO2008147497A2 (en) * 2007-05-03 2008-12-04 The Regents Of The University Of California Ultra-thin organic tft chemical sensor, making thereof, and sensing method
WO2011148898A1 (ja) * 2010-05-24 2011-12-01 国立大学法人東京大学 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法
US8912016B2 (en) 2010-06-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and test method of semiconductor device
WO2013021628A1 (ja) * 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
WO2014108946A1 (ja) * 2013-01-10 2014-07-17 パナソニック株式会社 電界効果トランジスタ
JP5721782B2 (ja) * 2013-06-26 2015-05-20 パナソニック株式会社 半導体装置
US9691861B2 (en) * 2014-01-07 2017-06-27 Mitsubishi Electric Research Laboratories, Inc. Method for analyzing discrete traps in semiconductor devices
WO2016036950A1 (en) * 2014-09-05 2016-03-10 The Trustees Of The University Of Pennsylvania Volatile organic compound-based diagnostic systems and methods
JP6531243B2 (ja) * 2015-02-20 2019-06-19 住友化学株式会社 トンネル電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2016167499A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
US9627528B2 (en) * 2015-09-11 2017-04-18 Macronix International Co., Ltd. Semiconductor device having gate structures and manufacturing method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1398002A (zh) * 1993-08-19 2003-02-19 株式会社日立制作所 半导体元件和半导体存储器
CN1464563A (zh) * 2002-06-28 2003-12-31 中国科学院物理研究所 复合量子点器件及制备方法
CN1516198A (zh) * 2003-01-02 2004-07-28 �����ɷ� 局部俘获式非易失性存储器的数据保留
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
JP2010199409A (ja) * 2009-02-26 2010-09-09 Panasonic Corp 電界効果トランジスタ
CN103038869A (zh) * 2010-07-30 2013-04-10 松下电器产业株式会社 场效应晶体管
JP2012248753A (ja) * 2011-05-30 2012-12-13 Panasonic Corp スイッチ装置
JP2013015416A (ja) * 2011-07-04 2013-01-24 Panasonic Corp 半導体素子の検査方法及び半導体検査装置
JP2014029908A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置および半導体装置の製造方法
CN103474369A (zh) * 2013-08-21 2013-12-25 北京大学 一种提取半导体器件栅介质层陷阱时间常数的方法
JP2016057091A (ja) * 2014-09-05 2016-04-21 株式会社東芝 半導体検査装置
JP2017143231A (ja) * 2016-02-12 2017-08-17 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
EP3674723A4 (en) 2021-10-13
TW201920972A (zh) 2019-06-01
WO2019039256A1 (ja) 2019-02-28
JP2019039785A (ja) 2019-03-14
EP3674723A1 (en) 2020-07-01
JP2022145705A (ja) 2022-10-04
US20200203493A1 (en) 2020-06-25
JP7108386B2 (ja) 2022-07-28
CN111051903B (zh) 2022-08-30
JP7406596B2 (ja) 2023-12-27
US11652150B2 (en) 2023-05-16
TWI794270B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
JP7406596B2 (ja) 半導体素子
Meneghesso et al. Degradation of AlGaN/GaN HEMT devices: Role of reverse-bias and hot electron stress
US11114296B2 (en) Semiconductor wafer, electronic device, method of performing inspection on semiconductor wafer, and method of manufacturing electronic device
Stoffels et al. The physical mechanism of dispersion caused by AlGaN/GaN buffers on Si and optimization for low dispersion
EP2995965A1 (en) Semiconductor inspection apparatus
DE102016216005A1 (de) Verfahren zum Bewerten einer Halbleitervorrichtung und Gerät zum Bewerten einer Halbleitervorrichtung
Modolo et al. Understanding the effects of off-state and hard-switching stress in gallium nitride-based power transistors
JP2010199409A (ja) 電界効果トランジスタ
Meneghini et al. Impact of hot electrons on the reliability of AlGaN/GaN high electron mobility transistors
Vandendaele et al. A novel insight of pBTI degradation in GaN-on-Si E-mode MOSc-HEMT
JP6397266B2 (ja) 半導体トランジスタのテスト方法
TWI293790B (en) Method and device for determining backgate characteristics
Zanoni et al. Reliability of Gallium Nitride microwave transistors
Meneghesso et al. Hot-electron-stress degradation in unpassivated GaN/AlGaN/GaN HEMTs on SiC
Ghizzo et al. Preconditioning of p-GaN power HEMT for reproducible Vth measurements
JP2023052789A (ja) 半導体素子
Zanoni et al. Hot electrons and time-to-breakdown induced degradation in AlGaN/GaN HEMTs
Dang et al. Long time-constant trap effects in nitride heterostructure field effect transistors
Shi et al. Variation of dominant degradation mechanism in AlGaN barrier layer with different voltage stress on the gate of AlGaN/GaN high electron mobility transistors
Iucolano et al. Influence of properties of Si 3 N 4 passivation layer on the electrical characteristics of Normally-off AlGaN/GaN HEMT
Simin et al. Stable 20 W/mm AlGaN-GaN MOSHFET
Albany et al. An advanced ageing methodology for robustness assessment of normally-off AlGaN/GaN HEMT
Zanoni et al. Long-term stability of gallium nitride high electron mobility transistors: A reliability physics approach
Faquir Analysis of the physical mechanisms limiting performance and reliability of GaN based HEMTs
Choi et al. Bias-stress-induced trapping effect of high-voltage field-plated AlGaN/GaN-on-Si heterostructure FETs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20220830

CF01 Termination of patent right due to non-payment of annual fee