CN1516198A - 局部俘获式非易失性存储器的数据保留 - Google Patents
局部俘获式非易失性存储器的数据保留 Download PDFInfo
- Publication number
- CN1516198A CN1516198A CNA2003101045868A CN200310104586A CN1516198A CN 1516198 A CN1516198 A CN 1516198A CN A2003101045868 A CNA2003101045868 A CN A2003101045868A CN 200310104586 A CN200310104586 A CN 200310104586A CN 1516198 A CN1516198 A CN 1516198A
- Authority
- CN
- China
- Prior art keywords
- electric charge
- capture layer
- grid
- captured
- insulation course
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000005684 electric field Effects 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 230000009467 reduction Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 230000005516 deep trap Effects 0.000 abstract description 10
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000004888 barrier function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004321 preservation Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010010774 Constipation Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明有利地提供一种用于最佳地将数据保留在俘获式非易失性存储单元的装置及方法。本发明的一优选实施例提供一俘获式非易失性存储单元，其包括有一半导体衬底(该半导体衬底进一步包括一源极、一与源极相隔的漏极及一形成于源极与漏极之间的沟道区域)、一覆盖沟道区域的第一绝缘层、一覆盖第一绝缘层并且利用电荷注入将电子电荷俘获至其中的不导电的电荷俘获层、一覆盖俘获层的第二绝缘层，以及一覆盖第二绝缘层的栅极。在电荷被俘获至俘获层之后，一些被俘获的电荷利用电场增强电子释放技术而被释放。在俘获层内的电荷被重复地俘获及释放浅陷阱，直到俘获层内储存一所需数量的深陷阱为止。
Description
【技术领域】
本发明涉及半导体存储装置，特别是涉及用于局部俘获式(trapping)非易失性存储器的数据保留。
【背景技术】
用于信息的非易失性存储的存储装置广泛应用于此项技术之中。示例的非易失性半导体存储装置包括只读存储器(ROM)、可编程只读存储器(PROM)、可擦除且可编程只读存储器(EPROM)、可电擦除且可编程只读存储器(EEPROM)以及闪速(Flash)EEPROM。
闪速EEPROM与EEPROM的相似处在于，存储单元(MemoryCell)可以被编程(亦即被写入)及被电擦除，但是前者更具有立即擦除所有存储单元的额外能力。EEPROM半导体存储器的广泛使用已促使许多研究集中在发展具有最佳性能特征(例如更短的写入时间、使用更低电压于写入及读取、更长的数据保留时间、更短的擦除时间以及更小的实体尺寸)的EEPROM存储单元。
非易失性存储单元的程序写入包含将电子电荷俘获至其中的一电荷俘获层(Charge Trapping Layer)中。该俘获层通常处于一种不带电状态。当没有电荷储存于该俘获层中时，能障(Energy Barrier)便处于一低状态。在对非易失性存储单元进行写入时，电子被注入俘获层中，因而提升了俘获层的能障。随着非易失性存储单元被重复地操作若干周期，能障将受到损害。在俘获层的浅陷阱(Shallow Traps)中的一些被俘获到的储存电子将会经由破损点逃逸，因而造成数据流失及保存失败。这种不利的影响为现有技术中非易失性存储装置设计与实现方面的重大缺陷。此外，现有技术中的非易失性存储器结构需要有一特别限制的尺寸，这会妨碍用于减少尺寸及缩减成本的工程努力。
因此，在此项技术中需要有一种具有最佳二位单元结构的非易失性存储器装置，尤其是一种至少能够克服前述此项技术中非易失性存储器装置的缺点的非易失性存储器装置及相关方法。特别是，在此项技术中需要一种有利地防止数据在其俘获层中流失的最佳设计的非易失性存储器装置及用于该装置的方法。
【发明内容】
本发明有利地提供一种用于最佳地将数据保留在俘获式非易失性存储单元的装置及方法。本发明的一优选实施例提供一俘获式非易失性存储单元，其包括有一半导体衬底(该半导体衬底进一步包括一源极、一与源极相隔的漏极及一形成于源极与漏极之间的沟道区域)、一覆盖沟道区域的第一绝缘层、一覆盖第一绝缘层并利用电荷注入将电子电荷俘获于其中的不导电的电荷俘获层、一覆盖俘获层的第二绝缘层，以及一覆盖第二绝缘层的栅极。在电荷被俘获至俘获层之后，一些被俘获到的电荷利用电场增强电子释放技术而被释放(detrap)。在俘获层内的电荷被重复地俘获及释放浅陷阱(shallow trap)，直到俘获层内储存了一所需数量的深陷阱(deeptrap)为止。
本发明的另一优选实施例提供一种用于俘获式非易失性存储单元的数据保留方法，该方法包括下列步骤：形成一半导体衬底，在该半导体衬底中形成一源极，在该半导体衬底中形成一与源极相隔的漏极，在该半导体衬底中形成一介于源极与漏极之间的沟道区域，形成一覆盖沟道区域的第一绝缘层，形成一覆盖第一绝缘层的不导电的电荷俘获层，形成一覆盖俘获层的第二绝缘层，以及形成一覆盖第二绝缘层的栅极。根据此优选实施例的方法进一步包括下列步骤：利用电荷注入将电荷俘获至俘获层中，以及利用电场增强电子释放技术来释放一些被俘获的电荷。进一步，根据本发明的该方法的此特别实施例，位于俘获层内的电荷被重复地俘获及释放浅陷阱，直到俘获层内储存了一所需数量的深陷阱为止。
【附图说明】
本发明的优选及其它实施例将在下文中参照附图(未依比例绘制)而作更详细的说明，其中：
图1及2为分别说明根据本发明一实施例的非易失性存储单元的源极位和漏极位进行写入的示例性操作的示意图；
图3为说明根据本发明一实施例的FN释放程序的示例性操作的示意图，其中向非易失性存储单元的栅极施加一负电压；
图4A至4I为分别说明根据本发明的非易失性存储器的重复写入和释放的操作状态的示意图；
图5为说明根据本发明重复并成和释放一非易失性存储单元方法的优选实施例的流程图；
图6为说明在若干条件下操作根据本发明一优选实施例的非易失性存储单元的阈值电压及写入时间的经验结果的图表；以及
图7为说明根据本发明一实施例的释放程序的示例性操作的示意图。
【具体实施方式】
下面将结合附图说明本发明的细节。本领域的技术人员应当了解的是，以下描述内容包含本发明的示例性描述。在本发明的范围与精神内的修改及变型据此为本发明的范畴所涵盖，且本发明的范畴由随附的权利要求及其均等物所界定。
在下文中，将说明一种用于局部俘获式非易失性存储器的新的写入方法。该写入程序通过利用热电子注入及随后利用施加栅极至源极/漏极/衬底偏压的弗勒诺德汉(Fowler-Nordheim；FN)释放程序进行操作。这些写入及释放程序重复进行至一经由写入检验(Programming Verification)步骤所确认的所需阈值电压。
在此描述从漏极位来对闪速存储单元的操作情形，在下文中将会作更详细的说明。图1为说明根据本发明对漏极位进行写入的示例性操作的示意图。本发明有利地提供一种用于最佳地将数据保留在俘获式非易失性存储单元的装置及方法。本发明的一优选实施例提供一俘获式非易失性存储单元，其包括有一半导体衬底(该衬底进一步包括一源极100、一与源极相隔的漏极101，以及一形成于源极100与漏极101之间的沟道区域106)、一覆盖沟道区域106的第一绝缘层103、一覆盖第一绝缘层103并利用电荷注入将电子电荷俘获在其中的不导电的电荷俘获层104、一覆盖俘获层104的第二绝缘层105，以及一覆盖第二绝缘层105的栅极102。在电荷被俘获至俘获层104之后，一些被俘获到的电荷利用电场增强电子释放技术而被释放。在俘获层内的电荷被重复地俘获及释放浅陷阱，直到俘获层内储存了所需数量的深陷阱为止。根据此优选实施例的非易失性存储单元通常为一种N沟道金属氧化物半导体场效晶体管(MOSFET)结构。进一步，根据此优选实施例，该包括有源极100、漏极101与沟道区域106的衬底为一种具有两个埋入的N+结(BuriedN+Junction)，即源极100和漏极101的p型半导体衬底。此外，绝缘层103和105通常为氧化硅层。再者，俘获层104通常为氮化物层，而栅极102由导电材料所构成。根据另一实施例，俘获层内的电荷被重复地俘获及释放浅陷阱，直到俘获层内储存了所需数量的深陷阱为止。
为了对本发明的非易失性存储单元进行编程或写入，在漏极101与栅极102之间形成一电压差，而源极100被接地。举例而言，栅极102施加一个10伏特(V)的电压，而漏极101施加一个5V的电压。这些电压产生一个沿着沟道的长度方向从源极100到漏极101的垂直且横向的电场。该电场致使电子离开源极100，并且加速朝向漏极101移动。电子在其沿着沟道长度移动时获得能量。当电子获得足够的能量时，其能够跳过氧化硅层103的势垒(potentialbarrier)而进入到俘获层104中，并在俘获层104中被俘获。此种情形最可能发生在漏极101后面的栅极区域，因为其邻近于漏极，电子可获得最多能量。这些加速移动的电子称为热电子(HotElectrons)。一旦热电子被注入至氮化物层内，其便会被俘获并且保持储存于其中。因为氮化物层的低传导性以及存在侧向电场，所以俘获到的电子无法通过氮化物层扩散。因此，所俘获到的电荷保持在一通常接近于漏极的局部俘获区域中。此外，图2为一说明根据本发明对源极位进行写入的示例性操作的示意图。除了施加于源极100和漏极101的电压被互换以产生不同效果之外，源极位的写入大致与漏极位的写入相似。
图3图示说明根据本发明一实施例的弗勒诺德汉(Fowler-Nordheim；FN)方法的示例性释放操作，其中氮化物层中的俘获到的电子从俘获层中被释放至半导体衬底中。根据本发明的非易失性存储单元利用通过栅极至漏极/源极/衬底偏压的弗勒诺德汉隧穿来加以释放。电压被施加至源极100、漏极101、衬底以及栅极102。举例而言，栅极施加一个-10V的电压，而漏极101、衬底及源极100施加0V的电压。这些电压产生一个沿着沟道区域106到栅极102的垂直电场。此电场会导致电子被抽移出俘获层，并接着朝向沟道区域隧穿。电子能够隧穿通过氧化硅层103的势垒而注入沟道区域106内。
参照图1、2及3，本发明的一优选实施例据此提供一种用于俘获式非易失性存储单元的数据保留方法，该方法包括下列步骤：形成一半导体衬底，在半导体衬底中形成一源极，在半导体衬底中形成一与源极相隔的漏极，在半导体衬底中形成一介于源极与漏极之间的沟道区域，形成一覆盖沟道区域的第一绝缘层，形成一覆盖第一绝缘层的不导电的电荷俘获层，形成一覆盖俘获层的第二绝缘层，以及形成一覆盖第二绝缘层的栅极。根据此优选实施例的方法进一步包括下列步骤：利用电荷注入俘获电荷至俘获层中，以及利用电场增强电子释放技术来释放一些被俘获的电荷。进一步，根据本发明该方法的特别实施例，位于俘获层内的电荷被重复地俘获及释放浅陷阱，直到俘获层内储存了一所需数量的深陷阱为止。
图4A至4I显示本发明的重复写入及释放的情形。在图4A至4I中，侧边1显示绝缘层103的能障高度，而侧边2说明俘获层的能障高度。图中说明了在进行写入时，能障随着电子的注入而降低。当电子被注入至俘获层内时，其被俘获于陷阱(包括浅陷阱及深陷阱)中。浅陷阱定义为：在此种陷阱中所俘获到的电子能够通过施加电场或高温而容易地逃逸。深陷阱定义为：在此种陷阱中所俘获到的电子无法通过施加电场或高温而容易地逃逸。浅陷阱中所俘获到的电子能够容易地逃逸从而导致数据流失及保存问题。请参照图4B，随着应用一个FN释放程序，能障便开始改变，而且在浅陷阱中所俘获到的电子从俘获层逃逸到沟道区域106，如图4C所示。重复此程序，写入、释放、写入，等等，直到阈值电压达到一所需值为止，如图4A至4I所示。详细的情形将在下文中描述，在图4C中显示俘获层内的电子少于图4B俘获层内的电子。在图4D中，写入程序被再次执行，使得沟道热电子被注入至俘获层中以进一步增加俘获层中所俘获到的电子，但仍有一些电子被浅陷阱所俘获。因此，在图4E中执行一个FN释放程序以将俘获层的浅陷阱所俘获到的电子释放。同样的程序被重复地执行，直到阈值电压超过一可接受值为止，如图4F至4I所示。当写入操作完成且俘获层内俘获到的电子达到所需数目时，剩下的电子几乎都被俘获于深陷阱中，而浅陷阱中的电子经由先前的释放步骤被抽移出。这些剩下电子无法轻易地逃逸且稳定地储存在俘获层内，因而不会造成日后数据流失及保存问题。
图5显示本发明的流程图，其中步骤501为写入操作开始。接着，程序进入到步骤502，其中执行一电荷注入(例如沟道热电子注入)以对俘获层进行写入。然后，在步骤503执行一释放程序。即，利用FN释放程序将浅电子抽出俘获层。随后，程序进入到步骤504以检验俘获层的状态。如果检验没有通过，程序便返回至电子注入步骤502。如果检验通过，写入操作便结束(步骤505)。
电子注入及释放步骤之后的检验步骤作为判断之用，使得存储单元被写入至所需级别(level)。此检验步骤的执行通过施加一栅极偏压、一漏极偏压、一源极偏压及一衬底偏压来产生一沟道电流而执行。沟道电流的级别用来判断俘获层内的电荷是否达到所需数量。如果检验不通过，程序便返回到电子注入步骤。如果检验通过，则程序操作结束。请参照图6，图6显示阈值电压与写入时间之间的关系。阈值电压由上述的沟道电流所定义，其深受俘获层的电压所影响。如果俘获层容纳有许多电子，沟道电流将减小而阈值电压将会增加。图6说明了六种条件。其中一个为用于新的(fresh)非易失性存储器，即为新制造出来的。在测试新的非易失性存储器的条件下，有两种测试情形：一种是写入方式为通过沟道热电子注入而没有释放程序(空心代表：CHE)，另一种是写入方式为通过沟道热电子注入且进行FN释放(实心代表：CHE+FN)。其它情形为P/E＝10K及P/E＝100K，其中P代表写入操作而E代表擦除操作。在每一种情形中，空心的CHE及实心的CHE+FN程序皆被执行。该图说明针对每一种情况，本发明能够在可接受的时间间隔下达成所需的阈值电压。
此外，电压可被用于根据本发明的非易失性存储单元的写入操作，其利用栅极至漏极/源极/衬底的正偏压。图7说明根据本发明的另一个示例性释放操作，其中电子利用FN(Fowler-Nordheim)释放方法而从俘获层中被释放至栅极处。电压相应地被施加至源极100、漏极101、衬底以及栅极102。举例而言，栅极施加有一个10V的电压，而漏极101、衬底及源极100则施加0V的电压。这些电压产生一个沿着栅极102至氮化物层104的长度方向的垂直电场。此电场导致电子被抽离俘获层104，并接着朝向栅极102隧穿。
同样地，本发明的重复写入和释放情况被执行。在进行写入时，能障随着电子的注入而降低。然而，在浅陷阱中所俘获到的电子能够容易地逃逸而造成数据流失与保存问题。通过应用一FN释放程序，能障开始改变，而且在浅陷阱中所俘获到的电子将从俘获层逃逸到栅极102。重复此程序，写入、释放、写入，等等，直到阈值电压达到一所需值为止。相同的程序重复地执行，直到阈值电压超过一可接受值为止。
上述例子为根据漏极位的写入所作的描述，然而相同的程序可应用于源极位写入的情形。其步骤与以上所述的步骤完全相同，因而本文中不再描述细节部分。
虽然本发明已参照优选实施例来作描述，然而应该了解的是，本发明并不局限于其中描述的细节内容。替换方式及变型已于先前描述中所建议，而且本领域的技术人员将会想到其它替换方式及变型。特别是，根据本发明的方法的过程步骤，将包括那些具有实质上相同于本发明的方法的过程步骤，以达成实质上相同结果的方法。因此，所有此类替换方式及变型确定为落在本发明于随附的权利要求书及其均等物所界定的范畴之内。
Claims (20)
1.一种俘获式非易失性存储单元，包括：
一半导体衬底，该半导体衬底进一步包括一源极、一与该源极相隔的漏极，及一形成在该源极与该漏极之间的沟道区域；
一覆盖该沟道区域的第一绝缘层；
一覆盖该第一绝缘层并且利用电荷注入将电荷俘获于其中的不导电的电荷俘获层；
一覆盖该俘获层的第二绝缘层；以及
一覆盖该第二绝缘层的栅极，
其中，所述被俘获到的电荷中的一些利用电场增强电子释放技术而被释放。
2.如权利要求1所述的非易失性存储单元，其中在所述俘获层内的所述电荷被重复地俘获及释放。
3.如权利要求1所述的非易失性存储单元，其中在所述俘获层内的所述电荷被重复地俘获及释放，直到所述俘获层内储存了所需数量的所述被俘获到的电荷为止。
4.如权利要求1所述的非易失性存储单元，其中所述电荷中的一些利用弗勒诺德汉(FN)隧穿而被释放。
5.如权利要求1所述的非易失性存储单元，其中相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一电压差，并相对于两者中另一个，向所述源极或所述漏极其中的一个施加一电压差；
其中沿着所述沟道区域产生一具有多个电荷的垂直且横向的电场；以及
其中所述电荷在所述俘获层内被俘获。
6.如权利要求1所述的非易失性存储单元，其中相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一负电压差；
其中沿着所述沟道区域至所述栅极产生一垂直电场；
其中所述被俘获到的电荷中的一些被抽移出所述俘获层；以及
其中所述被抽移出的电荷隧穿通过所述第一绝缘层并且进入所述沟道区域。
7.如权利要求1所述的非易失性存储单元，其中相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一正电压差；
其中沿着所述栅极至所述沟道区域产生一垂直电场；
其中所述被俘获到的电荷中的一些被抽移出所述俘获层；以及
其中所述被抽移出的电荷隧穿通过所述第二绝缘层并且进入所述栅极。
8.如权利要求1所述的非易失性存储单元，其中所述俘获层为氮化物层。
9.如权利要求1所述的非易失性存储单元，其中所述第一及第二绝缘层为氧化硅层。
10.如权利要求1所述的非易失性存储单元，其中所述栅极由导电材料所制成。
11.一种用于一俘获式非易失性存储单元的方法，该方法包括下列步骤：
(a)提供一半导体衬底；
(b)在所述衬底中形成一源极及一与该源极相隔的漏极，在所述源极与所述漏极之间形成一沟道区域；
(c)形成一覆盖所述沟道区域的第一绝缘层；
(d)形成一覆盖所述第一绝缘层的不导电的电荷俘获层；
(e)形成一覆盖所述俘获层的第二绝缘层；
(f)形成一覆盖所述第二绝缘层的栅极；
(g)利用电荷注入在所述俘获层内俘获电荷；以及
(h)利用电场增强电子释放技术来释放所述被俘获到的电荷中的一些。
12.如权利要求11所述的方法，进一步包括重复步骤(g)及(h)的步骤。
13.如权利要求11所述的方法，进一步包括重复步骤(g)及(h)的步骤，直到所述俘获层内储存了一所需数量的所述被俘获到的电荷为止。
14.如权利要求11所述的方法，其中在步骤(h)中的所述释放是利用弗勒诺德汉(FN)隧穿来执行。
15.如权利要求11所述的方法，进一步包括下列步骤：
相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一电压差，并相对于两者中另一个，向所述源极或所述漏极其中的一个施加一电压差；
产生一具有多个电荷的沿着所述沟道区域的垂直且横向的电场；以及
其中所述电荷被俘获于所述俘获层内。
16.如权利要求11所述的方法，进一步包括下列步骤：
相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一负电压差；
产生一沿着所述沟道区域至所述栅极的垂直电场；以及
从所述俘获层抽移出所述被俘获到的电荷中的一些；
其中所述被抽移出的电荷隧穿通过所述第一绝缘层并且进入所述沟道区域。
17.如权利要求11所述的方法，还包括下列步骤：
相对于由所述源极和所述漏极组成的组中所选出的一个，向所述栅极施加一正电压差；
产生一沿着所述栅极至所述沟道区域的垂直电场；以及
从所述俘获层抽移出所述被俘获到的电荷中的一些；
其中所述被抽移出的电荷隧穿通过所述第二绝缘层并且进入所述栅极。
18.如权利要求11所述的方法，其中所述俘获层为氮化物层。
19.如权利要求11项所述的方法，其中所述第一及第二绝缘层为氧化硅层。
20.如权利要求11项所述的方法，其中所述栅极由导电材料所构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/336,505 US20040130942A1 (en) | 2003-01-02 | 2003-01-02 | Data retention for a localized trapping non-volatile memory |
| US10/336,505 | 2003-01-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1516198A true CN1516198A (zh) | 2004-07-28 |
| CN1333407C CN1333407C (zh) | 2007-08-22 |
Family
ID=32681027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101045868A Expired - Fee Related CN1333407C (zh) | 2003-01-02 | 2003-11-04 | 局部俘获式非易失性存储器的数据保留 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040130942A1 (zh) |
| CN (1) | CN1333407C (zh) |
| TW (1) | TWI222737B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388252B (zh) * | 2007-09-11 | 2013-04-17 | 三星电子株式会社 | 编程非易失性存储装置的方法 |
| CN111051903A (zh) * | 2017-08-24 | 2020-04-21 | 住友化学株式会社 | 电荷俘获评价方法以及半导体元件 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209389B2 (en) * | 2004-02-03 | 2007-04-24 | Macronix International Co., Ltd. | Trap read only non-volatile memory (TROM) |
| EP1833058B1 (en) * | 2006-03-10 | 2010-08-11 | STMicroelectronics Srl | Method for programming/erasing a non volatile memory cell device, in particular for flash type memories |
| US7590600B2 (en) * | 2006-03-28 | 2009-09-15 | Microsoft Corporation | Self-contained rights management for non-volatile memory |
| US7916544B2 (en) * | 2008-01-25 | 2011-03-29 | Micron Technology, Inc. | Random telegraph signal noise reduction scheme for semiconductor memories |
| KR101666942B1 (ko) | 2010-08-18 | 2016-10-18 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법과, 상기 방법을 수행할 수 있는 장치들 |
| US8750040B2 (en) | 2011-01-21 | 2014-06-10 | Micron Technology, Inc. | Memory devices having source lines directly coupled to body regions and methods |
| KR20120121170A (ko) * | 2011-04-26 | 2012-11-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
| KR20150015578A (ko) * | 2013-07-30 | 2015-02-11 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644533A (en) * | 1992-11-02 | 1997-07-01 | Nvx Corporation | Flash memory system, and methods of constructing and utilizing same |
| JP3613594B2 (ja) * | 1993-08-19 | 2005-01-26 | 株式会社ルネサステクノロジ | 半導体素子およびこれを用いた半導体記憶装置 |
| US5467308A (en) * | 1994-04-05 | 1995-11-14 | Motorola Inc. | Cross-point eeprom memory array |
| US6212103B1 (en) * | 1999-07-28 | 2001-04-03 | Xilinx, Inc. | Method for operating flash memory |
| JP4002712B2 (ja) * | 2000-05-15 | 2007-11-07 | スパンション エルエルシー | 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法 |
| US6925007B2 (en) * | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| CN1287447C (zh) * | 2001-11-28 | 2006-11-29 | 旺宏电子股份有限公司 | 非易失性存储器的制造方法 |
| JP4156248B2 (ja) * | 2002-02-18 | 2008-09-24 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US6567304B1 (en) * | 2002-05-09 | 2003-05-20 | Matrix Semiconductor, Inc | Memory device and method for reliably reading multi-bit data from a write-many memory cell |
| US6744675B1 (en) * | 2002-11-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Program algorithm including soft erase for SONOS memory device |
-
2003
- 2003-01-02 US US10/336,505 patent/US20040130942A1/en not_active Abandoned
- 2003-08-01 TW TW092121233A patent/TWI222737B/zh not_active IP Right Cessation
- 2003-11-04 CN CNB2003101045868A patent/CN1333407C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388252B (zh) * | 2007-09-11 | 2013-04-17 | 三星电子株式会社 | 编程非易失性存储装置的方法 |
| CN111051903A (zh) * | 2017-08-24 | 2020-04-21 | 住友化学株式会社 | 电荷俘获评价方法以及半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200412662A (en) | 2004-07-16 |
| TWI222737B (en) | 2004-10-21 |
| US20040130942A1 (en) | 2004-07-08 |
| CN1333407C (zh) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100447987C (zh) | 非易失存储器的具有最佳数据保留的擦除方法及器件 | |
| CN1208828C (zh) | 非易失存储单元的擦除方法 | |
| CN101295545B (zh) | 用以操作双边偏压与非存储器阵列的方法 | |
| CN101243554A (zh) | 使用高k电介质中的空穴捕集的存储器 | |
| CN101558450B (zh) | 用于对非易失性存储器单元进行低电压编程的方法及系统 | |
| CN1647213A (zh) | 动态参考编程的算法 | |
| KR19980080360A (ko) | 비휘발성 반도체 기억 장치의 소거 방법 | |
| CN1333407C (zh) | 局部俘获式非易失性存储器的数据保留 | |
| US6122201A (en) | Clipped sine wave channel erase method to reduce oxide trapping charge generation rate of flash EEPROM | |
| US5862078A (en) | Mixed mode erase method to improve flash eeprom write/erase threshold closure | |
| CN1574098A (zh) | 非易失性存储器的存储单元的过擦除保护 | |
| US6473342B2 (en) | Methods of operating split-gate type non-volatile memory cells | |
| US5726933A (en) | Clipped sine shaped waveform to reduce the cycling-induced electron trapping in the tunneling oxide of flash EEPROM | |
| JP2005203739A (ja) | 不揮発性メモリーセルと動作方法 | |
| US7031196B2 (en) | Nonvolatile semiconductor memory and operating method of the memory | |
| CN101013703B (zh) | 一种用于辅助电荷存储器器件的阵列结构 | |
| US6049484A (en) | Erase method to improve flash EEPROM endurance by combining high voltage source erase and negative gate erase | |
| US5903499A (en) | Method to erase a flash EEPROM using negative gate source erase followed by a high negative gate erase | |
| CN1208829C (zh) | 非易失存储单元的读取方法 | |
| CN1324691C (zh) | P型信道氮化硅只读存储器的擦除方法 | |
| US7345925B2 (en) | Soft erasing methods for nonvolatile memory cells | |
| JP5162075B2 (ja) | 不揮発性半導体メモリ及びその動作方法 | |
| CN1612350A (zh) | 适用于快闪的字节操作的非易失存储技术 | |
| CN100423213C (zh) | 非易失性存储器的操作方法 | |
| KR100509199B1 (ko) | 플래쉬 메모리 셀의 프로그램 및 소거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070822 Termination date: 20191104 |