JP6606847B2 - 炭化ケイ素半導体装置及びその処理方法 - Google Patents
炭化ケイ素半導体装置及びその処理方法 Download PDFInfo
- Publication number
- JP6606847B2 JP6606847B2 JP2015075456A JP2015075456A JP6606847B2 JP 6606847 B2 JP6606847 B2 JP 6606847B2 JP 2015075456 A JP2015075456 A JP 2015075456A JP 2015075456 A JP2015075456 A JP 2015075456A JP 6606847 B2 JP6606847 B2 JP 6606847B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- silicon carbide
- carbide semiconductor
- semiconductor device
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 92
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 92
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000010893 electron trap Methods 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 30
- 230000008859 change Effects 0.000 description 9
- 238000005452 bending Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Description
この発明は、炭化ケイ素半導体装置及びその処理方法に関する。
炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンドなどのワイドバンドギャップ半導体は、その高い絶縁破壊電界や高い熱伝導率などの優れた特性により、パワーデバイスへの応用が期待されている。特にＳｉＣは、シリコン（Ｓｉ）と同様に熱酸化により酸化膜を形成することができるため、注目されている。
図９は、従来の炭化ケイ素半導体装置の要部を示す断面図である。図９に示すＳｉＣ縦型パワーＭＯＳＦＥＴ（金属−酸化膜−半導体電界効果トランジスタ）において、ソース電極９に対してゲート電極８にしきい値以上の電圧が印加されると、ゲート電極８の直下のｐチャネル領域３の表面に反転層が形成される。その際、ソース電極９に対してドレイン電極１０に正の電圧が印加されると、ソース電極９からｎ+ソース領域５、ｐチャネル領域３の表面反転層、低濃度ｎ型ドリフト領域２及び高濃度ｎ型半導体基板１を介してドレイン電極１０に至る電子の経路ができる。そのため、ドレイン電極１０からソース電極９へ電流が流れる。
一方、ソース電極９に対してゲート電極８にしきい値未満の電圧が印加されると、ゲート電極８の直下のｐチャネル領域３の表面反転層が消滅するため、電流は流れない。このような基本的な動作は、Ｓｉを用いたＭＯＳＦＥＴと同様であるが、ワイドバンドギャップ半導体では、絶縁破壊電界がＳｉに比較して高い。例えば、４Ｈ−ＳｉＣ、ＧａＮ及びダイヤモンドの絶縁破壊電界は、それぞれＳｉの約１０倍、約１１倍及び約１９倍である。そのため、炭化ケイ素半導体装置では、低濃度ｎ型ドリフト領域２の不純物濃度を高くして厚さを薄くすることが可能となり、高い耐圧で低いオン抵抗を実現することが可能となる。
ところで、従来、炭化ケイ素の表面に酸化ケイ素膜を積層し、その上に酸化アルミニウム膜を積層した炭化ケイ素半導体装置がある（例えば、特許文献１〜４参照。）。
しかしながら、従来の炭化ケイ素半導体装置では、同じ耐圧のＳｉデバイスに対してドリフト層の濃度を高くすることができるというメリットを生かそうとすると、ゲート−ドレイン間の容量が大きくなるため、ドレイン電圧のｄＶ／ｄｔによってゲート−ドレイン間容量を介して電流が流れる。この電流によるゲートインピーダンスの電圧降下によってゲート電圧が上昇するため、オフ状態であるにもかかわらず、オン状態となる誤オンという現象が発生しやすいという問題点がある。
誤オンを防止するには、ゲートに負バイアスを印加することが有効である。しかし、その場合には、負バイアス電源が必要となるため、制御回路のコストが上昇するという新たな問題が生じる。また、ゲートに負バイアスを印加する場合、炭化ケイ素半導体を含む従来のワイドバンドギャップ半導体ＭＯＳＦＥＴでは、ＮＢＴＩ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）によりしきい値が変動するなどの不具合が発生する。
一方、ゲートに負バイアスを印加しないで誤オンを防止するには、しきい値を高くすることが有効である。Ｓｉデバイスでは、チャネル領域の濃度を上げることによってしきい値を上昇させることができる。それに対して、ＳｉＣ素子では、バルクの移動度に対してＭＯＳＦＥＴのチャネル移動度が非常に低いため、１２００Ｖ以上の高耐圧素子においてもチャネル抵抗がオン抵抗に与える影響が大きい。それに加えて、チャネル領域の濃度を高くすると、さらにチャネル移動度が低下するため、炭化ケイ素半導体装置の低オン抵抗というメリットが低下してしまう。また、チャネル領域を高濃度化すると、半導体側の空乏層容量が大きくなる。それによって、印加したゲート電圧に対する酸化膜に印加される電圧分担が大きくなるため、ゲインの低下を招き、二重に特性の悪化を引き起こすという問題点がある。
また、ゲート酸化膜の厚さを増加させることによってもしきい値を高くすることができる。しかし、その場合も、酸化膜に印加される電圧分担が大きくなるため、チャネルモビリティが低下しなくてもゲインが低下してしまう。図１０に、ゲートしきい値電圧を増加させた場合の特性変化の様子を模式的に示す。
図１０は、ゲートしきい値電圧を増加させた場合の特性変化を説明する模式図である。同図（ａ）、（ｂ）及び（ｃ）ともに、縦軸はＬｏｇＩｄ（Ｉｄはドレイン電流）、横軸はゲート電圧Ｖｇである。図１０（ａ）の特性図１０１は、チャネル領域の高濃度化によってゲートしきい値電圧を増加させた場合である。元の特性１０２は、チャネル領域の高濃度化によって特性１０３のように変化する。図１０（ｂ）の特性図１１１は、ゲート酸化膜を厚くすることによってゲートしきい値電圧を増加させた場合である。元の特性１１２は、ゲート酸化膜を厚くすることによって特性１１３のように変化する。チャネル領域を高濃度化する場合も、ゲート酸化膜を厚くする場合も、ゲート電圧Ｖｇの変化に対するドレイン電流の変化（相互コンダクタンス）、すなわちゲインが低下してしまう。
図１０（ｃ）の特性図１２１は、ゲインを低下させずにゲートしきい値電圧を増加させた場合である。ゲインを低下させずにゲートしきい値電圧を増加させると、元の特性１２２とゲートしきい値電圧を増加させた特性１２３とで、ゲート電圧Ｖｇの変化に対するドレイン電流の変化が同じになる。このような特性が望ましい。
この発明は、上述した従来技術による問題点を解消するため、ゲインを低下させずにゲートしきい値電圧を増加させることができる炭化ケイ素半導体装置及びその処理方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる炭化ケイ素半導体装置は、炭化ケイ素半導体のおもて面に接する第１の絶縁層と、前記第１の絶縁層の表面に接し、かつ前記第１の絶縁層よりもバンドギャップが小さく、かつバルク内に電子トラップを有する第２の絶縁層と、前記第２の絶縁層の表面に接するゲート電極と、前記炭化ケイ素半導体のおもて面に接するソース電極と、前記炭化ケイ素半導体の裏面に接するドレイン電極と、を備え、前記第１の絶縁層は酸化ケイ素でできており、前記第２の絶縁層は酸化アルミニウムでできており、ゲートバイアスをゼロにした状態で前記電子トラップに電子が捕獲されていることを特徴とする。
この発明によれば、電子トラップに捕獲されている電子の電荷の影響によって炭化ケイ素半導体のバンドの曲がりが小さくなるため、チャネル領域を高濃度化しなくても、またゲート酸化膜を厚くしなくても、ゲートしきい値電圧が上昇する。
この発明によれば、第１の絶縁層を酸化珪素とすることによりＳｉＣを熱酸化または堆積酸化珪素のＰＯＡ（Ｐｏｓｔ Ｏｘｉｄａｔｉｏｎ Ａｎｎｅａｌｉｎｇ）により比較的安定なＳｉＣ−酸化膜界面を形成することが可能になると共に第２の絶縁層を酸化アルミニウムとすることにより、電子トラップ準位が深いため高温での電子トラップからの電子の放出を抑制することができる。
また、この発明にかかる炭化ケイ素半導体装置は、上述した発明において、前記電子トラップに捕獲される電子の数が２×１０12ｃｍ-2以上２×１０13ｃｍ-2以下であることを特徴とする。
この発明によれば、ゲートしきい値電圧を増加させるのに十分な数の電子が電子トラップに捕獲されているため、ゲートしきい値電圧を増加させることができる。
また、この発明にかかる炭化ケイ素半導体装置の処理方法は、炭化ケイ素半導体のおもて面に接する第１の絶縁層と、前記第１の絶縁層の表面に接し、かつ前記第１の絶縁層よりもバンドギャップが小さく、かつバルク内に電子トラップを有する第２の絶縁層と、前記第２の絶縁層の表面に接するゲート電極と、前記炭化ケイ素半導体のおもて面に接するソース電極と、前記炭化ケイ素半導体の裏面に接するドレイン電極と、を備え、前記第１の絶縁層は酸化ケイ素でできており、前記第２の絶縁層は酸化アルミニウムでできている炭化ケイ素半導体装置に対して、前記第１の絶縁層を介して前記炭化ケイ素半導体の反転層から電界により電子を注入して、ゲートバイアスをゼロにした状態で前記電子トラップに電子を捕獲させることを特徴とする。
この発明によれば、電子トラップに捕獲されている電子の電荷の影響によって炭化ケイ素半導体のバンドの曲がりが小さくなるため、チャネル領域を高濃度化しなくても、またゲート酸化膜を厚くしなくても、ゲートしきい値電圧が上昇する。
また、この発明にかかる炭化ケイ素半導体装置の処理方法は、上述した発明において、前記電子を注入する電圧を前記炭化ケイ素半導体装置をオンするために必要な電圧以上の電圧にすることを特徴とする。
また、この発明にかかる炭化ケイ素半導体装置の処理方法は、上述した発明において、前記ドレイン電極をオープンにして前記電子を注入することを特徴とする。
本発明にかかる炭化ケイ素半導体装置及びその処理方法によれば、ゲインを低下させずにゲートしきい値電圧を増加させることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化ケイ素半導体装置及びその処理方法の好適な実施の形態を詳細に説明する。本明細書においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋は、それが付されていない層や領域よりも高不純物濃度であることを意味する。なお、以下の実施の形態の説明及び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
・炭化ケイ素半導体装置
図１は、実施の形態１にかかる炭化ケイ素半導体装置の要部を示す断面図である。図１に示すように、炭化ケイ素半導体装置は、高濃度ｎ型半導体基板１、低濃度ｎ型ドリフト領域２、ｐチャネル領域３、高濃度ｐベース領域４、ｎ+ソース領域５、ｐ+コンタクト領域６、第１の絶縁層７ａ、第２の絶縁層７ｂ、ゲート電極８、ソース電極９及びドレイン電極１０を有する。
・炭化ケイ素半導体装置
図１は、実施の形態１にかかる炭化ケイ素半導体装置の要部を示す断面図である。図１に示すように、炭化ケイ素半導体装置は、高濃度ｎ型半導体基板１、低濃度ｎ型ドリフト領域２、ｐチャネル領域３、高濃度ｐベース領域４、ｎ+ソース領域５、ｐ+コンタクト領域６、第１の絶縁層７ａ、第２の絶縁層７ｂ、ゲート電極８、ソース電極９及びドレイン電極１０を有する。
高濃度ｎ型半導体基板１は、炭化ケイ素半導体でできている。低濃度ｎ型ドリフト領域２は、例えばエピタキシャル成長法により高濃度ｎ型半導体基板１の上に設けられている。高濃度ｎ型半導体基板１及び低濃度ｎ型ドリフト領域２は、炭化ケイ素半導体の一例である。ｐチャネル領域３は、低濃度ｎ型ドリフト領域２のおもて面側の表面の一部に設けられている。高濃度ｐベース領域４は、ｐチャネル領域３と低濃度ｎ型ドリフト領域２との間に設けられている。高濃度ｐベース領域４が設けられていることによって、ｐチャネル領域３と低濃度ｎ型ドリフト領域２との間のｐ／ｎ接合に高い逆バイアスが印加されても、ｐチャネル領域３がパンチスルーするのが防止される。ｎ+ソース領域５は、ｐチャネル領域３のおもて面側の表面の一部に設けられている。ｐ+コンタクト領域６は、ｐチャネル領域３のおもて面側の表面の一部に設けられている。
第１の絶縁層７ａは、隣り合うｐチャネル領域３内のｎ+ソース領域５に挟まれたｐチャネル領域３及び低濃度ｎ型ドリフト領域２のおもて面に接して設けられている。第１の絶縁層７ａは、例えば酸化ケイ素（ＳｉＯ2）であってもよい。
第２の絶縁層７ｂは、第１の絶縁層７ａの表面に接して設けられている。第２の絶縁層７ｂは、第１の絶縁層７ａよりもバンドギャップが小さい。第２の絶縁層７ｂは、そのバルク内または第１の絶縁層７ａとの界面に電子トラップを有する。この電子トラップには、電子が捕獲されている。第２の絶縁層７ｂは、例えば酸化アルミニウム（Ａｌ2Ｏ3）であってもよい。
なお、第２の絶縁層７ｂは、例えば酸化アルミニウムに限らず、第１の絶縁層７ａよりもバンドギャップが小さく、電子トラップの活性化エネルギーが大きな物質であればよい。また、電子の電荷による効果は炭化ケイ素の表面に近いほど大きいので、第２の絶縁層７ｂは、バルク内の電子トラップが少なくても第１の絶縁層７ａとの界面に電子トラップが存在する物質であればよい。また、第２の絶縁層７ｂとして、第２の絶縁層７ｂの膜中や第１の絶縁層７ａとの界面に負の固定電荷を持つ物質を用いても、同様の効果が得られる。
ゲート電極８は、第２の絶縁層７ｂの表面に接して設けられている。ソース電極９は、ｎ+ソース領域５及びｐ+コンタクト領域６の表面に接して設けられている。ドレイン電極１０は、高濃度ｎ型半導体基板１の裏面に接して設けられている。
・炭化ケイ素半導体装置への電子注入処理
図２は、電子注入処理における接続状態の一例を示す接続図である。図２に示すように、炭化ケイ素半導体装置２１に例えばゲート負バイアス電源２２を接続し、炭化ケイ素半導体装置２１のソースに対してゲートに通常、素子をオンするために必要な電圧以上の正の高い電圧をＤＣ的に印加することによって、第２の絶縁層７ｂに電子を注入してもよい。
図２は、電子注入処理における接続状態の一例を示す接続図である。図２に示すように、炭化ケイ素半導体装置２１に例えばゲート負バイアス電源２２を接続し、炭化ケイ素半導体装置２１のソースに対してゲートに通常、素子をオンするために必要な電圧以上の正の高い電圧をＤＣ的に印加することによって、第２の絶縁層７ｂに電子を注入してもよい。
図３は、電子注入処理における接続状態の別の例を示す接続図である。図３に示すように、炭化ケイ素半導体装置２１に例えばゲート負バイアスパルス電源２３を接続し、炭化ケイ素半導体装置２１のソースに対してゲートに通常、素子をオンするために必要な電圧以上の正の高い電圧をパルス的に印加することによって、第２の絶縁層７ｂに電子を注入してもよい。パルスは、単発であってもよいし、連続的であってもよい。
炭化ケイ素半導体装置２１とゲート負バイアス電源２２もしくはゲート負バイアスパルス電源２３との接続において、図２に示すように、ドレインをソースと短絡してもよいし、図３に示すように、ドレインをオープンにしてもよい。ソースに接続されたｐチャネル領域３上に電子が注入されればよく、ドレインに接続された低濃度ｎ型ドリフト領域２上に電子を注入する必要は必ずしもないため、ドレインをオープンにした方が酸化膜の信頼性の点からは望ましい。
（実施の形態２）
・炭化ケイ素半導体装置
図４は、実施の形態２にかかる炭化ケイ素半導体装置の要部を示す断面図である。図４に示すように、炭化ケイ素半導体装置は、第２の絶縁層７ｂとゲート電極８との間に第３の絶縁層７ｃを有する。すなわち、第３の絶縁層７ｃは、第２の絶縁層７ｂの表面に接して設けられている。ゲート電極８は、第３の絶縁層７ｃの表面に接して設けられている。その他の構成は実施の形態１と同様である。
・炭化ケイ素半導体装置
図４は、実施の形態２にかかる炭化ケイ素半導体装置の要部を示す断面図である。図４に示すように、炭化ケイ素半導体装置は、第２の絶縁層７ｂとゲート電極８との間に第３の絶縁層７ｃを有する。すなわち、第３の絶縁層７ｃは、第２の絶縁層７ｂの表面に接して設けられている。ゲート電極８は、第３の絶縁層７ｃの表面に接して設けられている。その他の構成は実施の形態１と同様である。
第３の絶縁層７ｃは、第２の絶縁層７ｂよりもバンドギャップが大きい。第３の絶縁層７ｃは、例えば酸化ケイ素（ＳｉＯ2）であってもよい。このように、第２の絶縁層７ｂがよりバンドギャップの大きい第１の絶縁層７ａと第３の絶縁層７ｃとで挟まれていることによって、第２の絶縁層７ｂの電子トラップが高温で第２の絶縁層７ｂの伝導帯に励起されたとしても、容易にゲート電極８や炭化ケイ素半導体の側に抜け出すことができない。そのため、より高い温度まで炭化ケイ素半導体装置を使用することができる。
第２の絶縁層７ｂは、第２の絶縁層７ｂよりもバンドギャップの大きい第１の絶縁層７ａと第３の絶縁層７ｃとで挟まれているため、深い電子トラップを有する物質である必要はない。第２の絶縁層７ｂは、第１の絶縁層７ａや第３の絶縁層７ｃよりもバンドギャップの小さい絶縁体、例えば第１の絶縁層７ａや第３の絶縁層７ｃに対する伝導帯側のバンドオフセットが負の絶縁体であってもよい。例えば、第１の絶縁層７ａ及び第３の絶縁層７ｃが酸化ケイ素である場合、第２の絶縁層７ｂは例えば窒化ケイ素であってもよい。
第１の絶縁層７ａ及び第３の絶縁層７ｃは、例えば酸化ケイ素に限らず、第２の絶縁層７ｂに対する伝導帯側のバンドオフセットが正の絶縁体であればよい。また、第１の絶縁層７ａと第３の絶縁層７ｃとは、同じ物質であってもよいし、異なる物質であってもよい。炭化ケイ素半導体に対する第１の絶縁層７ａの伝導帯側のバンドオフセットが大きい方が通常使用時のトンネル電流による酸化膜の劣化が小さい。そのため、第１の絶縁層７ａは、炭化ケイ素半導体に対する伝導帯側のバンドオフセットが大きい絶縁体であるのが、信頼性の点で有利である。
・炭化ケイ素半導体装置への電子注入処理
実施の形態１において説明した通り、図２または図３に示す接続状態で第２の絶縁層７ｂに電子を注入してもよい。
実施の形態１において説明した通り、図２または図３に示す接続状態で第２の絶縁層７ｂに電子を注入してもよい。
（実施の形態３）
・炭化ケイ素半導体装置
図５は、実施の形態３にかかる炭化ケイ素半導体装置の要部を示す断面図である。図５に示すように、炭化ケイ素半導体装置は、第１の絶縁層７ａと第２の絶縁層７ｂとの間にフローティングゲート電極１１を有する。すなわち、フローティングゲート電極１１は、第１の絶縁層７ａの表面に接して設けられている。第２の絶縁層７ｂは、フローティングゲート電極１１の表面に接して設けられている。その他の構成は実施の形態１と同様である。
・炭化ケイ素半導体装置
図５は、実施の形態３にかかる炭化ケイ素半導体装置の要部を示す断面図である。図５に示すように、炭化ケイ素半導体装置は、第１の絶縁層７ａと第２の絶縁層７ｂとの間にフローティングゲート電極１１を有する。すなわち、フローティングゲート電極１１は、第１の絶縁層７ａの表面に接して設けられている。第２の絶縁層７ｂは、フローティングゲート電極１１の表面に接して設けられている。その他の構成は実施の形態１と同様である。
フローティングゲート電極１１は、例えば多結晶シリコンであってもよい。例えば第１の絶縁層７ａ及び第２の絶縁層７ｂが酸化ケイ素であり、フローティングゲート電極１１が多結晶シリコンである場合、炭化ケイ素半導体と酸化ケイ素とのバンドオフセットが多結晶シリコンと酸化ケイ素とのバンドオフセットよりも小さい。従って、電子は、導電性を有するフローティングゲート電極１１に比較的容易に注入され、蓄積されるが、フローティングゲート電極１１から抜け出すことができない。そのため、より高い温度まで炭化ケイ素半導体装置を使用することができる。
・炭化ケイ素半導体装置への電子注入処理
実施の形態１において説明した通り、図２または図３に示す接続状態で第２の絶縁層７ｂに電子を注入してもよい。
実施の形態１において説明した通り、図２または図３に示す接続状態で第２の絶縁層７ｂに電子を注入してもよい。
以上説明したように、各実施の形態によれば、電子トラップに捕獲されている電子の電荷の影響、またはフローティングゲート電極に蓄積されている電子の電荷の影響によって炭化ケイ素半導体のバンドの曲がりが小さくなる。そのため、チャネル領域を高濃度化しなくても、またゲート酸化膜を厚くしなくても、ゲートしきい値電圧が上昇する。従って、ゲインを低下させずにゲートしきい値電圧を増加させることができる。
（実施例１）
実施の形態１で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａが薄い、例えば１０ｎｍ〜５０ｎｍの厚さの酸化ケイ素であり、第２の絶縁層７ｂが比較的厚い、例えば５０ｎｍ〜１００ｎｍの厚さの酸化アルミニウムであるとする。
実施の形態１で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａが薄い、例えば１０ｎｍ〜５０ｎｍの厚さの酸化ケイ素であり、第２の絶縁層７ｂが比較的厚い、例えば５０ｎｍ〜１００ｎｍの厚さの酸化アルミニウムであるとする。
図６は、図１のＡ−Ａ’部分におけるバンド図である。Ａ−Ａ’は、ゲート電極８から第２の絶縁層７ｂ及び第１の絶縁層７ａを通ってｐチャネル領域３及び高濃度ｐベース領域４に至る。
図６（ａ）のバンド図１３１は、無バイアス時の状態を示している。図６（ｂ）のバンド図１３２は、ゲート電極８に正電圧Ｖｔｈ１を印加し、それによってｐチャネル領域３に反転層が形成された状態、すなわちゲートしきい値付近の状態を示している。図６（ｃ）のバンド図１３３は、ゲート電極８にさらに大きな正電圧Ｖｇｉを印加した状態を示している。
図６（ｃ）のバンド図１３３に示すように、ｐチャネル領域３に反転層ができた状態でゲート電極８にさらに大きな電圧を印加しても反転層の電荷が増加するだけである。従って、炭化ケイ素側のバンドの曲がりは大きく変化せず、殆どの電圧は第１の絶縁層７ａである酸化ケイ素と第２の絶縁層７ｂである酸化アルミニウムとに印加される。誘電率が大きい酸化アルミニウム部分の電界強度が小さいため、酸化ケイ素が薄くても多くの電圧が酸化ケイ素に印加される。このため、酸化ケイ素中の強い電界により反転層中の電子が炭化ケイ素の伝導帯にトンネルし、さらに酸化アルミニウムの伝導帯を経由して流れ、その一部の電子が酸化アルミニウムの電子トラップに捕獲される。
図６（ｄ）のバンド図１３４は、より多くの電子をトンネルさせて酸化アルミニウムの電子トラップに多くの電子を捕獲させ、その状態でゲートバイアスをゼロにした状態を示している。図６（ｄ）のバンド図１３４の状態は、図６（ａ）のバンド図１３１の状態と比較して、酸化アルミニウム内に捕獲された電子の電荷の影響で炭化ケイ素のバンドの曲がりが小さくなる。
図６（ｅ）のバンド図１３５は、酸化アルミニウムの電子トラップに多くの電子を捕獲させた状態で、ゲート電極８に、炭化ケイ素の表面に反転層を形成するための正電圧Ｖｔｈ２を印加した状態を示している。図６（ｄ）のバンド図１３４に示すように、元々の炭化ケイ素のバンドの曲がりが小さいため、Ｖｔｈ１＜Ｖｔｈ２の関係、すなわちゲートしきい値が上昇する。
炭化ケイ素半導体と酸化ケイ素との界面に比較的深い電子トラップがある場合も同様に、ゲートしきい値を上昇させることができる。しかし、炭化ケイ素半導体と酸化ケイ素との界面に電子が捕獲されると、その電荷によるクーロン散乱によりチャネル移動度の低下が発生してしまう。一方、実施例１では、電荷は炭化ケイ素半導体と酸化ケイ素との界面から離れているため、チャネル移動度の低下は発生しない。酸化アルミニウム中に捕獲された電荷は高温でもデトラップされないことが知られている。従って、高温で使用可能である炭化ケイ素半導体装置への適用に都合がよい。
なお、電子を注入する過程で酸化ケイ素内の電子トラップにも電子が捕獲されることがある。しかし、酸化ケイ素の電子トラップは比較的小さな活性化エネルギーを持っている準位が多いため、アニールによって、酸化ケイ素内の電子トラップに捕獲された電子を除去することができる。
しきい値Ｖｔｈに求められる上昇量ΔＶｔｈは、例えば１Ｖ以下では十分な効果が得られないため、１Ｖ程度以上必要であり、最大でも１０Ｖ程度である。第２の絶縁層７ｂの領域にのみ電荷が蓄積されるとすると、絶縁膜中の電荷によるしきい値の変化量ΔＶｔｈは次の（１）式で表される。ただし、Ｑｅｆｆは実効電荷量であり、ｔは第２の絶縁層７ｂの厚さであり、εは第２の絶縁層７ｂの誘電率である。
ΔＶｔｈ＝Ｑｅｆｆ・ｔ／ε ・・・（１）
電荷が第２の絶縁層７ｂ中に均一に分布しているとすると、実効電荷量Ｑｅｆｆは、第２の絶縁層７ｂ中の電荷量Ｑの１／２となる。第２の絶縁層７ｂの厚さｔを５０ｎｍ、すなわち５×１０-6ｃｍとし、第２の絶縁層７ｂの比誘電率εを９とすると、しきい値を１Ｖ上昇させるのに必要な電荷量Ｑ（１Ｖ）は（２）の計算式で求まる。
Ｑ（１Ｖ）＝２ε／ｔ
＝２×９×８．８５×１０-14／（５×１０-6）
≒３×１０-7［Ｃ］ ・・・（２）
＝２×９×８．８５×１０-14／（５×１０-6）
≒３×１０-7［Ｃ］ ・・・（２）
電子の素電荷ｑを１．６０２×１０-19とすると、電子トラップに捕獲された電子の個数ｎは（３）の計算式で求まる。
ｎ＝Ｑ／ｑ≒２×１０12［ｃｍ-2］ ・・・（３）
従って、しきい値を１０Ｖ上昇させるのに必要な電子の数は約２×１０13［ｃｍ-2］となる。
（実施例２）
実施の形態２で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａ及び第３の絶縁層７ｃが酸化ケイ素であり、第２の絶縁層７ｂが酸化アルミニウムであるとする。
実施の形態２で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａ及び第３の絶縁層７ｃが酸化ケイ素であり、第２の絶縁層７ｂが酸化アルミニウムであるとする。
図７は、図４のＢ−Ｂ’部分におけるバンド図である。Ｂ−Ｂ’は、ゲート電極８から第３の絶縁層７ｃ、第２の絶縁層７ｂ及び第１の絶縁層７ａを通ってｐチャネル領域３及び高濃度ｐベース領域４に至る。
図７（ａ）のバンド図１４１は、無バイアス時の状態を示している。図７（ｂ）のバンド図１４２は、電子をトンネルさせて第２の絶縁層７ｂである酸化アルミニウムの電子トラップに電子を捕獲させ、その状態でゲートバイアスをゼロにした状態を示している。図７（ｂ）のバンド図１４２の状態は、図７（ａ）のバンド図１４１の状態と比較して、酸化アルミニウム内に捕獲された電子の電荷の影響で炭化ケイ素のバンドの曲がりが小さくなる。従って、実施例１と同様に、ゲートしきい値が上昇する。
実施例１と同様に、しきい値Ｖｔｈに求められる上昇量ΔＶｔｈは、１Ｖ程度以上、最大でも１０Ｖ程度であるとする。第２の絶縁層７ｂの膜厚を無視し、第３の絶縁層７ｃの厚さをｔとし、第３の絶縁層７ｃの比誘電率をεとすると、上記（１）式が成り立つ。ただし、電荷が第２の絶縁層７ｂに集中しているため、実効電荷量Ｑｅｆｆは、第２の絶縁層７ｂ中の電荷量Ｑに等しい。
第３の絶縁層７ｃの厚さｔを５０ｎｍ、すなわち５×１０-6ｃｍとし、第３の絶縁層７ｃの比誘電率εを３．９とすると、しきい値を１Ｖ上昇させるのに必要な電荷量Ｑ（１Ｖ）は（４）の計算式で求まる。
Ｑ（１Ｖ）＝ε／ｔ
＝３．９×８．８５×１０-14／（５×１０-6）
≒７×１０-8［Ｃ］ ・・・（４）
＝３．９×８．８５×１０-14／（５×１０-6）
≒７×１０-8［Ｃ］ ・・・（４）
電子の素電荷ｑを１．６０２×１０-19とすると、電子トラップに捕獲された電子の個数ｎは（５）の計算式で求まる。
ｎ＝Ｑ／ｑ≒４×１０11［ｃｍ-2］ ・・・（５）
従って、しきい値を１０Ｖ上昇させるのに必要な電子の数は約４×１０12［ｃｍ-2］となる。
（実施例３）
実施の形態３で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａ及び第２の絶縁層７ｂが酸化ケイ素であり、フローティングゲート電極１１がｎ型多結晶シリコンであるとする。
実施の形態３で説明した炭化ケイ素半導体装置において、第１の絶縁層７ａ及び第２の絶縁層７ｂが酸化ケイ素であり、フローティングゲート電極１１がｎ型多結晶シリコンであるとする。
図８は、図５のＣ−Ｃ’部分におけるバンド図である。Ｃ−Ｃ’は、ゲート電極８から第２の絶縁層７ｂ、フローティングゲート電極１１及び第１の絶縁層７ａを通ってｐチャネル領域３及び高濃度ｐベース領域４に至る。
図８（ａ）のバンド図１５１は、無バイアス時の状態を示している。図８（ｂ）のバンド図１５２は、電子をトンネルさせてフローティングゲート電極１１に電子を蓄積させ、その状態でゲートバイアスをゼロにした状態を示している。図８（ｂ）のバンド図１５２の状態は、図８（ａ）のバンド図１５１の状態と比較して、フローティングゲート電極１１に蓄積された電子の電荷の影響で炭化ケイ素のバンドの曲がりが小さくなる。従って、実施例１と同様に、ゲートしきい値が上昇する。
実施例１と同様に、しきい値Ｖｔｈに求められる上昇量ΔＶｔｈは、１Ｖ程度以上、最大でも１０Ｖ程度であるとする。フローティングゲート電極１１の膜厚を無視し、第２の絶縁層７ｂの厚さをｔとし、第２の絶縁層７ｂの比誘電率をεとすると、上記（１）式が成り立つ。ただし、電荷がフローティングゲート電極１１に集中しているため、実効電荷量Ｑｅｆｆは、フローティングゲート電極１１中の電荷量Ｑに等しい。
第２の絶縁層７ｂの厚さｔを５０ｎｍ、すなわち５×１０-6ｃｍとし、第２の絶縁層７ｂの比誘電率εを３．９とすると、しきい値を１Ｖ上昇させるのに必要な電荷量Ｑ（１Ｖ）は上記（４）の計算式で求まる。また、フローティングゲート電極１１に蓄積された電子の個数ｎは、上記（５）の計算式で求まる。
従って、しきい値を１０Ｖ上昇させるのに必要な電子の数は約４×１０12［ｃｍ-2］となる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定されるものではない。
以上のように、本発明にかかる炭化ケイ素半導体装置及びその処理方法は、インバータやスイッチング電源等に使用されるワイドバンドギャップパワー半導体に有用であり、特に、炭化ケイ素半導体装置に適している。
１ 高濃度ｎ型半導体基板
７ａ 第１の絶縁層
７ｂ 第２の絶縁層
７ｃ 第３の絶縁層
８ ゲート電極
９ ソース電極
１０ ドレイン電極
１１ フローティングゲート電極
７ａ 第１の絶縁層
７ｂ 第２の絶縁層
７ｃ 第３の絶縁層
８ ゲート電極
９ ソース電極
１０ ドレイン電極
１１ フローティングゲート電極
Claims (5)
- 炭化ケイ素半導体のおもて面に接する第１の絶縁層と、
前記第１の絶縁層の表面に接し、かつ前記第１の絶縁層よりもバンドギャップが小さく、かつバルク内に電子トラップを有する第２の絶縁層と、
前記第２の絶縁層の表面に接するゲート電極と、
前記炭化ケイ素半導体のおもて面に接するソース電極と、
前記炭化ケイ素半導体の裏面に接するドレイン電極と、
を備え、
前記第１の絶縁層は酸化ケイ素でできており、前記第２の絶縁層は酸化アルミニウムでできており、
ゲートバイアスをゼロにした状態で前記電子トラップに電子が捕獲されていることを特徴とする炭化ケイ素半導体装置。 - 前記電子トラップに捕獲される電子の数が２×１０12ｃｍ-2以上２×１０13ｃｍ-2以下であることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
- 炭化ケイ素半導体のおもて面に接する第１の絶縁層と、
前記第１の絶縁層の表面に接し、かつ前記第１の絶縁層よりもバンドギャップが小さく、かつバルク内に電子トラップを有する第２の絶縁層と、
前記第２の絶縁層の表面に接するゲート電極と、
前記炭化ケイ素半導体のおもて面に接するソース電極と、
前記炭化ケイ素半導体の裏面に接するドレイン電極と、
を備え、前記第１の絶縁層は酸化ケイ素でできており、前記第２の絶縁層は酸化アルミニウムでできている炭化ケイ素半導体装置に対して、
前記第１の絶縁層を介して前記炭化ケイ素半導体の反転層から電界により電子を注入して、ゲートバイアスをゼロにした状態で前記電子トラップに電子を捕獲させていることを特徴とする炭化ケイ素半導体装置の処理方法。 - 前記電子を注入する電圧を前記炭化ケイ素半導体装置をオンするために必要な電圧以上の電圧にすることを特徴とする請求項３に記載の炭化ケイ素半導体装置の処理方法。
- 前記ドレイン電極をオープンにして前記電子を注入することを特徴とする請求項３に記載の炭化ケイ素半導体装置の処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015075456A JP6606847B2 (ja) | 2015-04-01 | 2015-04-01 | 炭化ケイ素半導体装置及びその処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015075456A JP6606847B2 (ja) | 2015-04-01 | 2015-04-01 | 炭化ケイ素半導体装置及びその処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016195225A JP2016195225A (ja) | 2016-11-17 |
| JP6606847B2 true JP6606847B2 (ja) | 2019-11-20 |
Family
ID=57323023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015075456A Active JP6606847B2 (ja) | 2015-04-01 | 2015-04-01 | 炭化ケイ素半導体装置及びその処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6606847B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2018096722A1 (ja) * | 2016-11-25 | 2019-10-17 | 住友電気工業株式会社 | 半導体装置 |
| IT201900007217A1 (it) * | 2019-05-24 | 2020-11-24 | Consiglio Nazionale Ricerche | Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4277381B2 (ja) * | 1999-09-21 | 2009-06-10 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP2010003828A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| JP2010003829A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Central R&D Labs Inc | 半導体装置 |
| JP2010045204A (ja) * | 2008-08-13 | 2010-02-25 | Hikari Kobayashi | 半導体基板、半導体装置およびその製造方法 |
| WO2014010006A1 (ja) * | 2012-07-09 | 2014-01-16 | 株式会社日立製作所 | Mos型電界効果トランジスタ |
| JP5646569B2 (ja) * | 2012-09-26 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| JP2016066641A (ja) * | 2014-09-22 | 2016-04-28 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-04-01 JP JP2015075456A patent/JP6606847B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016195225A (ja) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9443849B2 (en) | Semiconductor electronic components with integrated current limiters | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| TWI520332B (zh) | Heterostructure semiconductor transistor, heterostructure semiconductor rectifier and method for manufacturing high electron mobility transistor | |
| JP4381807B2 (ja) | 半導体装置 | |
| JP2010258386A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| Lu et al. | Breakdown mechanism in algan/gan hemts on si substrate | |
| JP2010067816A (ja) | 半導体装置 | |
| US9484429B2 (en) | High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same | |
| JP4815020B2 (ja) | 窒化物半導体装置 | |
| JP5853188B2 (ja) | スイッチ装置 | |
| JP2014216572A (ja) | 半導体装置 | |
| JP5502204B2 (ja) | 誘電体チャネル空乏層を有するトランジスタ及び関連する製造方法 | |
| KR101036551B1 (ko) | 재설정 가능한 반도체 소자 | |
| EP2360728B1 (en) | Enhancement mode III-nitride transistors with single gate dielectric structure | |
| JP5630552B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6606847B2 (ja) | 炭化ケイ素半導体装置及びその処理方法 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| JP2015122544A (ja) | スイッチ装置 | |
| JP6550869B2 (ja) | 半導体装置 | |
| JP6711102B2 (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 | |
| JP2022103163A (ja) | 窒化物半導体トランジスタ装置 | |
| JP2006237116A (ja) | 半導体装置 | |
| JP6102140B2 (ja) | 半導体装置 | |
| JP5701721B2 (ja) | 半導体装置 | |
| JP5697046B2 (ja) | 高移動度電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6606847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |