JP2019029563A - Electronic component implementation apparatus and implementation method, and package component manufacturing method - Google Patents

Electronic component implementation apparatus and implementation method, and package component manufacturing method Download PDF

Info

Publication number
JP2019029563A
JP2019029563A JP2017149192A JP2017149192A JP2019029563A JP 2019029563 A JP2019029563 A JP 2019029563A JP 2017149192 A JP2017149192 A JP 2017149192A JP 2017149192 A JP2017149192 A JP 2017149192A JP 2019029563 A JP2019029563 A JP 2019029563A
Authority
JP
Japan
Prior art keywords
mounting
stage
support substrate
semiconductor chip
tools
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017149192A
Other languages
Japanese (ja)
Other versions
JP6781677B2 (en
Inventor
正規 橋本
Masanori Hashimoto
正規 橋本
布施　憲亨
Kentei Fuse
憲亨 布施
山田　泰弘
Yasuhiro Yamada
泰弘 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Mechatronics Corp
Original Assignee
Shibaura Mechatronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Mechatronics Corp filed Critical Shibaura Mechatronics Corp
Priority to JP2017149192A priority Critical patent/JP6781677B2/en
Priority to TW108130627A priority patent/TWI698952B/en
Priority to TW107125423A priority patent/TWI683388B/en
Priority to KR1020180089852A priority patent/KR102156690B1/en
Publication of JP2019029563A publication Critical patent/JP2019029563A/en
Application granted granted Critical
Publication of JP6781677B2 publication Critical patent/JP6781677B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

To provide an implementation apparatus for accurately and efficiently implementing electronic components on a support substrate on which no mark for position detection is formed on each implementation area.SOLUTION: An implementation apparatus 1 of an embodiment comprises: a stage unit 20 for moving a stage 21 on which a support substrate W including a plurality of implementation areas is mounted; an implementation unit 40 for moving a first and second implementation heads 43 including a plurality of implementation tools 43a, 43b; a first recognition unit for recognizing the whole position of the support substrate W; and a second recognition unit for recognizing a position of an electronic component held by the implementation tools 43a, 43b. Movement of the stage 21 and the first and second implementation heads 43 is controlled on the basis of position data on the support substrate W and an electronic component and correction data on the stage and tool, so that a row of implementation areas is arranged on an implementation line set in the X direction and electronic components'implementation on a plurality of implementation areas is shared by the first and second implementation heads 43.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、電子部品の実装装置と実装方法、およびパッケージ部品の製造方法に関する。   FIELD Embodiments described herein relate generally to an electronic component mounting apparatus and method, and a package component manufacturing method.

従来から、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のように、インターポーザ基板（中継用基板）を用いて行われる半導体パッケージの製造プロセスが知られている。これとは別に、インターポーザ基板を用いずに、半導体チップ毎に分割することなくウエーハ状態のままでパッケージ化を行うウエーハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）と呼ばれる製造プロセスが知られている。ＷＬＰは、インターポーザ基板を使用しない分、半導体パッケージの薄型化や製造コストが低減できるというような利点を有する。   2. Description of the Related Art Conventionally, a semiconductor package manufacturing process performed using an interposer substrate (relay substrate) such as CSP (Chip Size Package) or BGA (Ball Grid Array) is known. Aside from this, there is known a manufacturing process called a wafer level package (WLP) in which packaging is performed in a wafer state without using an interposer substrate without dividing each semiconductor chip. WLP has an advantage that the semiconductor package can be reduced in thickness and the manufacturing cost can be reduced by using no interposer substrate.

ＷＬＰでは、半導体チップの電極パッドが形成されている面上の領域をはみ出さないように、半導体チップ上に半導体パッケージのＩ／Ｏ端子を含む再配線層を形成する、ファンイン・ウエーハレベルパッケージ（ｆａｎ ｉｎ−ＷＬＰ：ＦＩ−ＷＬＰ）が知られている。また近年においては、半導体チップの領域をはみ出して半導体パッケージのＩ／Ｏ端子を含む再配線層を形成するファンアウト・ウエーハレベルパッケージ（ｆａｎ ｏｕｔ−ＷＬＰ：ＦＯ−ＷＬＰ））も提案されている。ＦＯ−ＷＬＰは、１つのパッケージ内にＲＡＭ、フラッシュメモリ、ＣＰＵ等の半導体チップやダイオード、コンデンサ等の複数種類の電子部品を搭載したマルチチップパッケージ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）にも適用可能であるために注目されている。   In WLP, a fan-in wafer level package in which a rewiring layer including an I / O terminal of a semiconductor package is formed on a semiconductor chip so as not to protrude an area on a surface on which an electrode pad of the semiconductor chip is formed. (Fan in-WLP: FI-WLP) is known. In recent years, a fan-out wafer level package (fan out-WLP: FO-WLP) in which a redistribution layer including an I / O terminal of a semiconductor package is formed so as to protrude from the semiconductor chip region has been proposed. The FO-WLP is also applicable to a multi-chip package (MCP) in which a plurality of types of electronic components such as semiconductor chips such as RAM, flash memory, and CPU, diodes, and capacitors are mounted in one package. Because of the attention.

ここで、ＭＣＰとは上述したように、１つのパッケージ内に複数種類の電子部品を搭載したものである。このようなＭＣＰにおいては、同一パッケージに搭載する電子部品個々の実装位置のずれが、そのパッケージの電気的特性に相互に影響を及ぼすため、それぞれの電子部品の実装に高い位置精度が要求されている。前述したインターポーザ基板を用いて行なわれる半導体パッケージの製造プロセスでは、インターポーザ基板上の各実装領域に位置認識用のアライメントマークが設けられているので、実装領域毎にアライメントマークを認識して電子部品を実装領域に位置決めし、実装する方式（以下、ローカル認識方式と呼ぶ）を適用することで、高い位置精度での実装を実現している。   Here, as described above, the MCP is obtained by mounting a plurality of types of electronic components in one package. In such an MCP, a shift in the mounting position of each electronic component mounted in the same package affects the electrical characteristics of the package, and thus high positional accuracy is required for mounting each electronic component. Yes. In the manufacturing process of the semiconductor package performed using the interposer substrate described above, the alignment mark for position recognition is provided in each mounting region on the interposer substrate. Mounting with high positioning accuracy is realized by applying a method of positioning and mounting in the mounting area (hereinafter referred to as a local recognition method).

ＦＯ−ＷＬＰの製造プロセスでは、まず支持基板上に複数の半導体チップを間隔をあけた状態で行列状に実装し、その後半導体チップ間の隙間を樹脂で封止して複数の半導体チップを一体化することで、あたかも半導体製造プロセスで形成されるウエーハのように成形された擬似ウエーハを形成する。この擬似ウエーハ上に、Ｉ／Ｏ端子を設けるための再配線層を形成する。複数の半導体チップを樹脂封止して一体化した後は、支持基板は剥がされて除去される。しかしながら、ＦＯ−ＷＬＰでＭＣＰを製造しようとした場合、支持基板上には半導体チップを実装する実装領域毎に位置認識に用いることができるような画像認識可能なパターンが存在しないため、インターポーザ基板に対して行っていたようなローカル認識方式を適用することは実用的ではない。   In the manufacturing process of FO-WLP, first, a plurality of semiconductor chips are mounted on a support substrate in a matrix with a gap, and then the gaps between the semiconductor chips are sealed with resin to integrate the plurality of semiconductor chips. By doing so, a pseudo wafer shaped like a wafer formed by a semiconductor manufacturing process is formed. A rewiring layer for providing I / O terminals is formed on the pseudo wafer. After integrating a plurality of semiconductor chips by resin sealing, the support substrate is peeled off and removed. However, when an MCP is manufactured by FO-WLP, there is no image recognizable pattern that can be used for position recognition for each mounting region on which a semiconductor chip is mounted on the support substrate. It is impractical to apply a local recognition method as it has been done for.

ローカル認識が行えない場合、支持基板の外形位置や基板全体の位置を示すアライメントマークを認識することで支持基板の全体位置を認識し、この支持基板の全体位置を頼りに支持基板上の各実装領域に半導体チップを実装する方式（以下、グローバル認識方式と呼ぶ）を適用することになる。また、ＭＣＰでの半導体チップの実装位置のずれは、例えば標準的な電極パッドの径（２０μｍ）と形成ピッチ（３５μｍ）を有する半導体チップを考えた場合、半導体チップの端子と再配線層により形成される端子との接触面積の確保や隣接する端子との接触を回避する上で、±７μｍ以下に抑えることが望まれる。   When local recognition cannot be performed, the entire position of the support substrate is recognized by recognizing the alignment mark indicating the outer position of the support substrate and the position of the entire substrate, and each mounting on the support substrate is relied on the overall position of the support substrate. A method of mounting a semiconductor chip in the region (hereinafter referred to as a global recognition method) is applied. Further, when the semiconductor chip having the standard electrode pad diameter (20 μm) and the formation pitch (35 μm) is considered, the displacement of the mounting position of the semiconductor chip in the MCP is formed by the terminal of the semiconductor chip and the redistribution layer. In order to secure a contact area with a terminal to be connected and avoid contact with an adjacent terminal, it is desired to suppress the contact area to ± 7 μm or less.

しかしながら、インターポーザ基板等の実装領域毎にアライメントマークを有する基板に半導体チップを実装するための実装装置を、グローバル認識方式の設定を施し、ＦＯ−ＷＬＰの製造プロセスにそのまま用いてみたところ、実装精度に±７μｍを超える実装誤差が生じてしまい、実装領域毎にアライメントマークが設けられていない支持基板に精度よく半導体チップを実装することはできなかった。このため、グローバル認識方式を適用したＦＯ−ＷＬＰの製造プロセスにおいて、±７μｍ以下の位置精度で半導体チップを実装できる実装装置は存在していない。   However, a mounting device for mounting a semiconductor chip on a substrate having an alignment mark for each mounting region such as an interposer substrate is set to a global recognition method and used as it is in the manufacturing process of FO-WLP. As a result, a mounting error exceeding ± 7 μm occurs, and the semiconductor chip cannot be accurately mounted on the support substrate in which the alignment mark is not provided for each mounting region. For this reason, in the manufacturing process of FO-WLP to which the global recognition method is applied, there is no mounting apparatus that can mount a semiconductor chip with a positional accuracy of ± 7 μm or less.

実装精度を向上させるだけであれは、ＦＯ−ＷＬＰの製造プロセスに用いる支持基板に、各実装領域に対応させてアライメントマークを予め設けておき、ローカル認識方式を適用することが考えられる。しかしながら、ＦＯ−ＷＬＰの支持基板は、擬似ウエーハを形成した後、擬似ウエーハから剥がされて除去されるものであり、製品としては用いられない。このような支持基板のために、マークを形成する設備および工程を設けることは、設備費用、設備の設置スペース、工程数等の増加を招くだけでなく、実装工程においても半導体チップを実装する毎にローカルマークを認識する動作が必要となり、１つの半導体チップの実装工程時間も増加する。このような点から、ローカル認識方式の適用は半導体パッケージの製造コストを増加させ、ＷＬＰの利点を損なうことになる。   If only the mounting accuracy is improved, it is conceivable that an alignment mark is provided in advance on the support substrate used in the FO-WLP manufacturing process so as to correspond to each mounting region, and the local recognition method is applied. However, the support substrate of FO-WLP is not used as a product because it is removed from the pseudo wafer after the pseudo wafer is formed. Providing equipment and processes for forming marks for such a support substrate not only increases equipment costs, equipment installation space, the number of processes, etc., but also every time a semiconductor chip is mounted in the mounting process. In addition, an operation for recognizing a local mark is required, and the mounting process time for one semiconductor chip also increases. From this point of view, the application of the local recognition method increases the manufacturing cost of the semiconductor package and impairs the advantages of WLP.

また、半導体チップの実装誤差に対応するため、半導体チップの実装誤差を考慮して再配線層の形成を行う技術が提案されている。この技術は、擬似ウエーハに再配線層の回路パターンを露光する際、露光に先立って擬似ウエーハ上の各半導体チップの実装誤差（理想位置からの位置ずれ）を予め個別に測定しておき、露光用のレーザ光を半導体チップ毎に走査するときに、描画データに含まれる各回路パターンの位置情報を露光対象の半導体チップの実装誤差に基づいて補正するものである。この技術は１つの半導体パッケージに１つの半導体チップを組み込むシングルチップパッケージには適用可能である。しかしながら、ＭＣＰの場合、回路パターンの描画データはパッケージ単位で作成されるため、同一パッケージ内での半導体チップ間の相対的な位置ずれが生じた場合には、描画する回路パターンの位置情報を補正するだけでは対応できない。   In order to cope with mounting errors of semiconductor chips, a technique for forming a rewiring layer in consideration of mounting errors of semiconductor chips has been proposed. In this technology, when the circuit pattern of the rewiring layer is exposed to the pseudo wafer, the mounting error (positional deviation from the ideal position) of each semiconductor chip on the pseudo wafer is measured individually in advance before exposure. When the semiconductor laser is scanned for each semiconductor chip, the position information of each circuit pattern included in the drawing data is corrected based on the mounting error of the semiconductor chip to be exposed. This technique can be applied to a single chip package in which one semiconductor chip is incorporated in one semiconductor package. However, in the case of MCP, the drawing data of the circuit pattern is created in a package unit. Therefore, when the relative displacement between the semiconductor chips within the same package occurs, the position information of the drawing circuit pattern is corrected. It is not possible to respond just by doing.

さらに、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップの実装時間を短縮することが求められる。すなわち、疑似ウエーハ上の再配線層の形成工程は、通常１枚の疑似ウエーハに対して一括して行われるのに対し、支持基板に対する半導体チップの実装工程は、半導体チップ１個ずつ実施される。これらの処理時間を考慮すると、再配線層の形成工程に比べて半導体チップの実装工程の方が時間を要することになるため、半導体チップの実装時間を短縮することが求められる。実装時間を短縮するだけであれば、複数の実装ヘッドを有する実装装置を適用することが考えられる。しかしながら、単に複数の実装ヘッドを適用しただけでは、実装ヘッド毎に生じる移動誤差の影響によって、半導体チップの実装精度がさらに低下してしまう。このように、ＦＯ−ＷＬＰの製造プロセスに用いられる実装装置には、半導体チップ等の電子部品の実装精度の向上と実装時間の短縮とを両立させることが求められている。   Furthermore, a mounting apparatus used in the FO-WLP manufacturing process is required to reduce the mounting time of the semiconductor chip. That is, the process of forming the redistribution layer on the pseudo wafer is normally performed collectively on one pseudo wafer, whereas the process of mounting the semiconductor chip on the support substrate is performed one semiconductor chip at a time. . Considering these processing times, the semiconductor chip mounting process requires more time than the rewiring layer forming process, and therefore it is required to shorten the semiconductor chip mounting time. If only the mounting time is shortened, it is conceivable to apply a mounting apparatus having a plurality of mounting heads. However, simply applying a plurality of mounting heads further reduces the mounting accuracy of the semiconductor chip due to the influence of movement errors that occur for each mounting head. As described above, the mounting apparatus used in the manufacturing process of FO-WLP is required to achieve both improvement in mounting accuracy of electronic components such as semiconductor chips and reduction in mounting time.

ところで、ＦＯ−ＷＬＰの製造プロセスは、「ウエーハレベル」と称されるウエーハベース、つまり支持基板にウエーハを用いるプロセスである。これに対し、近ごろ、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の製造プロセスに用いるガラス・エポキシ（ＦＲ−４）基板等の有機基板や液晶表示パネルの製造に用いるガラス基板を支持基板として用いる、ファンアウト・パネルレベルパッケージ（ＦＯ−ＰＬＰ）と称される、基板ベースの製造プロセスが提案されている。   Incidentally, the manufacturing process of FO-WLP is a wafer base called “wafer level”, that is, a process using a wafer for a support substrate. On the other hand, recently, a fan-out device that uses an organic substrate such as a glass-epoxy (FR-4) substrate used in a printed circuit board manufacturing process or a glass substrate used in manufacturing a liquid crystal display panel as a supporting substrate. A substrate-based manufacturing process called a panel level package (FO-PLP) has been proposed.

ＦＯ−ＷＬＰの製造プロセスでは、ウエーハレベルと称されているように、支持基板にシリコンウエーハが用いられている。これは、再配線層の形成プロセスに、シリコンウエーハの配線層の形成プロセスに用いる設備を流用することができるからである。同様に、プリント基板の製造プロセスや液晶表示パネルの製造プロセスでも、配線層の形成プロセスが用いられている。従って、プリント基板の製造プロセスや液晶表示パネルの製造プロセスに用いる設備を、ＦＯ−ＰＬＰの製造プロセスに流用することができる。   In the manufacturing process of FO-WLP, a silicon wafer is used as a support substrate, as referred to as a wafer level. This is because the equipment used for the formation process of the wiring layer of the silicon wafer can be used for the formation process of the rewiring layer. Similarly, a wiring layer forming process is also used in a printed circuit board manufacturing process and a liquid crystal display panel manufacturing process. Therefore, the equipment used for the printed circuit board manufacturing process and the liquid crystal display panel manufacturing process can be used for the FO-PLP manufacturing process.

支持基板に有機基板やガラス基板を用いる場合、シリコンウエーハを用いる場合に比べてコストを削減できる利点がある。また、支持基板の大きさを、シリコンウエーハに比べて大きくできるという利点がある。支持基板が大きくなるほど、一度に生産できるＭＣＰ等の半導体パッケージの数を増大させることができるため、生産性を向上させることが可能になる。このため、そのようなＦＯ−ＰＬＰの製造プロセスに用いて好適な電子部品の実装装置の要求が生じると予測される。   When an organic substrate or a glass substrate is used as the support substrate, there is an advantage that the cost can be reduced as compared with the case where a silicon wafer is used. Further, there is an advantage that the size of the support substrate can be made larger than that of the silicon wafer. As the supporting substrate becomes larger, the number of semiconductor packages such as MCP that can be produced at a time can be increased, so that productivity can be improved. For this reason, it is predicted that there will be a demand for a mounting apparatus for electronic components suitable for use in such a FO-PLP manufacturing process.

ここで、プリント基板の製造プロセスにおいて、現状、基材となる銅張積層板の寸法は１０２０×１０２０ｍｍまたは１０２０×１２２０ｍｍとなっている。一辺が１０００ｍｍを超える基板を支持基板とした場合、取り扱いの利便性を損なうことが考えられるので、ＦＯ−ＰＬＰの製造プロセスでは、銅張積層板を４分割程度にして支持基板として用いると予測される。一方、液晶表示パネルの製造プロセスにおいては、第５世代以上（概ね１０００×１２００ｍｍ以上）、特に現状で主として生産に用いられている、第７世代以上（概ね１９００×２２００ｍｍ以上）のガラス基板（いわゆる、マザーガラス）を用いる製造設備を流用することは考え難く、液晶表示パネルの大型化によって使用されなくなった第３世代から第４世代（概ね５５０×６５０ｍｍ〜６８０×８８０ｍｍ）の製造設備を流用することが推測される。これらのことから、ＦＯ−ＰＬＰの製造プロセスにおいて、電子部品の実装装置に対応が求められる支持基板の大きさは、従来のＦＯ−ＷＬＰの製造プロセスにおける支持基板の大きさである３００×３００ｍｍに比べて、面積にして約４倍程度の６００×６００ｍｍ程度の大きさになると予測される。   Here, in the printed circuit board manufacturing process, the dimensions of the copper clad laminate as a base material are currently 1020 × 1020 mm or 1020 × 1220 mm. When a substrate with a side exceeding 1000 mm is used as a support substrate, it is considered that the convenience of handling may be impaired. Therefore, in the manufacturing process of FO-PLP, it is predicted that the copper-clad laminate is used as a support substrate with about four divisions. The On the other hand, in the manufacturing process of a liquid crystal display panel, a glass substrate (so-called 7th generation or more (generally 1900 × 2200 mm or more)) of the fifth generation or more (generally 1000 × 1200 mm or more), particularly currently used mainly for production. It is difficult to think of diverting manufacturing equipment using (mother glass), and diverting from 3rd generation to 4th generation (generally 550 × 650 mm to 680 × 880 mm) production equipment that is no longer used due to the enlargement of liquid crystal display panels. I guess that. For these reasons, in the FO-PLP manufacturing process, the size of the support substrate that is required for the electronic component mounting apparatus is 300 × 300 mm, which is the size of the support substrate in the conventional FO-WLP manufacturing process. In comparison, the area is estimated to be about 600 × 600 mm, which is about four times the area.

上述した６００×６００ｍｍの大きさを有する支持基板に半導体チップを実装する場合、支持基板を載置するステージが大きくなり、その分だけ実装ヘッドの移動距離が増大する。このため、半導体チップの搬送に要する時間が長くなり、半導体チップの実装効率が低下することが予想される。また、ＭＣＰの場合、すなわち品種の異なる複数の半導体チップ等を実装する場合、半導体チップの大きさや半導体チップの実装に用いる接着剤の種類等によって、実装に要する時間（加圧時間または加圧・加熱時間）が異なることから、実装時間の長い半導体チップに実装効率が支配されることになる。このため、実装に要する時間が長い半導体チップによりパッケージ全体としての実装効率が低下する。このようなことから、ＦＯ−ＰＬＰの製造プロセスに用いられる実装装置には、半導体チップ等の電子部品の実装精度の向上を図ると共に、支持基板の大型化に対応してより一層の実装時間の短縮を図ることが求められると推測される。   When a semiconductor chip is mounted on the above-described support substrate having a size of 600 × 600 mm, the stage on which the support substrate is placed becomes large, and the moving distance of the mounting head increases accordingly. For this reason, it is expected that the time required for transporting the semiconductor chip becomes longer and the mounting efficiency of the semiconductor chip is lowered. Further, in the case of MCP, that is, when mounting a plurality of semiconductor chips of different varieties, the time required for mounting (pressure time or pressure / Since the heating time is different, the mounting efficiency is governed by the semiconductor chip having a long mounting time. For this reason, the mounting efficiency as a whole package is lowered by the semiconductor chip which requires a long time for mounting. For this reason, in the mounting apparatus used in the manufacturing process of FO-PLP, the mounting accuracy of electronic components such as semiconductor chips is improved, and further mounting time is increased in response to the increase in the size of the support substrate. It is estimated that shortening is required.

特開２００８−０４１９７６号公報JP 2008-04-1976 A 特開２００９−２５９９１７号公報JP 2009-259917 A 国際公開第２００７／０７２７１４号International Publication No. 2007/072714 特開２０１３−０５８５２０号公報JP 2013-058520 A

本発明が解決しようとする課題は、実装領域毎に位置検出用のマーク等のパターンが形成されていない支持基板、特に大型化が予想される支持基板に対しても、各実装領域に半導体チップ等の電子部品を精度よく、かつ効率よく実装することを可能にした電子部品の実装装置と実装方法、およびそのような実装方法を適用したパッケージ部品の製造方法を提供することにある。   The problem to be solved by the present invention is to provide a semiconductor chip in each mounting region even for a supporting substrate in which a pattern such as a mark for position detection is not formed in each mounting region, particularly a supporting substrate expected to be enlarged. It is an object of the present invention to provide an electronic component mounting apparatus and mounting method capable of mounting such electronic components with high accuracy and efficiency, and a package component manufacturing method to which such mounting method is applied.

実施形態の電子部品の実装装置は、支持基板に電子部品を実装する電子部品の実装装置であって、前記電子部品が実装される複数の実装領域を有する前記支持基板が載置されるステージと、水平方向に沿う一方向であるＸ方向とは直交するＹ方向に前記ステージを移動させるステージ移動機構とを備えるステージ部と、前記Ｘ方向に沿って配置され、前記電子部品を保持する複数の実装ツールをそれぞれ有する第１および第２の実装ヘッドと、前記複数の実装ツールにより前記電子部品を保持した前記第１および第２の実装ヘッドを前記Ｘ方向に沿って設定された実装ライン上に移動させる実装ヘッド移動機構とを備える実装部と、前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、前記第１および第２の実装ヘッドの前記複数の実装ツールに保持された前記電子部品の位置を認識する第２の認識部と、前記ステージ移動機構による前記ステージの移動位置誤差を補正するステージ補正データと、前記実装ヘッド移動機構による前記実装ライン上における前記第１および第２の実装ヘッドの前記複数の実装ツール毎の移動位置誤差を補正するツール補正データとを記憶する記憶部と、前記第１の認識部により認識した前記支持基板の位置データ、前記記憶部に記憶された前記ステージ補正データ、前記第２の認識部により認識した前記複数の実装ツールに保持された前記電子部品の位置データ、および前記記憶部に記憶された前記ツール補正データに基づいて、前記支持基板における前記Ｘ方向に沿う前記実装領域の列を前記実装ライン上に順次配置すると共に、前記実装ラインに配置された複数の前記実装領域に前記電子部品を前記第１および第２の実装ヘッドで分担して実装するように、前記ステージ移動機構と前記実装ヘッド移動機構の動作を制御する制御部とを具備している。   An electronic component mounting apparatus according to an embodiment is an electronic component mounting apparatus that mounts an electronic component on a support substrate, and a stage on which the support substrate having a plurality of mounting regions on which the electronic component is mounted is placed. A stage unit that includes a stage moving mechanism that moves the stage in a Y direction orthogonal to the X direction that is one direction along the horizontal direction, and a plurality of components that are arranged along the X direction and hold the electronic component The first and second mounting heads each having a mounting tool, and the first and second mounting heads holding the electronic component by the plurality of mounting tools are placed on a mounting line set along the X direction. A mounting unit including a mounting head moving mechanism to be moved; a first recognition unit for recognizing an overall position of the support substrate placed on the stage; and the first and second mountings. A second recognition unit for recognizing the position of the electronic component held by the plurality of mounting tools of the lid, stage correction data for correcting a moving position error of the stage by the stage moving mechanism, and movement of the mounting head Recognized by the first recognition unit, a storage unit for storing tool correction data for correcting movement position errors of the plurality of mounting tools of the first and second mounting heads on the mounting line by a mechanism Position data of the support substrate, stage correction data stored in the storage unit, position data of the electronic components held by the plurality of mounting tools recognized by the second recognition unit, and storage in the storage unit Based on the tool correction data, the rows of the mounting regions along the X direction on the support substrate are sequentially arranged on the mounting line. And the operation of the stage moving mechanism and the mounting head moving mechanism so that the electronic components are mounted by being shared by the first and second mounting heads in the plurality of mounting regions arranged in the mounting line. And a control unit for controlling.

実施形態の電子部品の実装方法は、支持基板に電子部品を実装する電子部品の実装方法であって、前記電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程とを具備する。   An electronic component mounting method according to an embodiment is an electronic component mounting method in which an electronic component is mounted on a support substrate, and the stage on which the support substrate having a plurality of mounting regions on which the electronic component is mounted is mounted A step of acquiring a position error and storing stage correction data for correcting the moving position error in a storage unit, and a first mounting head and a second mounting head arranged along the X direction that is one direction along the horizontal direction Each of the storage units is provided with tool correction data for acquiring movement position errors of a plurality of mounting tools each provided and holding the electronic component on a mounting line set along the X direction, and correcting the movement position error. Storing the support substrate on the stage, recognizing the entire position of the support substrate placed on the stage, and The row of the mounting regions along the X direction in the plurality of mounting regions is corrected with the mounting line while correcting the movement of the stage based on the position data of the support substrate and the stage correction data obtained by the position recognition step. And moving the stage so that the electronic components are alternately positioned, and the electronic components are alternately received by the plurality of mounting tools of the first and second mounting heads and held by the plurality of mounting tools. The first and second mounting heads while correcting the movement of the plurality of mounting tools of the first and second mounting heads based on the recognized position data of the electronic component and the tool correction data. 2 mounting heads are moved onto the mounting line, and the electronic components are mounted by the plurality of mounting tools of the first and second mounting heads. , And a step of mounting by sharing with the said mounting region positioned on the mounting line first and second mounting head.

実施形態のパッケージ部品の製造方法は、支持基板の複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハまたは擬似パネルを形成する工程と、前記疑似ウエーハまたは擬似パネルの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備する。実施形態のパッケージ部品の製造方法において、前記電子部品の実装工程は、前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程とを具備する。   The method of manufacturing a package component according to the embodiment includes a step of mounting an electronic component in each of a plurality of mounting regions of a support substrate, and a pseudo process by collectively sealing the electronic components mounted in the plurality of mounting regions. Forming a wafer or a pseudo panel and manufacturing a package component by forming a rewiring layer on the electronic component of the pseudo wafer or the pseudo panel. In the package component manufacturing method according to the embodiment, the electronic component mounting step acquires a moving position error of a stage on which the support substrate is placed, and stores stage correction data for correcting the moving position error in a storage unit. And moving position errors of a plurality of mounting tools that are respectively provided in the first and second mounting heads arranged along the X direction that is one direction along the horizontal direction, and that hold the electronic components, A step of storing tool correction data acquired on a mounting line set along the X direction and correcting the movement position error in the storage unit; and placing the support substrate on the stage; and the stage A step of recognizing the entire position of the support substrate placed thereon, position data of the support substrate obtained by the position recognition step of the support substrate, and the stage Correcting the movement of the stage based on the positive data, and moving the stage so as to sequentially position the rows of the mounting areas along the X direction in the plurality of mounting areas on the mounting line; and The electronic components are alternately received by the plurality of mounting tools of the first and second mounting heads, the positions of the electronic components held by the plurality of mounting tools are recognized, and the position data of the recognized electronic components is recognized. And moving the first and second mounting heads on the mounting line while correcting the movement of the plurality of mounting tools of the first and second mounting heads based on the tool correction data. The electronic components are placed in the mounting area positioned on the mounting line by the plurality of mounting tools of the first and second mounting heads. And a step of mounting and shared by the second mounting head.

実施形態の実装装置を示す平面図である。It is a top view which shows the mounting apparatus of embodiment. 実施形態の実装装置を示す正面図である。It is a front view which shows the mounting apparatus of embodiment. 実施形態の実装装置を示す右側面図である。It is a right view which shows the mounting apparatus of embodiment. 実施形態の実装装置の構成を示すブロック図である。It is a block diagram which shows the structure of the mounting apparatus of embodiment. 実施形態の実装装置の実装ツールによる実装動作の組合せを示す図である。It is a figure which shows the combination of the mounting operation | movement by the mounting tool of the mounting apparatus of embodiment. 実施形態の実装装置における基板ステージおよび実装ツールのキャリブレーション工程の準備工程を示す図である。It is a figure which shows the preparatory process of the calibration process of the board | substrate stage and mounting tool in the mounting apparatus of embodiment. 実施形態の実装装置における基板ステージおよび実装ツールのキャリブレーション工程を示す図である。It is a figure which shows the calibration process of the board | substrate stage in the mounting apparatus of embodiment, and a mounting tool. 実施形態の実装装置の動作状態の一例を示す平面図であって、ウエーハリングを交換する動作状態を示す図である。It is a top view which shows an example of the operation state of the mounting apparatus of embodiment, Comprising: It is a figure which shows the operation state which replaces | exchanges a wafer ring. 実施形態の実装装置における基板ステージの移動位置誤差の補正方法を説明するための図である。It is a figure for demonstrating the correction method of the movement position error of the substrate stage in the mounting apparatus of embodiment. 実施形態の実装装置の動作状態の一例を示す平面図であって、左右の移載ヘッドおよび左右の実装ヘッドがそれぞれ異なる位置にある状態を示す図である。It is a top view which shows an example of the operation state of the mounting apparatus of embodiment, Comprising: It is a figure which shows the state which has a right-and-left transfer head and a right and left mounting head in a respectively different position. 実施形態の実装装置を示す正面図であって、部品供給部と左右の移載部を省略して示す図である。It is a front view which shows the mounting apparatus of embodiment, Comprising: It is a figure which abbreviate | omits and shows a components supply part and a right-and-left transfer part. 実施形態の実装装置を示す正面図であって、部品供給部と移載部全体を省略して示す図である。It is a front view which shows the mounting apparatus of embodiment, Comprising: It is a figure which abbreviate | omits and shows the components supply part and the transfer part whole. 実施形態の実装装置を用いて１つの実装領域に実装される電子部品の一例を示す平面図である。It is a top view which shows an example of the electronic component mounted in one mounting area | region using the mounting apparatus of embodiment. 実施形態のパッケージ部品の製造工程を示すフロー図である。It is a flowchart which shows the manufacturing process of the package components of embodiment. 実施例１および比較例１の実装装置を用いて半導体チップを実装する支持基板を示す平面図である。It is a top view which shows the support substrate which mounts a semiconductor chip using the mounting apparatus of Example 1 and Comparative Example 1.

以下、実施形態の電子部品の実装装置と実装方法について、図面を参照して説明する。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中における上下の方向を示す用語は、特に明記が無い場合には後述する支持基板の電子部品の実装面を上とした場合の相対的な方向を示し、左右の方向を示す用語は、特に明記が無い場合には図２の正面図を基準とした方向を示す。   Hereinafter, an electronic component mounting apparatus and mounting method according to an embodiment will be described with reference to the drawings. The drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each part, and the like may differ from the actual ones. The term indicating the up and down direction in the description indicates the relative direction when the mounting surface of the electronic component of the support substrate described later is up unless otherwise specified, and the term indicating the left and right direction is particularly When there is no description, the direction based on the front view of FIG. 2 is shown.

［実装装置の構成］
図１は実施形態による電子部品の実装装置の構成を示す平面図、図２は図１に示す実装装置の正面図、図３は図１に示す実装装置の右側面図、図４は図１に示す実装装置の構成を示すブロック図である。図１ないし図３において、図１を基準として、実装装置１における左右方向をＸ方向、前後方向をＹ方向、上下方向をＺ方向とする。これらの図に示す実装装置１は、半導体チップｔ等の電子部品を供給する部品供給部１０と、支持基板Ｗが載置されるステージ２１を備えるステージ部２０と、部品供給部１０から半導体チップｔを取り出す移載部３０と、移載部３０が取り出した半導体チップｔを受取ってステージ２１に載置された支持基板Ｗに実装する実装部４０と、各部１０、２０、３０、４０の動作を制御する制御部５０とを具備している。 [Configuration of mounting device]
FIG. 1 is a plan view showing the configuration of an electronic component mounting apparatus according to the embodiment, FIG. 2 is a front view of the mounting apparatus shown in FIG. 1, FIG. 3 is a right side view of the mounting apparatus shown in FIG. It is a block diagram which shows the structure of the mounting apparatus shown in FIG. 1 to 3, with reference to FIG. 1, the horizontal direction in the mounting apparatus 1 is defined as the X direction, the front-rear direction is defined as the Y direction, and the vertical direction is defined as the Z direction. The mounting apparatus 1 shown in these drawings includes a component supply unit 10 that supplies electronic components such as a semiconductor chip t, a stage unit 20 that includes a stage 21 on which a support substrate W is mounted, and a semiconductor chip from the component supply unit 10. The transfer unit 30 for taking out t, the mounting unit 40 for receiving the semiconductor chip t taken out by the transfer unit 30 and mounting it on the support substrate W placed on the stage 21, and the operations of the units 10, 20, 30, 40 And a control unit 50 for controlling.

（部品供給部１０）
部品供給部１０は、実装装置１のベース部１ａ上の手前側中央に配置されている。部品供給部１０は、支持基板Ｗに実装する電子部品としての半導体チップｔを供給する。部品供給部１０は、半導体チップｔ毎に個片化された半導体ウエーハＴが貼着された樹脂シートＳを保持するウエーハリング１１と、ウエーハリング１１を着脱自在に保持し、不図示のＸＹ移動機構によりＸＹ方向に移動可能なウエーハリングホルダ１２と、移載部３０によって半導体チップｔを取り出すときに、取り出される半導体チップｔをウエーハリング１１の下側から突き上げる不図示の突き上げ機構とを備えている。突き上げ機構は、移載部３０による半導体チップｔの取り出しポジションに固定的に設けられている。突き上げ機構としては、公知の構成を有する機構、例えば特開２０１０−０５６４６６号公報に記載の機構を有するものを用いることができる。 (Part supply unit 10)
The component supply unit 10 is arranged at the front center on the base unit 1 a of the mounting apparatus 1. The component supply unit 10 supplies a semiconductor chip t as an electronic component to be mounted on the support substrate W. The component supply unit 10 detachably holds a wafer ring 11 that holds a resin sheet S to which a semiconductor wafer T separated for each semiconductor chip t is attached, and XY movement (not shown). A wafer ring holder 12 that can be moved in the X and Y directions by the mechanism, and a push-up mechanism (not shown) that pushes out the semiconductor chip t to be taken out from the lower side of the wafer ring 11 when the transfer chip 30 takes out the semiconductor chip t. Yes. The push-up mechanism is fixedly provided at the take-out position of the semiconductor chip t by the transfer unit 30. As the push-up mechanism, a mechanism having a known configuration, for example, a mechanism having a mechanism described in JP 2010-056466 A can be used.

部品供給部１０は、さらに不図示のウエーハリング１１の交換装置を備えている。交換装置は、ベース部１ａの前面に設けられる収納部（ウエーハリング１１を収容する溝部を上下方向に複数備えたもの、マガジンとも言う。）と、ウエーハリングホルダ１２と収納部との間で搬送されるウエーハリング１１を案内するガイド部とを備えている。交換装置は、ウエーハリングホルダ１２上に未使用のウエーハリング１１を供給し、半導体チップｔの取り出しが完了したウエーハリング１１を収納部に収納し、新たなウエーハリング１１をウエーハリングホルダ１２に供給する。なお、このウエーハリング１１の供給と収納には、後述する移載部３０が備えるウエーハリング保持装置３２が用いられる。   The component supply unit 10 further includes a wafer ring 11 exchange device (not shown). The exchanging device is transported between a storage portion (having a plurality of groove portions for storing the wafer ring 11 in the vertical direction, also referred to as a magazine) provided on the front surface of the base portion 1a, and the wafer ring holder 12 and the storage portion. And a guide portion for guiding the wafer ring 11 to be provided. The exchange device supplies an unused wafer ring 11 on the wafer ring holder 12, stores the wafer ring 11 in which the semiconductor chip t has been removed in the storage unit, and supplies a new wafer ring 11 to the wafer ring holder 12. To do. For supplying and storing the wafer ring 11, a wafer ring holding device 32 provided in the transfer unit 30 described later is used.

支持基板Ｗに実装される電子部品は、１種類の半導体チップｔに限られるものではなく、複数種類の半導体チップ、さらには半導体チップとダイオードやコンデンサ等であってもよい。実施形態の実装装置１は、半導体チップ、ダイオード、コンデンサ等を含む複数種類の電子部品を支持基板Ｗ上に実装してＭＣＰを製造する際に好適に用いられる。ＭＣＰの構成例としては、複数種類の半導体チップを備えるもの、１種類の半導体チップとダイオードやコンデンサ等を備えるもの、さらに複数種類の半導体チップとダイオードやコンデンサ等とを備えるものが挙げられる。   The electronic component mounted on the support substrate W is not limited to one type of semiconductor chip t, and may be a plurality of types of semiconductor chips, or a semiconductor chip and a diode or a capacitor. The mounting apparatus 1 according to the embodiment is preferably used when an MCP is manufactured by mounting a plurality of types of electronic components including a semiconductor chip, a diode, a capacitor, and the like on a support substrate W. Examples of the configuration of the MCP include those provided with a plurality of types of semiconductor chips, those provided with one type of semiconductor chip and diodes, capacitors, and the like, and those provided with a plurality of types of semiconductor chips and diodes, capacitors, and the like.

（ステージ部２０）
ステージ部２０は、ベース部１ａ上の後方中央に配置されている。ステージ部２０は、複数の実装領域を有する支持基板Ｗが載置されるステージ２１と、ステージ２１をＸＹ方向に移動させるステージ移動装置としてのＸＹ移動機構２２とを備える。ＸＹ移動機構２２は、ステージ２１上に載置された支持基板ＷのＸ方向に沿う実装領域の各行が後に詳述するＸ方向に沿う一直線上に設定された一定の実装ラインに順に位置付けられるように、ステージ２１を移動させる。ＸＹ移動機構２２は、ステージ２１に載置される最も大きな支持基板Ｗを、Ｘ方向においては支持基板ＷのＸ方向の寸法の２分の１より若干大きい（１／２Ｘ＋α）範囲で移動させることができる移動ストロークを有し、Ｙ方向においては支持基板ＷのＹ方向の寸法より若干大きい（Ｙ＋α）範囲で移動させることができる移動ストロークを有する。ステージ２１は、不図示の吸引吸着機構によって、載置された支持基板Ｗを吸着保持することが可能なように構成されている。 (Stage part 20)
The stage part 20 is arrange | positioned in the back center on the base part 1a. The stage unit 20 includes a stage 21 on which a support substrate W having a plurality of mounting areas is placed, and an XY moving mechanism 22 as a stage moving device that moves the stage 21 in the XY direction. The XY moving mechanism 22 is positioned so that each row of the mounting area along the X direction of the support substrate W placed on the stage 21 is sequentially positioned on a fixed mounting line set on a straight line along the X direction, which will be described in detail later. Next, the stage 21 is moved. The XY moving mechanism 22 moves the largest support substrate W placed on the stage 21 in the X direction within a range (1 / 2X + α) slightly larger than one half of the dimension of the support substrate W in the X direction. In the Y direction, there is a movement stroke that can be moved within a range (Y + α) that is slightly larger than the dimension of the support substrate W in the Y direction. The stage 21 is configured so that the mounted support substrate W can be sucked and held by a suction suction mechanism (not shown).

ステージ２１上に載置される支持基板Ｗは、例えばＦＯ−ＰＬＰの製造時に適用される、擬似ウエーハに準じる擬似パネルの形成に用いられる基板であって、ガラス基板、有機基板（ガラス・エポキシ（ＦＲ−４）基板等）、シリコン基板、ステンレス等の金属基板等であるが、これらに限定されるものではない。ＦＯ−ＷＬＰの製造時に適用される擬似ウエーハの形成に用いられる基板であってもよい。擬似パネルとは、ＦＯ−ＷＬＰの製造時に適用される擬似ウエーハと同様に、個片化された複数の半導体チップ等の電子部品を平面的に配置し、配置された電子部品間を樹脂封止して１枚の板状に成形した状態のものである。従って、擬似パネルの形成に用いられる支持基板Ｗの形状は、円形に限られるものではなく、四角形やそれ以外の多角形、楕円形等であってもよく、その形状は特に限定されるものではない。支持基板Ｗとしては、上述したＦＯ−ＰＬＰプロセスでＭＣＰを製造する際に用いられる基板、すなわち各実装領域に複数の半導体チップやコンデンサ等の電子部品が実装される基板が好適に用いられる。   The support substrate W placed on the stage 21 is a substrate used for forming a pseudo panel conforming to a pseudo wafer, which is applied, for example, at the time of manufacturing FO-PLP, and is a glass substrate, an organic substrate (glass epoxy ( FR-4) substrates), silicon substrates, metal substrates such as stainless steel, etc., but are not limited thereto. It may be a substrate used for forming a pseudo wafer applied at the time of manufacturing FO-WLP. Similar to the pseudo wafer applied at the time of manufacturing FO-WLP, the pseudo panel is a flat arrangement of electronic components such as a plurality of individual semiconductor chips, and the resin components are sealed between the arranged electronic components. Thus, it is in a state of being formed into a single plate. Therefore, the shape of the support substrate W used for forming the pseudo panel is not limited to a circle, and may be a quadrangle, other polygons, an ellipse, or the like, and the shape is not particularly limited. Absent. As the support substrate W, a substrate used when manufacturing the MCP by the FO-PLP process described above, that is, a substrate on which a plurality of electronic components such as a semiconductor chip and a capacitor are mounted in each mounting region is preferably used.

支持基板Ｗは、半導体チップｔ等の電子部品が実装される複数の実装領域を有している。ただし、複数の実装領域は支持基板Ｗ上に仮想的に設定されているものであり、各実装領域を示すマークやパターン等は形成されていない。支持基板Ｗは、基板全体の位置を示すグローバル認識用のアライメントマークを備えていてもよいが、個々の実装領域の位置を示すローカル認識用のアライメントマークは備えていない。グローバル認識方式とは、支持基板Ｗの複数の実装領域に電子部品をそれぞれ実装するときに、１回の基板の位置検出でその基板上の複数の実装領域に対して電子部品の実装を行なう方式のことを言う。ローカル認識方式とは、支持基板Ｗ上の複数の実装領域に電子部品をそれぞれ実装するときに、電子部品を実装する毎に電子部品の実装領域の位置検出を行う方式のことを言う。また、支持基板Ｗは、その大きさが３００×３００ｍｍ以上であることが好ましい。本実施形態においては、６００×６００ｍｍの支持基板Ｗが一例として用いられる。つまり、本実施形態の実装装置１において、ステージ２１は６００×６００ｍｍの支持基板Ｗを載置可能な大きさを有している。   The support substrate W has a plurality of mounting regions on which electronic components such as the semiconductor chip t are mounted. However, the plurality of mounting areas are virtually set on the support substrate W, and no marks, patterns, or the like indicating the mounting areas are formed. The support substrate W may include a global recognition alignment mark indicating the position of the entire substrate, but does not include a local recognition alignment mark indicating the position of each mounting region. The global recognition method is a method of mounting electronic components on a plurality of mounting regions on the substrate by detecting the position of the substrate once when mounting electronic components on a plurality of mounting regions of the support substrate W, respectively. Say that. The local recognition method is a method of detecting the position of the mounting region of the electronic component every time the electronic component is mounted when the electronic component is mounted on each of the plurality of mounting regions on the support substrate W. Further, the size of the support substrate W is preferably 300 × 300 mm or more. In the present embodiment, a support substrate W of 600 × 600 mm is used as an example. That is, in the mounting apparatus 1 of the present embodiment, the stage 21 has a size on which the support substrate W of 600 × 600 mm can be placed.

（移載部３０）
移載部３０は、左右一対の移載部３０Ａ、３０Ｂと、中間ステージ３１と、ウエーハリング保持装置３２とを備えており、２つの移載部３０Ａ、３０Ｂを左右反転した状態で配置したものである。２つの移載部３０Ａ、３０Ｂは、部品供給部１０を挟むようにベース部１ａ上の前方両側に分けて配置されており、左右が反転していることを除いて、同一構成を有している。以下においては、左側の移載部３０Ａの構成を説明し、右側の移載部３０Ｂの構成の説明は省略する。 (Transfer unit 30)
The transfer unit 30 includes a pair of left and right transfer units 30A and 30B, an intermediate stage 31, and a wafer ring holding device 32, and the two transfer units 30A and 30B are arranged in a horizontally reversed state. It is. The two transfer units 30A and 30B are separately arranged on both front sides of the base unit 1a so as to sandwich the component supply unit 10, and have the same configuration except that the left and right are reversed. Yes. In the following, the configuration of the left transfer unit 30A will be described, and the description of the configuration of the right transfer unit 30B will be omitted.

移載部３０Ａは、ベース部１ａの前方左側にＹ方向に沿ってベース部１ａの前端部から中央付近にかけて延設されたＹ方向移動装置３３を備えている。このＹ方向移動装置３３には、Ｙ方向移動ブロック３４がＹ方向に移動自在に支持されている。Ｙ方向移動ブロック３４の上端側の背面には、Ｙ方向移動ブロック３４からＸ方向に沿う水平方向である図示右方向に延設された矩形板状の支持体３５が設けられている。この支持体３５の背面側には、不図示のＸ方向移動装置によってＸ方向に沿って移動可能に支持された、平面視で概略クランク形状のＸ方向移動体３６が設けられている。Ｘ方向移動体３６の図示右方向の端部には、移載ヘッド３７が支持されている。また、Ｘ方向移動体３６の図示右方向の端部において、移載ヘッド３７が支持された面とは反対側の面には、ウエーハ認識カメラ３８が設けられている。   The transfer portion 30A includes a Y-direction moving device 33 that extends from the front end portion of the base portion 1a to the vicinity of the center along the Y direction on the front left side of the base portion 1a. A Y-direction moving block 34 is supported by the Y-direction moving device 33 so as to be movable in the Y direction. On the back surface on the upper end side of the Y-direction moving block 34, a rectangular plate-like support 35 is provided extending from the Y-direction moving block 34 in the right direction in the drawing, which is a horizontal direction along the X direction. On the back side of the support 35, there is provided an X-direction moving body 36 having a substantially crank shape in plan view, supported by an X-direction moving device (not shown) so as to be movable along the X direction. A transfer head 37 is supported at the right end of the X-direction moving body 36 in the figure. In addition, a wafer recognition camera 38 is provided on the surface of the X-direction moving body 36 on the opposite side to the surface on which the transfer head 37 is supported at the right end in the figure.

移載ヘッド３７には、Ｘ方向に左右２つの吸着ノズル（移載ノズル）３７ａ、３７ｂがそれぞれＺ（上下）方向移動装置３７ｃ、３７ｄを介して上下方向に移動自在に設けてられている。移載ヘッド３７は、反転機構３７ｅ、３７ｆにより各吸着ノズル３７ａ、３７ｂを個別に上下反転可能に支持している。これにより吸着ノズル３７ａ、３７ｂは、半導体チップｔを吸着保持する吸着面が下を向いた状態と吸着面が上を向いた状態とに選択的に姿勢を切換えることができるようになっている。ウエーハ認識カメラ３８は、部品供給部１０のウエーハリング１１に保持された半導体チップｔの位置認識に用いられる。   The transfer head 37 is provided with two suction nozzles (transfer nozzles) 37a and 37b in the X direction so as to be movable in the vertical direction via Z (vertical) direction moving devices 37c and 37d, respectively. The transfer head 37 supports the suction nozzles 37a and 37b by reversing mechanisms 37e and 37f so that the suction nozzles 37a and 37b can be turned upside down. As a result, the suction nozzles 37a and 37b can selectively switch the posture between a state in which the suction surface for holding the semiconductor chip t by suction faces downward and a state in which the suction surface faces upward. The wafer recognition camera 38 is used for position recognition of the semiconductor chip t held on the wafer ring 11 of the component supply unit 10.

なお、左側の移載部３０Ａにおいては、外側（図示左側）に位置する吸着ノズルの部品番号を３７ａとし、また外側に位置するＺ方向移動装置の部品番号を３７ｃとし、外側に位置する反転機構の部品番号を３７ｅとしている。ただし、左右の移載部３０Ａ、３０Ｂは、左右反転した状態で配置されている。そこで、右側の移載部３０Ｂにおいては、図示右側が外側となるので、右側に位置する吸着ノズルの部品番号が３７ａとなり、また右側に位置するＺ方向移動装置の部品番号が３７ｃとなり、右側に位置する反転機構の部品番号が３７ｅとなる。ここで、左側の移載ヘッド３７が第１の移載ヘッドであり、右側の移載ヘッド３７が第２の移載ヘッドである。   In the transfer part 30A on the left side, the part number of the suction nozzle located on the outside (left side in the figure) is 37a, the part number of the Z-direction moving device located on the outside is 37c, and the reversing mechanism located on the outside. The part number is 37e. However, the left and right transfer units 30A and 30B are arranged in a state where the left and right are reversed. Therefore, in the right transfer section 30B, the right side in the drawing is the outside, so the part number of the suction nozzle located on the right side is 37a, and the part number of the Z-direction moving device located on the right side is 37c, and on the right side The part number of the reversing mechanism located is 37e. Here, the left transfer head 37 is a first transfer head, and the right transfer head 37 is a second transfer head.

中間ステージ３１は、左右の移載ヘッド３７の吸着ノズル３７ａ、３７ｂによって取り出された半導体チップｔを一時的に載置するためのものであり、部品供給部１０とステージ部２０との間のベース部１ａの略中央位置に設けられている。中間ステージ３１は、左右の移載部３０Ａ、３０Ｂの移載ヘッド３７のそれぞれ２つの吸着ノズル３７ａ、３７ｂの配置に合わせて、４つの載置部３１ａ〜３１ｄを備えている。   The intermediate stage 31 is for temporarily placing the semiconductor chip t taken out by the suction nozzles 37 a and 37 b of the left and right transfer heads 37, and is a base between the component supply unit 10 and the stage unit 20. It is provided at a substantially central position of the part 1a. The intermediate stage 31 includes four mounting portions 31a to 31d according to the arrangement of the two suction nozzles 37a and 37b of the transfer heads 37 of the left and right transfer portions 30A and 30B.

ウエーハリング保持装置３２は、部品供給部１０のウエーハリングホルダ１２にウエーハリング１１を供給および収納する際に用いられる。ウエーハリング保持装置３２は、左側の移載部３０Ａの支持体３５における右方向の端部の、Ｘ方向移動体３６が設けられた面とは反対側の面、つまり前面に設けられている。ウエーハリング保持装置３２は、エアーシリンダ等の不図示のＸ方向移動装置によってＸ方向に進退自在に設けられた棒状の支持アーム３２ａと、この支持アーム３２ａにおける図示右方向の先端に設けられ、ウエーハリング１１を把持するチャック部３２ｂとを備えて構成されている。   The wafer ring holding device 32 is used when the wafer ring 11 is supplied to and stored in the wafer ring holder 12 of the component supply unit 10. The wafer ring holding device 32 is provided on the surface opposite to the surface on which the X-direction moving body 36 is provided, that is, on the front surface, at the right end of the support 35 of the left transfer portion 30A. The wafer ring holding device 32 is provided at a rod-like support arm 32a that can be moved forward and backward in the X direction by an X direction moving device (not shown) such as an air cylinder, and a right end of the support arm 32a. And a chuck portion 32b for holding the ring 11.

このような移載部３０は、部品供給部１０から半導体チップｔを順次取り出し、実装部４０に向けて移載する。移載部３０は、半導体チップｔをフェイスアップ実装（半導体チップｔの電極面を上にして基板に実装）するときには、部品供給部１０から取り出した半導体チップｔを中間ステージ３１を介して実装部４０に受渡し、半導体チップｔをフェイスダウン実装（半導体チップｔの電極面を下にして基板に実装）するときには、部品供給部１０から取り出した半導体チップｔを吸着ノズル３７ａ、３７ｂを上下反転させて半導体チップｔを表裏反転させた状態で実装部４０に受け渡す。   Such a transfer unit 30 sequentially takes out the semiconductor chips t from the component supply unit 10 and transfers them to the mounting unit 40. The transfer unit 30 mounts the semiconductor chip t taken out from the component supply unit 10 via the intermediate stage 31 when the semiconductor chip t is mounted face up (mounted on the substrate with the electrode surface of the semiconductor chip t facing up). When the semiconductor chip t is mounted face-down (mounted on the substrate with the electrode surface of the semiconductor chip t down), the suction nozzles 37a and 37b are turned upside down on the semiconductor chip t taken out from the component supply unit 10. The semiconductor chip t is delivered to the mounting unit 40 with the front and back being reversed.

（実装部４０）
実装部４０は、左右一対の移載部３０Ａ、３０Ｂと同様に、同一構成を有する２つの実装部４０Ａ、４０Ｂを備えている。２つの実装部４０Ａ、４０Ｂは、ステージ部２０を挟むようにベース部１ａ上の後方両側に左右反転した状態で分けて配置されている。以下においては、左右一対の実装部４０についても、左側の実装部４０Ａの構成のみを説明し、右側の実装部４０Ｂの構成の説明は省略する。 (Mounting part 40)
The mounting part 40 includes two mounting parts 40A and 40B having the same configuration as the pair of left and right transfer parts 30A and 30B. The two mounting portions 40A and 40B are separately arranged in a state where the left and right sides are reversed on both sides of the back on the base portion 1a so as to sandwich the stage portion 20. In the following, regarding the pair of left and right mounting portions 40, only the configuration of the left mounting portion 40A will be described, and the description of the configuration of the right mounting portion 40B will be omitted.

実装部４０Ａは、ベース部１ａの後方左側にＹ方向に沿ってベース部１ａの後端部から中央部にかけて延設された、側面視で門型をなす支持フレーム４１を備えている。この支持フレーム４１の右側の側面に、Ｙ方向移動装置４１ａを介してＹ方向に移動自在にヘッド支持体４２が支持されている。ヘッド支持体４２は、Ｘ方向に沿う水平方向である図示右方向に向けてベース部１ａの中央付近まで延びている。ヘッド支持体４２の前面には、Ｘ方向に移動可能なＸ方向移動装置４２ａを介して実装ヘッド４３が設けられている。   The mounting portion 40A includes a support frame 41 that extends from the rear end portion to the center portion of the base portion 1a along the Y direction on the rear left side of the base portion 1a and has a gate shape in a side view. A head support 42 is supported on the right side surface of the support frame 41 so as to be movable in the Y direction via a Y-direction moving device 41a. The head support 42 extends to the vicinity of the center of the base portion 1a toward the right in the figure, which is a horizontal direction along the X direction. A mounting head 43 is provided on the front surface of the head support 42 via an X-direction moving device 42a that can move in the X direction.

実装ヘッド４３は、Ｘ方向（図示左右）に並べて設けられ、半導体チップｔを吸着保持して支持基板Ｗに実装する２つの実装ツール４３ａ、４３ｂと、２つの実装ツール４３ａ、４３ｂを個別にＺ方向に移動させるＺ方向移動装置４３ｃ、４３ｄとを備えている。ここで、Ｙ方向移動装置４１ａとＸ方向移動装置４２ａとＺ方向移動装置４３ｃ、４３ｄとで、実装ヘッド移送機構が構成されている。さらに、実装部４０は実装ツール４３ａ、４３ｂに保持された半導体チップｔを撮像するための撮像ユニット４４を備えている。   The mounting head 43 is provided side by side in the X direction (left and right in the drawing), and the two mounting tools 43a and 43b for sucking and holding the semiconductor chip t and mounting them on the support substrate W and the two mounting tools 43a and 43b are individually Z Z direction moving devices 43c and 43d that move in the direction are provided. Here, the Y-direction moving device 41a, the X-direction moving device 42a, and the Z-direction moving devices 43c and 43d constitute a mounting head transfer mechanism. Further, the mounting unit 40 includes an imaging unit 44 for imaging the semiconductor chip t held by the mounting tools 43a and 43b.

実装ツール４３ａ、４３ｂは、移載ヘッド３７の吸着ノズル３７ａ、３７ｂと同じ配置間隔で設けられている。また、実装ツール４３ａ、４３ｂは、半導体チップｔを吸着保持する部分が、上下方向に透視可能な部材によって構成されている。これによって、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを、実装ツール４３ａ、４３ｂの上側から観察することができるようになっている。実装ツール４３ａ、４３ｂは、不図示の水平回動装置を備えており、吸着保持した半導体チップｔを水平面内で回動させることがでるようになっている。さらに、実装ツール４３ａ、４３ｂのうち、内側（ベース部１ａの中央側）に位置する実装ツール４３ｂには、第１の認識部としての基板認識カメラ４３ｆが取り付けられている。基板認識カメラ４３ｆは、ステージ２１に載置された支持基板Ｗのアライメントマーク（グローバルマーク）を撮像するためのものである。   The mounting tools 43 a and 43 b are provided at the same arrangement interval as the suction nozzles 37 a and 37 b of the transfer head 37. In addition, the mounting tools 43a and 43b are configured by members that can see through and hold the portion that holds the semiconductor chip t by suction. Thus, the semiconductor chip t attracted and held by the mounting tools 43a and 43b can be observed from the upper side of the mounting tools 43a and 43b. The mounting tools 43a and 43b are provided with a horizontal rotation device (not shown) so that the suctioned and held semiconductor chip t can be rotated in a horizontal plane. Further, among the mounting tools 43a and 43b, a board recognition camera 43f as a first recognition unit is attached to the mounting tool 43b located on the inner side (center side of the base portion 1a). The substrate recognition camera 43 f is for imaging the alignment mark (global mark) of the support substrate W placed on the stage 21.

なお、移載部３０と同様に、実装部４０においても左右の実装部４０Ａ、４０Ｂが左右反転した状態で配置されている。よって、左右の実装部４０Ａ、４０Ｂにおいて、それぞれ外側（左側の実装部４０Ａにおいては左側、右側の実装部４０Ｂにおいては右側）に位置する実装ツールの部品番号を４３ａとし、外側に位置するＺ方向移動装置の部品番号を４３ｃとている。ここで、左側の実装ヘッド４３が第１の実装ヘッドであり、右側の実装ヘッド４３が第２の実装ヘッドである。   Note that, similarly to the transfer unit 30, the left and right mounting units 40 </ b> A and 40 </ b> B are also arranged in a horizontally reversed state in the mounting unit 40. Therefore, in the left and right mounting portions 40A and 40B, the component number of the mounting tool located on the outside (left side in the left mounting portion 40A and right side in the right mounting portion 40B) is 43a, and the Z direction is located outside. The part number of the moving device is 43c. Here, the left mounting head 43 is a first mounting head, and the right mounting head 43 is a second mounting head.

撮像ユニット４４は、中間ステージ３１の４つの載置部３１ａ〜３１ｄの上方の位置に、４つの載置部３１ａ〜３１ｄに対応して第２の認識部としての４つのチップ認識カメラ４４ａ〜４４ｄを備えている。チップ認識カメラ４４ａ〜４４ｄは、載置部３１ａ〜３１ｄに載置された半導体チップｔを撮像できると共に、チップ認識カメラ４４ａ〜４４ｄの下方に移動した実装ツール４３ａ、４３ｂに保持された半導体チップｔを、実装ツール４３ａ、４３ｂを透過して撮像できるようになっている。これらチップ認識カメラ４４ａ〜４４ｄは、一対のＸＹ移動装置４４ｅ、４４ｆによって、２つ一組でＸＹ方向に移動可能に支持されている。組となる二つのチップ認識カメラ（４４ａと４４ｂおよび４４ｃと４４ｄ）は、実装ツール４３ａ、４３ｂおよび吸着ノズル３７ａ、３７ｂと同じ配置間隔で設けられている。一対のＸＹ移動装置４４ｅ、４４ｆは、Ｘ方向に延設された図示正面視で門型をなすカメラ支持フレーム４４ｇの梁の部分の下側に支持されている。カメラ支持フレーム４４ｇは、実装部４０における左右の支持フレーム４１の上面の前側端部に、左右の支持フレーム４１に架け渡して設けられている。   The imaging unit 44 is positioned above the four placement units 31a to 31d of the intermediate stage 31 and has four chip recognition cameras 44a to 44d as second recognition units corresponding to the four placement units 31a to 31d. It has. The chip recognition cameras 44a to 44d can image the semiconductor chip t placed on the placement portions 31a to 31d, and the semiconductor chip t held by the mounting tools 43a and 43b moved below the chip recognition cameras 44a to 44d. Can be imaged through the mounting tools 43a and 43b. These chip recognition cameras 44a to 44d are supported by a pair of XY moving devices 44e and 44f so as to be movable in the XY direction in pairs. The two chip recognition cameras (44a and 44b and 44c and 44d) forming a set are provided at the same arrangement interval as the mounting tools 43a and 43b and the suction nozzles 37a and 37b. The pair of XY moving devices 44e and 44f are supported on the lower side of the beam portion of the camera support frame 44g that extends in the X direction and forms a gate shape when viewed from the front. The camera support frame 44g is provided across the left and right support frames 41 at front end portions of the upper surfaces of the left and right support frames 41 in the mounting portion 40.

このような実装部４０は、移載部３０によって部品供給部１０から取り出された半導体チップｔを受け取り、受け取った半導体チップｔをステージ２１に載置された支持基板Ｗ上に実装する。その際、左右の実装ヘッド４３の実装ツール４３ａ、４３ｂは、一定の実装ライン上で半導体チップｔを実装する。この実装ラインは、ステージ２１のＹ方向における移動範囲内において、Ｘ方向に沿って仮想的に設定された直線であって、ステージ２１および実装ツール４３ａ、４３ｂの移動に用いる座標によって管理される。つまり、実装ラインは、一定のＹ軸上に位置するＸ軸上の座標点の集合となる。支持基板Ｗには、通常、ＸＹ方向に沿って行列状に実装領域が設定される。従って、支持基板Ｗ上に半導体チップｔを実装するときには、ステージ２１は半導体チップｔを実装しようとするＸ方向に沿う実装領域の行が実装ライン上に位置するように移動制御される。実装ツール４３ａ、４３ｂは、実装ライン上に位置付けられた実装領域のうち、所定の実装領域上に半導体チップｔを実装するように移動制御される。   Such a mounting unit 40 receives the semiconductor chip t taken out from the component supply unit 10 by the transfer unit 30, and mounts the received semiconductor chip t on the support substrate W placed on the stage 21. At that time, the mounting tools 43a and 43b of the left and right mounting heads 43 mount the semiconductor chip t on a fixed mounting line. This mounting line is a straight line virtually set along the X direction within the movement range of the stage 21 in the Y direction, and is managed by coordinates used for the movement of the stage 21 and the mounting tools 43a and 43b. That is, the mounting line is a set of coordinate points on the X axis located on a certain Y axis. In the support substrate W, mounting regions are usually set in a matrix along the XY direction. Accordingly, when the semiconductor chip t is mounted on the support substrate W, the stage 21 is controlled to move so that the row of the mounting region along the X direction in which the semiconductor chip t is to be mounted is positioned on the mounting line. The mounting tools 43a and 43b are controlled to be mounted so that the semiconductor chip t is mounted on a predetermined mounting area among the mounting areas positioned on the mounting line.

左右の実装部４０Ａ、４０Ｂの実装ヘッド４３、４３は、それぞれ実装ライン上において、支持基板Ｗ上の実装領域をＸ方向に２等分、つまり左右に２等分し、左側の領域を左側の実装ヘッド４３で、右側の領域を右の実装ヘッド４３で分担して同時並行的に半導体チップｔの実装を行なう。この際、実装ヘッド４３同士の物理的な干渉を防止するために、２つの実装ヘッド４３、４３が接近できる最小距離を、ソフト的あるいはメカ的に制限している。この接近できる最小距離を「最接近距離」と呼ぶ。また、左右の実装ヘッド４３、４３が最接近距離にある状態で、外側に位置する実装ツール同士、すなわち左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の右の実装ツール４３ａの離間距離を「近接間隔」と呼ぶ。仮に、支持基板ＷのＸ方向の寸法が、近接間隔の２倍の長さに満たない場合、左右の実装ヘッド４３による半導体チップｔの実装を、支持基板ＷのＸ方向全域において同時並行して行なうことは困難となる。   The mounting heads 43 and 43 of the left and right mounting portions 40A and 40B respectively divide the mounting area on the support substrate W into two equal parts in the X direction, that is, two right and left parts on the mounting line, and the left area into the left side. With the mounting head 43, the right region is shared by the right mounting head 43 and the semiconductor chip t is mounted in parallel. At this time, in order to prevent physical interference between the mounting heads 43, the minimum distance that the two mounting heads 43 and 43 can approach is limited in terms of software or mechanically. This minimum accessible distance is referred to as the “closest approach distance”. Further, with the left and right mounting heads 43, 43 being at the closest distance, the mounting tools positioned outside, that is, the left mounting tool 43 a of the left mounting head 43 and the right mounting tool 43 a of the right mounting head 43. Is called the “proximity interval”. If the dimension of the support substrate W in the X direction is less than twice the length of the proximity distance, the mounting of the semiconductor chip t by the left and right mounting heads 43 is performed simultaneously in the entire X direction of the support substrate W. It becomes difficult to do.

左右の実装ヘッド４３、４３において、実装を同時に行う実装ツール４３ａ、４３ｂの組合せは図５に示す４通りがある。第１の例は、図５（Ａ）に示すように、左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の左の実装ツール４３ｂとで半導体チップｔを同時に実装する組合せである。第２の例は、図５（Ｂ）に示すように、左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の右の実装ツール４３ａとで半導体チップｔを同時に実装する組合せである。第３の例は、図５（Ｃ）に示すように、左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の左の実装ツール４３ｂとで半導体チップｔを同時に実装する組合せである。第４の例は、図５（Ｄ）に示すように、左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の右の実装ツール４３ａとで半導体チップｔを同時に実装する組合せである。   In the left and right mounting heads 43 and 43, there are four combinations of the mounting tools 43a and 43b that perform mounting simultaneously as shown in FIG. As shown in FIG. 5A, the first example is a combination in which the semiconductor chip t is simultaneously mounted with the right mounting tool 43b of the left mounting head 43 and the left mounting tool 43b of the right mounting head 43. is there. As shown in FIG. 5B, the second example is a combination in which the semiconductor chip t is simultaneously mounted with the right mounting tool 43b of the left mounting head 43 and the right mounting tool 43a of the right mounting head 43. is there. As shown in FIG. 5C, the third example is a combination in which the semiconductor chip t is simultaneously mounted by the left mounting tool 43a of the left mounting head 43 and the left mounting tool 43b of the right mounting head 43. is there. As shown in FIG. 5D, the fourth example is a combination in which the semiconductor chip t is simultaneously mounted by the left mounting tool 43a of the left mounting head 43 and the right mounting tool 43a of the right mounting head 43. is there.

このうち、同時に実装を行う実装ツール４３ａ、４３ｂ同士の離間距離Ｌが最も長い組合せは、図５（Ｄ）に示す左右の実装ヘッド４３における外側に位置する実装ツール４３ａ同士で実装する組合せである。そして、この組合せにおいて、左右の実装ヘッド４３が最接近距離にある状態での実装ツール４３ａ同士の離間距離Ｌが、上述した「近接間隔」である。従って、支持基板ＷのＸ方向の長さが、近接間隔の２倍に満たない場合、図５（Ｄ）の組合せでは支持基板ＷのＸ方向の全域において、半導体チップｔを同時に実装することができないことになる。なお、本実施形態においては、近接間隔は１５０ｍｍとなっている。つまり、図５（Ｄ）に示す実装ツール４３ａ、４３ｂ同士の離間距離Ｌが１５０ｍｍということである。   Among these, the combination having the longest separation distance L between the mounting tools 43a and 43b that are mounted simultaneously is a combination that is mounted by the mounting tools 43a positioned on the outer sides of the left and right mounting heads 43 shown in FIG. . In this combination, the separation distance L between the mounting tools 43a in a state where the left and right mounting heads 43 are at the closest distance is the “proximity interval” described above. Therefore, when the length of the support substrate W in the X direction is less than twice the proximity interval, the semiconductor chip t can be simultaneously mounted in the entire region of the support substrate W in the X direction in the combination of FIG. It will not be possible. In the present embodiment, the proximity interval is 150 mm. That is, the distance L between the mounting tools 43a and 43b shown in FIG. 5D is 150 mm.

なお、実装ヘッド４３の動作プログラムとして、同時に実装を行う実装ツール４３ａ、４３ｂの組合せが、図５（Ａ）〜（Ｃ）の組合せに制限されており、図５（Ｄ）の組合せが存在しない場合、「近接間隔」は図５（Ｂ）に示すような、左右の実装ヘッド４３が最接近距離にある状態での左側の実装ヘッド４３の右の実装ツール４３ｂと右側の実装ヘッド４３の右の実装ツール４３ａとの離間距離、または図５（Ｃ）に示すような、左右の実装ヘッド４３が最接近距離にある状態での左側の実装ヘッド４３の左の実装ツール４３ａと右側の実装ヘッド４３の左の実装ツール４３ｂとの離間距離となる。   In addition, as an operation program for the mounting head 43, the combination of the mounting tools 43a and 43b to be mounted simultaneously is limited to the combination of FIGS. 5A to 5C, and the combination of FIG. 5D does not exist. In this case, as shown in FIG. 5B, the “proximity interval” means the right mounting tool 43b of the left mounting head 43 and the right mounting head 43 in the state where the left and right mounting heads 43 are at the closest distance. The left mounting tool 43a and the right mounting head of the left mounting head 43 when the left and right mounting heads 43 are at the closest distance as shown in FIG. 5C. 43 is a separation distance from the left mounting tool 43b.

（制御部５０）
制御部５０は、記憶部５１に記憶された制御情報に基づいて、部品供給部１０、ステージ部２０、移載部３０、実装部４０の動作を制御し、半導体チップｔを含む電子部品を支持基板Ｗの各実装領域に順次実装する。記憶部５１には、後述するステージ２１の移動位置誤差の取得工程により得られたステージ２１の移動位置誤差を補正するステージ補正データや、実装ツール４３ａ、４３ｂの移動位置誤差の取得工程により得られた実装ツール４３ａ、４３ｂの移動位置誤差を補正するツール補正データが記憶されており、これらの補正データに基づいてステージ２１および実装部４０の移動が制御される。また、記憶部５１には、支持基板Ｗに対して半導体チップｔを実装するための、移載部３０や実装部４０等に対する動作プログラム等も記憶されている。 (Control unit 50)
The control unit 50 controls the operations of the component supply unit 10, the stage unit 20, the transfer unit 30, and the mounting unit 40 based on the control information stored in the storage unit 51, and supports electronic components including the semiconductor chip t. It mounts in each mounting area | region of the board | substrate W sequentially. The storage unit 51 obtains stage correction data for correcting the movement position error of the stage 21 obtained by the movement position error acquisition process of the stage 21 described later and the movement position error acquisition process of the mounting tools 43a and 43b. Tool correction data for correcting the movement position error of the mounting tools 43a and 43b is stored, and movement of the stage 21 and the mounting unit 40 is controlled based on these correction data. The storage unit 51 also stores an operation program for the transfer unit 30 and the mounting unit 40 for mounting the semiconductor chip t on the support substrate W.

［実装装置の動作（電子部品の実装）］
次に、実装装置１を用いた半導体チップｔ等の電子部品の実装工程について説明する。支持基板Ｗの各実装領域に半導体チップｔ等の電子部品を実装するにあたって、グローバル認識方式のみを適用する場合、実装領域の位置認識は行われないため、各実装領域に対する半導体チップｔの位置決め精度は、支持基板Ｗのグローバルマーク等の認識精度とステージ２１のＸＹ移動機構２２の機械加工精度等、並びに実装ツール４３ａ、４３ｂのＸ方向移動装置４２ａ、Ｙ方向移動装置４１ａ、Ｚ方向移動装置４３ｃ、４３ｄの機械加工精度等に頼ることになる。しかしながら、ステージ２１や実装ツール４３ａ、４３ｂの移動をガイドするガイドレール等を、所望の範囲にわたって±７μｍ以下の精度で仕上げることは、金属加工上実質的に不可能である。ましてや、所望の長さを有するガイドレールを金属フレーム等に±７μｍ以下の直進性とうねりで組み付けることは、尚更不可能である。そこで、ステージ２１の移動位置誤差を測定し、ステージ２１の移動を補正するデータを取得（キャリブレーション）する。また、実装ツール４３ａ、４３ｂの移動位置誤差を実装ライン上において測定し、実装ツール４３ａ、４３ｂの移動を補正するデータを取得（キャリブレーション）する。 [Operation of mounting equipment (mounting electronic components)]
Next, a process for mounting an electronic component such as a semiconductor chip t using the mounting apparatus 1 will be described. When only the global recognition method is applied to mount an electronic component such as the semiconductor chip t in each mounting area of the support substrate W, the positioning accuracy of the semiconductor chip t with respect to each mounting area is not performed because the position recognition of the mounting area is not performed. Are the recognition accuracy of the global mark of the support substrate W, the machining accuracy of the XY movement mechanism 22 of the stage 21, and the X direction moving device 42a, the Y direction moving device 41a, and the Z direction moving device 43c of the mounting tools 43a and 43b. , 43d machining accuracy and the like. However, it is practically impossible in metal processing to finish the guide rail and the like that guide the movement of the stage 21 and the mounting tools 43a and 43b with an accuracy of ± 7 μm or less over a desired range. Furthermore, it is still impossible to assemble a guide rail having a desired length to a metal frame or the like with straightness and swell of ± 7 μm or less. Therefore, the movement position error of the stage 21 is measured, and data for correcting the movement of the stage 21 is acquired (calibrated). Further, the movement position error of the mounting tools 43a and 43b is measured on the mounting line, and data for correcting the movement of the mounting tools 43a and 43b is acquired (calibrated).

［ステージ２１の移動位置誤差（ステージ補正データ）の取得工程（キャリブレーション工程（１））］
ステージ２１の移動位置誤差を補正するデータは、図６および図７に示すような校正基板７１を使用して取得する。校正基板７１は、例えばガラス製の基板に位置認識用のドットマーク７２が予め設定された間隔で行列状に設けられたものである。校正基板７１のドットマーク７２は、例えば縦６００ｍｍ×横６００ｍｍの範囲内に３ｍｍ間隔で設けられている。ドットマーク７２は、金属薄膜等で形成されており、エッチングやスパッタリング等の成膜技術を用いて形成することができる。ドットマークの直径は、例えば０．２ｍｍである。このような校正基板７１をステージ２１上に正確にセットする。校正基板７１のセット方法は特に限定されないが、例えば以下に示すような方法により実施される。ここで、校正基板７１は支持基板Ｗと同じ大きさを有し、ドットマークが設けられた範囲は支持基板Ｗ上の全ての実装領域を含む範囲と同じ大きさとされている。 [Step of Acquiring Stage 21 Movement Position Error (Stage Correction Data) (Calibration Step (1))]
Data for correcting the movement position error of the stage 21 is acquired using a calibration board 71 as shown in FIGS. The calibration substrate 71 is a substrate in which, for example, dot marks 72 for position recognition are provided in a matrix at preset intervals. The dot marks 72 on the calibration board 71 are provided, for example, at intervals of 3 mm within a range of 600 mm long × 600 mm wide. The dot mark 72 is formed of a metal thin film or the like, and can be formed using a film formation technique such as etching or sputtering. The diameter of the dot mark is, for example, 0.2 mm. Such a calibration substrate 71 is accurately set on the stage 21. The method for setting the calibration board 71 is not particularly limited, but for example, the calibration board 71 is implemented by the following method. Here, the calibration substrate 71 has the same size as the support substrate W, and the range in which the dot marks are provided is the same size as the range including all mounting regions on the support substrate W.

（校正基板７１のセット）
上述したような校正基板７１を作業者の手作業によってステージ２１上にセットする。校正基板７１のセットは、校正基板７１をステージ２１上に載置した後、校正基板７１の平行調整（ドットマーク７２の並び方向をＸＹ方向に合わせる調整）を行うことにより実施される。平行調整は、支持基板Ｗのグローバルマークの撮像に用いる基板認識カメラ４３ｆのうち、例えば左の実装ヘッド４３の基板認識カメラ４３ｆを利用して行う。まず、ステージ２１上に載置された校正基板７１上において、図６に示すように、校正基板７１の左手前の角部に位置するドットマーク７２が基板認識カメラ４３ｆの撮像視野Ｖの中心となるようにステージ２１の位置を調整する。 (Set of calibration board 71)
The calibration board 71 as described above is set on the stage 21 manually by the operator. The calibration substrate 71 is set by placing the calibration substrate 71 on the stage 21 and then adjusting the calibration substrate 71 in parallel (adjusting the alignment direction of the dot marks 72 to the XY direction). The parallel adjustment is performed using, for example, the substrate recognition camera 43f of the left mounting head 43 among the substrate recognition cameras 43f used for imaging the global mark of the support substrate W. First, on the calibration substrate 71 placed on the stage 21, as shown in FIG. 6, the dot mark 72 located at the left front corner of the calibration substrate 71 is the center of the imaging field of view V of the substrate recognition camera 43f. The position of the stage 21 is adjusted so that

この状態からステージ２１を低速（カメラ２２の視野Ｖ内をドットマーク７２がゆっくりと流れていくくらいの速度）でＸ方向左側に向けて移動させる。このとき、作業者は基板認識カメラ４３ｆの撮像画像をモニタで監視し、基板認識カメラ４３ｆで撮像されるドットマーク７２の位置が撮像視野Ｖに対して上側または下側にずれてきたらステージ２１の移動を停止させ、ずれをなくす方向に校正基板７１の傾きを手動で調整する。図６の撮像視野Ｖは、ステージ２１の移動に伴って撮像視野Ｖ内に現れるドットマーク７２の位置が徐々に下側にずれる状態の例を示している。   From this state, the stage 21 is moved toward the left in the X direction at a low speed (a speed at which the dot mark 72 slowly flows in the field of view V of the camera 22). At this time, the operator monitors the captured image of the substrate recognition camera 43f on the monitor, and when the position of the dot mark 72 imaged by the substrate recognition camera 43f is shifted upward or downward with respect to the imaging field of view V, The movement is stopped and the inclination of the calibration board 71 is manually adjusted in a direction to eliminate the deviation. The imaging field of view V of FIG. 6 shows an example of a state in which the position of the dot mark 72 appearing in the imaging field of view V gradually shifts downward as the stage 21 moves.

校正基板７１の傾きを調整したら、また左手前の角部に位置するドットマーク７２が基板認識カメラ４３ｆの撮像視野Ｖの中心となるようにステージ２１の位置を調整し、ステージ２１を低速でＸ方向左側に向けて移動させる。作業者は、同様にモニタでドットマーク７２の位置がずれていくか否かを監視する。そして、位置がずれてきたらステージ２１の移動を停止させ、校正基板７１の傾きを調整する。このような動作を、ステージ２１のＸ方向における移動可能な範囲の全域において、ドットマーク７２が撮像視野Ｖから外れることなくモニタ画面に映し出されるまで、繰り返し行う。このような作業者によるステージ２１の移動は、タッチパネルとジョイスティックの操作等により行う。   After adjusting the inclination of the calibration substrate 71, the position of the stage 21 is adjusted so that the dot mark 72 positioned at the corner on the left front side becomes the center of the imaging field of view V of the substrate recognition camera 43f. Move to the left in the direction. Similarly, the operator monitors whether or not the position of the dot mark 72 is shifted on the monitor. When the position is shifted, the movement of the stage 21 is stopped and the inclination of the calibration substrate 71 is adjusted. Such an operation is repeatedly performed until the dot mark 72 is projected on the monitor screen without deviating from the imaging field of view V in the entire movable range of the stage 21 in the X direction. Such movement of the stage 21 by the operator is performed by operating a touch panel and a joystick.

（ステージ２１の移動位置誤差（補正データ）の取得）
次に、上記した方法でステージ２１上にセットされた校正基板７１のドットマーク７２の位置を、左右の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて認識し、ステージ２１の移動位置誤差およびそれに基づく補正データを取得する。ドットマーク７２の認識は、左右の基板認識カメラ４３ｆをそれぞれ所定の位置で停止させた状態で校正基板７１を移動させることによって行う。校正基板７１上のドットマーク７２の撮像は、例えば図７に示すように、校正基板７１の後方（ベース部１ａの後方側に位置する側）左端に位置するドットマーク７２からＸ方向右側に向けてドットマーク７２の配置間隔である３ｍｍピッチでピッチ移動を開始し、前方（ベース部１ａの前方側に位置する側）に向けて順次折返しながら行う。この際、校正基板７１上のドットマーク７２のうち、左半分の領域に設けられたドットマーク７２を左側の基板認識カメラ４３ｆを用いて撮像し、右半分の領域に設けられたドットマーク７２を右側の基板認識カメラ４３ｆを用いて撮像する。 (Acquisition of moving position error (correction data) of stage 21)
Next, the position of the dot mark 72 of the calibration board 71 set on the stage 21 by the above-described method is recognized by using the board recognition camera 43f included in the left and right mounting heads 43, and the movement position error of the stage 21 and the error. Get correction data based on it. The dot mark 72 is recognized by moving the calibration substrate 71 while the left and right substrate recognition cameras 43f are stopped at predetermined positions. For example, as shown in FIG. 7, the dot mark 72 on the calibration substrate 71 is imaged from the dot mark 72 located at the left end behind the calibration substrate 71 (the side located behind the base portion 1 a) toward the right in the X direction. Then, pitch movement is started at a pitch of 3 mm, which is the arrangement interval of the dot marks 72, and is performed while sequentially turning back toward the front (the side located on the front side of the base portion 1a). At this time, among the dot marks 72 on the calibration substrate 71, the dot mark 72 provided in the left half region is imaged using the left substrate recognition camera 43f, and the dot mark 72 provided in the right half region is captured. Imaging is performed using the right substrate recognition camera 43f.

具体的には、ステージ２１をＸＹ移動機構２２のＸＹ方向の移動ストロークの中央に位置（この位置を原点位置と称する。）させた状態で、左側の基板認識カメラ４３ｆを校正基板７１上の左半分のドットマーク群の中央（図７に符号７１Ａで示す位置）に位置付け、右側の基板認識カメラ４３ｆを校正基板７１上の右半分のドットマーク群の中央（図７に符号７１Ｂで示す位置）に位置付ける。この状態から、左右の基板認識カメラ４３ｆを停止させたままで、作業者がモニタを見ながらＸＹ移動機構２２を操作して、左半分のドットマーク群の左上のドットマーク７２が左側の基板認識カメラ４３ｆの撮像視野Ｖの中心に位置するように、校正基板７１を移動させる。これによって、右半分のドットマーク群の左上のドットマーク７２が右側の基板認識カメラ４３ｆの撮像視野Ｖ内に位置することとなる。左右それぞれのドットマーク群において、左上のドットマーク７２が１番目のドットマーク７２となる。   Specifically, the left substrate recognition camera 43f is placed on the left side of the calibration substrate 71 while the stage 21 is positioned at the center of the movement stroke in the XY direction of the XY movement mechanism 22 (this position is referred to as an origin position). Positioned at the center of the half dot mark group (position indicated by reference numeral 71A in FIG. 7), the right substrate recognition camera 43f is positioned at the center of the right half dot mark group on the calibration board 71 (position indicated by reference numeral 71B in FIG. 7). Position. From this state, while the left and right substrate recognition cameras 43f are stopped, the operator operates the XY movement mechanism 22 while looking at the monitor, and the upper left dot mark 72 of the left half dot mark group is the left substrate recognition camera. The calibration board 71 is moved so as to be positioned at the center of the imaging visual field V of 43f. As a result, the upper left dot mark 72 of the right half dot mark group is positioned within the imaging field of view V of the right substrate recognition camera 43f. In the left and right dot mark groups, the upper left dot mark 72 becomes the first dot mark 72.

１番目のドットマーク７２を基板認識カメラ４３ｆの撮像視野Ｖの中心となるように位置付けたら、左右の基板認識カメラ４３ｆによるドットマーク７２の検出動作が開始される。ここから先は、制御部５０による自動制御で行なわれる。検出動作は、作業者がタッチパネルに表示される検出動作の開始ボタンを押す（タッチする）ことで開始される。ドットマーク７２の検出動作が開始されると、まず１番目のドットマーク７２が撮像される。撮像された１番目のドットマーク７２の画像は、公知の画像認識技術を用いて処理され、基板認識カメラ４３ｆの撮像視野Ｖの中心に対するドットマーク７２の位置ずれが検出される。検出された位置ずれは、ステージ２１の移動位置（ＸＹ座標）と対になる情報として記憶部５１に記憶される。ドットマーク７２の位置認識が完了したら、前述した移動順序にしたがって、次（２番目）のドットマーク７２をカメラの視野内に位置付けるべくステージ２１が移動する。図７の例では、２番目のドットマーク７２は１番目のドットマーク７２の右隣に位置しているので、ステージ２１をＸ方向左側へ３ｍｍ移動させる。   When the first dot mark 72 is positioned so as to be in the center of the imaging field of view V of the substrate recognition camera 43f, the detection operation of the dot mark 72 by the left and right substrate recognition cameras 43f is started. From this point onward, automatic control by the control unit 50 is performed. The detection operation is started when the worker presses (touches) a detection operation start button displayed on the touch panel. When the detection operation of the dot mark 72 is started, the first dot mark 72 is first imaged. The captured image of the first dot mark 72 is processed using a known image recognition technique, and the positional deviation of the dot mark 72 with respect to the center of the imaging field of view V of the substrate recognition camera 43f is detected. The detected displacement is stored in the storage unit 51 as information that is paired with the movement position (XY coordinates) of the stage 21. When the position recognition of the dot mark 72 is completed, the stage 21 moves to position the next (second) dot mark 72 within the field of view of the camera in accordance with the movement order described above. In the example of FIG. 7, since the second dot mark 72 is located right next to the first dot mark 72, the stage 21 is moved 3 mm to the left in the X direction.

ステージ２１の移動は、ステージ２１のＸＹ移動機構に設けられたリニアエンコーダの読み取り値に基づいて行われる。リニアエンコーダのスケールには、熱対策として熱膨張係数が小さいガラス製スケールを用いることが好ましい。ステージ２１の移動が完了したら、１番目のドットマーク７２ａと同様にして、２番目のドットマーク７２の位置ずれが検出され、このときのステージ２１のＸＹ座標と対となる情報として記憶部５１に記憶される。ドットマーク７２の撮像は、ステージ２１を停止させた後、ステージ２１の停止時に発生する振動が収まるだけの時間を待った後に行われる。このような動作を校正基板７１上の全てのドットマーク７２に対して行い、それぞれの位置に対応するドットマーク７２の移動位置ずれデータを取得し、ステージ補正データとして記憶部５１に記憶する。   The stage 21 is moved based on a reading value of a linear encoder provided in the XY moving mechanism of the stage 21. As the scale of the linear encoder, it is preferable to use a glass scale having a small thermal expansion coefficient as a countermeasure against heat. When the movement of the stage 21 is completed, the positional deviation of the second dot mark 72 is detected in the same manner as the first dot mark 72a. Remembered. The imaging of the dot mark 72 is performed after the stage 21 is stopped and after waiting for a time sufficient for vibrations generated when the stage 21 is stopped to settle. Such an operation is performed on all the dot marks 72 on the calibration substrate 71, and movement position deviation data of the dot marks 72 corresponding to the respective positions are acquired and stored in the storage unit 51 as stage correction data.

（支持基板Ｗの熱膨張に伴う補正データの取得）
半導体チップｔの接合に用いられるダイアタッチフィルムの接合性を向上させるため、ステージ２１にヒータを設けて支持基板Ｗを加熱することがある。このような場合、ステージ２１に載せる前と後とで支持基板Ｗの温度が変わる（上がる）ため、支持基板Ｗがその分だけ熱膨張する。支持基板Ｗが熱膨張すると、ステージ２１と実装ヘッド５５を精度良く移動させたとしても、支持基板Ｗが延びた分だけ実装位置がずれてしまう。 (Acquisition of correction data accompanying thermal expansion of support substrate W)
In order to improve the bondability of the die attach film used for bonding the semiconductor chip t, a heater may be provided on the stage 21 to heat the support substrate W. In such a case, since the temperature of the support substrate W changes (increases) before and after being placed on the stage 21, the support substrate W is thermally expanded correspondingly. When the support substrate W is thermally expanded, even if the stage 21 and the mounting head 55 are moved with high accuracy, the mounting position is shifted by the amount that the support substrate W is extended.

そこで、ヒータの加熱によって生じる支持基板Ｗの熱膨張量を予め測定する等して把握しておき、支持基板Ｗに半導体チップｔを実装するときには、予め把握した熱膨張量に応じた係数（パーセンテージ）を補正データに乗じてステージ２１の移動を制御することが好ましい。このとき、ヒータの形状や配置、ステージ２１の構造等の要因で、支持基板Ｗ全体が均一に熱膨張するとは限らないので、熱膨張の分布も合わせて把握するようにしてもよい。例えば、支持基板Ｗ上の領域を１０行×１０列等の格子状の複数の領域に分割し、分割した領域毎に熱膨張量（各測定点の熱膨張による変位）を測定する。そして、領域毎にステージ２１の補正データに乗ずる係数を切換えるようにしてもよい。   Accordingly, the thermal expansion amount of the support substrate W generated by the heating of the heater is grasped by measuring in advance, and when the semiconductor chip t is mounted on the support substrate W, a coefficient (percentage) corresponding to the grasped thermal expansion amount is obtained. ) Is preferably multiplied by the correction data to control the movement of the stage 21. At this time, the support substrate W as a whole does not always thermally expand due to factors such as the shape and arrangement of the heater and the structure of the stage 21, so the distribution of thermal expansion may also be grasped together. For example, the region on the support substrate W is divided into a plurality of grid-like regions such as 10 rows × 10 columns, and the thermal expansion amount (displacement due to thermal expansion at each measurement point) is measured for each divided region. Then, the coefficient to be multiplied by the correction data of the stage 21 may be switched for each region.

また、支持基板Ｗをステージ２１に載置してから支持基板Ｗの熱膨張がステージ２１の温度に対して飽和するまでの間の所定の経過時間毎に支持基板Ｗの熱膨張量を測定し、所定の経過時間毎の熱膨張量に応じた係数を求めておくようにしてもよい。このとき、支持基板Ｗ上を複数の領域に分割した領域毎に、熱膨張量に応じた係数を求めるようにしてもよい。そして、半導体チップｔの実装を行うときには、支持基板Ｗがステージ２１上に載置されてからの経過時間毎に、その経過時間に応じた係数に切換え、その係数を補正データに乗じてステージ２１を移動させるようにする。このようにすることによって、ステージ２１の温度に対して支持基板Ｗの熱膨張が飽和状態になることを待たずして、当該支持基板Ｗに対して半導体チップｔの実装を開始することができ、半導体チップｔの実装を効率良く、しかも精度良く実施することができる。   Further, the amount of thermal expansion of the support substrate W is measured every predetermined elapsed time from when the support substrate W is placed on the stage 21 until the thermal expansion of the support substrate W is saturated with respect to the temperature of the stage 21. The coefficient corresponding to the thermal expansion amount for each predetermined elapsed time may be obtained. At this time, a coefficient corresponding to the thermal expansion amount may be obtained for each region obtained by dividing the support substrate W into a plurality of regions. When mounting the semiconductor chip t, every time elapsed since the support substrate W was placed on the stage 21, the coefficient is switched to a coefficient corresponding to the elapsed time, and the correction data is multiplied by the coefficient to the stage 21. To move. By doing so, the mounting of the semiconductor chip t on the support substrate W can be started without waiting for the thermal expansion of the support substrate W to be saturated with respect to the temperature of the stage 21. The semiconductor chip t can be mounted efficiently and accurately.

（ステージ２１の移動位置の補正）
ステージ２１を移動させるときには、ステージ２１の移動位置誤差の取得工程で求めたステージ補正データのうち、左側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したステージ補正データを参照し、ステージ２１の移動位置を補正する。制御部５０は、ステージ２１に載置された支持基板Ｗ上のＸ方向に沿う実装領域の各行が順次実装ライン上に位置するようにＸＹ移動機構２２を制御する。このとき、制御部５０は記憶部５１に記憶された実装領域の位置情報（ＸＹ座標）と上述したステージ補正データを参照し、実装領域の行を実装ライン上に位置付けるときに必要な補正値を算出する。そして、実装領域の行を実装ライン上に位置付けるときのステージ２１の移動位置を、算出した補正値分だけ補正する。ステージ２１がヒータを有する場合には、上記した支持基板Ｗの熱膨張量に基づく係数を、ステージ２１の補正データに乗ずるようにすることが好ましい。 (Correction of moving position of stage 21)
When the stage 21 is moved, the stage correction data obtained by using the substrate recognition camera 43f included in the left mounting head 43 among the stage correction data obtained in the movement position error obtaining process of the stage 21 is referred to, and the stage 21 is moved. Correct the movement position. The control unit 50 controls the XY movement mechanism 22 so that each row of the mounting area along the X direction on the support substrate W placed on the stage 21 is sequentially positioned on the mounting line. At this time, the control unit 50 refers to the mounting area position information (XY coordinates) stored in the storage unit 51 and the above-described stage correction data, and sets a correction value necessary for positioning the mounting area row on the mounting line. calculate. Then, the movement position of the stage 21 when the row of the mounting area is positioned on the mounting line is corrected by the calculated correction value. When the stage 21 has a heater, it is preferable to multiply the correction data of the stage 21 by the coefficient based on the thermal expansion amount of the support substrate W described above.

なお、右側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したステージ補正データは、右側の実装ヘッド４３の移動位置の補正に用いる。すなわち、左右の実装ヘッド４３の基板認識カメラ４３ｆは、同一の校正基板７１に一定の配置間隔で設けられたドットマーク７２を撮像しているので、ステージ２１（校正基板７１）が平行移動する限りにおいては、左右の基板認識カメラ４３ｆの撮像画像から認識されるドットマーク７２の位置ずれは一致するはずである。ところが、ステージ２１は移動時に、水平面内で微小な回動、いわゆるヨーイングを生じることがある。このような場合には、左側の基板認識カメラ４３ｆを用いて取得したステージ補正データを用いてステージ２１の移動誤差を補正して移動させたとしても、右側の実装ヘッド４３の実装ツール４３ａ、４３ｂによる実装精度が十分なものとならないことが考えられる。そこで、右側の実装ヘッド４３の移動位置を、左側の基板認識カメラ４３ｆで取得したステージ補正データと右側の基板認識カメラ４３ｆで取得したステージ補正データとの差に基づいて補正する。このようにすることによって、ステージ２１にヨーイングが生じる場合であっても、左右の実装ヘッド４３による実装精度を確保することができる。   Note that the stage correction data acquired using the substrate recognition camera 43f included in the right mounting head 43 is used for correcting the movement position of the right mounting head 43. That is, since the substrate recognition cameras 43f of the left and right mounting heads 43 image the dot marks 72 provided on the same calibration substrate 71 at a fixed arrangement interval, as long as the stage 21 (calibration substrate 71) moves in parallel. In FIG. 5, the positional deviations of the dot marks 72 recognized from the captured images of the left and right substrate recognition cameras 43f should match. However, when the stage 21 is moved, there is a case where a minute rotation, so-called yawing, occurs in a horizontal plane. In such a case, even if the movement error of the stage 21 is corrected using the stage correction data acquired using the left substrate recognition camera 43f, the mounting tools 43a and 43b of the right mounting head 43 are moved. It is conceivable that the mounting accuracy by is not sufficient. Therefore, the movement position of the right mounting head 43 is corrected based on the difference between the stage correction data acquired by the left substrate recognition camera 43f and the stage correction data acquired by the right substrate recognition camera 43f. By doing in this way, even if yawing arises in the stage 21, the mounting accuracy by the left and right mounting heads 43 can be ensured.

［実装ツール４３ａ、４３ｂの移動位置誤差（第１のツール補正データ）の取得工程（キャリブレーション工程（２））］
実装ツール４３ａ、４３ｂのＸＹ方向の移動位置誤差を補正するデータ（第１のツール補正データ）は、ステージ２１のキャリブレーションと同様に、校正基板７１を使用して取得する。従って、上述したキャリブレーション工程（１）と連続して行うとよい。この補正データの取得は、ステージ２１を例えば原点位置に停止させた状態で、実装ラインを中央とするＹ方向に所定の幅を有する領域（図７に破線の斜線で示す領域であって、以下「補正データ取得領域Ｄｔ」という。）内に位置するドットマーク７２の位置を、左右の実装ヘッド４３が備える基板認識カメラ４３ｆを個別に移動させながら認識することで行う。それぞれの実装ヘッド４３の基板認識カメラ４３ｆは、Ｘ方向に関しては実装ヘッド４３のＸ方向における移動可能な範囲の全域で、Ｙ方向に関しては設定された所定の幅の範囲内において補正データ取得領域Ｄｔ内のドットマーク７２の撮像を行う。 [Moving Position Error (First Tool Correction Data) Acquisition Step of the Mounting Tools 43a and 43b (Calibration Step (2))]
Data for correcting movement position errors in the XY directions of the mounting tools 43a and 43b (first tool correction data) is acquired using the calibration board 71 in the same manner as the calibration of the stage 21. Therefore, it may be performed continuously with the calibration step (1) described above. The acquisition of the correction data is an area having a predetermined width in the Y direction with the mounting line at the center in a state where the stage 21 is stopped at the origin position (the area indicated by the hatched area in FIG. This is performed by recognizing the position of the dot mark 72 located in the “correction data acquisition region Dt” while individually moving the substrate recognition cameras 43f provided in the left and right mounting heads 43. The board recognition camera 43f of each mounting head 43 has a correction data acquisition region Dt within the entire range in which the mounting head 43 can move in the X direction with respect to the X direction and within a predetermined width range with respect to the Y direction. The dot mark 72 inside is imaged.

具体的には、まず左側の実装ヘッド４３の基板認識カメラ４３ｆを、左側の実装ヘッド４３のＸ方向の移動可能範囲の左端であって、補正データ取得領域Ｄｔの後方側に移動させ、その位置にあるドットマーク７２を基板認識カメラ４３ｆの撮像視野Ｖの中心に位置付ける。この状態で、作業者がタッチパネルに表示される検出動作の開始ボタンを押す（タッチする）ことで、検出動作が開始される。   Specifically, first, the board recognition camera 43f of the left mounting head 43 is moved to the left end of the movable range in the X direction of the left mounting head 43 and to the rear side of the correction data acquisition region Dt, and the position is moved. Is positioned at the center of the imaging field of view V of the substrate recognition camera 43f. In this state, when the worker presses (touches) a detection operation start button displayed on the touch panel, the detection operation is started.

検出動作が開始されると、基板認識カメラ４３ｆは、Ｘ方向の右側に向けてドットマーク７２の配置間隔でピッチ移動を開始し、Ｘ方向に移動可能な範囲内において前方に向けて折返しながら補正データ取得領域Ｄｔ内のドットマーク７２を順次撮像する。そして、基板認識カメラ４３ｆは、上述したステージ補正データの取得と同様にしてドットマーク７２の位置を認識し、実装ツール４３ａ、４３ｂの移動位置を補正する補正データとしての第１のツール補正データを取得して記憶部５１に記憶する。同様の動作を右側の実装ヘッド４３の基板認識カメラ４３ｆでも行い、右側の実装ヘッド４３の実装ツール４３ａ、４３ｂの第１のツール補正データを取得して記憶部５１に記憶する。なお、補正データ取得領域Ｄｔの所定の幅は、支持基板Ｗに実装する電子部品の大きさに応じて適宜設定すればよいが、概ね３０ｍｍ〜１００ｍｍの範囲内で設定するとよい。またさらに、電子部品１つ分の幅であってもよい。   When the detection operation is started, the board recognition camera 43f starts pitch movement at the arrangement interval of the dot marks 72 toward the right side in the X direction, and corrects while turning forward in a range movable in the X direction. The dot marks 72 in the data acquisition area Dt are sequentially imaged. Then, the substrate recognition camera 43f recognizes the position of the dot mark 72 in the same manner as the acquisition of the stage correction data described above, and uses the first tool correction data as correction data for correcting the movement positions of the mounting tools 43a and 43b. Acquired and stored in the storage unit 51. The same operation is performed by the board recognition camera 43f of the right mounting head 43, and the first tool correction data of the mounting tools 43a and 43b of the right mounting head 43 is acquired and stored in the storage unit 51. The predetermined width of the correction data acquisition region Dt may be set as appropriate according to the size of the electronic component mounted on the support substrate W, but may be set within a range of approximately 30 mm to 100 mm. Furthermore, the width may be one electronic component.

上述したステージ補正データとツール補正データの取得工程は、基本的には実装装置１を稼働させるときに実施し、その測定結果に基づいてステージ２１や実装ヘッド４３の移動を制御すればよい。ただし、ステージ２１や実装ヘッド４３には、半導体チップｔの実装を補助するヒータ等が組み込まれる場合がある。このような場合、装置各部の温度が上昇して熱膨張により機械精度が低下するおそれがある。また、実装装置１による半導体チップｔの実装工程の進行に伴って、実装ヘッド４３を移動させる移動装置のモータ等の発熱によっても、装置各部の機械精度が低下することもある。このような温度上昇による移動誤差を考慮する場合、装置稼働時の１回のみに限らず、定期的に実施してもよい。   The stage correction data and tool correction data acquisition process described above is basically performed when the mounting apparatus 1 is operated, and the movement of the stage 21 and the mounting head 43 may be controlled based on the measurement result. However, the stage 21 and the mounting head 43 may incorporate a heater or the like that assists in mounting the semiconductor chip t. In such a case, the temperature of each part of the apparatus rises and the mechanical accuracy may be reduced due to thermal expansion. Further, as the mounting process of the semiconductor chip t by the mounting apparatus 1 proceeds, the mechanical accuracy of each part of the apparatus may also decrease due to heat generated by a motor of a moving apparatus that moves the mounting head 43. When considering such a movement error due to a temperature rise, the movement error is not limited to once during the operation of the apparatus, but may be performed periodically.

（実装ツール４３ａ、４３ｂの移動位置の補正）
左右の実装ヘッド４３を移動させる際の移動位置の補正について説明する。まず、左側の実装ヘッド４３を実装ライン上の実装位置に移動させるときには、実装ツール４３ａ、４３ｂの移動位置誤差の取得工程で求めた第１のツール補正データのうち、左側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得したツール補正データを参照して、実装ツール４３ａ、４３ｂの移動位置を補正する。制御部５０は、実装ツール４３ａ、４３ｂに保持された半導体チップｔを実装ライン上に位置付けられた実装領域の行のうち、所定の実装領域に実装すべく実装ヘッド４３のＸ方向移動装置４２ａおよびＹ方向移動装置４１ａを制御する。このとき、制御部５０は、記憶部５１に記憶された当該実装領域の位置情報（ＸＹ座標）と上述した第１のツール補正データを参照し、当該実装領域の中心に半導体チップｔの中心が一致するように位置付けるのに必要な補正値を算出する。そして、半導体チップｔを実装領域に実装するときの実装ツール４３ａ、４３ｂの移動位置を、算出した補正値分だけ補正する。 (Correction of moving position of mounting tools 43a and 43b)
The correction of the movement position when moving the left and right mounting heads 43 will be described. First, when the left mounting head 43 is moved to the mounting position on the mounting line, the left mounting head 43 includes the first tool correction data obtained in the moving position error acquisition step of the mounting tools 43a and 43b. The movement positions of the mounting tools 43a and 43b are corrected with reference to the tool correction data acquired using the board recognition camera 43f. The control unit 50 includes the X-direction moving device 42a of the mounting head 43 to mount the semiconductor chip t held by the mounting tools 43a and 43b on a predetermined mounting area among the rows of the mounting area positioned on the mounting line. The Y-direction moving device 41a is controlled. At this time, the control unit 50 refers to the position information (XY coordinates) of the mounting area stored in the storage unit 51 and the first tool correction data described above, and the center of the semiconductor chip t is at the center of the mounting area. A correction value necessary for positioning to match is calculated. Then, the movement positions of the mounting tools 43a and 43b when mounting the semiconductor chip t in the mounting area are corrected by the calculated correction value.

また、右側の実装ヘッド４３の場合にも、左側の実装ヘッド４３と同様に、右側の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて取得した第１のツール補正データを参照して、実装ツール４３ａ、４３ｂの移動位置を補正する。なお、本実施形態においては、各実装ヘッド４３において、２つの実装ツール４３ａ、４３ｂと基板認識カメラ４３ｆの相対的な位置関係は、冶具等によって一定の精度内で組み付けられているようにすることが好ましい。このようにすることによって、半導体チップｔ等の位置決め精度をさらに向上させることができる。   Also in the case of the right mounting head 43, as with the left mounting head 43, the mounting tool is referred to by referring to the first tool correction data acquired using the substrate recognition camera 43 f included in the right mounting head 43. The movement positions of 43a and 43b are corrected. In this embodiment, in each mounting head 43, the relative positional relationship between the two mounting tools 43a and 43b and the board recognition camera 43f is assembled within a certain accuracy by a jig or the like. Is preferred. By doing so, the positioning accuracy of the semiconductor chip t and the like can be further improved.

［実装ツール４３ａ、４３ｂの移動位置誤差（第２のツール補正データ）の取得工程（キャリブレーション工程（３））］
実装ツール４３ａ、４３ｂのＺ方向の移動位置誤差を補正するデータ（第２のツール補正データ）は、キャリブレーション工程（１）、（２）の後、ステージ補正データおよび第１のツール補正データを適用した状態で、支持基板Ｗまたは試験用の支持基板Ｗｓに対し実装ライン上において所定のピッチで半導体チップｔまたは試験用のチップｔｓを実装し、実装したチップの目標位置に対する位置ずれを測定することで取得する。 [Step of Acquiring Moving Position Error (Second Tool Correction Data) of Mounting Tools 43a and 43b (Calibration Step (3))]
The data (second tool correction data) for correcting the movement position error in the Z direction of the mounting tools 43a and 43b is the stage correction data and the first tool correction data after the calibration steps (1) and (2). In the applied state, the semiconductor chip t or the test chip ts is mounted at a predetermined pitch on the mounting line on the support substrate W or the test support substrate Ws, and the positional deviation of the mounted chip with respect to the target position is measured. Get by that.

具体的には、ステージ２１上に試験用の支持基板Ｗｓを載置する。試験用の支持基板Ｗｓは、製造に用いる支持基板Ｗでも良いが、少なくとも実装ライン上において実装領域が確保できればよいので、図７に示す補正データ取得領域Ｄｔと同程度の大きさの基板であっても良い。ステージ２１に支持基板Ｗｓを載置したならば、後述する半導体チップｔの移載工程および半導体チップｔの実装工程と同様な動作にて、補正データ取得用として実装ラインに沿って予め設定された実装間隔、例えば１ｍｍ間隔で、試験用のチップｔｓを粘着テープを介して実装する。粘着テープは予め支持基板Ｗｓに貼付しておけば良い。この実装は、グローバル認識方式で行う。   Specifically, a test support substrate Ws is placed on the stage 21. The test support substrate Ws may be the support substrate W used for manufacturing, but it is sufficient if a mounting area can be secured at least on the mounting line. May be. If the support substrate Ws is placed on the stage 21, it is set in advance along the mounting line for obtaining correction data in the same operation as the semiconductor chip t transfer step and the semiconductor chip t mounting step described later. Test chips ts are mounted via an adhesive tape at a mounting interval, for example, 1 mm. The adhesive tape may be attached to the support substrate Ws in advance. This implementation is performed using the global recognition method.

試験用のチップｔｓの実装が完了したならば、支持基板Ｗｓをステージ２１から取外し、不図示の検査装置にて各チップｔｓの目標位置に対する実装位置ずれを測定する。このようにして取得した、実装ライン上の目標位置と当該目標位置に対する実装位置ずれとの関係を表す相関データを、第２のツール補正データとして記憶部５１に記憶する。この動作を左右の実装ヘッド４３の各実装ツール４３ａ、４３ｂにおいて個別に行い、実装ツール４３ａ、４３ｂ毎に第２のツール補正データを取得する。   When the mounting of the test chip ts is completed, the support substrate Ws is removed from the stage 21, and the mounting position deviation of each chip ts with respect to the target position is measured by an inspection device (not shown). The correlation data representing the relationship between the target position on the mounting line and the mounting position deviation with respect to the target position acquired in this way is stored in the storage unit 51 as second tool correction data. This operation is performed individually for each of the mounting tools 43a and 43b of the left and right mounting heads 43, and second tool correction data is acquired for each of the mounting tools 43a and 43b.

なお、設定した実装間隔がチップｔのＸ方向の寸法よりも小さい場合、例えば実装間隔が１ｍｍでチップｔｓの寸法が４×４ｍｍの場合、実装ライン上にチップｔｓを連続して配置することができない。このような場合には、支持基板Ｗｓの位置をＹ方向にずらしながら複数回に分けてチップｔｓを実装ラインに沿って実装すればよい。すなわち、まず４ｍｍよりも大きな間隔でチップｔｓを実装ラインに沿って実装する。この後、支持基板Ｗｓの位置をＹ方向に４ｍｍよりも大きな距離で移動させ。この位置で、前回に対してＸ方向に１ｍｍずつ位置をずらしてチップｔｓを実装ラインに沿って実装する。この動作を実装間隔が埋まるまで繰り返すという具合である。   When the set mounting interval is smaller than the size of the chip t in the X direction, for example, when the mounting interval is 1 mm and the size of the chip ts is 4 × 4 mm, the chips ts may be continuously arranged on the mounting line. Can not. In such a case, the chip ts may be mounted along the mounting line in multiple steps while shifting the position of the support substrate Ws in the Y direction. That is, first, chips ts are mounted along the mounting line at intervals larger than 4 mm. Thereafter, the position of the support substrate Ws is moved by a distance greater than 4 mm in the Y direction. At this position, the position is shifted by 1 mm in the X direction with respect to the previous time, and the chip ts is mounted along the mounting line. This operation is repeated until the mounting interval is filled.

また、ローカルマークが付された試験用の支持基板Ｗｓに対してグローバル認識方式で試験用のチップｔｓを実装し、基板認識カメラ４３ｆを用いて、実装されたチップｔｓの実装位置に対する位置ずれを認識するようにしても良い。   Further, the test chip ts is mounted on the test support substrate Ws with the local mark by the global recognition method, and the positional deviation of the mounted chip ts with respect to the mounting position is detected using the substrate recognition camera 43f. You may make it recognize.

（実装ツール４３ａ、４３ｂの移動位置の補正）
各実装ツール４３ａ、４３ｂの移動位置の補正について説明する。各実装ツール４３ａ、４３ｂを実装ライン上の実装領域に移動させるときには、記憶部５１に記憶された第２のツール補正データである実装ライン上の目標位置と当該目標位置に対する実装位置ずれとの関係を表す相関データを参照し、当該実装領域に対応する実装位置ずれの値から補正値を算出する。そして、実装ツール４３ａ、４３ｂを実装領域に移動させるときの実装ヘッド４３の移動位置を算出した補正値分だけ補正する。なお、第２のツール補正データの中に、実装領域の位置に一致する目標位置が存在しない場合には、例えば実装領域の位置に隣接する２つの目標位置における実装位置ずれを、一次式または多項式によって補間して、実装領域の位置に対応する実装位置ずれの補正値を算出するようにしても良い。 (Correction of moving position of mounting tools 43a and 43b)
The correction of the movement positions of the mounting tools 43a and 43b will be described. When moving each mounting tool 43a, 43b to the mounting area on the mounting line, the relationship between the target position on the mounting line which is the second tool correction data stored in the storage unit 51 and the mounting position deviation with respect to the target position The correction value is calculated from the mounting position deviation value corresponding to the mounting area. Then, the movement position of the mounting head 43 when moving the mounting tools 43a and 43b to the mounting area is corrected by the calculated correction value. If there is no target position that matches the position of the mounting area in the second tool correction data, for example, the mounting position deviation at two target positions adjacent to the position of the mounting area is expressed by a linear equation or a polynomial expression. The correction value for the mounting position deviation corresponding to the position of the mounting area may be calculated by interpolation.

［電子部品の実装工程］
上記したキャリブレーション工程（１）〜（３）の後に、半導体チップｔ等の電子部品の支持基板Ｗへの実装工程を実施する。 [Electronic component mounting process]
After the calibration steps (1) to (3) described above, a step of mounting electronic components such as the semiconductor chip t on the support substrate W is performed.

（１）ウエーハリング１１の搬入工程
まず、不図示の収納部からウエーハリングホルダ１２に未使用のウエーハリング１１を搬入し、ウエーハリング１１をウエーハリングホルダ１２上に固定する。この際、図８に示すように、左側の移載部３０Ａに設けられたウエーハリング保持装置３２の支持アーム３２ａを図示右方向に移動させ、チャック部３２ｂをウエーハリング１１の保持位置へ移動させる。この状態で、２点鎖線で示す位置に移動して、収納部内のウエーハリング１１の後端部を把持し、実線で示す位置まで移動させることで、収納部からウエーハリング１１を引き出し、ウエーハリングホルダ１２上にウエーハリング１１を移動させる。ウエーハリングホルダ１２上にウエーハリング１１を位置付けたら、チャック部３２ｂによるウエーハリング１１の把持を解除し、支持アーム３２ａを図示左方向に移動させてチャック部３２ｂを待機位置へ移動させる。ウエーハリングホルダ１２上に位置付けられたウエーハリング１１は、部品供給部１０が備える不図示のエキスパンド機構によって樹脂シートＳが引き伸ばされた状態で保持される。 (1) Loading Process of Wafer Ring 11 First, an unused wafer ring 11 is loaded into a wafer ring holder 12 from a storage unit (not shown), and the wafer ring 11 is fixed on the wafer ring holder 12. At this time, as shown in FIG. 8, the support arm 32 a of the wafer ring holding device 32 provided in the left transfer portion 30 </ b> A is moved in the right direction in the drawing, and the chuck portion 32 b is moved to the holding position of the wafer ring 11. . In this state, the wafer ring 11 is moved to the position indicated by the two-dot chain line, the rear end portion of the wafer ring 11 in the storage portion is gripped, and moved to the position indicated by the solid line, whereby the wafer ring 11 is pulled out from the storage portion, The wafer ring 11 is moved on the holder 12. When the wafer ring 11 is positioned on the wafer ring holder 12, the grip of the wafer ring 11 by the chuck portion 32b is released, the support arm 32a is moved in the left direction in the figure, and the chuck portion 32b is moved to the standby position. The wafer ring 11 positioned on the wafer ring holder 12 is held in a state where the resin sheet S is stretched by an expanding mechanism (not shown) provided in the component supply unit 10.

（２）支持基板Ｗのセット工程
（２−１：支持基板Ｗの供給）
不図示の搬送ロボットによって保持された支持基板Ｗがステージ２１に供給される。不図示の搬送ロボットは、支持基板Ｗを載置して保持する搬送アームを備えており、支持基板Ｗを実装装置１の左側から左側の実装部４０Ａの支持フレーム４１の門の下の空間を通してステージ２１上に搬入する。支持基板Ｗをステージ２１上に供給した後、搬送アームは実装装置１上から退避する。支持基板Ｗの供給工程は、ウエーハリング１１の搬入工程（１）と並行して行なってもよいし、個別に行なってもよい。 (2) Setting process of support substrate W (2-1: supply of support substrate W)
A support substrate W held by a transfer robot (not shown) is supplied to the stage 21. A transfer robot (not shown) includes a transfer arm for mounting and holding the support substrate W, and the support substrate W passes from the left side of the mounting apparatus 1 through the space under the gate of the support frame 41 of the left mounting portion 40A. Carry on stage 21. After the support substrate W is supplied onto the stage 21, the transfer arm is retracted from the mounting apparatus 1. The supply process of the support substrate W may be performed in parallel with the carry-in process (1) of the wafer ring 11 or may be performed individually.

（２−２：グローバルマークの検出）
ステージ２１上に載置された支持基板Ｗのグローバルマークを検出し、支持基板Ｗの位置を認識する。例えば図９に示すように、支持基板Ｗの４隅のうち、３つの角部に設けられたグローバルマークＡ、Ｂ、Ｃを、順次左右の実装ヘッド４３が備える基板認識カメラ４３ｆを用いて撮像する。具体的には、支持基板Ｗの左後方（図９では左上）に位置するグローバルマークＡが左側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、左側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＡを撮像する。次いで、支持基板Ｗの右後方（図９では右上）に位置するグローバルマークＢが右側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、右側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＢを撮像する。最後に、支持基板Ｗの右前方（図９では右下）に位置するグローバルマークＣが右側の実装ヘッド４３の基板認識カメラ４３ｆの真下に位置するように、右側の実装ヘッド４３とステージ２１とを相対的に移動させ、グローバルマークＣを撮像する。このようにして撮像した撮像画像に基づいて３つのグローバルマークＡ、Ｂ、Ｃの位置を検出し、検出した３つのグローバルマークＡ、Ｂ、Ｃの位置に基づいて支持基板ＷのＸＹ方向の位置ずれとθ方向（水平回転方向）の位置ずれを求める。支持基板Ｗの位置ずれは、各種公知の方法により求めることができ、その方法は特に限定されない。 (2-2: Global mark detection)
The global mark of the support substrate W placed on the stage 21 is detected, and the position of the support substrate W is recognized. For example, as shown in FIG. 9, global marks A, B, and C provided at three corners of the four corners of the support substrate W are picked up using a substrate recognition camera 43 f that is sequentially provided in the left and right mounting heads 43. To do. Specifically, the left mounting head 43 and the stage 21 are arranged so that the global mark A positioned on the left rear side (upper left in FIG. 9) of the support substrate W is positioned directly below the substrate recognition camera 43f of the left mounting head 43. The global mark A is imaged. Next, the right mounting head 43 and the stage 21 are moved relative to each other so that the global mark B positioned on the right rear side (upper right in FIG. 9) of the support substrate W is positioned directly below the substrate recognition camera 43f of the right mounting head 43. The global mark B is imaged. Finally, the right mounting head 43 and the stage 21 are arranged so that the global mark C positioned right in front of the support substrate W (lower right in FIG. 9) is positioned directly below the substrate recognition camera 43f of the right mounting head 43. The global mark C is imaged by relatively moving. The positions of the three global marks A, B, and C are detected based on the captured images thus captured, and the position of the support substrate W in the XY direction is determined based on the detected positions of the three global marks A, B, and C. The deviation and the positional deviation in the θ direction (horizontal rotation direction) are obtained. The displacement of the support substrate W can be obtained by various known methods, and the method is not particularly limited.

以下に位置ずれの検出方法の一例を記す。図９において、実線はステージ２１上に実際に置かれた支持基板Ｗを示す。二点鎖線はステージ２１上に位置ずれなく置かれた状態の支持基板Ｗを示す。二点鎖線で記載された支持基板Ｗが理想の状態であり、このときの支持基板Ｗの中心はステージ２１の中心位置Ｏ（ｘ０，ｙ０）と一致する。   An example of a method for detecting misalignment will be described below. In FIG. 9, the solid line indicates the support substrate W actually placed on the stage 21. An alternate long and two short dashes line indicates the support substrate W placed on the stage 21 without being displaced. The support substrate W indicated by a two-dot chain line is in an ideal state, and the center of the support substrate W at this time coincides with the center position O (x0, y0) of the stage 21.

まず、支持基板Ｗに設けられた３つのグローバルマークＡ、Ｂ、Ｃの位置を公知の画像認識技術を用いて検出し、グローバルマークＡ、Ｂを結ぶ線分ＡＢのＸ方向に対する傾きθ１とグローバルマークＢ、Ｃを結ぶ線分ＢＣのＹ方向に対する傾きθ２との平均値から支持基板Ｗの傾きθ（＝（θ１＋θ２）／２）を求める。次いで、ステージ２１の中心位置Ｏを回転中心として傾きθを無くすように支持基板Ｗを仮想的に回転させる。この状態を図９に点線で示す。このときの対角に位置するグローバルマークＡ、Ｃの中点Ｍ１（ｘ１，ｙ１）の移動量（Δｘ１，Δｙ１）を求める。求めた移動量（Δｘ１，Δｙ１）と移動後の中点Ｍ２（ｘ２，ｙ２）と座標Ｏとの差（Δｘ２，Δｙ２）とを合わせた値（Δｘ１＋Δｘ２，Δｙ１＋Δｙ２）を支持基板ＷのＸＹ方向の位置ずれとして求める。   First, the positions of the three global marks A, B, and C provided on the support substrate W are detected using a known image recognition technique, and the inclination θ1 of the line segment AB connecting the global marks A and B with respect to the X direction and the global The inclination θ (= (θ1 + θ2) / 2) of the support substrate W is obtained from the average value of the inclination θ2 with respect to the Y direction of the line segment BC connecting the marks B and C. Next, the support substrate W is virtually rotated so as to eliminate the inclination θ with the center position O of the stage 21 as the rotation center. This state is shown by a dotted line in FIG. At this time, the movement amount (Δx1, Δy1) of the midpoint M1 (x1, y1) of the global marks A, C located diagonally is obtained. A value (Δx1 + Δx2, Δy1 + Δy2) obtained by adding the obtained movement amount (Δx1, Δy1) and the difference (Δx2, Δy2) between the moved middle point M2 (x2, y2) and the coordinate O in the XY direction of the support substrate W is obtained. Obtained as misalignment.

ステージ２１上における支持基板Ｗの位置ずれが算出されたなら、この位置ずれを補正しつつ、支持基板Ｗ上に最初に半導体チップｔが実装される実装領域の行を実装ライン上に位置付けるようにステージ２１を移動させる。具体的には、図９に実線で示す位置にステージ２１を移動させ、支持基板Ｗの最も後方に位置する実装領域の行を実装ライン上に位置付ける。なお、図９には、便宜上、実装ラインを一点鎖線で示している。この際、各実装領域の行を実装ライン上に位置付けるためのステージ２１の移動は、グローバルマークＡ、Ｂ、Ｃの認識によって取得した支持基板Ｗの位置ずれを補正するデータと、記憶部５１に記憶されたステージ補正データとに基づいて補正される。本実施形態のように、ステージ２１のＸＹ移動機構２２がθテーブル（θ移動機構）を持たない場合には、支持基板Ｗの傾きは実装ヘッド４３が備えるθ調整機構によって、実装する半導体チップｔの傾きを調整することで補正される。   When the positional deviation of the support substrate W on the stage 21 is calculated, the row of the mounting area where the semiconductor chip t is first mounted on the support substrate W is positioned on the mounting line while correcting the positional deviation. The stage 21 is moved. Specifically, the stage 21 is moved to a position indicated by a solid line in FIG. In FIG. 9, for convenience, the mounting line is indicated by a one-dot chain line. At this time, the movement of the stage 21 for positioning the row of each mounting area on the mounting line includes the data for correcting the positional deviation of the support substrate W acquired by the recognition of the global marks A, B, and C, and the storage unit 51. Correction is performed based on the stored stage correction data. When the XY moving mechanism 22 of the stage 21 does not have a θ table (θ moving mechanism) as in the present embodiment, the inclination of the support substrate W is adjusted by the θ adjusting mechanism provided in the mounting head 43 to mount the semiconductor chip t. It is corrected by adjusting the inclination of.

（３）半導体チップｔの移載工程
（３−１：半導体チップｔの位置検出）
ウエーハリングホルダ１２にウエーハリング１１が保持されると、ウエーハリング１１上で最初に取り出される半導体チップｔが取り出しポジションに位置付けられる。取り出しポジションは、図１０に示す状態のウエーハリングホルダ１２の中央に設定されている。ウエーハリング１１上の半導体チップｔを取り出す順序は、記憶部５１に予め記憶されており、この順序にしたがって制御部５０がウエーハリングホルダ１２の移動を制御する。従って、最初の半導体チップｔが取り出された後は、記憶部５１に記憶されている順序にしたがってウエーハリングホルダ１２がウエーハリング１１をピッチ移動させる。 (3) Transfer process of semiconductor chip t (3-1: position detection of semiconductor chip t)
When the wafer ring 11 is held by the wafer ring holder 12, the semiconductor chip t that is first taken out on the wafer ring 11 is positioned at the take-out position. The take-out position is set at the center of the wafer ring holder 12 in the state shown in FIG. The order of taking out the semiconductor chips t on the wafer ring 11 is stored in the storage unit 51 in advance, and the control unit 50 controls the movement of the wafer ring holder 12 according to this order. Therefore, after the first semiconductor chip t is taken out, the wafer ring holder 12 moves the wafer ring 11 by pitch according to the order stored in the storage unit 51.

最初の半導体チップｔが取り出しポジションに位置付けられると、この半導体チップｔと、この半導体チップｔにＸ方向で隣接する次に取り出される半導体チップｔとを、左側の移載部３０Ａのウエーハ認識カメラ３８の撮像視野に取り込むべく、Ｙ方向移動ブロック３４とＸ方向移動体３６を移動させる。すなわち、ウエーハ認識カメラ３８は、ウエーハリング１１上に保持された隣接する２つの半導体チップｔを同時に取り込める大きさの撮像視野を備える。これら半導体チップｔの一対のコーナー部に設けられた２つのアライメントマークがウエーハ認識カメラ３８によって撮像される。撮像された半導体チップｔ毎の２つのアライメントマークの位置に基づいて、それぞれの半導体チップｔの位置を検出する。最初に取り出す半導体チップｔの位置が取り出しポジションに対してずれている場合、その位置を補正するようにウエーハリングホルダ１２を移動させる。   When the first semiconductor chip t is positioned at the take-out position, this semiconductor chip t and the next semiconductor chip t taken next adjacent to the semiconductor chip t in the X direction are transferred to the wafer recognition camera 38 of the left transfer unit 30A. The Y-direction moving block 34 and the X-direction moving body 36 are moved so as to be captured in the imaging field of view. In other words, the wafer recognition camera 38 has an imaging field of view that can capture two adjacent semiconductor chips t held on the wafer ring 11 at the same time. Two alignment marks provided at a pair of corner portions of the semiconductor chip t are imaged by the wafer recognition camera 38. Based on the position of the two alignment marks for each imaged semiconductor chip t, the position of each semiconductor chip t is detected. When the position of the semiconductor chip t to be extracted first is deviated from the extraction position, the wafer ring holder 12 is moved so as to correct the position.

なお、取出しポジションに位置付けられた半導体チップｔの位置ずれの検出は、特に限定されるものではなく、各種公知の方法にしたがって実施される。例えば、半導体チップｔ上の対角位置に設けられた２つのアライメントマークの撮像画像から、公知の画像認識技術を用いて各アライメントマークの位置を検出する。求めたマークの位置から２つのマークを結ぶ線分の傾きを求め、その傾きと予め記憶部５１に記憶しておいた位置ずれの無い半導体チップｔにおけるマーク間を結ぶ線分の傾きとを比較し、その差を半導体チップｔの傾きずれとして検出する。また、実際のアライメントマーク間の中点の位置と記憶部５１に記憶されている位置ずれの無い半導体チップｔのアライメントマーク間の中点の位置との差を半導体チップｔのＸＹ方向の位置ずれとして求める。   The detection of the positional deviation of the semiconductor chip t positioned at the take-out position is not particularly limited, and is performed according to various known methods. For example, the position of each alignment mark is detected from a captured image of two alignment marks provided at diagonal positions on the semiconductor chip t using a known image recognition technique. The inclination of the line connecting the two marks is obtained from the position of the obtained mark, and the inclination is compared with the inclination of the line connecting the marks in the semiconductor chip t with no positional deviation stored in the storage unit 51 in advance. Then, the difference is detected as an inclination shift of the semiconductor chip t. Further, the difference between the position of the midpoint between the actual alignment marks and the position of the midpoint between the alignment marks of the semiconductor chip t stored in the storage unit 51 without misalignment is defined as the position shift of the semiconductor chip t in the XY direction. Asking.

（３−２：半導体チップｔの取り出し）
２つの半導体チップｔの位置ずれが認識されると、取り出しポジションに位置付けられた半導体チップｔの直上に、左側の移載ヘッド３７の左の吸着ノズル３７ａが移動される。次いで、Ｚ方向移動装置３７ｃを駆動させて吸着ノズル３７ａを下降させ、吸着ノズル３７ａの吸着面を半導体チップｔの上面（電極形成面）に当接させる。吸着ノズル３７ａが半導体チップｔに当接したら、吸着ノズル３７ａに半導体チップｔを吸着保持させる。吸着ノズル３７ａに吸着力を作用させるタイミングは、吸着ノズル３７ａが半導体チップｔに当接する前でも、当接と同時でも、または当接した後でも、適宜のタイミングに設定すればよい。 (3-2: Taking out semiconductor chip t)
When the positional deviation between the two semiconductor chips t is recognized, the left suction nozzle 37a of the left transfer head 37 is moved immediately above the semiconductor chip t positioned at the take-out position. Next, the Z-direction moving device 37c is driven to lower the suction nozzle 37a and bring the suction surface of the suction nozzle 37a into contact with the upper surface (electrode formation surface) of the semiconductor chip t. When the suction nozzle 37a comes into contact with the semiconductor chip t, the semiconductor chip t is sucked and held by the suction nozzle 37a. The timing at which the suction force is applied to the suction nozzle 37a may be set to an appropriate timing before, at the same time as or after the contact of the suction nozzle 37a with the semiconductor chip t.

左の吸着ノズル３７ａが半導体チップｔを吸着保持したら、吸着ノズル３７ａを元の高さまで上昇させる。このとき、吸着ノズル３７ａの上昇に合わせて不図示の突き上げ機構を作動させ、樹脂シートＳからの半導体チップｔの剥離を補助する。半導体チップｔを吸着保持した左の吸着ノズル３７ａが元の高さまで上昇したら、またはこの上昇と並行して、次の半導体チップｔが取り出しポジションに位置付けられると共に、右の吸着ノズル３７ｂが取り出しポジションの直上に位置付けられる。右の吸着ノズル３７ｂにおいても左の吸着ノズル３７ａと同様にして半導体チップｔの取り出しを行う。   When the left suction nozzle 37a sucks and holds the semiconductor chip t, the suction nozzle 37a is raised to the original height. At this time, a push-up mechanism (not shown) is operated in accordance with the ascent of the suction nozzle 37a to assist the peeling of the semiconductor chip t from the resin sheet S. When the left suction nozzle 37a holding and holding the semiconductor chip t is raised to the original height, or in parallel with this rise, the next semiconductor chip t is positioned at the take-out position, and the right suction nozzle 37b is at the take-out position. Positioned directly above. Also in the right suction nozzle 37b, the semiconductor chip t is taken out in the same manner as the left suction nozzle 37a.

左側の移載ヘッド３７の左右の吸着ノズル３７ａ、３７ｂがそれぞれ半導体チップｔを吸着保持したら、Ｙ方向移動ブロック３４とＸ方向移動体３６の移動により、左側の移載ヘッド３７の左右の吸着ノズル３７ａ、３７ｂが、図１０に示すように、中間ステージ３１の載置部３１ａ、３１ｂ上に位置付けられる。この状態で、左右の吸着ノズル３７ａ、３７ｂが下降され、載置部３１ａ、３１ｂ上に、左右の吸着ノズル３７ａ、３７ｂに保持されていた半導体チップｔが載置される。   When the left and right suction nozzles 37a and 37b of the left transfer head 37 hold the semiconductor chip t by suction, the left and right suction nozzles of the left transfer head 37 are moved by the movement of the Y-direction moving block 34 and the X-direction moving body 36. 37a and 37b are positioned on the placement portions 31a and 31b of the intermediate stage 31, as shown in FIG. In this state, the left and right suction nozzles 37a and 37b are lowered, and the semiconductor chip t held by the left and right suction nozzles 37a and 37b is placed on the placement portions 31a and 31b.

なお、上述の取り出し工程において、取り出しポジションに位置付けられた半導体チップｔの隣に取り出すべき半導体チップｔが存在しない場合、つまり取り出しポジションに位置付けられた半導体チップｔが当該半導体チップｔの属する行の終端の半導体チップｔである場合がある。このような場合、次の行の先頭に位置する半導体チップｔが次に取り出すべき半導体チップｔとなる。この半導体チップｔがウエーハ認識カメラ３８の撮像視野に取り込むことができる範囲に位置している場合は、２つの半導体チップｔを同時に撮像する。一方、撮像視野に取り込むことができる範囲に位置していない場合は、２つの半導体チップｔを個別に撮像する。個別に撮像する場合、次の（２つ目）の半導体チップｔの撮像は、取り出しポジションに位置付けられた１つ目の半導体チップｔの取り出しを行う前に行なってもよいし、１つ目の半導体チップｔを取り出した後に行なってもよい。   In the above-described extraction process, when there is no semiconductor chip t to be extracted next to the semiconductor chip t positioned at the extraction position, that is, the semiconductor chip t positioned at the extraction position is at the end of the row to which the semiconductor chip t belongs. May be a semiconductor chip t. In such a case, the semiconductor chip t positioned at the head of the next row is the semiconductor chip t to be taken out next. When this semiconductor chip t is located within a range that can be captured in the imaging field of view of the wafer recognition camera 38, two semiconductor chips t are imaged simultaneously. On the other hand, when the position is not within the range that can be captured in the imaging field, the two semiconductor chips t are individually imaged. When imaging individually, the next (second) semiconductor chip t may be imaged before the first semiconductor chip t positioned at the takeout position is taken out, or the first semiconductor chip t may be taken out. You may carry out after taking out the semiconductor chip t.

（３−３：半導体チップｔの受け渡し）
中間ステージ３１の載置部３１ａ、３１ｂ上に半導体チップｔが載置されると、左側の実装部４０Ａの実装ヘッド４３が中間ステージ３１に向けて移動され、図１１に示すように、左右の実装ツール４３ａ、４３ｂを載置部３１ａ、３１ｂの上方位置に位置付ける。左右の実装ツール４３ａ、４３ｂが載置部３１ａ、３１ｂ上に位置付けられると、Ｚ方向移動装置４３ｃ、４３ｄを駆動して実装ツール４３ａ、４３ｂを下降させ、実装ツール４３ａ、４３ｂを半導体チップｔにそれぞれ当接させる。実装ツール４３ａ、４３ｂが半導体チップｔに当接したら、実装ツール４３ａ、４３ｂに半導体チップｔを吸着保持させる。この吸着保持のタイミングは、実装ツール４３ａ、４３ｂが半導体チップｔに当接する前でも、当接と同時でも、または当接した後でも、適宜のタイミングに設定すればよい。実装ツール４３ａ、４３ｂが半導体チップｔを吸着保持したら、Ｚ方向移動装置４３ｃ、４３ｄによって実装ツール４３ａ、４３ｂを元の高さまで上昇させる。これによって、２つの半導体チップｔを同時に実装ツール４３ａ、４３ｂで受け取る。 (3-3: Delivery of semiconductor chip t)
When the semiconductor chip t is placed on the placement portions 31a and 31b of the intermediate stage 31, the mounting head 43 of the left mounting portion 40A is moved toward the intermediate stage 31, and as shown in FIG. The mounting tools 43a and 43b are positioned above the placement portions 31a and 31b. When the left and right mounting tools 43a and 43b are positioned on the mounting portions 31a and 31b, the Z-direction moving devices 43c and 43d are driven to lower the mounting tools 43a and 43b, and the mounting tools 43a and 43b are moved to the semiconductor chip t. Contact each other. When the mounting tools 43a and 43b come into contact with the semiconductor chip t, the semiconductor tools t are attracted and held by the mounting tools 43a and 43b. The suction holding timing may be set to an appropriate timing before the mounting tools 43a and 43b contact the semiconductor chip t, simultaneously with the contact, or after the contact. When the mounting tools 43a and 43b hold the semiconductor chip t by suction, the mounting tools 43a and 43b are raised to their original height by the Z-direction moving devices 43c and 43d. As a result, the two semiconductor chips t are simultaneously received by the mounting tools 43a and 43b.

ここで、上記した半導体チップｔの受け渡しと並行して、右側の移載部３０Ｂによる、工程（３）の（３−１）および（３−２）が行われる。このとき、右側の移載ヘッド３７についても、外側の吸着ノズル３７ａ（左側の移載ヘッド３７とは左右が反転しているので、右側の吸着ノズル３７ａ）から内側の吸着ノズル３７ｂの順で半導体チップｔの取り出しを行う。なお、移載部３０が部品供給部１０から半導体チップｔを取り出す取り出しポジションは、単一のポジションである。そのため、左側の移載部３０Ａによる半導体チップｔの取り出しと、右側の移載部３０Ｂによる半導体チップｔの取り出しとは、交互に実行されることとなる。   Here, in parallel with the delivery of the semiconductor chip t described above, the steps (3-1) and (3-2) of the step (3) are performed by the right transfer unit 30B. At this time, with respect to the right transfer head 37 as well, the outer suction nozzle 37a (the right transfer nozzle 37a is reversed from the left transfer head 37, so the right suction nozzle 37a) to the inner suction nozzle 37b in this order. The chip t is taken out. The take-out position where the transfer unit 30 takes out the semiconductor chip t from the component supply unit 10 is a single position. Therefore, the removal of the semiconductor chip t by the left transfer unit 30A and the removal of the semiconductor chip t by the right transfer unit 30B are performed alternately.

（４）半導体チップｔの実装工程
（４−１：半導体チップｔの位置検出および移動）
実装ツール４３ａ、４３ｂが半導体チップｔを受け取ると、載置部３１ａ、３１ｂの上方に配置された撮像ユニット４４のチップ認識カメラ４４ａ、４４ｂによって、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔが撮像される。この撮像は、実装ツール４３ａ、４３ｂの透視可能な部材を透過して行われる。チップ認識カメラ４４ａ、４４ｂの撮像画像に基づいて、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔの位置を検出する。この位置検出は、上述した工程（３）の（３−１）と同様に公知の画像認識技術を用いて実施することができる。検出した半導体チップｔの位置に基づいて、半導体チップｔの位置ずれを求める。 (4) Mounting process of semiconductor chip t (4-1: Position detection and movement of semiconductor chip t)
When the mounting tools 43a and 43b receive the semiconductor chip t, the semiconductor chip t sucked and held by the mounting tools 43a and 43b by the chip recognition cameras 44a and 44b of the imaging unit 44 disposed above the mounting portions 31a and 31b. Is imaged. This imaging is performed through the see-through member of the mounting tools 43a and 43b. Based on the captured images of the chip recognition cameras 44a and 44b, the position of the semiconductor chip t sucked and held by the mounting tools 43a and 43b is detected. This position detection can be performed using a known image recognition technique in the same manner as (3-1) in step (3) described above. Based on the detected position of the semiconductor chip t, the positional deviation of the semiconductor chip t is obtained.

なお、半導体チップｔの位置検出は、載置部３１ａ、３１ｂ上で行うようにしてもよい。この場合には、認識カメラ４４ａ、４４ｂによって半導体チップｔの撮像を行なった後、実装ツール４３ａ、４３ｂが半導体チップｔを吸着保持することとなる。認識カメラ４４ａ、４４ｂによる半導体チップｔの撮像が完了すると、図１２に示すように、実装ツール４３ａ、４３ｂはＸ方向に沿った実装ライン上に位置付けられた支持基板Ｗの実装領域の行の上に向けて移動する。   The position detection of the semiconductor chip t may be performed on the placement units 31a and 31b. In this case, after imaging the semiconductor chip t by the recognition cameras 44a and 44b, the mounting tools 43a and 43b hold the semiconductor chip t by suction. When the imaging of the semiconductor chip t by the recognition cameras 44a and 44b is completed, as shown in FIG. 12, the mounting tools 43a and 43b are placed on the mounting area row of the support substrate W positioned on the mounting line along the X direction. Move towards

（４−２：半導体チップｔの実装）
実装ヘッド４３は、左右の実装ツール４３ａ、４３ｂのうち、まず左の実装ツール４３ａに保持された半導体チップｔを実装する実装領域上に、左の実装ツール４３ａに保持された半導体チップｔを位置付けるべく移動する。この場合、左の実装ツール４３ａに保持されている半導体チップｔは、支持基板Ｗに最初に実装される半導体チップｔであるから、実装ライン上に位置付けられた実装領域の行のうち、最も左側に位置する実装領域上に左の実装ツール４３ａが移動される。 (4-2: Mounting of semiconductor chip t)
The mounting head 43 first positions the semiconductor chip t held by the left mounting tool 43a on the mounting area for mounting the semiconductor chip t held by the left mounting tool 43a among the left and right mounting tools 43a and 43b. Move as much as possible. In this case, since the semiconductor chip t held by the left mounting tool 43a is the semiconductor chip t that is first mounted on the support substrate W, the leftmost of the rows in the mounting area positioned on the mounting line. The left mounting tool 43a is moved onto the mounting area located at the position.

この際の移動位置は、記憶部５１に記憶された第１および第２のツール補正データと、（４−１：半導体チップｔの位置検出および移動）の工程で算出された半導体チップｔの位置ずれに基づいて補正される。また、（２−２：グローバルマークの検出）の工程において、支持基板Ｗの傾きθが検出されている場合には、この傾きθについても実装ツール４３ａによって補正される。この後、実装ツール４３ａを下降させて半導体チップｔを支持基板Ｗの所望の実装領域に実装する。   The movement position at this time includes the first and second tool correction data stored in the storage unit 51 and the position of the semiconductor chip t calculated in the process of (4-1: position detection and movement of the semiconductor chip t). Correction is performed based on the deviation. Further, when the inclination θ of the support substrate W is detected in the step (2-2: detection of the global mark), this inclination θ is also corrected by the mounting tool 43a. Thereafter, the mounting tool 43a is lowered to mount the semiconductor chip t on a desired mounting region of the support substrate W.

支持基板Ｗに対する半導体チップｔの接合は、支持基板Ｗの表面、または半導体チップｔの下面に予め貼付されている粘着シートやダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）等の粘着力を利用して行う。半導体チップｔの接合は、ステージ２１にヒータを設けておき、加熱された支持基板Ｗに対して半導体チップｔを加圧して実施してもよい。ヒータは、実装ツール４３ａに内蔵させてもよい。半導体チップｔを予め設定された時間だけ加圧した後、半導体チップｔの吸着を解除して、実装ツール４３ａを元の高さまで上昇させる。   The bonding of the semiconductor chip t to the support substrate W is performed using an adhesive force such as an adhesive sheet or a die attach film (DAF) that is attached in advance to the surface of the support substrate W or the lower surface of the semiconductor chip t. Do. The bonding of the semiconductor chip t may be performed by providing a heater on the stage 21 and pressing the semiconductor chip t against the heated support substrate W. The heater may be built in the mounting tool 43a. After pressurizing the semiconductor chip t for a preset time, the suction of the semiconductor chip t is released, and the mounting tool 43a is raised to the original height.

実装ツール４３ａによる実装が完了したら、次に右の実装ツール４３ｂに保持された半導体チップｔを実装する実装領域上に、右の実装ツール４３ｂに保持された半導体チップｔを位置付けるべく、実装ヘッド４３が移動される。右の実装ツール４３ｂに保持された半導体チップｔが実装領域上に位置付けられると、上述した左の実装ツール４３ａと同様の動作によって、実装領域に対して半導体チップｔが実装される。左右の実装ツール４３ａ、４３ｂによる半導体チップｔの実装が完了した左側の実装ヘッド４３は、中間ステージ３１に向けて移動する。   When the mounting by the mounting tool 43a is completed, the mounting head 43 is positioned so as to position the semiconductor chip t held by the right mounting tool 43b on the mounting area where the semiconductor chip t held by the right mounting tool 43b is mounted next. Is moved. When the semiconductor chip t held by the right mounting tool 43b is positioned on the mounting area, the semiconductor chip t is mounted on the mounting area by the same operation as that of the left mounting tool 43a. The left mounting head 43 after the mounting of the semiconductor chip t by the left and right mounting tools 43a and 43b moves toward the intermediate stage 31.

ここで、上記した半導体チップｔの実装工程と並行して、左側の移載部３０Ａによる、工程（３）の（３−１）および（３−２）が行われている。そのため、左側の実装ヘッド４３が中間ステージ３１の載置部３１ａ、３１ｂ上に移動したときには、次に実装される半導体チップｔが載置部３１ａ、３１ｂに載置された状態となっている。従って、中間ステージ３１上に移動した左側の実装ヘッド４３は、直ちに載置部３１ａ、３１ｂ上から半導体チップｔを受け取り、再び工程（４）の（４−１）および（４−２）を実行する。以後、この動作を、支持基板Ｗ上の全ての実装領域に対して半導体チップｔの実装が完了するまで繰り返し行う。   Here, in parallel with the mounting process of the semiconductor chip t described above, the steps (3-1) and (3-2) of the step (3) are performed by the left transfer part 30A. For this reason, when the left mounting head 43 moves onto the placement portions 31a and 31b of the intermediate stage 31, the semiconductor chip t to be mounted next is placed on the placement portions 31a and 31b. Accordingly, the left mounting head 43 that has moved onto the intermediate stage 31 immediately receives the semiconductor chip t from the mounting portions 31a and 31b, and again executes steps (4-1) and (4-2) of step (4). To do. Thereafter, this operation is repeated until the mounting of the semiconductor chip t is completed on all mounting regions on the support substrate W.

左側の実装ヘッド４３の実装ツール４３ａ、４３ｂによる半導体チップｔの実装が行われている最中であっても、右側の移載部３０Ｂによって中間ステージ３１の載置部３１ｃ、３１ｄに対する半導体チップｔの移載が完了した段階で、右側の実装部４０Ｂの実装ヘッド４３による半導体チップｔの実装が開始される。この動作は、左側の実装部４０Ａの例で説明した上述の工程（４）の（４−２）と同様である。なお、右側の実装ヘッド４３についても、外側（左側の実装ヘッド４３と左右が反転しているので、右側）の実装ツール４３ａから内側の実装ツール４３ｂの順で半導体チップｔの実装を行う。右側の実装部４０Ｂによる半導体チップｔの実装についても、左側の実装部４０Ａと同様に、支持基板Ｗ上の全ての実装領域に対する半導体チップｔの実装が完了するまで繰り返し行う。   Even while the semiconductor chip t is being mounted by the mounting tools 43a and 43b of the left mounting head 43, the semiconductor chip t with respect to the mounting portions 31c and 31d of the intermediate stage 31 is transferred by the right transfer portion 30B. Mounting of the semiconductor chip t by the mounting head 43 of the right mounting part 40B is started. This operation is the same as (4-2) in the above-described step (4) described in the example of the left mounting portion 40A. The right mounting head 43 also mounts the semiconductor chip t in order from the outer mounting tool 43a to the inner mounting tool 43b (right side because the left and right mounting heads 43 are inverted). The mounting of the semiconductor chip t by the right mounting portion 40B is repeated until the mounting of the semiconductor chip t in all mounting regions on the support substrate W is completed, as in the left mounting portion 40A.

この際、左側の実装部４０Ａと右側の実装部４０Ｂとは、支持基板Ｗ上の領域を左右（Ｘ方向）に２等分して、それぞれの領域を分担して半導体チップｔの実装を行う。そのため、左側の実装部４０Ａの実装ヘッド４３と右側の実装部４０Ｂの実装ヘッド４３とは、上述した工程（４）の（４−１）および（４−２）を交互に行うのみならず、同時並行的に行うこともできる。なお、上述した半導体チップｔの実装においては、ステージ２１の移動も行われる。すなわち、左右の実装ヘッド４３が支持基板Ｗの実装領域に半導体チップｔを実装するときには、それぞれの実装ヘッド４３の外側の実装ツール４３ａが個々に実装ライン上の予め設定された定位置（以下、「実装ポジション」という。）で実装を行うように移動位置が制御される。   At this time, the left mounting portion 40A and the right mounting portion 40B divide the region on the support substrate W into two equal parts in the left and right (X direction), and share the respective regions to mount the semiconductor chip t. . Therefore, the mounting head 43 of the left mounting unit 40A and the mounting head 43 of the right mounting unit 40B not only alternately perform the above steps (4-1) and (4-2), It can also be done in parallel. In the mounting of the semiconductor chip t described above, the stage 21 is also moved. That is, when the left and right mounting heads 43 mount the semiconductor chip t on the mounting area of the support substrate W, the mounting tools 43a outside the respective mounting heads 43 are individually set at predetermined positions on the mounting line (hereinafter, referred to as the following). The movement position is controlled so that mounting is performed at “mounting position”.

この実装ポジションは、例えば原点位置に位置付けられたステージ２１上に正規の位置関係で載置された支持基板Ｗに対して、図７の符号７１Ａ、７１Ｂに示す位置の如くに設定する。本実施形態では、この２つの実装ポジション間の距離は、「実装領域の配置間隔（センター間の距離）Ｐの２倍の距離（２Ｐ）の整数倍（ｎ倍）の距離」に設定している。この実装ポジション間の距離（２Ｐ×ｎ）が近接間隔以上になり、かつそのうちで支持基板Ｗの実装領域の配置状態に応じて距離（２Ｐ×ｎ）が狭くなるように設定する。要するに、近接間隔以上でかつ近接間隔に最も近い（２Ｐ×ｎ）の値を実装ポジション間の距離として設定することが好ましい。このように、各実装ヘッド４３の外側の実装ツール４３ａによる実装位置が実装ライン上の定位置に設定されているから、ステージ２１は支持基板Ｗにおける実装ライン上に位置付けられた実装領域の行のうち、外側の実装ツール４３ａによって半導体チップｔが実装される実装領域を順次実装ポジションに位置付けるように移動制御される。もちろん、この移動制御は記憶部５１に記憶されたステージ補正データを加味して行われる。   This mounting position is set, for example, at the positions indicated by reference numerals 71A and 71B in FIG. 7 with respect to the support substrate W placed in a normal positional relationship on the stage 21 positioned at the origin position. In the present embodiment, the distance between the two mounting positions is set to “a distance that is an integral multiple (n times) of a distance (2P) that is twice the arrangement interval (distance between centers) P” of the mounting area ”. Yes. The distance (2P × n) between the mounting positions is set to be equal to or greater than the proximity interval, and the distance (2P × n) is set to be narrow according to the arrangement state of the mounting area of the support substrate W. In short, it is preferable to set a value (2P × n) that is equal to or greater than the proximity interval and closest to the proximity interval as the distance between the mounting positions. Thus, since the mounting position by the mounting tool 43a outside each mounting head 43 is set to a fixed position on the mounting line, the stage 21 is positioned on the mounting region row positioned on the mounting line on the support substrate W. Of these, movement control is performed so that the mounting area where the semiconductor chip t is mounted is sequentially positioned at the mounting position by the outer mounting tool 43a. Of course, this movement control is performed in consideration of the stage correction data stored in the storage unit 51.

より具体的には、まずステージ２１は実装ライン上に位置付けられた支持基板Ｗ上の実装領域の行のうち、左側の実装ヘッド４３の外側の実装ツール４３ａによって半導体チップｔが最初に実装される実装領域を左側の実装ポジションに位置付けるように移動される。左側の実装ポジションに位置付けられた実装領域に半導体チップｔが実装された後、当該実装領域の隣の実装領域に左側の実装ヘッド４３の内側（右）の実装ツール４３ｂによって半導体チップｔが実装される。内側の実装ツールで隣の実装領域に半導体チップｔを実装するときの移動は、上述したように実装ヘッド４３の移動によって行われる。このとき、右側の実装ヘッド４３の外側（右）の実装ツール４３ａによって半導体チップｔが最初に実装される実装領域は、右側の実装ポジションに位置付けられているため、外側（右）の実装ツール４３ａにより半導体チップｔが実装され、続いて内側（右）の実装ツール４３ｂによって半導体チップｔが実装される。   More specifically, first, in the stage 21, the semiconductor chip t is first mounted by the mounting tool 43a outside the left mounting head 43 in the row of the mounting area on the support substrate W positioned on the mounting line. The mounting area is moved to the left mounting position. After the semiconductor chip t is mounted in the mounting area positioned at the left mounting position, the semiconductor chip t is mounted in the mounting area adjacent to the mounting area by the mounting tool 43b inside (right) the left mounting head 43. The The movement when the semiconductor chip t is mounted in the adjacent mounting area with the inner mounting tool is performed by the movement of the mounting head 43 as described above. At this time, since the mounting region where the semiconductor chip t is first mounted by the outer (right) mounting tool 43a of the right mounting head 43 is positioned at the right mounting position, the outer (right) mounting tool 43a. Thus, the semiconductor chip t is mounted, and then the semiconductor chip t is mounted by the inner (right) mounting tool 43b.

右側の実装ヘッド４３の内側（左）の実装ツール４３ｂによって半導体チップｔが実装されたならば、ステージ２１は実装ライン上に位置付けられた支持基板Ｗ上の実装領域の行のうち、左の実装ツール４３ａによって半導体チップｔが２番目に実装される実装領域を左側の実装ポジションに位置付けるように移動される。このようにして、ステージ２１は左右の実装ツール４３ａによって半導体チップｔが実装される実装領域を順次実装ポジションに位置付ける。左右の実装ヘッド４３の実装ツール４３ａ、４３ｂによる一連の半導体チップｔの実装（４個の半導体チップｔの実装）が行われている間は、支持基板Ｗは一定の位置に停止しており、次の半導体チップｔの実装（次の４個の半導体チップｔの実装）が行われる前に、支持基板Ｗの次の実装領域が実装ポジションに位置付けられるように支持基板Ｗがステージ２１により移動される。なお、上述したキャリブレーション工程（１）において、左右の実装ヘッド４３の基板認識カメラ４３ｆによるドットマークの位置認識結果にずれがある場合、そのずれ分は補正するように移動させる。   If the semiconductor chip t is mounted by the mounting tool 43b on the inner side (left) of the right mounting head 43, the stage 21 is mounted on the left of the rows of the mounting area on the support substrate W positioned on the mounting line. The tool 43a is moved so that the mounting area in which the semiconductor chip t is mounted second is positioned at the left mounting position. In this way, the stage 21 sequentially positions the mounting area where the semiconductor chip t is mounted by the left and right mounting tools 43a at the mounting position. While the series of mounting of the semiconductor chips t (mounting of four semiconductor chips t) is being performed by the mounting tools 43a and 43b of the left and right mounting heads 43, the support substrate W is stopped at a certain position. Before the next semiconductor chip t is mounted (the next four semiconductor chips t are mounted), the support substrate W is moved by the stage 21 so that the next mounting area of the support substrate W is positioned at the mounting position. The In the calibration step (1) described above, if there is a deviation in the dot mark position recognition result by the board recognition camera 43f of the left and right mounting heads 43, the deviation is moved so as to be corrected.

（５）支持基板Ｗの搬出および搬入工程
支持基板Ｗ上の全ての実装領域に対して半導体チップｔの実装が完了したら、移載部３０および実装部４０が一旦停止され、半導体チップｔの実装が完了した支持基板Ｗのステージ２１からの搬出と、新たな支持基板Ｗのステージ２１上への搬入が行われる。ステージ２１からの支持基板Ｗの搬出は、上述の工程（２）で説明した搬送ロボットとは異なる搬送ロボットによって行われる。この搬送ロボットは、実装装置１の右側から右側の実装部４０Ｂの支持フレーム４１の門の下の空間を通して搬送アームを侵入させ、ステージ２１上の支持基板Ｗを受け取った後、支持フレーム４１の門の下の空間を通して支持基板Ｗを搬出する。搬出した支持基板Ｗは、後述する封止工程Ｓ２へと搬送される。新たな支持基板Ｗは、上述した工程（２）と同様にしてステージ２１上にセットされる。 (5) Unloading and carrying-in process of supporting substrate W When mounting of the semiconductor chip t is completed in all mounting regions on the supporting substrate W, the transfer unit 30 and the mounting unit 40 are temporarily stopped to mount the semiconductor chip t. The support substrate W that has been completed is unloaded from the stage 21 and a new support substrate W is loaded onto the stage 21. The carrying out of the support substrate W from the stage 21 is performed by a transfer robot different from the transfer robot described in the above step (2). The transfer robot enters the transfer arm through the space below the gate of the support frame 41 of the right mounting unit 40B from the right side of the mounting apparatus 1 and receives the support substrate W on the stage 21, and then the gate of the support frame 41. The support substrate W is carried out through the space below. The unloaded support substrate W is transported to a sealing step S2 described later. A new support substrate W is set on the stage 21 in the same manner as in step (2) described above.

（６）ウエーハリング１１の交換工程
上述したように支持基板Ｗに対する半導体チップｔの実装を繰り返し行うことで、ウエーハリング１１上の半導体チップｔが無くなった場合、ウエーハリング１１が新たなウエーハリング１１と交換される。この交換は、上述の工程（１）と同様に、左側の移載部３０Ａに設けられたウエーハリング保持装置３２を用いて行われる。すなわち、ウエーハリング１１上の半導体チップｔが無くなると、部品供給部１０が備えるエキスパンド機構（不図示）によるウエーハリング１１の保持が解除される。この後、ウエーハリング保持装置３２が工程（１）とは逆の動作でウエーハリング１１をウエーハリングホルダ１２上から収納部（不図示）内へと収納し、次いで工程（１）の動作で新たなウエーハリング１１を収納部からウエーハリングホルダ１２上に供給する。 (6) Wafer Ring 11 Replacement Process When the semiconductor chip t on the wafer ring 11 is eliminated by repeatedly mounting the semiconductor chip t on the support substrate W as described above, the wafer ring 11 becomes a new wafer ring 11. To be exchanged. This exchange is performed using the wafer ring holding device 32 provided in the left transfer part 30A, as in the above-described step (1). That is, when the semiconductor chip t on the wafer ring 11 disappears, the holding of the wafer ring 11 by the expanding mechanism (not shown) included in the component supply unit 10 is released. Thereafter, the wafer ring holding device 32 stores the wafer ring 11 from the wafer ring holder 12 into the storage portion (not shown) in the reverse operation to the step (1), and then in the operation of the step (1). A new wafer ring 11 is supplied onto the wafer ring holder 12 from the storage portion.

図１３に示すように、１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合がある。このような場合には、上述したように１つ目の半導体チップｔ１の実装が完了した後、部品供給部１０に２つ目の半導体チップｔ２が搭載されたウエーハリング１１をセットし、ステージ２１上には１つ目の半導体チップｔ１を実装済みの支持基板Ｗをセットする。そして、上述した動作と同様の動作を実行することによって、１つ目の半導体チップｔ１が実装された各実装領域ＭＡに対して２つ目の半導体チップｔ２の実装を順次行なう。このようにして、２つ目の半導体チップｔ２が、半導体チップｔ１の実装された全ての実装領域ＭＡに実装されたならば、部品供給部１０に３つ目の半導体チップｔ３が搭載されたウエーハリング１１をセットし、またステージ２１には半導体チップｔ１、ｔ２を実装済みの支持基板Ｗをセットし、同様の動作によって３つ目の半導体チップｔ３の実装を行なう。このようにして、支持基板Ｗの各実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する。   As shown in FIG. 13, a plurality of semiconductor chips t1 to t3 may be mounted on one mounting area MA. In such a case, after the mounting of the first semiconductor chip t1 is completed as described above, the wafer ring 11 on which the second semiconductor chip t2 is mounted is set in the component supply unit 10, and the stage 21 A support substrate W on which the first semiconductor chip t1 is mounted is set on the top. Then, by performing the same operation as described above, the second semiconductor chip t2 is sequentially mounted on each mounting region MA on which the first semiconductor chip t1 is mounted. In this way, when the second semiconductor chip t2 is mounted in all the mounting areas MA where the semiconductor chip t1 is mounted, the wafer in which the third semiconductor chip t3 is mounted in the component supply unit 10 is obtained. The ring 11 is set, and the support substrate W on which the semiconductor chips t1, t2 are mounted is set on the stage 21, and the third semiconductor chip t3 is mounted by the same operation. In this way, a plurality of semiconductor chips t1 to t3 are mounted on each mounting area MA of the support substrate W.

１つの実装領域ＭＡに複数の半導体チップｔ１〜ｔ３を実装する場合、上記したように１つ目の半導体チップｔ１を全ての支持基板Ｗに実装し終えた後に、２つ目の半導体チップｔ２に切換える実装方法に限られるものではない。例えば、１枚の支持基板Ｗに対して１つ目の半導体チップｔ１を実装し終えたら、部品供給部１０から供給する半導体チップｔを２つ目の半導体チップｔ２に切換えるようにしてもよい。３つ目の半導体チップｔ３も同様であり、１枚の支持基板Ｗに対して２つ目の半導体チップｔ２を実装し終えたら、３つ目の半導体チップｔ３に切換えるようにする。すなわち、支持基板Ｗ単位で複数品種の半導体チップｔの実装を行うようにしてもよい。この場合、１つの支持基板Ｗに対して全ての品種の半導体チップｔを実装し終えるまで支持基板Ｗをステージ２１上から取り外さないため、複数品種の半導体チップｔの実装精度をさらに向上させることができる。   When mounting a plurality of semiconductor chips t1 to t3 in one mounting area MA, after mounting the first semiconductor chip t1 on all the supporting substrates W as described above, the second semiconductor chip t2 is mounted on the second semiconductor chip t2. It is not limited to the mounting method to be switched. For example, after mounting the first semiconductor chip t1 on one support substrate W, the semiconductor chip t supplied from the component supply unit 10 may be switched to the second semiconductor chip t2. The same applies to the third semiconductor chip t3. When the second semiconductor chip t2 has been mounted on one support substrate W, the third semiconductor chip t3 is switched to the third semiconductor chip t3. That is, a plurality of types of semiconductor chips t may be mounted on a support substrate W basis. In this case, since the support substrate W is not removed from the stage 21 until all types of semiconductor chips t have been mounted on one support substrate W, the mounting accuracy of a plurality of types of semiconductor chips t can be further improved. it can.

上記した各品種の半導体チップｔを全ての支持基板Ｗに実装する方法において、１品種目の半導体チップｔ１を実装し終えた支持基板Ｗはステージ２１上から一旦搬出され、２品種目の半導体チップｔ２を実装するときにステージ２１上に再び載置される。このため、１品種目の半導体チップｔ１を実装するときと、２品種目の半導体チップｔ２を実装するときとでは、ステージ２１上での支持基板Ｗの位置にずれ、すなわち置き位置ずれが生じる。ステージ２１上でたまたま同じ位置になることはあっても、大抵はずれることになる。グローバル認識で支持基板Ｗの位置を認識しているとはいえ、認識誤差等の要因で支持基板Ｗの認識位置にずれが生じる可能性がある。従って、その分だけ１品種目と２品種目との相対位置精度が低下することが考えられる。これに対し、１品種目の半導体チップｔ１と２品種目の半導体チップｔ２とを、ステージ２１から支持基板Ｗを外すことなく続けて実装した場合、認識誤差による位置ずれを防止することができる。従って、１品種目と２品種目との相対位置精度を向上させることができる。   In the above-described method of mounting each type of semiconductor chip t on all the support substrates W, the support substrate W on which the first type of semiconductor chip t1 has been mounted is temporarily unloaded from the stage 21, and the second type of semiconductor chip is mounted. When t2 is mounted, it is placed on the stage 21 again. Therefore, when the first type semiconductor chip t1 is mounted and when the second type semiconductor chip t2 is mounted, the position of the support substrate W on the stage 21 is shifted, that is, the placement position is shifted. Even if it happens to be the same position on the stage 21, it will usually be off. Although the position of the support substrate W is recognized by global recognition, there is a possibility that the recognition position of the support substrate W may be shifted due to a recognition error or the like. Therefore, it is conceivable that the relative positional accuracy between the first product and the second product is reduced accordingly. On the other hand, when the first type semiconductor chip t1 and the second type semiconductor chip t2 are continuously mounted without removing the support substrate W from the stage 21, misalignment due to recognition errors can be prevented. Accordingly, it is possible to improve the relative positional accuracy between the first product type and the second product type.

支持基板Ｗの複数の実装領域のそれぞれに実装する半導体チップｔは、１品種に限られるものではない。１つの支持基板Ｗを複数の領域に区分けして、領域毎に異なる品種の半導体チップｔを実装することも可能である。例えば、支持基板ＷをＹ方向に二分した片側半分の第１の領域にＡ品種の半導体チップｔａを実装し、残りの半分の第２の領域にＢ品種の半導体チップｔｂを実装するようにしてもよい。Ａ品種の半導体チップｔａが実装された第１の領域からは、Ａ品種の半導体パッケージが製造される。Ｂ品種の半導体チップｔｂが実装された領域からは、Ｂ品種の半導体パッケージが製造される。   The semiconductor chip t mounted on each of the plurality of mounting areas of the support substrate W is not limited to one type. It is also possible to divide one support substrate W into a plurality of regions and mount different types of semiconductor chips t for each region. For example, the A type semiconductor chip ta is mounted in the first half of the half area of the support substrate W divided in the Y direction, and the B type semiconductor chip tb is mounted in the remaining half of the second area. Also good. From the first region where the A type semiconductor chip ta is mounted, the A type semiconductor package is manufactured. From the region where the B type semiconductor chip tb is mounted, a B type semiconductor package is manufactured.

この場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとでは、後工程において形成される再配線層の回路パターンが異なるため、再配線形成用の露光パターンも異なることになる。このため、半導体チップｔａ、ｔｂの実装誤差を露光工程で補正することは益々難しくなることが考えられる。実施形態の実装装置および実装方法を適用した場合、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとの間でも、高い相対位置精度で実装することが可能である。従って、Ａ品種の半導体チップｔａが実装された領域に対する露光処理とＢ品種の半導体チップｔｂが実装された領域に対する露光処理とを一括して行うことも可能となり、生産効率を向上させることができる。   In this case, the A-type semiconductor chip ta and the B-type semiconductor chip tb have different circuit patterns for the rewiring layer formed in the subsequent process, and therefore the exposure patterns for rewiring formation also differ. For this reason, it may be more difficult to correct the mounting errors of the semiconductor chips ta and tb in the exposure process. When the mounting apparatus and the mounting method of the embodiment are applied, it is possible to mount between the A type semiconductor chip ta and the B type semiconductor chip tb with high relative positional accuracy. Accordingly, the exposure process for the area where the A type semiconductor chip ta is mounted and the exposure process for the area where the B type semiconductor chip tb is mounted can be performed in a lump, and the production efficiency can be improved. .

第１の領域にＡ品種の半導体チップｔａを実装し、第２の領域にＢ品種の半導体チップｔｂを実装するに際して、Ａ品種の半導体チップｔａとＢ品種の半導体チップｔｂとのサイズが異なる場合など、Ａ品種の実装ピッチとＢ品種の実装ピッチとが異なることもある。このような場合には、Ａ品種の半導体チップｔａを実装するときと、Ｂ品種の半導体チップｔｂを実装するときとで、ステージ２１の送り量を切換えることによって、複数品種の半導体チップｔａ、ｔｂを支持基板Ｗの複数の領域に良好に実装することができる。同様に、支持基板Ｗの第１の領域に第１のマルチチップパッケージを構成するＣ品種とＤ品種の半導体チップの組み合わせを実装し、第２の領域に第２のマルチチップパッケージを構成するＥ品種とＦ品種の半導体チップの組み合わせを実装するようにしてもよい。これらいずれの実装においても、１品種の半導体チップｔずつ複数の支持基板Ｗに実装を行うようにしてもよいし、支持基板Ｗ単位で複数品種の半導体チップを実装するようにしてもよい。これらの具体的な実装工程は、前述した通りである。   When mounting the A type semiconductor chip ta in the first area and mounting the B type semiconductor chip tb in the second area, the sizes of the A type semiconductor chip ta and the B type semiconductor chip tb are different. For example, the mounting pitch of the A type and the mounting pitch of the B type may be different. In such a case, a plurality of types of semiconductor chips ta, tb can be obtained by switching the feed amount of the stage 21 between mounting the A type semiconductor chip ta and mounting the B type semiconductor chip tb. Can be satisfactorily mounted on a plurality of regions of the support substrate W. Similarly, a combination of C-type and D-type semiconductor chips constituting the first multichip package is mounted in the first region of the support substrate W, and the second multichip package is formed in the second region. You may make it mount the combination of the semiconductor chip of a kind and F kind. In any of these mountings, one type of semiconductor chip t may be mounted on a plurality of support substrates W, or a plurality of types of semiconductor chips may be mounted on a support substrate W basis. These specific mounting processes are as described above.

なお、このような場合においても、支持基板Ｗのグローバルマークの認識は最初に１回行えばよく、半導体チップｔを実装する領域が第１の領域から第２の領域に移るときに改めて支持基板Ｗのグローバルマークを認識せずに済ませることができる。また、ステージ２１にヒータを設ける等して支持基板Ｗを加熱する場合には、半導体チップｔが先に実装される第１の領域と後に実装される第２の領域とで、ステージ２１の補正データを切換えるようにしてもよい。このようにすることによって、第１の領域にＡ品種の半導体チップｔａを実装している間に、支持基板Ｗにおける第２の領域に対応する部分の熱膨張量が拡大したときでも、それに対応することが可能となるので、半導体チップｔ（ｔｂ）の実装精度を高精度に維持することができる。   Even in such a case, the recognition of the global mark on the support substrate W may be performed once at the beginning. When the region where the semiconductor chip t is mounted moves from the first region to the second region, the support substrate is re-recognized. It is possible to avoid recognizing the global mark of W. When the support substrate W is heated by providing a heater or the like on the stage 21, the correction of the stage 21 is performed in the first region where the semiconductor chip t is mounted first and the second region where the semiconductor chip t is mounted later. Data may be switched. By doing so, even when the amount of thermal expansion of the portion corresponding to the second region in the support substrate W is expanded while the A type semiconductor chip ta is mounted in the first region, it is possible to cope with it. Therefore, the mounting accuracy of the semiconductor chip t (tb) can be maintained with high accuracy.

上述したような支持基板Ｗ単位で複数品種の半導体チップｔの実装を行う場合には、部品供給部１０としてテープフィーダによるチップ供給機構を用い、複数品種に対応した複数のテープフィーダを装備するようにするとよい。テープフィーダを用いる場合、左側の移載部３０Ａおよび実装部４０Ａと右側の移載部３０Ｂおよび実装部４０Ｂとでそれぞれ、部品供給部１０を挟んで両側に専用のチップ供給機構を装備してもよい。このようにした場合、左右の移載部３０Ａ、３０Ｂおよび実装部４０Ａ、４０Ｂに対して異なる品種の半導体チップｔまたは異なる組合せの半導体チップｔを供給することができる。そのため、上述したような支持基板Ｗを二つの領域に二分してそれぞれ異なる半導体パッケージを製造する場合に有効である。   When mounting a plurality of types of semiconductor chips t in units of the support substrate W as described above, a chip feeder mechanism using a tape feeder is used as the component supply unit 10 and a plurality of tape feeders corresponding to a plurality of types are provided. It is good to. When a tape feeder is used, the left transfer unit 30A and the mounting unit 40A and the right transfer unit 30B and the mounting unit 40B may be equipped with dedicated chip supply mechanisms on both sides of the component supply unit 10, respectively. Good. In this case, different types of semiconductor chips t or different combinations of semiconductor chips t can be supplied to the left and right transfer units 30A and 30B and the mounting units 40A and 40B. Therefore, it is effective when the support substrate W as described above is divided into two regions and different semiconductor packages are manufactured.

上述した１品種の半導体チップｔ、もしくは複数品種の半導体チップｔ１、ｔ２、ｔ３または半導体チップｔａ、ｔｂ等の実装が終了した支持基板Ｗは、以下に示す後工程に送られ、それにより半導体パッケージのようなパッケージ部品が作製される。すなわち、半導体チップの実装が終了した支持基板Ｗは、封止工程および再配線層の形成工程に順に送られる。封止工程においては、支持基板Ｗ上に実装された半導体チップ間の隙間に樹脂が充填され、これにより疑似パネルまたは擬似ウエーハが形成される。疑似パネルまたは擬似ウエーハは、再配線層の形成工程に送られる。再配線層の形成工程においては、半導体ウエーハの製造プロセス、プリント基板の製造プロセス、または表示パネルの製造プロセスにおける回路の形成工程、すなわちレジスト材料等の感光材の塗布工程、感光材の露光および現像工程、エッチング工程、イオン注入工程、レジストの剥離工程等が実施され、これらの工程により疑似パネルまたは擬似ウエーハの半導体チップ上に再配線層が形成される。再配線層が形成された疑似パネルまたは擬似ウエーハは、ダイシング工程に送られ、そこで疑似パネルまたは擬似ウエーハを個片化することによって、半導体パッケージのようなパッケージ部品が製造される。   The support substrate W on which the mounting of the above-described one kind of semiconductor chip t, or plural kinds of semiconductor chips t1, t2, t3 or the semiconductor chips ta, tb, etc. is sent to the following process, and thereby the semiconductor package The package parts are produced. That is, the support substrate W on which the semiconductor chip has been mounted is sequentially sent to the sealing step and the rewiring layer forming step. In the sealing step, resin is filled in the gaps between the semiconductor chips mounted on the support substrate W, thereby forming a pseudo panel or a pseudo wafer. The pseudo panel or the pseudo wafer is sent to the rewiring layer forming process. In the rewiring layer forming process, a semiconductor wafer manufacturing process, a printed circuit board manufacturing process, or a circuit forming process in a display panel manufacturing process, that is, a photosensitive material coating process such as a resist material, and a photosensitive material exposure and development process. A process, an etching process, an ion implantation process, a resist stripping process, and the like are performed, and a rewiring layer is formed on the semiconductor chip of the pseudo panel or the pseudo wafer by these processes. The pseudo panel or the pseudo wafer on which the rewiring layer is formed is sent to a dicing process, and the pseudo panel or the pseudo wafer is separated into individual pieces to manufacture a package component such as a semiconductor package.

このように、実施形態のパッケージ部品の製造方法は、図１４に示すように、支持基板Ｗの複数の実装領域のそれぞれに電子部品を実装する実装工程Ｓ１と、複数の実装領域に実装された電子部品を一括して封止することにより疑似パネルまたは擬似ウエーハを形成する封止工程Ｓ２と、疑似パネルまたは擬似ウエーハの電子部品上に再配線層を形成する再配線工程Ｓ３と、疑似パネルまたは擬似ウエーハをダイシングしてパッケージ部品を製造するダイシング工程Ｓ４とを具備する。再配線工程Ｓ３は、上記したように感光材の塗布工程Ｓ３１、感光材の露光および現像工程Ｓ３２、エッチング工程Ｓ３３、イオン注入工程Ｓ３４、レジストの剥離工程Ｓ３５等を備える。実施形態のパッケージ部品の製造方法における電子部品の実装工程は、実施形態の電子部品の実装方法に基づいて実施される。実施形態のパッケージ部品の製造方法において、支持基板Ｗの各実装領域に実装される電子部品は、上述したように１つの半導体チップｔであってもよいし、また複数種の半導体チップや同じ品種の複数の半導体チップであってもよい。電子部品の品種や数は、特に限定されるものではない。   As described above, in the package component manufacturing method of the embodiment, as shown in FIG. 14, the mounting process S1 for mounting the electronic component in each of the plurality of mounting regions of the support substrate W and the mounting in the plurality of mounting regions are performed. A sealing step S2 for forming a pseudo panel or a pseudo wafer by collectively sealing electronic components, a rewiring step S3 for forming a rewiring layer on the electronic components of the pseudo panel or the pseudo wafer, a pseudo panel or And a dicing step S4 for manufacturing package parts by dicing the pseudo wafer. As described above, the rewiring step S3 includes a photosensitive material coating step S31, a photosensitive material exposure and development step S32, an etching step S33, an ion implantation step S34, a resist stripping step S35, and the like. The electronic component mounting process in the package component manufacturing method of the embodiment is performed based on the electronic component mounting method of the embodiment. In the package component manufacturing method of the embodiment, the electronic component mounted in each mounting region of the support substrate W may be one semiconductor chip t as described above, or a plurality of types of semiconductor chips or the same type. A plurality of semiconductor chips may be used. The type and number of electronic components are not particularly limited.

上述した実施形態の実装装置１においては、２つの実装ツール４３ａ、４３ｂをそれぞれ備える左右２つの実装ヘッド４３、４３によって、支持基板Ｗ上の複数の実装領域のうち、Ｘ方向に沿って予め設定された実装ライン上に位置付けられたいくつかの実装領域に対して半導体チップｔを実装する。このとき、ステージ部２０のステージ移動機構としてのＸＹ移動機構２２によるステージ２１の移動は、予め取得して記憶部５１に記憶された、ステージ２１の移動位置誤差を補正するステージ補正データを用いて補正される。また、左右の実装ヘッド４３の実装ヘッド移動機構としてのＹ方向移動装置４１ａおよびＸ方向移動装置４２ａによる各実装ツール４３ａ、４３ｂの実装ライン上での移動は、予め取得して記憶部５１に記憶された、実装ライン上における左右の実装ツール４３ａ、４３ｂ毎の移動位置誤差を補正するツール補正データとしての第１のツール補正データ、さらに実装位置に移動した実装ツール４３ａ、４３ｂによる実装時の位置誤差を補正するツール補正データとしての第２のツール補正データを用いて補正される。   In the mounting apparatus 1 according to the above-described embodiment, the left and right mounting heads 43 and 43 each including the two mounting tools 43a and 43b are set in advance along the X direction in a plurality of mounting regions on the support substrate W. The semiconductor chip t is mounted on several mounting regions positioned on the mounted line. At this time, the movement of the stage 21 by the XY movement mechanism 22 as the stage movement mechanism of the stage unit 20 is performed using stage correction data that is acquired in advance and stored in the storage unit 51 to correct the movement position error of the stage 21. It is corrected. Further, the movement of the mounting tools 43a and 43b on the mounting line by the Y-direction moving device 41a and the X-direction moving device 42a as the mounting head moving mechanism of the left and right mounting heads 43 is acquired in advance and stored in the storage unit 51. The first tool correction data as the tool correction data for correcting the movement position error for each of the left and right mounting tools 43a and 43b on the mounting line, and the mounting position by the mounting tools 43a and 43b moved to the mounting position Correction is performed using second tool correction data as tool correction data for correcting an error.

これらによって、左右の実装ヘッド４３が、それぞれ２つの実装ツール４３ａ、４３ｂによって、支持基板Ｗに対して実装ライン上の異なる位置において個別に半導体チップｔを実装する場合においても、支持基板Ｗ上の各実装領域に対する半導体チップｔの実装誤差を低減させることができる。また、それぞれが複数（２つ）の実装ツール４３ａ、４３ｂを備えた左右の実装ヘッド４３を用いて支持基板Ｗの複数の実装領域に半導体チップｔを実装することによって、１つの半導体チップｔの実装時間（実装装置１としての１個の半導体チップｔの実装に要するタクトタイム）の低減を図ることができる。よって、タクトタイムの低減と実装精度の向上とを両立させることができる。   Thus, even when the left and right mounting heads 43 individually mount the semiconductor chips t at different positions on the mounting line with respect to the support substrate W by the two mounting tools 43a and 43b, respectively. The mounting error of the semiconductor chip t with respect to each mounting region can be reduced. Further, by mounting the semiconductor chip t in the plurality of mounting regions of the support substrate W using the left and right mounting heads 43 each including a plurality (two) of the mounting tools 43a and 43b, It is possible to reduce the mounting time (the tact time required for mounting one semiconductor chip t as the mounting apparatus 1). Therefore, both the reduction of the tact time and the improvement of the mounting accuracy can be achieved.

すなわち、実施形態の実装装置１においては、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に実装ツール４３ａ、４３ｂの配置方向（Ｘ方向）に沿って設定された一定の実装ライン上で半導体チップｔを実装するようにしている。このため、４つの実装ツール４３ａ、４３ｂによる実装位置が一ライン上に集約されることとなり、実装ツール４３ａ、４３ｂの移動に要する時間に基づく実装時間の増加を抑制しつつ、実装のための移動の際に生じる各実装ツール４３ａ、４３ｂの移動位置誤差の発生パターンを極力単純化することができる。これによって、簡素な補正方法により各実装ツール４３ａ、４３ｂの移動位置精度を確保することが可能となり、実装効率の低下を抑制した上で、半導体チップｔの実装精度を向上させることができる。   That is, in the mounting apparatus 1 according to the embodiment, a total of four mounting tools 43a and 43b each provided by the left and right mounting heads 43 are always set along the arrangement direction (X direction) of the mounting tools 43a and 43b. The semiconductor chip t is mounted on a certain mounting line. For this reason, the mounting positions of the four mounting tools 43a and 43b are collected on one line, and the movement for mounting is suppressed while suppressing an increase in mounting time based on the time required for moving the mounting tools 43a and 43b. The generation pattern of the movement position error of each of the mounting tools 43a and 43b generated at the time can be simplified as much as possible. Accordingly, it is possible to secure the movement position accuracy of each of the mounting tools 43a and 43b by a simple correction method, and it is possible to improve the mounting accuracy of the semiconductor chip t while suppressing a decrease in mounting efficiency.

また、ステージ２１の移動位置誤差をステージ補正データにより補正するので、ステージ２１を予め設定された移動量で精度良く移動させることができる。これによって、支持基板Ｗの実装領域の各行を実装ライン上に位置付ける際の位置決め精度を高めることができる。さらに、ステージ補正データを取得する際に、一つの校正基板７１上に等間隔で設けられたドットマーク７２の位置を左右の実装ヘッド４３に設けられた基板認識カメラ４３ｆを用いて別々の定位置において認識するようにしている。これによって、同一のステージ２１上の異なる領域間での移動位置誤差の差を把握することが可能となり、左右の実装ヘッド４３によって、ステージ２１の異なる位置（実装ライン上の異なる位置）において半導体チップｔの実装を行う場合であっても、実装精度を確保することができる。   Further, since the movement position error of the stage 21 is corrected by the stage correction data, the stage 21 can be moved with a predetermined amount of movement with high accuracy. As a result, the positioning accuracy when positioning each row of the mounting region of the support substrate W on the mounting line can be increased. Further, when acquiring the stage correction data, the positions of the dot marks 72 provided at equal intervals on one calibration substrate 71 are determined at different fixed positions using the substrate recognition cameras 43 f provided on the left and right mounting heads 43. To recognize. This makes it possible to grasp the difference in movement position error between different areas on the same stage 21, and the semiconductor chip at different positions (different positions on the mounting line) of the stage 21 by the left and right mounting heads 43. Even when t is mounted, mounting accuracy can be ensured.

このため、±７μｍ以下の実装精度と０．４秒以下のタクトタイムとを同時に達成することができる。その結果、実装領域毎に位置検出用のマークが設けられていない支持基板Ｗに対して、半導体チップｔを含む電子部品を相互の間隔が予め設定された間隔となるように精度よく実装することができ、しかも支持基板Ｗ上に半導体チップｔを含む電子部品を生産性よく実装することができる。すなわち、左右の実装部４０Ａ、４０Ｂによる同時並行的な実装によって、半導体チップｔの実装に要するタクトタイムの短縮が図れると共に、一定の実装ライン上での半導体チップｔの実装とステージ補正データおよびツール補正データによる移動位置の補正によって、実装精度の向上効果と生産性の低下防止効果とを同時に得ることができる。   For this reason, mounting accuracy of ± 7 μm or less and tact time of 0.4 seconds or less can be achieved simultaneously. As a result, electronic components including the semiconductor chip t are accurately mounted on the support substrate W on which no position detection mark is provided for each mounting region so that the mutual interval is a predetermined interval. In addition, an electronic component including the semiconductor chip t can be mounted on the support substrate W with high productivity. That is, the simultaneous mounting by the left and right mounting portions 40A and 40B can reduce the tact time required for mounting the semiconductor chip t, and also the mounting of the semiconductor chip t on a fixed mounting line and the stage correction data and tool. By correcting the movement position based on the correction data, it is possible to simultaneously obtain the effect of improving the mounting accuracy and the effect of preventing the decrease in productivity.

例えば、支持基板Ｗを載置したステージ２１を移動させず、左右の実装ヘッド４３の実装ツール４３ａ、４３ｂを支持基板Ｗ上の各実装領域に順次移動させる構成とし、実装ツール４３ａ、４３ｂ側で支持基板Ｗ上の全域をカバーする補正データを作成することを考える。この場合、基板ステージ側で補正データを作成する場合に比べて膨大な補正データが必要となり、キャリブレーションに要する時間が長大化する。すなわち、実装ツール４３ａ、４３ｂは基板ステージ２１とは異なり、支持基板Ｗ上に半導体チップｔを実装する関係上、上下動機構が必須となる。そのため、補正データを作成するに当たっては、実装ヘッド移動機構の移動位置誤差の他に、実装ツール４３ａ、４３ｂの上下動に起因するＸＹ方向の位置ずれをも考慮する必要がある。   For example, the stage 21 on which the support substrate W is placed is not moved, but the mounting tools 43a and 43b of the left and right mounting heads 43 are sequentially moved to the mounting regions on the support substrate W, and the mounting tools 43a and 43b side Consider creating correction data that covers the entire area of the support substrate W. In this case, a large amount of correction data is required as compared with the case where correction data is created on the substrate stage side, and the time required for calibration becomes longer. That is, unlike the substrate stage 21, the mounting tools 43 a and 43 b require a vertical movement mechanism for mounting the semiconductor chip t on the support substrate W. For this reason, in creating correction data, it is necessary to take into account positional deviations in the XY directions caused by vertical movement of the mounting tools 43a and 43b in addition to the movement position error of the mounting head moving mechanism.

そこで、実装ヘッド側で補正データを作成するに当たっては、ステージ２１のステージ補正データを取得する際に使用した、３ｍｍよりも短い間隔、例えば１ｍｍピッチ等の短い間隔毎に移動位置誤差を測定する必要があると考えられる。仮に、６００ｍｍ×６００ｍｍの移動範囲に対して１ｍｍピッチで移動位置ずれを測定したとすると、６００点×６００点で３６００００点での測定が必要となり、３ｍｍピッチで測定する場合（３ｍｍピッチでは４００００点）に比べて測定箇所が９倍となる。よって、測定時間も９倍となる。例えば、実施形態の実装装置１において、ステージ補正データの取得に４〜５時間程度を要するとすると、３６〜４５時間を要することとなる。これでは実用的でない。   Therefore, when creating correction data on the mounting head side, it is necessary to measure the moving position error at intervals shorter than 3 mm, such as 1 mm pitch, used when acquiring stage correction data of the stage 21. It is thought that there is. Assuming that the displacement of the moving position is measured at a pitch of 1 mm with respect to a moving range of 600 mm × 600 mm, it is necessary to measure at 600,000 × 600 points at 360,000 points, and when measuring at 3 mm pitch (40000 points at 3 mm pitch). ) Is 9 times as many as measurement points. Therefore, the measurement time is also nine times. For example, in the mounting apparatus 1 of the embodiment, if it takes about 4 to 5 hours to acquire the stage correction data, it takes 36 to 45 hours. This is not practical.

このようなことから、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に一定の実装ライン上で半導体チップｔを実装すると共に、ステージ２１の移動位置誤差をステージ補正データで補正し、かつ実装ツール４３ａ、４３ｂの移動位置誤差をツール補正データで補正する構成を備える実施形態の実装装置１は、半導体チップｔの実装精度の向上と半導体チップｔの実装に要するタクトタイムの短縮とを両立させ、高い生産性を得る上で極めて有効であることが分かる。   For this reason, a total of four mounting tools 43a and 43b each provided with two mounting heads 43 on the left and right sides always mount the semiconductor chip t on a fixed mounting line, and set the moving position error of the stage 21 on the stage. The mounting apparatus 1 according to the embodiment having a configuration in which correction is performed using correction data and movement position errors of the mounting tools 43a and 43b are corrected using tool correction data is required for improving the mounting accuracy of the semiconductor chip t and mounting the semiconductor chip t. It can be seen that this is extremely effective in achieving both high productivity and a reduction in tact time.

ここで、左右の実装ヘッド４３がそれぞれ２つずつ実装ツール４３ａ、４３ｂを備える場合、１往復で半導体チップｔを２つ実装できるから、１つの実装ヘッド４３しか備えていない構成、および左右の実装ヘッド４３がそれぞれ１つずつ実装ツールを備える構成に比べて、単純に実装ヘッド４３の総移動距離を短縮することができる。これは、支持基板Ｗが６００×６００ｍｍまたはそれ以上というように大型化した場合において、実装ヘッド４３の移動距離の短縮に基づくタクトタイムの短縮に有効に機能する。さらに、実施形態の実装装置１においては、左右の実装ヘッド４３の合計４つの実装ツール４３ａ、４３ｂによる実装を、支持基板Ｗの実装領域の行を一定の実装ラインに移動させた状態で実施しているため、実装ヘッド４３の移動距離をさらに短縮することができる。   Here, in the case where the left and right mounting heads 43 each have two mounting tools 43a and 43b, two semiconductor chips t can be mounted in one reciprocation. Compared to a configuration in which each head 43 includes one mounting tool, the total movement distance of the mounting head 43 can be simply reduced. This effectively functions in shortening the tact time based on the shortening of the moving distance of the mounting head 43 when the supporting substrate W is enlarged to 600 × 600 mm or more. Furthermore, in the mounting apparatus 1 of the embodiment, the mounting by the total four mounting tools 43a and 43b of the left and right mounting heads 43 is performed in a state where the row of the mounting area of the support substrate W is moved to a certain mounting line. Therefore, the moving distance of the mounting head 43 can be further shortened.

また、左右の実装ヘッド４３がそれぞれ２つずつ実装ツール４３ａ、４３ｂを備えたとしても、実装位置を一定の位置とし、支持基板Ｗの各実装領域を一定の実装位置に順に位置付けた後、左右の実装ヘッド４３で交互に半導体チップｔの実装を行った場合には、一方の実装ヘッドにより半導体チップを実装している間、他方の実装ヘッドは待機していることになる。これでは各実装ヘッドが複数の実装ツールを備えたとしても、タクトタイムを十分に短縮することができない。さらに、左右の実装ヘッド４３の実装位置を、左右それぞれに別の実装位置を設定したとしても、左右の実装ヘッド４３による半導体チップの実装が終了するまで支持基板を移動させることができない。この場合にも、実装ヘッドの待機時間が発生するおそれがあり、タクトタイムの短縮が損なわれる。   Further, even if the left and right mounting heads 43 each have two mounting tools 43a and 43b, the mounting position is set to a fixed position and each mounting area of the support substrate W is sequentially positioned at a fixed mounting position. When the semiconductor chips t are alternately mounted by the mounting head 43, the other mounting head is waiting while the semiconductor chip is mounted by one mounting head. In this case, even if each mounting head includes a plurality of mounting tools, the tact time cannot be sufficiently shortened. Further, even if the mounting positions of the left and right mounting heads 43 are set to different mounting positions on the left and right sides, the support substrate cannot be moved until the mounting of the semiconductor chip by the left and right mounting heads 43 is completed. Also in this case, there is a possibility that the waiting time of the mounting head may occur, and the shortening of the tact time is impaired.

実施形態の実装装置１においては、左右の実装ヘッド４３がそれぞれ２つずつ備える合計４つの実装ツール４３ａ、４３ｂが、常に一定の実装ライン上で半導体チップｔを実装していると共に、左右の実装ヘッド４３の間隔を調整して左右の実装ヘッド４３で同時に半導体チップの実装を可能にしている。また、一方の実装ヘッド４３の一方の実装ツール４３ａで半導体チップｔを実装した後、他方の実装ツール４３ｂによる半導体チップｔの実装は、実装ヘッド４３を移動することにより実施している。従って、左右の実装ヘッド４３で半導体チップｔを実装する際の待機時間を短縮もしくは削減することができる。すなわち、左右の実装ヘッド４３がそれぞれ備える実装ツール４３ａ、４３ｂによる半導体チップｔの実装を、より効率よく実施することができる。これらによって、合計４つの実装ツール４３ａ、４３ｂによる半導体チップｔ等の電子部品の実装を効率良く実施することができ、さらに実装装置１全体としてのタクトタイムを短縮することが可能になる。   In the mounting apparatus 1 according to the embodiment, a total of four mounting tools 43a and 43b, each provided with two left and right mounting heads 43, always mount the semiconductor chip t on a fixed mounting line, and the right and left mounting heads. By adjusting the distance between the heads 43, the left and right mounting heads 43 can simultaneously mount semiconductor chips. Further, after mounting the semiconductor chip t with one mounting tool 43 a of one mounting head 43, mounting of the semiconductor chip t with the other mounting tool 43 b is performed by moving the mounting head 43. Therefore, the waiting time when the semiconductor chip t is mounted by the left and right mounting heads 43 can be shortened or reduced. That is, the mounting of the semiconductor chip t by the mounting tools 43a and 43b included in the left and right mounting heads 43 can be performed more efficiently. As a result, it is possible to efficiently mount electronic components such as the semiconductor chip t by the total of four mounting tools 43a and 43b, and it is possible to shorten the tact time of the mounting apparatus 1 as a whole.

上述した実施形態の実装装置１は、図１３に示すように、１つの実装領域ＭＡに複数種類の半導体チップｔ１、ｔ２、ｔ３等を実装する場合、あるいは１種類または複数種類の半導体チップｔとダイオードやコンデンサ等とを実装する場合に有効である。前述したように、１つの実装領域に複数種類の電子部品を実装する場合、１つの実装領域（パッケージ）内での複数の電子部品の相対的な位置ずれが生じるおそれがあるため、１つの実装領域（パッケージ）に１つの半導体チップを組み込むシングルチップパッケージに適用可能な実装誤差を露光時に修正するという技術を適用することが困難となる。このため、複数の電子部品の実装時の位置精度自体を高める必要がある。このような点に対して、実施形態の実装装置１は半導体チップｔを含む電子部品個々の実装精度を高めることができるため、１つの実装領域内に複数の電子部品を実装する場合においても、１つの実装領域内における複数の電子部品の相対的な位置精度を高めることが可能になる。   As shown in FIG. 13, the mounting apparatus 1 according to the embodiment described above is used when mounting a plurality of types of semiconductor chips t1, t2, t3, etc. in one mounting area MA, or with one type or a plurality of types of semiconductor chips t. This is effective when mounting a diode or a capacitor. As described above, when a plurality of types of electronic components are mounted in one mounting region, there is a possibility that a relative positional shift of the plurality of electronic components in one mounting region (package) may occur. It becomes difficult to apply a technique of correcting a mounting error applicable to a single chip package in which one semiconductor chip is incorporated in a region (package) at the time of exposure. For this reason, it is necessary to improve the positional accuracy itself when mounting a plurality of electronic components. On the other hand, since the mounting apparatus 1 of the embodiment can increase the mounting accuracy of each electronic component including the semiconductor chip t, even when mounting a plurality of electronic components in one mounting region, It is possible to improve the relative positional accuracy of a plurality of electronic components within one mounting area.

なお、上述した実施形態においては、支持基板Ｗに対して一定の実装ライン上において半導体チップｔを実装するものとして説明した。この一定の実装ラインは、実装装置１において常に変わらないＹ方向上の同じ位置に設定されるものであってもよいし、例えば支持基板Ｗの大きさ等の条件に応じてＹ方向上において設定変更が可能な位置であってもよい。Ｘ方向に沿って設定される実装ラインは、少なくとも実装対象となる電子部品の実装開始から実装完了までの間、一定に位置に保たれているものであればよい。   In the above-described embodiment, the semiconductor chip t is described as being mounted on the support substrate W on a fixed mounting line. This fixed mounting line may be set at the same position in the Y direction that does not always change in the mounting apparatus 1, or set in the Y direction according to conditions such as the size of the support substrate W, for example. The position may be changed. The mounting line set along the X direction only needs to be maintained at a fixed position at least from the start of mounting the electronic component to be mounted to the completion of mounting.

また、上述した実施形態において、ステージ２１の移動誤差を補正するステージ補正データは、ステージ２１の移動可能な範囲の全域で取得してもよいし、少なくとも支持基板Ｗ上の各実装領域を実装位置に位置付けるときにステージ２１が移動する範囲内で取得するようにすればよい。また、実装ツール４３ａ、４３ｂの移動位置誤差を補正するツール補正データについても、同様に実装ツール４３ａ、４３ｂの移動可能な範囲の全域で取得してもよいし、少なくとも支持基板Ｗ上の各実装領域に半導体チップｔを実装するときに実装ツール４３ａ、４３ｂが移動する範囲内で取得するようにすればよい。さらに、ステージ補正データおよびツール補正データは、ステージ２１の移動位置誤差および実装ツール４３ａ、４３ｂの移動位置誤差の実測値そのものを用いてもよいし、移動位置誤差を打ち消す補正値等、実測値を加工したものであってもよい。要はステージ２１および実装ツール４３ａ、４３ｂの移動位置誤差を補正するためのデータであればよい。   In the above-described embodiment, the stage correction data for correcting the movement error of the stage 21 may be acquired over the entire movable range of the stage 21, or at least each mounting area on the support substrate W is mounted at the mounting position. What is necessary is just to acquire within the range which the stage 21 moves when positioning to. Similarly, the tool correction data for correcting the movement position error of the mounting tools 43a and 43b may be obtained in the entire movable range of the mounting tools 43a and 43b, or at least each mounting on the support substrate W. What is necessary is just to acquire within the range which the mounting tools 43a and 43b move, when mounting the semiconductor chip t in an area | region. Further, as the stage correction data and the tool correction data, the actual measurement values of the movement position error of the stage 21 and the movement position errors of the mounting tools 43a and 43b may be used, or the actual measurement values such as correction values for canceling the movement position error may be used. It may be processed. In short, any data may be used for correcting the movement position error of the stage 21 and the mounting tools 43a and 43b.

上述した実施形態の実装装置１では、支持基板Ｗ上に半導体チップｔを、電極形成面（上面）が上を向く状態で実装するフェイスアップ実装の例を主として説明したが、これに限られるものではなく、支持基板Ｗ上に半導体チップｔを、電極形成面が下を向く状態で実装するフェイスダウン実装にも適用可能である。   In the mounting apparatus 1 of the above-described embodiment, the example of face-up mounting in which the semiconductor chip t is mounted on the support substrate W with the electrode formation surface (upper surface) facing upward has been mainly described. Instead, the present invention can also be applied to face-down mounting in which the semiconductor chip t is mounted on the support substrate W with the electrode formation surface facing downward.

実施形態の実装装置１でフェイスダウン実装を実施する場合には、移載部３０の吸着ノズル３７ａ、３７ｂで取り出した半導体チップｔを中間ステージ３１には載置せず、反転機構３７ｅ、３７ｆによって吸着ノズル３７ａ、３７ｂを上下に反転させる。この状態で、中間ステージ３１上に吸着ノズル３７ａ、３７ｂを移動させ、吸着ノズル３７ａ、３７ｂから実装部４０の実装ツール４３ａ、４３ｂに半導体チップｔを受け渡す。   When face-down mounting is performed by the mounting apparatus 1 of the embodiment, the semiconductor chip t taken out by the suction nozzles 37a and 37b of the transfer unit 30 is not placed on the intermediate stage 31 but is placed by the reversing mechanisms 37e and 37f. The suction nozzles 37a and 37b are turned upside down. In this state, the suction nozzles 37a and 37b are moved onto the intermediate stage 31, and the semiconductor chip t is delivered from the suction nozzles 37a and 37b to the mounting tools 43a and 43b of the mounting unit 40.

実装ツール４３ａ、４３ｂに半導体チップｔが受け渡された後の動作は、上述した工程（４）と同様にして行うことができる。なお、実装に先立つ半導体チップｔの位置検出には、チップ認識カメラ４４ａ〜４４ｄを用いることもできるが、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを下側から撮像するカメラを、中間ステージ３１の近傍に配置、あるいは中間ステージ３１に代えて配置するようにしてもよい。何故なら、フェイスダウンボンディングでは、半導体チップｔが電極形成面を下に向けた状態で実装ツール４３ａ、４３ｂに吸着保持されるが、半導体チップｔのアライメントマークは通常、電極形成面に設けられているので、チップ認識カメラ４４ａ〜４４ｄでは半導体チップｔのアライメントマークを撮像することができない。   The operation after the semiconductor chip t is delivered to the mounting tools 43a and 43b can be performed in the same manner as the above-described step (4). Note that the chip recognition cameras 44a to 44d can be used to detect the position of the semiconductor chip t prior to mounting. It may be arranged in the vicinity of the stage 31 or in place of the intermediate stage 31. This is because in face-down bonding, the semiconductor chip t is attracted and held by the mounting tools 43a and 43b with the electrode formation surface facing down, but the alignment mark of the semiconductor chip t is usually provided on the electrode formation surface. Therefore, the chip recognition cameras 44a to 44d cannot image the alignment mark of the semiconductor chip t.

そこで、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔを下側から撮像するカメラを設けておけば、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔのアライメントマークを直接撮像することができる。チップ認識カメラ４４ａ〜４４ｄを用いる場合には、上下反転された吸着ノズル３７ａ、３７ｂに保持された状態で半導体チップｔの電極形成面を撮像し、アライメントマークと半導体チップｔの外形位置との位置関係を認識しておき、半導体チップｔが実装ツール４３ａ、４３ｂに吸着保持された後、実装ツール４３ａ、４３ｂを通してチップ認識カメラ４４ａ〜４４ｄにより半導体チップｔを撮像し、この撮像画像から取得した半導体チップｔの外形位置と、認識しておいたアライメントマークと半導体チップｔの外形位置との位置関係に基づいて、実装ツール４３ａ、４３ｂに吸着保持された半導体チップｔの位置を検出するようにすればよい。   Therefore, if a camera for imaging the semiconductor chip t held by the mounting tools 43a and 43b from the lower side is provided, the alignment mark of the semiconductor chip t held by the mounting tools 43a and 43b can be directly imaged. it can. When the chip recognition cameras 44a to 44d are used, the electrode formation surface of the semiconductor chip t is imaged while being held by the suction nozzles 37a and 37b that are vertically inverted, and the position between the alignment mark and the outer position of the semiconductor chip t. After the semiconductor chip t is recognized and held by the mounting tools 43a and 43b, the semiconductor chip t is imaged by the chip recognition cameras 44a to 44d through the mounting tools 43a and 43b, and the semiconductor obtained from the captured image is recognized. Based on the outer position of the chip t and the positional relationship between the recognized alignment mark and the outer position of the semiconductor chip t, the position of the semiconductor chip t held by the mounting tools 43a and 43b is detected. That's fine.

上述した実施形態において、左右の実装ヘッド４３にそれぞれ２つの実装ツール４３ａ、４３ｂを設けた例を説明したが、これに限られるものではなく、実装ツールの数は３つ以上であってもよい。ただし、実装ツールの数が多くなるとその分だけ近接間隔が広くなることになるから、半導体チップｔを実装する支持基板Ｗの大きさに応じで設定することが好ましい。本実施形態で例示した６００×６００ｍｍの支持基板Ｗにおいては、１つの実装ヘッド４３に対する実装ツールの数は２〜３個が好ましい。   In the embodiment described above, the example in which the two mounting tools 43a and 43b are provided in the left and right mounting heads 43 has been described, but the present invention is not limited to this, and the number of mounting tools may be three or more. . However, as the number of mounting tools increases, the proximity interval increases accordingly, and therefore it is preferable to set according to the size of the support substrate W on which the semiconductor chip t is mounted. In the support substrate W of 600 × 600 mm exemplified in this embodiment, the number of mounting tools for one mounting head 43 is preferably 2 to 3.

また、上述した実施形態において、第１の実装ヘッドとして左側に１つの実装ヘッド４３を配置し、第２の実装ヘッドとして右側に１つの実装ヘッド４３を配置した例を説明したが、これに限られるものではなく、左右それぞれに複数の実装ヘッド４３を配置してもよい。すなわち、第１および第２の実装ヘッドは、それぞれ単一の実装ヘッドで構成しなければならないものではなく、複数の実装ヘッドで構成してもよい。この場合、複数の実装ヘッドは、Ｙ方向に並べて配置し、それぞれ独立してＸＹＺθ方向に移動できるように構成するとよい。この場合、Ｙ方向移動装置４１ａを支持する支持フレーム４１は、複数の実装ヘッドで共用してもよいし、実装ヘッド毎に個別に設けてもよい。   In the above-described embodiment, the example in which one mounting head 43 is disposed on the left side as the first mounting head and one mounting head 43 is disposed on the right side as the second mounting head has been described. A plurality of mounting heads 43 may be arranged on each of the left and right sides. That is, the first and second mounting heads do not have to be configured by a single mounting head, but may be configured by a plurality of mounting heads. In this case, the plurality of mounting heads may be arranged side by side in the Y direction and configured to be able to move independently in the XYZθ directions. In this case, the support frame 41 that supports the Y-direction moving device 41a may be shared by a plurality of mounting heads, or may be provided individually for each mounting head.

さらに、上述した実施形態において、支持基板Ｗは実装領域毎に位置検出用のマークが設けられておらず、パッケージ部品の製造工程の過程で除去されるものとして説明したが、これに限定されるものではない。実施形態の実装装置および実装方法によれば、例えば実装領域毎に位置検出用のマークがあり、パッケージ部品の一部として用いられるような基板に対しても、当然ながら位置検出用のマークに頼ることなく、精度よくかつ効率よく半導体チップ（電子部品）を実装することが可能であることは言うまでもない。   Furthermore, in the above-described embodiment, the support substrate W has been described as being provided with no position detection mark for each mounting region and is removed in the course of the manufacturing process of the package component. However, the present invention is not limited to this. It is not a thing. According to the mounting apparatus and the mounting method of the embodiment, for example, there is a position detection mark for each mounting region, and it naturally depends on the position detection mark even for a substrate used as a part of a package component. Needless to say, it is possible to mount a semiconductor chip (electronic component) accurately and efficiently.

次に、本発明の実施例とその評価結果について述べる。   Next, examples of the present invention and evaluation results thereof will be described.

（実施例１）
上述した実施形態の実装装置１を用いて、以下の条件で支持基板上に半導体チップの実装を実際に行なった。目標実装精度は、±７μｍ以内、目標タクトタイムは、０．４５秒以内とした。
＜実装条件＞
・半導体チップｔのサイズ：４ｍｍ×４ｍｍ
・実装数（縦×横）：１実装ヘッドあたり１４個×７個（計９８個）
１実装ツールあたり７個×７個（計４９個）×４実装ツール
・実装ピッチ（縦×横）：１実装ヘッドあたり１２ｍｍ×６０ｍｍ
１実装ツールあたり２４ｍｍ×６０ｍｍ
・ボンディング時間：０．１秒
・ボンディング荷重：５Ｎ（ニュートン） Example 1
Using the mounting apparatus 1 of the above-described embodiment, the semiconductor chip was actually mounted on the support substrate under the following conditions. The target mounting accuracy was within ± 7 μm, and the target tact time was within 0.45 seconds.
<Mounting conditions>
-Size of semiconductor chip t: 4 mm x 4 mm
-Number of mounting (vertical x horizontal): 14 x 7 per mounting head (total 98)
7 × 7 per mounting tool (total 49) × 4 mounting tools • Mounting pitch (vertical × horizontal): 12 mm × 60 mm per mounting head
24mm x 60mm per mounting tool
Bonding time: 0.1 seconds Bonding load: 5N (Newton)

図１５は、支持基板Ｗ上に設定された実装領域を仮想的に示したものである。ただし、実際の支持基板Ｗにはグローバルマークが設けられているだけで、実装領域は視認できない。図１５示すように、測定用の支持基板Ｗ上には、左右の実装ヘッド４３の各実装ツール４３ａ、４３ｂに対して、それぞれＸ方向に７個所、Ｙ方向に７個所の４９個所ずつ実装領域を設定した。左側実装ヘッド４３の左実装ツール４３ａの実装領域を符号Ａ１〜Ａ４９で、左側実装ヘッド４３の右実装ツール４３ｂの実装領域を符号Ｂ１〜Ｂ４９で、右側実装ヘッド４３の左実装ツール４３ａの実装領域を符号Ｃ１〜Ｃ４９で、右側実装ヘッド４３の右実装ツール４３ｂの実装領域を符号Ｄ１〜Ｄ４９で示している。   FIG. 15 virtually shows the mounting area set on the support substrate W. However, the actual support substrate W is only provided with a global mark, and the mounting area cannot be visually recognized. As shown in FIG. 15, on the measurement support substrate W, for the mounting tools 43a and 43b of the left and right mounting heads 43, there are 49 mounting regions, 7 in the X direction and 7 in the Y direction, respectively. It was set. The mounting area of the left mounting tool 43a of the left mounting head 43 is indicated by reference signs A1 to A49, the mounting area of the right mounting tool 43b of the left mounting head 43 is indicated by signs B1 to B49, and the mounting area of the left mounting tool 43a of the right mounting head 43 is indicated. Are denoted by reference numerals C1 to C49, and mounting regions of the right mounting tool 43b of the right mounting head 43 are denoted by reference numerals D1 to D49.

また、左右の実装ヘッド４３共に、左実装ツール４３ａの実装領域は白抜きの四角（□）で、右実装ツール４３ｂの実装領域は黒塗りの四角（■）で示す。支持基板Ｗの左半分の領域に、左側実装ヘッド４３の各実装ツール４３ａ、４３ｂの実装領域を設定し、右半分の領域に右側実装ヘッド４３の各実装ツール４３ａ、４３ｂの実装領域を設定した。左右の実装ツール４３ａ、４３ｂの実装領域は、Ｘ方向において交互に配置するように設定した。実装領域の間隔は１２ｍｍに設定した。つまり、Ｘ方向に関しては、合計１４個の実装領域を１２ｍｍ間隔で設定した。Ｙ方向に関しては、６０ｍｍ間隔でそれぞれ７つの実装領域を設定した。   In both the left and right mounting heads 43, the mounting area of the left mounting tool 43a is indicated by a white square (□), and the mounting area of the right mounting tool 43b is indicated by a black square (■). The mounting areas of the mounting tools 43a and 43b of the left mounting head 43 are set in the left half area of the support substrate W, and the mounting areas of the mounting tools 43a and 43b of the right mounting head 43 are set in the right half area. . The mounting areas of the left and right mounting tools 43a and 43b were set to be alternately arranged in the X direction. The interval between the mounting areas was set to 12 mm. That is, in the X direction, a total of 14 mounting areas were set at 12 mm intervals. For the Y direction, seven mounting areas were set at 60 mm intervals.

図１５に示すように、左半部の領域および右半部の領域共に、左上の実装領域Ａ１、Ｃ１を開始点として、図中に破線矢印で示すＸ方向に折り返す軌跡で、左右の実装ツール４３ａ、４３ｂによって交互に実装を行った。それぞれ、各実装ヘッド４３の実装ツール４３ａ、４３ｂが１つ目の半導体チップｔを吸着保持し、左側の実装ツール４３ａが１つ目の実装領域Ａ１に向けて下降を開始した時点から、右側の実装ツール４３ｂが最後（４９個目）の半導体チップｔの実装を完了して元の高さまで上昇が完了した時点までの経過時間（これを「実装に要した時間」と称する。）は、４１．２秒であった。このようにして、支持基板Ｗに実装した９８個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した。その結果を表１に示す。   As shown in FIG. 15, both the left half area and the right half area start from the upper left mounting areas A1 and C1, and are traced back in the X direction indicated by the broken line arrow in the figure. Mounting was performed alternately by 43a and 43b. Each of the mounting tools 43a and 43b of each mounting head 43 sucks and holds the first semiconductor chip t, and when the left mounting tool 43a starts descending toward the first mounting area A1, the right side The elapsed time from when the mounting tool 43b completes the mounting of the last (49th) semiconductor chip t to the completion of the rise to the original height (this is referred to as “time required for mounting”) is 41. 2 seconds. Thus, the mounting position shift of 98 semiconductor chips t mounted on the support substrate W was measured using the inspection apparatus. The results are shown in Table 1.

表１においては、図１５の実装領域の符号をアルファベットと数字に分けて示している。すなわち、実装ツール４３ａ、４３ｂに対応するアルファベット（Ａ、Ｂ、Ｃ、Ｄ）は表の列として記載し、数字は表の行として記載した。各実装領域における半導体チップｔのＸ方向およびＹ方向への位置ずれ量を実装ツール４３ａ、４３ｂ毎に示している。なお、単位はマイクロメートル［μｍ］である。各実装ツール４３ａ、４３ｂによる半導体チップｔの実装位置ずれのデータの下には、実装ツール４３ａ、４３ｂ毎の位置ずれの平均値、最小値、最大値、最大値と最小値の幅、σ値、３σ値をそれぞれ記載し、その右側には全ての実装位置ずれのデータを対象とした同値を記載した。   In Table 1, the reference numerals of the mounting areas in FIG. 15 are divided into alphabets and numbers. That is, alphabets (A, B, C, D) corresponding to the mounting tools 43a and 43b are described as table columns, and numbers are described as table rows. The amount of misalignment of the semiconductor chip t in each mounting region in the X and Y directions is shown for each of the mounting tools 43a and 43b. The unit is micrometer [μm]. Below the data of the mounting position deviation of the semiconductor chip t by each mounting tool 43a, 43b, the average value, minimum value, maximum value, width of maximum value and minimum value, and σ value of the positional deviation for each mounting tool 43a, 43b Each 3σ value is described, and the same value for all mounting position deviation data is described on the right side.

Figure 2019029563
Figure 2019029563

表１に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、右側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｄ１の３．１μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ３５の−３．３μｍであった。また、Ｙ方向における位置ずれの最大値は、左側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｂ２の３．２μｍであり、最小値は右側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｄ４３の−２．８μｍであった。１９６個の半導体チップｔの実装精度は、いずれも目標の±７μｍ以内であることが確認された。実装に要した時間は、４１．２秒であったので、１つの半導体チップｔの実装に要する時間は４１．２秒／９８個＝０．４２秒であった。よって、タクトタイムは０．４２秒であり、１時間当たりの生産数は約８５７０個（＝３６００秒／０．４２秒）となる。   As shown in Table 1, the maximum value of the positional deviation in the X direction of the semiconductor chip t is 3.1 μm of the mounting area number D1 by the right mounting tool 43b of the right mounting head 43, and the minimum value is the value of the right mounting head 43. The mounting area number C35 of the left mounting tool 43a was −3.3 μm. Further, the maximum value of the positional deviation in the Y direction is 3.2 μm of the mounting area number B2 by the right mounting tool 43b of the left mounting head 43, and the minimum value is the mounting area number D43 by the right mounting tool 43b of the right mounting head 43. -2.8 μm. It was confirmed that the mounting accuracy of 196 semiconductor chips t was within the target ± 7 μm. Since the time required for mounting was 41.2 seconds, the time required for mounting one semiconductor chip t was 41.2 seconds / 98 pieces = 0.42 seconds. Therefore, the tact time is 0.42 seconds, and the number of production per hour is about 8570 pieces (= 3600 seconds / 0.42 seconds).

（比較例１）
ステージ補正データとツール補正データを用いないことを除いて、実施例１と同一条件で半導体チップｔを支持基板Ｗの各実装領域に実装した。支持基板Ｗに実装した１９６個の半導体チップｔの実装位置ずれを、検査装置を用いて測定した結果を表２に示す。 (Comparative Example 1)
The semiconductor chip t was mounted on each mounting region of the support substrate W under the same conditions as in Example 1 except that the stage correction data and tool correction data were not used. Table 2 shows the result of measuring the mounting position shift of 196 semiconductor chips t mounted on the support substrate W using an inspection apparatus.

Figure 2019029563
Figure 2019029563

表２に示すように、半導体チップｔのＸ方向における位置ずれの最大値は、左側実装ヘッド４３の右実装ツール４３ｂによる実装領域番号Ｂ７の８．８μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ４３の−２７．０μｍであった。Ｙ方向における位置ずれの最大値は、右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ２３の２３．７μｍであり、最小値は右側実装ヘッド４３の左実装ツール４３ａによる実装領域番号Ｃ４５の−２２．７μｍであった。比較例１では、半導体チップｔの実装精度が目標の±７以内をまったく満足できないことが確認された。   As shown in Table 2, the maximum value of the positional deviation in the X direction of the semiconductor chip t is 8.8 μm of the mounting area number B7 by the right mounting tool 43b of the left mounting head 43, and the minimum value is that of the right mounting head 43. The mounting area number C43 by the left mounting tool 43a was −27.0 μm. The maximum value of the positional deviation in the Y direction is 23.7 μm of the mounting area number C23 of the right mounting head 43 by the left mounting tool 43a, and the minimum value is − of the mounting area number C45 of the right mounting head 43 by the left mounting tool 43a. It was 22.7 μm. In Comparative Example 1, it was confirmed that the mounting accuracy of the semiconductor chip t could not satisfy the target within ± 7 at all.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   In addition, although several embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１…実装装置、１０…部品供給部、１１…ウエーハリング、１２…ウエーハリングホルダ、２０…ステージ部、２１…ステージ、２２…ＸＹ移動機構、３０，３０Ａ，３０Ｂ…移載部、３１…中間ステージ、３７…移載ヘッド、４０，４０Ａ，４０Ｂ…実装部、４１…支持フレーム、４１ａ…Ｙ方向移動装置、４２ａ…Ｘ方向移動装置、４３…実装ヘッド、４３ａ，４３ｂ…実装ツール、４３ｃ、４３ｄ…Ｚ方向移動装置、４３ｆ…基板認識カメラ、４４…撮像ユニット、４４ａ，４４ｂ，４４ｃ，４４ｄ…チップ認識カメラ、５０…制御部、５１…記憶部、Ｗ…支持基板、ｔ…半導体チップ、Ｔ…半導体ウエーハ。   DESCRIPTION OF SYMBOLS 1 ... Mounting apparatus, 10 ... Component supply part, 11 ... Wafer ring, 12 ... Wafer ring holder, 20 ... Stage part, 21 ... Stage, 22 ... XY movement mechanism, 30, 30A, 30B ... Transfer part, 31 ... Middle Stage 37, transfer head, 40, 40A, 40B ... mounting part, 41 ... support frame, 41a ... Y direction moving device, 42a ... X direction moving device, 43 ... mounting head, 43a, 43b ... mounting tool, 43c, 43d ... Z-direction moving device, 43f ... substrate recognition camera, 44 ... imaging unit, 44a, 44b, 44c, 44d ... chip recognition camera, 50 ... control unit, 51 ... storage unit, W ... support substrate, t ... semiconductor chip, T: Semiconductor wafer.

Claims (11)

支持基板に電子部品を実装する電子部品の実装装置であって、
前記電子部品が実装される複数の実装領域を有する前記支持基板が載置されるステージと、水平方向に沿う一方向であるＸ方向とは直交するＹ方向に前記ステージを移動させるステージ移動機構とを備えるステージ部と、
前記Ｘ方向に沿って配置され、前記電子部品を保持する複数の実装ツールをそれぞれ有する第１および第２の実装ヘッドと、前記複数の実装ツールにより前記電子部品を保持した前記第１および第２の実装ヘッドを前記Ｘ方向に沿って設定された実装ライン上に移動させる実装ヘッド移動機構とを備える実装部と、
前記ステージ上に載置された前記支持基板の全体位置を認識する第１の認識部と、
前記第１および第２の実装ヘッドの前記複数の実装ツールに保持された前記電子部品の位置を認識する第２の認識部と、
前記ステージ移動機構による前記ステージの移動位置誤差を補正するステージ補正データと、前記実装ヘッド移動機構による前記実装ライン上における前記第１および第２の実装ヘッドの前記複数の実装ツール毎の移動位置誤差を補正するツール補正データとを記憶する記憶部と、
前記第１の認識部により認識した前記支持基板の位置データ、前記記憶部に記憶された前記ステージ補正データ、前記第２の認識部により認識した前記複数の実装ツールに保持された前記電子部品の位置データ、および前記記憶部に記憶された前記ツール補正データに基づいて、前記支持基板における前記Ｘ方向に沿う前記実装領域の列を前記実装ライン上に順次配置すると共に、前記実装ラインに配置された複数の前記実装領域に前記電子部品を前記第１および第２の実装ヘッドで分担して実装するように、前記ステージ移動機構と前記実装ヘッド移動機構の動作を制御する制御部と
を具備する電子部品の実装装置。 An electronic component mounting apparatus for mounting an electronic component on a support substrate,
A stage on which the support substrate having a plurality of mounting regions on which the electronic components are mounted is placed; and a stage moving mechanism that moves the stage in a Y direction perpendicular to the X direction that is one direction along the horizontal direction; A stage unit comprising:
First and second mounting heads arranged along the X direction and having a plurality of mounting tools for holding the electronic components, respectively, and the first and second holding the electronic components by the plurality of mounting tools A mounting unit that includes a mounting head moving mechanism that moves the mounting head on a mounting line set along the X direction;
A first recognition unit for recognizing the entire position of the support substrate placed on the stage;
A second recognition unit for recognizing positions of the electronic components held by the plurality of mounting tools of the first and second mounting heads;
Stage correction data for correcting a moving position error of the stage by the stage moving mechanism, and moving position errors of the first and second mounting heads for the plurality of mounting tools on the mounting line by the mounting head moving mechanism. A storage unit for storing tool correction data for correcting
Position data of the support substrate recognized by the first recognition unit, the stage correction data stored in the storage unit, and the electronic components held by the plurality of mounting tools recognized by the second recognition unit Based on the position data and the tool correction data stored in the storage unit, the rows of the mounting regions along the X direction on the support substrate are sequentially arranged on the mounting line, and are arranged on the mounting line. The stage moving mechanism and a controller for controlling the operation of the mounting head moving mechanism are provided so that the electronic components are mounted in a plurality of mounting areas by the first and second mounting heads. Electronic component mounting equipment. 前記ステージは、前記第１および第２の実装ヘッドにおける前記Ｘ方向において外側に位置する前記実装ツール同士の近接間隔の２倍以上の前記Ｘ方向の寸法を有する前記支持基板を載置可能な大きさを有する、請求項１に記載の実装装置。   The stage is large enough to place the support substrate having a dimension in the X direction that is at least twice as large as the proximity distance between the mounting tools positioned outside in the X direction in the first and second mounting heads. The mounting apparatus according to claim 1, having a thickness. 前記ステージは、３００ｍｍ以上の前記Ｘ方向の寸法を有する前記支持基板を載置可能な大きさを有する、請求項１に記載の実装装置。   The mounting apparatus according to claim 1, wherein the stage has a size on which the support substrate having a dimension in the X direction of 300 mm or more can be placed. 前記実装部は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する、請求項１ないし請求項３のいずれか１項に記載の実装装置。   4. The mounting apparatus according to claim 1, wherein the mounting unit mounts a plurality of the electronic components on one mounting region of the support substrate. 5. さらに、前記電子部品を供給する部品供給部と、
それぞれ前記部品供給部から前記電子部品を受け取り、前記第１または第２の実装ヘッドの前記複数の実装ツールに前記電子部品を受け渡す、第１および第２の移載ノズルを備える移載部とを具備する、請求項１ないし請求項４のいずれか１項に記載の実装装置。 Furthermore, a component supply unit that supplies the electronic component;
A transfer unit including first and second transfer nozzles, each of which receives the electronic component from the component supply unit and transfers the electronic component to the plurality of mounting tools of the first or second mounting head; The mounting apparatus according to any one of claims 1 to 4, further comprising: 支持基板に電子部品を実装する電子部品の実装方法であって、
前記電子部品が実装される複数の実装領域を有する支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、
水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、
前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程と
を具備する電子部品の実装方法。 An electronic component mounting method for mounting an electronic component on a support substrate,
Obtaining a moving position error of a stage on which a support substrate having a plurality of mounting regions on which the electronic component is mounted is placed, and storing stage correction data for correcting the moving position error in a storage unit;
Moving position errors of a plurality of mounting tools provided on the first and second mounting heads arranged along the X direction, which is one direction along the horizontal direction, and holding the electronic component are calculated along the X direction. Acquiring the tool correction data for correcting the moving position error in the storage unit, acquired on the mounting line set by
Placing the support substrate on the stage and recognizing the overall position of the support substrate placed on the stage;
The row of the mounting regions along the X direction in the plurality of mounting regions while correcting the movement of the stage based on the position data of the support substrate and the stage correction data obtained in the position recognition step of the support substrate. Moving the stage so as to sequentially position the mounting line on the mounting line;
The electronic components are alternately received by the plurality of mounting tools of the first and second mounting heads, the positions of the electronic components held by the plurality of mounting tools are recognized, and the positions of the recognized electronic components are recognized. Moving the first and second mounting heads on the mounting line while correcting the movement of the plurality of mounting tools of the first and second mounting heads based on the data and the tool correction data; Mounting the electronic component by the plurality of mounting tools of the first and second mounting heads in a shared manner by the first and second mounting heads in the mounting area positioned on the mounting line. Mounting method for electronic components. 前記支持基板は、前記第１および第２の実装ヘッドにおける前記Ｘ方向において外側に位置する前記実装ツール同士の近接間隔の２倍以上の前記Ｘ方向の寸法を有する、請求項６に記載の実装方法。   7. The mounting according to claim 6, wherein the support substrate has a dimension in the X direction that is not less than twice a proximity distance between the mounting tools positioned outside in the X direction in the first and second mounting heads. Method. 前記支持基板は、３００ｍｍ以上の前記Ｘ方向の寸法を有する、請求項６に記載の実装方法。   The mounting method according to claim 6, wherein the support substrate has a dimension in the X direction of 300 mm or more. 前記実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項６ないし請求項８のいずれか１項に記載の実装方法。   The mounting method according to any one of claims 6 to 8, wherein the mounting step includes a step of mounting a plurality of the electronic components in one mounting region of the support substrate. 支持基板の複数の実装領域のそれぞれに電子部品を実装する工程と、前記複数の実装領域に実装された前記電子部品を一括して封止することにより疑似ウエーハまたは擬似パネルを形成する工程と、前記疑似ウエーハまたは擬似パネルの前記電子部品上に再配線層を形成することによりパッケージ部品を製造する工程とを具備するパッケージ部品の製造方法であって、
前記電子部品の実装工程は、
前記支持基板が載置されるステージの移動位置誤差を取得し、前記移動位置誤差を補正するステージ補正データを記憶部に記憶させる工程と、
水平方向に沿う一方向であるＸ方向に沿って配置された第１および第２の実装ヘッドにそれぞれ設けられ、前記電子部品を保持する複数の実装ツールの移動位置誤差を、前記Ｘ方向に沿って設定された実装ライン上において取得し、前記移動位置誤差を補正するツール補正データを前記記憶部に記憶させる工程と、
前記ステージ上に前記支持基板を載置すると共に、前記ステージ上に載置された前記支持基板の全体位置を認識する工程と、
前記支持基板の位置認識工程により得た前記支持基板の位置データと前記ステージ補正データとに基づいて前記ステージの移動を補正しつつ、前記複数の実装領域における前記Ｘ方向に沿う前記実装領域の列を前記実装ラインに順に位置付けるように、前記ステージを移動させる工程と、
前記第１および第２の実装ヘッドの前記複数の実装ツールで前記電子部品を交互に受け取り、前記複数の実装ツールに保持された前記電子部品の位置を認識すると共に、認識した前記電子部品の位置データおよび前記ツール補正データに基づいて前記第１および第２の実装ヘッドの前記複数の実装ツールの移動を補正しつつ、前記第１および第２の実装ヘッドを前記実装ライン上に移動させ、前記第１および第２の実装ヘッドの前記複数の実装ツールにより前記電子部品を、前記実装ラインに位置づけられた前記実装領域に前記第１および第２の実装ヘッドで分担して実装する工程と
を具備する、パッケージ部品の製造方法。 A step of mounting an electronic component in each of a plurality of mounting regions of a support substrate; a step of forming a pseudo wafer or a pseudo panel by collectively sealing the electronic components mounted in the plurality of mounting regions; A package component manufacturing method comprising: forming a package component by forming a rewiring layer on the electronic component of the pseudo wafer or pseudo panel,
The electronic component mounting process includes:
Obtaining a moving position error of a stage on which the support substrate is placed, and storing stage correction data for correcting the moving position error in a storage unit;
Moving position errors of a plurality of mounting tools provided on the first and second mounting heads arranged along the X direction, which is one direction along the horizontal direction, and holding the electronic component are calculated along the X direction. Acquiring the tool correction data for correcting the moving position error in the storage unit, acquired on the mounting line set by
Placing the support substrate on the stage and recognizing the overall position of the support substrate placed on the stage;
The row of the mounting regions along the X direction in the plurality of mounting regions while correcting the movement of the stage based on the position data of the support substrate and the stage correction data obtained in the position recognition step of the support substrate. Moving the stage so as to sequentially position the mounting line on the mounting line;
The electronic components are alternately received by the plurality of mounting tools of the first and second mounting heads, the positions of the electronic components held by the plurality of mounting tools are recognized, and the positions of the recognized electronic components are recognized. Moving the first and second mounting heads on the mounting line while correcting the movement of the plurality of mounting tools of the first and second mounting heads based on the data and the tool correction data; Mounting the electronic component by the plurality of mounting tools of the first and second mounting heads in a shared manner by the first and second mounting heads in the mounting area positioned on the mounting line. A method for manufacturing a package component. 前記電子部品の実装工程は、前記支持基板の１つの前記実装領域に複数の前記電子部品を実装する工程を備える、請求項１０に記載のパッケージ部品の製造方法。   The method of manufacturing a package component according to claim 10, wherein the mounting step of the electronic component includes a step of mounting a plurality of the electronic components in one mounting region of the support substrate.
JP2017149192A 2017-08-01 2017-08-01 Electronic component mounting equipment and mounting method, and package component manufacturing method Active JP6781677B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017149192A JP6781677B2 (en) 2017-08-01 2017-08-01 Electronic component mounting equipment and mounting method, and package component manufacturing method
TW108130627A TWI698952B (en) 2017-08-01 2018-07-24 Electronic device mounting device and mounting method, and package component manufacturing method
TW107125423A TWI683388B (en) 2017-08-01 2018-07-24 Electronic device mounting device and mounting method, and manufacturing method of packaged component
KR1020180089852A KR102156690B1 (en) 2017-08-01 2018-08-01 Electronic component mounting device and mounting method, and method for manufacturing package component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017149192A JP6781677B2 (en) 2017-08-01 2017-08-01 Electronic component mounting equipment and mounting method, and package component manufacturing method

Publications (2)

Publication Number Publication Date
JP2019029563A true JP2019029563A (en) 2019-02-21
JP6781677B2 JP6781677B2 (en) 2020-11-04

Family

ID=65370256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017149192A Active JP6781677B2 (en) 2017-08-01 2017-08-01 Electronic component mounting equipment and mounting method, and package component manufacturing method

Country Status (3)

Country Link
JP (1) JP6781677B2 (en)
KR (1) KR102156690B1 (en)
TW (2) TWI683388B (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262783A1 (en) * 2019-06-26 2020-12-30 우영관 Method for attaching member plate for attachment to printed circuit board by using automatic correction function
CN112447555A (en) * 2019-08-29 2021-03-05 芝浦机械电子装置株式会社 Mounting device for electronic component
KR20210027101A (en) 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus
WO2022158076A1 (en) * 2021-01-19 2022-07-28 パナソニックＩｐマネジメント株式会社 Component mounting device and component mounting method
CN115172220A (en) * 2022-07-14 2022-10-11 先之科半导体科技(东莞)有限公司 Diode packaging equipment
WO2023286245A1 (en) * 2021-07-15 2023-01-19 株式会社Fuji Production support system and production support method
CN116169074A (en) * 2023-02-24 2023-05-26 江苏福明太阳能有限公司 Manufacturing method and manufacturing equipment of electronic component
KR20230138423A (en) 2022-03-23 2023-10-05 시바우라 메카트로닉스 가부시끼가이샤 Electronic component mounting device and mounting method
WO2024190277A1 (en) * 2023-03-14 2024-09-19 オムロン株式会社 Position measuring device, position measuring method, and position measuring program
JP7565240B2 (en) 2021-03-19 2024-10-10 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102544074B1 (en) * 2021-07-30 2023-06-15 엘지전자 주식회사 Apparatus for electronic component mounting and control method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028615A (en) * 2001-07-13 2003-01-29 Sony Corp Method, apparatus and reference jig for correction of coordinates
WO2007072714A1 (en) * 2005-12-22 2007-06-28 Shibaura Mechatronics Corporation Apparatus and method for mounting electronic component
JP2010153562A (en) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd Bonding device
JP2012028587A (en) * 2010-07-23 2012-02-09 Yamaha Motor Co Ltd Mounting machine
JP2013187434A (en) * 2012-03-09 2013-09-19 Fujitsu Ltd Semiconductor device, method for manufacturing the same, electronic equipment, and substrate
WO2014157134A1 (en) * 2013-03-28 2014-10-02 東レエンジニアリング株式会社 Mounting method and mounting device
WO2015023232A1 (en) * 2013-08-14 2015-02-19 Orion Systems Integration Pte Ltd Apparatus And Method For Bonding A Plurality Of Semiconductor Chips Onto A Substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10296993T5 (en) 2001-08-08 2004-08-05 Matsushita Electric Industrial Co., Ltd., Kadoma Device and method for assembling electronic components
JP2007072714A (en) 2005-09-06 2007-03-22 Csk Holdings Corp Image service provision device and reception terminal for image data
JP4665863B2 (en) 2006-08-08 2011-04-06 パナソニック株式会社 Electronic component mounting method
CN101689512B (en) * 2007-06-28 2012-04-04 雅马哈发动机株式会社 Component placing apparatus
JP5030843B2 (en) 2008-04-14 2012-09-19 芝浦メカトロニクス株式会社 Electronic component mounting apparatus and mounting method
JP5420483B2 (en) * 2010-06-30 2014-02-19 ヤマハ発動機株式会社 Component conveying method, component conveying apparatus and component mounting apparatus
JP2013004615A (en) * 2011-06-14 2013-01-07 Hitachi High-Tech Instruments Co Ltd Electronic component mounting device and electronic component mounting method
JP2013058520A (en) 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd Lithography apparatus, data correction apparatus, method for forming re-wiring layer, and method for correcting data
JP5774968B2 (en) * 2011-11-15 2015-09-09 ヤマハ発動機株式会社 Component transfer device and suction position adjustment method in component transfer device
JP6320239B2 (en) * 2013-09-24 2018-05-09 日東電工株式会社 Semiconductor chip sealing thermosetting resin sheet and semiconductor package manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003028615A (en) * 2001-07-13 2003-01-29 Sony Corp Method, apparatus and reference jig for correction of coordinates
WO2007072714A1 (en) * 2005-12-22 2007-06-28 Shibaura Mechatronics Corporation Apparatus and method for mounting electronic component
JP2010153562A (en) * 2008-12-25 2010-07-08 Shibuya Kogyo Co Ltd Bonding device
JP2012028587A (en) * 2010-07-23 2012-02-09 Yamaha Motor Co Ltd Mounting machine
JP2013187434A (en) * 2012-03-09 2013-09-19 Fujitsu Ltd Semiconductor device, method for manufacturing the same, electronic equipment, and substrate
WO2014157134A1 (en) * 2013-03-28 2014-10-02 東レエンジニアリング株式会社 Mounting method and mounting device
WO2015023232A1 (en) * 2013-08-14 2015-02-19 Orion Systems Integration Pte Ltd Apparatus And Method For Bonding A Plurality Of Semiconductor Chips Onto A Substrate

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020262783A1 (en) * 2019-06-26 2020-12-30 우영관 Method for attaching member plate for attachment to printed circuit board by using automatic correction function
JP7350696B2 (en) 2019-08-29 2023-09-26 芝浦メカトロニクス株式会社 Electronic component mounting equipment
CN112447555B (en) * 2019-08-29 2024-05-14 芝浦机械电子装置株式会社 Electronic component mounting apparatus
JP2021040127A (en) * 2019-08-29 2021-03-11 芝浦メカトロニクス株式会社 Mounting device of electronic components
KR20210027101A (en) 2019-08-29 2021-03-10 시바우라 메카트로닉스 가부시끼가이샤 Electronic component bonding apparatus
CN112447555A (en) * 2019-08-29 2021-03-05 芝浦机械电子装置株式会社 Mounting device for electronic component
WO2022158076A1 (en) * 2021-01-19 2022-07-28 パナソニックＩｐマネジメント株式会社 Component mounting device and component mounting method
JP7565240B2 (en) 2021-03-19 2024-10-10 ファスフォードテクノロジ株式会社 Die bonding apparatus and method for manufacturing semiconductor device
WO2023286245A1 (en) * 2021-07-15 2023-01-19 株式会社Fuji Production support system and production support method
KR20230138423A (en) 2022-03-23 2023-10-05 시바우라 메카트로닉스 가부시끼가이샤 Electronic component mounting device and mounting method
CN115172220A (en) * 2022-07-14 2022-10-11 先之科半导体科技(东莞)有限公司 Diode packaging equipment
CN115172220B (en) * 2022-07-14 2023-05-02 先之科半导体科技(东莞)有限公司 Diode packaging equipment
CN116169074A (en) * 2023-02-24 2023-05-26 江苏福明太阳能有限公司 Manufacturing method and manufacturing equipment of electronic component
CN116169074B (en) * 2023-02-24 2024-01-23 江苏福明太阳能有限公司 Manufacturing method and manufacturing equipment of electronic component
WO2024190277A1 (en) * 2023-03-14 2024-09-19 オムロン株式会社 Position measuring device, position measuring method, and position measuring program

Also Published As

Publication number Publication date
KR20190013670A (en) 2019-02-11
JP6781677B2 (en) 2020-11-04
TWI698952B (en) 2020-07-11
TWI683388B (en) 2020-01-21
TW201943008A (en) 2019-11-01
KR102156690B1 (en) 2020-09-16
TW201911462A (en) 2019-03-16

Similar Documents

Publication Publication Date Title
KR102156690B1 (en) Electronic component mounting device and mounting method, and method for manufacturing package component
JP7108739B2 (en) Electronic component mounting apparatus and mounting method, and package component manufacturing method
KR102186384B1 (en) Die bonding apparatus and manufacturing method of semiconductor device
JP6717630B2 (en) Electronic component mounting equipment
TWI752603B (en) Mounting device for electronic parts
JP7350696B2 (en) Electronic component mounting equipment
CN112331582B (en) Chip mounting apparatus and method for manufacturing semiconductor device
JP7178782B2 (en) Electronic component mounting device and mounting method
JP2020074483A (en) Electronic component implementation apparatus
JP5514457B2 (en) Processing apparatus and method using mask
JP2023143741A (en) Mounting device for electronic component, and mounting method
CN116805599A (en) Electronic component mounting apparatus and mounting method
KR20230138423A (en) Electronic component mounting device and mounting method
JP2008078217A (en) Mounting apparatus and method of electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201016

R150 Certificate of patent or registration of utility model

Ref document number: 6781677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150